JP2610912B2 - I / O control system - Google Patents
I / O control systemInfo
- Publication number
- JP2610912B2 JP2610912B2 JP62312817A JP31281787A JP2610912B2 JP 2610912 B2 JP2610912 B2 JP 2610912B2 JP 62312817 A JP62312817 A JP 62312817A JP 31281787 A JP31281787 A JP 31281787A JP 2610912 B2 JP2610912 B2 JP 2610912B2
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- input
- output control
- interface devices
- device interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 技術分野 本発明は、入出力制御装置と複数のデバイスインタフ
ェース装置（以下、「アダプタ」という）とを有する入
出力制御システムに関する。Description: TECHNICAL FIELD The present invention relates to an input / output control system having an input / output control device and a plurality of device interface devices (hereinafter, referred to as “adapters”).
従来技術 従来の入出力制御システムは第２図のように構成され
ている。図において、入出力制御装置１の配下で動作す
るアダプタ５・１〜５・ｎが共通バス３にて相互に接続
されている。例えば、アダプタ５・１は図示する如く、
マイクロプロセッサ11と、このマイクロプロセッサの動
作手順を定めるプログラムが格納されるRAM（ランダム
アクセスメモリ）12と、初期診断用プログラムが予め格
納されたファームウェア用ROM（リードオンリメモリ）1
6と、これ等両メモリ12及び16の出力をマイクロプロセ
ッサ11へ択一的に供給するマルチプレクサ13と、このマ
ルチプレクサ13を切替える切替制御部14とを有してい
る。他のアダプタ５・２〜５・ｎについても全く同一の
構成となっている。2. Related Art A conventional input / output control system is configured as shown in FIG. In the figure, adapters 5-1 to 5-n operating under the control of the input / output control device 1 are interconnected by a common bus 3. For example, as shown in FIG.
A microprocessor 11, a RAM (random access memory) 12 in which a program for determining the operation procedure of the microprocessor is stored, and a firmware ROM (read only memory) 1 in which an initial diagnosis program is stored in advance.
6, a multiplexer 13 for selectively supplying the outputs of the memories 12 and 16 to the microprocessor 11, and a switching control unit 14 for switching the multiplexer 13. The other adapters 5.2-5-n have exactly the same configuration.
この様な従来のアダプタのファームウェア制御方式で
は、各アダプタが個別にファームウェアを格納するため
のROM16を有しているので、同一内容のメモリが多数必
要となるうえに、アダプタ内のハードアェアがそれだけ
増大することになる。また、ファームウェアに修正や変
更等を加える場合には、全アダプタのROMを全て書替え
る必要があるという欠点がある。In such a conventional adapter firmware control method, since each adapter has a ROM 16 for storing firmware individually, a large number of memories having the same contents are required, and the hardware in the adapter increases accordingly. Will do. In addition, when a firmware is modified or changed, there is a disadvantage that all ROMs of all adapters need to be rewritten.
発明の目的 そこで、本発明はこの様な従来のものの欠点を解決す
べくなされたものであって、その目的とするところは、
アダプタのファームウェア量を削減すると共にファーム
ウェアの修正、変更が容易な入出力制御システムを提供
することにある。SUMMARY OF THE INVENTION Therefore, the present invention has been made to solve such disadvantages of the related art, and the purpose thereof is to
An object of the present invention is to provide an input / output control system in which the amount of firmware of an adapter is reduced and the firmware can be easily modified and changed.
発明の構成 本発明の入出力制御システムは、入出力制御装置と複
数のデバイスインタフェース装置とを有する入出力制御
システムにおいて、 前記入出力制御装置は、前記複数のデバイスインタフェ
ース装置に共通する初期診断プログラムであるファーム
ウェアを格納する格納手段と、この格納手段に格納され
たファームウェアをこれらデバイスインタフェース装置
の各々の初期診断時これらデバイスインタフェース装置
の各々に供給する供給手段とを含み、 前記複数のデバイスインタフェース装置の各々は、前記
供給手段によって供給されたファームウェアを蓄えるこ
となく、かつ同一命令を並列的に、実行する実行手段
と、この実行手段における実行により検出されたエラー
情報を保持する保持手段とを含む。Configuration of the invention An input / output control system according to the present invention is an input / output control system having an input / output control device and a plurality of device interface devices, wherein the input / output control device has an initial diagnosis program common to the plurality of device interface devices. Storage means for storing firmware, and supply means for supplying the firmware stored in the storage means to each of these device interface devices at the time of initial diagnosis of each of these device interface devices; Includes an execution unit that executes the same instruction in parallel without storing the firmware supplied by the supply unit, and a holding unit that holds error information detected by execution in the execution unit. .
実施例 以下に図面を用いて本発明の実施例について詳細に説
明する。Embodiment An embodiment of the present invention will be described below in detail with reference to the drawings.
第１図は本発明の実施例のシステムブロック図であ
り、第２図と同等部分は同一符号により示している。各
アダプタ５・１〜５・ｎは入出力制御装置１の配下にあ
り、この入出力制御装置１はすべてのアダプタに対して
共通の初期診断ファームウェア用ROM2を有する。このフ
ァームウェアの命令は、入出力制御装置１と各アダプタ
とを接続する共通バス３とは別に、ファームウェア供給
用の接続回路４を介して各アダプタに夫々供給されるよ
うになっている。FIG. 1 is a system block diagram of an embodiment of the present invention, and the same parts as those in FIG. 2 are denoted by the same reference numerals. Each of the adapters 5-1 to 5-n is under the control of the input / output control device 1, and the input / output control device 1 has a ROM 2 for initial diagnostic firmware common to all adapters. The firmware instruction is supplied to each adapter via a firmware supply connection circuit 4 separately from the common bus 3 for connecting the input / output control device 1 and each adapter.
例えば、アダプタ５・１は図示する様にマイクロプロ
セッサ11と、RAM12と、このRAM12の出力と接続回路４の
出力とを択一的にマイクロプロセッサ11へ供給するマル
チプレクサ13と、このマルチプレクサ13を切替える切替
制御部14と、更にはエラー検出フラグ15とを有してい
る。他のアダプタについても全く同一構成とする。For example, the adapter 5.1 switches the microprocessor 11, the RAM 12, a multiplexer 13 for selectively supplying the output of the RAM 12 and the output of the connection circuit 4 to the microprocessor 11, and the multiplexer 13 as shown in the figure. It has a switching control unit 14 and an error detection flag 15. The other adapters have exactly the same configuration.
電源投入時、接続回路４の出力がマルチプレクサ13に
より選択され、ROM2から初期診断用のファームウェアが
マイクロプロセッサ11へ供給される。他のアダプタにつ
いても同様であるから、各アダプタは同一命令を並列的
に実行処理することになる。よって、この初期診断命令
の実行中に、いずれかのアダプタにてエラーが検出され
ても、直ちにエラー処理へ移行することはなく、エラー
検出されたアダプタ内のエラー検出フラグ（15）がセッ
トされて、最終的なエラー処理の情報として保持されて
いることになる。When the power is turned on, the output of the connection circuit 4 is selected by the multiplexer 13, and the firmware for initial diagnosis is supplied from the ROM 2 to the microprocessor 11. Since the same applies to other adapters, each adapter executes the same instruction in parallel. Therefore, even if an error is detected in any of the adapters during execution of the initial diagnosis instruction, the process does not immediately proceed to the error processing, and the error detection flag (15) in the error-detected adapter is set. Thus, it is stored as final error processing information.
この初期診断テストの動作及びイニシャライズ動作が
終了すると、チェック動作に入り、エラー検出フラグ
（15）がセットされていないアダプタに関しては、ブー
トロードアウト待ちの状態になり、初期診断ファームウ
ェア動作が終了することになる。エラー検出フラグ（1
5）がセットされているアダプタに関しては、診断系制
御装置に対してエラーを報告し、初期診断のための専用
バスを切離してエラー処理へ移行するのである。When the operation of the initial diagnosis test and the initialization operation are completed, a check operation is performed. If the error detection flag (15) is not set, the adapter enters a boot loadout wait state and the operation of the initial diagnosis firmware ends. become. Error detection flag (1
For the adapter in which 5) is set, an error is reported to the diagnostic control unit, the dedicated bus for initial diagnosis is disconnected, and the process shifts to error processing.
発明の効果 叙上の如く、本発明によれば、各アダプタのファーム
ウェアを共通の入出力制御装置内に予め格納しておき、
必要に応じて各アダプタに並列的にこのファームウェア
を読出して供給するようにしているので、アダプタのフ
ァームウェアが削減できると共に、ファームウェアの変
更、修正に際し、入出力制御装置体のROMを書換えるだ
けで全アダプタに対する変更、修正ができるという効果
がある。As described above, according to the present invention, the firmware of each adapter is stored in advance in a common input / output control device,
Since this firmware is read out and supplied to each adapter in parallel as needed, the firmware of the adapter can be reduced, and when the firmware is changed or modified, only the ROM of the I / O control unit must be rewritten. There is an effect that all adapters can be changed and modified.
第１図は本発明の実施例のブロック図、第２図は従来の
ファームウェア制御方式のブロック図である。 主要部分の符号の説明 １……入出力制御装置 ２……ファームウェアROM ４……接続回路 ５・１〜５・ｎ……アダプタ 11……マイクロプロセッサ 13……マルチプレクサFIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional firmware control system. Description of Signs of Main Parts 1... Input / output control device 2... Firmware ROM 4... Connection circuit 5. 1 to 5. N... Adapter 11... Microprocessor 13.
Claims (1)
ェース装置とを有する入出力制御システムにおいて、 前記入出力制御装置は、前記複数のデバイスインタフェ
ース装置に共通する初期診断プログラムであるファーム
ウェアを格納する格納手段と、この格納手段に格納され
たファームウェアをこれらデバイスインタフェース装置
の各々の初期診断時これらデバイスインタフェース装置
の各々に供給する供給手段とを含み、 前記複数のデバイスインタフェース装置の各々は、前記
供給手段によって供給されたファームウェアを蓄えるこ
となく、かつ同一命令を並列的に、実行する実行手段
と、この実行手段における実行により検出されたエラー
情報を保持する保持手段とを含むことを特徴とする入出
力制御システム。An input / output control system having an input / output control device and a plurality of device interface devices, wherein the input / output control device stores firmware that is an initial diagnosis program common to the plurality of device interface devices. Means for supplying the firmware stored in the storage means to each of these device interface devices at the time of initial diagnosis of each of the device interface devices, wherein each of the plurality of device interface devices comprises: Input / output characterized by including execution means for executing the same instruction in parallel without storing the firmware supplied by the execution means, and holding means for holding error information detected by execution in the execution means. Control system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62312817A JP2610912B2 (en) | 1987-12-10 | 1987-12-10 | I / O control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62312817A JP2610912B2 (en) | 1987-12-10 | 1987-12-10 | I / O control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01154228A JPH01154228A (en) | 1989-06-16 |
| JP2610912B2 true JP2610912B2 (en) | 1997-05-14 |
Family
ID=18033769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62312817A Expired - Lifetime JP2610912B2 (en) | 1987-12-10 | 1987-12-10 | I / O control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2610912B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04181321A (en) * | 1990-11-15 | 1992-06-29 | Nec Ibaraki Ltd | Microprogram loading system |
| JP5320780B2 (en) * | 2008-03-17 | 2013-10-23 | 富士通株式会社 | Information processing system, function expansion device, and control method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589076A (en) * | 1981-07-10 | 1983-01-19 | Hitachi Ltd | Automatic testing equipment for vehicle |
-
1987
- 1987-12-10 JP JP62312817A patent/JP2610912B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01154228A (en) | 1989-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2610912B2 (en) | I / O control system | |
| JPS58197553A (en) | Program monitor | |
| JPH0237600A (en) | Testing of read-only-memory and device for executing the same | |
| JPS5854418A (en) | Interruption processing system | |
| JPS6013494B2 (en) | Self-diagnosis method | |
| JPS61201357A (en) | Information processor | |
| JPH0652013A (en) | Tracing circuit | |
| JPH0399326A (en) | Microprogram loading method, loading controller, information processor, and information processing system | |
| JPS615353A (en) | Test control system | |
| JPH0341849B2 (en) | ||
| JPS63301338A (en) | Memory with control memory | |
| JPH0226252B2 (en) | ||
| JPS6284500A (en) | Microcomputer | |
| JPH05210598A (en) | Method of testing memory of computer | |
| JPH05120191A (en) | Information processing system | |
| JPS62208136A (en) | Sequential control circuit test system | |
| JPS59106017A (en) | Testing of input/output controller | |
| JPH1040125A (en) | Microcomputer | |
| JPH0793162A (en) | Down-loading abnormality information controller | |
| JPH06103173A (en) | Portable data processor | |
| JPS63111554A (en) | Test system for shared memory | |
| JPS59163695A (en) | Testing system | |
| JPS61213938A (en) | Generation system for address coincidence signal | |
| JPS60195641A (en) | Microprogram controlling device | |
| JPH02110637A (en) | Program debugging supporting device |