JP2581278B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2581278B2 JP2581278B2 JP2200705A JP20070590A JP2581278B2 JP 2581278 B2 JP2581278 B2 JP 2581278B2 JP 2200705 A JP2200705 A JP 2200705A JP 20070590 A JP20070590 A JP 20070590A JP 2581278 B2 JP2581278 B2 JP 2581278B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- lead
- semiconductor device
- package
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、半導体装置に係り、詳しくはダイパッドの
支持固定構造に関する。The present invention relates to a semiconductor device, and more particularly, to a structure for supporting and fixing a die pad.
＜従来の技術＞ 従来から、半導体装置として第２図に示すものがあ
る。この半導体装置40は、SIPタイプの半導体装置であ
って、特にリード端子がパッケージの一端側から交互に
位置を違えて突出したジクザクインラインタイプと呼ば
れる半導体装置である。<Prior Art> Conventionally, there is a semiconductor device shown in FIG. The semiconductor device 40 is a SIP type semiconductor device, in particular, a so-called zigzag in-line type in which lead terminals alternately protrude from one end of a package at different positions.
この半導体装置40は、半導体チップ41と、リードフレ
ーム42とを備えている。リードフレーム42は、半導体チ
ップ41が搭載されるダイパッドと、複数のインナーリー
ド44,…と、ダイパッド43を支持固定するダイパッド支
持リード45,45とからなっている。そして、半導体チッ
プ41とインナーリード44,…とはワイヤ46,…によってボ
ンディングされるとともに、これら全体がパッケージＰ
に収納されている。The semiconductor device 40 includes a semiconductor chip 41 and a lead frame 42. The lead frame 42 includes a die pad on which the semiconductor chip 41 is mounted, a plurality of inner leads 44,... And die pad support leads 45 for supporting and fixing the die pad 43. The semiconductor chip 41 and the inner leads 44,... Are bonded by wires 46,.
It is stored in.
この半導体装置40は、直立した姿勢で外部回路（例え
ば、配線基板）に搭載できるともに、一定範囲内に多数
のリード端子を多数設けることができるので、実装密度
を高められるという利点がある。The semiconductor device 40 can be mounted on an external circuit (for example, a wiring board) in an upright posture, and can provide a large number of lead terminals within a certain range. Therefore, there is an advantage that the mounting density can be increased.
＜発明が解決しようとする課題＞ ところで、従来の半導体装置40は、アセンブリ作業の
作業性が悪いばかりでなく、接続不良を起こしやすいと
いう問題があった。<Problems to be Solved by the Invention> Meanwhile, the conventional semiconductor device 40 has a problem that not only the workability of the assembly work is poor, but also that the connection failure easily occurs.
というのも、この種の半導体装置では、多端子になれ
ばなるほどインナーリード44の数が増えることになっ
て、ダイパッド支持リード45の本数および設置箇所が制
限される。上記した従来の半導体装置40では、インナー
リード44が多数本になった結果、ダイパッド支持リード
45,45は図中ダイパッド43の左端に上下１本づつ設けら
れており、ダイパッド43の支持固定が不完全なものにな
っていた。This is because, in this type of semiconductor device, as the number of terminals increases, the number of inner leads 44 increases, and the number of die pad support leads 45 and the location of the leads are limited. In the conventional semiconductor device 40 described above, as a result of the large number of inner leads 44, the die pad support leads
The reference numerals 45 and 45 are provided one at a time on the left end of the die pad 43 in the figure, and the support and fixing of the die pad 43 are incomplete.
そのため、アセンブリ作業が行ないにくいものになっ
ており、特に、ダイパッド支持リード45から一番離れた
位置であるダイパッド43の右端部が不安定で、ここでの
ワイヤボンディング作業が困難になるばかりか、ダイパ
ッド43の遊動が大きいために、取り付けたワイヤ46の変
形が起こりやすく、ワイヤ46と他の導体（例えば隣接す
るインナーリード44やワイヤ46）に接触しやすくなっ
て、短絡等の接続不良の原因となっていた。For this reason, it is difficult to perform the assembly work. In particular, the right end of the die pad 43, which is the farthest position from the die pad support lead 45, is unstable, and not only is the wire bonding work difficult here, Due to the large movement of the die pad 43, the attached wire 46 is easily deformed, and easily comes into contact with the wire 46 and another conductor (for example, the adjacent inner lead 44 or the wire 46), thereby causing a connection failure such as a short circuit. Had become.
また、インナーリード44は、その構造上接続点である
先端部44aが不安定である。そのうえ、インナーリード4
4の本数が増加すれば、その長さが長くならざるを得な
くなってより不安定になる。そのため、アセンブリ作業
がより困難になるばかりでなく、接続不良が起こりやす
いものとなっていた。Further, in the inner lead 44, the tip portion 44a, which is a connection point, is unstable due to its structure. Besides, inner lead 4
As the number of fours increases, the length has to be longer and becomes more unstable. For this reason, not only the assembly work becomes more difficult, but also a connection failure tends to occur.
本発明は、このような事情に鑑みてなされたものであ
って、ダイパッド等の支持固定を完全にして、アセンブ
リ作業を行いやすくするとともに、接続不良等のない品
質のよい半導体装置を提供することを目的としている。The present invention has been made in view of such circumstances, and provides a high-quality semiconductor device that facilitates assembly work by completely supporting and fixing a die pad and the like and that does not have a connection failure or the like. It is an object.
＜課題を解決するための手段＞ この発明に係る特許請求の範囲（１）の半導体装置
は、半導体チップが上面に搭載されたダイパッドと、ダ
イパットの周囲に複数配設され、各一端が半導体チップ
の周囲にてそれぞれ接続されるインナーリードと、ダイ
パッドをリードフレーム内にて保持するためのダイパッ
ト支持リードとを備えた半導体装置において、一端がダ
イパットと接続され、他端がリードフレームと接続され
ずに形成されたダイパッド固定足部と、ダイパット支持
リード、ダイパット固定足部及びインナーリードに渡っ
て貼付され、これらを互いに一体的に固定する絶縁テー
プとを備えたものである。<Means for Solving the Problems> A semiconductor device according to claim 1 of the present invention includes a die pad on which a semiconductor chip is mounted on an upper surface, and a plurality of die pads arranged around the die pad, and one end of the semiconductor chip is provided at each end. In a semiconductor device having an inner lead connected around the periphery and a die pad supporting lead for holding the die pad in the lead frame, one end is connected to the die pad, and the other end is not connected to the lead frame. And an insulating tape that is adhered over the die pad support lead, the die pad fixing foot, and the inner lead, and integrally fixes them.
又、この発明に係る特許請求の範囲（２）の半導体装
置は、特許請求の範囲（１）において、半導体チップを
モールドするパッケージを備え、各インナーリードは各
他端がパッケージの一辺のみからそれぞれ露出するよう
に形成され、ダイパット支持リードはパッケージの一辺
と異なる他辺に沿って形成されたものである。A semiconductor device according to a second aspect of the present invention includes a package for molding a semiconductor chip according to the first aspect, wherein each of the inner leads has the other end positioned only from one side of the package. The die pad support lead is formed so as to be exposed, and is formed along another side different from one side of the package.
＜作用＞ 上記構成によれば、絶縁テープによりダイパット支持
リード、ダイパット固定足部及びインナーリードとが一
体的に固定されるので、ダイパットおよびインナーリー
ドは確実に互いに支持固定される。<Operation> According to the above configuration, the die pad support lead, the die pad fixing foot, and the inner lead are integrally fixed by the insulating tape, so that the die pad and the inner lead are securely supported and fixed to each other.
＜実施例＞ 以下、本発明を図面に示す実施例に基づいて詳細に説
明する。第１図は本発明の一実施例の平面図である。<Example> Hereinafter, the present invention will be described in detail based on an example shown in the drawings. FIG. 1 is a plan view of one embodiment of the present invention.
この半導体装置１は、従来例と同様、ジクザクインラ
インパッケージと呼ばれるSIPタイプの半導体装置であ
って、半導体チップ２とリードフレーム３とを有してい
る。リードフレーム３はダイパッド４とインナーリード
5,…とダイパッド支持リード6,6とからなっている。ダ
イパッド４はダイパッド支持リード6,6によってダイパ
ッド３の中心からズレした位置にてリードフレーム３に
支持固定されている。この実施例では、インナーリード
５を多数本設ける必要から、ダイパッド支持リード６
は、図中ダイパッド４の左端に上下１本づつのみ設けら
れている。The semiconductor device 1 is a SIP type semiconductor device called a zigzag in-line package as in the conventional example, and includes a semiconductor chip 2 and a lead frame 3. Lead frame 3 has die pad 4 and inner lead
5, ... and die pad supporting leads 6,6. The die pad 4 is supported and fixed to the lead frame 3 at a position shifted from the center of the die pad 3 by die pad support leads 6,6. In this embodiment, since a large number of inner leads 5 need to be provided, the die pad supporting leads 6 are provided.
Are provided at the left end of the die pad 4 in the figure, one at a time, one at a time.
インナーリード5,…はダイパッド４の周囲を取り囲ん
で設けられている。そして、半導体チップ２がダイパッ
ド４上に搭載されるとともに、半導体チップ２とインナ
ーリード5,…とがワイヤ7,…によってボンディングされ
ている。さらに、これら全体がパッケージＰに収納され
ている。The inner leads 5,... Are provided so as to surround the periphery of the die pad 4. The semiconductor chip 2 is mounted on the die pad 4, and the semiconductor chip 2 and the inner leads 5,... Are bonded by wires 7,. Further, the entirety is housed in a package P.
以上の構造は従来例と同様である。本発明の特徴とな
る構造は、ダイパッド４にダイパッド固定足部8,8を設
けるとともに、インナーリード5,…とダイパッド固定足
部８とダイパット支持リード６を互いに一体的に固定す
る絶縁テープ9,9を設けたことである。すなわち、ダイ
パッド固定足部８は一端がダイパット４と接続され、ダ
イパッド４の図中上下の端部の中央から外方向にそれぞ
れ一本づつ伸延形成され、他端がリードフレーム３と接
続することなく形成されている。また、ダイパッド固定
足部８は、インナーリード5,…中に形成された隙間Ｓに
突出して設けられている。The above structure is the same as the conventional example. The feature of the present invention is that the die pad 4 is provided with die pad fixing feet 8, 8 and the insulating tape 9, which integrally fixes the inner leads 5,..., The die pad fixing feet 8, and the die pad support leads 6, 9 That is, one end of the die pad fixing foot 8 is connected to the die pad 4, and each die pad 4 is formed to extend one by one outward from the center of the upper and lower ends of the die pad 4 in the drawing, and the other end is not connected to the lead frame 3. Is formed. The die pad fixing feet 8 are provided so as to protrude into gaps S formed in the inner leads 5,.
絶縁テープ９は裏面に接着層を有するポリイミドテー
プからなり、ダイパッド４の上方、および下方に貼付さ
れている。つまり、絶縁テープ９はインナーリード5,…
およびダイパッド固定足部８の上面とに渡ってこれらと
ほぼ直交して貼付されている。これによって、ダイパッ
ド支持リード６がダイパッド４の中心からズレた位置に
形成されていたとしてもダイパッド支持リード６とダイ
パッド固定足部８とインナーリード5,…、ひいては、ダ
イパッド４とインナーリード5,…とは互いに一体的に固
定されることになる。The insulating tape 9 is made of a polyimide tape having an adhesive layer on the back surface, and is attached above and below the die pad 4. That is, the insulating tape 9 is used for the inner leads 5,.
And over the upper surface of the die pad fixing foot 8 almost perpendicularly to them. Thus, even if the die pad supporting lead 6 is formed at a position shifted from the center of the die pad 4, the die pad supporting lead 6, the die pad fixing foot 8, the inner leads 5,..., And the die pad 4 and the inner leads 5,. Are fixed integrally with each other.
なお、この作業、すなわち絶縁テープ９によるインナ
ーリード5,…とダイパッド４との一体固定化作業は、ア
センブリ作業の前に行なわれる。This operation, that is, the operation of integrally fixing the inner leads 5,... And the die pad 4 by the insulating tape 9 is performed before the assembly operation.
また、本実施例の場合、絶縁テープ９をダイパッド支
持リード６上にも渡って貼付しているので、ダイパッド
４の支持固定がより確実になっている。Further, in the case of the present embodiment, since the insulating tape 9 is also applied over the die pad support leads 6, the support and fixing of the die pad 4 is more reliable.
さらに、本実施例では、ダイパッド固定足部８をダイ
パッド４の上下端部中央にそれぞれ一本づつ設けたが、
これに限るわけではなく、インナーリード5,…形成の制
限がなければ、ダイパッド４上下端部の右端部にそれぞ
れ設けてもよく、また、ダイパッド４上下端部にそれぞ
れ複数本づつ設けてもよい。Further, in the present embodiment, the die pad fixing feet 8 are provided one by one at the center of the upper and lower ends of the die pad 4, respectively.
The present invention is not limited to this. If there is no restriction on the formation of the inner leads 5,..., They may be provided at the right ends of the upper and lower ends of the die pad 4, respectively. .
さらにまた、本実施例は、ジグザクインラインパッケ
ージと呼ばれるSIPタイプの半導体装置において実施し
たものであったが、これに限るわけではなく他の形態の
半導体装置においても実施できるのはいうまでもない。Furthermore, although the present embodiment has been implemented in a SIP type semiconductor device called a zigzag in-line package, it is needless to say that the present invention is not limited to this and can be implemented in other types of semiconductor devices.
＜発明の効果＞ 以上のように、この発明の特許請求の範囲（１）によ
れば、半導体チップが上面に搭載されたダイパッドと、
ダイパットの周囲に複数配設され、各一端が半導体チッ
プの周囲にてそれぞれ接続されるインナーリードと、ダ
イパットをリードフレーム内にて保持するためのダイパ
ット支持リードとを備えた半導体装置において、一端が
ダイパットと接続され、他端がリードフレームと接続さ
れずに形成されたダイパッド固定足部と、ダイパット支
持リード、ダイパット固定足部及びインナーリードに渡
って貼付され、これらを互いに一体的に固定する絶縁テ
ープとを備えたので、ダイパットとインナーリードとが
遊動せず互いに固定支持されるので、ワイヤボンディン
グ等の接続作業が確実に行えるようになるとともに、短
絡等の接続不良がなくなる半導体装置を提供することが
できる。<Effects of the Invention> As described above, according to the claims of the present invention, a die pad on which a semiconductor chip is mounted on an upper surface,
A plurality of semiconductor devices are provided around the die pad, each having one end connected to the periphery of the semiconductor chip, and a die pad support lead for holding the die pad in a lead frame. A die pad fixing foot which is connected to the die pad and the other end is not connected to the lead frame, and is affixed over the die pad support lead, the die pad fixing foot and the inner lead, and is an insulation for integrally fixing them together. Since the tape is provided, the die pad and the inner lead do not move and are fixed and supported to each other, so that a connection operation such as wire bonding can be reliably performed, and a semiconductor device that eliminates a connection failure such as a short circuit is provided. be able to.
又、この発明の特許請求の範囲（２）によれば、特許
請求の範囲（１）において、半導体チップをモールドす
るパッケージを備え、各インナーリードは各他端がパッ
ケージの一辺のみからそれぞれ露出するように形成さ
れ、ダイパット支持リードはパッケージの一辺と異なる
他辺に沿って形成されたので、ダイパット支持リードが
ダイパットの中心からズレた位置に形成されたとして
も、ダイパットとインナーリードとが遊動せず確実に互
いに固定支持されるので、ワイヤボンディング等の接続
作業が確実に行えるようになるとともに、短絡等の接続
不良がなくなる半導体装置を提供することができる。According to a second aspect of the present invention, in the first aspect, a package for molding a semiconductor chip is provided, and the other end of each inner lead is exposed from only one side of the package. The die pad support lead is formed along the other side different from one side of the package, so that even if the die pad support lead is formed at a position shifted from the center of the die pad, the die pad and the inner lead can move freely. Therefore, the semiconductor device can be securely connected to each other, so that a connection operation such as wire bonding can be reliably performed, and a semiconductor device free of connection failure such as a short circuit can be provided.
第１図は本発明の一実施例の平面図である。第２図は従
来例の平面図である。 ２……半導体チップ ４……ダイパッド ５……インナーリード ８……ダイパッド固定足部 ９……絶縁テープFIG. 1 is a plan view of one embodiment of the present invention. FIG. 2 is a plan view of a conventional example. 2 Semiconductor chip 4 Die pad 5 Inner lead 8 Die pad fixing foot 9 Insulating tape
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−272043（ＪＰ，Ａ) 特開 昭54−84478（ＪＰ，Ａ) 特開 平２−46754（ＪＰ，Ａ) 特開 平１−128440（ＪＰ，Ａ) 特開 昭60−113932（ＪＰ，Ａ) 実開 昭62−36547（ＪＰ，Ｕ) 実開 昭61−106038（ＪＰ，Ｕ) 実開 昭63−24835（ＪＰ，Ｕ) 実開 昭55−77850（ＪＰ，Ｕ) ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-272043 (JP, A) JP-A-54-84478 (JP, A) JP-A-2-46754 (JP, A) JP-A-1- 128440 (JP, A) JP-A-60-113932 (JP, A) JP-A-62-136547 (JP, U) JP-A-61-106038 (JP, U) JP-A-63-24835 (JP, U) Showa 55-77850 (JP, U)
Claims (2)
トと、上記ダイパットの周囲に複数配設され、各一端が
上記半導体チップの周囲にてそれぞれ接続されるインナ
ーリードと、上記ダイパットをリードフレーム内にて保
持するためのダイパット支持リードとを備えた半導体装
置において、一端が上記ダイパットと接続され、他端が
上記リードフレームと接続されずに形成されたダイパッ
ト固定足部と、上記ダイパット支持リード、上記ダイパ
ット固定足部及び上記インナーリードに渡って貼付さ
れ、これらを互いに一体的に固定する絶縁テープとを備
えたことを特徴とする半導体装置。1. A die pad having a semiconductor chip mounted on an upper surface thereof, a plurality of inner leads provided around the die pad, one end of which is connected to the periphery of the semiconductor chip. In a semiconductor device having a die pad supporting lead for holding at, one end is connected to the die pad, and the other end is formed without being connected to the lead frame, a die pad fixing foot, and the die pad supporting lead, A semiconductor device comprising: an insulating tape that is attached over the die pad fixing foot portion and the inner lead, and that integrally fixes them.
え、各インナーリードは各他端が上記パッケージの一辺
のみからそれぞれ露出するように形成され、ダイパット
支持リードは上記パッケージの一辺と異なる他辺に沿っ
て形成されたことを特徴とする特許請求の範囲（１）記
載の半導体装置。2. A package for molding a semiconductor chip, wherein each inner lead is formed so that the other end thereof is exposed only from one side of the package, and the die pad support lead extends along another side different from one side of the package. The semiconductor device according to claim 1, wherein the semiconductor device is formed by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2200705A JP2581278B2 (en) | 1990-07-25 | 1990-07-25 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2200705A JP2581278B2 (en) | 1990-07-25 | 1990-07-25 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0483352A JPH0483352A (en) | 1992-03-17 |
| JP2581278B2 true JP2581278B2 (en) | 1997-02-12 |
Family
ID=16428859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2200705A Expired - Fee Related JP2581278B2 (en) | 1990-07-25 | 1990-07-25 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2581278B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5577850U (en) * | 1978-11-24 | 1980-05-29 |
-
1990
- 1990-07-25 JP JP2200705A patent/JP2581278B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0483352A (en) | 1992-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2992814B2 (en) | Semiconductor package | |
| US5563443A (en) | Packaged semiconductor device utilizing leadframe attached on a semiconductor chip | |
| KR100328906B1 (en) | Method and device for joining leads inside lead-on chip of leadframe | |
| JPH11220082A (en) | Semiconductor device | |
| JP2568748B2 (en) | Semiconductor device | |
| US5804871A (en) | Lead on chip semiconductor device having bus bars and crossing leads | |
| JPH1056124A (en) | Lead frame and bottom lead semiconductor package | |
| JP2581278B2 (en) | Semiconductor device | |
| KR100390466B1 (en) | multi chip module semiconductor package | |
| JPH06204390A (en) | Semiconductor device | |
| JPH0821668B2 (en) | Vertically mounted semiconductor device | |
| JPH0955447A (en) | Semiconductor device | |
| JP2971594B2 (en) | Semiconductor integrated circuit device | |
| JP2004031432A (en) | Semiconductor device | |
| JPH06252329A (en) | Semiconductor device | |
| JP2636808B2 (en) | Semiconductor device | |
| JP2587722Y2 (en) | Semiconductor device | |
| JP2871984B2 (en) | Semiconductor device | |
| JP2562773Y2 (en) | Semiconductor integrated circuit device | |
| JPH0739244Y2 (en) | Hybrid integrated circuit device | |
| JP2507855B2 (en) | Semiconductor device | |
| JP2924858B2 (en) | Lead frame and manufacturing method thereof | |
| KR100427541B1 (en) | Method of manufacturing pattern film with improved structure and chip module using the same | |
| JPH11186430A (en) | Semiconductor device | |
| JPS634951B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |