JP2540804B2 - Digital signal recording / reproducing device - Google Patents
Digital signal recording / reproducing deviceInfo
- Publication number
- JP2540804B2 JP2540804B2 JP61075149A JP7514986A JP2540804B2 JP 2540804 B2 JP2540804 B2 JP 2540804B2 JP 61075149 A JP61075149 A JP 61075149A JP 7514986 A JP7514986 A JP 7514986A JP 2540804 B2 JP2540804 B2 JP 2540804B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- symbols
- recording
- head
- heads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
本発明は、多数のシンボルからなるデジタル信号の１
フレームを複数のヘッドで分割して記録・再生するよう
にしたデジタル信号記録再生装置に関する。 〔発明の概要〕 本発明は多数のシンボルからなるデジタル信号の１フ
レームを複数のヘッドで分割して記録再生するようにし
たデジタル信号記録再生装置において、分割されたデジ
タル信号の小フレームに跨って生成されたエラー検出・
訂正用符号を用いてエラーを検出すると共に、このエラ
ーの検出されたデジタル信号のシンボルの順位から、所
定のテーブルを用いてそのシンボルの記録再生に用いら
れたヘッドを特定し、エラーの状況をヘッド毎に把握で
きるようにするものである。 〔従来の技術〕 いわゆるSMPTE−Ｃ型フォーマットのビデオテープレ
コーダにおいては、回転ドラム上に２個のヘッドが設け
られ、このドラムが１フィールドに１回転の割合で回転
されると共に、このドラムの周面の360度近くにわたっ
て磁気テープが斜めに巻付けられて所定速度で移送され
る。そして上述の２個のヘッドの内の一方で映像信号の
映像期間が記録されると共に、このヘッドが磁気テープ
から離間している期間（同期期間）は他方のヘッドでそ
の同期信号が記録されるようになされている。 すなわち第３図はこのようにして記録された磁気テー
プの記録パターンを示す。図において磁気テープはその
幅方向に２分割され、分割された幅広の部分に上述の一
方のヘッドにて映像期間の信号が斜めのトラックに記録
されると共に、分割された幅狭の部分に他方のヘッドに
て同期期間の信号が斜めのトラックに記録される。なお
これらの部分の間及び磁気テープの両側縁部には、それ
ぞれ固定ヘッドにて記録されるコントロールトラック、
第１、第２及び第３の音声信号トラックが設けられてい
る。 ところでこのようなフォーマットにおいて、再生信号
にいわゆるタイムベースコレクタを用いると、仮りに同
期期間の信号が欠落しても、映像期間の信号さえ得られ
れば支障なく正規の映像信号を再生することができる。
そこで上述のフォーマットにおいて同期期間の信号に代
えてデジタル化されたPCM音声信号を幅狭の部分の斜め
のトラックに記録することが考えられた。 すなわち上述の従来のフォーマットでは、音声信号は
固定ヘッドでアナログ記録されていたが、このようなア
ナログ記録では特にダビングを繰り返した場合にその劣
化が著しい。これに対して記録をデジタルで行えば、ダ
ビング時の劣化の問題は解消される。 本願出願人は先にこのような点を考慮したビデオテー
プレコーダを提案（特願昭60-180257号）した。 すなわち第４図はそのためのPCM信号系のブロック図
であって、このブロック図において、入力端子（41）に
供給されるアナログ音声信号がIO回路（42）を通じてSD
変換回路（43）に供給され、デジタルデータに変換され
る。このデータがデータバス（44）に供給される。この
データバス（44）のデータがメモリ（45）に供給されて
記憶される。 さらにメモリ（45）に記憶されたデータがデータバス
（46）を通じてエンコーダ（47）に供給され、所定のエ
ラー検出・訂正符号の付加、並べ替え等のエンコードが
行われる。そしてエンコーダ（47）からのデータが変調
回路（48）に供給され、変調されたデータによる信号が
記録アンプ（49）を通じて記録ヘッド（50）に供給され
て、磁気テープ（51）の上述の同期トラックに相当部す
る幅狭の部分の斜めのトラックに記録される。 さらに再生時には、テープ（51）から再生ヘッド（5
2）で再生された信号が再生アンプ（53）を通じて復調
回路（54）に供給され、記録されたデジタルデータが復
調される。この復調されたデータがデータバス（55）
（56）に供給され、このデータバス（55）（56）のデー
タがメモリ（45）に供給されると共に、それぞれ第１、
第２のデコーダ（57）（58）に供給される。また復調回
路（54）で検出されたデータのアドレスがアドレスバス
（59）を通じてメモリ（45）に供給される。 そして、デコーダ（57）（58）にて所定の並べ替え、
エラー検出・訂正等のデコードが行われたデータが、メ
モリ（45）を経てデータバス（44）に供給される。この
データバス（44）のデータがDA変換回路（60）に供給さ
れてアナログ音声信号とされ、この信号がIO回路（42）
を通じて出力端子（61）に取出される。 またデジタル信号の入力端子（62）からの信号がデジ
タルIO回路（63）を通じてデータバス（44）に供給され
ると共に、データバス（44）からの信号がIO回路（63）
を通じてデジタル信号の出力端子（64）に取出される。 さらに編集時には、他のビデオテープレコーダ等から
のデータが端子（65）を通じて編集制御回路（66）に供
給され、この回路（66）からのデータがデータバス（4
4）に供給されると共に、回路（66）で検出された制御
信号が補助バス（67）を通じてメモリ（45）に供給され
る。 さらに第５図はこの装置の記録再生動作のタイムチャ
ートを示す。図中縦線はフィールドの境界である。この
図において、まずＡは記録動作であって、この例えばフ
ィールドThe present invention is a digital signal consisting of many symbols.
The present invention relates to a digital signal recording / reproducing device in which a frame is divided and recorded / reproduced by a plurality of heads. SUMMARY OF THE INVENTION The present invention is a digital signal recording / reproducing apparatus in which one frame of a digital signal composed of a large number of symbols is divided by a plurality of heads for recording / reproduction, and the divided digital signals are spread over a small frame. Generated error detection
The error is detected using the correction code, and the head used for recording and reproducing the symbol is specified using the predetermined table from the order of the symbols of the digital signal in which the error is detected, and the error status is determined. This is for making it possible to grasp each head. [Prior Art] In a so-called SMPTE-C type video tape recorder, two heads are provided on a rotating drum, and this drum is rotated at a rate of one rotation per one field, and at the same time, the circumference of the drum is rotated. The magnetic tape is wound diagonally over nearly 360 degrees of the surface and transported at a predetermined speed. The video period of the video signal is recorded in one of the two heads described above, and the synchronization signal is recorded in the other head during the period in which the head is separated from the magnetic tape (synchronization period). It is done like this. That is, FIG. 3 shows the recording pattern of the magnetic tape recorded in this manner. In the figure, the magnetic tape is divided into two parts in the width direction, and the signal of the video period is recorded on an oblique track by one of the above-mentioned heads on the divided wide part, and the other part is recorded on the divided narrow part. The signal of the synchronization period is recorded on the diagonal track by the head. In addition, between these parts and on both side edges of the magnetic tape, control tracks recorded by a fixed head,
First, second and third audio signal tracks are provided. By the way, in such a format, if a so-called time-base collector is used as a reproduction signal, a normal video signal can be reproduced without any trouble as long as a signal during the video period is obtained even if a signal during the synchronization period is lost. .
Therefore, it has been considered that a digitized PCM audio signal is recorded on a diagonal track in a narrow portion instead of the signal in the synchronization period in the above-described format. That is, in the above-described conventional format, the audio signal is analog-recorded by the fixed head, but in such analog recording, the deterioration is remarkable especially when dubbing is repeated. On the other hand, if recording is performed digitally, the problem of deterioration during dubbing can be solved. The applicant of the present application has previously proposed a video tape recorder (Japanese Patent Application No. 60-180257) in consideration of such a point. That is, FIG. 4 is a block diagram of a PCM signal system for that purpose. In this block diagram, the analog audio signal supplied to the input terminal (41) is SD through the IO circuit (42).
It is supplied to the conversion circuit (43) and converted into digital data. This data is supplied to the data bus (44). The data on the data bus (44) is supplied to and stored in the memory (45). Further, the data stored in the memory (45) is supplied to the encoder (47) through the data bus (46), and predetermined error detection / correction code addition, rearrangement, and other encoding are performed. Then, the data from the encoder (47) is supplied to the modulation circuit (48), and the signal based on the modulated data is supplied to the recording head (50) through the recording amplifier (49) to synchronize the magnetic tape (51) with the above-mentioned synchronization. It is recorded on an oblique track of a narrow portion corresponding to the track. During playback, the playback head (5
The signal reproduced in 2) is supplied to the demodulation circuit (54) through the reproduction amplifier (53), and the recorded digital data is demodulated. This demodulated data is the data bus (55)
(56) and the data on the data buses (55) and (56) to the memory (45), and
It is supplied to the second decoder (57) (58). The address of the data detected by the demodulation circuit (54) is supplied to the memory (45) through the address bus (59). Then, the decoder (57) (58) rearranges in a predetermined order,
Decoded data such as error detection / correction is supplied to the data bus (44) via the memory (45). The data of the data bus (44) is supplied to the DA conversion circuit (60) to be an analog audio signal, and this signal is the IO circuit (42).
Through the output terminal (61). Further, the signal from the digital signal input terminal (62) is supplied to the data bus (44) through the digital IO circuit (63), and the signal from the data bus (44) is input to the IO circuit (63).
Through the digital signal output terminal (64). Further, at the time of editing, data from another video tape recorder or the like is supplied to the editing control circuit (66) through the terminal (65), and the data from this circuit (66) is transferred to the data bus (4).
The control signal detected by the circuit (66) is also supplied to the memory (45) through the auxiliary bus (67). Further, FIG. 5 shows a time chart of the recording / reproducing operation of this apparatus. The vertical line in the figure is the boundary of the field. In this figure, A is a recording operation.
〔０〕の期間にAD変換された信号は、次のフィ
ールド〔１〕の前半でエンコードされ、このフィールド
〔１〕の後半で時間軸圧縮されて読出されて、記録ヘッ
ド（50A）（50B）にて記録される。なお記録は２トラッ
クに分割して行われる。これに対してＢは再生動作であ
って、この例えばフィールド〔−２〕の前半に再生ヘッ
ド（52A）（52B）にて再生された信号は、このフィール
ド〔−２〕の後半から次のフィールド〔−１〕の前半に
かけてデコードされ、さらに次のフィールドThe signal AD-converted in the period of [0] is encoded in the first half of the next field [1], time-axis-compressed and read in the latter half of this field [1], and the recording heads (50A) (50B) are read. Will be recorded at. The recording is divided into two tracks. On the other hand, B is a reproducing operation, and for example, the signals reproduced by the reproducing heads (52A) and (52B) in the first half of the field [-2] are from the second half of the field [-2] to the next field. Decoded in the first half of [-1], and then the next field
〔０〕の期
間に時間軸伸長され、DA変換されて取出される。 従って上述の装置において、同じフィールドDuring the period [0], the time axis is expanded, DA converted, and extracted. Therefore, in the above device, the same field
〔０〕で
音声信号を取出すために、再生ヘッド（52A）（52B）は
記録ヘッド（50A）（50B）に対して３フィールド以上先
行して設けられている。 すなわち第６図は上側から見た回転ドラムを示す。図
において、（71A）（71B）は音声信号の記録ヘッド、
（72A）（72B）は音声信号の記録確認用の再生ヘッド、
（73A）（73B）は音声信号の再生ヘッド、（74A）（74
B）は映像信号が変速再生時用の音声信号の再生ヘッド
である。さらに（81）は映像信号の記録再生ヘッド、
（82）は映像信号の変速再生ヘッド、（83）は映像信号
の消去ヘッドである。 ここで音声信号の記録再生用のヘッドは全部で８個、
これに対して映像信号用のヘッドは３個であり、合計11
個のヘッドをバランス良く設けることは、特に映像信号
用の記録再生ヘッド（81）と変速再生ヘッド（82）の配
置が例えばSMPTE−Ｃ型フォーマットの規格によって、1
20度に定められている場合には不可能である。 そこで図中に示すようにバランス用のダミーヘッド
（90）が設けられ、合計12個のヘッドが30度ずつの角度
割りで配置される。 すなわち図において、図の３時の位置から反時計周り
に、記録ヘッド（71A）（71B）、映像消去ヘッド（8
3）、映像記録再生ヘッド（81）、ダミーヘッド（9
0）、確認再生ヘッド（72A）（72B）、映像変速再生ヘ
ッド（82）、再生ヘッド（73A）、変速再生ヘッド（74
A）、再生ヘッド（73B）、変速再生ヘッド（74B）の順
に配置される。なおヘッド（72A）（72B）は、ヘッド
（71A）（71B）で記録された同じトラックをトレースす
るように、ヘッド（71A）（71B）に対して1/3トラック
分後行する段差を設けられ、またヘッド（73A）（73B）
は、ヘッド（71A）（71B）に対して3 1/3トラック分先
行する段差を設けられ、ヘッド（74A）（74B）は、ヘッ
ド（73A）（73B）に対して1/3トラック分後行する段差
を設けられる。 これによってそれぞれの記録トラックに対して適切な
トラッキングが行われ、さらにヘッド（81）（82）で記
録再生される映像信号に対しても所定のフィールド分の
時間遅延等を考慮した音声信号の記録再生が行われる。 さらにこの装置において、記録再生時のデータのエン
コード，デコードは以下のようにして行われる。 すなわち第２図は上述のメモリ（45）上の記録再生の
データフォーマットを模式的に示す。この図において、
メモリ（45）の各アドレスは８ビットのデータエリアで
構成され、このアドレスが図の縦方向に32×横方向に18
4設けられる。これに対してデータは16ビットで構成さ
れるので、従ってデータの処理はメモリ（45）の２アド
レスを１シンボル（ａ）として行われる。さらにPCM音
声信号は例えばステレオの２チャンネルで構成されるの
で、PCM信号の入出力は２シンボルを１サンプル（ｂ）
として行われるようになっている。 また、図において、１サンプル（ｂ）分の幅が１段と
され、メモリ（45）上の８段に対して、上側から３段の
一方のデータ段A1,A2,A3とされ、次の１段がエラー検出
・訂正符号C2の段とされ、さらに次の２段が他方のデー
タ段A4,A5とされ、下側の２段がエラー検出訂正符号C1
の段とされる。 そしてこのデータ段に対して、アドレスの縦方向の１
列をブロックと呼ぶ場合に、左側から11ブロックがユー
ザーズエリアとされ、チャンネル・ステイタス等のデー
タが書込まれる。続く81ブロックがPCM信号エリアとさ
れる。さらに次の11ブロックが再びユーザーズエリアと
され、最後の81ブロックがPCM信号エリアとされる。こ
れによって両PCM信号エリアの合計で810サンプルのPCM
信号が書込まれる。 さらにPCM信号の入出力においては、左側のPCM信号エ
リアが左41ブロック、右40ブロックに２分割され、また
右側のPCM信号エリアが左20ブロック、中41ブロック、
右20ブロックに３分割される。そしてPCM信号の各サン
プルは、上述の各分割に従って、図中に順番を番号で示
すようにインターリーブ及びオフセットされて入出力さ
れる。 そして記録時には、このようにしてメモリ（45）上に
形成されたデータシンボルに対して、上述のエラー検出
・訂正符号C1,C2が生成される。すなわちデータ段A1の
上側のシンボルから始めて、右方へ14ブロック進んで１
シンボル下がるデータ段A5の下側のシンボルまでのイン
ターリーブ系列（ｃ）が形成され、この系列（ｃ）に含
まれる10データシンボル（20アドレス）に対して、例え
ば（24,20）リードソロモンにて４アドレス（２シンボ
ル）のエラー検出・訂正符号が生成される。この符号が
上述の系列（ｃ）内の段C2の２シンボル（ｄ1）（ｄ2）
に設けられる。 また、縦方向のブロック系列（ｅ）に含まれる12デー
タシンボル（24アドレス：エラー検出・訂正符号C2を含
む）に対して、例えば（32,24）リードソロモンにて８
アドレス（４シンボル）のエラー検出・訂正符号が生成
される。この符号が系列（ｅ）内の段C1の４シンボル
（ｆ1）〜（ｆ4）に設けられる。 さらにこのようにして形成された全データシンボル
が、左側のブロックから順次縦方向に時間軸圧縮されて
読出され、左側のユーザーズエリアの11ブロック及びPC
M信号エリアの81ブロックが変調されて記録ヘッド（71
A）に供給されると共に、続くユーザーズエリアの11ブ
ロック及びPCM信号エリアの81ブロックが変調されて記
録ヘッド（71B）に供給される。なお変調は８−10変換
及びNRZI変調で行われ、（0100010001）または（110001
0001）の同期パターンが挿入される。これによって記録
されるデータレートは30.720Mビット／秒となり、記録
波長は最小1.67μｍ、最大6.68μｍとなる。 これによって記録が行われる。さらに通常の再生時に
は、再生ヘッド（73A）（73B）で再生され復調されたデ
ータシンボルがメモリ（45）に書込まれ、エラー検出・
訂正符号C1,C2でエラー訂正された後にPCM信号が図中の
番号の順番で読出される。 ところで上述のようにPCM信号の記録再生を行ってい
る場合に、再生デコード時のエラー検出・訂正処理を監
視することによって、ヘッドの特性の劣化等の検出を行
うことができる。すなわち上述のエラー検出・訂正符号
C1またはC2の処理時にエラー検出またはエラー訂正不能
とされたシンボルにポインタを立て、このポインタが多
発したときにヘッドの特性の劣化等を検出することがで
きる。 ところが上述のようにPCM信号をＡ及びＢのヘッド系
に分割して記録再生を行っている場合に、各ヘッド系の
記録特性等の劣化は一様でなく、いずれか一方のヘッド
系の特性のみが記録再生に支障を来たす状態となる場合
がある。その場合には一般にヘッドの電気的な調整のみ
で特性を所望の状態にできる場合が多い。 そこで例えばエラー検出・訂正符号C1の処理を監視す
ることによって、この処理はヘッドA,Bの順に処理が行
われるので、ヘッドA,Bを特定した検出を比較容易に行
うことができる。しかしながらこの場合に、ここで行わ
れる処理はブロック系列（ｅ）に沿って行われ、これは
信号の記録再生の順序と同じであるので、ここで検出さ
れるエラーは一般にテープのドロップアウト等によるも
のが多く、ヘッドの特性の劣化の検出には不適当であっ
た。 これに対してエラー検出・訂正符号C2の処理はインタ
ーリーブ系列（ｃ）に沿って行われるため、テープのド
ロップアウト等の影響はなく、ヘッドの特性の劣化のみ
の検出を行うことができる。しかしながらこの場合に、
インターリーブ系列（ｃ）はヘッドA,Bで記録再生され
る各小フレームに跨っているため、これによってエラー
検出またはエラー訂正不能とされたシンボルから、その
記録再生に用いられたヘッドA,Bを特定することが極め
て困難であった。 〔発明が解決しようとする問題点〕 上述したように従来デジタル信号を複数のヘッドに分
割して記録再生を行っている場合に、エラー検出・訂正
符号からヘッドの特性の劣化を検出しても、その劣化し
たヘッドを容易に特定できない問題点があった。 〔問題点を解決するための手段〕 本発明は、複数のシンボルから成るデジタル信号が、
第１の所定シンボル数を単位とする複数の第１のブロッ
クに分割されると共に、この分割された第１のブロック
は上記第１の所定シンボル数よりも小なる第２の所定シ
ンボル数を単位とする複数の第２のブロックに分割さ
れ、上記第１のブロックのシンボルに対して、上記第１
のブロックの全体にわたり、且つ上記第２のブロックに
跨がって所定の順序で、上記複数のシンボルのエラーを
検出し訂正するためのエラー訂正符号化を施し、このエ
ラー訂正符号化が施されたシンボルを、上記第２のブロ
ック毎に、記録媒体への記録または再生をするための複
数のヘッドの所定の異なるヘッドによつて記録再生を行
うようにしたデジタル信号記録再生装置において、上記
エラー訂正符号化によって生成されるエラー訂正符号に
基づいて、上記ヘッドによる再生信号のエラーを検出し
訂正すると共に、上記再生信号のうちのエラーが検出さ
れたシンボルを指示するポインタ信号を発生するエラー
訂正手段（C1の処理回路（２）、第１のメモリ（３）、
アドレステーブル（６）、C2の処理回路（７））と、上
記再生信号のシンボルの配列順序を示すアドレス信号に
基づいて、上記エラー訂正手段の出力のシンボルの記録
再生に用いられた上記所定の異なるヘッドを判別するヘ
ッド判別手段（アドレススライダ（５）、遅延回路
（９）、ヘッドテーブル（13））と、上記ヘッド判別手
段の出力に基づいて、上記ポインタ信号を上記ポインタ
に対応するシンボルの記録再生に用いられたヘッド別に
振り分けるスイッチ手段（スイッチ（12））と、上記ス
イッチ手段の出力に応じて、上記複数のヘッドについて
エラーの状態を表示する表示手段（表示部（14a）（14
b））とを有することを特徴とするデジタル信号記録再
生装置である。 〔作用〕 これによれば、デジタル信号のシンボルの順位に対応
して小フレームの分割を判別するテーブルを用いている
ので、エラー検出されたシンボルから容易にヘッドを特
定することができ、極めて容易に特性の劣化されたヘッ
ドを検出表示することができる。 〔実施例〕 第１図は再生系の機能ブロック図を示す。図において
再生されたPCM信号が入力端子（１）に供給され、この
信号がエラー検出・訂正符号C1の処理回路（２）を通じ
て第１のメモリ（３）に供給される。また入力端子
（１）からの信号が同期分離回路（４）を通じてアドレ
スカウンタ（５）に供給され、所定の同期信号の後デー
タクロック毎に１ずつインクリメントされるアドレス信
号が形成され、このアドレス信号が最初は直接メモリ
（３）に供給されて、ヘッドA,BからのPCM信号が順次所
定のアドレスに書込まれる。 この書込の終了後、エラー検出・訂正符号C2による処
理が開始される。すなわちアドレスカウンタ（５）から
のアドレス信号がアドレステーブル（６）にて上述のイ
ンターリーブ系列（ｃ）の順序のアドレスに変換され、
この変換されたアドレス信号がメモリ（３）に供給され
てPCM信号の所望のシンボルが順次読出される。この読
出された信号がエラー検出・訂正符号C2の処理回路
（７）に供給され、処理された信号が第２のメモリ
（８）に供給される。 またアドレスカウンタ（５）からのアドレス信号が処
理回路（７）での処理に要する時間分の遅延回路（９）
を通じてアドレステーブル（10）に供給され、上述のテ
ーブル（６）と同様の変換でメモリ（８）に供給され
る。これによって処理回路（７）の出力信号が元のメモ
リ（３）と同じ順序でメモリ（８）に書込まれる。そし
てこのメモリ（８）からの信号が所定のデインターリー
ブされて出力端子（11）に取出される。 そしてさらにこの装置において、処理回路（７）から
のエラー検出またはエラー訂正不能が検出されたときの
ポインタが出力され、スイッチ（12）の可動接点に供給
される。また遅延回路（９）からのアドレス信号がヘッ
ドテーブル（13）に供給され、このテーブル（13）にて
上述のテーブル（６）に対応してそのときのアドレス信
号をインターリーブ系列（ｃ）に変換したアドレス信号
がヘッドA,Bのいずれで記録再生されたシンボルに対応
するものであるかを判別した信号が形成される。この信
号がスイッチ（12）に供給されてこの信号に応じてスイ
ッチ（12）の可動接点か切換えられる。そしてこのスイ
ッチ（12）の固定接点に得られる信号がそれぞれヘッド
A,Bに対応する表示部（14a）（14b）に供給される。 従ってこの装置において、処理回路（７）でエラー検
出またはエラー訂正不能とされたシンボルが、ヘッドテ
ーブル（13）にてそのシンボルのアドレスがヘッドA,B
のいずれかに属するかを判別されてスイッチ（12）で振
分けられ、それぞれ対応する表示部（14a）（14b）に供
給されて表示が行われる。 こうしてヘッド毎にエラーの発生状況が検出され表示
されるわけであるが、上述の装置によれば、エラー検出
・訂正符号の系列に対応したテーブルを用いることによ
ってアドレス信号から容易にヘッドを特定することがで
き、極めて容易に特性の劣化したヘッドを検出表示する
ことができる。そしてこの検出されたれヘッドに対し
て、適正な電気的な調整等を行うことができる。 なお上述の例では分割を２系統としたが、さらに分割
を多くする場合にはその数の固定接点をスイッチ（12）
に設け、テーブル（13）にてそれぞれの分割に対応した
判別を行えばよい。 またテーブル（13）に供給されるアドレス信号は、テ
ーブル（６）の出力を遅延回路（９）と同等の遅延回路
を介して供給しても良く、あるいはテーブル（10）の出
力を供給しても良い。 〔発明の効果〕 この発明によれば、デジタル信号のシンボルの順位に
対応して小フレームの分割を判別するテーブルを用いて
いるので、エラー検出されたシンボルから容易にヘッド
を特定することができ、極めて容易に特性の劣化された
ヘッドを検出表示することができるようになった。The reproducing heads (52A) and (52B) are provided three or more fields ahead of the recording heads (50A) and (50B) in order to extract the audio signal at [0]. That is, FIG. 6 shows the rotary drum as viewed from above. In the figure, (71A) and (71B) are recording heads for audio signals,
(72A) and (72B) are playback heads for checking audio signal recording,
(73A) (73B) are playback heads for audio signals, (74A) (74
B) is a reproducing head of an audio signal for a variable speed reproduction of a video signal. Furthermore, (81) is a recording / playback head for video signals,
Reference numeral (82) is a variable speed reproducing head for video signals, and (83) is an erasing head for video signals. Here, there are a total of eight heads for recording and reproducing audio signals,
On the other hand, there are three video signal heads, for a total of 11
Providing a balanced number of heads means that the arrangement of the recording / reproducing head (81) and the variable speed reproducing head (82) for the video signal is determined by the SMPTE-C format standard, for example.
It is not possible if it is set at 20 degrees. Therefore, as shown in the figure, a balancing dummy head (90) is provided, and a total of 12 heads are arranged at an angle of 30 degrees. That is, in the figure, the recording heads (71A) (71B) and the image erasing head (8
3), video recording / playback head (81), dummy head (9
0), confirmation playback head (72A) (72B), video variable speed playback head (82), playback head (73A), variable speed playback head (74)
A), the reproducing head (73B), and the variable speed reproducing head (74B) are arranged in this order. The heads (72A) and (72B) are provided with a step that follows the heads (71A) and (71B) by 1/3 track so as to trace the same track recorded by the heads (71A) and (71B). Also, head (73A) (73B)
Is provided with a step that leads the heads (71A) and (71B) by 3 1/3 tracks, and the heads (74A) and (74B) are located 1/3 tracks after the heads (73A) and (73B). There is a step to go. As a result, appropriate tracking is performed for each recording track, and recording of audio signals with consideration of time delay for a predetermined field is also performed for video signals recorded and reproduced by the heads (81) (82). Playback is performed. Further, in this device, data encoding / decoding at the time of recording / reproducing is performed as follows. That is, FIG. 2 schematically shows a data format of recording and reproduction on the memory (45) described above. In this figure,
Each address of the memory (45) consists of an 8-bit data area, and this address is 32 in the vertical direction and 18 in the horizontal direction.
4 are provided. On the other hand, since the data is composed of 16 bits, the processing of the data is performed by using two addresses of the memory (45) as one symbol (a). Further, since the PCM audio signal is composed of, for example, two stereo channels, the input / output of the PCM signal is one sample of two symbols (b).
It is supposed to be done as. Further, in the figure, the width of one sample (b) is set to one step, and the eight steps on the memory (45) are set to one of the three data steps A1, A2, and A3 from the upper side. One stage is the error detection / correction code C2 stage, the next two stages are the other data stages A4 and A5, and the lower two stages are the error detection / correction code C1.
It is said to be the stage. Then, for this data stage, 1 in the vertical direction of the address
When a row is called a block, 11 blocks from the left side are used as a user's area and data such as channel status is written. The following 81 blocks are used as the PCM signal area. The next 11 blocks are again used as the user's area, and the last 81 blocks are used as the PCM signal area. This gives a total of 810 samples of PCM in both PCM signal areas.
The signal is written. When inputting / outputting PCM signals, the left PCM signal area is divided into 41 blocks on the left side and 40 blocks on the right side, and the PCM signal area on the right side is 20 blocks in the left side and 41 blocks in the middle.
It is divided into 20 blocks on the right. Then, each sample of the PCM signal is interleaved and offset according to each division described above, as shown by the numbers in the figure, and is input / output. Then, at the time of recording, the above-mentioned error detection / correction codes C1 and C2 are generated for the data symbols thus formed on the memory (45). That is, starting from the symbol on the upper side of the data stage A1 and proceeding 14 blocks to the right, 1
An interleaved sequence (c) is formed up to the lower symbol of the data stage A5 where the symbol goes down, and for 10 data symbols (20 addresses) included in this sequence (c), for example, in (24,20) Reed-Solomon. An error detection / correction code of 4 addresses (2 symbols) is generated. This code is 2 symbols (d 1 ) (d 2 ) of the stage C2 in the above sequence (c).
It is provided in. Further, for 12 data symbols (24 addresses: including error detection / correction code C2) included in the vertical block sequence (e), for example, (32,24) Reed Solomon uses 8
The error detection / correction code of the address (4 symbols) is generated. This code is provided in the four symbols (f 1 ) to (f 4 ) of the stage C1 in the series (e). Further, all the data symbols formed in this way are sequentially compressed in the vertical direction from the block on the left side and read out, and 11 blocks in the user's area on the left side and the PC are read.
81 blocks of the M signal area are modulated and the recording head (71
11) in the user's area and 81 blocks in the PCM signal area are modulated and supplied to the recording head (71B). Note that modulation is performed by 8-10 conversion and NRZI modulation, and (0100010001) or (110001)
0001) synchronization pattern is inserted. As a result, the data rate recorded is 30.720 Mbit / sec, and the recording wavelength is 1.67 μm minimum and 6.68 μm maximum. Recording is performed by this. Furthermore, during normal reproduction, the data symbols reproduced and demodulated by the reproduction heads (73A) (73B) are written in the memory (45), and error detection /
After the errors are corrected by the correction codes C1 and C2, the PCM signals are read out in the order of the numbers in the figure. By the way, when the recording / reproducing of the PCM signal is performed as described above, it is possible to detect the deterioration of the characteristics of the head by monitoring the error detection / correction processing at the time of the reproduction decoding. That is, the above error detection / correction code
It is possible to set a pointer to a symbol for which error detection or error correction cannot be performed during the processing of C1 or C2, and when the pointer occurs frequently, deterioration of the characteristics of the head can be detected. However, when the PCM signal is divided into A and B head systems for recording and reproduction as described above, the deterioration of the recording characteristics of each head system is not uniform, and the characteristics of either one of the head systems are different. However, there is a case where only the recording and the reproduction are hindered. In that case, in general, the characteristics can often be set to a desired state only by electrical adjustment of the head. Therefore, for example, by monitoring the processing of the error detection / correction code C1, this processing is performed in the order of the heads A and B, so that the detection with the heads A and B specified can be easily performed in comparison. However, in this case, the processing performed here is performed along the block sequence (e), which is the same as the recording / reproducing order of the signal, so that the error detected here is generally due to tape dropout or the like. Many of them are not suitable for detecting deterioration of head characteristics. On the other hand, since the processing of the error detection / correction code C2 is performed along the interleaved sequence (c), it is possible to detect only the deterioration of the characteristics of the head without being affected by the tape dropout or the like. However, in this case,
Since the interleaved sequence (c) spans each small frame recorded / reproduced by the heads A and B, the heads A and B used for the recording / reproduction are determined from the symbols which are not error-detected or error-correctable. It was extremely difficult to identify. [Problems to be Solved by the Invention] As described above, when recording / reproducing is performed by dividing a conventional digital signal into a plurality of heads, even if deterioration of head characteristics is detected from error detection / correction codes. However, there is a problem that the deteriorated head cannot be easily identified. [Means for Solving Problems] The present invention provides a digital signal composed of a plurality of symbols,
The first block is divided into a plurality of first blocks each having a first predetermined number of symbols as a unit, and the divided first blocks have a second predetermined number of symbols which is smaller than the first predetermined number of symbols as a unit. Is divided into a plurality of second blocks, and for the symbols of the first block,
Error correction encoding for detecting and correcting the errors of the plurality of symbols in a predetermined order over the entire block of the above and across the second block, and the error correction encoding is performed. In the digital signal recording / reproducing apparatus in which the recorded symbols are recorded / reproduced by the predetermined different heads of the plurality of heads for recording / reproducing on / from the recording medium for each second block. An error correction that detects and corrects an error in a reproduction signal by the head based on an error correction code generated by correction encoding, and generates a pointer signal that indicates a symbol in the reproduction signal in which an error is detected. Means (C1 processing circuit (2), first memory (3),
Based on the address table (6), the processing circuit (7) for C2) and the address signal indicating the arrangement order of the symbols of the reproduction signal, the predetermined number used for recording and reproduction of the symbols output from the error correction means. Based on the output of the head discriminating means (address slider (5), delay circuit (9), head table (13)) for discriminating different heads and the head discriminating means, the pointer signal of the symbol corresponding to the pointer is determined. Switch means (switch (12)) for allocating to each head used for recording and reproduction, and display means (display section (14a) (14) for displaying the error state of the plurality of heads according to the output of the switch means.
b)) A digital signal recording / reproducing apparatus having the following features. [Operation] According to this, since the table for discriminating the division of the small frame is used according to the order of the symbols of the digital signal, the head can be easily specified from the symbol in which the error is detected, which is extremely easy. It is possible to detect and display a head whose characteristics have deteriorated. [Embodiment] FIG. 1 shows a functional block diagram of a reproducing system. The PCM signal reproduced in the figure is supplied to the input terminal (1), and this signal is supplied to the first memory (3) through the processing circuit (2) of the error detection / correction code C1. Further, the signal from the input terminal (1) is supplied to the address counter (5) through the sync separation circuit (4) to form an address signal which is incremented by 1 every data clock after a predetermined sync signal. Is first supplied directly to the memory (3), and the PCM signals from the heads A and B are sequentially written to predetermined addresses. After this writing is finished, the processing by the error detection / correction code C2 is started. That is, the address signal from the address counter (5) is converted by the address table (6) into an address in the order of the interleave sequence (c) described above,
The converted address signal is supplied to the memory (3) and desired symbols of the PCM signal are sequentially read. The read signal is supplied to the processing circuit (7) for the error detection / correction code C2, and the processed signal is supplied to the second memory (8). A delay circuit (9) for the time required for the address signal from the address counter (5) to be processed by the processing circuit (7).
Is supplied to the address table (10) through the memory, and is supplied to the memory (8) by the same conversion as the above table (6). This causes the output signal of the processing circuit (7) to be written in the memory (8) in the same order as the original memory (3). Then, the signal from the memory (8) is deinterleaved in a predetermined manner and taken out to the output terminal (11). Further, in this apparatus, the pointer when the error detection or the error correction impossible is detected from the processing circuit (7) is output and supplied to the movable contact of the switch (12). Further, the address signal from the delay circuit (9) is supplied to the head table (13), and the address signal at that time is converted into an interleaved sequence (c) corresponding to the table (6) in the table (13). A signal is formed which determines which of the heads A and B corresponds to the recorded and reproduced address signal. This signal is supplied to the switch (12) and the movable contact of the switch (12) is switched according to this signal. The signals obtained at the fixed contacts of this switch (12) are
It is supplied to the display units (14a) and (14b) corresponding to A and B. Therefore, in this device, the symbol whose error is not detected or corrected by the processing circuit (7) is detected by the head table (13) at the address of the symbol of the head A, B.
It is discriminated which one of them belongs to, is sorted by the switch (12), and is supplied to the corresponding display portions (14a) and (14b) for display. In this way, the occurrence status of the error is detected and displayed for each head. According to the above-mentioned device, the head is easily identified from the address signal by using the table corresponding to the series of error detection / correction codes. It is possible to detect and display a head whose characteristics have deteriorated extremely easily. Then, proper electrical adjustment and the like can be performed on the detected deflection head. In the above example, the system was divided into two systems, but if the number of divisions is further increased, that number of fixed contacts should be switched (12).
And the table (13) may be used to make a determination corresponding to each division. The address signal supplied to the table (13) may be the output of the table (6) supplied via a delay circuit equivalent to the delay circuit (9), or the output of the table (10). Is also good. [Effect of the Invention] According to the present invention, since the table for discriminating the division of the small frame in accordance with the rank of the symbol of the digital signal is used, the head can be easily specified from the symbol in which the error is detected. , It has become possible to detect and display a head whose characteristics have deteriorated extremely easily.
第１図は本発明の一例の構成図、第２図〜第６図は従来
の技術の説明のための図である。 （１）は入力端子、（２）（７）は処理回路、（３）
（８）はメモリ、（４）は同期分離回路、（５）はアド
レスカウンタ、（６）（10）はアドレステーブル、
（９）は遅延回路、（11）は出力端子、（12）はスイッ
チ、（13）はヘッドテーブル、（14a），（14b）は表示
部である。FIG. 1 is a configuration diagram of an example of the present invention, and FIGS. 2 to 6 are diagrams for explaining a conventional technique. (1) is an input terminal, (2) and (7) are processing circuits, and (3)
(8) is a memory, (4) is a sync separation circuit, (5) is an address counter, (6) and (10) are address tables,
(9) is a delay circuit, (11) is an output terminal, (12) is a switch, (13) is a head table, and (14a) and (14b) are display sections.
Claims (1)
第１の所定シンボル数を単位とする複数の第１のブロッ
クに分割されると共に、この分割された第１のブロック
は上記第１の所定シンボル数よりも小なる第２の所定シ
ンボル数を単位とする複数の第２のブロックに分割さ
れ、上記第１のブロックのシンボルに対して、上記第１
のブロックの全体にわたり、且つ上記第２のブロックに
跨がって所定の順序で、上記複数のシンボルのエラーを
検出し訂正するためのエラー訂正符号化を施し、このエ
ラー訂正符号化が施されたシンボルを、上記第２のブロ
ック毎に、記録媒体への記録または再生をするための複
数のヘッドの所定の異なるヘッドによって記録再生を行
うようにしたデジタル信号記録再生装置において、 上記エラー訂正符号化によって生成されるエラー訂正符
号に基づいて、上記ヘッドによる再生信号のエラーを検
出し訂正すると共に、上記再生信号のうちのエラーが検
出されたシンボルを指示するポインタ信号を発生するエ
ラー訂正手段と、 上記再生信号のシンボルの配列順序を示すアドレス信号
に基づいて、上記エラー訂正手段の出力のシンボルの記
録再生に用いられた上記所定の異なるヘッドを判別する
ヘッド判別手段と、 上記ヘッド判別手段の出力に基づいて、上記ポインタ信
号を上記ポインタに対応するシンボルの記録再生に用い
られたヘッド別に振り分けるスイッチ手段と、 上記スイッチ手段の出力に応じて、上記複数のヘッドに
ついてエラーの状態を表示する表示手段とを有する ことを特徴とするデジタル信号記録再生装置。1. A digital signal composed of a plurality of symbols,
The first block is divided into a plurality of first blocks each having a first predetermined number of symbols as a unit, and the divided first blocks have a second predetermined number of symbols which is smaller than the first predetermined number of symbols as a unit. Is divided into a plurality of second blocks, and for the symbols of the first block,
Error correction encoding for detecting and correcting the errors of the plurality of symbols in a predetermined order over the entire block of the above and across the second block, and the error correction encoding is performed. In the digital signal recording / reproducing apparatus, a plurality of heads for recording / reproducing the recorded symbols on / from the recording medium are recorded / reproduced for each second block in the digital signal recording / reproducing apparatus. Error correction means for detecting and correcting an error in the reproduction signal by the head based on an error correction code generated by the conversion, and for generating a pointer signal indicating a symbol in the reproduction signal in which an error is detected. Recording the symbols output from the error correction means based on an address signal indicating the arrangement order of the symbols of the reproduced signal Head discriminating means for discriminating the predetermined different heads used for raw, and switch means for allocating the pointer signal to each head used for recording / reproducing the symbol corresponding to the pointer based on the output of the head discriminating means. And a display unit for displaying an error state of the plurality of heads according to the output of the switch unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61075149A JP2540804B2 (en) | 1986-04-01 | 1986-04-01 | Digital signal recording / reproducing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61075149A JP2540804B2 (en) | 1986-04-01 | 1986-04-01 | Digital signal recording / reproducing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62232712A JPS62232712A (en) | 1987-10-13 |
| JP2540804B2 true JP2540804B2 (en) | 1996-10-09 |
Family
ID=13567852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61075149A Expired - Fee Related JP2540804B2 (en) | 1986-04-01 | 1986-04-01 | Digital signal recording / reproducing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2540804B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2544354B2 (en) * | 1986-09-05 | 1996-10-16 | 株式会社日立製作所 | Digital signal regenerator |
-
1986
- 1986-04-01 JP JP61075149A patent/JP2540804B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62232712A (en) | 1987-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960013768B1 (en) | Digital data recording method | |
| JPH07118160B2 (en) | Recording method of digital information signal | |
| JPH07122966B2 (en) | Recording method and reproducing method of rotary head type PCM recorder | |
| NL8103749A (en) | METHOD AND APPARATUS FOR DETECTING AN EDITORIAL POINT ON A RECORD MEDIUM | |
| US5491590A (en) | Rotary head recording and playback apparatus and method | |
| US4839750A (en) | Method and apparatus for recording and/or reproducing a PCM signal with asynchronous operation | |
| US4802172A (en) | Decoding apparatus | |
| US5805469A (en) | Digital audio signal processing apparatus and method for error concealment | |
| EP0053505A2 (en) | Pulse code modulated signal processing apparatus | |
| EP0395125A2 (en) | A PCM recording and reproducing apparatus | |
| US5459621A (en) | Method and apparatus for rotary-head type signal recording and reproducing of digital video/audio signals | |
| US5355132A (en) | Method for transmitting digital data | |
| JP2540804B2 (en) | Digital signal recording / reproducing device | |
| EP0411835B1 (en) | Decoder apparatus | |
| US4764820A (en) | Picture element arranging method in video data recording-reproducing system | |
| US5642240A (en) | Video data recording and/or reproducing apparatus with control of read/write operation of a memory based on boundary positions of the pictures in the video signals | |
| JPS6117060B2 (en) | ||
| JP2597989B2 (en) | Data playback device | |
| JP3066046B2 (en) | Video tape recorder | |
| JP2972090B2 (en) | Digital tape recorder | |
| JP2815011B2 (en) | PCM signal reproduction device | |
| JPH0135423B2 (en) | ||
| JPH06124548A (en) | Data reproduction device | |
| JPH06223512A (en) | Data reproducing device | |
| JPH0770007B2 (en) | Video tape recorder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |