JP2531080B2 - Bus adapter switching method - Google Patents
Bus adapter switching methodInfo
- Publication number
- JP2531080B2 JP2531080B2 JP5064539A JP6453993A JP2531080B2 JP 2531080 B2 JP2531080 B2 JP 2531080B2 JP 5064539 A JP5064539 A JP 5064539A JP 6453993 A JP6453993 A JP 6453993A JP 2531080 B2 JP2531080 B2 JP 2531080B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- bus
- bus adapter
- extension
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、バスアダプタ切り換え
方式に関し、特に複数の基本バスがそれぞれのバスアダ
プタを介して増設バスに接続された情報処理システムの
バスアダプタ切り換え方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bus adapter switching system, and more particularly to a bus adapter switching system for an information processing system in which a plurality of basic buses are connected to extension buses via respective bus adapters.
【０００２】[0002]
【従来の技術】複数の基本バスがそれぞれのバスアダプ
タを介して増設バスに接続された情報処理システムの従
来のバスアダプタ切り換え方式では、バスアダプタが故
障した場合に、故障したバスアダプタに接続した基本バ
スと増設バスとを経由して、入出力装置の動作を実行さ
せることはできなかった。2. Description of the Related Art In a conventional bus adapter switching method of an information processing system in which a plurality of basic buses are connected to extension buses via respective bus adapters, when the bus adapter fails, the bus adapter is connected to the failed bus adapter. It was not possible to execute the operation of the input / output device via the basic bus and the extension bus.
【０００３】[0003]
【発明が解決しようとする課題】上述した従来のバスア
ダプタ切り換え方式は、バスアダプタが故障することに
より、増設バスをアクセスできない障害が発生した場合
には、情報処理システムの動作が中断したままになると
いう欠点を有している。In the conventional bus adapter switching method described above, when the failure of the bus adapter causes a failure in which the extension bus cannot be accessed, the operation of the information processing system remains suspended. It has the drawback that
【０００４】本発明の目的は、基本バスに接続した演算
処理装置が、基本バスを通じてその基本バスに基本バス
アダプタと増設バスアダプタとで接続した増設バスを介
して入出力装置にアクセスする場合に、増設バスアダプ
タが故障しても他の増設バスアダプタを使用して動作を
継続することにより、情報処理システムにおける運用の
信頼性を向上させることができるバスアダプタ切り換え
方式を提供することにある。An object of the present invention is to allow an arithmetic processing unit connected to a basic bus to access an input / output device via the basic bus via an expansion bus connected to the basic bus by a basic bus adapter and an expansion bus adapter. It is an object of the present invention to provide a bus adapter switching method capable of improving the reliability of operation in an information processing system by continuing operation using another extension bus adapter even if the extension bus adapter fails.
【０００５】[0005]
【課題を解決するための手段】第１の発明のバスアダプ
タ切り換え方式は、第１の基本バスに接続する第１の演
算処理装置と、第２の基本バスに接続する第２の演算処
理装置と、前記第１の演算処理装置および前記第２の演
算処理装置が共通に使用するために増設バスに接続する
入出力装置とを有する情報処理システムのバスアダプタ
切り換え方式において、（Ａ）前記増設バスに接続して
前記入出力装置に対する入出力を実行させる第１の増設
バスアダプタと、（Ｂ）前記増設バスに接続して前記入
出力装置に対する入出力を実行させる第２の増設バスア
ダプタと、（Ｃ）前記第１の基本バスに接続して、前記
第１の演算処理装置から前記入出力装置の入出力指示情
報を受けるとともに、前記第１の増設バスアダプタを通
じて前記入出力装置に対する入出力を実行させ、前記第
１の増設バスアダプタが故障で応答が得られなければ前
記第２の増設バスアダプタを通じて前記増設バスから前
記入出力装置に対する入出力を実行させる第１の基本バ
スアダプタと、（Ｄ）前記第２の基本バスに接続した前
記第２の演算処理装置から、前記入出力装置の入出力指
示情報を受けるとともに、前記第２の増設バスアダプタ
を通じて前記入出力装置に対する入出力を実行させ、前
記第２の増設バスアダプタが故障で応答が得られなけれ
ば前記第１の増設バスアダプタを通じて前記増設バスか
ら前記入出力装置に対する入出力を実行させる第１の基
本バスアダプタと、を備えて構成されている。A bus adapter switching system according to a first aspect of the present invention is a first arithmetic processing unit connected to a first basic bus and a second arithmetic processing unit connected to a second basic bus. And a bus adapter switching method of an information processing system having an input / output device connected to an extension bus for common use by the first arithmetic processing unit and the second arithmetic processing unit, wherein: A first expansion bus adapter connected to the bus to execute input / output to / from the input / output device; and (B) a second expansion bus adapter connected to the expansion bus to execute input / output to / from the input / output device. (C) is connected to the first basic bus, receives input / output instruction information of the input / output device from the first arithmetic processing unit, and receives the input / output device through the first extension bus adapter. A first basic bus that executes input / output to / from the expansion bus via the second expansion bus adapter if no response is obtained due to a failure of the first expansion bus adapter. I / O instruction information of the I / O device is received from the adapter and (D) the second arithmetic processing unit connected to the second basic bus, and with respect to the I / O device via the second expansion bus adapter. A first basic bus adapter for executing input / output, and for executing input / output from the expansion bus to the input / output device through the first expansion bus adapter if no response is obtained due to a failure of the second expansion bus adapter And are provided.
【０００６】また、第２の発明のバスアダプタ切り換え
方式は、第１の基本バスに接続する第１の演算処理装置
と、第２の基本バスに接続する第２の演算処理装置と、
前記第１の演算処理装置および前記第２の演算処理装置
が共通に使用するために増設バスに接続する入出力装置
とを有する情報処理システムのバスアダプタ切り換え方
式において、（Ａ）前記増設バスに接続して前記入出力
装置に対する入出力を実行させる第１の増設バスアダプ
タと、（Ｂ）前記増設バスに接続して前記入出力装置に
対する入出力を実行させる第２の増設バスアダプタと、
（Ｃ）前記第１の基本バスに接続して、前記第１の演算
処理装置から前記入出力装置の入出力指示情報を受ける
ことにより、第１の故障フラグがオフならば前記第１の
増設バスアダプタを通じて前記入出力装置に対する入出
力を実行させて、前記第１の増設バスアダプタからの応
答が得られなければ前記第１の故障フラグをオンにし、
第２の故障フラグがオフならば前記第２の増設バスアダ
プタを通じて前記増設バスから前記入出力装置に対する
入出力を実行させて、前記第２の増設バスアダプタから
の応答が得られなければ前記第２の故障フラグをオンに
し、前記第１の演算処理装置に前記第１の増設バスアダ
プタおよび前記第２の増設バスアダプタの故障を知らせ
る第１の基本バスアダプタと、（Ｄ）前記第２の基本バ
スに接続して、前記第２の演算処理装置から前記入出力
装置の入出力指示情報を受けることにより、前記第２の
故障フラグがオフならば前記第２の増設バスアダプタを
通じて前記入出力装置に対する入出力を実行させて、前
記第２の増設バスアダプタからの応答が得られなければ
前記第２の故障フラグをオンにし、前記第１の故障フラ
グがオフならば前記第１の増設バスアダプタを通じて前
記増設バスから前記入出力装置に対する入出力を実行さ
せて、前記第１の増設バスアダプタからの応答が得られ
なければ前記第１の故障フラグをオンにし、前記第２の
演算処理装置に前記第１の増設バスアダプタおよび前記
第２の増設バスアダプタの故障を知らせる第２の基本バ
スアダプタと、を備えて構成されている。Further, the bus adapter switching system of the second invention comprises a first arithmetic processing unit connected to the first basic bus and a second arithmetic processing unit connected to the second basic bus.
In a bus adapter switching method of an information processing system having an input / output device connected to an extension bus for common use by the first arithmetic processing unit and the second arithmetic processing unit, (A) A first extension bus adapter connected to execute input / output to / from the input / output device; and (B) a second extension bus adapter connected to the expansion bus to execute input / output to / from the input / output device.
(C) By connecting to the first basic bus and receiving input / output instruction information of the input / output device from the first arithmetic processing unit, if the first failure flag is off, the first expansion When the input / output to / from the input / output device is executed through the bus adapter and the response from the first extension bus adapter is not obtained, the first failure flag is turned on,
If the second failure flag is off, I / O is executed from the expansion bus to the input / output device through the second expansion bus adapter, and if no response is obtained from the second expansion bus adapter, then the second expansion bus adapter is used. A first basic bus adapter for turning on a failure flag of No. 2 to inform the first arithmetic processing unit of a failure of the first extension bus adapter and the second extension bus adapter; and (D) the second By connecting to the basic bus and receiving the input / output instruction information of the input / output device from the second arithmetic processing unit, if the second failure flag is off, the input / output is performed through the second extension bus adapter. When the input / output to / from the device is executed and the response from the second extension bus adapter is not obtained, the second failure flag is turned on, and if the first failure flag is off, the previous When the input / output device is executed from the expansion bus through the first expansion bus adapter and no response is obtained from the first expansion bus adapter, the first failure flag is turned on, and the first failure flag is turned on. And a second basic bus adapter for notifying a failure of the first expansion bus adapter and the second expansion bus adapter to the second arithmetic processing unit.
【０００７】[0007]
【０００８】[0008]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will now be described with reference to the drawings.
【０００９】図１は、本発明のバスアダプタ切り換え方
式を適用している情報処理システムの第１の実施例を示
すブロック図である。本実施例の情報処理システムは、
図１に示すように、基本バス１に接続する演算処理装置
８と、基本バス２に接続する演算処理装置９と、演算処
理装置８，９が共通に使用するために、増設バス７に接
続する入出力装置１０−１，１０−２，１０−３とを有
している。FIG. 1 is a block diagram showing a first embodiment of an information processing system to which the bus adapter switching system of the present invention is applied. The information processing system according to the present embodiment includes:
As shown in FIG. 1, the arithmetic processing unit 8 connected to the basic bus 1, the arithmetic processing unit 9 connected to the basic bus 2, and the arithmetic processing units 8 and 9 are connected to the extension bus 7 for common use. I / O devices 10-1, 10-2, and 10-3 are provided.
【００１０】そして、基本バス１に接続する基本バスア
ダプタ３は、増設バスアダプタ５，６の両方に接続され
ているので、これらのどちらかを通じて、基本バス１と
増設バス７とを接続するとともに、基本バス２に接続す
る基本バスアダプタ４は、同様に増設バスアダプタ５，
６の両方に接続されているので、これらのどちらかを通
じて基本バス２と増設バス７とを接続する。Since the basic bus adapter 3 connected to the basic bus 1 is connected to both the extension bus adapters 5 and 6, the basic bus 1 and the extension bus 7 are connected through either of them. , The basic bus adapter 4 connected to the basic bus 2 is the same as the extension bus adapter 5,
Since it is connected to both 6, the basic bus 2 and the extension bus 7 are connected through either of them.
【００１１】そこで、基本バス１に接続する演算処理装
置８及び基本バス２に接続する演算処理装置９の何れも
が、増設バス７に接続する入出力装置１０−１，１０−
２，１０−３を共通にアクセスすることが可能である。Therefore, both the arithmetic processing unit 8 connected to the basic bus 1 and the arithmetic processing unit 9 connected to the basic bus 2 are input / output units 10-1, 10-connected to the extension bus 7.
2, 10-3 can be commonly accessed.
【００１２】例えば、演算処理装置８が、入出力装置１
０−ｉ（ｉは、１，２，３）をアクセスする場合に、基
本バスアダプタ３内の増設バスアダプタ選択部３２は、
演算処理装置８からの入出力指示信号を基本バス１より
受け取って、その入出力指示信号を増設バスアダプタ５
に出力する。For example, the arithmetic processing unit 8 is the input / output device 1
When accessing 0-i (i is 1, 2, 3), the extension bus adapter selection unit 32 in the basic bus adapter 3
An input / output instruction signal from the arithmetic processing unit 8 is received from the basic bus 1, and the input / output instruction signal is received from the extension bus adapter 5
Output to.
【００１３】しかし、増設バスアダプタ５からその入出
力指示信号を受け取ったという応答がないままに、タイ
ムアウトになった場合に、増設バスアダプタ選択部３２
は、増設バスアダプタ５が故障していると判断してその
動作を中止し、今度は、増設バスアダプタ６に対してそ
の入出力指示信号を出力する。However, if a time-out occurs without a response that the input / output instruction signal has been received from the additional bus adapter 5, the additional bus adapter selecting section 32.
Determines that the extension bus adapter 5 is out of order and stops its operation, and this time outputs the input / output instruction signal to the extension bus adapter 6.
【００１４】そして、増設バスアダプタ６は、その入出
力指示信号を受け取って増設バスアダプタ選択部３２に
受諾信号を出力すると、増設バスアダプタ選択部３２
は、受諾信号を受け取って、基本バスアダプタ３と増設
バスアダプタ６とが論理的に接続されたと判断して、制
御部３１にその旨の信号を送るので、制御部３１は、増
設バスアダプタ６との間で情報の受け渡しを行う。When the extension bus adapter 6 receives the input / output instruction signal and outputs an acceptance signal to the extension bus adapter selection section 32, the extension bus adapter selection section 32.
Receives the acceptance signal, determines that the basic bus adapter 3 and the extension bus adapter 6 are logically connected, and sends a signal to that effect to the control unit 31. Information is exchanged with.
【００１５】次の機会に、演算処理装置８が、入出力装
置１０−ｊ（ｊは、１，２，３）をアクセスする場合
に、上記と同様に基本バスアダプタ３は、まず、増設バ
スアダプタ５に信号を送り、タイムアウトになったとき
には増設バスアダプタ６に接続する。At the next opportunity, when the arithmetic processing unit 8 accesses the input / output unit 10-j (j is 1, 2, 3), the basic bus adapter 3 first sets the extension bus as described above. A signal is sent to the adapter 5, and when it times out, it is connected to the extension bus adapter 6.
【００１６】この際に、増設バスアダプタ６からの応答
信号がなかった場合には、増設バスアダプタ５，６がと
もに故障であると判断し、演算処理装置８からの入出力
装置１０−１，１０−２，１０−３に対する以後のアク
セスは、修理などの処置が行われるまで不可能となる。At this time, if there is no response signal from the expansion bus adapter 6, it is judged that both the expansion bus adapters 5 and 6 are in failure, and the input / output devices 10-1 and 10-1 from the arithmetic processing unit 8 are connected. Subsequent access to 10-2 and 10-3 will be impossible until a repair or the like is performed.
【００１７】なお、演算処理装置９から入出力装置１０
−１，１０−２，１０−３に対してアクセスする場合に
も、基本バス２，制御部４１と増設バスアダプタ選択部
４２とを持つ基本バスアダプタ４，増設バスアダプタ
５，６，増設バス７がそれぞれ上記と同様の動作をす
る。The arithmetic processing unit 9 to the input / output unit 10
Even when accessing -1, 10-2, 10-3, basic bus 2, basic bus adapter 4 having control unit 41 and additional bus adapter selecting unit 42, additional bus adapters 5, 6, additional bus 7 operates in the same manner as above.
【００１８】図２は、本発明のバスアダプタ切り換え方
式を適用している情報処理システムの第２の実施例を示
すブロック図である。本実施例の情報処理システムは、
図２に示すように、基本バス１１に接続する演算処理装
置１８と、基本バス１２に接続する演算処理装置１９
と、演算処理装置１８，１９が共通に使用するために、
増設バス１７に接続する入出力装置２０−１，２０−
２，２０−３とを有している。FIG. 2 is a block diagram showing a second embodiment of an information processing system to which the bus adapter switching system of the present invention is applied. The information processing system according to the present embodiment includes:
As shown in FIG. 2, an arithmetic processing unit 18 connected to the basic bus 11 and an arithmetic processing unit 19 connected to the basic bus 12.
And to be commonly used by the arithmetic processing units 18 and 19,
Input / output devices 20-1 and 20- connected to the extension bus 17
2, 20-3.
【００１９】そして、基本バス１１に接続する基本バス
アダプタ１３は、増設バスアダプタ１５，１６の両方に
接続されているので、これらのどちらかを通じて、基本
バス１１と増設バス１７とを接続するとともに、基本バ
ス１２に接続する基本バスアダプタ１４は、同様に、増
設バスアダプタ１５，１６の両方に接続されているの
で、これらのどちらかを通じて基本バス１２と増設バス
１７とを接続する。Since the basic bus adapter 13 connected to the basic bus 11 is connected to both the extension bus adapters 15 and 16, the basic bus 11 and the extension bus 17 are connected through either of them. Similarly, since the basic bus adapter 14 connected to the basic bus 12 is connected to both the extension bus adapters 15 and 16, the basic bus 12 and the extension bus 17 are connected via either of these.
【００２０】そこで、基本バス１１に接続する演算処理
装置１８及び基本バス２に接続する演算処理装置１９の
何れも、増設バス１７に接続する入出力装置２０−１，
２０−２，２０−３を共通にアクセスすることが可能で
ある。Therefore, both the arithmetic processing unit 18 connected to the basic bus 11 and the arithmetic processing unit 19 connected to the basic bus 2 are input / output units 20-1 and 20-1 connected to the extension bus 17.
20-2 and 20-3 can be commonly accessed.
【００２１】例えば、演算処理装置１８が入出力装置２
０−ｉ（ｉは、１，２，３）をアクセスする場合に、基
本バスアダプタ１３内の増設バスアダプタ選択部１３２
は、演算処理装置１８からの入出力指示信号を基本バス
１１より受け取って、その入出力指示信号を増設バスア
ダプタ１５に出力する。For example, the arithmetic processing unit 18 is the input / output unit 2
When accessing 0-i (i is 1, 2, 3), the extension bus adapter selection unit 132 in the basic bus adapter 13
Receives an input / output instruction signal from the arithmetic processing unit 18 from the basic bus 11 and outputs the input / output instruction signal to the extension bus adapter 15.
【００２２】しかし、増設バスアダプタ１５からその入
出力指示信号を受け取ったという応答がないままに、タ
イムアウトになった場合に、増設バスアダプタ選択部１
３２は、増設バスアダプタ１５が故障していると判断し
てその動作を中止するとともに、レジスタ１３３の該当
するビットをセットし、次に増設バスアダプタ１６に対
してその入出力指示信号を出力する。However, when a timeout occurs without receiving a response that the input / output instruction signal has been received from the extension bus adapter 15, the extension bus adapter selecting section 1
32 determines that the expansion bus adapter 15 is out of order, stops its operation, sets the corresponding bit of the register 133, and then outputs the input / output instruction signal to the expansion bus adapter 16. .
【００２３】そして、増設バスアダプタ１６は、その入
出力指示信号を受け取って増設バスアダプタ選択部１３
２に受諾信号を出力すると、増設バスアダプタ選択部１
３２は、受諾信号を受け取って、基本バスアダプタ１３
と増設バスアダプタ１６とが論理的に接続されたと判断
して、制御部１３１にその旨の信号を送るので、制御部
１３１は、増設バスアダプタ１６との間で転送情報の受
け渡しを行う。Then, the extension bus adapter 16 receives the input / output instruction signal and receives the input / output instruction signal.
When the acceptance signal is output to 2, the extension bus adapter selection unit 1
32 receives the acceptance signal, and the basic bus adapter 13
And the additional bus adapter 16 are logically connected, and a signal to that effect is sent to the control unit 131, so that the control unit 131 transfers the transfer information to and from the additional bus adapter 16.
【００２４】次の機会に、演算処理装置１８が入出力装
置２０−ｊ（ｊは、１，２，３）をアクセスする場合
に、基本バスアダプタ１３内の増設バスアダプタ選択部
１３２は、演算処理装置１８からの入出力指示信号を基
本バス１１より受け取ったときに、レジスタ１３３の内
容を参照して増設バスアダプタ１５が故障していること
を知り、直ちにその受け取った入出力指示信号を増設バ
スアダプタ１６に対して出力する。この結果、第１の実
施例の場合よりアクセス時間の短縮をはかることができ
る。At the next opportunity, when the arithmetic processing unit 18 accesses the input / output unit 20-j (j is 1, 2, 3), the expansion bus adapter selecting unit 132 in the basic bus adapter 13 executes the arithmetic operation. When an input / output instruction signal from the processing device 18 is received from the basic bus 11, the contents of the register 133 are referred to and it is found that the extension bus adapter 15 has failed, and the received input / output instruction signal is immediately added. Output to the bus adapter 16. As a result, the access time can be shortened as compared with the case of the first embodiment.
【００２５】この際に、増設バスアダプタ１６からの応
答信号がなかった場合に、増設バスアダプタ選択部１３
２は、増設バスアダプタ１６も故障していると判断して
その動作を中止するとともに、レジスタ１３３の該当す
るビットのセットを行う。At this time, if there is no response signal from the extension bus adapter 16, the extension bus adapter selection unit 13
No. 2 judges that the extension bus adapter 16 is also defective and stops its operation and sets the corresponding bit of the register 133.
【００２６】そこで、増設バスアダプタ１５，１６がと
もに故障したことになり、演算処理装置１８から入出力
装置２０−１，２０−２，２０−３に対する以後のアク
セスは、不可能となるので、レジスタ１３３は、演算処
理装置１８，１９に対して、増設バスアダプタ１５，１
６の両方が故障している旨の故障信号を出力する。Therefore, since the expansion bus adapters 15 and 16 both fail, the subsequent access from the arithmetic processing unit 18 to the input / output units 20-1, 20-2 and 20-3 becomes impossible. The register 133 is used for the processor units 18 and 19 and the extension bus adapters 15 and 1
A fault signal indicating that both 6 are faulty is output.
【００２７】そこで、演算処理装置１８，１９は、その
故障信号を受け取ると増設バス１７に接続する入出力装
置２０−１，２０−２，２０−３に対して、以後のアク
セス要求を行わない。しかし、情報処理システムとして
は、動作範囲を縮退して稼働することができる。Therefore, upon receipt of the failure signal, the arithmetic processing units 18 and 19 do not make subsequent access requests to the input / output units 20-1, 20-2 and 20-3 connected to the extension bus 17. . However, as an information processing system, it is possible to operate with a reduced operating range.
【００２８】なお、演算処理装置１９から入出力装置２
０−１，２０−２，２０−３に対してアクセスする場合
にも、基本バス１２，制御部１４１および増設バスアダ
プタ選択部１４２並びにレジスタ１４３を持つ基本バス
アダプタ１４，増設バスアダプタ１５，１６，増設バス
１７が、それぞれ上記と同様の動作をする。The arithmetic processing unit 19 to the input / output unit 2
Even when accessing 0-1, 20-2, 20-3, the basic bus 12, the control unit 141, the extension bus adapter selection unit 142, and the basic bus adapter 14 having the register 143 and the extension bus adapters 15, 16 are also used. The extension bus 17 operates similarly to the above.
【００２９】[0029]
【発明の効果】以上説明したように、本発明のバスアダ
プタ切り換え方式は、基本バスに接続した演算処理装置
が、基本バスを通じてその基本バスに基本バスアダプタ
と増設バスアダプタとで接続した増設バスを介して入出
力装置にアクセスする場合に、増設バスアダプタが故障
しても他の増設バスアダプタを使用して動作を継続する
ことにより、情報処理システムにおける運用の信頼性を
向上させることができるという効果を有している。As described above, according to the bus adapter switching method of the present invention, the arithmetic processing unit connected to the basic bus is an expansion bus in which the basic bus adapter and the expansion bus adapter are connected to the basic bus through the basic bus. When accessing the I / O device via the network, the reliability of the operation in the information processing system can be improved by continuing the operation using another extension bus adapter even if the extension bus adapter fails. Has the effect.
【図１】本発明のバスアダプタ切り換え方式を適用して
いる情報処理システムの第１の実施例を示すブロック図
である。FIG. 1 is a block diagram showing a first embodiment of an information processing system to which a bus adapter switching system of the present invention is applied.
【図２】本発明のバスアダプタ切り換え方式を適用して
いる情報処理システムの第２の実施例を示すブロック図
である。FIG. 2 is a block diagram showing a second embodiment of the information processing system to which the bus adapter switching system of the present invention is applied.
１，２，１１，１２ 基本バス ３，４，１３，１４ 基本バスアダプタ ５，６ 増設バスアダプタ ７ 増設バス ８，９ 演算処理装置 １０−１，１０−２，１０−３，２０−１，２０−２，
２０−３ 入出力装置 ３１，４１，１３１，１４１ 制御部 ３２，４２，１３２，１４２ 増設バスアダプタ選択
部 １３３，１４３ レジスタ1, 2, 11, 12 Basic bus 3, 4, 13, 14 Basic bus adapter 5, 6 Expansion bus adapter 7 Expansion bus 8, 9 Arithmetic processing unit 10-1, 10-2, 10-3, 20-1, 20-2,
20-3 Input / Output Device 31, 41, 131, 141 Control Unit 32, 42, 132, 142 Expansion Bus Adapter Selection Unit 133, 143 Register
Claims (2)
理装置と、第２の基本バスに接続する第２の演算処理装
置と、前記第１の演算処理装置および前記第２の演算処
理装置が共通に使用するために増設バスに接続する入出
力装置とを有する情報処理システムのバスアダプタ切り
換え方式において、 （Ａ）前記増設バスに接続して前記入出力装置に対する
入出力を実行させる第１の増設バスアダプタと、 （Ｂ）前記増設バスに接続して前記入出力装置に対する
入出力を実行させる第２の増設バスアダプタと、 （Ｃ）前記第１の基本バスに接続して、前記第１の演算
処理装置から前記入出力装置の入出力指示情報を受ける
とともに、前記第１の増設バスアダプタを通じて前記入
出力装置に対する入出力を実行させ、前記第１の増設バ
スアダプタからの応答が得られなければ、前記第２の増
設バスアダプタを通じて前記増設バスから前記入出力装
置に対する入出力を実行させる第１の基本バスアダプタ
と、 （Ｄ）前記第２の基本バスに接続して、前記第２の演算
処理装置から前記入出力装置の入出力指示情報を受ける
とともに、前記第２の増設バスアダプタを通じて前記入
出力装置に対する入出力を実行させ、前記第２の増設バ
スアダプタからの応答が得られなければ、前記第１の増
設バスアダプタを通じて前記増設バスから前記入出力装
置に対する入出力を実行させる第２の基本バスアダプタ
と、 を備えることを特徴とするバスアダプタ切り換え方式。1. A first arithmetic processing unit connected to a first basic bus, a second arithmetic processing unit connected to a second basic bus, the first arithmetic processing unit and the second arithmetic unit. In a bus adapter switching method of an information processing system having an input / output device connected to an expansion bus for common use by processing devices, (A) connecting to the expansion bus to execute input / output to / from the input / output device A first extension bus adapter; (B) a second extension bus adapter that is connected to the extension bus to execute input / output to / from the input / output device; and (C) is connected to the first basic bus, The first add-on bus adapter receives the input / output instruction information of the input / output device from the first arithmetic processing unit, and executes input / output to / from the input / output device through the first add-on bus adapter. If no response is obtained, a first basic bus adapter for executing input / output from the expansion bus to the input / output device through the second expansion bus adapter, and (D) connecting to the second basic bus Then, while receiving the input / output instruction information of the input / output device from the second arithmetic processing unit and executing the input / output to / from the input / output device through the second expansion bus adapter, the second expansion bus adapter A second basic bus adapter for executing input / output from the expansion bus to / from the input / output device through the first expansion bus adapter if no response is received from the bus adapter switching method. .
理装置と、第２の基本バスに接続する第２の演算処理装
置と、前記第１の演算処理装置および前記第２の演算処
理装置が共通に使用するために増設バスに接続する入出
力装置とを有する情報処理システムのバスアダプタ切り
換え方式において、 （Ａ）前記増設バスに接続して前記入出力装置に対する
入出力を実行させる第１の増設バスアダプタと、 （Ｂ）前記増設バスに接続して前記入出力装置に対する
入出力を実行させる第２の増設バスアダプタと、 （Ｃ）前記第１の基本バスに接続して、前記第１の演算
処理装置から前記入出力装置の入出力指示情報を受ける
ことにより、第１の故障フラグがオフならば前記第１の
増設バスアダプタを通じて前記増設バスから前記入出力
装置に対する入出力を実行させて、前記第１の増設バス
アダプタからの応答が得られなければ前記第１の故障フ
ラグをオンにするとともに第２の故障フラグがオフなら
ば前記第２の増設バスアダプタを通じて前記増設バスか
ら前記入出力装置に対する入出力を実行させて、前記第
２の増設バスアダプタからの応答が得られなければ前記
第２の故障フラグをオンにするとともに前記第１の演算
処理装置に前記第１の増設バスアダプタおよび前記第２
の増設バスアダプタの故障を知らせる第１の基本バスア
ダプタと、 （Ｄ）前記第２の基本バスに接続して、前記第２の演算
処理装置から前記入出力装置の入出力指示情報を受ける
ことにより、前記第２の故障フラグがオフならば前記第
２の増設バスアダプタを通じて前記増設バスから前記入
出力装置に対する入出力を実行させて、前記第２の増設
バスアダプタからの応答が得られなければ前記第２の故
障フラグをオンにするとともに前記第１の故障フラグが
オフならば前記第１の増設バスアダプタを通じて前記増
設バスから前記入出力装置に対する入出力を実行させ
て、前記第１の増設バスアダプタからの応答が得られな
ければ前記第１の故障フラグをオンにするとともに前記
第２の演算処理装置に前記第１の増設バスアダプタおよ
び前記第２の増設バスアダプタの故障を知らせる第２の
基本バスアダプタと、 を備えることを特徴とするバスアダプタ切り換え方式。2. A first arithmetic processing unit connected to a first basic bus, a second arithmetic processing unit connected to a second basic bus, the first arithmetic processing unit and the second arithmetic unit. In a bus adapter switching method of an information processing system having an input / output device connected to an expansion bus for common use by processing devices, (A) connecting to the expansion bus to execute input / output to / from the input / output device A first extension bus adapter; (B) a second extension bus adapter that is connected to the extension bus to execute input / output to / from the input / output device; and (C) is connected to the first basic bus, By receiving the input / output instruction information of the input / output device from the first arithmetic processing device, if the first failure flag is off, the input / output device is connected to the input / output device from the extension bus through the first extension bus adapter. If the response from the first extension bus adapter is not obtained by executing the input / output, the first failure flag is turned on, and if the second failure flag is off, the second extension bus adapter is turned on. I / O is executed from the extension bus to the input / output device through the above, and if the response from the second extension bus adapter is not obtained, the second failure flag is turned on and the first arithmetic processing unit The first extension bus adapter and the second
A first basic bus adapter for notifying a failure of the additional bus adapter of (1), and (D) connecting to the second basic bus to receive input / output instruction information of the input / output device from the second arithmetic processing unit Therefore, if the second failure flag is off, the input / output from the extension bus to the input / output device is executed through the second extension bus adapter, and the response from the second extension bus adapter must be obtained. For example, if the second failure flag is turned on and the first failure flag is turned off, input / output from / to the input / output device is executed from the extension bus through the first extension bus adapter, If the response from the extension bus adapter is not obtained, the first failure flag is turned on, and the second extension processor is connected to the second extension processor and the first extension bus adapter. A second basic bus adapter for notifying a failure of the second extension bus adapter, and a bus adapter switching method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5064539A JP2531080B2 (en) | 1993-03-24 | 1993-03-24 | Bus adapter switching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5064539A JP2531080B2 (en) | 1993-03-24 | 1993-03-24 | Bus adapter switching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06274445A JPH06274445A (en) | 1994-09-30 |
| JP2531080B2 true JP2531080B2 (en) | 1996-09-04 |
Family
ID=13261136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5064539A Expired - Fee Related JP2531080B2 (en) | 1993-03-24 | 1993-03-24 | Bus adapter switching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531080B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525187A (en) * | 1978-08-14 | 1980-02-22 | Fujitsu Ltd | Automatic selection system for alternative path |
| JPS58115520A (en) * | 1981-12-29 | 1983-07-09 | Fujitsu Ltd | Cross call controlling system in data processing device |
-
1993
- 1993-03-24 JP JP5064539A patent/JP2531080B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525187A (en) * | 1978-08-14 | 1980-02-22 | Fujitsu Ltd | Automatic selection system for alternative path |
| JPS58115520A (en) * | 1981-12-29 | 1983-07-09 | Fujitsu Ltd | Cross call controlling system in data processing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06274445A (en) | 1994-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6397356B1 (en) | Alternative path control system and method | |
| JP2531080B2 (en) | Bus adapter switching method | |
| JPH01258163A (en) | Direct memory access controller | |
| JPS6259333B2 (en) | ||
| JPH0478902A (en) | Bus controller | |
| JPH07104795B2 (en) | Error detection method | |
| JP3012402B2 (en) | Information processing system | |
| JP2751941B2 (en) | Information processing device | |
| JPH04257957A (en) | Error processing system in bus switching control | |
| JPS61184645A (en) | Interruption control system | |
| JPH0589368A (en) | System for collecting sales data | |
| JPH02171949A (en) | Dma transfer system | |
| JPH04160458A (en) | Dma controller peripheral circuit | |
| JPH0367357A (en) | Multi-cpu system | |
| JPH0237458A (en) | Bus control system for redundant bus constitution | |
| JPH0195349A (en) | Input and output device | |
| JPH01276241A (en) | Multiple interrupting device | |
| JPH04252345A (en) | Single chip microcomputer with built-in memory having plural input/output ports | |
| JPH11328090A (en) | Port number setting method, and information processor | |
| JPH06348672A (en) | Monitoring method for shared memory | |
| JPH05173943A (en) | Bus switching device and computer device including this device | |
| JPS63273944A (en) | Diagnosis control system | |
| JPH033054A (en) | Method for preventing communication data from being missed | |
| JPH1021182A (en) | Interrupt processing system and controller | |
| JPH08221356A (en) | Information processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960423 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |