JP2503029B2 - Method for manufacturing thin semiconductor device - Google Patents

Method for manufacturing thin semiconductor device

Info

Publication number
JP2503029B2
JP2503029B2 JP62250640A JP25064087A JP2503029B2 JP 2503029 B2 JP2503029 B2 JP 2503029B2 JP 62250640 A JP62250640 A JP 62250640A JP 25064087 A JP25064087 A JP 25064087A JP 2503029 B2 JP2503029 B2 JP 2503029B2
Authority
JP
Japan
Prior art keywords
semiconductor element
molding material
lead
semiconductor device
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62250640A
Other languages
Japanese (ja)
Other versions
JPH0194643A (en
Inventor
忠士 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP62250640A priority Critical patent/JP2503029B2/en
Publication of JPH0194643A publication Critical patent/JPH0194643A/en
Application granted granted Critical
Publication of JP2503029B2 publication Critical patent/JP2503029B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、ICカードなどに使用される薄型のパッケ
ージ構造の製造方法に関する。
Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a thin package structure used for an IC card or the like.

(従来の技術) 半導体集積回路などで、腕時計,カメラ,ICカード等
に使用されるものは、厚さ0.5〜2mm程度の極めて薄型の
パッケージ構造が要求される。
(Prior Art) Semiconductor integrated circuits used in wristwatches, cameras, IC cards, etc. require an extremely thin package structure with a thickness of about 0.5 to 2 mm.

従来の極めて薄型のパッケージ構造をした半導体装置
としては、例えば特開昭55-56647号公報に開示されたも
のがある。これはガラスエポキシ等からなるP.C.B(プ
リンテッド・サーキット・ボード)に半導体集積回路な
どの半導体素子を直接搭載し、P.C.B上の金属配線にワ
イヤ接続後エポキシ樹脂等で封止する、いわゆるC.O.B
(チップ・オン・ボード)である。この従来の薄型のパ
ッケージ構造の半導体装置の構造図を第3図,第4図に
示す。第3図(a)は、従来の半導体装置の平面図であ
り、1はガラスエポキシ基板等からなるP.C.Bである。
2はエポキシ系などのプラスチック樹脂封止部である。
3はP.C.B裏面に形成されたリード端子である。第3図
(b)は、この半導体装置の断面図である。P.C.B1に
は、その表裏面に電極を形成する金属パターンが印刷さ
れている。P.C.B1の裏面の金属パターンはリード端子3
を形成する。これは、ICカードなどに搭載された半導体
装置の外部機器との電気的な接続端子の役割を果す。樹
脂封止部2には、半導体素子4がP.C.B1上に直接接着剤
で固定され、半導体素子4とP.C.B1上の金属パターンは
ワイヤー5により接続されている。P.C.B1上の金属パタ
ーンはスルーホールによりP.C.B1裏面のリード端子3を
形成する金属パターンに接続されている。樹脂封止部2
は、P.C.B1上に半導体素子4を搭載し、ワイヤー5を接
続後、トランスファーモールドなどにより形成される。
第4図は、従来の他の半導体装置の構造図を示す。第4
図(a)は、その平面図であり(b)はその断面図であ
る。第4図の構造図においては、板材6及び座ぐり7が
ある点を除いては、第3図に示す半導体装置の構造と変
らない。板材6は、樹脂封止部2とその表面の高さを合
せ、表面を平坦にするためのものである。板材6はガラ
スエポキシ基板等であり、P.C.B1と合せて、2層構造の
ガラスエポキシ基板のP.C.Bを用いることにより容易に
実現できる。座ぐり7はP.C.B1上の凹部であり半導体素
子4の位置を下げることにより、パッケージ全体の厚さ
を減少させることに有用である。第4図の構造を得るた
めの製造方法は、板材6とP.C.B1とを一体とした2層構
造のP.C.Bを用いることを除いては第3図に示す構造の
製造方法と同じである。
As a conventional semiconductor device having an extremely thin package structure, for example, there is one disclosed in Japanese Patent Laid-Open No. 55-56647. This is a so-called COB, in which a semiconductor element such as a semiconductor integrated circuit is directly mounted on a PCB (printed circuit board) made of glass epoxy, etc., and the metal wiring on the PCB is wire-connected and then sealed with epoxy resin or the like.
(Chip on board). FIGS. 3 and 4 are structural diagrams of the conventional semiconductor device having a thin package structure. FIG. 3A is a plan view of a conventional semiconductor device, and 1 is a PCB made of a glass epoxy substrate or the like.
Reference numeral 2 is a plastic resin sealing portion such as an epoxy resin.
3 is a lead terminal formed on the back surface of the PCB. FIG. 3B is a sectional view of this semiconductor device. A metal pattern that forms electrodes is printed on the front and back surfaces of the PCB1. The metal pattern on the back side of PCB1 is lead terminal 3
To form. This serves as an electrical connection terminal of the semiconductor device mounted on the IC card or the like to an external device. In the resin sealing portion 2, the semiconductor element 4 is directly fixed on the PCB 1 with an adhesive, and the metal pattern on the semiconductor element 4 and the PCB 1 are connected by the wire 5. The metal pattern on the PCB1 is connected to the metal pattern forming the lead terminal 3 on the back surface of the PCB1 by a through hole. Resin sealing part 2
Is formed by mounting the semiconductor element 4 on the PCB 1 and connecting the wire 5 and then by transfer molding or the like.
FIG. 4 is a structural diagram of another conventional semiconductor device. Fourth
FIG. 7A is a plan view thereof, and FIG. 8B is a sectional view thereof. The structure of the semiconductor device shown in FIG. 4 is the same as that of the semiconductor device shown in FIG. 3 except that the plate member 6 and the spot facing 7 are provided. The plate member 6 is for matching the heights of the resin sealing portion 2 and its surface to make the surface flat. The plate member 6 is a glass epoxy substrate or the like, and can be easily realized by using a PCB of a two-layer structure glass epoxy substrate together with the PCB 1. The counterbore 7 is a concave portion on the PCB 1 and is useful for reducing the position of the semiconductor element 4 to reduce the thickness of the entire package. The manufacturing method for obtaining the structure of FIG. 4 is the same as the manufacturing method of the structure shown in FIG. 3 except that a PCB having a two-layer structure in which the plate member 6 and the PCB 1 are integrated is used.

第4図の半導体装置の構造では、その表面を板材6と
樹脂封止部2について平坦に製作できるので、ICカード
等、薄型で表面が平坦な機器に半導体装置を組込むのに
好適である。
In the structure of the semiconductor device shown in FIG. 4, the surface can be made flat with respect to the plate member 6 and the resin-sealed portion 2. Therefore, the semiconductor device is suitable for being incorporated in a thin device having a flat surface such as an IC card.

(発明が解決しようとする問題点) しかしながら、このような従来のC.O.B(チップ・オ
ン・ボード)構造の半導体装置では、ICカードなどに要
求されるコスト低減、より一層の薄型化に対しては、以
下に述べる限界があった。
(Problems to be Solved by the Invention) However, in such a conventional COB (chip on board) semiconductor device, cost reduction required for an IC card or the like and further reduction in thickness are required. , There was a limit described below.

即ち、従来のC.O.B構造では、P.C.Bを用いるため、こ
の製造コストが比較的高価であり、表面を平坦にするた
め、第4図に示すような2層構造のP.C.Bを用いると一
層製造コストが上昇するという問題があった。更に、P.
C.Bとしてガラスエポキシ基板が一般的であるが、これ
を用いる場合はあまり極端に薄くすると割れ等の問題を
生じ、薄型化にも限界があった。P.C.Bを厚くすれば、
半導体素子の厚み及び樹脂封止部の厚みを薄くしなけれ
ばならず、半導体素子の信頼性に問題を生じた。
That is, in the conventional COB structure, since the PCB is used, the manufacturing cost is relatively high, and when the PCB having the two-layer structure shown in FIG. 4 is used to flatten the surface, the manufacturing cost is further increased. There was a problem of doing. In addition, P.
A glass epoxy substrate is generally used as the CB, but when this is used, if it is made too thin, problems such as cracking occur, and there is a limit to thinning. Thicker PCB,
The thickness of the semiconductor element and the thickness of the resin sealing portion have to be reduced, which causes a problem in the reliability of the semiconductor element.

(問題点を解決するための手段) この発明は以上に述べた製造コスト及び薄型化の問題
点を解決するために、C.O.Bに替えて、金属からなるリ
ードフレームのリード端子に外枠のモールド材を固定
し、半導体素子及びワイヤーを実装後、内枠のモールド
材で固定するようにした薄型構造の半導体装置の製造方
法である。
(Means for Solving Problems) In order to solve the above-described problems of manufacturing cost and thinning, the present invention replaces COB with a lead terminal of a metal lead frame and a molding material of an outer frame. Is fixed, and after mounting the semiconductor element and the wire, it is fixed by the molding material of the inner frame.

(作用) この発明では、P.C.Bを用いずに金属からなるリード
端子を有するリードフレームを用い、これを2段階のモ
ールド材で固定して製造するものである。従って、リー
ド端子は従来のP.C.Bの役割と、P.C.Bの表裏両面上に形
成された金属パターン、リード端子の役割を果す。又、
外枠のモールド材は、従来の第4図における板材6とP.
C.B1の役割を果すものである。
(Operation) In the present invention, a lead frame having lead terminals made of metal is used without using a PCB, and the lead frame is fixed by a two-stage molding material to manufacture. Therefore, the lead terminal plays the role of the conventional PCB, the metal patterns formed on the front and back surfaces of the PCB, and the lead terminal. or,
The mold material for the outer frame is the same as the conventional plate material 6 in FIG.
It plays the role of C.B1.

(実施例) 第1図は、この発明の一実施例を示す半導体装置の製
造方法の説明図である。第1図(a)は、リードフレー
ムの平面図である。ここで10はリードフレームであり、
11はフレーム枠である。12はリード端子であり、13は半
導体素子搭載部である。リード端子12は、ひとつの半導
体装置について、上下各4列づつ、合計8個から構成さ
れている。リード端子のひとつは、半導体素子搭載部13
と一体的に構成されている。ここには、半導体素子が搭
載され、リード端子は、半導体素子の基板に電気的に接
続される。リードフレームは金属であり、厚さは、通常
0.1mmから0.15mm程度のものが用いられる。尚、半導体
素子のリード端子12を取り出す必要が無い場合は、半導
体素子搭載部13は、リード端子12とは分離される。
(Embodiment) FIG. 1 is an explanatory view of a method for manufacturing a semiconductor device showing an embodiment of the present invention. FIG. 1A is a plan view of the lead frame. Where 10 is the lead frame,
11 is a frame. Reference numeral 12 is a lead terminal, and 13 is a semiconductor element mounting portion. The lead terminals 12 are composed of four rows in each of the upper and lower sides of one semiconductor device, for a total of eight lead terminals. One of the lead terminals is the semiconductor element mounting part 13
It is configured integrally with. A semiconductor element is mounted here, and the lead terminals are electrically connected to the substrate of the semiconductor element. The leadframe is metal, the thickness is usually
The thing of about 0.1 mm to 0.15 mm is used. When it is not necessary to take out the lead terminal 12 of the semiconductor element, the semiconductor element mounting portion 13 is separated from the lead terminal 12.

第1図(b)は、このリードフレーム10に、外枠のモ
ールド材を形成するための金型をセットしたところであ
る。リードフレーム10は、平坦な金属の台に置かれ、上
部より金型が被せられる。金型は、リードフレーム10を
ひとつのキャビティ当り3トン程度の荷重で押さえる。
15は金型外側であり、主としてリードフレームのフレー
ム枠11が押えられる。16は金型内側であり、リードフレ
ームの半導体素子搭載部13及び、各リード端子12の先端
部分18が押えられる。17は金型空隙部であり、この部分
は外枠のモールド材が注入されるところであり、金型外
側と内側の空隙部を形成する。空隙の厚み(高さ)は0.
5mm程度である。
FIG. 1 (b) shows that a die for forming a molding material for the outer frame is set on the lead frame 10. The lead frame 10 is placed on a flat metal base and covered with a mold from above. The mold holds the lead frame 10 with a load of about 3 tons per cavity.
Reference numeral 15 is the outside of the mold, and mainly the frame frame 11 of the lead frame is pressed. Reference numeral 16 denotes the inside of the die, which holds the semiconductor element mounting portion 13 of the lead frame and the tip end portions 18 of the lead terminals 12. Reference numeral 17 is a mold cavity, which is where the molding material of the outer frame is injected and forms a cavity on the outside and inside of the mold. The thickness (height) of the void is 0.
It is about 5 mm.

金型内側16で、リードフレーム10のリード端子12の各
先端部分18を図示の如く押えることは、外枠のモールド
材の注入に当って極めて重要である。即ち、モールド材
の注入に当って、リード端子12の各先端部分18が金型で
しっかり押えられていることによって、モールド樹脂
は、リード端子12の裏面へのまわり込みが防止される。
リード端子12は、ICカードに実装された後は、外部機器
との電気的な接続を行う電極端子の役割を果すので、こ
こに絶縁体であるモールド樹脂がたとえ薄くでも付着す
ると、電極端子としての機能が無くなってしまうからで
ある。また、いったん付着するとその除去は、大変やっ
かいであり、品質低下、コスト上昇を引起すからであ
る。
It is extremely important to press the respective tip portions 18 of the lead terminals 12 of the lead frame 10 inside the mold 16 as shown in the drawing when injecting the molding material of the outer frame. That is, when the mold material is injected, the tip portions 18 of the lead terminals 12 are firmly pressed by the mold, so that the mold resin is prevented from wrapping around around the back surface of the lead terminals 12.
Since the lead terminal 12 plays a role of an electrode terminal for making an electrical connection with an external device after being mounted on the IC card, even if the mold resin as the insulator adheres to the lead terminal 12 even if it is thin, it serves as an electrode terminal. This is because the function of will be lost. Further, once attached, its removal is very troublesome, which causes quality deterioration and cost increase.

第1図(c)は、外枠のモールド材形成と、半導体素
子の搭載、ワイヤ接続を行ったところである。外枠のモ
ールド材形成工程は、エポキシ系プラスチック樹脂をト
ランスファーモールドすることによって行う。この工程
条件は、一般的なプラスチックモールドICの製造工程と
変らない。この工程によって、外枠のモールド材20が形
成される。外枠のモールド材20は、リード端子などのリ
ードフレーム面より、金型の空隙部の寸法に従って、0.
5mmの厚み(高さ)で、その表面は平坦に形成される。
リードフレームのリード端子12の相互の間隙は、モール
ド樹脂によって埋められる。従って、リードフレームの
裏面より見ると、第1図(c)から明らかなようにリー
ド端子12及び半導体素子搭載部13の外側を囲むように外
枠のモールド材20が形成され、且つ、リード端子20の金
属面が露出しており、リード端子相互の間隙は、リード
端子と同一面になるようにモールド樹脂で埋まってい
る。リードフレームの表面より見ると、外枠のモールド
材20の内側は、リード端子12の先端部18及び半導体素子
搭載部13の中央部分の金属面が露出している。外枠のモ
ールド材20を形成後、半導体素子4を半導体素子搭載部
13へダイボンドする。ダイボンドは銀ペーストなどの樹
脂により、半導体素子を金属面へ接着することによって
行う。次に半導体素子4上のパッドと、リード端子先端
部18との間をワイヤー5で接続する。このワイヤー接続
も、一般のモールド材ICの製造工程と同じ条件であり、
金線をワイヤボンダーにて接続する。
FIG. 1C shows a case where the molding material for the outer frame is formed, the semiconductor elements are mounted, and the wires are connected. The molding material forming step of the outer frame is performed by transfer molding an epoxy plastic resin. This process condition is the same as that of a general plastic mold IC manufacturing process. Through this step, the molding material 20 for the outer frame is formed. The molding material 20 of the outer frame is made from the lead frame surface such as lead terminals according to the dimension of the void of the mold.
The surface is formed flat with a thickness (height) of 5 mm.
The gap between the lead terminals 12 of the lead frame is filled with a molding resin. Therefore, as seen from the back surface of the lead frame, as is apparent from FIG. 1C, the molding material 20 of the outer frame is formed so as to surround the outside of the lead terminal 12 and the semiconductor element mounting portion 13, and the lead terminal is also formed. The metal surface of 20 is exposed, and the gap between the lead terminals is filled with mold resin so that the gaps between the lead terminals are flush with the lead terminals. When viewed from the surface of the lead frame, the metal surface of the tip portion 18 of the lead terminal 12 and the central portion of the semiconductor element mounting portion 13 is exposed inside the molding material 20 of the outer frame. After forming the molding material 20 for the outer frame, the semiconductor element 4 is mounted on the semiconductor element mounting portion.
Die bond to 13. Die bonding is performed by adhering the semiconductor element to a metal surface with a resin such as silver paste. Next, the pad on the semiconductor element 4 and the tip portion 18 of the lead terminal are connected by the wire 5. This wire connection is also the same condition as the manufacturing process of general mold material IC,
Connect the gold wire with a wire bonder.

ワイヤー接続の完了したリードフレームを再びモール
ド装置に装填して、内枠のモールド材21を形成する。第
1図(d)は、内枠のモールド材21を形成したところで
ある。これは、リードフレームを平坦な下側金型と、平
坦な上側金型との間にはさみ込み、外枠のモールド材20
のくびれ部分に設けられた樹脂注入口22より、エポキシ
系などのプラスチック樹脂を注入することにより行う。
外枠のモールド材20の他のくびれ部分にはエア抜き23が
設けられている。上側金型及び下側金型がそれぞれ平坦
であり、1キャビティ当り3トン程度の圧力がかけられ
ているので、注入されたモールド樹脂は、上面は外枠の
モールド材20の上面と同一の面となり、下面はリードフ
レームのリード端子などの裏面と同一の面となる。この
内枠のモールド材21の形成のためのモールド条件は、一
般のモールドIC製造工程の条件と同じであり、既存のモ
ールドIC製造設備がそのまま利用できる。
The lead frame whose wire connection has been completed is loaded into the molding apparatus again to form the molding material 21 of the inner frame. FIG. 1 (d) shows the molding material 21 for the inner frame. This is because the lead frame is sandwiched between the flat lower mold and the flat upper mold, and the outer frame molding material 20
This is performed by injecting a plastic resin such as an epoxy resin from a resin injection port 22 provided in the constricted portion.
An air vent 23 is provided in the other constricted portion of the molding material 20 of the outer frame. Since the upper mold and the lower mold are flat and a pressure of about 3 tons is applied to each cavity, the injected mold resin has the same upper surface as the upper surface of the molding material 20 of the outer frame. The bottom surface is the same surface as the back surface of the lead terminals of the lead frame. The molding conditions for forming the molding material 21 of the inner frame are the same as the conditions of a general mold IC manufacturing process, and the existing mold IC manufacturing equipment can be used as it is.

次に第1図(d)に示す切断面24及び外枠のモールド
材20の外側に沿って、プレス加工等により切断すると、
第2図(a)(b)に示す本発明の半導体装置が完成す
る。
Next, when cut along the cutting surface 24 shown in FIG. 1 (d) and the outside of the molding material 20 of the outer frame by pressing or the like,
The semiconductor device of the present invention shown in FIGS. 2A and 2B is completed.

第2図は本発明の一実施例の半導体装置の構造図であ
り、(a)平面図、(b)断面図である。この半導体装
置の寸法例としては、たて10mm横12mm厚さ0.6mmであ
る。金属からなるリード端子12は外枠のモールド材20に
よって固定されており、リード端子先端部18は半導体素
子4とワイヤー5で接続されている。又、半導体素子4
は、ひとつのリード端子12に接続された金属からなる半
導体素子搭載部13に接着されている。尚、半導体素子搭
載部13は、電気的な接続が不要の場合はリード端子に接
続される必要は無い。そして、これらは、内枠のモール
ド材によって固定されている。そして、上面は内枠,外
枠のモールド材によって形成されているがその面は平坦
である。下面は、リード端子12、半導体素子搭載部13な
どの金属面と、その金属面間は外枠,内枠のモールド材
によって埋め込まれている。従って、下面も、金属面と
プラスチック樹脂面とが同一面をなしており平坦であ
る。そして、金属面には、外枠,内枠のモールドを2段
階によって行うため、バリの付着等が無く、電気的な良
導体として外部への接続端子の機能を果す。又、半導体
素子4は金属である半導体素子搭載部13に搭載されてお
り、これが直接露出した構造となっており、放熱特性が
良い。更に半導体素子搭載部は金属であることから、静
電しゃ蔽板としての役割も果す。
FIG. 2 is a structural view of a semiconductor device according to an embodiment of the present invention, which is a plan view (a) and a sectional view (b). An example of the dimensions of this semiconductor device is 10 mm vertically, 12 mm wide, and 0.6 mm thick. The lead terminal 12 made of metal is fixed by the molding material 20 of the outer frame, and the tip portion 18 of the lead terminal is connected to the semiconductor element 4 by the wire 5. Also, the semiconductor element 4
Is bonded to the semiconductor element mounting portion 13 made of metal and connected to one lead terminal 12. The semiconductor element mounting portion 13 does not need to be connected to the lead terminal when electrical connection is unnecessary. And these are being fixed by the molding material of an inner frame. The upper surface is formed by the molding material of the inner frame and the outer frame, but the surface is flat. The lower surface is filled with a metal surface such as the lead terminal 12 and the semiconductor element mounting portion 13 and the space between the metal surfaces is filled with a molding material for the outer frame and the inner frame. Therefore, the lower surface is also flat because the metal surface and the plastic resin surface are the same. Since the outer frame and the inner frame are molded in two steps on the metal surface, there is no burr adhesion and the like, and it functions as a connection terminal to the outside as an electrically good conductor. Further, the semiconductor element 4 is mounted on the semiconductor element mounting portion 13 made of metal, and the structure is such that this is directly exposed, and the heat dissipation characteristics are good. Further, since the semiconductor element mounting portion is made of metal, it also serves as an electrostatic shield.

厚み方向に関しては、リードフレームの板材は厚み0.
1mmから0.15mmであり、半導体素子は0.2mmから0.25mm程
度である。従って、モールド材は、リード端子上面から
0.5mm下面から0.6mmから0.65mmの厚さがとれるので信頼
性確保上十分である。ICカードの厚さは、0.76mmが標準
となっているので、この薄型構造の半導体装置の全厚み
は0.6mmから0.65mmであるので、十分な寸法となってい
る。
Regarding the thickness direction, the thickness of the lead frame plate is 0.
It is 1 mm to 0.15 mm, and the semiconductor element is about 0.2 mm to 0.25 mm. Therefore, the molding material is
The thickness of 0.6 mm to 0.65 mm can be taken from the bottom surface of 0.5 mm, which is sufficient for ensuring reliability. Since the standard thickness of the IC card is 0.76 mm, the total thickness of this thin semiconductor device is 0.6 mm to 0.65 mm, which is a sufficient size.

(発明の効果) この発明の薄型構造の半導体装置は、リードフレーム
に搭載した半導体素子を外枠,内枠のモールド材で形成
したものであるので、上面及びリード端子を含む下面を
平坦に且つ極めて薄型に形成することができる。又、半
導体素子搭載部が金属面であり、直接露出しているの
で、熱放散特性に優れている。
(Effect of the Invention) In the semiconductor device having a thin structure of the present invention, the semiconductor element mounted on the lead frame is formed by the molding material of the outer frame and the inner frame. It can be made extremely thin. Further, since the semiconductor element mounting portion is a metal surface and is directly exposed, it has excellent heat dissipation characteristics.

又、P.C.Bに替えて金属のリードフレームを用いてい
るので、基板としての強度を落すことなく、信頼性を確
保したうえで一層の薄型化が可能となる。
Further, since the metal lead frame is used instead of the PCB, the strength as the substrate is not lowered, and the reliability can be secured and further thinning can be achieved.

更に、この半導体装置の製造方法によれば、P.C.Bを
使用しないで、一般的なプラスチックモールドICの製造
ラインがそのまま使えるので、部品コストの低減及び製
造工数の削減ができ、製造コストの低減を図ることがで
きる。
Further, according to this semiconductor device manufacturing method, since a general plastic mold IC manufacturing line can be used as it is without using a PCB, it is possible to reduce the component cost and the manufacturing man-hour, and to reduce the manufacturing cost. be able to.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)(b)(c)(d)は本発明の一実施例の
半導体装置の製造方法の説明図、第2図(a)(b)は
本発明の一実施例の半導体装置の構造図、第3図(a)
(b)は従来の半導体装置の構造図、第4図(a)
(b)は他の従来の半導体装置の構造図である。 4……半導体素子、5……ワイヤー、12……リード端
子、13……半導体素子搭載部、18……リード端子先端
部、20……外枠のモールド材、21……内枠のモールド
材。
1 (a), (b), (c) and (d) are explanatory views of a method for manufacturing a semiconductor device according to an embodiment of the present invention, and FIGS. 2 (a) and (b) are semiconductors according to an embodiment of the present invention. Structural drawing of the device, FIG. 3 (a)
4B is a structural diagram of a conventional semiconductor device, FIG. 4A
FIG. 6B is a structural diagram of another conventional semiconductor device. 4 ... Semiconductor element, 5 ... Wire, 12 ... Lead terminal, 13 ... Semiconductor element mounting part, 18 ... Lead terminal tip part, 20 ... Outer frame molding material, 21 ... Inner frame molding material .

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数のリード端子及び半導体素子搭載部を
有するリードフレームの前記複数のリード端子の各々の
先端部及び前記半導体素子搭載部の表裏面を金型により
固定し樹脂モールドすることにより、前記各々の先端部
周辺を固定する外枠のモールド材を形成する工程と、そ
の工程の後、前記半導体素子搭載部に半導体素子を搭載
し前記各々の先端部にワイヤーを接続する工程と、その
工程の後、樹脂モールドにより前記半導体素子および前
記ワイヤーと前記各々の先端部を固定する内側のモール
ド材を前記外枠のモールド材により形成された間隙部に
形成する工程とを有することを特徴とする薄型構造の半
導体装置の製造方法。
1. A lead frame having a plurality of lead terminals and a semiconductor element mounting portion, the tip end of each of the plurality of lead terminals and the front and back surfaces of the semiconductor element mounting portion are fixed by a mold and resin-molded, A step of forming a molding material for an outer frame that fixes the periphery of each tip portion, and a step of mounting a semiconductor element on the semiconductor element mounting portion and connecting a wire to each tip portion after the step; After the step, a step of forming an inner molding material for fixing the semiconductor element and the wires and the respective tip portions by resin molding in a gap portion formed by the molding material of the outer frame, Method for manufacturing a semiconductor device having a thin structure.
JP62250640A 1987-10-06 1987-10-06 Method for manufacturing thin semiconductor device Expired - Lifetime JP2503029B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62250640A JP2503029B2 (en) 1987-10-06 1987-10-06 Method for manufacturing thin semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62250640A JP2503029B2 (en) 1987-10-06 1987-10-06 Method for manufacturing thin semiconductor device

Publications (2)

Publication Number Publication Date
JPH0194643A JPH0194643A (en) 1989-04-13
JP2503029B2 true JP2503029B2 (en) 1996-06-05

Family

ID=17210864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62250640A Expired - Lifetime JP2503029B2 (en) 1987-10-06 1987-10-06 Method for manufacturing thin semiconductor device

Country Status (1)

Country Link
JP (1) JP2503029B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065642A (en) * 1989-02-28 1991-11-19 Aisin Seiki Kabushiki Kaisha Kariya Apparatus for absorbing torque variation
JP2006169288A (en) * 2004-12-13 2006-06-29 Tdk Corp Adhesive and method for bonding thin sheet to flat sheet

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933852A (en) * 1982-08-19 1984-02-23 Toshiba Corp Manufacture of semiconductor device
JPS61292346A (en) * 1985-06-20 1986-12-23 Toshiba Corp Resin-sealed semiconductor device

Also Published As

Publication number Publication date
JPH0194643A (en) 1989-04-13

Similar Documents

Publication Publication Date Title
KR100294719B1 (en) Molded semiconductor device and method for manufacturing the same, lead frame
US7405104B2 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
US4974057A (en) Semiconductor device package with circuit board and resin
US5444301A (en) Semiconductor package and method for manufacturing the same
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
KR100204753B1 (en) Loc type stacked chip package
JP3176542B2 (en) Semiconductor device and manufacturing method thereof
US6861734B2 (en) Resin-molded semiconductor device
US5869905A (en) Molded packaging for semiconductor device and method of manufacturing the same
JP2000188366A (en) Semiconductor device
US6423580B2 (en) Method for manufacturing a dual chip package
JP2000294715A (en) Semiconductor device and manufacture thereof
JP2915282B2 (en) Plastic molded integrated circuit package
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JP2503029B2 (en) Method for manufacturing thin semiconductor device
JP3203228B2 (en) Semiconductor device and manufacturing method thereof
JPH11186449A (en) Semiconductor device and its manufacture
JP2000150725A (en) Semiconductor device and its manufacture
KR100218335B1 (en) Chip-sized package
JP2002164496A (en) Semiconductor device and method for manufacturing the same
JP3434633B2 (en) Resin-sealed semiconductor device
JPH07326690A (en) Package for semiconductor device and semiconductor device
JP3024046B2 (en) Semiconductor package
JPH02303056A (en) Manufacture of semiconductor integrated circuit
JPH1126689A (en) Semiconductor device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 12