JP2021158521A

JP2021158521A - Limiter circuit

Info

Publication number: JP2021158521A
Application number: JP2020056756A
Authority: JP
Inventors: 康之遠藤; Yasuyuki Endo
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2020-03-26
Filing date: 2020-03-26
Publication date: 2021-10-07
Anticipated expiration: 2040-03-26
Also published as: JP7425646B2

Abstract

To provide a limiter circuit that enables reproduction without excessive deterioration of sound quality even during overcurrent limiter operation, regardless of load impedance or time constant of an output LC filter.SOLUTION: The limiter circuit includes an attenuator circuit that attenuates the voltage supplied to a power amplifier circuit and an attenuator control circuit that generates a first reference voltage value on the basis of an output current when the output current of the power amplifier circuit reaches a reference current value and controls the attenuator circuit on the basis of the first reference voltage value.SELECTED DRAWING: Figure 1

Description

本明細書等に開示の実施形態は、リミッタ回路に関する。 Embodiments disclosed herein and the like relate to limiter circuits.

一般に、オーディオ向けパワーアンプＩＣは、スピーカ保護のため過大な出力電圧を抑える出力電圧リミッタ、またＩＣ自身を保護するため過大な出力電流を抑える出力電流リミッタを備えることが一般的である。 In general, a power amplifier IC for audio is generally provided with an output voltage limiter that suppresses an excessive output voltage for speaker protection, and an output current limiter that suppresses an excessive output current for protecting the IC itself.

特許第３５６２１４１号Patent No. 3562141

従来の電流リミッタはアッテネータを使わないため、電流リミッタ動作時のオーディオ信号はクリップした波形となり、オーディオ特性悪化が顕著である。また、電流リミッタ動作時のオーディオ特性を改善するため、アッテネータを有する電圧リミッタを用いる技術がある。しかしながら、従来の電圧リミッタを用いる場合、出力電力が犠牲になる、安定したリミット値を得るのが困難である等の問題がある。 Since the conventional current limiter does not use an attenuator, the audio signal during the current limiter operation becomes a clipped waveform, and the deterioration of the audio characteristics is remarkable. Further, in order to improve the audio characteristics when the current limiter is operated, there is a technique of using a voltage limiter having an attenuator. However, when a conventional voltage limiter is used, there are problems such as sacrifice of output power and difficulty in obtaining a stable limit value.

本明細書等に開示の実施形態が解決しようとする課題の一つは、上記に鑑みてなされたものであって、負荷インピーダンスや出力ＬＣフィルタの時定数によらず、過電流リミッタ動作時においても過度に音質を悪化させることなく再生を可能とするリミッタ回路を提供することである。 One of the problems to be solved by the embodiment disclosed in the present specification and the like is that it has been made in view of the above, and is in the operation of the overcurrent limiter regardless of the load impedance and the time constant of the output LC filter. Is also to provide a limiter circuit that enables reproduction without excessively deteriorating the sound quality.

本発明の実施形態に係るリミッタ回路は、電力増幅回路に供給される電圧をアッテネートするアッテネータ回路と、前記電力増幅回路の出力電流が基準電流値に到達した時の前記出力電流に基づいて第１の基準電圧値を発生し、前記第１の基準電圧値に基づいて前記アッテネータ回路を制御するアッテネータ制御回路と、を備えたことを特徴とする。 The limiter circuit according to the embodiment of the present invention is the first based on the attenuator circuit that attenuates the voltage supplied to the power amplifier circuit and the output current when the output current of the power amplifier circuit reaches the reference current value. The attenuator control circuit for generating the reference voltage value of the above and controlling the attenuator circuit based on the first reference voltage value is provided.

本発明によれば、負荷インピーダンスや出力ＬＣフィルタの時定数によらず、過電流リミッタ動作時においても過度に音質を悪化させることなく再生を可能とするリミッタ回路を提供することができる。 According to the present invention, it is possible to provide a limiter circuit that enables reproduction without excessively deteriorating sound quality even during overcurrent limiter operation, regardless of the load impedance or the time constant of the output LC filter.

図１は、第１の実施形態に係るリミッタ回路を有するパワーアンプ回路の構成を示した図である。FIG. 1 is a diagram showing a configuration of a power amplifier circuit having a limiter circuit according to the first embodiment. 図２は、重負荷に接続された場合のリミッタ回路の動作を説明するための図である。FIG. 2 is a diagram for explaining the operation of the limiter circuit when connected to a heavy load. 図３は、比較例に係るリミッタ回路を有するパワーアンプ回路を説明するための図である。FIG. 3 is a diagram for explaining a power amplifier circuit having a limiter circuit according to a comparative example. 図４は、図３に示したパワーアンプ回路が有する電流リミッタ回路の一例を示した図である。FIG. 4 is a diagram showing an example of a current limiter circuit included in the power amplifier circuit shown in FIG. 図５は、重負荷を接続した場合の比較例に係るリミッタ回路の動作を説明するための図である。FIG. 5 is a diagram for explaining the operation of the limiter circuit according to the comparative example when a heavy load is connected. 図６は、第２の実施形態に係るリミッタ回路を有するパワーアンプ回路の構成を示した図である。FIG. 6 is a diagram showing a configuration of a power amplifier circuit having a limiter circuit according to a second embodiment. 図７は、軽負荷を接続した場合のリミッタ回路７の動作を説明するための図である。FIG. 7 is a diagram for explaining the operation of the limiter circuit 7 when a light load is connected.

以下、図面を参照しながら、リミッタ回路の実施形態について詳細に説明する。以下の実施形態では、同一の参照符号を付した部分は同様の動作をおこなうものして、重複する説明は適宜省略する。 Hereinafter, embodiments of the limiter circuit will be described in detail with reference to the drawings. In the following embodiments, the parts with the same reference numerals perform the same operation, and duplicate description will be omitted as appropriate.

（第１の実施形態）
図１は、第１の実施形態に係るリミッタ回路１を有するパワーアンプ回路Ｄ１の構成を示した図である。図１に示した様に、パワーアンプ回路Ｄ１は、入力ノード３を介して入力電圧源２からの入力信号を入力する。パワーアンプ回路Ｄ１は、入力した信号を増幅してフィルタ４に出力する。パワーアンプ回路Ｄ１から出力された信号は、ＬＣフィルタ等のフィルタ４、出力ノード５を介して負荷としてのスピーカ６に出力される。 (First Embodiment)
FIG. 1 is a diagram showing a configuration of a power amplifier circuit D1 having a limiter circuit 1 according to the first embodiment. As shown in FIG. 1, the power amplifier circuit D1 inputs an input signal from the input voltage source 2 via the input node 3. The power amplifier circuit D1 amplifies the input signal and outputs it to the filter 4. The signal output from the power amplifier circuit D1 is output to the speaker 6 as a load via a filter 4 such as an LC filter and an output node 5.

パワーアンプ回路Ｄ１は、リミッタ回路１、第１の電力増幅回路２０を有する。リミッタ回路１は、アッテネータ回路１０、電流検出回路２１、アッテネータ制御回路３０を有する。以下、アッテネータ回路１０、第１の電力増幅回路２０、電流検出回路２１、アッテネータ制御回路３０の構成について詳しく説明する。 The power amplifier circuit D1 includes a limiter circuit 1 and a first power amplifier circuit 20. The limiter circuit 1 includes an attenuator circuit 10, a current detection circuit 21, and an attenuator control circuit 30. Hereinafter, the configurations of the attenuator circuit 10, the first power amplifier circuit 20, the current detection circuit 21, and the attenuator control circuit 30 will be described in detail.

アッテネータ回路１０は、第１の電力増幅回路２０に供給される電圧を減衰（アッテネート）させる。アッテネータ回路１０は、第１の抵抗１０１、第１のノード１０２、第１の電圧制御回路１０３を備える。第１の電圧制御回路１０３は、電圧に基づいて電圧制御抵抗の抵抗値を制御し、入力電圧信号を減衰させる。第１の電圧制御回路１０３は、減衰させた入力電圧信号を第１のノード１０２に出力し、第１のノード１０２が所定の基準電位より大きくならないように動作する。 The attenuator circuit 10 attenuates (attenuates) the voltage supplied to the first power amplifier circuit 20. The attenuator circuit 10 includes a first resistor 101, a first node 102, and a first voltage control circuit 103. The first voltage control circuit 103 controls the resistance value of the voltage control resistor based on the voltage and attenuates the input voltage signal. The first voltage control circuit 103 outputs the attenuated input voltage signal to the first node 102, and operates so that the first node 102 does not become larger than a predetermined reference potential.

第１の電力増幅回路２０は、入力信号を増幅しフィルタ４へ出力するパワーアンプである。 The first power amplifier circuit 20 is a power amplifier that amplifies an input signal and outputs it to a filter 4.

電流検出回路２１は、第１の電力増幅回路２０の出力電流を検出する。電流検出回路２１は、例えば、第１の電力増幅回路２０の出力電流の一部を入力とするカレントミラー回路である。電流検出回路２１は、検出した出力電流をアッテネータ制御回路３０へ出力する。 The current detection circuit 21 detects the output current of the first power amplifier circuit 20. The current detection circuit 21 is, for example, a current mirror circuit that inputs a part of the output current of the first power amplifier circuit 20. The current detection circuit 21 outputs the detected output current to the attenuator control circuit 30.

アッテネータ制御回路３０は、第１の電力増幅回路２０の出力電流が基準電流値に到達した時の出力電流に基づいて第１の基準電圧値を発生し、第１の基準電圧値に基づいてアッテネータ回路１０を制御する。アッテネータ制御回路３０は、第１の絶対値回路３０１、第１の基準電圧源３０３、第２のノード３０５、第１のコンパレータ３０６、第３のノード３０７、第２の絶対値回路３１０、第４のノード３１１、電圧ラッチ回路３１３、第２のコンパレータ３１５、第５のノード３１７、キャパシタ３１９、第６のノード３２０を備える。 The attenuator control circuit 30 generates a first reference voltage value based on the output current when the output current of the first power amplifier circuit 20 reaches the reference current value, and the attenuator is based on the first reference voltage value. It controls the circuit 10. The attenuator control circuit 30 includes a first absolute value circuit 301, a first reference voltage source 303, a second node 305, a first comparator 306, a third node 307, a second absolute value circuit 310, and a fourth. Node 311 of the above, a voltage latch circuit 313, a second comparator 315, a fifth node 317, a capacitor 319, and a sixth node 320.

第１の絶対値回路３０１は、電流検出回路２１によって検出された電流をＩ−Ｖ変換し、第１の電圧絶対値として第２のノード３０５を介して第１のコンパレータ３０６の一方の入力端子へ出力する。 The first absolute value circuit 301 converts the current detected by the current detection circuit 21 into IV, and uses one input terminal of the first comparator 306 as the first absolute voltage value via the second node 305. Output to.

第１の基準電圧源３０３は、基準電圧Ｖ１（第２の基準電圧値の一例）を第１のコンパレータ３０６の他方の入力端子へ供給する。 The first reference voltage source 303 supplies a reference voltage V1 (an example of a second reference voltage value) to the other input terminal of the first comparator 306.

第１のコンパレータ３０６は、第１の絶対値回路３０１から出力される第１の電圧絶対値が基準電圧Ｖ１より大きくなるとハイレベル信号を出力する。第１のコンパレータ３０６から出力されたハイレベル信号は、第３のノード３０７を介して電圧ラッチ回路３１３へ出力される。 The first comparator 306 outputs a high level signal when the first absolute voltage value output from the first absolute value circuit 301 becomes larger than the reference voltage V1. The high level signal output from the first comparator 306 is output to the voltage latch circuit 313 via the third node 307.

なお、第１の基準電圧源３０３から供給される基準電圧Ｖ１は、第１の電力増幅回路２０の出力電流（すなわち、電流検出回路２１によって検出される出力電流）が目標とする出力電流リミット値に達した時に第３のノード３０７がハイレベルになるように（第１のコンパレータ３０６からハイレベル信号が出力されるように）設定される。 The reference voltage V1 supplied from the first reference voltage source 303 is an output current limit value targeted by the output current of the first power amplifier circuit 20 (that is, the output current detected by the current detection circuit 21). The third node 307 is set to be at a high level when the value is reached (so that a high level signal is output from the first comparator 306).

第２の絶対値回路３１０は、第１の電力増幅回路２０に供給される電圧に基づく第２の電圧絶対値を、第４のノード３１１を介して第２のコンパレータ３１５の一方の入力端子に供給する。 The second absolute value circuit 310 transfers the second absolute value of the voltage based on the voltage supplied to the first power amplifier circuit 20 to one input terminal of the second comparator 315 via the fourth node 311. Supply.

電圧ラッチ回路３１３は、第１のコンパレータ３０６の出力信号に応答して、第２の絶対値回路３１０が出力する第２の電圧絶対値をラッチする。電圧ラッチ回路３１３は、ラッチした第２の電圧絶対値を、第１の基準電圧値として第５のノード３１７を介して第２のコンパレータ３１５の他方の入力端子に供給する。 The voltage latch circuit 313 latches the second absolute value of the voltage output by the second absolute value circuit 310 in response to the output signal of the first comparator 306. The voltage latch circuit 313 supplies the latched second absolute voltage value as the first reference voltage value to the other input terminal of the second comparator 315 via the fifth node 317.

第２のコンパレータ３１５は、第２の絶対値回路３１０からの第２の電圧絶対値と、電圧ラッチ回路３１３からの第１の基準電圧値とを比較する。第２のコンパレータ３１５は、第２の絶対値回路３１０からの第２の電圧絶対値が電圧ラッチ回路３１３からの第１の基準電圧値より大きくなると、ハイレベル信号を出力する。第２のコンパレータ３１５から出力されたハイレベル信号は、キャパシタ３１９による位相制御を受け、第６のノード３２０を介してアッテネータ回路１０の第１の電圧制御回路１０３に出力される。 The second comparator 315 compares the second absolute voltage value from the second absolute value circuit 310 with the first reference voltage value from the voltage latch circuit 313. The second comparator 315 outputs a high level signal when the second absolute value of the voltage from the second absolute value circuit 310 becomes larger than the first reference voltage value from the voltage latch circuit 313. The high-level signal output from the second comparator 315 receives phase control by the capacitor 319 and is output to the first voltage control circuit 103 of the attenuator circuit 10 via the sixth node 320.

第１の電圧制御回路１０３は第２のコンパレータ３１５から出力されたハイレベル信号に応答して、電圧制御抵抗の抵抗値を制御し、入力電圧信号を減衰させる。すなわち、第２の絶対値回路３１０から出力される第２の電圧絶対値が電圧ラッチ回路３１３から出力される第１の基準電圧値よりも大きい場合、第２のコンパレータ３１５からの制御信号により第１の電圧制御回路１０３を制御する。第１の電圧制御回路１０３は、入力電圧信号を減衰させて第１のノード１０２に出力することで、第２の絶対値回路３１０から出力される第２の電圧絶対値が電圧ラッチ回路３１３から出力される第１の基準電圧値よりも大きくならないように制御する。 The first voltage control circuit 103 controls the resistance value of the voltage control resistor in response to the high level signal output from the second comparator 315, and attenuates the input voltage signal. That is, when the second absolute voltage value output from the second absolute value circuit 310 is larger than the first reference voltage value output from the voltage latch circuit 313, the control signal from the second comparator 315 causes the second voltage. 1 Controls the voltage control circuit 103. The first voltage control circuit 103 attenuates the input voltage signal and outputs it to the first node 102, so that the second absolute voltage value output from the second absolute value circuit 310 is output from the voltage latch circuit 313. It is controlled so that it does not become larger than the output first reference voltage value.

電圧ラッチ回路３１３から出力される第１の基準電圧値は、第１の電力増幅回路２０の出力電流が目標とする出力電流リミット値に達したタイミングにおいて、電圧ラッチ回路３１３によりラッチされた第２の電圧絶対値である。従って、第１の電力増幅回路２０の出力電流を基準とする瞬間値であるため時定数の影響を受けにくいものなっている。 The first reference voltage value output from the voltage latch circuit 313 is the second reference voltage value latched by the voltage latch circuit 313 at the timing when the output current of the first power amplifier circuit 20 reaches the target output current limit value. The absolute value of the voltage of. Therefore, since it is an instantaneous value based on the output current of the first power amplifier circuit 20, it is not easily affected by the time constant.

次に、第１の実施形態に係るリミッタ回路の動作を説明する。 Next, the operation of the limiter circuit according to the first embodiment will be described.

図２は、重い負荷６（例えば２Ω等の低抵抗）に接続された場合のリミッタ回路１の動作を説明するための図である。すなわち、図２（ａ）は、入力ノード３における電圧波形（入力電圧波形）と、出力ノード５における電圧波形（出力電圧波形）とを、それぞれ実線と破線とで示している。図２（ｂ）は、第１の電力増幅回路２０の出力電流Ｉｏｕｔの電流波形を示している。図２（ｃ）は、第１の基準電圧源３０３の基準電圧Ｖ１（第２の基準電圧値）と、第２のノード３０５における電圧波形（第１の電圧絶対値の波形）とを示している。図２（ｄ）は、第５のノード３１７における電圧波形（第１の基準電圧）と、第４のノード３１１における電圧波形（第２の電圧絶対値の波形）とを示している。図２（ｅ）は、第６のノード３２０における電圧波形（第２のコンパレータ３１５の出力波形）を示している。 FIG. 2 is a diagram for explaining the operation of the limiter circuit 1 when connected to a heavy load 6 (for example, a low resistance such as 2Ω). That is, FIG. 2A shows the voltage waveform (input voltage waveform) at the input node 3 and the voltage waveform (output voltage waveform) at the output node 5 as solid lines and broken lines, respectively. FIG. 2B shows the current waveform of the output current Iout of the first power amplifier circuit 20. FIG. 2C shows a reference voltage V1 (second reference voltage value) of the first reference voltage source 303 and a voltage waveform (waveform of the first absolute voltage value) at the second node 305. There is. FIG. 2D shows a voltage waveform (first reference voltage) at the fifth node 317 and a voltage waveform (waveform of the second absolute value of the voltage) at the fourth node 311. FIG. 2E shows a voltage waveform (output waveform of the second comparator 315) at the sixth node 320.

図２（ｂ）に示した様に、第１の電力増幅回路２０の出力電流が時刻ｔ１において出力電流リミット値ＩＬに到達した場合を想定する。係る場合、図２（ｄ）に示した様に、時刻ｔ１において第２のコンパレータ３１５からの出力信号により第６のノード３２０の電圧が上昇する。第１の電圧制御回路１０３は、この第２のコンパレータ３１５からの出力信号に応答して動作し入力電圧を減衰させる。 As shown in FIG. 2B, it is assumed that the output current of the first power amplifier circuit 20 reaches the output current limit value IL at time t1. In such a case, as shown in FIG. 2D, the voltage of the sixth node 320 rises due to the output signal from the second comparator 315 at time t1. The first voltage control circuit 103 operates in response to the output signal from the second comparator 315 to attenuate the input voltage.

第１の電圧制御回路１０３の動作に連動して、図２（ａ）に示した様に、出力電圧波形は、時刻ｔ１以降において、入力電圧波形に比して減衰された波形となる。出力電圧波形の減衰に連動し、図２（ｃ）に示した様に、第１の絶対値回路３０１が出力する第１の電圧絶対値は第１の基準電圧源３０３の基準電圧Ｖ１よりも低くなる。また、第１の電圧絶対値の変化に連動して、時刻ｔ１以降において、第２の絶対値回路３１０が出力する第２の電圧絶対値は、電圧ラッチ回路３１３によってラッチされた第２の電圧絶対値よりも低くなる。 In conjunction with the operation of the first voltage control circuit 103, as shown in FIG. 2A, the output voltage waveform becomes a waveform attenuated with respect to the input voltage waveform after time t1. As shown in FIG. 2C, the first absolute value of the voltage output by the first absolute value circuit 301 is higher than the reference voltage V1 of the first reference voltage source 303 in conjunction with the attenuation of the output voltage waveform. It gets lower. Further, in conjunction with the change in the first absolute voltage value, the second absolute value of the voltage output by the second absolute value circuit 310 after time t1 is the second voltage latched by the voltage latch circuit 313. It will be lower than the absolute value.

以上の一連の動作は、第１の電力増幅回路２０の出力電流が時刻ｔ１において出力電流リミット値ＩＬに到達する都度実行される。 The above series of operations is executed each time the output current of the first power amplifier circuit 20 reaches the output current limit value IL at time t1.

図３は、比較例に係るリミッタ回路８を有するパワーアンプ回路Ｄ３を説明するための図である。図４は、図３に示したパワーアンプ回路Ｄ３が有する電流リミッタ回路９の一例を示した図である。 FIG. 3 is a diagram for explaining a power amplifier circuit D3 having a limiter circuit 8 according to a comparative example. FIG. 4 is a diagram showing an example of the current limiter circuit 9 included in the power amplifier circuit D3 shown in FIG.

また、図５は、重い負荷６（例えば２Ω等の低抵抗）を接続した場合のリミッタ回路８の動作を説明するための図である。すなわち、図５（ａ）は、入力ノード３における電圧波形（入力電圧波形）と、出力ノード５における電圧波形（出力電圧波形）とを、それぞれ実線と破線とで示している。図５（ｂ）は、第２の電力増幅回路２２の出力電流の電流波形を示している。図５（ｃ）は、第３の基準電圧源８０３の基準電圧Ｖ３と、ノード８０５における電圧波形とを示している。図５（ｄ）は、ノード８１１における電圧波形を示している。 Further, FIG. 5 is a diagram for explaining the operation of the limiter circuit 8 when a heavy load 6 (for example, a low resistance such as 2Ω) is connected. That is, FIG. 5A shows the voltage waveform (input voltage waveform) at the input node 3 and the voltage waveform (output voltage waveform) at the output node 5 as solid lines and broken lines, respectively. FIG. 5B shows a current waveform of the output current of the second power amplifier circuit 22. FIG. 5C shows a reference voltage V3 of the third reference voltage source 803 and a voltage waveform at the node 805. FIG. 5D shows the voltage waveform at node 811.

図３に示す様に、第２の電力増幅回路２２に供給される電圧は、第３の絶対値回路８０１により電圧絶対値としてコンパレータ８０７の一方の端子に入力される。また、第３の基準電圧源８０３の基準電圧Ｖ３は、コンパレータ８０７の他方の端子に入力される。コンパレータ８０７は、第３の絶対値回路８０１からの第３の電圧絶対値が基準電圧Ｖ３よりも大きい場合、図５（ｄ）に示した様に、第１の電圧制御回路１０３を制御する制御信号をノード８１１に出力する。第１の電圧制御回路１０３は、入力電圧信号を減衰させて第１のノード１０２に出力することで、図５（ｃ）に示した様に、第３の絶対値回路８０１から出力される電圧絶対値（ノード８０５の電圧）が基準電圧Ｖ３よりも大きくならないように制御する。 As shown in FIG. 3, the voltage supplied to the second power amplifier circuit 22 is input to one terminal of the comparator 807 as an absolute voltage value by the third absolute value circuit 801. Further, the reference voltage V3 of the third reference voltage source 803 is input to the other terminal of the comparator 807. The comparator 807 controls the first voltage control circuit 103 as shown in FIG. 5D when the third absolute value of the voltage from the third absolute value circuit 801 is larger than the reference voltage V3. Output the signal to node 811. The first voltage control circuit 103 attenuates the input voltage signal and outputs the voltage to the first node 102, so that the voltage output from the third absolute value circuit 801 is as shown in FIG. 5 (c). The absolute value (voltage of the node 805) is controlled so as not to be larger than the reference voltage V3.

この様な比較例に係るリミッタ回路８を用いた場合、使用上想定される一番重い負荷（例えば、２Ω等の低抵抗の場合）に流れる電流を基準として、電圧リミッタの閾値としての基準電圧Ｖ３を設定する。しかしながら、係る設定をした場合、当該設定の基準とした負荷よりも軽い負荷（例えば、１６Ω等の高抵抗の場合）をパワーアンプ回路Ｄ３に接続した場合には、必要以上に電圧が制御され出力電力が犠牲になる。 When the limiter circuit 8 according to such a comparative example is used, the reference voltage as the threshold value of the voltage limiter is based on the current flowing through the heaviest load assumed in use (for example, in the case of a low resistance such as 2Ω). Set V3. However, when such a setting is made, when a load lighter than the load used as the reference for the setting (for example, in the case of a high resistance such as 16Ω) is connected to the power amplifier circuit D3, the voltage is controlled more than necessary and the output is performed. Power is sacrificed.

また、図４に示した電流リミッタ回路９は、例えば電力増幅回路内に設けられ、入力回路９０１、出力トランジスタ９０２、ベース制御トランジスタ９０３、出力電流センス抵抗９０４、出力ノード９０５を有する。入力回路９０１を介して供給される制御信号に応答して出力トランジスタ９０２が動作し出力電流が流れる。出力電流が流れることにより、出力電流センス抵抗９０４にて発生する電圧が例えば０．７Ｖ以上に達すると、ベース制御トランジスタ９０３により出力トランジスタ９０２のベースエミッタ間電圧が制御され、出力電流が制限される。 Further, the current limiter circuit 9 shown in FIG. 4 is provided in, for example, a power amplifier circuit, and has an input circuit 901, an output transistor 902, a base control transistor 903, an output current sense resistor 904, and an output node 905. The output transistor 902 operates in response to the control signal supplied via the input circuit 901, and an output current flows. When the voltage generated by the output current sense resistor 904 reaches, for example, 0.7 V or more due to the flow of the output current, the base-emitter voltage of the output transistor 902 is controlled by the base control transistor 903, and the output current is limited. ..

電流リミッタ回路９はアッテネータ回路１０を使わないため、図５（ａ）、（ｂ）に示した様に電流リミッタ動作時のオーディオ信号はクリップした波形となり、オーディオ特性悪化が顕著である。 Since the current limiter circuit 9 does not use the attenuator circuit 10, the audio signal during the current limiter operation becomes a clipped waveform as shown in FIGS. 5A and 5B, and the deterioration of the audio characteristics is remarkable.

なお、例えば図３に示したリミッタ回路８において、第３の絶対値回路８０１においてモニタするノードを、出力電圧ではなく出力電流又は出力電流をＩ−Ｖ変換した信号をモニタする構成（アッテネータを用いた電流リミッタ構成）も想定される。しかしながら、出力電流波形は負荷インピーダンスや出力ＬＣフィルタの時定数の影響を受ける。このため、リミッタの過渡的な応答と出力電流の過渡的な応答の違いにより、安定したリミット値を得られる回路を実現するのは非常に難しい。 For example, in the limiter circuit 8 shown in FIG. 3, the node to be monitored in the third absolute value circuit 801 is configured to monitor the output current or the signal obtained by converting the output current into IV (using an attenuator) instead of the output voltage. The current limiter configuration) was also assumed. However, the output current waveform is affected by the load impedance and the time constant of the output LC filter. Therefore, it is very difficult to realize a circuit that can obtain a stable limit value due to the difference between the transient response of the limiter and the transient response of the output current.

これに対し、実施形態に係るリミッタ回路は、アッテネータ回路１０と、アッテネータ制御回路３０とを備える。アッテネータ回路１０は、第１の電力増幅回路２０に供給される電圧をアッテネートする。アッテネータ制御回路３０は、第１の電力増幅回路２０の出力電流が基準電流値に到達した時の前記出力電流に基づいて第１の基準電圧値を発生し、第１の基準電圧値に基づいてアッテネータ回路１０を制御する。 On the other hand, the limiter circuit according to the embodiment includes an attenuator circuit 10 and an attenuator control circuit 30. The attenuator circuit 10 attenuates the voltage supplied to the first power amplifier circuit 20. The attenuator control circuit 30 generates a first reference voltage value based on the output current when the output current of the first power amplifier circuit 20 reaches the reference current value, and is based on the first reference voltage value. The attenuator circuit 10 is controlled.

より具体的には、アッテネータ制御回路３０は、第１の絶対値回路３０１、第１のコンパレータ３０６、第２の絶対値回路３１０、電圧ラッチ回路３１３、第２のコンパレータ３１５を有する。第１の絶対値回路３０１は、第１の電力増幅回路２０の出力電流を電圧に変換し第１の電圧絶対値を出力する。第１のコンパレータ３０６は、第１の電圧絶対値と第２の基準電圧値を比較する。第２の絶対値回路３１０は、電力増幅回路に供給される電圧に基づいて第２の電圧絶対値を出力する。電圧ラッチ回路３１３は、第１のコンパレータ３０６の出力信号に応答して、第２の電圧絶対値をラッチして第１の基準電圧値を出力する。第２のコンパレータ３１５は、第２の電圧絶対値と、電圧ラッチ回路３１３からの第１の基準電圧値とを比較する。アッテネータ回路１０は、第２のコンパレータ３１５の出力信号に応答して、第１の電力増幅回路２０に供給される電圧をアッテネートする。 More specifically, the attenuator control circuit 30 includes a first absolute value circuit 301, a first comparator 306, a second absolute value circuit 310, a voltage latch circuit 313, and a second comparator 315. The first absolute value circuit 301 converts the output current of the first power amplifier circuit 20 into a voltage and outputs the first absolute value of the voltage. The first comparator 306 compares the absolute value of the first voltage with the second reference voltage value. The second absolute value circuit 310 outputs the second absolute value of the voltage based on the voltage supplied to the power amplifier circuit. The voltage latch circuit 313 latches the second absolute value of the voltage in response to the output signal of the first comparator 306 and outputs the first reference voltage value. The second comparator 315 compares the absolute value of the second voltage with the first reference voltage value from the voltage latch circuit 313. The attenuator circuit 10 attenuates the voltage supplied to the first power amplifier circuit 20 in response to the output signal of the second comparator 315.

従って、第１の電力増幅回路２０の出力電流が出力電流リミット値ＩＬに到達したことをトリガとし、電流検出時の第１の電力増幅回路２０の出力電流に基づいて第１の基準電圧値を発生し、これに基づいてアッテネータ回路１０を制御することができる。より具体的には、アッテネータ制御回路３０は、第１の電力増幅回路２０の出力電流を電圧に変換して得られる第１の電圧絶対値と第２の基準電圧値を比較し、第１の電圧絶対値が第２の基準電圧値を超えたタイミングでラッチされた電力増幅回路への供給電圧を、第１の基準電圧値とすることができる。 Therefore, using the fact that the output current of the first power amplifier circuit 20 reaches the output current limit value IL as a trigger, the first reference voltage value is set based on the output current of the first power amplifier circuit 20 at the time of current detection. It is generated, and the attenuator circuit 10 can be controlled based on this. More specifically, the attenuator control circuit 30 compares the first voltage absolute value obtained by converting the output current of the first power amplifier circuit 20 into a voltage with the second reference voltage value, and first The supply voltage to the power amplifier circuit latched at the timing when the absolute voltage value exceeds the second reference voltage value can be set as the first reference voltage value.

アッテネータ回路１０は、電流検出時の出力電流が基準値（出力電流リミット値）を超えたタイミングで発生された第１の基準電圧値（出力電圧リミット値）に基づいて、第１の電力増幅回路２０へ供給する電圧をアッテネートすることができ、安定して出力電流を制御することができる。言い換えれば、出力電流又は出力電流をＩ−Ｖ変換した信号を直接モニタする必要がないため、複雑な時定数を持つインピーダンスのスピーカやフィルタを接続されても安定して出力電流リミッタが動作する。また、増幅回路の入力から負荷までの経路は電圧リミッタと同じであるため、リミッタ動作時のオーディオ悪化を最小限することができる。 The attenuator circuit 10 is a first power amplifier circuit based on the first reference voltage value (output voltage limit value) generated at the timing when the output current at the time of current detection exceeds the reference value (output current limit value). The voltage supplied to 20 can be attenuated, and the output current can be controlled stably. In other words, since it is not necessary to directly monitor the output current or the signal obtained by converting the output current into IV, the output current limiter operates stably even if a speaker or filter having an impedance having a complicated time constant is connected. Further, since the path from the input of the amplifier circuit to the load is the same as that of the voltage limiter, it is possible to minimize the deterioration of audio during the limiter operation.

その結果、負荷インピーダンスや出力ＬＣフィルタの時定数によらず、過電流リミッタ動作時においても過度に音質を悪化させることなく再生が可能となる。 As a result, regardless of the load impedance and the time constant of the output LC filter, reproduction is possible without excessively deteriorating the sound quality even during the overcurrent limiter operation.

（第２の実施形態）
次に、第２の実施形態に係るリミッタ回路７について説明する。 (Second Embodiment)
Next, the limiter circuit 7 according to the second embodiment will be described.

図６は、第２の実施形態に係るリミッタ回路７を有するパワーアンプ回路Ｄ２の構成を示した図である。図６に示した様に、パワーアンプ回路Ｄ２は、リミッタ回路７、第１の電力増幅回路２０を有する。リミッタ回路７は、アッテネータ回路１０、電流検出回路２１、アッテネータ制御回路３０を有する。以下、第１の実施形態において説明したアッテネータ制御回路３０と異なる構成について説明する。 FIG. 6 is a diagram showing a configuration of a power amplifier circuit D2 having a limiter circuit 7 according to the second embodiment. As shown in FIG. 6, the power amplifier circuit D2 includes a limiter circuit 7 and a first power amplifier circuit 20. The limiter circuit 7 includes an attenuator circuit 10, a current detection circuit 21, and an attenuator control circuit 30. Hereinafter, a configuration different from that of the attenuator control circuit 30 described in the first embodiment will be described.

アッテネータ制御回路３０は、第１の絶対値回路３０１、第１の基準電圧源３０３、第２のノード３０５、第１のコンパレータ３０６、第３のノード３０７、第４のノード３１１、第２の絶対値回路３１０、第２の基準電圧源３１２、電圧ラッチ回路３１３、アナログスイッチ３１４、第２のコンパレータ３１５、第７のノード３１８、キャパシタ３１９、第６のノード３２０を備える。 The attenuator control circuit 30 includes a first absolute value circuit 301, a first reference voltage source 303, a second node 305, a first comparator 306, a third node 307, a fourth node 311 and a second absolute. It includes a value circuit 310, a second reference voltage source 312, a voltage latch circuit 313, an analog switch 314, a second comparator 315, a seventh node 318, a capacitor 319, and a sixth node 320.

第１のコンパレータ３０６は、第１の絶対値回路３０１から出力される第１の電圧絶対値が基準電圧Ｖ１より大きくなると、ハイレベル信号を出力する。第１のコンパレータ３０６から出力されたハイレベル信号は、第３のノード３０７を介して電圧ラッチ回路３１３とアナログスイッチ３１４に出力される。 The first comparator 306 outputs a high level signal when the first absolute voltage value output from the first absolute value circuit 301 becomes larger than the reference voltage V1. The high level signal output from the first comparator 306 is output to the voltage latch circuit 313 and the analog switch 314 via the third node 307.

第２の基準電圧源３１２は、基準電圧Ｖ２（第３の基準電圧値の一例）を、第７のノード３１８を介して第２のコンパレータ３１５の他方の入力端子に供給する。 The second reference voltage source 312 supplies a reference voltage V2 (an example of a third reference voltage value) to the other input terminal of the second comparator 315 via the seventh node 318.

電圧ラッチ回路３１３は、第１のコンパレータ３０６の出力信号に応答して、第２の絶対値回路３１０が出力する第２の電圧絶対値をラッチする。電圧ラッチ回路３１３は、ラッチした第２の電圧絶対値を、第１の基準電圧値として第７のノード３１８を介して第２のコンパレータ３１５の他方の入力端子に出力する。 The voltage latch circuit 313 latches the second absolute value of the voltage output by the second absolute value circuit 310 in response to the output signal of the first comparator 306. The voltage latch circuit 313 outputs the latched second absolute voltage value as the first reference voltage value to the other input terminal of the second comparator 315 via the seventh node 318.

アナログスイッチ３１４は、第１のコンパレータ３０６の出力信号に応答して、第７のノード３１８の接続を制御する。具体的には、アナログスイッチ３１４は、第１のコンパレータ３０６からのハイレベル信号に応答して、第７のノード３１８と電圧ラッチ回路３１３とを接続する。また、アナログスイッチ３１４は、第１のコンパレータ３０６からハイレベル信号が出力されない場合には、第７のノード３１８と第２の基準電圧源３１２とを接続する。例えば、負荷６が軽く、第１の電力増幅回路２０の出力電流が目標とする出力電流リミット値に達しない場合、アナログスイッチ３１４により、第７のノード３１８と第２の基準電圧源３１２とが接続される。 The analog switch 314 controls the connection of the seventh node 318 in response to the output signal of the first comparator 306. Specifically, the analog switch 314 connects the seventh node 318 and the voltage latch circuit 313 in response to the high level signal from the first comparator 306. Further, the analog switch 314 connects the seventh node 318 and the second reference voltage source 312 when the high level signal is not output from the first comparator 306. For example, when the load 6 is light and the output current of the first power amplifier circuit 20 does not reach the target output current limit value, the analog switch 314 causes the seventh node 318 and the second reference voltage source 312 to move. Be connected.

ここで、基準電圧Ｖ２（第３の基準電圧値）は目標とする出力電圧リミット値に設定することで、通常の電圧リミッタと同等の制御を実現することができる。 Here, by setting the reference voltage V2 (third reference voltage value) to the target output voltage limit value, control equivalent to that of a normal voltage limiter can be realized.

また、第２のコンパレータ３１５は、第２の絶対値回路３１０からの第２の電圧絶対値と、第２の基準電圧源３１２からの基準電圧Ｖ２とを比較する。第２のコンパレータ３１５は、第２の絶対値回路３１０からの第２の電圧絶対値が第２の基準電圧源３１２からの基準電圧Ｖ２より大きくなると、ハイレベル信号を出力する。第２のコンパレータ３１５から出力されたハイレベル信号は、キャパシタ３１９による位相制御を受け、第６のノード３２０を介してアッテネータ回路１０の第１の電圧制御回路１０３に出力される。 Further, the second comparator 315 compares the second absolute value of the voltage from the second absolute value circuit 310 with the reference voltage V2 from the second reference voltage source 312. The second comparator 315 outputs a high level signal when the second absolute value of the voltage from the second absolute value circuit 310 becomes larger than the reference voltage V2 from the second reference voltage source 312. The high-level signal output from the second comparator 315 receives phase control by the capacitor 319 and is output to the first voltage control circuit 103 of the attenuator circuit 10 via the sixth node 320.

第１の電圧制御回路１０３は、第２のコンパレータ３１５から出力されたハイレベル信号に応答して、電圧制御抵抗の抵抗値を制御し、入力電圧信号を減衰させる。 The first voltage control circuit 103 controls the resistance value of the voltage control resistor in response to the high level signal output from the second comparator 315, and attenuates the input voltage signal.

すなわち、第１の電圧制御回路１０３は、第２の絶対値回路３１０から出力される第２の電圧絶対値が電圧ラッチ回路３１３から出力される第１の基準電圧値よりも大きい場合、第２のコンパレータ３１５からの制御信号により第１の電圧制御回路１０３を制御する。また、第１の電圧制御回路１０３は、第２の絶対値回路３１０から出力される第２の電圧絶対値が第２の基準電圧源３１２からの基準電圧Ｖ２よりも大きい場合、第２のコンパレータ３１５からの制御信号により第１の電圧制御回路１０３を制御する。 That is, the first voltage control circuit 103 has a second voltage control circuit 103 when the second absolute voltage value output from the second absolute value circuit 310 is larger than the first reference voltage value output from the voltage latch circuit 313. The first voltage control circuit 103 is controlled by the control signal from the comparator 315 of the above. Further, the first voltage control circuit 103 has a second comparator when the second absolute value of the voltage output from the second absolute value circuit 310 is larger than the reference voltage V2 from the second reference voltage source 312. The first voltage control circuit 103 is controlled by the control signal from 315.

図７は、軽い負荷６（例えば１６Ω等の高抵抗）を接続した場合のリミッタ回路７の動作を説明するための図である。すなわち、すなわち、図７（ａ）は、入力ノード３における電圧波形（入力電圧波形）と、出力ノード５における電圧波形（出力電圧波形）とを、それぞれ実線と破線とで示している。図７（ｂ）は、第１の電力増幅回路２０の出力電流Ｉｏｕｔの電流波形を示している。図７（ｃ）は、第１の基準電圧源３０３の基準電圧Ｖ１（第２の基準電圧値）と、第２のノード３０５における電圧波形（第１の電圧絶対値の波形）とを示している。図７（ｄ）は、第７のノード３１８における電圧波形（ラッチされた第２の電圧絶対値又は基準電圧Ｖ２）と、第４のノード３１１における電圧波形（第２の電圧絶対値の波形）とを示している。図７（ｅ）は、第６のノード３２０における電圧波形（第２のコンパレータ３１５の出力波形）を示している。 FIG. 7 is a diagram for explaining the operation of the limiter circuit 7 when a light load 6 (for example, a high resistance such as 16Ω) is connected. That is, in FIG. 7A, the voltage waveform (input voltage waveform) at the input node 3 and the voltage waveform (output voltage waveform) at the output node 5 are shown by solid lines and broken lines, respectively. FIG. 7B shows the current waveform of the output current Iout of the first power amplifier circuit 20. FIG. 7C shows a reference voltage V1 (second reference voltage value) of the first reference voltage source 303 and a voltage waveform (waveform of the first absolute voltage value) at the second node 305. There is. FIG. 7D shows a voltage waveform at the seventh node 318 (latched second absolute voltage value or reference voltage V2) and a voltage waveform at the fourth node 311 (waveform of the second absolute voltage value). It shows that. FIG. 7E shows a voltage waveform (output waveform of the second comparator 315) at the sixth node 320.

図７（ｂ）に示した様に、第１の電力増幅回路２０の出力電流は時刻ｔ１において出力電流リミット値ＩＬに到達していない。従って、図７（ｃ）に示した様に、第２のノード３０５の電圧は第１の基準電圧源３０３の基準電圧Ｖ１（第２の基準電圧値）に到達しない。 As shown in FIG. 7B, the output current of the first power amplifier circuit 20 has not reached the output current limit value IL at time t1. Therefore, as shown in FIG. 7C, the voltage of the second node 305 does not reach the reference voltage V1 (second reference voltage value) of the first reference voltage source 303.

一方、図７（ｄ）に示した様に、第４のノード３１１における電圧が第７のノード３１８における電圧より大きくなると、図７（ｅ）に示す様に、時刻ｔ１において第２のコンパレータ３１５からの出力信号により第６のノード３２０の電圧が上昇する。第１の電圧制御回路１０３は、第２のコンパレータ３１５からの出力信号に応答して動作し入力電圧を減衰させる。 On the other hand, as shown in FIG. 7 (d), when the voltage at the fourth node 311 becomes larger than the voltage at the seventh node 318, as shown in FIG. 7 (e), the second comparator 315 at time t1. The voltage of the sixth node 320 rises due to the output signal from. The first voltage control circuit 103 operates in response to the output signal from the second comparator 315 to attenuate the input voltage.

第１の電圧制御回路１０３の動作に連動して、図７（ａ）に示した様に、出力電圧波形は、時刻ｔ１以降において、入力電圧波形に比して減衰された波形となる。 In conjunction with the operation of the first voltage control circuit 103, as shown in FIG. 7A, the output voltage waveform becomes a waveform attenuated with respect to the input voltage waveform after time t1.

以上の一連の動作は、第１の電力増幅回路２０に入力される電圧が第２の基準電圧源３１２による基準電圧Ｖ２（第３の基準電圧値）に到達する都度実行される。また、重い負荷６が接続された場合には、リミッタ回路７は、第１の実施形態で説明したリミッタ回路１と同様の動作をすることができる。 The above series of operations is executed each time the voltage input to the first power amplifier circuit 20 reaches the reference voltage V2 (third reference voltage value) by the second reference voltage source 312. Further, when a heavy load 6 is connected, the limiter circuit 7 can perform the same operation as the limiter circuit 1 described in the first embodiment.

以上述べた様に、本実施形態に係るリミッタ回路７においては、第２のコンパレータ３１５は、第１の電圧絶対値が第１の基準電圧値より小さい場合（例えば、軽い負荷６が当該パワーアンプ回路Ｄ２に接続された場合）には、第２の電圧絶対値と第３の基準電圧値Ｖ３とを比較する。また、第２のコンパレータ３１５は、第１の電圧絶対値が前記第１の基準電圧値より大きい場合（例えば、重い負荷６が当該パワーアンプ回路Ｄ２に接続された場合）には、第２の電圧絶対値と第１の電圧ラッチ回路からの第１の基準電圧値とを比較する。従って、本実施形態に係るリミッタ回路７によれば、負荷インピーダンスや出力ＬＣフィルタの時定数によらず、過電流リミッタ動作時においても過度に音質を悪化させることなく再生が可能となる。 As described above, in the limiter circuit 7 according to the present embodiment, the second comparator 315 has a first voltage absolute value smaller than the first reference voltage value (for example, a light load 6 is the power amplifier). When connected to the circuit D2), the second absolute voltage value and the third reference voltage value V3 are compared. Further, the second comparator 315 has a second voltage when the absolute value of the first voltage is larger than the first reference voltage value (for example, when a heavy load 6 is connected to the power amplifier circuit D2). The absolute voltage value is compared with the first reference voltage value from the first voltage latch circuit. Therefore, according to the limiter circuit 7 according to the present embodiment, reproduction is possible without excessively deteriorating the sound quality even during the overcurrent limiter operation, regardless of the load impedance and the time constant of the output LC filter.

以上、本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although the embodiments of the present invention have been described above, the above-described embodiments are presented as examples and are not intended to limit the scope of the invention. The novel embodiment can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the gist of the invention. These embodiments are included in the scope and gist of the invention, and are included in the scope of the invention described in the claims and the equivalent scope thereof.

１、７リミッタ回路
３入力ノード
４フィルタ
５出力ノード
６負荷（スピーカ）
１０アッテネータ回路
２０第１の電力増幅回路
３０アッテネータ制御回路
１０１第１の抵抗
１０２第１のノード
１０３第１の電圧制御回路
３０１第１の絶対値回路
３０３第１の基準電圧源
３０５第２のノード
３０６第１のコンパレータ
３０７第３のノード
３１０第２の絶対値回路
３１１第４のノード
３１３電圧ラッチ回路
３１５第２のコンパレータ
３１７第５のノード
３１８第７のノード
３１９キャパシタ
３２０第６のノード
Ｄ１、Ｄ２パワーアンプ回路 1, 7 Limiter circuit 3 Input node 4 Filter 5 Output node 6 Load (speaker)
10 Attenuator circuit 20 First power amplifier circuit 30 Attenuator control circuit 101 First resistance 102 First node 103 First voltage control circuit 301 First absolute value circuit 303 First reference voltage source 305 Second node 306 First Comparator 307 Third Node 310 Second Absolute Value Circuit 311 Fourth Node 313 Voltage Latch Circuit 315 Second Comparator 317 Fifth Node 318 Seventh Node 319 Capacitor 320 Sixth Node D1, D2 power amplifier circuit

Claims

An attenuator circuit that attenuates the voltage supplied to the power amplifier circuit,
Attenuator control that generates a first reference voltage value based on the output current when the output current of the power amplifier circuit reaches a reference current value, and controls the attenuator circuit based on the first reference voltage value. Circuit and
Limiter circuit with.

The attenuator control circuit
A first absolute value circuit that converts the output current of the power amplifier circuit into a voltage and outputs a first absolute value of the voltage,
A first comparator that compares the first absolute voltage value with the second reference voltage value,
A second absolute value circuit that outputs a second absolute value of voltage based on the voltage supplied to the power amplifier circuit, and a second absolute value circuit.
A first voltage latch circuit that latches the second absolute voltage value and outputs the first reference voltage value in response to the output signal of the first comparator.
It has a second comparator that compares the second absolute voltage value with the first reference voltage value from the first voltage latch circuit.
The attenuator circuit attenuates the voltage supplied to the power amplifier circuit in response to the output signal of the second comparator.
The limiter circuit according to claim 1.

When the first voltage absolute value is smaller than the second reference voltage value, the second comparator compares the second voltage absolute value with the third reference voltage value, and compares the first voltage absolute value with the third reference voltage value. When the absolute voltage value of is larger than the second reference voltage value, the second absolute voltage value is compared with the first reference voltage value from the first voltage latch circuit.
The limiter circuit according to claim 2.