JP2018169803A - Data processing device, data transferring device, data processing method, and data transferring program - Google Patents
Data processing device, data transferring device, data processing method, and data transferring program Download PDFInfo
- Publication number
- JP2018169803A JP2018169803A JP2017066760A JP2017066760A JP2018169803A JP 2018169803 A JP2018169803 A JP 2018169803A JP 2017066760 A JP2017066760 A JP 2017066760A JP 2017066760 A JP2017066760 A JP 2017066760A JP 2018169803 A JP2018169803 A JP 2018169803A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read request
- storage device
- external storage
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
Description
本発明は、外部記憶装置からデータを読み出して所定の処理を実行するデータ処理装置等に関する。 The present invention relates to a data processing device that reads data from an external storage device and executes predetermined processing.
データ処理装置の一例として、画像を処理する画像処理装置においては、バス上にプロセッサや、外部記憶装置に接続されたデータ転送回路や、画像を処理する画像処理回路や、メモリ等が接続されている。このような画像処理装置においては、プロセッサや、データ転送回路や、画像処理回路がバスマスタとなる装置（バスマスタデバイス）となっている。例えば、バスマスタデバイスである画像処理回路が外部記憶装置に格納されたデータを取得するときには、画像処理回路がプロセッサに対してデータの読出要求を行い、読出要求を受けたプロセッサが、外部記憶装置からデータを読み出すための処理を実行している。プロセッサによる処理としては、例えば、データ転送回路により外部記憶装置からデータを読み出すためのコマンドを作成し、そのコマンドをデータ転送回路に実行させている。 As an example of a data processing apparatus, in an image processing apparatus that processes an image, a processor, a data transfer circuit connected to an external storage device, an image processing circuit that processes an image, a memory, and the like are connected on a bus. Yes. In such an image processing device, a processor, a data transfer circuit, and an image processing circuit are devices (bus master devices) that serve as a bus master. For example, when an image processing circuit that is a bus master device acquires data stored in an external storage device, the image processing circuit makes a data read request to the processor, and the processor that receives the read request from the external storage device A process for reading data is executed. As processing by the processor, for example, a command for reading data from the external storage device is created by the data transfer circuit, and the command is executed by the data transfer circuit.
このような画像処理装置に関する技術としては、演出制御部から受ける演出コマンドに基づいて画像演出を実行する画像制御部が、画像演出を中心統括的に制御するＣＰＵ回路と、ＣＰＵ回路から受ける描画リストに基づく画像データを、表示装置に出力して画像演出を実現するＶＤＰ回路と、転送データを中継するＩＦ回路と、が単一の電子素子に内蔵されて構成され、ＣＰＵ回路は、ＩＦ回路を経由して、ＶＤＰ回路の制御レジスタに所定の動作パラメータに設定して、ＶＤＰ回路の内部動作を制御する技術が知られている（例えば、特許文献１）。 As a technique related to such an image processing apparatus, a CPU circuit that centrally controls image production by an image control unit that executes image production based on an effect command received from the production control unit, and a drawing list received from the CPU circuit A VDP circuit that outputs image data based on the above to a display device and realizes an image effect and an IF circuit that relays transfer data are built in a single electronic element, and the CPU circuit includes an IF circuit. A technique for controlling the internal operation of the VDP circuit by setting a predetermined operation parameter in the control register of the VDP circuit is known (for example, Patent Document 1).
上記したように画像処理装置では、バスマスタデバイスが外部記憶装置からのデータを取得する場合には、プロセッサが、外部記憶装置からデータを読み出すための処理を実行している。このプロセッサによる処理は、予めユーザが作成したプログラムを実行することにより実現される。このため、このプログラムを作成するユーザに対して負荷がかかるとともに、このユーザには、データ転送回路と外部記憶装置との間のプロトコルを把握していることが必要となる。この結果、プログラムの開発コストが増加するという問題がある。 As described above, in the image processing apparatus, when the bus master device acquires data from the external storage device, the processor executes processing for reading data from the external storage device. The processing by this processor is realized by executing a program created in advance by a user. For this reason, a load is imposed on the user who creates the program, and the user needs to know the protocol between the data transfer circuit and the external storage device. As a result, there is a problem that the program development cost increases.
また、バスマスタデバイスが外部記憶装置からのデータを取得する場合には、プロセッサが処理を行わなければならず、プロセッサに処理負荷がかかり、プロセッサの処理時間が長期化してしまう虞がある。また、プロセッサの処理時間の長期化により、同一のバスを利用する他の回路においても処理時間が長期化してしまう虞もある。 In addition, when the bus master device acquires data from the external storage device, the processor must perform processing, which places a processing load on the processor and may prolong the processing time of the processor. Further, due to the prolongation of the processing time of the processor, there is a possibility that the processing time may be prolonged in other circuits using the same bus.
本発明は、上記事情に鑑みなされたものであり、その目的は、プロセッサの処理負荷を軽減することができ、プロセッサで実行するプログラムの開発コストを軽減することができる技術を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a technique capable of reducing the processing load of a processor and reducing the development cost of a program executed by the processor. .
上記目的を達成するため、第１の観点に係るデータ処理装置は、１以上のバスマスタデバイスと、バスマスタデバイスとバスを介して接続されたデータ転送装置と、を備えるデータ処理装置であって、データ転送装置は、所定の規格に従って通信可能な外部記憶装置が接続可能であり、データ転送装置は、バスマスタデバイスから、外部記憶装置に記憶されている読出対象のデータについてのバス側でのデータ範囲を示す第１データ範囲を含む第１読出要求を取得する取得部と、取得部により取得された第１読出要求に基づいて、第１データ範囲に対応するデータを包含する、規格に従う外部記憶装置における第２データ範囲を生成し、第２データ範囲を含む第２読出要求を生成する読出要求生成部と、読出要求生成部により生成された第２読出要求を外部記憶装置に送信する転送部と、外部記憶装置から読み出した第２読出要求に対応するデータ範囲のデータから第１データ範囲に対応するデータを抽出し、抽出した第１データ範囲に対応するデータをバスマスタデバイスに送信する抽出部と、を備える。 In order to achieve the above object, a data processing device according to a first aspect is a data processing device comprising one or more bus master devices and a data transfer device connected to the bus master device via a bus, The transfer device can be connected to an external storage device that can communicate in accordance with a predetermined standard, and the data transfer device can set a data range on the bus side for data to be read stored in the external storage device from the bus master device. In an external storage device that complies with the standard and includes data corresponding to the first data range based on the first read request acquired by the acquisition unit, and an acquisition unit that acquires the first read request including the first data range shown A read request generation unit that generates a second data range and generates a second read request including the second data range, and a second generated by the read request generation unit A transfer unit that transmits the outgoing request to the external storage device, and data corresponding to the first data range is extracted from the data in the data range corresponding to the second read request read from the external storage device, and the extracted first data range And an extraction unit that transmits corresponding data to the bus master device.
上記データ処理装置において、読出要求生成部は、第１読出要求中のバス側の第１データ範囲のデータを含む、外部記憶装置における所定のサイズの論理ブロックの範囲を特定し、特定した論理ブロックの範囲を第２データ範囲として第２読出要求に含め、抽出部は、外部記憶装置から読み出した第２読出要求に含めた論理ブロックの範囲のデータから、バス側のデータ範囲に対応するデータを抽出するようにしてもよい。 In the data processing device, the read request generation unit specifies a range of logical blocks of a predetermined size in the external storage device including data in the first data range on the bus side during the first read request, and specifies the specified logical block Is included in the second read request as the second data range, and the extraction unit extracts data corresponding to the data range on the bus side from the data in the logical block range included in the second read request read from the external storage device. You may make it extract.
また、上記データ処理装置において、データ転送装置は、転送部を外部記憶装置との間の規格に従う通信を可能にするための初期化処理を行う初期化処理部をさらに有する
ようにしてもよい。
In the data processing apparatus, the data transfer apparatus may further include an initialization processing unit that performs an initialization process for enabling the transfer unit to communicate with the external storage device in accordance with a standard.
また、上記データ処理装置において、初期化処理部は、データ転送装置に接続された外部記憶装置と転送部との間で従う規格を示す規格情報を取得し、規格情報に対応する規格で通信可能なように転送部に対して初期化処理を行うようにしてもよい。 In the above data processing device, the initialization processing unit can acquire standard information indicating a standard that conforms between the external storage device connected to the data transfer device and the transfer unit, and can communicate with a standard corresponding to the standard information. As described above, initialization processing may be performed on the transfer unit.
また、上記データ処理装置において、データ転送装置は、データ転送装置内において使用する、プログラム又は設定値の少なくとも一方を書き換え可能に記憶する記憶部と、プログラム又は設定値の少なくとも一方を利用可能な制御回路と、をさらに有し、制御回路は、プログラムを実行することにより、取得部、読出要求生成部、転送部、抽出部、又は初期化処理部の少なくとも一つを構成し、又は設定値を用いて、取得部、読出要求生成部、転送部、抽出部、又は初期化処理部の少なくとも一つの設定を行ってもよい。 In the above data processing device, the data transfer device is a storage unit for storing in a rewritable manner at least one of a program and a set value used in the data transfer device, and a control capable of using at least one of the program and the set value. A control circuit that configures at least one of an acquisition unit, a read request generation unit, a transfer unit, an extraction unit, or an initialization processing unit by executing a program, or sets a set value. It may be used to set at least one of an acquisition unit, a read request generation unit, a transfer unit, an extraction unit, or an initialization processing unit.
また、上記データ処理装置において、データ転送装置は、複数の規格のいずれかに従う外部記憶装置を接続可能であってもよい。 In the data processing device, the data transfer device may be connected to an external storage device that complies with any of a plurality of standards.
また、上記目的を達成するため、第２の観点に係るデータ転送装置は、バスに接続可能であると共に、所定の規格に従って通信可能な外部記憶装置と接続可能なデータ転送装置であって、バスから、外部記憶装置に記憶されている読出対象のデータについての前記バス側でのデータ範囲を示す第１データ範囲を含む第１読出要求を取得する取得部と、取得部により取得された第１読出要求に基づいて、第１データ範囲に対応するデータを包含する、規格に従う外部記憶装置における第２データ範囲を生成し、第２データ範囲を含む第２読出要求を生成する読出要求生成部と、読出要求生成部により生成された第２読出要求を外部記憶装置に送信する転送部と、外部記憶装置から読み出した第２読出要求に対応するデータ範囲のデータから第１データ範囲に対応するデータを抽出し、抽出した第１データ範囲に対応するデータを前記バス側に送信する抽出部と、を備える。 In order to achieve the above object, a data transfer device according to a second aspect is a data transfer device that can be connected to a bus and can be connected to an external storage device that can communicate according to a predetermined standard. To obtain a first read request including a first data range indicating a data range on the bus side of the data to be read stored in the external storage device, and the first obtained by the obtaining unit A read request generator for generating a second data range in an external storage device according to the standard, including data corresponding to the first data range, and generating a second read request including the second data range, based on the read request; A first transfer unit that transmits the second read request generated by the read request generation unit to the external storage device, and a data range corresponding to the second read request read from the external storage device. Extracts data corresponding to the over data ranges, comprising an extraction unit extracting the data corresponding to the first data range to transmit to the bus side.
また、上記目的を達成するため、第３の観点に係るデータ処理方法は、１以上のバスマスタデバイスと、前記バスマスタデバイスとバスを介して接続されたデータ転送装置と、を備えるデータ処理装置によるデータ処理方法であって、データ転送装置は、所定の規格に従って通信可能な外部記憶装置が接続可能であり、バスマスタデバイスから、外部記憶装置に記憶されている読出対象のデータについてのバス側でのデータ範囲を示す第１データ範囲を含む第１読出要求を取得する取得ステップと、取得された第１読出要求に基づいて、第１データ範囲に対応するデータを包含する、規格に従う外部記憶装置における第２データ範囲を生成し、第２データ範囲を含む第２読出要求を生成する読出要求生成ステップと、生成された第２読出要求を外部記憶装置に送信する送信ステップと、外部記憶装置から読み出した第２読出要求に対応するデータ範囲のデータから第１データ範囲に対応するデータを抽出し、抽出した第１データ範囲に対応するデータをバスマスタデバイスに送信する抽出ステップと、を備える。 In order to achieve the above object, a data processing method according to a third aspect provides data by a data processing device including one or more bus master devices and a data transfer device connected to the bus master device via a bus. The data transfer device is a data transfer device to which an external storage device capable of communication according to a predetermined standard is connectable, and data on the bus side for data to be read stored in the external storage device from the bus master device An acquisition step of acquiring a first read request including a first data range indicating the range, and a first in an external storage device according to the standard that includes data corresponding to the first data range based on the acquired first read request A read request generating step for generating two data ranges and generating a second read request including the second data range; and the generated second read request Data corresponding to the first data range extracted by extracting the data corresponding to the first data range from the data in the data range corresponding to the transmission step transmitted to the external storage device and the second read request read from the external storage device Extracting to the bus master device.
また、上記目的を達成するため、第４の観点に係るデータ転送プログラムは、バスに接続可能であると共に、所定の規格に従って通信可能な外部記憶装置と接続可能なデータ転送装置のプロセッサに実行させるためのデータ転送プログラムであって、プロセッサに、バスから、外部記憶装置に記憶されている読出対象のデータについてのバス側でのデータ範囲を示す第１データ範囲を含む第１読出要求を取得する処理と、第１読出要求に基づいて、第１データ範囲に対応するデータを包含する、規格に従う外部記憶装置における第２データ範囲を生成し、第２データ範囲を含む第２読出要求を生成する処理と、生成された第２読出要求を外部記憶装置に送信する処理と、外部記憶装置から読み出した第２読出要求に対応するデータ範囲のデータから第１データ範囲に対応するデータを抽出し、抽出した第１データ範囲に対応するデータをバス側に送信する処理と、を実行させる。 In order to achieve the above object, the data transfer program according to the fourth aspect is executed by a processor of a data transfer device that can be connected to a bus and can be connected to an external storage device that can communicate according to a predetermined standard. A data transfer program for acquiring a first read request including a first data range indicating a data range on the bus side for data to be read stored in an external storage device from a bus to a processor Based on the processing and the first read request, a second data range in the external storage device according to the standard including data corresponding to the first data range is generated, and a second read request including the second data range is generated Processing, processing for transmitting the generated second read request to the external storage device, and data in the data range corresponding to the second read request read from the external storage device. First data range to extract the corresponding data from the processing data corresponding to the first data range to transmit to the bus side extracted, is executed.
一実施態様によれば、プロセッサの処理負荷を軽減することができ、プロセッサで実行するプログラムの開発コストを軽減することができる。 According to one embodiment, the processing load on the processor can be reduced, and the development cost of a program executed by the processor can be reduced.
実施形態について、図面を参照して説明する。なお、以下に説明する実施形態は特許請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている諸要素及びその組み合わせの全てが発明の解決手段に必須であるとは限らない。 Embodiments will be described with reference to the drawings. The embodiments described below do not limit the invention according to the claims, and all the elements and combinations described in the embodiments are essential for the solution of the invention. Is not limited.
まず、一実施形態に係るデータ処理システムについて説明する。 First, a data processing system according to an embodiment will be described.
図１は、一実施形態に係るデータ処理システムの全体構成図である。 FIG. 1 is an overall configuration diagram of a data processing system according to an embodiment.
データ処理システム１は、データ処理装置の一例としての画像処理装置２と、外部記憶装置３と、表示装置４とを備える。 The data processing system 1 includes an image processing device 2 as an example of a data processing device, an external storage device 3, and a display device 4.
画像処理装置２は、例えば、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＶＤＰ（Ｖｉｄｅｏ Ｄｉｓｐｌａｙ Ｐｒｏｃｅｓｓｏｒ）などの画像処理ユニットであり、例えば、コンピュータにおいて画像処理を担当するプロセッシングユニットである。画像処理装置２は、例えば、１つのチップとして構成されており、制御回路１０と、１以上の処理回路２０と、データ転送装置３０と、記憶装置４０と、表示回路５０と、これら構成要素（１０，２０，３０，４０，５０）を相互に接続するバス６０とを備えている。 The image processing apparatus 2 is an image processing unit such as a GPU (Graphics Processing Unit) or a VDP (Video Display Processor), for example, a processing unit in charge of image processing in a computer. The image processing apparatus 2 is configured as one chip, for example, and includes a control circuit 10, one or more processing circuits 20, a data transfer device 30, a storage device 40, a display circuit 50, and these components ( 10, 20, 30, 40, 50) to each other.
表示装置４は、画像を表示する装置であり、例えば、ＬＣＤ（液晶ディスプレイ）、ＰＤＰ（プラズマディスプレイ）、ＯＬＥＤ（有機発光ダイオードディスプレイ）等である。 The display device 4 is a device that displays an image, and is, for example, an LCD (Liquid Crystal Display), a PDP (Plasma Display), an OLED (Organic Light Emitting Diode Display), or the like.
外部記憶装置３は、画像処理装置２で使用する各種データを記憶する記憶装置である。外部記憶装置３は、例えば、ＨＤＤ（Ｈａｒｄ ＤＩＳＫ Ｄｒｉｖｅ）や、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）であり、例えば、ＳＡＴＡ（Ｓｅｒｉａｌ ＡＴＡ）及びＰＣＩｅなどのいずれかの規格に対応している記憶装置である。 The external storage device 3 is a storage device that stores various data used in the image processing device 2. The external storage device 3 is, for example, an HDD (Hard DISK Drive) or an SSD (Solid State Drive), and is a storage device that supports any standard such as SATA (Serial ATA) or PCIe.
制御回路１０は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、マルチコアＣＰＵなどのプロセッサであり、記憶装置４０に格納されたプログラム等に従って画像処理装置２の全体を統括制御する。制御回路１０は、バス６０におけるバスマスタとして機能するバスマスタデバイスである。 The control circuit 10 is a processor such as a CPU (Central Processing Unit) and a multi-core CPU, for example, and performs overall control of the entire image processing apparatus 2 in accordance with a program stored in the storage device 40. The control circuit 10 is a bus master device that functions as a bus master in the bus 60.
本実施形態では、制御回路１０は、データ処理システム１の電源が入れられた後に、外部記憶装置３への読出要求が発行される前に、画像処理装置２に接続されている外部記憶装置３の規格に応じて、データ転送装置３０に対して、接続されている外部記憶装置３の規格に合った初期化処理を実行させるための初期化指示を送信する。この初期化指示には、初期化すべき規格を示す情報（規格情報）が含まれている。本実施形態においては、データ転送装置３０の初期化に関しては、制御回路１０は、この初期化指示を送信するのみであり、制御回路１０用のプログラムにおいては、初期化指示を送信するだけの命令の記述を行えばよい。すなわち、制御回路１０用のプログラムにおいて、外部記憶装置３の規格に合った複雑な初期化のシーケンスを行うための記述を行う必要がなく、プログラム作成量が軽減される。また、制御回路１０のプログラム作成者が、外部記憶装置３の規格に関する知識を有していなくてもよい。 In this embodiment, the control circuit 10 is connected to the external storage device 3 connected to the image processing device 2 before the read request to the external storage device 3 is issued after the data processing system 1 is turned on. In accordance with the standard, an initialization instruction for causing the data transfer device 30 to execute an initialization process conforming to the standard of the connected external storage device 3 is transmitted. This initialization instruction includes information (standard information) indicating the standard to be initialized. In the present embodiment, regarding initialization of the data transfer device 30, the control circuit 10 only transmits this initialization instruction, and the program for the control circuit 10 only transmits an initialization instruction. Is sufficient to describe. That is, in the program for the control circuit 10, there is no need to make a description for performing a complicated initialization sequence that conforms to the standard of the external storage device 3, and the amount of program creation is reduced. Further, the program creator of the control circuit 10 may not have knowledge about the standard of the external storage device 3.
本実施形態においては、外部記憶装置３からデータを読み出す必要がある場合には、制御回路１０は、そのデータについてのバス６０側におけるデータ範囲の指定を含む読出要求（第１読出要求）をデータ転送装置３０に発行すればよい。したがって、制御回路１０のプログラムにおいては、外部記憶装置３の規格に従ったデータ範囲の指定等を意識する必要がなく、プログラムの作成負荷が軽減される。 In this embodiment, when it is necessary to read data from the external storage device 3, the control circuit 10 sends a read request (first read request) including designation of a data range on the bus 60 side for the data to the data What is necessary is just to issue to the transfer apparatus 30. Therefore, in the program of the control circuit 10, there is no need to be aware of the specification of the data range in accordance with the standard of the external storage device 3, and the program creation load is reduced.
処理回路２０は、各種処理を実行する。例えば、処理回路としては、制御回路１０から供給されるディスプレイリストに基づいて画像を描画する描画回路や、図示しないスピーカ等から音声を出力させる処理を行う音声回路や、モータを駆動させるモータ駆動回路や、ＬＥＤ等の発光部による発光を制御する発光用回路や、無線通信を行う無線通信回路等がある。これらの処理回路の中には、処理を実行するために、外部記憶装置３に格納されているデータを利用するものがある。処理回路２０は、バス６０におけるバスマスタとして機能するバスマスタデバイスである。 The processing circuit 20 executes various processes. For example, as a processing circuit, a drawing circuit that draws an image based on a display list supplied from the control circuit 10, a voice circuit that performs a process of outputting sound from a speaker (not shown), or a motor drive circuit that drives a motor And a light emission circuit for controlling light emission by a light emitting unit such as an LED, a wireless communication circuit for performing wireless communication, and the like. Some of these processing circuits use data stored in the external storage device 3 in order to execute processing. The processing circuit 20 is a bus master device that functions as a bus master in the bus 60.
本実施形態においては、外部記憶装置３からデータを読み出す必要がある場合には、処理回路２０は、そのデータについてのバス６０側におけるデータ範囲の指定を含む第１読出要求をデータ転送装置３０に発行すればよい。したがって、処理回路２０のプログラムにおいては、外部記憶装置３の規格に従ったデータ範囲の指定等を意識する必要がなく、プログラムの作成負荷が軽減される。 In the present embodiment, when it is necessary to read data from the external storage device 3, the processing circuit 20 sends a first read request including a data range specification on the bus 60 side to the data transfer device 30 for the data. Just issue it. Therefore, in the program of the processing circuit 20, there is no need to be aware of the specification of the data range in accordance with the standard of the external storage device 3, and the program creation load is reduced.
表示回路５０は、表示装置４と接続されており、処理回路２０の内の描画回路で描画された画像を表示装置４に表示させる処理を行う。表示回路５０は、バス６０におけるバスマスタとして機能するバスマスタデバイスである。 The display circuit 50 is connected to the display device 4 and performs a process of causing the display device 4 to display an image drawn by a drawing circuit in the processing circuit 20. The display circuit 50 is a bus master device that functions as a bus master in the bus 60.
記憶装置４０は、例えば、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）及びＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などのメモリで構成されている。記憶装置４０は、制御回路１０が画像処理装置２を制御するためのプログラムや、必要な情報等を記憶している。記憶装置４０は、バス６０におけるバススレーブとして機能するバススレーブデバイスである。 The storage device 40 includes, for example, a memory such as a ROM (Read Only Memory) and a RAM (Random Access Memory). The storage device 40 stores a program for the control circuit 10 to control the image processing device 2, necessary information, and the like. The storage device 40 is a bus slave device that functions as a bus slave in the bus 60.
データ転送装置３０は、例えば、ＳＡＴＡ及びＰＣＩｅの規格に対応しており、この規格に対応する外部記憶装置３と接続可能である。データ転送装置３０は、バス６０を介してバスマスタデバイスから、外部記憶装置３からのデータの読み出しを要求する第１読出要求を取得すると、外部記憶装置３から対応するデータを読み出して、要求元のバスマスタデバイスに読み出したデータを転送する。データ転送装置３０は、バス６０におけるバススレーブとして機能するバススレーブデバイスである。 The data transfer device 30 corresponds to, for example, SATA and PCIe standards and can be connected to the external storage device 3 corresponding to these standards. When the data transfer device 30 obtains a first read request for requesting reading of data from the external storage device 3 from the bus master device via the bus 60, the data transfer device 30 reads the corresponding data from the external storage device 3, and Transfer the read data to the bus master device. The data transfer device 30 is a bus slave device that functions as a bus slave in the bus 60.
次に、データ転送装置３０について詳細に説明する。 Next, the data transfer device 30 will be described in detail.
図２は、一実施形態に係るデータ転送装置のハードウェア構成図である。 FIG. 2 is a hardware configuration diagram of the data transfer apparatus according to the embodiment.
データ転送装置３０は、記憶装置３１と、取得部及び抽出部の一例として入出力Ｉ／Ｆ回路３２と、転送部の一例としての転送回路３３，３４と、読出要求生成部及び初期化処理部の一例としての制御回路３５と、記憶部の一例としての記憶装置３６と、構成要素（３１〜３５）を相互に接続するバス３７とを備えている。 The data transfer device 30 includes a storage device 31, an input / output I / F circuit 32 as an example of an acquisition unit and an extraction unit, transfer circuits 33 and 34 as an example of a transfer unit, a read request generation unit, and an initialization processing unit. A control circuit 35 as an example, a storage device 36 as an example of a storage unit, and a bus 37 that interconnects the components (31 to 35).
入出力Ｉ／Ｆ回路３２は、バス６０に接続されている。入出力Ｉ/Ｆ回路３２は、バス６０と、バス３７との間の信号（データ）の入出力の処理を行う。例えば、入出力Ｉ／Ｆ回路３２は、外部記憶装置３に記憶されたデータの読み出しを要求する第１読出要求をバス６０におけるバスマスタデバイスから取得し、バスマスタデバイスを識別するマスタ識別情報と、第１読出要求中の読出対象のデータのデータ範囲（例えば、開始アドレス及びデータ長）と、この読出対象のデータを含むデータの入出力Ｉ／Ｆ回路３２における格納先を示す情報（格納先情報）とを対応付けて入出力Ｉ／Ｆ回路３２内の図示しないメモリに記憶するとともに、第１読出要求と格納先情報とを制御回路３５に渡す。ここで、第１読込要求は、例えば、処理回路２０の一つに描画回路があれば、その描画回路が画像を描画するときに必要なデータを読み出す際に発行される要求である。 The input / output I / F circuit 32 is connected to the bus 60. The input / output I / F circuit 32 performs input / output processing of signals (data) between the bus 60 and the bus 37. For example, the input / output I / F circuit 32 acquires a first read request for requesting reading of data stored in the external storage device 3 from the bus master device in the bus 60, and master identification information for identifying the bus master device; Information indicating the data range (for example, start address and data length) of the data to be read in one read request and the storage destination in the input / output I / F circuit 32 of the data including the data to be read (storage destination information) Are stored in a memory (not shown) in the input / output I / F circuit 32, and the first read request and storage destination information are passed to the control circuit 35. Here, the first read request is, for example, a request issued when the drawing circuit reads data necessary for drawing an image if one of the processing circuits 20 has a drawing circuit.
また、入出力Ｉ／Ｆ回路３２は、転送回路３３（又は３４）から、格納先が指定された、外部記憶装置３から読み出したデータを受信した場合には、指定された格納先の格納先情報に対応付けられて記憶されているデータ範囲を特定し、転送回路３３から送信されるブロック単位で読み出されたデータから、特定したデータ範囲に対応するデータを抽出し、抽出したデータを第１読出要求の要求元のバスマスタデバイス（格納先情報に対応付けられて記憶されているマスタ識別情報のバスマスタデバイス）に対してバス６０を介して送信する。ここで、転送回路３３から送信されるブロック単位で読み出されたデータにおける、特定したデータ範囲のデータの位置については、データ範囲の開始アドレス及びデータ長、ブロックのサイズに基づいて特定することができる。本実施形態では、入出力Ｉ／Ｆ回路３２は、転送回路３３から送信されるデータの全体を一旦格納せずに、転送回路３３から送信されるデータを受信しつつ、データ範囲のデータを抽出して送信している。このため、入出力Ｉ／Ｆ回路３２内部のメモリの容量を抑えることができるとともに、迅速にバスマスタデバイスに読み出したデータを送信することができる。また、本実施形態では、入出力Ｉ／Ｆ回路３２が、第１読出要求のデータ範囲が示すデータだけを抽出して、バス６０側に送信するので、バス６０に流れるデータ量を低減することができる。 In addition, when the input / output I / F circuit 32 receives data read from the external storage device 3 with the storage destination designated from the transfer circuit 33 (or 34), the storage destination of the designated storage destination is received. The data range stored in association with the information is specified, the data corresponding to the specified data range is extracted from the data read in units of blocks transmitted from the transfer circuit 33, and the extracted data is 1 The request is sent via the bus 60 to the requesting bus master device (the bus master device of the master identification information stored in association with the storage destination information). Here, the position of the data in the specified data range in the data read in block units transmitted from the transfer circuit 33 can be specified based on the start address and data length of the data range, and the block size. it can. In the present embodiment, the input / output I / F circuit 32 extracts the data in the data range while receiving the data transmitted from the transfer circuit 33 without temporarily storing the entire data transmitted from the transfer circuit 33. Then send. Therefore, the capacity of the memory inside the input / output I / F circuit 32 can be suppressed, and the read data can be transmitted to the bus master device quickly. In this embodiment, since the input / output I / F circuit 32 extracts only the data indicated by the data range of the first read request and transmits it to the bus 60 side, the amount of data flowing through the bus 60 is reduced. Can do.
転送回路３３，３４は、それぞれが対応する規格の外部記憶装置３との間で接続可能となっており、接続された外部記憶装置３との間で規格に従った通信を行ってデータの読出処理及び書込処理を実行する。例えば、転送回路３３は、ＳＡＴＡの規格に対応する回路であり、例えば、ＳＡＴＡ ＡＨＣＩ ＩＰコアを含む。また、転送回路３４は、ＰＣＩｅの規格に対応する回路であり、例えば、ＰＣＩｅ ＩＰコアを含む。本実施形態では、外部記憶装置３と接続する図示しないコネクタを共用しているので、いずれかの規格に対応する外部記憶装置３を１台だけ接続可能となっている。 The transfer circuits 33 and 34 can be connected to the external storage device 3 of the corresponding standard, respectively, and perform communication according to the standard with the connected external storage device 3 to read data. Processing and writing processing are executed. For example, the transfer circuit 33 is a circuit corresponding to the SATA standard and includes, for example, a SATA AHCI IP core. The transfer circuit 34 is a circuit corresponding to the PCIe standard, and includes, for example, a PCIe IP core. In the present embodiment, since a connector (not shown) for connecting to the external storage device 3 is shared, only one external storage device 3 corresponding to any standard can be connected.
転送回路３３（３４）は、制御回路３５により、接続された外部記憶装置３との間で通信可能な状態となるように初期化処理がされる。また、転送回路３３（３４）は、制御回路３５から第２読出要求を実行する指示を受けた場合には、記憶装置３１から第２読出要求のコマンドを読み出して、実行することにより、外部記憶装置３に対して第２読出要求を送信する。この際、転送回路３３（３４）は、この第２読出要求を識別する情報（要求識別情報）と、この第２読出要求により読み出したデータを格納すべき入出力Ｉ／Ｆ回路３２の格納先情報とを対応付けて転送回路３３内の図示しないメモリに記憶する。転送回路３３（３４）は、外部記憶装置３から第２読出要求の応答としてデータを取得した場合には、この応答に含まれる要求識別情報に対応する入出力Ｉ／Ｆ回路３２の格納先情報を特定し、読み出したデータを特定した格納先情報が示す格納先を指定して、入出力Ｉ／Ｆ回路３２に送信する。 The transfer circuit 33 (34) is initialized by the control circuit 35 so that it can communicate with the connected external storage device 3. When the transfer circuit 33 (34) receives an instruction to execute the second read request from the control circuit 35, the transfer circuit 33 (34) reads out the command of the second read request from the storage device 31 and executes it to execute external storage. A second read request is transmitted to the device 3. At this time, the transfer circuit 33 (34) stores information for identifying the second read request (request identification information) and the storage destination of the input / output I / F circuit 32 in which the data read by the second read request is to be stored. The information is stored in a memory (not shown) in the transfer circuit 33 in association with the information. When the transfer circuit 33 (34) acquires data as a response to the second read request from the external storage device 3, the storage location information of the input / output I / F circuit 32 corresponding to the request identification information included in this response Is specified, the storage location indicated by the storage location information specifying the read data is designated and transmitted to the input / output I / F circuit 32.
記憶装置３１は、例えば、ＲＡＭ、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）などのメモリであり、外部からデータを書き換え可能な記憶装置である。例えば、記憶装置３１は、制御回路３５のワークエリアとして使用される。具体的には、記憶装置３１は、制御回路３５により生成される第２読出要求の処理を実行するためのコマンドリストを記憶する。 The storage device 31 is, for example, a memory such as a RAM or an SRAM (Static RAM), and is a storage device that can rewrite data from the outside. For example, the storage device 31 is used as a work area for the control circuit 35. Specifically, the storage device 31 stores a command list for executing processing of the second read request generated by the control circuit 35.
記憶装置３６は、制御回路３５に直接接続されたキャッシュメモリであり、少なくとも一部のメモリは、外部から書き換え可能なメモリとなっている。記憶装置３６は、例えば、ＳＲＡＭ及びＲＯＭなどのメモリで構成されている。記憶装置３６には、制御回路３５に実行されるプログラムや各種設定値等が格納されている。記憶装置３６には、例えば、制御回路３５が、ＳＡＴＡ及びＰＣＩｅなどのそれぞれの規格に応じて、第１読出要求から第２読出要求を生成する処理を行うための転送プログラムや、転送回路３３、３４をＳＡＴＡ及びＰＣＩｅなどのそれぞれの規格に応じた処理を行うように初期化をするための初期化プログラムや、転送回路３３、３４の内部レジスタ等を初期化するための設定値等が格納されている。 The storage device 36 is a cache memory directly connected to the control circuit 35, and at least a part of the memory is a rewritable memory from the outside. The storage device 36 is configured by a memory such as an SRAM and a ROM, for example. The storage device 36 stores programs to be executed by the control circuit 35, various setting values, and the like. In the storage device 36, for example, the control circuit 35 performs a transfer program for performing a process of generating a second read request from the first read request according to the respective standards such as SATA and PCIe, a transfer circuit 33, An initialization program for initializing 34 to perform processing according to the respective standards such as SATA and PCIe, a setting value for initializing internal registers of the transfer circuits 33 and 34, and the like are stored. ing.
記憶装置３６に格納されたプログラムや設定値等は、例えば、バス３７やバス６０に接続された図示しない読出装置により、記録媒体に格納されたプログラムや設定値を読み出したものであってもよく、このようにすると、記憶装置３６に格納されたプログラムや設定値を適切なものに適宜変更、更新等することができる。記録媒体は、例えば、ＦＤ、ＣＤ、ＤＶＤ、ＢＤ（登録商標）、フラッシュメモリなどの不揮発性の記録媒体（非一時的記録媒体）であってもよい。 The program, setting value, and the like stored in the storage device 36 may be, for example, a program or setting value stored in the recording medium read by a reading device (not shown) connected to the bus 37 or the bus 60. In this way, the program and set values stored in the storage device 36 can be appropriately changed and updated as appropriate. The recording medium may be, for example, a non-volatile recording medium (non-temporary recording medium) such as FD, CD, DVD, BD (registered trademark), or flash memory.
制御回路３５は、例えば、ＣＰＵ、マルチコアＣＰＵなどのプロセッサであり、記憶装置３１，３６に格納されたプログラムや、各種情報を用いてデータ転送装置３０の全体を統括制御する。制御回路３５は、例えば、転送回路３３（３４）の初期化処理を実行する。本実施形態では、制御回路３５は、例えば、制御回路１０から初期化する規格の指定を含む初期化指示を受け付けた場合に、その規格に対応する転送回路３３又は３４に対して、その規格に従う通信を可能にするための初期化処理を実行する。初期化処理には、例えば、転送回路３３又は３４における図示しない内部レジスタに、規格に応じた処理を行うための値を設定する処理等を含む。 The control circuit 35 is a processor such as a CPU or a multi-core CPU, for example, and performs overall control of the entire data transfer device 30 using programs stored in the storage devices 31 and 36 and various types of information. For example, the control circuit 35 executes initialization processing of the transfer circuit 33 (34). In the present embodiment, for example, when receiving an initialization instruction including specification of a standard to be initialized from the control circuit 10, the control circuit 35 follows the standard for the transfer circuit 33 or 34 corresponding to the standard. Execute initialization processing to enable communication. The initialization process includes, for example, a process of setting a value for performing a process according to the standard in an internal register (not shown) in the transfer circuit 33 or 34.
また、制御回路３５は、入出力Ｉ／Ｆ回路３２から、第１読出要求及び読み出したデータの格納先情報を受け取った場合には、転送回路３３（３４）を制御するための第２読出要求（コマンドリスト）を生成し、記憶装置３１に記憶させ、転送回路３３に第２読出要求を実行する指示を出す。ここで、本実施形態では、第２読出要求には、読み出したデータを格納する入出力Ｉ／Ｆ回路３２の格納先情報が含まれている。 When the control circuit 35 receives the first read request and the storage location information of the read data from the input / output I / F circuit 32, the second read request for controlling the transfer circuit 33 (34). A (command list) is generated, stored in the storage device 31, and an instruction to execute the second read request is issued to the transfer circuit 33. Here, in the present embodiment, the second read request includes storage destination information of the input / output I / F circuit 32 that stores the read data.
制御回路３５は、第１読出要求から第２読出要求を生成する場合には、第１読出要求で指定されている、バス６０側の規格に従う読出対象のデータ範囲を、第２読出要求における外部記憶装置３側の規格に従うデータ範囲に変換する処理を行う。 When generating the second read request from the first read request, the control circuit 35 sets the data range to be read according to the standard on the bus 60 side specified in the first read request to the external in the second read request. Processing to convert the data range according to the standard on the storage device 3 side is performed.
次に、第１読出要求で指定されている、バス６０側の規格に従う読出対象のデータ範囲と、第２読出要求における外部記憶装置３側の規格に従うデータ範囲とについて説明する。 Next, the data range to be read according to the standard on the bus 60 side specified in the first read request and the data range according to the standard on the external storage device 3 side in the second read request will be described.
図３は、一実施形態に係るバス側のデータ範囲の指定方法と、外部記憶装置側のデータ範囲の指定方法との対応関係を説明する図である。 FIG. 3 is a diagram for explaining the correspondence between the data range designation method on the bus side and the data range designation method on the external storage device according to an embodiment.
バス６０側の規格、すなわち、第１読出要求においては、読出対象のデータのデータ範囲をバイト単位で指定するようになっている。具体的には、バス６０側では、アドレス空間における読出対象のデータのバイト単位での開始アドレスと、読出対象のデータの開始アドレスからのバイト単位のデータ長との組でデータ範囲を指定するようになっている。 In the standard on the bus 60 side, that is, in the first read request, the data range of the data to be read is specified in bytes. Specifically, on the bus 60 side, the data range is designated by a set of a start address in bytes of the data to be read in the address space and a data length in bytes from the start address of the data to be read. It has become.
一方、外部記憶装置３側の規格、すなわち、第２読出要求においては、読出対象のデータのデータ範囲は、１バイトよりも大きい所定のサイズ（例えば、５１２バイト）の論理ブロック（Ｌｏｇｉｃａｌ Ｂｌｏｃｋ）を単位として指定するようになっている。具体的には、外部記憶装置３側では、読出対象のデータの開始ブロックアドレス（開始ＬＢＡ）と、読出対象のデータが属するブロック数との組でデータ範囲を指定している。 On the other hand, in the standard on the external storage device 3, that is, in the second read request, the data range of the data to be read is a logical block (Logical Block) having a predetermined size (for example, 512 bytes) larger than 1 byte. It is specified as a unit. Specifically, on the external storage device 3 side, a data range is designated by a set of a start block address (start LBA) of data to be read and the number of blocks to which the data to be read belongs.
制御回路３５は、第１読出要求における読出対象のデータのデータ範囲に基づいて、第２読出要求における読出対象のデータのデータ範囲を特定して、第２読出要求を生成している。 The control circuit 35 specifies the data range of the data to be read in the second read request based on the data range of the data to be read in the first read request, and generates the second read request.
例えば、読出対象のデータがデータＲＤ１である場合には、第１読出要求においては、データ範囲は、開始アドレスＡ１、データ長Ｓ１として指定されているが、制御回路３５は、開始アドレスＡ１、データ長Ｓ１として指定されているデータ範囲を包含する論理ブロックの範囲が３ＬＢＡ（３番目の論理ブロック：開始ＬＢＡ）から１つのブロックの範囲であると特定し、第２読出要求におけるデータ範囲を、３ＬＢＡ、１ブロックとする。 For example, when the data to be read is data RD1, the data range is specified as the start address A1 and the data length S1 in the first read request, but the control circuit 35 receives the start address A1, the data The range of the logical block that includes the data range designated as the length S1 is specified to be one block range from 3LBA (third logical block: start LBA), and the data range in the second read request is set to 3LBA 1 block.
また、例えば、読出対象のデータがデータＲＤ２である場合には、第１読出要求においては、データ範囲は、開始アドレスＡ２、データ長Ｓ２として指定されているが、制御回路３５は、開始アドレスＡ２、データ長Ｓ２として指定されているデータ範囲を包含する論理ブロックの範囲が４ＬＢＡ（４番目の論理ブロック）から２つのブロックの範囲であると特定し、第２読出要求におけるデータ範囲を、４ＬＢＡ、２ブロックとする。なお、開始ＬＢＡと、ブロック数とについては、開始アドレスと、データ長と、ブロックのサイズとから算出することができる。図３に示すように、第２読出要求におけるデータ範囲は、第１読出要求のデータ範囲を包含するようになっており、第２読出要求で読み出されるデータ量は、第１読出要求のデータ範囲のデータ量よりも多くなってしまう場合が多い。 For example, when the data to be read is data RD2, the data range is specified as the start address A2 and the data length S2 in the first read request, but the control circuit 35 has the start address A2 , Specifying that the range of the logical block including the data range designated as the data length S2 is a range of two blocks from 4LBA (fourth logical block), and the data range in the second read request is 4LBA, 2 blocks. Note that the start LBA and the number of blocks can be calculated from the start address, the data length, and the block size. As shown in FIG. 3, the data range in the second read request includes the data range of the first read request, and the amount of data read in the second read request is the data range of the first read request. In many cases, it becomes larger than the amount of data.
次に、本実施形態に係る画像処理装置２における処理動作について説明する。 Next, the processing operation in the image processing apparatus 2 according to the present embodiment will be described.
図４は、一実施形態に係る初期化制御処理のフローチャートである。 FIG. 4 is a flowchart of initialization control processing according to an embodiment.
初期化制御処理は、画像処理システム１の電源が投入された後に、データ転送装置３０において実行される。 The initialization control process is executed in the data transfer device 30 after the image processing system 1 is powered on.
制御回路３５は、入出力Ｉ／Ｆ回路３２を介して、制御回路１０から初期化指示を取得したか否かを判定する（Ｓ１１）。この結果、初期化指示を受け取っていない場合（Ｓ１１でＮｏ）には、制御回路３５は、ステップＳ１１の処理を繰り返し実行する。 The control circuit 35 determines whether or not an initialization instruction has been acquired from the control circuit 10 via the input / output I / F circuit 32 (S11). As a result, when the initialization instruction has not been received (No in S11), the control circuit 35 repeatedly executes the process of step S11.
一方、初期化指示を受け取った場合（Ｓ１１でＹｅｓ）には、制御回路３５は、記憶装置３６から初期化指示に含まれている規格に対応する初期化プログラムを読み込み（Ｓ１２）、この初期化プログラムを実行することにより、初期化指示に含まれている規格に対応する転送回路（３３又は３４）を初期化する処理を実行し（Ｓ１３）、初期化制御処理を終了する。例えば、ステップＳ１１で、ＳＡＴＡ規格の指定を含む初期化指示を受け取った場合には、制御回路３５は、記憶装置３６からＳＡＴＡ規格用の初期化プログラムを取得し、この初期化プログラムを実行することにより、ＳＡＴＡ規格に対応する制御回路３３を初期化する。 On the other hand, when the initialization instruction is received (Yes in S11), the control circuit 35 reads the initialization program corresponding to the standard included in the initialization instruction from the storage device 36 (S12), and performs this initialization. By executing the program, a process for initializing the transfer circuit (33 or 34) corresponding to the standard included in the initialization instruction is executed (S13), and the initialization control process is terminated. For example, when the initialization instruction including the designation of the SATA standard is received in step S11, the control circuit 35 acquires the initialization program for the SATA standard from the storage device 36, and executes this initialization program. Thus, the control circuit 33 corresponding to the SATA standard is initialized.
図５は、一実施形態に係る読出要求処理のフローチャートである。 FIG. 5 is a flowchart of read request processing according to an embodiment.
読出要求処理は、画像処理システム１の電源が投入された後に、データ転送装置３０において実行され、画像処理システム１の電源がオン状態の間繰り返して実行される。なお、以下の説明では、外部記憶装置３は、ＳＡＴＡ規格の記憶装置であり、初期化処理においては、ＳＡＴＡ規格に対応する転送回路３３が初期化され、また、第１読出要求で指定している読出対象のデータは、外部記憶装置３に格納されているものとして説明する。 The read request process is executed in the data transfer device 30 after the image processing system 1 is turned on, and is repeatedly executed while the image processing system 1 is turned on. In the following description, the external storage device 3 is a storage device of the SATA standard, and in the initialization process, the transfer circuit 33 corresponding to the SATA standard is initialized and designated by the first read request. It is assumed that the data to be read is stored in the external storage device 3.
制御回路３５は、転送回路３３の初期化が完了したか否かを判定する（Ｓ２１）。なお、制御回路３５は、転送回路３３から初期化処理が完了したとの通知を受け取ることにより、転送回路３３の初期化が完了したと判定してもよい。 The control circuit 35 determines whether or not the initialization of the transfer circuit 33 has been completed (S21). The control circuit 35 may determine that the initialization of the transfer circuit 33 has been completed by receiving a notification from the transfer circuit 33 that the initialization process has been completed.
この結果、転送回路３３の初期化が完了していない場合（Ｓ２１でＮｏ）には、制御回路３５は、ステップＳ２１の処理を繰り返し実行する。 As a result, when the initialization of the transfer circuit 33 has not been completed (No in S21), the control circuit 35 repeatedly executes the process of step S21.
一方、転送回路３３の初期化が完了した場合（Ｓ２１でＹｅｓ）には、入出力Ｉ／Ｆ回路３２は、バス６０を介してバスマスタデバイスから第１読出要求を取得したか否かを判定する（Ｓ２２）。バスマスタデバイスから第１読出要求を取得していない場合（Ｓ２２でＮｏ）には、入出力Ｉ／Ｆ回路３２は、ステップＳ２２を繰り返し実行する。 On the other hand, when initialization of the transfer circuit 33 is completed (Yes in S21), the input / output I / F circuit 32 determines whether or not the first read request is acquired from the bus master device via the bus 60. (S22). If the first read request has not been acquired from the bus master device (No in S22), the input / output I / F circuit 32 repeatedly executes step S22.
一方、バスマスタデバイスから第１読出要求を取得した場合（Ｓ２２でＹｅｓ）には、入出力Ｉ／Ｆ回路３２は、第１読出要求中の読出対象のデータのデータ範囲と、読み出したデータを格納する入出力Ｉ／Ｆ回路３２の格納先情報と、第１読出要求を要求したバスマスタデバイスのマスタ識別情報とを対応付けて記憶し（Ｓ２３）、第１読出要求と、読み出したデータの入出力Ｉ／Ｆ回路３２の格納先情報とを制御回路３５に送信する（Ｓ２４）。 On the other hand, when the first read request is acquired from the bus master device (Yes in S22), the input / output I / F circuit 32 stores the data range of the read target data in the first read request and the read data. The storage location information of the input / output I / F circuit 32 to be executed and the master identification information of the bus master device that has requested the first read request are stored in association with each other (S23). The storage location information of the I / F circuit 32 is transmitted to the control circuit 35 (S24).
制御部３５は、第１読出要求及び読み出したデータの格納先情報を受け取った場合には、転送回路３３に実行させるための第２読出要求（コマンドリスト）を生成し（Ｓ２５）、第２読出要求を記憶装置３１に記憶させ（Ｓ２６）、転送回路３３に第２読出要求を実行する指示を出す（Ｓ２７）。 When receiving the first read request and the storage location information of the read data, the control unit 35 generates a second read request (command list) to be executed by the transfer circuit 33 (S25). The request is stored in the storage device 31 (S26), and an instruction to execute the second read request is issued to the transfer circuit 33 (S27).
実行指示を受けた転送回路３３は、記憶部３１に記憶された第２読出要求を外部記憶装置３に送信し（Ｓ２８）、読出要求処理を終了する。この際、転送回路３３は、第２読出要求を示す識別情報と、第２読出要求中の入出力Ｉ／Ｆ回路３２の格納先情報とを対応付けて自身のメモリに記憶する。これにより、以降において、第２読出要求を受けた外部記憶装置３が、第２読出要求が指定するデータ範囲のデータを読み出して、第２読出要求の応答として、転送回路３３に読み出したデータを送信することとなる。 Upon receiving the execution instruction, the transfer circuit 33 transmits the second read request stored in the storage unit 31 to the external storage device 3 (S28), and ends the read request process. At this time, the transfer circuit 33 stores the identification information indicating the second read request and the storage destination information of the input / output I / F circuit 32 in the second read request in association with each other in its own memory. Thereby, after that, the external storage device 3 that has received the second read request reads the data in the data range specified by the second read request, and the data read to the transfer circuit 33 as a response to the second read request. Will be sent.
図６は、一実施形態に係る読出データ転送処理のフローチャートである。 FIG. 6 is a flowchart of read data transfer processing according to an embodiment.
読出データ転送処理は、画像処理システム１の電源が投入された後に、データ転送装置３０において実行され、画像処理システム１の電源がオン状態の間繰り返して実行される。 The read data transfer process is executed in the data transfer device 30 after the image processing system 1 is turned on, and is repeatedly executed while the image processing system 1 is turned on.
転送回路３３は、外部記憶装置３から第２読出要求に対応する応答としての読み出したデータを受信したか否かを判定する（Ｓ３１）。この結果、外部記憶装置３から読み出したデータを受信していない場合（Ｓ３１でＮｏ）には、転送回路３３は、ステップＳ３１を繰り返し実行する。 The transfer circuit 33 determines whether or not the read data as a response corresponding to the second read request has been received from the external storage device 3 (S31). As a result, when the data read from the external storage device 3 is not received (No in S31), the transfer circuit 33 repeatedly executes step S31.
一方、外部記憶装置３から読み出したデータを受信した場合（Ｓ３１でＹｅｓ）には、転送回路３３は、この応答に対応する第２読出要求（応答に含まれている要求識別情報）に対応する入出力Ｉ／Ｆ回路３２の格納先情報を特定し、特定した格納先情報の格納先を指定して、受信したデータを入出力Ｉ／Ｆ回路３２に送信する（Ｓ３２）。 On the other hand, when data read from the external storage device 3 is received (Yes in S31), the transfer circuit 33 corresponds to the second read request (request identification information included in the response) corresponding to this response. The storage location information of the input / output I / F circuit 32 is specified, the storage location of the specified storage location information is specified, and the received data is transmitted to the input / output I / F circuit 32 (S32).
入出力Ｉ／Ｆ回路３２は、転送回路３３から、格納先が指定された、外部記憶装置３から読み出したデータを受信すると、指定された格納先の格納先情報に対応して記憶されているデータ範囲を特定し、転送回路３３から送信されるブロック単位で読み出されたデータから、特定したデータ範囲に対応するデータを抽出し（Ｓ３３）、抽出したデータを、第１読出要求の要求元のバスマスタデバイス（格納先情報に対応するマスタ識別情報に対応するバスマスタデバイス）に対してバス６０を介して送信する（Ｓ３４）。これにより、第１読出要求を行ったバスマスタデバイスが、第１読出要求で指定した外部記憶装置３のデータを取得することができる。 When the input / output I / F circuit 32 receives the data read from the external storage device 3 with the storage destination designated from the transfer circuit 33, the input / output I / F circuit 32 stores the data corresponding to the storage destination information of the designated storage destination. The data range is specified, data corresponding to the specified data range is extracted from the data read in block units transmitted from the transfer circuit 33 (S33), and the extracted data is used as the request source of the first read request. To the bus master device (the bus master device corresponding to the master identification information corresponding to the storage location information) via the bus 60 (S34). As a result, the bus master device that has made the first read request can acquire the data of the external storage device 3 specified by the first read request.
以上説明したように、本実施形態のデータ転送装置３０は、バスマスタデバイスから直接リードリクエスト（第１読込要求）を取得し、第１読込要求を外部記憶装置３に対応するリードリクエスト（第２読込要求）に変換する。さらに、データ転送装置３０は、外部記憶装置３から読み出したデータから、バスマスタデバイスに要求された範囲のデータを抽出して、バスマスタデバイスに転送する。これにより、データ転送装置３０は、画像転送システム１の全体を制御する制御回路１０の制御によることなく、外部記憶装置３のデータをバスマスタデバイスに転送することができる。したがって、外部記憶装置３からバスマスタデバイスにデータを読み出す処理を制御回路１０に実行させるためのプログラムコードを作成する必要がなく、制御回路１０のプログラムの開発に要するコストを低減することができる。また、制御回路１０が、外部記憶装置３からバスマスタデバイスにデータを読み出す処理を制御する必要がなくなったので、制御回路１０による処理負荷を低減することができ、制御回路１０による各種処理時間を短縮することができる。 As described above, the data transfer device 30 according to the present embodiment acquires a read request (first read request) directly from the bus master device, and sends the first read request corresponding to the external storage device 3 (second read request). Request). Further, the data transfer device 30 extracts data in a range requested by the bus master device from the data read from the external storage device 3, and transfers the data to the bus master device. Thereby, the data transfer device 30 can transfer the data of the external storage device 3 to the bus master device without being controlled by the control circuit 10 that controls the entire image transfer system 1. Therefore, it is not necessary to create a program code for causing the control circuit 10 to execute processing for reading data from the external storage device 3 to the bus master device, and the cost required for developing the program for the control circuit 10 can be reduced. In addition, since it is no longer necessary for the control circuit 10 to control the process of reading data from the external storage device 3 to the bus master device, the processing load on the control circuit 10 can be reduced, and various processing times on the control circuit 10 can be shortened. can do.
また、本実施形態のデータ転送装置３０は、制御回路１０から転送回路３３の初期化指示を受けると、転送回路３３の初期化処理を実行する。このため、データ転送装置３０の転送回路３３を初期化させるために、制御回路１０に実行させる処理としては、単に初期化指示をデータ転送装置３０に送信するだけでよい。したがって、制御回路１０に、この処理を実行させるプログラムコードを作成するためには、プログラムの作成者は、データ転送装置３０の転送回路３３の規格の知識をもってなくてもよい。 In addition, when the data transfer device 30 of this embodiment receives an initialization instruction for the transfer circuit 33 from the control circuit 10, the data transfer apparatus 30 executes an initialization process for the transfer circuit 33. For this reason, in order to initialize the transfer circuit 33 of the data transfer device 30, the processing to be executed by the control circuit 10 is simply to transmit an initialization instruction to the data transfer device 30. Therefore, in order to create a program code that causes the control circuit 10 to execute this process, the creator of the program may not have knowledge of the standard of the transfer circuit 33 of the data transfer device 30.
また、本実施形態のデータ転送装置３０は、外部からデータを書き換え可能な記憶装置３６に、制御回路３５に実行させるプログラムや設定情報等を記憶している。これにより、転送回路３３，３４や、接続される外部記憶装置３の規格に応じて、プログラムや設定情報を、容易に変更、修正等することができ、各種規格に従ったデータ転送に対応することができる。 Further, the data transfer device 30 of the present embodiment stores a program to be executed by the control circuit 35, setting information, and the like in a storage device 36 that can rewrite data from the outside. Thereby, according to the standards of the transfer circuits 33 and 34 and the external storage device 3 to be connected, the program and the setting information can be easily changed and corrected, and data transfer according to various standards is supported. be able to.
なお、本発明は、上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で、適宜変形して実施することが可能である。 In addition, this invention is not limited to the above-mentioned embodiment, In the range which does not deviate from the meaning of this invention, it can change suitably and can implement.
例えば、上記実施形態において、データ転送装置３０が対応する規格は、ＳＡＴＡ及びＰＣＩｅに限られず、他の規格に対応していてもよい。また、データ転送装置３０に、複数の外部記憶装置３が接続されていてもよく、接続される外部記憶装置３としては、同一の規格に対応する外部記憶装置でもよく、異なる種類に対応する外部記憶装置であってもよい。複数の外部記憶装置３がデータ転送装置３０に接続されている場合には、データ転送装置３０は、バスマスタデバイスからの第１読出要求に基づいて、データを読み出す外部記憶装置を特定して、特定した外部記憶装置からデータを読み出す処理を実行するようにすればよい。 For example, in the above embodiment, the standard supported by the data transfer apparatus 30 is not limited to SATA and PCIe, and may correspond to other standards. Further, a plurality of external storage devices 3 may be connected to the data transfer device 30, and the connected external storage devices 3 may be external storage devices corresponding to the same standard, and external types corresponding to different types. It may be a storage device. When a plurality of external storage devices 3 are connected to the data transfer device 30, the data transfer device 30 specifies and specifies the external storage device from which data is read based on the first read request from the bus master device. A process for reading data from the external storage device thus performed may be executed.
また、上記実施形態では、制御回路１０がデータ転送装置３０に対して、初期化指示を送信するようにしていたが、本発明はこれに限られず、例えば、外部記憶装置３の種類に応じて信号が入力される画像処理装置２の外部ピンに接続され、その外部ピンへの信号の状態をデータ転送装置３０の制御回路３５に通知する調停回路を備え、画像処理装置２の電源が投入された際に、制御回路３５が調停回路からの通知に基づいて、接続されている外部記憶装置３の規格を特定し、特定した規格に従って、転送回路３３又は３４の初期化処理を行うようにしてもよい。 In the above-described embodiment, the control circuit 10 transmits an initialization instruction to the data transfer device 30. However, the present invention is not limited to this, for example, depending on the type of the external storage device 3. An arbitration circuit is provided that is connected to an external pin of the image processing apparatus 2 to which a signal is input and notifies the control circuit 35 of the data transfer apparatus 30 of the state of the signal to the external pin. In this case, the control circuit 35 specifies the standard of the connected external storage device 3 based on the notification from the arbitration circuit, and performs the initialization process of the transfer circuit 33 or 34 according to the specified standard. Also good.
また、本実施形態では、入出力Ｉ／Ｆ回路３２は、転送回路３３から送信されるデータの全体を一旦格納せずに、転送回路３３から送信されるデータを受信しつつ、データ範囲のデータを抽出して送信するようにしていたが、本発明はこれに限られず、転送回路３３から送信されるデータの全体を一旦格納した後に、データ範囲のデータを抽出して送信するようにしてもよい。 In the present embodiment, the input / output I / F circuit 32 receives the data transmitted from the transfer circuit 33 without temporarily storing the entire data transmitted from the transfer circuit 33, and the data in the data range. However, the present invention is not limited to this, and after the entire data transmitted from the transfer circuit 33 is temporarily stored, the data in the data range may be extracted and transmitted. Good.
また、上記実施形態では、制御回路３５に接続された記憶装置３６を備えるようにしていたが、記憶装置３６を備えずに、記憶装置３６で記憶していた情報を記憶装置３１に記憶させるようにしてもよい。 Further, in the above embodiment, the storage device 36 connected to the control circuit 35 is provided. However, the storage device 36 is not provided, and the information stored in the storage device 36 is stored in the storage device 31. It may be.
また、上記実施形態において、制御回路３５が行っていた処理の一部又は全部を、ハードウェア回路で行うようにしてもよい。また、上記実施形態において、ハードウェア回路（例えば、転送回路３３，３４、入出力Ｉ／Ｆ回路３２等）が行っていた処理の少なくとも一部を、制御回路３５がプログラムを実行することにより行うようにしてもよい。 In the above embodiment, part or all of the processing performed by the control circuit 35 may be performed by a hardware circuit. In the embodiment, at least a part of the processing performed by the hardware circuit (for example, the transfer circuits 33 and 34 and the input / output I / F circuit 32) is performed by the control circuit 35 executing the program. You may do it.
１…データ処理システム、２…画像処理装置、３…外部記憶装置、４…表示装置、１０…制御回路、２０…処理回路、３０…データ転送装置、３１…記憶装置、３２…入出力Ｉ／Ｆ回路、３３，３４…転送回路、３５…制御回路、３６…記憶装置、４０…記憶装置、５０…表示回路。 DESCRIPTION OF SYMBOLS 1 ... Data processing system, 2 ... Image processing apparatus, 3 ... External storage device, 4 ... Display apparatus, 10 ... Control circuit, 20 ... Processing circuit, 30 ... Data transfer apparatus, 31 ... Memory | storage device, 32 ... Input-output I / F circuit, 33, 34 ... transfer circuit, 35 ... control circuit, 36 ... storage device, 40 ... storage device, 50 ... display circuit.
Claims (9)
前記データ転送装置は、所定の規格に従って通信可能な外部記憶装置が接続可能であり、
前記データ転送装置は、
前記バスマスタデバイスから、前記外部記憶装置に記憶されている読出対象のデータについての前記バス側でのデータ範囲を示す第１データ範囲を含む第１読出要求を取得する取得部と、
前記取得部により取得された前記第１読出要求に基づいて、前記第１データ範囲に対応するデータを包含する、前記規格に従う前記外部記憶装置における第２データ範囲を生成し、前記第２データ範囲を含む第２読出要求を生成する読出要求生成部と、
前記読出要求生成部により生成された前記第２読出要求を前記外部記憶装置に送信する転送部と、
前記外部記憶装置から読み出した前記第２読出要求に対応するデータ範囲のデータから前記第１データ範囲に対応するデータを抽出し、抽出した前記第１データ範囲に対応するデータを前記バスマスタデバイスに送信する抽出部と、
を備えるデータ処理装置。 A data processing device comprising one or more bus master devices and a data transfer device connected to the bus master device via a bus,
The data transfer device can be connected to an external storage device capable of communication according to a predetermined standard,
The data transfer device
An acquisition unit that acquires, from the bus master device, a first read request including a first data range indicating a data range on the bus side of data to be read stored in the external storage device;
Based on the first read request acquired by the acquisition unit, a second data range in the external storage device according to the standard including data corresponding to the first data range is generated, and the second data range A read request generator for generating a second read request including:
A transfer unit that transmits the second read request generated by the read request generation unit to the external storage device;
Data corresponding to the first data range is extracted from data in the data range corresponding to the second read request read from the external storage device, and the data corresponding to the extracted first data range is transmitted to the bus master device. An extractor to perform,
A data processing apparatus comprising:
前記抽出部は、前記外部記憶装置から読み出した前記第２読出要求に含めた前記第２データ範囲のデータから、前記バス側の第１データ範囲に対応するデータを抽出する
請求項１に記載のデータ処理装置。 The read request generation unit specifies a range of a logical block of a predetermined size in the external storage device including data in the first data range on the bus side during the first read request, and the range of the specified logical block Is included in the second read request as the second data range,
2. The extraction unit according to claim 1, wherein the extraction unit extracts data corresponding to the first data range on the bus side from data in the second data range included in the second read request read from the external storage device. Data processing device.
前記転送部を前記外部記憶装置との間の前記規格に従う通信を可能にするための初期化処理を行う初期化処理部をさらに有する
請求項１又は請求項２に記載のデータ処理装置。 The data transfer device
The data processing apparatus according to claim 1, further comprising an initialization processing unit that performs an initialization process for enabling the transfer unit to communicate with the external storage device according to the standard.
請求項３に記載のデータ処理装置。 The initialization processing unit acquires the standard information indicating the standard that follows between the external storage device connected to the data transfer device and the transfer unit, and can communicate with the standard corresponding to the standard information The data processing apparatus according to claim 3, wherein initialization processing is performed on the transfer unit.
前記データ転送装置内において使用する、プログラム又は設定値の少なくとも一方を書き換え可能に記憶する記憶部と、
前記プログラム又は前記設定値の少なくとも一方を利用可能な制御回路と、
をさらに有し、
前記制御回路は、前記プログラムを実行することにより、前記取得部、前記読出要求生成部、前記転送部、前記抽出部、又は前記初期化処理部の少なくとも一つを構成し、又は前記設定値を用いて、前記取得部、前記読出要求生成部、前記転送部、前記抽出部、又は前記初期化処理部の少なくとも一つの設定を行う
請求項３又は請求項４に記載のデータ処理装置。 The data transfer device
A storage unit for storing in a rewritable manner at least one of a program and a setting value used in the data transfer device;
A control circuit capable of using at least one of the program or the setting value;
Further comprising
The control circuit configures at least one of the acquisition unit, the read request generation unit, the transfer unit, the extraction unit, or the initialization processing unit by executing the program, or sets the set value 5. The data processing apparatus according to claim 3, wherein at least one of the acquisition unit, the read request generation unit, the transfer unit, the extraction unit, or the initialization processing unit is set.
請求項３から請求項５のいずれか一項に記載のデータ処理装置。 The data processing apparatus according to any one of claims 3 to 5, wherein the data transfer apparatus is connectable to an external storage device that complies with any of the plurality of standards.
前記バスから、前記外部記憶装置に記憶されている読出対象のデータについての前記バス側でのデータ範囲を示す第１データ範囲を含む第１読出要求を取得する取得部と、
前記取得部により取得された前記第１読出要求に基づいて、前記第１データ範囲に対応するデータを包含する、前記規格に従う前記外部記憶装置における第２データ範囲を生成し、前記第２データ範囲を含む第２読出要求を生成する読出要求生成部と、
前記読出要求生成部により生成された前記第２読出要求を前記外部記憶装置に送信する転送部と、
前記外部記憶装置から読み出した前記第２読出要求に対応するデータ範囲のデータから前記第１データ範囲に対応するデータを抽出し、抽出した前記第１データ範囲に対応するデータを前記バス側に送信する抽出部と、
を備えるデータ転送装置。 A data transfer device that can be connected to a bus and can be connected to an external storage device that can communicate according to a predetermined standard,
An acquisition unit for acquiring a first read request including a first data range indicating a data range on the bus side with respect to data to be read stored in the external storage device from the bus;
Based on the first read request acquired by the acquisition unit, a second data range in the external storage device according to the standard including data corresponding to the first data range is generated, and the second data range A read request generator for generating a second read request including:
A transfer unit that transmits the second read request generated by the read request generation unit to the external storage device;
Data corresponding to the first data range is extracted from data in the data range corresponding to the second read request read from the external storage device, and the data corresponding to the extracted first data range is transmitted to the bus side. An extractor to perform,
A data transfer device comprising:
前記データ転送装置は、所定の規格に従って通信可能な外部記憶装置が接続可能であり、
前記バスマスタデバイスから、前記外部記憶装置に記憶されている読出対象のデータについての前記バス側でのデータ範囲を示す第１データ範囲を含む第１読出要求を取得する取得ステップと、
取得された前記第１読出要求に基づいて、前記第１データ範囲に対応するデータを包含する、前記規格に従う前記外部記憶装置における第２データ範囲を生成し、前記第２データ範囲を含む第２読出要求を生成する読出要求生成ステップと、
生成された前記第２読出要求を前記外部記憶装置に送信する送信ステップと、
前記外部記憶装置から読み出した前記第２読出要求に対応するデータ範囲のデータから前記第１データ範囲に対応するデータを抽出し、抽出した前記第１データ範囲に対応するデータを前記バスマスタデバイスに送信する抽出ステップと、
を備えるデータ処理方法。 A data processing method by a data processing device comprising one or more bus master devices and a data transfer device connected to the bus master device via a bus,
The data transfer device can be connected to an external storage device capable of communication according to a predetermined standard,
Obtaining a first read request including a first data range indicating a data range on the bus side with respect to data to be read stored in the external storage device from the bus master device;
Based on the acquired first read request, a second data range in the external storage device according to the standard, including data corresponding to the first data range, is generated, and the second data range includes the second data range. A read request generation step for generating a read request;
A transmission step of transmitting the generated second read request to the external storage device;
Data corresponding to the first data range is extracted from data in the data range corresponding to the second read request read from the external storage device, and the data corresponding to the extracted first data range is transmitted to the bus master device. An extraction step to
A data processing method comprising:
前記プロセッサに、
前記バスから、前記外部記憶装置に記憶されている読出対象のデータについての前記バス側でのデータ範囲を示す第１データ範囲を含む第１読出要求を取得する処理と、
前記第１読出要求に基づいて、前記第１データ範囲に対応するデータを包含する、前記規格に従う前記外部記憶装置における第２データ範囲を生成し、前記第２データ範囲を含む第２読出要求を生成する処理と、
生成された前記第２読出要求を前記外部記憶装置に送信する処理と、
前記外部記憶装置から読み出した前記第２読出要求に対応するデータ範囲のデータから前記第１データ範囲に対応するデータを抽出し、抽出した前記第１データ範囲に対応するデータを前記バス側に送信する処理と、
を実行させるためのデータ転送プログラム。
A data transfer program for causing a processor of a data transfer apparatus that can be connected to a bus and connectable to an external storage device communicable according to a predetermined standard,
In the processor,
A process of acquiring a first read request including a first data range indicating a data range on the bus side for data to be read stored in the external storage device from the bus;
Based on the first read request, a second data range in the external storage device according to the standard including data corresponding to the first data range is generated, and a second read request including the second data range is generated. Process to generate,
Processing for transmitting the generated second read request to the external storage device;
Data corresponding to the first data range is extracted from data in the data range corresponding to the second read request read from the external storage device, and the data corresponding to the extracted first data range is transmitted to the bus side. Processing to
Data transfer program to execute.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017066760A JP6810962B2 (en) | 2017-03-30 | 2017-03-30 | Data processing equipment, data transfer equipment, data processing methods, and data transfer programs |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017066760A JP6810962B2 (en) | 2017-03-30 | 2017-03-30 | Data processing equipment, data transfer equipment, data processing methods, and data transfer programs |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018169803A true JP2018169803A (en) | 2018-11-01 |
| JP6810962B2 JP6810962B2 (en) | 2021-01-13 |
Family
ID=64018844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017066760A Active JP6810962B2 (en) | 2017-03-30 | 2017-03-30 | Data processing equipment, data transfer equipment, data processing methods, and data transfer programs |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6810962B2 (en) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1097489A (en) * | 1996-09-19 | 1998-04-14 | Toshiba Corp | Method and device for block length conversion of magnetic disk unit |
| JPH10254819A (en) * | 1996-10-24 | 1998-09-25 | Melco:Kk | Bus converting adapter |
| JP2000339268A (en) * | 1999-05-26 | 2000-12-08 | Nec Eng Ltd | Scsi host adapter |
| JP2004220290A (en) * | 2003-01-15 | 2004-08-05 | American Megatrends Inc | Data transfer device, memory card for data transfer and data transfer method |
| WO2012117701A1 (en) * | 2011-03-02 | 2012-09-07 | 日本電気株式会社 | Data control system, data control method, and data control program |
| JP2013062683A (en) * | 2011-09-13 | 2013-04-04 | Toshiba Corp | Data transfer device, data transmission system, data transmission method, and program |
| JP2016161985A (en) * | 2015-02-26 | 2016-09-05 | キヤノン株式会社 | Data processing device, control device and method thereof |
| JP2016170696A (en) * | 2015-03-13 | 2016-09-23 | 株式会社東芝 | Memory controller, storage device, data transfer system, data transfer method, and data transfer program |
-
2017
- 2017-03-30 JP JP2017066760A patent/JP6810962B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1097489A (en) * | 1996-09-19 | 1998-04-14 | Toshiba Corp | Method and device for block length conversion of magnetic disk unit |
| JPH10254819A (en) * | 1996-10-24 | 1998-09-25 | Melco:Kk | Bus converting adapter |
| JP2000339268A (en) * | 1999-05-26 | 2000-12-08 | Nec Eng Ltd | Scsi host adapter |
| JP2004220290A (en) * | 2003-01-15 | 2004-08-05 | American Megatrends Inc | Data transfer device, memory card for data transfer and data transfer method |
| WO2012117701A1 (en) * | 2011-03-02 | 2012-09-07 | 日本電気株式会社 | Data control system, data control method, and data control program |
| JP2013062683A (en) * | 2011-09-13 | 2013-04-04 | Toshiba Corp | Data transfer device, data transmission system, data transmission method, and program |
| JP2016161985A (en) * | 2015-02-26 | 2016-09-05 | キヤノン株式会社 | Data processing device, control device and method thereof |
| JP2016170696A (en) * | 2015-03-13 | 2016-09-23 | 株式会社東芝 | Memory controller, storage device, data transfer system, data transfer method, and data transfer program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6810962B2 (en) | 2021-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10282192B1 (en) | Updating device code through a bus | |
| US9043776B2 (en) | Transferring files to a baseboard management controller (‘BMC’) in a computing system | |
| TWI543175B (en) | Method and apparatus for memory access | |
| EP3002677A1 (en) | System and method for managing multiple bios default configurations | |
| KR102209525B1 (en) | Server system, method for mac address allocation and computer-readable recording medium | |
| TWI531958B (en) | Mass storage virtualization for cloud computing | |
| KR20150083741A (en) | EMBEDDED MULTIMEDIA CARD(eMMC), AND METHODS FOR OPERATING THE eMMC | |
| EP3062216A1 (en) | Network bios management | |
| WO2018054060A1 (en) | Processor and bootloader program update method, and storage medium | |
| CN107273245B (en) | Operation device and operation method | |
| JP2017519294A (en) | Multi-host power controller (MHPC) for flash memory-based storage devices | |
| TWI707274B (en) | A computer-implemented method, a computer system, and a computer-readable storage medium for updating the rom code of a system | |
| US20190155765A1 (en) | Operation method of host system including storage device and operation method of storage device controller | |
| TW201303789A (en) | High speed baseboard management controller and transmission method thereof | |
| CN109426511B (en) | Soft core updating method and system | |
| US11237954B2 (en) | Controller and data storage system having the same | |
| TW202020670A (en) | Data storage device and data access method | |
| KR102116096B1 (en) | Multisystem, and method of booting the same | |
| TW201344444A (en) | Motherboard and data processing method thereof | |
| US10853255B2 (en) | Apparatus and method of optimizing memory transactions to persistent memory using an architectural data mover | |
| JP6810962B2 (en) | Data processing equipment, data transfer equipment, data processing methods, and data transfer programs | |
| JP2015179448A (en) | Information processing apparatus, information processing method, information processing program, information process system, storage, storage control method, and storage control program | |
| TWI600006B (en) | Storage device flashing operation | |
| KR20120082292A (en) | Semiconductor memory device and method of driving the same | |
| TWI739853B (en) | Computing device and operation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200324 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200612 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201005 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20201005 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20201014 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20201020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201207 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6810962 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |