JP2016091252A - IEEE1394 interface circuit - Google Patents

IEEE1394 interface circuit Download PDF

Info

Publication number
JP2016091252A
JP2016091252A JP2014224049A JP2014224049A JP2016091252A JP 2016091252 A JP2016091252 A JP 2016091252A JP 2014224049 A JP2014224049 A JP 2014224049A JP 2014224049 A JP2014224049 A JP 2014224049A JP 2016091252 A JP2016091252 A JP 2016091252A
Authority
JP
Japan
Prior art keywords
signal
ieee
interface circuit
circuit
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014224049A
Other languages
Japanese (ja)
Inventor
弘樹 檜原
Hiroki Hibara
弘樹 檜原
弘治 池原
Hiroharu Ikehara
弘治 池原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Space Technologies Ltd
Original Assignee
NEC Space Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Space Technologies Ltd filed Critical NEC Space Technologies Ltd
Priority to JP2014224049A priority Critical patent/JP2016091252A/en
Publication of JP2016091252A publication Critical patent/JP2016091252A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide an IEEE 1394 interface circuit capable of inexpensively overcoming the problem with multiplexing without degrading reliability.SOLUTION: An IEEE 1394 interface circuit includes a user IF that relays an input/output signal with a peripheral apparatus; and a fault determination circuit that monitors a failure of a bus IF. The bus IF includes three or more input/output ports that can be connected to a redundant network. If two of the ports are connected to the redundant network and the failure determination circuit detects a failure of the bus IF, the interface circuit disconnects its own IEEE 1394 interface circuit including the bus IF from the redundant network.SELECTED DRAWING: Figure 1

Description

本発明は、IEEE1394規格のインタフェースモジュールを搭載したIEEE1394インターフェース回路に関する。   The present invention relates to an IEEE 1394 interface circuit equipped with an IEEE 1394 standard interface module.

観測機等とそのデータを取り込むデータ処理側の回路との信号中継を行うインターフェースモジュールとして、汎用性の高く、安価な、民生品の3ポートIEEE1394規格のインタフェースモジュール(以下、IFモジュールと略記する)が市場に販売されている。 A general-purpose, inexpensive, 3-port IEEE 1394 standard interface module (hereinafter abbreviated as an IF module) as an interface module that relays signals between an observation device and the data processing circuit that captures the data. Are sold to the market.

ところが、人工衛星や観測衛星等の宇宙機においては、メンテナンスが行えない(非常に難しい場合を含む)環境下で使用されるという特殊な事情のため、上述した安価な民生品のIFモジュールを用いることができない。
そこで、十分な耐放射線特性を持つインターフェースモジュールが開発されている。
また、更なる信頼性を向上させるためにインターフェースモジュールを冗長化して総合的な信頼性向上を図っている。
However, spacecrafts such as artificial satellites and observation satellites use the above-mentioned inexpensive commercial IF modules because of the special circumstances that they are used in environments where maintenance is not possible (including very difficult cases). I can't.
Therefore, an interface module having sufficient radiation resistance has been developed.
In order to further improve the reliability, the interface module is made redundant to improve the overall reliability.

かかる冗長化技術として、例えば特開2006−215645号公報においては、デイジーチェ−ン接続方法を用いたフォールトトラントコンピュータシステムが開示されている。   As such a redundancy technique, for example, in Japanese Patent Application Laid-Open No. 2006-215645, a fault transient computer system using a daisy chain connection method is disclosed.

図3に示す接続方法は、6つのIFモジュール100〜106が、配線121〜127により接続されている。ここで、IFモジュール100は計算機のインターフェース、IFモジュール101〜IFモジュール106は各種の計測器のインターフェースとする。そして、IFモジュール101〜IFモジュール106の計測データはIFモジュール100を介して計算機に取り込まれる場合を考える。   In the connection method shown in FIG. 3, six IF modules 100 to 106 are connected by wirings 121 to 127. The IF module 100 is a computer interface, and the IF modules 101 to 106 are interfaces of various measuring instruments. Consider a case where the measurement data of the IF module 101 to IF module 106 is taken into the computer via the IF module 100.

この場合、例えばIFモジュール102が故障すると、IFモジュール101は配線121を介してIFモジュール100とデータの送受信を行い、IFモジュール103〜106は配線124〜127を介してIFモジュール100とデータの送受信を行う。従って、IFモジュール102が故障しても、他のIFモジュール101、103〜106はIFモジュール100とデータの送受信が行える。   In this case, for example, when the IF module 102 fails, the IF module 101 transmits / receives data to / from the IF module 100 via the wiring 121, and the IF modules 103 to 106 transmit / receive data to / from the IF module 100 via the wirings 124 to 127. I do. Therefore, even if the IF module 102 fails, the other IF modules 101 and 103 to 106 can transmit / receive data to / from the IF module 100.

次に、IFモジュール102とIFモジュール105とが故障した場合を考える。この場合、IFモジュール101は配線121を介してIFモジュール100とデータの送受信が行え、IFモジュール106は配線127を介してIFモジュール100とデータの送受信が行える。しかし、IFモジュール102とIFモジュール105との間のIFモジュール103、104は正常であっても、IFモジュール100とデータの送受信が行えない。即ち、IFモジュール103、104は正常でも、実質的には故障したと同じになってしまう。   Next, consider a case where the IF module 102 and the IF module 105 fail. In this case, the IF module 101 can transmit / receive data to / from the IF module 100 via the wiring 121, and the IF module 106 can transmit / receive data to / from the IF module 100 via the wiring 127. However, even if the IF modules 103 and 104 between the IF module 102 and the IF module 105 are normal, data cannot be transmitted to and received from the IF module 100. That is, even if the IF modules 103 and 104 are normal, they are substantially the same as if they failed.

そこで、かかる不都合を防止する接続方法として図4に示す方法がある。図4では、IFモジュール102とIFモジュール105が故障しても、IFモジュール103は配線132、121を介してIFモジュール100とデータの送受信が行える。また、IFモジュール104は、配線133、127を介してIFモジュール100とデータの送受信が行える。従って、故障していないIFモジュールは、IFモジュール100とデータの送受信ができるようになる。   Therefore, there is a method shown in FIG. 4 as a connection method for preventing such inconvenience. In FIG. 4, even if the IF module 102 and the IF module 105 fail, the IF module 103 can transmit and receive data to and from the IF module 100 via the wirings 132 and 121. In addition, the IF module 104 can transmit and receive data to and from the IF module 100 via the wires 133 and 127. Therefore, the IF module that has not failed can exchange data with the IF module 100.

特開2006−215645号公報JP 2006-215645 A

しかしながら、耐放射特性の高いインターフェースモジュールは、高価であると共に、2重冗長化、3重冗長化と冗長化数が増えると、配線数の増大による質量、消費電力、部品点数の増大等やコストアップの問題(以下、多冗長化問題と記載する)が生じる。   However, an interface module with high radiation resistance is expensive, and double redundancy, triple redundancy, and the number of redundancy increases, the mass, power consumption, the number of parts, etc. increase due to the increase in the number of wires. Problem (hereinafter referred to as a multi-redundancy problem) occurs.

そこで、本発明の主目的は、信頼性を低下させることなく、安価に多冗長化化問題が克服できるIEEE1394インターフェース回路を提供することを目的とする。   Therefore, a main object of the present invention is to provide an IEEE 1394 interface circuit that can overcome the problem of multiple redundancy at low cost without reducing reliability.

上記課題を解決するため、IEEE1394規格のモジュールからなるバスIFがディジーチェーン方式により接続されて冗長ネットワークを構成する際に、バスIFを含んで、周辺機器と冗長ネットワークとの信号の中継をなすIEEE1394インターフェース回路にかかる発明は、周辺機器との入出力信号を中継するユーザIFと、バスIFの故障を監視する故障判断回路と、を備え、バスIFは、冗長ネットワークに接続可能な入出力ポートを3以上具備し、そのうちの2ポートが当該冗長ネットワークに接続され、かつ、故障判断回路がバスIFの故障を検出した際には、当該バスIFを含む自身のIEEE1394インターフェース回路を冗長ネットワークから離脱させることを特徴とする。   In order to solve the above-described problem, when a bus IF composed of IEEE 1394 standard modules is connected by a daisy chain system to form a redundant network, the IEEE 1394 relays signals between peripheral devices and the redundant network including the bus IF. The invention relating to the interface circuit includes a user IF that relays an input / output signal to / from a peripheral device, and a failure determination circuit that monitors a failure of the bus IF. The bus IF has an input / output port that can be connected to a redundant network. When three or more of them are connected to the redundant network and the failure determination circuit detects a failure of the bus IF, the IEEE 1394 interface circuit including the bus IF is disconnected from the redundant network. It is characterized by that.

本発明によれば、IEEE1394規格のモジュールからなるバスIFを用いても自己診断により故障した場合には、冗長ネットワークから自立的に離脱するので、信頼性を低下させることなく、安価に多重化問題を克服できるようになる。   According to the present invention, even if a bus IF composed of an IEEE 1394 standard module is used, if a failure occurs due to self-diagnosis, it automatically leaves the redundant network. Can be overcome.

IEEE1394インターフェース回路のブロック図である。It is a block diagram of an IEEE1394 interface circuit. IEEE1394インターフェース回路をディジーチェーン方式して冗長ネットワークを構成した際のブロック図である。It is a block diagram when a redundant network is configured by daisy chaining IEEE 1394 interface circuits. 関連技術の説明に適用される配線2重化した場合のブロック図である。It is a block diagram at the time of wiring duplication applied to description of related technology. 関連技術の説明に適用される配線3重化した場合のブロック図である。It is a block diagram at the time of wiring triple applied to description of a related technology.

本発明の実施形態を説明する。図1は、本実施形態にかかるIEEE1394インターフェース回路(IF回路)2のブロック図である。   An embodiment of the present invention will be described. FIG. 1 is a block diagram of an IEEE 1394 interface circuit (IF circuit) 2 according to the present embodiment.

図2は、3つのIF回路2(2a〜2c)がディジーチェーン方式によりデータバスLbを介して本体(データ処理側の回路)のIEEE1394IF(以下、本体IF)3と接続した際のブロック図である。各IF回路2はユーザIF10を介して観測機器等の周辺機器IF4に接続されている。そして、図示しない同期信号に同期して、全てのIF回路2は同期動作している。以下、複数のIF回路2がディジーチェーン方式により配線接続された構成を冗長ネットワークと適宜記載する。   FIG. 2 is a block diagram when the three IF circuits 2 (2a to 2c) are connected to the IEEE 1394IF (hereinafter referred to as the main body IF) 3 of the main body (data processing side circuit) via the data bus Lb by the daisy chain method. is there. Each IF circuit 2 is connected to a peripheral device IF4 such as an observation device via a user IF10. All IF circuits 2 operate in synchronization with a synchronization signal (not shown). Hereinafter, a configuration in which a plurality of IF circuits 2 are wire-connected by a daisy chain method is appropriately described as a redundant network.

図1に示すように、IF回路2は、ユーザIF10、バスIF20、故障判断回路30を備える。ユーザIF10には、マスタ情報を伝送するマスタ通知線Lmが接続されている。また、故障判断回路30には、上流状態通知信号G4を伝送する上流状態通知信号線Ls_U、下流状態通知信号G5を伝送する下流状態通知信号線Ls_Dからなる状態通知信号線Lsが接続されている。ここで、「上流」、「下流」は、図2に示すIF回路に対して左右にIF回路が存在するので、右側を上流とし、左側を下流として識別できるようにする用語である。   As shown in FIG. 1, the IF circuit 2 includes a user IF 10, a bus IF 20, and a failure determination circuit 30. A master notification line Lm for transmitting master information is connected to the user IF 10. Further, the failure determination circuit 30 is connected to a state notification signal line Ls including an upstream state notification signal line Ls_U that transmits the upstream state notification signal G4 and a downstream state notification signal line Ls_D that transmits the downstream state notification signal G5. . Here, “upstream” and “downstream” are terms that allow the right side to be identified as the upstream side and the left side as the downstream side, since the IF circuit is present on the left and right with respect to the IF circuit illustrated in FIG.

なお、全てのIF回路2は同じ構成であるが、中の1つのIF回路2は、データバスLbを介して本体IF3と周辺機器IF4との間でデータを入出力させる権限(中継権限)を持っている。中継権限を持っているIF回路をマスタIF回路、他のIF回路をチェッカIF回路と記載する。   Although all IF circuits 2 have the same configuration, one IF circuit 2 has the authority (relay authority) to input / output data between the main body IF 3 and the peripheral device IF 4 via the data bus Lb. have. The IF circuit having the authority to relay is described as a master IF circuit, and the other IF circuits are described as a checker IF circuit.

以下、説明の都合からIF回路2bをマスタIF回路、IF回路2a、2cをチェッカIF回路とする。このとき、IF回路2aを上流チェッカIF回路、IF回路2cを下流チェッカIF回路と記載する場合がある。また、回路動作を説明する際に「自身のIF回路」という用語を用いる場合があるが、注目しているバスIF等が含まれるIF回路であることを意味する。   Hereinafter, for convenience of explanation, the IF circuit 2b is a master IF circuit, and the IF circuits 2a and 2c are checker IF circuits. At this time, the IF circuit 2a may be described as an upstream checker IF circuit, and the IF circuit 2c may be described as a downstream checker IF circuit. Further, the term “own IF circuit” may be used in the description of the circuit operation, which means that the IF circuit includes the bus IF or the like of interest.

故障判断回路30は、自身が故障したか否かを判断する回路である。この判断結果は、状態通知信号線Lsを介して他のIF回路2に送られる。このとき、自身がマスタIF回路2の場合には、マスタ情報を、マスタ通知線Lmを介して他のIF回路2に出力する。例えば、マスタIF回路2bが故障した際には、、上流チェッカIF回路2aに対してマスタIF回路2bからマスタ情報が出力される。このマスタ情報を受信した上流チェッカIF回路2aは、新たにマスタIF回路2aとなり、IF回路2bは冗長ネットワークから離脱する。   The failure determination circuit 30 is a circuit that determines whether or not the device itself has failed. This determination result is sent to the other IF circuit 2 via the state notification signal line Ls. At this time, if the device itself is the master IF circuit 2, the master information is output to the other IF circuit 2 via the master notification line Lm. For example, when the master IF circuit 2b fails, master information is output from the master IF circuit 2b to the upstream checker IF circuit 2a. The upstream checker IF circuit 2a that has received this master information becomes a new master IF circuit 2a, and the IF circuit 2b leaves the redundant network.

以下、詳細に説明する。ユーザIF10は、周辺機器IF4と接続されると共に、マスタ通知線Lmを中継している。   Details will be described below. The user IF 10 is connected to the peripheral device IF 4 and relays the master notification line Lm.

バスIF20は、3ポート5a〜5cを有する民生品のIEEE1394規格のIFモジュールからなり、データバスLbに接続されている。3つのポートのうち1つのポートは不使用であるが、他のポートはコネクタや配線等を含む接続器を介してデータバスLbに接続されている。   The bus IF 20 is composed of a consumer IEEE 1394 standard IF module having three ports 5a to 5c, and is connected to the data bus Lb. One of the three ports is not used, but the other ports are connected to the data bus Lb via connectors including connectors and wiring.

故障判断回路30は、診断信号生成部31、比較回路32、検出回路33、スイッチユニット34を備える。なお、スイッチユニット34は、上流状態通知信号線Ls_Uを中継する上流スイッチ34aと下流状態通知信号線Ls_Dを中継する下流スイッチ34bとを含んでいる。   The failure determination circuit 30 includes a diagnostic signal generation unit 31, a comparison circuit 32, a detection circuit 33, and a switch unit 34. The switch unit 34 includes an upstream switch 34a that relays the upstream state notification signal line Ls_U and a downstream switch 34b that relays the downstream state notification signal line Ls_D.

診断信号生成部31は、所定の診断信号G1を生成する。この診断信号G1は、バスIF20を介してデータバスLbに出力されると共に、比較回路32に出力される。   The diagnostic signal generator 31 generates a predetermined diagnostic signal G1. The diagnostic signal G1 is output to the data bus Lb via the bus IF 20 and also output to the comparison circuit 32.

比較回路32は、診断信号生成部31から診断信号G1を直接受信すると共に、バスIF20を介してデータバスLbに出力された診断信号G1を受信する。診断信号生成部31から直接受信した診断信号G1を直接診断信号G1、バスIF20を介して受信した診断信号G1を経由診断信号G2と記載する。   The comparison circuit 32 receives the diagnostic signal G1 directly from the diagnostic signal generator 31, and also receives the diagnostic signal G1 output to the data bus Lb via the bus IF 20. The diagnostic signal G1 directly received from the diagnostic signal generator 31 is referred to as a direct diagnostic signal G1, and the diagnostic signal G1 received via the bus IF 20 is referred to as a diagnostic signal G2.

経由診断信号G2は、バスIF20とデータバスLbとを介して比較回路32に入力した診断信号G1である。従って、元の信号は同じであるので、直接診断信号G1と経由診断信号G2との信号内容は同じはずである。しかし、バスIF20、データバスLb、及び、接続器に故障が発生すると、直接診断信号G1と経由診断信号G2との信号内容は異なるようになる。   The route diagnosis signal G2 is the diagnosis signal G1 input to the comparison circuit 32 via the bus IF 20 and the data bus Lb. Therefore, since the original signal is the same, the signal contents of the direct diagnosis signal G1 and the via diagnosis signal G2 should be the same. However, when a failure occurs in the bus IF 20, the data bus Lb, and the connector, the signal contents of the direct diagnostic signal G1 and the via diagnostic signal G2 are different.

そこで、直接診断信号G1と経由診断信号G2との同一性を判断することにより、バスIF20、データバスLb等の故障診断を行う。この判断結果は、診断結果信号G3として、検出回路33及びスイッチユニット34に出力される。   Therefore, failure diagnosis of the bus IF 20, the data bus Lb, etc. is performed by determining the identity of the direct diagnosis signal G1 and the route diagnosis signal G2. This determination result is output to the detection circuit 33 and the switch unit 34 as a diagnosis result signal G3.

なお、診断対象として、バスIF20の他に、データバスLbや接続器を含めたのは以下の理由による。即ち、接続器は、接続端子、配線等により構成され、要所は半田等により物理的・電気的に接続されている。従って、故障箇所としては、端子の接続状態、端子の破損状態、配線の断線、半田付け箇所の接続不良等のように多岐にわたる。しかし、具体的に故障箇所を特定することは困難であり、また特定できても対応ができない場合が多い。このことからバスIF20、接続器、データバスLbをリピータと見なすことが現実的である。かかる理由により、バスIF20の故障診断に対して、接続器により接続されたデータバスLbを介して入力する経由診断信号G3を用いている。   In addition to the bus IF 20, the data bus Lb and connectors are included as diagnostic targets for the following reason. That is, the connector is composed of connection terminals, wiring, and the like, and the important points are physically and electrically connected by solder or the like. Therefore, there are various failure points such as the terminal connection state, the terminal breakage state, the wiring disconnection, and the soldering point connection failure. However, it is difficult to specify the specific fault location, and even if it can be specified, there are many cases where it cannot be dealt with. Therefore, it is realistic to regard the bus IF 20, the connector, and the data bus Lb as repeaters. For this reason, the route diagnosis signal G3 input via the data bus Lb connected by the connector is used for the failure diagnosis of the bus IF 20.

検出回路33には、比較回路32から診断結果信号G3が入力すると共に、上流状態通知信号線Ls_Uを介して上流状態通知信号G4が入力し、下流状態通知信号線Ls_Dを介して下流状態通知信号G5が入力する。   The detection circuit 33 receives the diagnosis result signal G3 from the comparison circuit 32, the upstream state notification signal G4 via the upstream state notification signal line Ls_U, and the downstream state notification signal via the downstream state notification signal line Ls_D. G5 inputs.

そして、検出回路33は、診断結果信号G3、状態通知信号G4,G5に基づき自身のIF回路2が正常か否かを判断する。この判断により自身のIF回路2が正常でない(故障している)と判断した場合には、故障信号G6をユーザIF10に出力する。   Then, the detection circuit 33 determines whether or not its own IF circuit 2 is normal based on the diagnosis result signal G3 and the state notification signals G4 and G5. If it is determined by this determination that the own IF circuit 2 is not normal (failed), a failure signal G6 is output to the user IF 10.

ユーザIF10は、バスIF10とデータ線Ldにより接続されて、バスIF10からのデータを周辺機器IF4に出力し、また周辺機器IF4からのデータをバスIF10に出力する。また、ユーザIF10は、隣接するIF回路のユーザIFとマスタ通知線Lmを介して接続されて、マスタ情報を送受信する。   The user IF 10 is connected to the bus IF 10 via the data line Ld, and outputs data from the bus IF 10 to the peripheral device IF 4 and outputs data from the peripheral device IF 4 to the bus IF 10. The user IF 10 is connected to the user IF of the adjacent IF circuit via the master notification line Lm, and transmits / receives master information.

ユーザIF10は、検出回路33と接続されて、検出回路33から故障信号G6を受信する。この故障信号G6を受信すると、ユーザIF10は自身のIF回路2が故障していると認識して、スイッチユニット34に切離信号G7を出力すると共に、バスIF20に出力禁止信号G9を出力する。切離信号G7は、自身のIF回路2を冗長ネットワークからの切離し(離脱処理)を実行させる信号であり、出力禁止信号G9は、バスIF20とデータバスLbとの間のデータの入出力を停止させる信号である。   The user IF 10 is connected to the detection circuit 33 and receives the failure signal G6 from the detection circuit 33. Upon receiving this failure signal G6, the user IF 10 recognizes that its own IF circuit 2 has failed, and outputs a disconnect signal G7 to the switch unit 34 and also outputs an output inhibition signal G9 to the bus IF 20. The disconnect signal G7 is a signal for executing its own IF circuit 2 to disconnect from the redundant network (detachment process), and the output prohibition signal G9 stops data input / output between the bus IF 20 and the data bus Lb. It is a signal to make.

上流スイッチ34a及び下流スイッチ34bには、比較回路32からの診断結果信号G3が入力すると共に、ユーザIF10から切離信号G7が入力している。   The upstream switch 34a and the downstream switch 34b receive the diagnosis result signal G3 from the comparison circuit 32 and the disconnection signal G7 from the user IF 10.

上流スイッチ34a及び下流スイッチ34bは、ユーザIF10から切離信号G7を受信すると(自身のIF回路2が故障している場合)、状態通知信号線Lsを介して入力した隣接するIF回路2からの状態通知信号G4,G5を、そのまま出力する。即ち、状態通知信号G4,G5が自身のIF回路2をバイパスさせる離脱処理を行う。   When the upstream switch 34a and the downstream switch 34b receive the disconnect signal G7 from the user IF 10 (when the own IF circuit 2 is faulty), the upstream switch 34a and the downstream switch 34b receive signals from the adjacent IF circuit 2 input via the state notification signal line Ls. Status notification signals G4 and G5 are output as they are. In other words, the status notification signals G4 and G5 perform the leaving process for bypassing the IF circuit 2 of itself.

一方、自身のIF回路2が正常な場合には、上流スイッチ34a及び下流スイッチ34bは、比較回路32からの診断結果信号G3を状態通知信号G4,G5として状態通知信号線Lsに出力する。   On the other hand, when the own IF circuit 2 is normal, the upstream switch 34a and the downstream switch 34b output the diagnosis result signal G3 from the comparison circuit 32 to the state notification signal line Ls as the state notification signals G4 and G5.

なお、故障した自身のIF回路2が冗長ネットワークから切り離す際には、当該自身のIF回路2への通電も停止又は削減してもよい。これにより無駄な消費電力が削減できるようになる。   When the faulty own IF circuit 2 is disconnected from the redundant network, the energization of the own IF circuit 2 may be stopped or reduced. Thereby, useless power consumption can be reduced.

ところで、マスタIF回路2に故障が発生した場合には、ユーザIF10から出力禁止信号G9がバスIF20に出力される。これによってバスIF20は、入出力禁止状態となる(離脱処理)。   By the way, when a failure occurs in the master IF circuit 2, the output prohibition signal G9 is output from the user IF 10 to the bus IF 20. As a result, the bus IF 20 is in an input / output prohibited state (withdrawal process).

ユーザIF10は、出力禁止信号G9を出力すると同時に、マスタ通知線Lmを介してマスタ情報G8を上流IF回路2に出力する。   The user IF 10 outputs the output prohibition signal G9 and simultaneously outputs the master information G8 to the upstream IF circuit 2 via the master notification line Lm.

このとき、上流IF回路2は、マスタ通知線Lmを介してマスタ情報G8を受信することになるので、上流IF回路2のユーザIF10は、このマスタ情報G8を受信すると、自身のIF回路2のバスIF20に出力している出力禁止信号G9を停止する。これにより、バスIF20はデータバスLbへのデータの入出力が許可されて、当該上流IF回路2は、チェックIF回路からマスタIF回路に変わる。   At this time, the upstream IF circuit 2 receives the master information G8 via the master notification line Lm. Therefore, when the user IF 10 of the upstream IF circuit 2 receives the master information G8, the upstream IF circuit 2 receives the master information G8. The output inhibition signal G9 output to the bus IF 20 is stopped. Thereby, the bus IF 20 is permitted to input / output data to / from the data bus Lb, and the upstream IF circuit 2 is changed from the check IF circuit to the master IF circuit.

このようにして、マスタIF回路2に故障が発生した際には、このマスタIF回路2を冗長ネットワークから切離し、中継権限を移転させるので、バスIF20が放射線等に対して高い信頼性を持つように設計されていない場合でも信頼性を維持することが可能になる。また、安価な3ポートを有する民生品のIEEE1394規格IFモジュールが利用でき、かつ、冗長構成も2重化するだけで3重以上の構成と同等の信頼性が確保でき、IEEE1394インターフェース回路を安価に提供できるようになる。   Thus, when a failure occurs in the master IF circuit 2, the master IF circuit 2 is disconnected from the redundant network and the relay authority is transferred, so that the bus IF 20 has high reliability with respect to radiation or the like. Even if it is not designed, reliability can be maintained. In addition, an inexpensive IEEE 1394 standard IF module with 3 ports can be used, and the redundancy equivalent to a duplex configuration can be ensured to ensure the same reliability as a triple or more configuration, making the IEEE 1394 interface circuit inexpensive. Can be provided.

加えて、冗長数を少なくできるため、配線数の削減、軽量化、部品点数の削減が可能になると共に、故障したIEEE1394インターフェース回路への電力供給が停止又は削減できるので消費電力の削減が可能になる。   In addition, since the number of redundancy can be reduced, the number of wires can be reduced, the weight can be reduced, and the number of parts can be reduced. Also, the power supply to the failed IEEE 1394 interface circuit can be stopped or reduced, so that the power consumption can be reduced. Become.

2(2a〜2c) IEEE1394インターフェース回路(IF回路)
3 本体IF
4 周辺機器IF
5a〜5c ポート
10 ユーザIF
20 バスIF
30 故障判断回路
31 診断信号生成部
32 比較回路
33 検出回路
34 スイッチユニット
34a 上流スイッチ
34b 下流スイッチ
2 (2a to 2c) IEEE 1394 interface circuit (IF circuit)
3 Body IF
4 Peripheral device IF
5a-5c Port 10 User IF
20 Bus IF
30 Failure determination circuit 31 Diagnostic signal generation unit 32 Comparison circuit 33 Detection circuit 34 Switch unit 34a Upstream switch 34b Downstream switch

Claims (5)

IEEE1394規格のモジュールからなるバスIFがディジーチェーン方式により接続されて冗長ネットワークを構成する際に、前記バスIFを含んで、周辺機器と前記冗長ネットワークとの信号の中継をなすIEEE1394インターフェース回路であって、
前記周辺機器との入出力信号を中継するユーザIFと、
前記バスIFの故障を監視する故障判断回路と、を備え、
前記バスIFは、前記冗長ネットワークに接続可能な入出力ポートを3以上具備し、そのうちの2ポートが当該冗長ネットワークに接続され、かつ、
前記故障判断回路が前記バスIFの故障を検出した際には、当該バスIFを含む自身の前記IEEE1394インターフェース回路を前記冗長ネットワークから離脱させることを特徴とするIEEE1394インターフェース回路。
An IEEE 1394 interface circuit that relays signals between peripheral devices and the redundant network, including the bus IF, when a bus IF composed of IEEE 1394 standard modules is connected by a daisy chain method to form a redundant network. ,
A user IF that relays input / output signals to and from the peripheral device;
A failure determination circuit for monitoring a failure of the bus IF,
The bus IF includes three or more input / output ports connectable to the redundant network, two of which are connected to the redundant network, and
When the failure determination circuit detects a failure of the bus IF, the IEEE 1394 interface circuit disconnects the IEEE 1394 interface circuit including the bus IF from the redundant network.
請求項1に記載のIEEE1394インターフェース回路であって、
前記故障判断回路が前記離脱処理を行う際に、自身の前記IEEE1394インターフェース回路への電力供給を停止又は削減させることを特徴とするIEEE1394インターフェース回路。
An IEEE 1394 interface circuit according to claim 1, comprising:
An IEEE 1394 interface circuit that stops or reduces power supply to the IEEE 1394 interface circuit when the failure determination circuit performs the detachment process.
請求項1又は2に記載のIEEE1394インターフェース回路であって、
前記故障判断回路は、
自身の故障を診断する際に用いる診断信号を生成する診断信号生成部と、
前記診断信号を、前記バスIFを介して前記冗長ネットワークから受信し、これを経由診断信号として、前記診断信号と前記経由診断信号との信号同一性を比較し、その比較結果を診断結果信号として出力する比較回路と、
前記診断結果信号が前記診断信号と前記経由診断信号との信号が非同一であることを示す場合には、前記ユーザIFを介して前記バスIFに出力禁止信号を出力して、自身の前記IEEE1394インターフェース回路を前記冗長ネットワークから離脱させることを特徴とするIEEE1394インターフェース回路。
An IEEE 1394 interface circuit according to claim 1 or 2,
The failure determination circuit includes:
A diagnostic signal generator for generating a diagnostic signal for use in diagnosing its own fault;
The diagnostic signal is received from the redundant network via the bus IF, and as a via diagnostic signal, the signal identity of the diagnostic signal and the via diagnostic signal is compared, and the comparison result is used as a diagnostic result signal. A comparator circuit to output,
When the diagnosis result signal indicates that the diagnosis signal and the route diagnosis signal are not the same, an output prohibition signal is output to the bus IF via the user IF, and the IEEE1394 of its own is output. An IEEE 1394 interface circuit, wherein the interface circuit is disconnected from the redundant network.
請求項3に記載のIEEE1394インターフェース回路であって、
前記故障判断回路は、
隣接する前記IEEE1394インターフェース回路と接続されて、自己の故障状態を示す状態通知信号を伝送する状態通知信号線と、
前記状態通知信号線を中継するスイッチユニットと、
前記診断結果信号と前記状態通知信号とを受信し、これらに基づき自身の前記IEEE1394インターフェース回路が故障を示していることを示す故障信号を前記ユーザIFに出力する検出回路と、を備え、
前記ユーザIFは、前記故障信号を受信しない場合には、前記状態通知信号線により隣接の前記IEEE1394インターフェース回路からの前記状態通知信号を、そのまま逆方向の隣接する前記IEEE1394インターフェース回路に伝送させ、前記故障信号を受信した場合には、前記状態通知信号線に前記診断結果信号を前記状態通知信号として隣接する前記IEEE1394インターフェース回路に伝送させる回路切替えを前記スイッチユニットに行わせる切離信号を出力することを特徴とするIEEE1394インターフェース回路。
An IEEE 1394 interface circuit according to claim 3, comprising:
The failure determination circuit includes:
A status notification signal line that is connected to the adjacent IEEE 1394 interface circuit and transmits a status notification signal indicating its own fault status;
A switch unit that relays the status notification signal line;
A detection circuit that receives the diagnosis result signal and the status notification signal, and outputs a failure signal to the user IF indicating that the IEEE 1394 interface circuit of the own device indicates a failure based on the diagnosis result signal and the status notification signal;
When the user IF does not receive the failure signal, the user IF transmits the status notification signal from the adjacent IEEE 1394 interface circuit to the adjacent IEEE 1394 interface circuit in the reverse direction through the status notification signal line, and When a failure signal is received, a disconnection signal for causing the switch unit to perform circuit switching for transmitting the diagnosis result signal to the adjacent IEEE 1394 interface circuit as the state notification signal on the state notification signal line is output. IEEE 1394 interface circuit characterized by the above.
請求項4に記載のIEEE1394インターフェース回路であって、
前記ユーザIFに複数の前記IEEE1394インターフェース回路のうちで、前記周辺機器と冗長ネットワークとのデータを入出力できる中継権限を示すマスタ情報を伝送するマスタ通知線が接続されて、前記故障信号により自身の前記IEEE1394インターフェース回路が故障していると判断した際には、前記マスタ通知線を介して前記マスタ情報を出力することを特徴とするIEEE1394インターフェース回路。
An IEEE 1394 interface circuit according to claim 4, comprising:
Of the plurality of IEEE1394 interface circuits, a master notification line is connected to the user IF to transmit master information indicating a relay authority capable of inputting and outputting data between the peripheral device and the redundant network. When determining that the IEEE 1394 interface circuit is faulty, the master information is output via the master notification line.
JP2014224049A 2014-11-04 2014-11-04 IEEE1394 interface circuit Pending JP2016091252A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014224049A JP2016091252A (en) 2014-11-04 2014-11-04 IEEE1394 interface circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014224049A JP2016091252A (en) 2014-11-04 2014-11-04 IEEE1394 interface circuit

Publications (1)

Publication Number Publication Date
JP2016091252A true JP2016091252A (en) 2016-05-23

Family

ID=56019357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014224049A Pending JP2016091252A (en) 2014-11-04 2014-11-04 IEEE1394 interface circuit

Country Status (1)

Country Link
JP (1) JP2016091252A (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57114901A (en) * 1981-01-07 1982-07-17 Hitachi Ltd Plant controller
JPS6231234A (en) * 1985-08-02 1987-02-10 Hitachi Ltd Optical remote input/output device
JPH06284477A (en) * 1993-03-29 1994-10-07 Yokogawa Electric Corp Controller
JPH0816421A (en) * 1994-07-04 1996-01-19 Hitachi Ltd Electronic device with simplex/duplex switching input/ output port, and fault tolerance system
JPH09214457A (en) * 1996-01-30 1997-08-15 Nec Eng Ltd System for evaluating fault of repeater
JPH09319474A (en) * 1996-05-31 1997-12-12 Nec Corp Power source controller for multiprocessor system
JP2006215645A (en) * 2005-02-01 2006-08-17 Xanavi Informatics Corp Vehicle mounted electronic apparatus, failure detection method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57114901A (en) * 1981-01-07 1982-07-17 Hitachi Ltd Plant controller
JPS6231234A (en) * 1985-08-02 1987-02-10 Hitachi Ltd Optical remote input/output device
JPH06284477A (en) * 1993-03-29 1994-10-07 Yokogawa Electric Corp Controller
JPH0816421A (en) * 1994-07-04 1996-01-19 Hitachi Ltd Electronic device with simplex/duplex switching input/ output port, and fault tolerance system
JPH09214457A (en) * 1996-01-30 1997-08-15 Nec Eng Ltd System for evaluating fault of repeater
JPH09319474A (en) * 1996-05-31 1997-12-12 Nec Corp Power source controller for multiprocessor system
JP2006215645A (en) * 2005-02-01 2006-08-17 Xanavi Informatics Corp Vehicle mounted electronic apparatus, failure detection method

Similar Documents

Publication Publication Date Title
US6466539B1 (en) Bus system
CN102713773B (en) For the security module of automation equipment
US7917675B2 (en) Method and apparatus for interconnecting modules
JP4782823B2 (en) User terminal, master unit, communication system and operation method thereof
KR20190089457A (en) Integrated circuit and battery management system including the same
US20170212490A1 (en) Control and data-transfer system, gateway module, i/o module, and method for process control
CN107453913B (en) Gateway redundancy method with high-speed communication between processors
US7493524B2 (en) Network with redundancy properties, a branching unit for a user device in a network, redundancy manager for a network with redundancy properties and method for operating a network with redundancy properties
CN103729333A (en) Backplane bus structure sharing multiple channel time slots and implementation method thereof
JP5706347B2 (en) Redundant control system
JP2016054617A (en) Power supply system and abnormality detection method
CN109542834B (en) Method for determining connection error of NC chip and NC chip
EP2741447B1 (en) Programmable logic controller communication system
KR102066887B1 (en) System for Motor Control Center having Redundant Protection Control Module
WO2019129196A1 (en) Fault-tolerant control method, system and device for electric motor controller, and storage medium
JP2014011640A (en) Network management system
JP2016091252A (en) IEEE1394 interface circuit
US9172597B2 (en) Data combiner and splitter
CN112422175B (en) Cascade device
RU2705421C1 (en) Method of transmitting data over a bus, a communication system for realizing said method and an automatic protection device for preventing an emergency situation at a control object
KR101077678B1 (en) Plant multiplexing control system using serial communication
CN108650101B (en) Data transmission method and equipment
US8671300B2 (en) Processing unit, process control system and control method
JP2010238000A (en) Device for bus connection/disconnection of module
TWI423638B (en) Communication system, test device, communication device, communication method, and test method

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160209