JP2012235376A

JP2012235376A - 電子回路及び光受光回路

Info

Publication number: JP2012235376A
Application number: JP2011103477A
Authority: JP
Inventors: Yoshiyuki Sugimoto; 良之杉本
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2011-05-06
Filing date: 2011-05-06
Publication date: 2012-11-29
Also published as: US8742852B2; US20120281991A1

Abstract

【課題】入出力信号のオフセットを補償して、入力電流が増大しても増幅動作を行うことができる電子回路及び光受光回路を提供する。
【解決手段】本発明の電子回路３０は、相補的な入力電流を、相補的な電圧信号に変換して出力する差動トランスインピーダンスアンプ１０と、出力を入力し、出力が差動トランスインピーダンスアンプ１０の入力に接続される差動回路１８であって、差動回路１８の電流源Ｉｓ５が入力電流の平均値Ｉ２に基づいて制御される差動回路１８と、を備えることを特徴とする。
【選択図】図６

Description

本発明は、電子回路及び光受光回路に関する。

従来、電流を電圧に差動増幅する電子回路が知られている。例えば、特許文献１には、出力のオフセットを検出してフィードバックすることにより、入力される相補信号間のオフセットを低減させる差動増幅回路が開示されている。

特許文献２には、入力側でピークを検出した信号を用いて、フィードフォワードでオフセットを補償する光受信回路が開示されている。

特許文献３には、正相入力信号及び逆相入力信号のいずれか一方の平均値と、他方の平均値を所定の基準電圧で反転して得られた平均値検出信号との差電圧に応じた電流を、負荷抵抗対に流れる電流より引き抜くことにより、フィードフォワードでオフセットを補償する差動増幅器が開示されている。

特許文献４には、低域通過フィルタにより検出される差動出力信号の所定の低域カットオフ周波数以下の電圧をフィードバックして、入力のバイアスをバランスさせることにより、オフセットを補償する差動増幅器が開示されている。

特開２００３−１６８９３３号公報特開２００３−２６４４３７号公報特開２０１０−２７８７５３号公報特開平０７−２４０６４０号公報

差動増幅回路の入力や出力にオフセットが発生すると、特性が劣化する場合がある。また、入力電流が増大すると、差動増幅回路の増幅動作が不安定になる場合がある。

本発明は、上記課題に鑑みなされたものであり、入出力信号のオフセットを補償して、入力電流が増大しても増幅動作を行うことが可能な電子回路及び光受光回路を提供することを目的とする。

本発明の電子回路は、相補的な入力電流を、相補的な電圧信号に変換して出力する差動トランスインピーダンスアンプと、前記出力を入力し、出力が前記差動トランスインピーダンスアンプの入力に接続される差動回路であって、前記差動回路の電流源が前記入力電流の平均値に基づいて制御される差動回路と、を備えることを特徴とする。

これにより、入出力信号のオフセットを補償することができる。入力電流が増大しても、増幅動作が不安定になることを防ぐことができる。

上記構成において、前記差動回路は、それぞれのコレクタが前記差動トランスインピーダンスアンプの入力に接続され、オープンコレクタ型の出力を行うトランジスタ対を有する構成としてもよい。

上記構成において、前記差動トランスインピーダンスアンプは、差動増幅回路と、前記差動増幅回路の出力を受ける一対のエミッタフォロワ回路と、各々の一端が前記一対のエミッタフォロワ回路の出力に接続され、各々の他端が前記差動増幅回路の入力に接続される一対の抵抗と、を有する構成としてもよい。

本発明の光受光回路は、受信する相補的な光信号に応じて相補的な光電流を出力する一対の受光素子と、前記一対の受光素子が出力する前記相補的な光電流を、相補的な電圧信号に変換して出力する差動トランスインピーダンスアンプと、前記電圧信号を入力し、出力が前記差動トランスインピーダンスアンプの入力に接続される差動回路であって、前記差動回路の電流源が前記光電流の平均値に基づいて制御される差動回路と、を備えることを特徴とする。

上記構成において、前記一対の受光素子が出力する一対の光電流の平均値を検出する検出回路を備え、前記電流源は、前記検出回路が検出する前記一対の光電流の平均値に基づいて制御される構成としてもよい。

上記構成において、前記一対の受光素子が出力する一対の光電流の和を検出する検出回路を備え、前記電流源は、前記検出回路が検出する前記一対の光電流の和に基づいて制御される構成としてもよい。

上記構成において、前記差動トランスインピーダンスアンプの相補的電圧信号の平均値を検出する検出回路を備え、前記電流源は、前記検出回路が検出する前記差動トランスインピーダンスアンプの相補的電圧信号の平均値に基づいて制御される構成としてもよい。

本発明によれば、入出力信号のオフセットを補償して、入力電流が増大しても増幅動作を行うことができる。

図１は、比較例に係る光受光回路の回路図である。図２は、比較例に係るトランスインピーダンスアンプの回路図である。図３は、比較例に係るオフセット補償回路を備えるトランスインピーダンスアンプの回路図である。図４は、比較例に係る入出力のオフセットが生じる場合のシミュレーション結果の一例を示すグラフである。図５は、比較例に係るトランジスタのベースに入力される入力電流の変化に対する特性の変化を示すグラフである。図６は、実施例１に係るオフセット補償回路を備えるトランスインピーダンスアンプの回路図である。図７は、実施例１に係るオフセット補償回路を備えるトランスインピーダンスアンプの回路図である。図８は、実施例１に係る図７のトランスインピーダンスアンプが有するトランジスタのコレクタ電流の、入力電流に対する変化を示すグラフである。図９は、実施例１に係るトランジスタのコレクタ−ベース間電圧の入力電流に対する変化のシミュレーション結果の一例を示すグラフである。図１０は、実施例１に係る差動入力の和を検出する構成の一例を示す説明図である図１１は、実施例１に係る差動入力の和を検出する構成の一例を示す説明図である

実施例との比較のため、比較例を説明する。デジタルコヒーレント技術を適用した、例えばＤＰ−ＱＰＳＫ（ＤｕａｌＰｏｌａｒｉｚａｔｉｏｎ−ＱｕａｄｒａｔｕｒｅＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）方式等の光通信方式では、フォトダイオード（ＰＤ）等の受光素子及びトランスインピーダンスアンプ（ＴＩＡ）で構成される光電気変換部の前段にハイブリッドとよばれる光学処理系が接続され、位相変調された光信号が強度変調の信号に変換される。光信号は、正相信号であるＰｉｎとその逆相信号であるＰｉｎ’とから構成される一対の相補信号に変換される。変換後の光信号のＳＮ比を最大とするために、例えば、２つのＰＤを並列にＴＩＡに接続して、差動型のＴＩＡとする構成が考えられる。

図１を参照して、光受光回路１００の構成の一例を説明する。図１は、比較例に係る光受光回路１００の回路図である。図１のように、光受光回路１００は、一対の受光素子ＰＤ１及びＰＤ２と、ＴＩＡ１０と、を備える。ＴＩＡ１０の入力には、ＰＤ１及びＰＤ２が並列に接続されている。ＰＤ１及びＰＤ２は、共通の電源Ｖｃｃと接続され、それぞれ光信号Ｐｉｎ及びＰｉｎ’を受信する。ＰＤ１及びＰＤ２は、受信する相補的な光信号Ｐｉｎ及びＰｉｎ’に応じて相補的な光電流を出力する。ＴＩＡ１０は、増幅した正相信号及び逆相信号をそれぞれ出力端子Ｏｕｔｐ及びＯｕｔｎに出力する。このとき、例えばハイブリッドからの光入力のアンバランスや、ＰＤ１とＰＤ２との間の受光感度のアンバランスのため、相補信号間のオフセットが大きくなる場合がある。

図２を参照して、ＴＩＡ１０の構成の一例を説明する。図２は、比較例に係るＴＩＡ１０の回路図である。図２のように、ＴＩＡ１０は、入力端子Ｉｎｐ及びＩｎｎと、出力端子Ｏｕｔｐ及びＯｕｔｎと、差動増幅回路１２と、エミッタフォロワ回路１４と、帰還抵抗Ｒ３及びＲ４と、を備える。入力端子Ｉｎｐ及びＩｎｎには、正相信号及び逆相信号からなる一対の相補信号が入力される。出力端子Ｏｕｔｐ及びＯｕｔｎは、それぞれ差動増幅した正相信号及び逆相信号からなる一対の相補信号を出力する。

差動増幅回路１２は、トランジスタＱ１及びＱ２と、抵抗Ｒ１及びＲ２と、電流源Ｉｓ１と、を有する。トランジスタＱ１のベースは、入力端子Ｉｎｐと接続される。トランジスタＱ１のエミッタは、電流源Ｉｓ１の一端と接続される。トランジスタＱ１のコレクタは、直列に接続される抵抗Ｒ１を介して、電源Ｖｃｃと接続される。トランジスタＱ２のベースは、入力端子Ｉｎｎと接続される。トランジスタＱ２のエミッタは、トランジスタＱ１のエミッタと同様に、電流源Ｉｓ１の一端と接続される。トランジスタＱ２のコレクタは、直列に接続される抵抗Ｒ２を介して、電源Ｖｃｃと接続される。電流源Ｉｓ１の他端は、グランドと接地される。

エミッタフォロワ回路１４は、トランジスタＱ３及びＱ４と、電流源Ｉｓ２及びＩｓ３と、を有する。トランジスタＱ３のベースは、トランジスタＱ１のコレクタと接続される。トランジスタＱ３のエミッタは、出力端子Ｏｕｔｎ、電流源Ｉｓ２の一端、及び帰還抵抗Ｒ３の一端と接続される。トランジスタＱ３のコレクタは、電源Ｖｃｃと接続される。トランジスタＱ４のベースは、トランジスタＱ２のコレクタと接続される。トランジスタＱ４のエミッタは、出力端子Ｏｕｔｐ、電流源Ｉｓ３の一端、及び帰還抵抗Ｒ４の一端と接続される。トランジスタＱ４のコレクタは、電源Ｖｃｃと接続される。電流源Ｉｓ２及びＩｓ３の他端は、電流源Ｉｓ１の他端とグランドとの間に接続される。帰還抵抗Ｒ３及びＲ４の他端は、それぞれトランジスタＱ１及びＱ２のベースと接続される。

図１に示すＰｉｎとＰｉｎ’の差、ＰＤ１とＰＤ２との特性の差、又は、図２に示すＴＩＡ１０が備える素子のばらつきによって、ＴＩＡ１０又はＴＩＡ１０を前置回路とするＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）には、入力や出力にオフセットが発生してしまう。これにより、ＴＩＡ１０の特性が劣化する場合がある。そのため、入力や出力のオフセットを補償することが求められる。

図３を参照して、入出力のオフセットを補償するオフセット補償回路を備えるＴＩＡ２０の構成の一例を説明する。図３は、比較例に係るオフセット補償回路を備えるＴＩＡ２０の回路図である。ＴＩＡ２０は、図２のＴＩＡ１０に対して、トランジスタＱ５及びＱ６と、電流源Ｉｓ４と、からなる差動回路１６が追加されている。差動回路１６がオフセット補償回路として機能する。トランジスタＱ５及びＱ６のベースには、出力又は入力より検出したオフセット信号Ｉ５及びＩ６が入力される。これにより、入出力のオフセットを補償する。

差動回路１６は、トランジスタＱ５及びＱ６のコレクタ電圧が等しくなるように動作させることで、オフセットを補償する。しかしながら、入力光強度ＰｉｎとＰｉｎ’とに大きな差が存在する場合、あるいは、ＰＤ１とＰＤ２が本質的に有する素子特性のバラツキ等により入力オフセットが大きくなる場合がある。差動回路１６をもってしてもかかる大きな入力オフセットを補償しきれない場合があり、このとき、トランジスタＱ１及びＱ２は、それぞれのコレクタ電流が等しくない状態で動作してしまうため、線形で動作できる入力電流範囲が狭くなってしまう。

図４を参照して、比較例に係る入出力のオフセットが生じる場合のシミュレーション結果の一例を説明する。図４は、図３のトランジスタＱ１及びＱ２のコレクタ電流の、入力電流に対する変化を示すグラフである。図４の横軸は入力電流、縦軸はコレクタ電流である。このシミュレーションでは、入力電流の平均に対して２０％のオフセットが生じる場合（例えば、Ｉｎｐに＋１０％、Ｉｎｎに−１０％のオフセットが生じる場合）を想定している。また、図３のオフセット信号Ｉ５及びＩ６として、後述する図７のフィードバックの構成と同様に、出力端子Ｏｕｔｐ及びＯｕｔｎの信号をそれぞれフィードバックさせた信号を想定している。図４では、コレクタ電流の最大値が２となるように規格化した値を示している。

図４において、黒丸を結ぶ実線２４及び白丸を結ぶ実線２６は、それぞれトランジスタＱ１及びＱ２のコレクタ電流の変化を示す。入力電流にオフセットがある場合に、トランジスタＱ１及びＱ２のコレクタ電流はアンバランスとなる。トランジスタＱ５及びＱ６のコレクタ電流は、トランジスタＱ１及びＱ２のアンバランスをキャンセルするように制御される。よって、出力信号のオフセットはキャンセルされる。しかしながら、トランジスタＱ１及びＱ２のコレクタ電流のアンバランスはキャンセルされず変化しない。よって、図４のように、入力電流が増えるにしたがって、トランジスタＱ１及びＱ２のコレクタ電流の差は大きくなる。入力電流が大きいところでは、トランジスタＱ１及びＱ２の一方にだけ多くの電流が流れるため、出力の歪みが大きくなってしまう。

図２に戻り、比較例をさらに説明する。図２において、入力端子Ｉｎｐ及びＩｎｎに、それぞれ直流の入力電流Ｉｉｎが入力される場合、入力端子Ｉｎｐ及びＩｎｎの電圧の平均値である入力電圧Ｖｉｎは、以下の式（１）で表わされる。
Ｖｉｎ＝Ｖｃｃ−ＲＬ×（Ｉ１÷２）−Ｖｂｅ＋Ｉｉｎ×ＲＦ式（１）
ここで、ＲＬは抵抗Ｒ１及びＲ２の抵抗値である。Ｉ１は電流源Ｉｓ１を流れる電流値である。Ｖｃｃは電源Ｖｃｃの電圧値である。ＶｂｅはトランジスタＱ３及びＱ４のベース−エミッタ間の電圧値である。式（１）より、入力電圧Ｖｉｎ、すなわち、トランジスタＱ１及びＱ２のベース電圧は、Ｉｉｎに比例して上昇することになる。一方、トランジスタＱ１及びＱ２のコレクタ電圧Ｖｃは、以下の式（２）で表わされる。
Ｖｃ＝Ｖｃｃ−ＲＬ×（Ｉ１÷２）式（２）
式（２）より、Ｖｃは一定値である。よって、式（１）より、Ｉｉｎが大きくなると、Ｖｉｎが大きくなる。このとき、トランジスタＱ１及びＱ２は、コレクタ−エミッタ間電圧（以下Ｖｃｅ）が小さくなって飽和領域に達するため、所望の増幅動作が不安定になってしまう。

図５は、比較例に係るトランジスタＱ１（又はＱ２）のベースに入力される入力電流Ｉｉｎの変化に対する特性の変化を示すグラフである。図５において、横軸はベースに入力される入力電流Ｉｉｎ［ｍＡ］を示し、縦軸は電流［ｍＡ］、電圧［Ｖ］を示す。破線３０及び実線３２は、それぞれトランジスタＱ１（又はＱ２）のコレクタ電流Ｉｃ及びベースに入力されるバイアス電流Ｉｂの変化を示す。太線３４及び点線３６は、それぞれ入力電圧Ｖｉｎ及びコレクタ−エミッタ間電圧Ｖｃｅの変化を示す。

図５のように、差動入力が全く同一条件で印加される場合、横軸に示す入力バイアス電流Ｉｉｎの増加につれてその入力電圧Ｖｉｎが増加する。Ｉｉｎが約２．５ｍＡより大きくなると、トランジスタＱ１（又はＱ２）のベースにバイアス電流Ｉｂが流れ始め、太線３４で示すようにＶｉｎの傾きが変化して増加傾向が緩和される。Ｉｃは、入力電流Ｉｉｎが０ｍＡ〜約２．５ｍＡの範囲において、Ｉｂが小さい場合にはその大きさを考慮する必要がないため、破線３０で示すように、電流源Ｉｓ１に流れる電流の１／２の大きさ（約２．５ｍＡ）の電流が流れる。しかしながら、入力電流Ｉｉｎが約２．５ｍＡから５ｍＡの範囲において、実線３２で示すようにＩｂが大きくなると、電流源Ｉｓ１を流れる電流はＩｂを吸収するため、Ｉｃはその分減少する。このとき、トランジスタＱ１（又はＱ２）のＶｃｅは、点線３６で示すように、ほぼ０となる。これにより、トランジスタＱ１（又はＱ２）は飽和領域に達するため、所望の増幅動作が不安定になってしまう。

このように、ＴＩＡのような電子回路及び光受光回路では、入出力のオフセットを補償することが求められている。また、入力電流が増大しても増幅動作を可能とすることが求められている。以下に、上記２つの課題を解決する本発明の実施例について、図面を用いて詳細に説明する。

図６を参照して、実施例１に係るオフセット補償回路を備える光受光回路の構成の一例を説明する。図６は、実施例１に係るオフセット補償回路を備える光受光回路１１０の回路図である。図６において、先に説明した構成と同一の構成については、同一の符号を付して以下の説明を省略する。図６のように、光受光回路１１０は、ＴＩＡ４０と、ＰＤ１及びＰＤ２と、を備える。ＴＩＡ４０は、図２に示すＴＩＡ１０と、差動回路１８とを備える。差動回路１８は、トランジスタＱ７及びＱ８と、電流源Ｉｓ５と、を有し、オフセット補償回路として機能する。

図６のＴＩＡ４０のように、ＴＩＡ１０の入力側に、トランジスタＱ７及びＱ８からなる差動対が接続される。トランジスタＱ７及びＱ８は、コレクタが入力端子Ｉｎｐ及びＩｎｎにそれぞれ接続され、エミッタが共に電流源Ｉｓ５に接続される。トランジスタＱ７及びＱ８のベースには、オフセットを補償するための信号Ｉ３及びＩ４がそれぞれ入力される。トランジスタＱ７及びＱ８からなる差動対を流れる電流の和であって、電流源Ｉｓ５を流れる電流（以下、共通電流）の大きさは、電流源Ｉｓ５に入力される制御信号Ｉ２により制御される。制御信号Ｉ２は、入力電流の和に比例した信号である。図６のＴＩＡ４０の構成によれば、ＴＩＡ１０の入力側でオフセットを補償することができる。オフセットを補償するときのＴＩＡ１０の差動対のバイアスのアンバランスを抑圧することができる。

図７を参照して、実施例１に係るオフセット補償回路を備える光受光回路の具体例を説明する。図７は、実施例１に係るオフセット補償回路を備える光受光回路１２０の回路図である。図７において、先に説明した構成と同一の構成については、同一の符号を付して以下の説明を省略する。図７のように、光受光回路１２０は、ＴＩＡ６０と、ＰＤ１及びＰＤ２と、を備える。ＴＩＡ６０は、ＴＩＡ１０と、アンプ５０及び５２と、オフセット補償回路として機能する差動回路１８と、を備える。アンプ５０は、例えばリミッティングアンプであり、ＴＩＡ１０が出力する微小な差動信号を一定の電圧に増幅して、アンプ５２に出力する。アンプ５２は、アンプ５０から入力される差動信号を増幅して、出力端子Ｏｕｔｐ及びＯｕｔｎと、差動回路１８が有するアンプ５４とに出力する。

差動回路１８は、アンプ５４と、コンデンサＣ１及びＣ２と、トランジスタＱ７及びＱ８からなる差動対と、トランジスタＱ９と、アンプ５６と、抵抗Ｒ５及びＲ６と、を備える。アンプ５４は、アンプ５２から入力される差動信号からオフセット信号を補償する信号を生成して、トランジスタＱ７及びＱ８からなる差動対に出力する。コンデンサＣ１及びＣ２は、アンプ５４が出力する信号から電圧変動等のノイズを除去する。トランジスタＱ７及びＱ８からなる差動対は、図６と同様である。

トランジスタＱ９、コンデンサＣ３、アンプ５６並びに抵抗Ｒ５及びＲ６は、図６の電流源Ｉｓ５に相当する。アンプ５６は、入力端子Ｉｎｐ、Ｉｎｎの平均の電位を検知、増幅して、トランジスタＱ９に出力する。コンデンサＣ３は、アンプ５６が出力する信号から電圧変動等のノイズ、あるいは、入力端子Ｉｎｐ、Ｉｎｎに現れる信号周波数成分を除去する。トランジスタＱ９は、アンプ５６が出力する信号がベースに入力され、ベースに入力される信号に応じた電流がコレクタ−エミッタ間を流れる。

差動回路１８において、入力端子Ｉｎｐ及びＩｎｎに現れる差動入力の平均値の上昇が、抵抗Ｒ５及びＲ６を介してアンプ５６で検出される。差動入力の平均値が上昇すると、トランジスタＱ７及びＱ８からなる差動対を流れるコレクタ電流が大きくなる。すなわち、差動入力の一部の電流は、トランジスタＱ７及びＱ８からなる差動対に引き抜かれるため、入力信号の平均値の上昇が抑圧される。よって、線形で動作できる入力信号の範囲が狭くならず、安定したバイアスで動作させることができる。

図８を参照して、実施例１に係る入出力のオフセットが生じる場合のシミュレーション結果の一例を説明する。図８は、実施例１に係る図７のＴＩＡ１０が有するトランジスタＱ１及びＱ２のコレクタ電流の、入力電流に対する変化を示すグラフである。図８の横軸は入力電流、縦軸はコレクタ電流である。シミュレーションにおいて入出力のオフセットが生じる条件は、図４で説明したシミュレーションの条件と同じとしている。また、図８では、図４と同様にコレクタ電流の最大値が２となるように規格化した値を示している。図８において、黒丸で示されている各解析点を結んだ実線３２及び３４は、それぞれトランジスタＱ１及びＱ２のコレクタ電流の変化を示す。実線３２及び３４のように、トランジスタＱ１及びＱ２のコレクタ電流は、入力電流に対して共に一定となっている。よって、差動入力に大きなオフセットが生じている場合であっても、入力レベルの上昇が抑圧されてオフセットが好適補償される。

図９を参照して、実施例１に係るトランジスタＱ１及びＱ２のコレクタ−ベース間電圧の入力電流に対する変化のシミュレーション結果を説明する。図９は、実施例１に係るトランジスタＱ１及びＱ２のコレクタ−ベース間電圧の入力電流に対する変化のシミュレーション結果の一例を示すグラフである。図９の横軸は入力電流［ｍＡ］、縦軸はトランジスタＱ１及びＱ２のコレクタ−ベース間電圧［Ｖ］である。このシミュレーションでは、入力電流にアンバランスがなく、トランジスタＱ１及びＱ２には同じ大きさの入力電流が流れると仮定している。図９の実線３８は、図７に示すＴＩＡ６０のコレクタ−ベース間電圧の入力電流に対する変化を示している。実線３８より、コレクタ−ベース電圧の低下が抑圧されている。よって、ＴＩＡ６０は、飽和領域に達することなく、増幅動作を行うことができる。これに対して、図９の破線３６は、図７に示すＴＩＡ６０から、破線２９で囲った部分の構成（抵抗Ｒ５及びＲ６並びにアンプ５６）を除いた場合のコレクタ−ベース間電圧の入力電流に対する変化を示している。破線３６より、入力電流が増加すると、コレクタ・ベース電圧が負になってしまう。この場合、トランジスタＱ１及びＱ２は飽和領域に達して、ＴＩＡ６０は所望の増幅動作を行うことができない。

実施例１によれば、電子回路であるＴＩＡ４０は、図６のように、差動トランスインピーダンスアンプであるＴＩＡ１０と、差動回路１８と、を備える。ＴＩＡ１０は、相補的な入力電流を、相補的な電圧信号に変換して出力する。オフセット補償回路として機能する差動回路１８は、ＴＩＡ１０の出力を入力し、出力がＴＩＡ１０の入力に接続される差動回路であって、差動回路１８の電流源Ｉｓ５が入力電流の平均値である信号Ｉ２に基づいて制御される。これにより、ＴＩＡ１０の入力側でオフセットを補償することができる。

実施例１によれば、差動回路１８は、図６のように、それぞれのコレクタがＴＩＡ１０の入力に接続され、オープンコレクタ型の出力を行うトランジスタ対であるトランジスタＱ７及びＱ８を有する。ＴＩＡ１０は、図２のように、差動増幅回路１２と、差動増幅回路１２の出力を受ける一対のエミッタフォロワ回路１４と、各々の一端が一対のエミッタフォロワ回路の出力に接続され、各々の他端が差動増幅回路１２の入力に接続される一対の帰還抵抗である抵抗Ｒ３及びＲ４と、を有する。

実施例１において、図６及び図７のように、ＴＩＡ４０及び６０の入力端子Ｉｎｐ及びＩｎｎに、一対の受光素子ＰＤ１及びＰＤ２を設けて、光受光回路１１０及び１２０を構成するようにしてもよい。一対の受光素子ＰＤ１及びＰＤ２は、受信する相補的な光信号に応じて相補的な光電流を入力端子Ｉｎｐ及びＩｎｎにそれぞれ出力する。ＴＩＡ１０は、一対の受光素子ＰＤ１及びＰＤ２が出力する相補的な光電流を、相補的な電気信号である差動出力に変換して出力するようにしてもよい。

実施例１によれば、差動入力は、抵抗Ｒ５及びＲ６を介してその平均値が検出される。ここで、図１０を参照して、差動入力の平均値の検出方法の他の例を説明する。図１０は、実施例１に係る差動入力の平均値を検出する構成の一例を示す説明図である。図１０の光受光回路７０は、ＩＣ７２と、一対の受光素子ＰＤ１及びＰＤ２とを備える。ＩＣ７２は、入力端子Ｉｎｐ及びＩｎｎと、端子Ｉｎｐ’及びＩｎｎ’とを有する。ＩＣ７２の内部では、入力端子Ｉｎｐ及びＩｎｎに、ＴＩＡ４０が接続される。端子Ｉｎｐ’及びＩｎｎ’は、抵抗Ｒ７を介して共通の電源Ｖｃｃと接続される接続点Ｍ１と接続される。入力端子Ｉｎｐと端子Ｉｎｐ’は、それぞれＰＤ１のアノード及びカソードが接続される。同様に、入力端子Ｉｎｎと端子Ｉｎｎ’は、それぞれＰＤ２のアノード及びカソードが接続される。接続点Ｍ１では、ＰＤ１及びＰＤ２が出力する光電流の和が検出される。接続点Ｍ１における光電流の和を検出する回路を設けて、検出した光電流の和に基づいて、ＴＩＡ４０が備える電流源を流れる共通電流を制御するようにしてもよい。なお、和と平均とは、スカラーによる除算の有無の違いだけであり、実質的に同じである。よって、光電流の平均値の代わりに、光電流の和を検出する検出回路を設けるようにしてもよい。

図１１を参照して、差動入力の平均値の検出方法の例を説明する。図１１は、実施例１に係る差動入力の平均値を検出する構成の一例を示す説明図である。図１１は、図２に示すＴＩＡ１０の変形例であるＴＩＡ１１を示す。ＴＩＡ１１は、ＴＩＡ１０と比較して、エミッタフォロワ回路１５の構成が異なる。その他の構成については、同一の符号を付して説明を省略する。エミッタフォロワ回路１５は、図２のエミッタフォロワ回路１４と比較して、トランジスタＱ３及びＱ４のコレクタが共通に、抵抗Ｒ８を介して電源Ｖｃｃと接続される接続点Ｍ２に接続されている点が異なる。例えば、入力端子Ｉｎｐ及びＩｎｎに入力される差動入力の和が大きくなった場合、入力電流は抵抗Ｒ３、Ｒ４を介してエミッタフォロワ回路１５の定電流源Ｉｓ２及びＩｓ３に流れ込むので、電源Ｖｃｃから供給される電流は小さくなる。すなわち、トランジスタＱ３及びＱ４のコレクタ電流が入力電流の分だけ小さくなるため、抵抗Ｒ８の電圧降下は小さくなる。ゆえに、接続点Ｍ２の電圧は高くなる。すなわち、差動入力の平均値が、接続点Ｍ２の電圧として検出される。接続点Ｍ２の電圧とは、ＴＩＡ１１の相補的電圧信号の平均値である。このように、差動入力の平均値の代わりに、ＴＩＡ１１の相補的電圧信号の平均値を検出する検出回路を設けて、この回路が検出するＴＩＡ１１の相補的出力の平均値に基づいて、ＴＩＡ４０が備える電流源を流れる共通電流を制御するようにしてもよい。

以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

５、６フォトダイオード（ＰＤ）
１０、４０、６０トランスインピーダンスアンプ（ＴＩＡ）
１２差動増幅回路
１４エミッタフォロワ回路
１８差動回路
１００、１１０、１２０光受光回路

Claims

相補的な入力電流を、相補的な電圧信号に変換して出力する差動トランスインピーダンスアンプと、
前記出力を入力し、出力が前記差動トランスインピーダンスアンプの入力に接続される差動回路であって、前記差動回路の電流源が前記入力電流の平均値に基づいて制御される差動回路と、
を備えることを特徴とする電子回路。
前記差動回路は、それぞれのコレクタが前記差動トランスインピーダンスアンプの入力に接続され、オープンコレクタ型の出力を行うトランジスタ対を有することを特徴とする請求項１に記載の電子回路。
前記差動トランスインピーダンスアンプは、
差動増幅回路と、
前記差動増幅回路の出力を受ける一対のエミッタフォロワ回路と、
各々の一端が前記一対のエミッタフォロワ回路の出力に接続され、各々の他端が前記差動増幅回路の入力に接続される一対の抵抗と、
を有することを特徴とする請求項１又は２に記載の電子回路。
受信する相補的な光信号に応じて相補的な光電流を出力する一対の受光素子と、
前記一対の受光素子が出力する前記相補的な光電流を、相補的な電圧信号に変換して出力する差動トランスインピーダンスアンプと、
前記電圧信号を入力し、出力が前記差動トランスインピーダンスアンプの入力に接続される差動回路であって、前記差動回路の電流源が前記光電流の平均値に基づいて制御される差動回路と、
を備えることを特徴とする光受光回路。
前記差動回路は、それぞれのコレクタが前記差動トランスインピーダンスアンプの入力に接続され、オープンコレクタ型の出力を行うトランジスタ対を有することを特徴とする請求項４に記載の光受光回路。
前記差動トランスインピーダンスアンプは、
差動増幅回路と、
前記差動増幅回路の出力を受ける一対のエミッタフォロワ回路と、
各々の一端が前記一対のエミッタフォロワ回路の出力に接続され、各々の他端が前記差動増幅回路の入力に接続される一対の抵抗と、
を有することを特徴とする請求項４又は５に記載の光受光回路。
前記一対の受光素子が出力する一対の光電流の平均値を検出する検出回路を備え、
前記電流源は、前記検出回路が検出する前記一対の光電流の平均値に基づいて制御されることを特徴とする請求項６に記載の光受光回路。
前記一対の受光素子が出力する一対の光電流の和を検出する検出回路を備え、
前記電流源は、前記検出回路が検出する前記一対の光電流の和に基づいて制御されることを特徴とする請求項６に記載の光受光回路。
前記差動トランスインピーダンスアンプの相補的電圧信号の平均値を検出する検出回路を備え、
前記電流源は、前記検出回路が検出する前記差動トランスインピーダンスアンプの相補的電圧信号の平均値に基づいて制御されることを特徴とする請求項６に記載の光受光回路。