JP2012182718A

JP2012182718A - Data transfer unit

Info

Publication number: JP2012182718A
Application number: JP2011045035A
Authority: JP
Inventors: Katsumi Takahashi; 勝己高橋
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-03-02
Filing date: 2011-03-02
Publication date: 2012-09-20

Abstract

PROBLEM TO BE SOLVED: To obtain a data transfer unit which can perform receipt acknowledgement without changing the format of a packet and without increasing the communication load in a protocol of transferring data in the address reference.SOLUTION: Addresses of multiple address spaces are set as the addresses of memories or registers. A master 10 uses the address of a different address space in the next access request when normal data is accessed for the previous access request, otherwise uses the address of the same address space as the previous address space. The receipt acknowledgement means 22 of a slave 20 determines that access has not ended normally if the access is requested for the same address as that of the address space in the previous access request, otherwise determines that access has ended normally.

Description

この発明は、アドレス参照でデータ転送を行い、かつ、誤り検出機能を持つ既存のプロトコルに則ってデータ転送を行うデータ転送装置に関する。 The present invention relates to a data transfer apparatus that performs data transfer by referring to an address and performs data transfer according to an existing protocol having an error detection function.

誤り検出機能があるデータ通信では、転送パケットの誤りを検出した際、再送することで、パケットの到達性を実現する。
これに対し、例えば特許文献１に示されたデータ通信方法では、専用の信号線を設けること無く、送信側において、受信側が受信できたかどうかを確認できる手段を提供している。この文献に示されたデータ通信方法では、パケットのヘッダに再送表示フラグという情報を付加し、これを操作することで、送信側で受信側が受信できたかどうかを確認している。 In data communication having an error detection function, packet reachability is realized by retransmitting when an error of a transfer packet is detected.
On the other hand, for example, the data communication method disclosed in Patent Document 1 provides a means for confirming whether or not the receiving side has received data on the transmitting side without providing a dedicated signal line. In the data communication method shown in this document, information called a retransmission display flag is added to the header of a packet, and by operating this information, it is confirmed whether or not the receiving side has been able to receive on the transmitting side.

特開平１０−１９０７７０号公報JP-A-10-190770

しかしながら、上記従来のデータ通信方法では、パケットのヘッダに情報を埋め込む必要があった。このため、埋め込みに対する拡張性を持つプロトコルでしか利用できないという問題があった。例えば、アドレス参照で読み書きを行うプロトコルでは、ヘッダとボディの両方の形式が規定されおり、情報を埋め込むことができず、このようなプロトコルを用いるデータ転送では適用することができない。 However, in the conventional data communication method, it is necessary to embed information in the header of the packet. For this reason, there is a problem that it can be used only by a protocol having extensibility for embedding. For example, in a protocol that reads and writes by address reference, both header and body formats are defined, information cannot be embedded, and cannot be applied to data transfer using such a protocol.

他の方法として、送信側にアドレス参照可能なフラグを用意し、受信側が受信できた際に受信側がこのフラグに書き込むことで、受信確認とする方法も考えられる。しかし、この方法では、別途データ転送を行う必要があり、通信負荷が増加するという問題点を有していた。 As another method, a method is also conceivable in which a reception-ready flag is prepared on the transmission side, and when the reception side has received data, the reception side writes into this flag to confirm reception. However, this method has a problem in that it is necessary to perform data transfer separately and the communication load increases.

この発明は上記のような課題を解決するためになされたもので、アドレス参照でデータ転送するプロトコルにおいて、パケットの形式を変えず、かつ、通信負荷を増すこと無く、受信確認が行えるデータ転送装置を得ることを目的とする。 The present invention has been made to solve the above-described problems, and in a protocol for transferring data by referring to an address, a data transfer apparatus capable of confirming reception without changing the packet format and increasing the communication load. The purpose is to obtain.

この発明に係るデータ転送装置は、一方の装置から他方の装置のメモリまたはレジスタに対してデータアクセス要求を行う場合、メモリまたはレジスタをアドレスによって指定し、他方の装置は、指定されたアドレスに基づいてメモリまたはレジスタへのデータアクセスを行うデータ転送装置において、メモリまたはレジスタのアドレスとして複数のアドレス空間のアドレスを設定し、一方の装置は、前回のアクセス要求に対して正常なデータアクセスが行えた場合は、次のアクセス要求で異なるアドレス空間のアドレスを使用し、前回のアクセス要求に対して正常なデータアクセスが行えなかった場合は、次のアクセス要求で前回と同じアドレス空間のアドレスを使用するアクセス要求手段を備え、他方の装置は、一方の装置からアクセス要求を受けた場合、アクセス要求が前回のアクセス要求時のアドレス空間のアドレスであるか否かを判定し、異なるアドレス空間のアドレスであった場合は前回のアクセス要求に対してデータアクセスが正常終了したと判定し、前回のアクセス要求時と同じアドレス空間のアドレスであった場合は、前回のアクセス要求に対してデータアクセスが正常終了していないと判定する受信確認手段を備えたものである。 In the data transfer device according to the present invention, when a data access request is made from one device to the memory or register of the other device, the memory or register is designated by an address, and the other device is based on the designated address. In the data transfer device that performs data access to the memory or register, the address of the plurality of address spaces is set as the memory or register address, and one device can perform normal data access in response to the previous access request. If the next access request uses an address in a different address space, and normal data access cannot be performed for the previous access request, the next access request uses the same address space address as the previous one. Access request means is provided, and the other device accesses from one device. When the request is received, it is determined whether or not the access request is an address in the address space at the time of the previous access request, and if it is an address in a different address space, the data access is normally completed with respect to the previous access request. If there is an address in the same address space as that of the previous access request, a reception confirmation unit is provided for determining that the data access has not been normally terminated with respect to the previous access request.

この発明のデータ転送装置は、前回のアクセス要求に対して正常なデータアクセスが行えた場合は、次のアクセス要求で異なるアドレス空間のアドレスを使用し、前回のアクセス要求に対して正常なデータアクセスが行えなかった場合は、次のアクセス要求で前回と同じアドレス空間のアドレスを使用するようにしたので、アドレス参照でデータ転送するプロトコルにおいても、パケットの形式を変えることなく、かつ、通信負荷を増すこと無く、受信確認を行うことができる。 In the data transfer device according to the present invention, when normal data access can be performed with respect to the previous access request, the address of a different address space is used for the next access request, and normal data access is performed with respect to the previous access request. If this is not possible, the next access request uses the address in the same address space as the previous time, so even in the protocol for data transfer by address reference, the communication load is reduced without changing the packet format. Reception confirmation can be performed without increasing.

この発明の実施の形態１によるデータ転送装置を示す構成図である。1 is a configuration diagram illustrating a data transfer device according to a first embodiment of the present invention. この発明の実施の形態１によるデータ転送装置のデータ転送用アドレス空間を示す説明図である。It is explanatory drawing which shows the data transfer address space of the data transfer apparatus by Embodiment 1 of this invention. この発明の実施の形態１によるデータ転送装置の通信例を示す説明図である。It is explanatory drawing which shows the example of communication of the data transfer apparatus by Embodiment 1 of this invention. この発明の実施の形態２によるデータ転送装置を示す構成図である。It is a block diagram which shows the data transfer apparatus by Embodiment 2 of this invention. この発明の実施の形態３によるデータ転送装置のデータ転送用アドレス空間を示す説明図である。It is explanatory drawing which shows the data transfer address space of the data transfer apparatus by Embodiment 3 of this invention.

実施の形態１．
図１は、この発明の実施の形態１によるデータ転送装置を示す構成図である。
図１に示すデータ転送装置は、マスタ（一方の装置）１０とスレーブ（他方の装置）２０が信号線３０を介して接続されることで構成されている。このデータ転送装置は、マスタ１０からスレーブ２０のメモリまたはレジスタに対してデータアクセス要求を行う場合、そのメモリまたはレジスタをアドレスによって指定し、スレーブ２０は、指定されたアドレスに基づいてメモリまたはレジスタへのデータアクセスを行うよう構成されている。 Embodiment 1 FIG.
FIG. 1 is a block diagram showing a data transfer apparatus according to Embodiment 1 of the present invention.
The data transfer device shown in FIG. 1 is configured by connecting a master (one device) 10 and a slave (the other device) 20 via a signal line 30. When this data transfer device makes a data access request to the memory or register of the slave 20 from the master 10, the memory or register is designated by an address, and the slave 20 transfers to the memory or register based on the designated address. It is configured to perform data access.

また、実施の形態１のデータ転送装置では、スレーブ２０側でデータ転送の対象となるレジスタやメモリに転送用のアドレスを割り振る。これを「本来のアドレス」、または、「第１アドレス」と呼ぶ。その上で、転送用のアドレスとして、同じレジスタやメモリを指定できる別のアドレスを割り振る。これを「ミラーアドレス」、または、「第２アドレス」と呼ぶ。図２は、これらのアドレス空間を示す説明図である。 In the data transfer apparatus according to the first embodiment, the slave 20 assigns a transfer address to a register or memory that is a target of data transfer. This is called “original address” or “first address”. Then, another address that can designate the same register or memory is allocated as the transfer address. This is called a “mirror address” or “second address”. FIG. 2 is an explanatory diagram showing these address spaces.

図１に戻り、マスタ１０は、データ転送でデータを参照／更新する装置であり、制御モジュール１１と送受信モジュール１２とを備えている。制御モジュール１１は、マスタ１０におけるデータ通信の制御を行うモジュールであり、アクセス要求手段１３を備えている。このアクセス要求手段１３は、前回のアクセス要求に対して正常なデータアクセスが行えた場合は、次のアクセス要求で異なるアドレス空間のアドレスを使用し、前回のアクセス要求に対して正常なデータアクセスが行えなかった場合は、次のアクセス要求で前回と同じアドレス空間のアドレスを使用する手段である。送受信モジュール１２は、制御モジュール１１からのアクセス要求を元にパケットを生成してスレーブ２０に送信すると共に、スレーブ２０からのパケットを受け取ってその誤り検出を行い、誤りを検出した場合はこれを破棄し、誤りが無ければ、パケットを分解し、読み出し結果を制御モジュール１１に渡す機能を有している。 Returning to FIG. 1, the master 10 is a device that refers to / updates data by data transfer, and includes a control module 11 and a transmission / reception module 12. The control module 11 is a module that controls data communication in the master 10 and includes an access request unit 13. When the normal access to the previous access request is made, the access request means 13 uses an address in a different address space for the next access request. If not, the next access request uses the address in the same address space as the previous time. The transmission / reception module 12 generates a packet based on the access request from the control module 11 and transmits the packet to the slave 20. The transmission / reception module 12 receives the packet from the slave 20, detects the error, and discards the error if it is detected. If there is no error, the packet is decomposed and the read result is passed to the control module 11.

スレーブ２０は、データ転送でそのデータを保有する装置であり、送受信モジュール２１と受信確認手段２２を備えている。送受信モジュール２１は、マスタ１０からのパケットを受け取ってその誤り検出を行い、誤りを検出した場合はこれを破棄し、誤りが無ければパケットに示すアクセス要求に従ってメモリまたはレジスタにアクセスを行い、その結果に基づいてパケットを生成してマスタ１０宛に送信する機能を有している。受信確認手段２２は、スレーブ２０が返信したパケットの受信状況を判定する手段である。即ち、受信確認手段２２は、マスタ１０からアクセス要求を受けた場合、そのアクセス要求が前回のアクセス要求時のアドレス空間のアドレスであるか否かを判定し、異なるアドレス空間のアドレスであった場合は前回のアクセス要求に対してデータアクセスが正常終了したと判定し、前回のアクセス要求時と同じアドレス空間のアドレスであった場合は、前回のアクセス要求に対してデータアクセスが正常終了していないと判定するよう構成されている。 The slave 20 is a device that holds the data by data transfer, and includes a transmission / reception module 21 and a reception confirmation unit 22. The transmission / reception module 21 receives the packet from the master 10 and detects the error. If the error is detected, the transmission / reception module 21 discards the packet. If there is no error, the transmission / reception module 21 accesses the memory or register according to the access request indicated by the packet. And a function of generating a packet based on the above and transmitting it to the master 10. The reception confirmation unit 22 is a unit that determines the reception status of the packet returned by the slave 20. That is, when the access confirmation unit 22 receives an access request from the master 10, it determines whether or not the access request is an address in the address space at the time of the previous access request. Determines that the data access has been normally completed with respect to the previous access request. If the address is in the same address space as the previous access request, the data access has not been normally completed with respect to the previous access request. It is comprised so that it may determine.

次に、このように構成された実施の形態１のデータ転送装置の動作について説明する。
先ず、データ転送装置における基本動作として、マスタ１０がスレーブ２０のレジスタを参照する例について説明する。
●制御モジュール１１のアクセス要求手段１３は、対象レジスタを第１アドレスで指定し、送受信モジュール１２に読み出しを要求する。
●送受信モジュール１２は、読み出し要求を元にパケットを生成し、信号線３０を介してスレーブ２０へ送る。
●スレーブ２０の送受信モジュール２１は、マスタ１０からのパケットを受け取り、誤り検出を行い、誤りを検出した場合はこれを破棄する。誤りが無ければ、パケットに示す読み出し要求に従ってレジスタの値を読み出す。
●受信確認手段２２は、パケットで指定されたアドレスを記憶する。
●送受信モジュール２１は、読み出したレジスタの値を元にパケットを生成し、信号線３０を介してマスタ１０へ送る。 Next, the operation of the data transfer apparatus according to the first embodiment configured as described above will be described.
First, an example in which the master 10 refers to the register of the slave 20 as a basic operation in the data transfer apparatus will be described.
The access request means 13 of the control module 11 designates the target register with the first address and requests the transmission / reception module 12 to read.
The transmission / reception module 12 generates a packet based on the read request and sends the packet to the slave 20 via the signal line 30.
The transmission / reception module 21 of the slave 20 receives the packet from the master 10, performs error detection, and discards it when an error is detected. If there is no error, the register value is read according to the read request shown in the packet.
The reception confirmation unit 22 stores the address specified by the packet.
The transmission / reception module 21 generates a packet based on the read register value and sends it to the master 10 via the signal line 30.

●送受信モジュール１２は、パケットを受け取り、誤り検出を行い、誤りを見つけた場合は、これを破棄する。誤りが無ければ、パケットを分解し、読み出し結果を制御モジュール１１に渡す。
尚、マスタ１０の送受信モジュール１２は、パケット送信後、一定時間以上スレーブ２０からの返信が無いと、送信したパケットを再送する。 The transmission / reception module 12 receives the packet, performs error detection, and discards the error if found. If there is no error, the packet is disassembled and the read result is passed to the control module 11.
Note that the transmission / reception module 12 of the master 10 retransmits the transmitted packet if there is no reply from the slave 20 for a certain time after the packet transmission.

以上の基本動作により、信号線の増加や、転送時のパケットの形式変更を行うこと無く、スレーブ２０側において、マスタ１０側で受信に成功したかどうかを知ることができる。
なお、ここではレジスタの読み出しを例としたが、レジスタへの書き込みも同様である。また、メモリへのデータアクセスであっても同様である。 With the above basic operation, it is possible to know whether or not the reception on the master 10 side is successful on the slave 20 side without increasing the number of signal lines or changing the packet format at the time of transfer.
Note that, here, reading of a register is taken as an example, but writing to a register is the same. The same applies to data access to the memory.

次に、図３に示すように、同じレジスタを２回読み出す例を用いて、データ転送における誤り検出と再送の動作について説明する。
先ず、ケースＡは、転送時に誤りが生じないケースである。この場合、マスタ１０側がパケットを受信したのを確認するまでの流れは、次のようになる。
●マスタ１０が「第１アドレスを使用した読出要求＃１」を送信する。
●スレーブ２０が「第１アドレスを使用した読出要求＃１」を受信する。
●スレーブ２０が「読出結果＃１」を返信する。
●マスタ１０が「読出結果＃１」を受信する。
●マスタ１０が「第２アドレスを使用した読出要求＃２」を送信する。
●スレーブ２０が「読出結果＃１」をマスタ１０が受信できたことを確認する。即ち、受信確認手段２２は、指定されているアドレスが第１と第２で異なるので、受信できたと判断する。 Next, as shown in FIG. 3, the error detection and retransmission operations in data transfer will be described using an example in which the same register is read twice.
First, Case A is a case where no error occurs during transfer. In this case, the flow until the master 10 side confirms that the packet has been received is as follows.
The master 10 transmits “read request # 1 using the first address”.
Slave 20 receives “Read request # 1 using first address”.
● Slave 20 returns “read result # 1”.
● Master 10 receives “read result # 1”.
The master 10 transmits “read request # 2 using the second address”.
● The slave 20 confirms that the master 10 has received “read result # 1”. In other words, the reception confirmation unit 22 determines that reception has been possible because the designated addresses are different between the first and second addresses.

次に、ケースＢは、マスタ１０が送信する際に１度誤りが生じたケースである。この場合の流れは、次のようになる。
●マスタ１０が「第１アドレスを使用した読出要求＃１」を送信する。
●スレーブ２０が「第１アドレスを使用した読出要求＃１」を受信するが、送受信モジュール２１は誤りを検出したので破棄する。
●マスタ１０がスレーブ２０からの返信が無いので「第１アドレスを使用した読出要求＃１」を再送する。
●スレーブ２０が「第１アドレスを使用した読出要求＃１」を受信する。
●スレーブ２０が「読出結果＃１」を返信する。
●マスタ１０が「読出結果＃１」を受信する。
●マスタ１０が「第２アドレスを使用した読出要求＃２」を送信する。
●スレーブ２０が「読出結果＃１」をマスタ１０が受信できたことを確認する。即ち、受信確認手段２２は指定されているアドレスが第１と第２で異なるので、受信できたと判断する。 Next, Case B is a case where an error has occurred once when the master 10 transmits. The flow in this case is as follows.
The master 10 transmits “read request # 1 using the first address”.
The slave 20 receives “read request # 1 using the first address”, but the transmission / reception module 21 detects an error and discards it.
-Since there is no reply from the slave 20, the master 10 retransmits "Read request # 1 using the first address".
Slave 20 receives “Read request # 1 using first address”.
● Slave 20 returns “read result # 1”.
● Master 10 receives “read result # 1”.
The master 10 transmits “read request # 2 using the second address”.
● The slave 20 confirms that the master 10 has received “read result # 1”. That is, the reception confirmation means 22 determines that the reception has been completed because the designated addresses differ between the first and second addresses.

最後に、ケースＣは、スレーブが返信する際に１度誤りが生じたケースである。この場合の流れは、次のようになる。
●マスタ１０が「第１アドレスを使用した読出要求＃１」を送信する。
●スレーブ２０が「第１アドレスを使用した読出要求＃１」を受信する。
●スレーブ２０が「読出結果＃１」を返信する。
●マスタ１０が「読出結果＃１」を受信するが、誤りを検出したので破棄する。
●マスタ１０がスレーブ２０からの返信が無い（受信したパケットを破棄した）ので、「第１アドレスを使用した読出要求＃１」を再送する。
●スレーブ２０が「第１アドレスを使用した読出要求＃１」を受信する。
●スレーブ２０が「読出結果＃１」をマスタ１が“受信できなかったこと”を確認する。即ち、受信確認手段２２は指定されているアドレスが共に第１アドレスで同じなので、受信できなかったと判断する。 Finally, Case C is a case where an error has occurred once when the slave sends a reply. The flow in this case is as follows.
The master 10 transmits “read request # 1 using the first address”.
Slave 20 receives “Read request # 1 using first address”.
● Slave 20 returns “read result # 1”.
The master 10 receives “read result # 1”, but discards it because an error is detected.
Since the master 10 has not returned from the slave 20 (discarded the received packet), it resends “read request # 1 using the first address”.
Slave 20 receives “Read request # 1 using first address”.
● The slave 20 confirms that the “reading result # 1” is “not received” by the master 1. That is, the reception confirming means 22 determines that reception has failed because the designated addresses are the same at the first address.

●スレーブ２０が「読出結果＃１’」を返信する。ここで、読出結果＃１’とは１回目の読出要求＃１から時間が経過し、２回目の読出要求＃１を受けた時点でのレジスタの値である。例えばマスタ１０が読み出すのが、発生したエラーを保持するレジスタであるとした場合、「読出結果＃１」は１回目の読出要求時の値で、「読出結果＃１’」は２回目の読出要求時の値である。この２回の読出要求の間に新たなエラーが発生していれば、この「読出結果＃１」と「読出結果＃１’」は、発生したエラーの分、異なる値となる。新たなエラーが発生していなければ両者は同じ値となる。
●マスタ１０が「読出結果＃１’」を受信する。
●マスタ１０が「第２アドレスを使用した読出要求＃２」を送信する。
●スレーブ２０が「読出結果＃１’」をマスタ１０が“受信できたことを”確認する。即ち、受信確認手段２２は指定されているアドレスが第１と第２で異なるので、受信できたと判断する。 ● The slave 20 returns “read result # 1 ′”. Here, the read result # 1 ′ is the value of the register at the time when the second read request # 1 is received after a lapse of time from the first read request # 1. For example, if the master 10 reads the register that holds the error that has occurred, “read result # 1” is the value at the time of the first read request, and “read result # 1 ′” is the second read. This is the value at the time of request. If a new error has occurred between the two read requests, “read result # 1” and “read result # 1 ′” have different values corresponding to the generated error. If no new error has occurred, both values are the same.
● Master 10 receives “read result # 1 ′”.
The master 10 transmits “read request # 2 using the second address”.
● The slave 20 confirms that the master 10 “received the read result # 1 ′”. That is, the reception confirmation means 22 determines that the reception has been completed because the designated addresses differ between the first and second addresses.

このように、スレーブ２０の受信確認手段２２は、１回目のアドレスと２回目のアドレスを比較することで、マスタ１０が１回目の受信に成功したかどうかを確認することができる。 Thus, the reception confirmation means 22 of the slave 20 can confirm whether the master 10 has succeeded in the first reception by comparing the first address and the second address.

以上説明したように、実施の形態１のデータ転送装置によれば、一方の装置から他方の装置のメモリまたはレジスタに対してデータアクセス要求を行う場合、メモリまたはレジスタをアドレスによって指定し、他方の装置は、指定されたアドレスに基づいてメモリまたはレジスタへのデータアクセスを行うデータ転送装置において、メモリまたはレジスタのアドレスとして複数のアドレス空間のアドレスを設定し、一方の装置は、前回のアクセス要求に対して正常なデータアクセスが行えた場合は、次のアクセス要求で異なるアドレス空間のアドレスを使用し、前回のアクセス要求に対して正常なデータアクセスが行えなかった場合は、次のアクセス要求で前回と同じアドレス空間のアドレスを使用するアクセス要求手段を備え、他方の装置は、一方の装置からアクセス要求を受けた場合、アクセス要求が前回のアクセス要求時のアドレス空間のアドレスであるか否かを判定し、異なるアドレス空間のアドレスであった場合は前回のアクセス要求に対してデータアクセスが正常終了したと判定し、前回のアクセス要求時と同じアドレス空間のアドレスであった場合は、前回のアクセス要求に対してデータアクセスが正常終了していないと判定する受信確認手段を備えたので、アドレス参照でデータ転送するプロトコルにおいても、パケットの形式を変えることなく、かつ、通信負荷を増すこと無く、受信確認を行うことができる。 As described above, according to the data transfer device of the first embodiment, when a data access request is made from one device to the memory or register of the other device, the memory or register is designated by an address, In a data transfer device that performs data access to a memory or register based on a specified address, the device sets addresses of a plurality of address spaces as memory or register addresses, and one device responds to a previous access request. If normal data access is possible, an address in a different address space is used in the next access request. If normal data access cannot be performed in response to the previous access request, the next access request Access request means using an address in the same address space as the other device When an access request is received from one device, it is determined whether or not the access request is an address in the address space at the time of the previous access request. A reception confirmation means for determining that the data access has not been completed normally in response to the previous access request. Thus, even in a protocol for transferring data by referring to an address, reception confirmation can be performed without changing the packet format and without increasing the communication load.

実施の形態２．
図４は、実施の形態２のデータ転送装置を示す構成図である。
実施の形態２におけるデータ転送装置は、マスタ１０、スレーブ２０ａ及び信号線３０からなり、マスタ１０及び信号線３０の構成は実施の形態１と同様であるため、マスタ１０側の内部構成については省略している。 Embodiment 2. FIG.
FIG. 4 is a configuration diagram illustrating the data transfer apparatus according to the second embodiment.
The data transfer apparatus according to the second embodiment includes a master 10, a slave 20a, and a signal line 30, and the configuration of the master 10 and the signal line 30 is the same as that of the first embodiment, and therefore the internal configuration on the master 10 side is omitted. is doing.

スレーブ２０ａは、送受信モジュール２１、受信確認手段２２、状態レジスタ２３を備えている。送受信モジュール２１及び受信確認手段２２は、実施の形態１と同様の構成である。状態レジスタ２３は、データ転送でマスタ１０が参照するレジスタであり、レジスタ本体２４とレジスタバックアップ２５を備えている。レジスタ本体２４は、エラー要因など、各種一過性の信号をラッチし、その要因の発生の有無を保持するレジスタである。レジスタバックアップ２５は、状態レジスタ２３としてのバックアップを行うためのレジスタである。 The slave 20 a includes a transmission / reception module 21, a reception confirmation unit 22, and a status register 23. The transmission / reception module 21 and the reception confirmation unit 22 have the same configuration as in the first embodiment. The status register 23 is a register that is referred to by the master 10 in data transfer, and includes a register body 24 and a register backup 25. The register main body 24 is a register that latches various transient signals such as error factors and holds the presence or absence of the occurrence of the factors. The register backup 25 is a register for performing backup as the status register 23.

次に、実施の形態２のデータ転送装置の動作について説明する。
先ず、基本的な動作としてマスタ１０がスレーブ２０ａの状態レジスタ２３を参照する例を説明する。
●マスタ１０は、状態レジスタ２３を第１アドレスで指定し、読み出し要求を送出する。
●送受信モジュール２１は、パケットを受け取り、誤り検出を行い、誤りを見つけた場合は、これを破棄する。誤りが無ければ、パケットが示す読み出し要求に従って、状態レジスタ２３の値を読み出す。
●状態レジスタ２３は、読み出し要求があった際、以下のように動作する。
・レジスタ本体２４とレジスタバックアップ２５の論理和をレジスタバックアップ２５に代入する。
・レジスタ本体２４を０クリアする。
・このレジスタバックアップ２５の値を状態レジスタ２３の値として送受信モジュール２１に返す。 Next, the operation of the data transfer apparatus according to the second embodiment will be described.
First, an example in which the master 10 refers to the status register 23 of the slave 20a will be described as a basic operation.
The master 10 designates the status register 23 with the first address and sends a read request.
The transmission / reception module 21 receives the packet, performs error detection, and discards the error if found. If there is no error, the value of the status register 23 is read according to the read request indicated by the packet.
The status register 23 operates as follows when there is a read request.
The logical sum of the register body 24 and the register backup 25 is substituted into the register backup 25.
• Clear the register body 24 to 0.
Return the value of this register backup 25 to the transmission / reception module 21 as the value of the status register 23.

●送受信モジュール２１は、受け取った値を元に、パケットを生成し、マスタ１０へ読み出し結果を返す。
●マスタ１０は、読み出し結果を受け取る。
●マスタ１０は、別の読み出し要求（または書き込み要求）を出す。この時、対象を指定するアドレスとして、第２アドレスを指定する。
●送受信モジュール２１は、パケットを受け取り、誤り検出を行い、誤りを見つけた場合は、これを破棄する。誤りが無ければ、パケットが示す要求に従う。
●受信確認手段２２は、前回記憶したアドレスと、今回指定されたアドレスを比較する。
比較の結果、アドレスの第１・第２が切り替わっていれば、前回マスタ１０へ送信したパケットがマスタ１０側で受信できたと判断する。逆に、切り替わってなければ、前回マスタ１０へ送信したパケットは、受信されなかったと判断する。前回記憶したアドレスで、状態レジスタ２３が指定されており、かつ、受信できたと判断した場合は、受信確認信号を状態レジスタ２３に送る。
●状態レジスタ２３は、受信確認手段２２から受信確認信号を受け取った際、レジスタバックアップ２５の値を０クリアする。なお、マスタ１０が今回も状態レジスタ２３の読み出しを指定している場合、このレジスタクリアが最初に行われるものとする。前述の論理和によるレジスタ更新は、この後に行われるものとする。 The transmission / reception module 21 generates a packet based on the received value, and returns a read result to the master 10.
● The master 10 receives the read result.
The master 10 issues another read request (or write request). At this time, the second address is designated as the address for designating the target.
The transmission / reception module 21 receives the packet, performs error detection, and discards the error if found. If there is no error, the request indicated by the packet is followed.
The reception confirmation unit 22 compares the previously stored address with the address designated this time.
If the first and second addresses are switched as a result of the comparison, it is determined that the previous packet transmitted to the master 10 has been received on the master 10 side. On the contrary, if not switched, it is determined that the packet transmitted to the master 10 last time has not been received. If it is determined that the status register 23 has been designated at the previously stored address and reception has been completed, a reception confirmation signal is sent to the status register 23.
The status register 23 clears the value of the register backup 25 to 0 when receiving the reception confirmation signal from the reception confirmation means 22. If the master 10 also designates reading of the status register 23 this time, it is assumed that this register clear is performed first. It is assumed that the register update by the above-mentioned logical sum is performed after this.

図３のケースＣを例に、実施の形態２のデータ転送装置の動作について更に説明する。
●マスタ１０が、状態レジスタ２３への読出要求＃１を送信する。
●スレーブ２０ａが、状態レジスタ２３の読出要求＃１を受信する。
●スレーブ２０ａが、状態レジスタ２３の読出結果＃１を送信する。
この時、状態レジスタ２３においては、レジスタ本体２４の値は０クリアされる。また、レジスタバックアップ２５には、読出結果＃１と同じ値が保持されている。
●マスタ１０が、読出結果＃１の受信に失敗する（誤りを検出する）。
●マスタ１０が、再度、状態レジスタ２３への読出要求＃１を送信する。
●スレーブ２０ａが、状態レジスタ２３の読出要求＃１を受信する。
この時、受信確認手段２２は、マスタ１０側が受信に失敗していることを検出する。このため、受信に成功したことを示す信号は送られず、状態レジスタ２３では、レジスタバックアップ２５の０クリアは行われない。
●スレーブ２０ａが、状態レジスタ２３の読出結果＃１’を送信する。
この時、レジスタ本体２４の値は、また０クリアされる。また、レジスタバックアップ２５には、読出結果＃１’と同じ値が保持されている。この読出結果＃１’は、読出結果＃１に、読出結果＃１を送信した後、新たにレジスタ本体２４へセットされた値を加えたものになっている。もし、レジスタ本体２４の値をそのまま返すと、読出要求＃１で読み出されるはずだった値が取りこぼしとなる。 The operation of the data transfer apparatus according to the second embodiment will be further described by taking case C in FIG. 3 as an example.
The master 10 transmits a read request # 1 to the status register 23.
The slave 20a receives the read request # 1 from the status register 23.
● The slave 20a transmits the read result # 1 of the status register 23.
At this time, in the status register 23, the value of the register body 24 is cleared to zero. The register backup 25 holds the same value as the read result # 1.
Master 10 fails to receive read result # 1 (detects an error)
The master 10 transmits a read request # 1 to the status register 23 again.
The slave 20a receives the read request # 1 from the status register 23.
At this time, the reception confirmation means 22 detects that the master 10 side has failed in reception. Therefore, a signal indicating that the reception is successful is not sent, and the register backup 25 is not cleared to 0 in the status register 23.
● The slave 20a transmits the read result # 1 ′ of the status register 23.
At this time, the value of the register body 24 is cleared to 0 again. The register backup 25 holds the same value as the read result # 1 ′. This read result # 1 ′ is obtained by adding a value newly set to the register body 24 after transmitting the read result # 1 to the read result # 1. If the value of the register body 24 is returned as it is, the value that should have been read by the read request # 1 is missed.

●マスタ１０が、状態レジスタ２３の読出結果＃１’を受信する。
●マスタ１０が、状態レジスタ２３への読出要求＃２を送信する。
●スレーブ２０ａが、状態レジスタ２３の読出要求＃２を受信する。
この時、受信確認手段２２は、マスタ１０側が受信に成功したことを検出し、状態レジスタ２３に信号を送る。これにより、レジスタバックアップ２５は、０クリアされる。
●スレーブ２０ａが、状態レジスタ２３の読出結果＃２を送信する。
この時、レジスタ本体２４の値は０クリアされる。また、レジスタバックアップ２５には、読出結果＃２と同じ値が保持されている。この読出結果＃２は、読出結果＃１’を送信した後、新たにレジスタ本体２４へセットされた値が入る。
●マスタ１０が、読出結果＃２を受信する。 The master 10 receives the read result # 1 ′ of the status register 23.
The master 10 transmits a read request # 2 to the status register 23.
The slave 20a receives the read request # 2 from the status register 23.
At this time, the reception confirmation unit 22 detects that the master 10 has been successfully received, and sends a signal to the status register 23. As a result, the register backup 25 is cleared to zero.
The slave 20a transmits the read result # 2 of the status register 23.
At this time, the value of the register body 24 is cleared to zero. The register backup 25 holds the same value as the read result # 2. As the read result # 2, the value newly set in the register main body 24 is entered after the read result # 1 ′ is transmitted.
● Master 10 receives read result # 2.

以上の動作により、状態レジスタ２３の値は、マスタ１０側が読み出す毎にクリアされる。また、その際、値を取りこぼすことも、重複して読むことも無い。また、マスタ１０は、読み出し要求に対する返信が届かない場合、読み出し要求を必ずしも再送する必要は無い。その時の読み出しを諦め、他のアクセスを行い、状態レジスタ２３の参照を次の読み出しタイミングに先送りすることもできる。即ち、マスタ１０はスレーブ２０ａに保持されているエラーの定期的な読み出しといったアクセスを行うため、次の読み出しタイミングであっても、最初に読み出し要求を行った時点の値を必ず取得することができる。 With the above operation, the value of the status register 23 is cleared every time the master 10 reads. At that time, the value is not missed and is not read twice. Further, when the reply to the read request does not arrive, the master 10 does not necessarily need to retransmit the read request. It is also possible to give up reading at that time, perform another access, and postpone reference to the status register 23 to the next read timing. That is, since the master 10 performs access such as periodic reading of errors held in the slave 20a, the value at the time of the first read request can always be acquired even at the next read timing. .

実施の形態２のデータ転送装置では、読み出したレジスタの値を自動でクリアすることができるため、明示的にレジスタをクリアする書き込みをマスタ１０側から行う必要が無い。これにより、マスタ−スレーブ間でのデータ転送回数を減らすことができる。 In the data transfer device according to the second embodiment, the read register value can be automatically cleared, so that it is not necessary to write from the master 10 side to explicitly clear the register. As a result, the number of data transfers between the master and the slave can be reduced.

以上説明したように、実施の形態２のデータ転送装置によれば、他方の装置は、レジスタとして、前回のデータアクセス時のデータと、それ以降の新たなデータとを保持するレジスタバックアップを有し、受信確認手段が正常終了であると判定した場合はレジスタバックアップのデータをクリアし、正常終了していないと判定した場合はレジスタバックアップのデータを一方の装置への応答データとする状態レジスタを備えたので、アクセス要求を行った時点の値を確実に得ることができる共に、装置間でのデータ転送回数を減らすことができる。 As described above, according to the data transfer apparatus of the second embodiment, the other apparatus has a register backup that holds data at the time of the previous data access and new data after that as a register. If the reception confirmation means determines that the end is normal, the register backup data is cleared. If it is determined that the reception end does not end normally, a status register is provided that uses the register backup data as response data to one device. Therefore, the value at the time when the access request is made can be surely obtained, and the number of times of data transfer between devices can be reduced.

実施の形態３．
実施の形態１、２では、データ転送用のアドレスとして、全てのレジスタやメモリにミラー領域を設けていたが、アドレスのミラー領域を用意する対象をレジスタのみとする等、一部に限定することもでき、実施の形態３はこのような例である。
図５は、レジスタに対してのみミラー領域を設けた例である。
実施の形態３において、データ転送装置としての図面上の構成は実施の形態１または実施の形態２に示すものと同様であるため、各部の構成の説明は省略する。
図５におけるレジスタの領域（第１アドレス）とレジスタのミラー領域（第２アドレス）は、実施の形態２における状態レジスタ２３（参照後、自動でクリアするレジスタ）に対して割り当てるか、あるいは、状態レジスタ２３を含む一部のアドレスにのみ割り当ててもよい。 Embodiment 3 FIG.
In the first and second embodiments, all registers and memories have mirror areas as data transfer addresses. However, only a part of the address mirror area should be prepared, such as registers. Embodiment 3 is such an example.
FIG. 5 shows an example in which a mirror area is provided only for a register.
In the third embodiment, the configuration of the data transfer apparatus on the drawing is the same as that shown in the first or second embodiment, and thus the description of the configuration of each unit is omitted.
The register area (first address) and the mirror area (second address) in FIG. 5 are allocated to the status register 23 (register that is automatically cleared after reference) in the second embodiment, or the status You may allocate only to the one part address containing the register | resistor 23. FIG.

例えば、レジスタが５０個あり、そのうちの４個だけ状態レジスタ２３であるとする。ここで、アドレスの０〜４９番地をこの５０個のレジスタに割り当てるだけなら、ミラー領域がない、通常の割り当てと同様である。これに対し、５０〜５３番地を状態レジスタ２３にアクセスできるミラー領域として設定するというのが、第１の方法である。また、第２の方法として、状態レジスタ２３を４８〜５１番地に割り当て、その上で、４８〜５５番地のミラー領域として５６〜６３番地を割り当てることもできる。この場合、４８〜５５番地は、状態レジスタ２３を一部に含むアドレスであり、５６〜６３番地は、このミラー領域になる。この割り当てでは、アドレスの割り当てを変えずに、状態レジスタ２３を４つ追加することができる。
このように、一部だけミラー領域がある方式では、６４個の番地があればよく、アドレスは、６ｂｉｔで足りるが、全部にミラー領域を用意した場合は、１００個の番地を使うことになり、アドレスは、７ｂｉｔ必要になる。 For example, assume that there are 50 registers, and only four of them are status registers 23. Here, if only the addresses 0 to 49 are allocated to the 50 registers, it is the same as the normal allocation with no mirror area. In contrast, the first method is to set addresses 50 to 53 as mirror areas that can access the status register 23. As a second method, the status register 23 can be assigned to addresses 48 to 51, and then addresses 56 to 63 can be assigned as mirror areas 48 to 55. In this case, addresses 48 to 55 are addresses including the status register 23 as a part, and addresses 56 to 63 are this mirror area. In this assignment, four status registers 23 can be added without changing the address assignment.
As described above, in the method having only a part of the mirror area, 64 addresses are sufficient, and an address of 6 bits is sufficient. However, when the mirror area is prepared for all, 100 addresses are used. The address needs 7 bits.

以上説明したように、実施の形態３のデータ転送装置によれば、一方の装置から他方の装置のメモリまたはレジスタに対してデータアクセス要求を行う場合、メモリまたはレジスタをアドレスによって指定し、他方の装置は、指定されたアドレスに基づいてメモリまたはレジスタへのデータアクセスを行うデータ転送装置において、レジスタのアドレスとして複数のアドレス空間のアドレスを設定し、一方の装置は、前回のアクセス要求に対して正常なデータアクセスが行えた場合は、次のアクセス要求で異なるアドレス空間のアドレスを使用し、前回のアクセス要求に対して正常なデータアクセスが行えなかった場合は、次のアクセス要求に前回と同様のアドレス空間のアドレスを使用するアクセス要求手段を備え、他方の装置は、一方の装置からアクセス要求を受けた場合、アクセス要求が前回のアクセス要求時のアドレス空間のアドレスであるか否かを判定し、異なるアドレス空間のアドレスであった場合は前回のアクセス要求に対してデータアクセスが正常終了したと判定し、前回のアクセス要求時と同じアドレス空間のアドレスであった場合は、前回のアクセス要求に対してデータアクセスが正常終了していないと判定する受信確認手段と、前回のデータアクセス時のデータと、それ以降の新たなデータとを保持するレジスタバックアップを有し、受信確認手段が正常終了であると判定した場合はレジスタバックアップのデータをクリアし、正常終了していないと判定した場合はレジスタバックアップのデータを一方の装置への応答データとする状態レジスタをレジスタとして備えたので、必要とするアドレス空間を大幅に削減することができる。 As described above, according to the data transfer device of the third embodiment, when a data access request is made from one device to the memory or register of the other device, the memory or register is designated by an address, In a data transfer device that performs data access to a memory or a register based on a specified address, the device sets addresses in a plurality of address spaces as register addresses, and one device responds to a previous access request. If normal data access is possible, the next access request uses an address in a different address space. If normal data access cannot be performed for the previous access request, the next access request is the same as the previous one. Access request means using addresses in the other address space, and the other device When an access request is received from a device, it is determined whether the access request is an address space address at the time of the previous access request. If the access request is an address of a different address space, data access is performed with respect to the previous access request. If the address is in the same address space as the previous access request, the reception confirmation means for determining that the data access has not ended normally with respect to the previous access request, If there is a register backup that holds data at the time of data access and new data after that, and if it is determined that the reception confirmation means is normal end, the register backup data is cleared and it is not normal end If it is determined, register the status register that uses the register backup data as the response data to one device. Since to provided, it is possible to greatly reduce the address space that need.

尚、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。 In the present invention, within the scope of the invention, the embodiments can be freely combined, any component of each embodiment can be modified, or any component can be omitted in each embodiment. .

１０マスタ、１１制御モジュール、１２，２１送受信モジュール、１３アクセス要求手段、２０，２０ａスレーブ、２２受信確認手段、２３状態レジスタ、２４レジスタ本体、２５レジスタバックアップ。 10 master, 11 control module, 12, 21 transceiver module, 13 access request means, 20, 20a slave, 22 reception confirmation means, 23 status register, 24 register body, 25 register backup.

Claims

When a data access request is made from one device to the memory or register of the other device, the memory or register is designated by an address, and the other device accesses the memory or register based on the designated address. In a data transfer device that performs data access,
Set addresses of multiple address spaces as addresses of the memory or register,
The one device is
If normal data access can be performed for the previous access request, an address in a different address space is used for the next access request. If normal data access is not performed for the previous access request, the next Access request means that uses the same address space address as the previous access request,
The other device is
When an access request is received from the one device, it is determined whether or not the access request is an address in the address space at the time of the previous access request. On the other hand, if it is determined that the data access has been normally completed and the address is in the same address space as the previous access request, the reception confirmation means determines that the data access has not been normally completed with respect to the previous access request. A data transfer device comprising:

The other device is a register
It has a register backup that holds the data at the time of the previous data access and new data after that, and when it is determined that the reception confirmation means is normal end, the register backup data is cleared and the normal end is completed. 2. The data transfer apparatus according to claim 1, further comprising a status register that uses the register backup data as response data to one apparatus when it is determined that the data is not stored.

When a data access request is made from one device to the memory or register of the other device, the memory or register is designated by an address, and the other device accesses the memory or register based on the designated address. In a data transfer device that performs data access,
A plurality of address space addresses are set as the register addresses;
The one device is
If normal data access can be performed for the previous access request, an address in a different address space is used for the next access request. If normal data access is not performed for the previous access request, the next Access request means that uses the same address space address as the previous access request,
The other device is
When an access request is received from the one device, it is determined whether or not the access request is an address in the address space at the time of the previous access request. On the other hand, if it is determined that the data access has been normally completed and the address is in the same address space as the previous access request, the reception confirmation means determines that the data access has not been normally completed with respect to the previous access request. When,
It has a register backup that holds the data at the time of the previous data access and the new data after that, and when it is determined that the reception confirmation means is completed normally, the register backup data is cleared and the process ends normally. A data transfer device comprising a status register as the register that uses the register backup data as response data to one device when it is determined that the register backup is not performed.