JP2012023244A - Manufacturing method of semiconductor element and light emitting diode and power device having the semiconductor element manufactured by the method - Google Patents
Manufacturing method of semiconductor element and light emitting diode and power device having the semiconductor element manufactured by the method Download PDFInfo
- Publication number
- JP2012023244A JP2012023244A JP2010160788A JP2010160788A JP2012023244A JP 2012023244 A JP2012023244 A JP 2012023244A JP 2010160788 A JP2010160788 A JP 2010160788A JP 2010160788 A JP2010160788 A JP 2010160788A JP 2012023244 A JP2012023244 A JP 2012023244A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- adhesive
- semiconductor element
- polishing
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、半導体素子の製造方法、並びに、その製造方法によって作製された半導体素子を有する発光ダイオードおよびパワーデバイスに関し、特に、研磨工程を備える半導体素子の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor element, and a light emitting diode and a power device having a semiconductor element manufactured by the manufacturing method, and more particularly to a method for manufacturing a semiconductor element including a polishing step.
発光ダイオード(LED(Light Emitting Diode))およびパワーデバイスなどに用いられる半導体素子の製造方法においては、表面側に半導体層が形成された基板がダイシングされてチップ化される工程が含まれる。そのダイシング工程を容易にするために、基板の裏面を研削および研磨して基板を薄くする工程が行なわれる。基板が薄いほど、ダイシング工程は容易になるが、基板の強度が低下するため、研削および研磨工程の際に基板が破損しやすくなる。 A manufacturing method of a semiconductor element used for a light emitting diode (LED) and a power device includes a step of dicing a substrate on which a semiconductor layer is formed on the surface side into a chip. In order to facilitate the dicing process, a process of thinning the substrate by grinding and polishing the back surface of the substrate is performed. The thinner the substrate is, the easier the dicing process is, but the strength of the substrate is reduced, and the substrate is likely to be damaged during the grinding and polishing processes.
上記の課題を解決する技術を開示した先行文献として、特許文献1がある。特許文献1に記載されたウェハ研磨方法においては、表面側に半導体層が形成されたウェハの内部領域とその外側の外周部との境界をウェハの表面に対して垂直に切断または研磨することによりウェハの外周部を除去する工程と、ウェハの面寸法以上の面寸法をもつ支持部材にウェハの表面を貼り合わせる工程と、支持部材によってウェハの表面を支持した状態でウェハの裏面を研削および研磨して、ウェハを薄くする工程とを有している。この方法により、ウェハを100μm程度まで薄くした場合において、ウェハエッジに欠けまたはクラックが生じることを防止している。 As a prior document disclosing a technique for solving the above-mentioned problem, there is Patent Document 1. In the wafer polishing method described in Patent Document 1, the boundary between the inner region of the wafer having the semiconductor layer formed on the surface side and the outer peripheral portion thereof is cut or polished perpendicularly to the surface of the wafer. The process of removing the outer periphery of the wafer, the process of bonding the wafer surface to a support member having a surface dimension equal to or larger than that of the wafer, and grinding and polishing the back surface of the wafer with the support member supporting the wafer surface And a step of thinning the wafer. By this method, when the wafer is thinned to about 100 μm, the wafer edge is prevented from being chipped or cracked.
近年、ダイシング工程をさらに容易にするために、研削および研磨によりウェハは80μm以下まで薄くされる。この程度の薄さまで研削および研磨を行なう場合、ウェハの表面と支持部材とを貼り合わせる工程において用いられた両面テープの弾性体としての挙動が無視できない。具体的には、切削水または砥石からの衝撃により両面テープの粘着剤が弾性変形するため、ウェハにばたつきが生じる。そのばたつきにより、ウェハエッジに欠けまたはクラックが生じ、半導体素子の歩留まりが低下する。 In recent years, in order to further facilitate the dicing process, the wafer is thinned to 80 μm or less by grinding and polishing. When grinding and polishing to such a thin thickness, the behavior of the double-sided tape used in the step of bonding the wafer surface and the support member as an elastic body cannot be ignored. Specifically, since the adhesive of the double-sided tape is elastically deformed by an impact from cutting water or a grindstone, the wafer flutters. The fluttering causes chipping or cracking at the wafer edge, which reduces the yield of semiconductor elements.
LEDおよびパワーデバイスなどに用いられる半導体素子の基板としてサファイヤ基板が用いられることが多くなっている。サファイヤ基板はシリコン基板より硬いため、上記の研削および研磨の際に、基板に欠けまたはクラックがさらに生じやすい。 A sapphire substrate is increasingly used as a substrate for semiconductor elements used in LEDs and power devices. Since the sapphire substrate is harder than the silicon substrate, the substrate is more likely to be chipped or cracked during the above grinding and polishing.
本発明は上記の問題点に鑑みてなされたものであって、半導体素子の製造過程において、基板の研削および研磨工程における基板に欠けまたはクラックが発生することを抑制して、容易にダイシングすることができる、半導体素子の製造方法、並びに、その製造方法によって作製された半導体素子を有する発光ダイオードおよびパワーデバイスを提供することを目的とする。 The present invention has been made in view of the above-described problems, and in the process of manufacturing a semiconductor element, the substrate is prevented from being chipped or cracked during grinding and polishing processes, and can be easily diced. An object of the present invention is to provide a method for manufacturing a semiconductor element, and a light-emitting diode and a power device having the semiconductor element manufactured by the manufacturing method.
本発明に基づく半導体素子の製造方法は、表面側に半導体層を有する基板の表面と研磨用支持部材とを板状の接着部材を介して接着剤により接着する接着工程と、接着剤を硬化させる硬化工程と、研磨用支持部材に接着部材を介して接着された基板の裏面を研磨して所定の厚さにする研磨工程とを備える。 A method for manufacturing a semiconductor device according to the present invention includes a bonding step of bonding a surface of a substrate having a semiconductor layer on a surface side and a polishing support member with a bonding agent via a plate-shaped bonding member, and curing the bonding agent. A curing step, and a polishing step of polishing the back surface of the substrate bonded to the polishing support member via an adhesive member to a predetermined thickness.
本発明の一形態においては、接着工程は、紫外線を受光して硬化する接着剤層を有する接着部材と基板の表面とを接触させて接着する第1接着工程と、基板に接着された接着部材と研磨用支持部材とを接着剤により接着する第2接着工程とを含む。硬化工程は、第1接着工程において基板に接着された、接着部材を透過させて接着剤層に紫外線を照射する第1硬化工程と、第2接着工程に用いられた接着剤を硬化させる第2硬化工程とを含む。 In one embodiment of the present invention, the bonding step includes a first bonding step of bonding an adhesive member having an adhesive layer that receives and cures ultraviolet rays and the surface of the substrate to bond, and an adhesive member bonded to the substrate. And a second bonding step of bonding the polishing support member with an adhesive. The curing process includes a first curing process that is bonded to the substrate in the first bonding process and transmits the adhesive member to irradiate the adhesive layer with ultraviolet rays, and a second curing process that cures the adhesive used in the second bonding process. Curing step.
本発明の一形態においては、接着工程において、熱軟化性の接着剤を含有し、この接着剤が部分的に外表面に露出している接着部材を介して、基板の表面と研磨用支持部材とを接着する。硬化工程において、加熱しつつ加圧して熱圧着することにより、接着部材の一方の主表面と基板の表面とを圧接させ、かつ、接着部材の他方の主表面と研磨用支持部材とを圧接させる。 In one embodiment of the present invention, in the bonding step, the surface of the substrate and the polishing support member are contained via an adhesive member that contains a heat-softening adhesive and the adhesive is partially exposed to the outer surface. And glue. In the curing step, one main surface of the adhesive member and the surface of the substrate are brought into pressure contact with each other, and the other main surface of the adhesive member is brought into pressure contact with the polishing support member by applying pressure and thermocompression bonding while heating. .
好ましくは、基板としてサファイア基板が用いられる。 Preferably, a sapphire substrate is used as the substrate.
本発明によれば、半導体素子の製造過程において、基板の研削および研磨工程における基板に欠けまたはクラックが発生することを抑制して、容易にダイシングすることができる。 ADVANTAGE OF THE INVENTION According to this invention, it can dice easily, suppressing that a chip | tip or a crack generate | occur | produces in the grinding | polishing and grinding | polishing process of a board | substrate in the manufacturing process of a semiconductor element.
以下、本発明の実施形態1に係る半導体素子の製造方法、並びに、その製造方法によって作製された半導体素子を有する発光ダイオードおよびパワーデバイスについて図面を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰返さない。 Hereinafter, a method for manufacturing a semiconductor element according to Embodiment 1 of the present invention, and a light-emitting diode and a power device having the semiconductor element manufactured by the manufacturing method will be described with reference to the drawings. In the following description of the embodiments, the same or corresponding parts in the drawings are denoted by the same reference numerals, and the description thereof will not be repeated.
実施形態1
図1は、本発明の実施形態1に係る半導体素子の製造方法において、基板と接着部材とを接着した状態を示す断面図である。図1に示すように、本実施形態に係る半導体素子の製造方法においては、第1接着工程として、サファイア基板10の表面10Aに接着部材20が接着される。基板は、サファイア基板に限られず、シリコン基板またはガラス基板など半導体層を形成するのに適した基板であればよい。
Embodiment 1
FIG. 1 is a cross-sectional view showing a state where a substrate and an adhesive member are bonded in the method of manufacturing a semiconductor device according to the first embodiment of the present invention. As shown in FIG. 1, in the method for manufacturing a semiconductor element according to the present embodiment, an
サファイア基板10の表面10A側には、図示しない半導体層が形成されている。半導体層としては、たとえば、AlN層およびGaN層が形成されている。LEDに用いられる半導体素子の場合には、半導体層に発光層が含まれる。パワーデバイスに用いられる半導体素子の場合には、通常の半導体素子に比べて半導体層が、高耐圧化、大電流化および高速かつ高周波化されている。
A semiconductor layer (not shown) is formed on the
接着部材20は、たとえば、ポリエチレンテレフタレート(PET(Polyethylene terephthalate))からなる板状の基材21と、基材21の一方の主表面に形成された接着剤層22とからなる。基材21の厚さは、たとえば、25μm以上200μm以下である。基材21の材料は、PETに限られず、アクリル樹脂、ポリカーボネート樹脂、シクロオレフィンポリマー、ポリスチレン樹脂、および、ファンクショナルノルボルネン系樹脂など圧力が負荷された場合の弾性変形が少ない樹脂材料であればよい。
The
接着剤層22は、紫外線を受光して硬化する材料からなり、たとえば、アクリル系モノマーまたは光重合開始剤などを含む樹脂材料からなる。好ましくは、接着剤層22は、紫外線を受光した後、弾性変形をほとんどしない程度に硬化する紫外線硬化樹脂である。また、接着剤層22を構成する材料は熱軟化性を有する。接着剤層22の厚さは、たとえば、5μm以上100μm以下である。
The
接着剤層22は、紫外線を受光する前の状態において粘性を有しているため、図1に示すように、サファイア基板10と接着部材20の基材21とは、接着部材20の接着剤層22により接着されている。
Since the
図2は、接着剤層に紫外線を照射している状態を示す断面図である。図2に示すように、第1硬化工程として、接着部材20の上方から紫外線照射装置30により紫外線31が照射される。紫外線照射装置30から照射された紫外線31は、接着部材20の基材21を透過して、接着剤層22に到達する。紫外線が照射された接着剤層22は硬化して、接着剤層22Aとなる。硬化した接着剤層22Aと基材21とからなる接着部材20Aは、サファイア基板10の表面10Aに、弾性をほとんど有さない状態で接着されている。紫外線照射装置30としては、紫外線高圧水銀ランプまたは紫外線LEDなどが使用可能である。
FIG. 2 is a cross-sectional view showing a state in which the adhesive layer is irradiated with ultraviolet rays. As shown in FIG. 2, as a first curing step,
図3は、研磨用支持部材と接着部材とが接着された状態を示す断面図である。図3に示すように、第2接着工程として、サファイア基板10に接着された接着部材20Aと研磨用支持部材50とが接着剤40により接着される。接着剤40としては、たとえば、熱軟化性のワックスまたはボンドなどが使用可能である。接着剤40は、室温で硬化する。第2硬化工程において接着剤40が硬化することにより、サファイア基板10は、ともに弾性をほとんど有さない、接着部材20Aおよび接着剤40を間に挟んで、研磨用支持部材50に接着される。研磨用支持部材50として、セラミック、アルミおよびステレンスなどの材質の板状部材が使用可能である。好ましくは、研磨用支持部材50は、研削または研磨加工が施されて、両面の平面出しが行なわれている。
FIG. 3 is a cross-sectional view illustrating a state where the polishing support member and the adhesive member are bonded. As shown in FIG. 3, as a second bonding step, the
図4は、基板の裏面を研磨した状態を示す断面図である。図4に示すように、サファイア基板10は、研磨用支持部材50に間接的に接着されて支持された状態で、裏面10Bが研磨される。LEDに用いられる半導体素子の場合には、サファイア基板10は、80μm以下の所定の仕上げ厚さになるまで研磨される。パワーデバイスに用いられる半導体素子の場合には、60μm以下の所定の仕上げ厚さになるまで研磨される。
FIG. 4 is a cross-sectional view showing a state where the back surface of the substrate is polished. As shown in FIG. 4, the
図5は、研磨後の基板の裏面にダイシングテープが接着された状態を示す断面図である。図5に示すように、所定の厚さまで研磨されたサファイア基板10の裏面10Bにダイシングテープ60が接着される。ダイシングテープ60は、金属製キャリアフレームに貼り付けられている。
FIG. 5 is a cross-sectional view showing a state where a dicing tape is bonded to the back surface of the substrate after polishing. As shown in FIG. 5, a dicing
ダイシングテープ60は、たとえば、80μm以上200μm以下の厚さの塩化ビニル、ポリオレフィンおよびPETなどのいずれかからなる基材に、5μm以上50μm以下の厚さのアクリル系粘着材、または、エポキシ系およびポリイミド系などの熱圧着可能な粘着材などのいずれかが塗布されたものである。
The dicing
図6は、基板から接着部材および研磨用支持部材を剥離した状態を示す断面図である。図6に示すように、サファイア基板10の研磨後、サファイア基板10の表面10Aから、接着部材20Aの接着剤層22Aが剥離されることにより、接着部材20Aと研磨用支持部材50とが除去される。
FIG. 6 is a cross-sectional view showing a state where the adhesive member and the polishing support member are peeled from the substrate. As shown in FIG. 6, after polishing the
サファイア基板10の表面10Aから接着剤層22Aを剥離する方法としては、接着剤層22Aを加熱することにより軟化させた状態で、サファイア基板10から接着部材20Aと研磨用支持部材50とを一体で剥離する方法がある。他の方法としては、接着剤層22Aと接着剤40とを加熱することにより、接着剤層22Aと接着剤40とを軟化させた状態で、まず、接着部材20Aから研磨用支持部材50を剥離して、その後、サファイア基板10から接着部材20Aを剥離する方法がある。
As a method of peeling the
図7は、基板がダイシングされた状態を示す断面図である。図7に示すように、サファイア基板10は、ダイシングテープ60に接着された状態で、切削されてチップ化される。その結果、半導体素子を含む複数の半導体チップ100が作製される。最後に、ダイシングテープ60から半導体チップ100が剥離される。
FIG. 7 is a cross-sectional view showing a state where the substrate is diced. As shown in FIG. 7, the
上記の半導体素子の製造方法を用いることにより、研磨工程の際には、サファイア基板10は、弾性をほとんど有さない接着部材20Aと接着剤40により研磨用支持部材50に接着されているため、切削水または砥石からの衝撃によるばたつきの発生が低減されている。そのため、サファイア基板10のようなシリコン基板より硬い基板を80μm以下の厚さまで研磨した場合において、基板に欠けまたはクラックが生じることが抑制される。80μm以下の厚さのサファイア基板10は、ダイシング工程において容易にダイシングされる。その結果、製造過程に発生する不良率が低減されるため、半導体素子の歩留まりが向上される。
By using the semiconductor device manufacturing method, the
また、サファイア基板10から接着部材20Aを剥離する際に接着剤層22Aを軟化させているため、両面テープのような粘着性を有する部材を基板から剥離した場合に発生しやすい残留接着剤が、サファイア基板10の表面10Aに発生しにくい。そのため、残留接着剤による半導体素子の不良発生率を低減することができる。
In addition, since the
本実施形態においてはダイシングテープ60を用いてダイシング工程が行なわれているが、サファイア基板10の研磨後に接着部材20Aから研磨用支持部材50を剥離した状態で、接着部材20Aをダイシングテープ60の代わりに用いてダイシング工程が行なわれてもよい。この場合、サファイア基板10は、裏面10B側からダイシングされることになる。
In the present embodiment, the dicing process is performed using the dicing
上記の方法を用いて半導体素子を製造することにより、その製造方法により作製された半導体素子を用いるLEDまたはパワーデバイスなどの品質安定性および生産効率が向上される。 By manufacturing a semiconductor element using the above method, quality stability and production efficiency of an LED or a power device using the semiconductor element manufactured by the manufacturing method are improved.
以下の実験例1では、本実施形態の製造方法において基板を研磨する場合と、比較例として、本実施形態の製造方法において紫外線照射を行なわずに基板を研磨する場合とで、研磨工程における基板の欠けまたはクラックの発生の有無を確認した。 In Experimental Example 1 below, the substrate in the polishing process is used when the substrate is polished in the manufacturing method of the present embodiment, and as a comparative example, the substrate is polished without performing ultraviolet irradiation in the manufacturing method of the present embodiment. The presence or absence of chipping or cracking was confirmed.
実験例1
基板として、2インチ角で厚みが393μmのサファイア基板と、2インチ角で厚みが391μmのサファイア基板とが用意された。この2枚のサファイア基板には各々、表面側にAlN層およびGaN層を含む半導体層が形成されている。厚さが393μmのサファイア基板を基板Xと称し、厚さが391μmのサファイア基板を基板Yと称する。
Experimental example 1
As a substrate, a sapphire substrate having a 2 inch square and a thickness of 393 μm and a sapphire substrate having a 2 inch square and a thickness of 391 μm were prepared. In each of the two sapphire substrates, a semiconductor layer including an AlN layer and a GaN layer is formed on the surface side. A sapphire substrate having a thickness of 393 μm is referred to as a substrate X, and a sapphire substrate having a thickness of 391 μm is referred to as a substrate Y.
接着部材として、PETからなる厚さ16μmの基材と、UV硬化型樹脂からなる接着剤層とを有するものが2つ用意された。接着部材は、それぞれ基板Xの表面または基板Yの表面に接着された。 Two adhesive members having a 16 μm thick base material made of PET and an adhesive layer made of a UV curable resin were prepared. The adhesive members were bonded to the surface of the substrate X or the surface of the substrate Y, respectively.
基板Xの表面に接着された接着部材の基材側から基材の全面に向けて、UVがUV高圧水銀ランプによりUV照度300mW/cm2で30秒間照射された。基板Yの方には、UV照射は行なわれない。 UV was irradiated from the base material side of the adhesive member adhered to the surface of the substrate X toward the entire surface of the base material with a UV high-pressure mercury lamp at a UV illuminance of 300 mW / cm 2 for 30 seconds. No UV irradiation is performed on the substrate Y.
次に、研磨用支持部材として直径300mmのセラミックプレートが1枚用意された。研磨用支持部材は、接着剤として日化精工製スカイリキッド(登録商標)751Mが用いられて、基板Xに接着された接着部材の基材、および、基板Yに接着された接着部材の基材と熱圧着された。 Next, one ceramic plate having a diameter of 300 mm was prepared as a polishing support member. As the polishing support member, the base material of the adhesive member bonded to the substrate X and the base material of the adhesive member bonded to the substrate Y using Sky Liquid (registered trademark) 751M manufactured by Nikka Seiko as the adhesive are used. And thermocompression bonded.
研磨工程として、まず、研削装置内において、基板Xおよび基板Yがそれぞれ接着部材を介して接着された研磨用支持部材が研磨用テーブル上に載置された。その後、ダイヤモンド砥石が用いられて、0.02mm/分の切り込み速度で基板Xおよび基板Yの裏面が研削された。研削時間が1分経過毎に、基板Xおよび基板Yの厚みが測定され、また、基板に欠けまたはクラックが発生していないか確認された。 As a polishing step, first, a polishing support member in which the substrate X and the substrate Y were bonded to each other through an adhesive member was placed on the polishing table in the grinding apparatus. Then, the back surface of the board | substrate X and the board | substrate Y was ground with the cutting speed of 0.02 mm / min using the diamond grindstone. The thickness of the substrate X and the substrate Y was measured every 1 minute of grinding time, and it was confirmed whether the substrate was chipped or cracked.
基板Xにおいては、58μmの厚さまで研磨された時点では欠けおよびクラックが観察されなかったが、34μmの厚さまで研磨された時点で欠けまたはクラックが観察された。基板Yにおいては、102μmの厚さまで研磨された時点では欠けおよびクラックが観察されなかったが、88μmの厚さまで研磨された時点で欠けまたはクラックが観察された。この結果から、紫外線照射が行なわれて接着剤層が硬化されていることにより、研磨による衝撃によって基板に欠けまたはクラックが発生することが低減されることが確認された。 In the substrate X, chips and cracks were not observed when polished to a thickness of 58 μm, but chips or cracks were observed when polished to a thickness of 34 μm. In the substrate Y, chips and cracks were not observed when polished to a thickness of 102 μm, but chips or cracks were observed when polished to a thickness of 88 μm. From this result, it was confirmed that the occurrence of chipping or cracking in the substrate due to the impact of polishing is reduced by irradiating ultraviolet rays and curing the adhesive layer.
以下、本発明の実施形態2に係る半導体素子の製造方法、並びに、その製造方法によって作製された半導体素子を有する発光ダイオードおよびパワーデバイスについて図面を参照して説明する。 Hereinafter, a method for manufacturing a semiconductor element according to Embodiment 2 of the present invention, and a light-emitting diode and a power device including the semiconductor element manufactured by the manufacturing method will be described with reference to the drawings.
実施形態2
図8は、本発明の実施形態2に係る半導体素子の製造方法において、接着部材を介して基板と研磨用支持部材とを接着した状態を示す断面図である。図9は、本実施形態に係る接着部材の構造を示す断面図である。
Embodiment 2
FIG. 8 is a cross-sectional view showing a state in which the substrate and the polishing support member are bonded via an adhesive member in the method of manufacturing a semiconductor element according to the second embodiment of the present invention. FIG. 9 is a cross-sectional view showing the structure of the adhesive member according to this embodiment.
図8に示すように、本実施形態に係る半導体素子の製造方法においては、接着工程として、サファイア基板10の表面10Aに接着部材70の一方の主表面が接着され、研磨用支持部材50に接着部材70の他方の主表面が接着される。接着部材70以外の構成については、実施形態1と同様であるため説明を繰返さない。
As shown in FIG. 8, in the method for manufacturing a semiconductor device according to this embodiment, as a bonding process, one main surface of the
図9に示すように、本実施形態に係る接着部材70は、複数の穴部を有する板状のPETからなる基材71と、基材71の穴部に位置している熱軟化性の接着剤72とから構成されている。基材71の厚さは、たとえば、5μm以上200μm以下である。基材71の材料は、PETに限られず、アクリル樹脂、ポリカーボネート樹脂、シクロオレフィンポリマー、ポリスチレン樹脂、および、ファンクショナルノルボルネン系樹脂など圧力が負荷された場合に弾性変形の少ない樹脂材料であればよい。
As shown in FIG. 9, the
接着剤72としては、たとえば、熱軟化性のワックスまたはボンドなどが使用可能である。接着剤72は、室温で硬化する。接着剤72は、接着部材70の外表面に部分的に露出している。好ましくは、基材71の穴部が基材71の主表面全体に均等に形成されていることにより、接着剤72が接着部材70の外表面において均等に配置されている。基材71は、接着剤72を外表面に部分的に露出させて含有できる構造であればよく、多孔質構造で形成されていてもよい。
As the adhesive 72, for example, heat softening wax or bond can be used. The adhesive 72 is cured at room temperature. The adhesive 72 is partially exposed on the outer surface of the
接着部材70の一方の主表面に露出している部分の接着剤72は、サファイア基板10の表面10Aと接触して、接着部材70とサファイア基板10とを接着している。接着部材70の他方の主表面に露出している部分の接着剤72は、研磨用支持部材50と接触して、接着部材70と研磨用支持部材50とを接着している。
The portion of the adhesive 72 exposed on one main surface of the
その後、硬化工程として、互いに接着された研磨用支持部材50およびサファイア基板10が加熱されつつ加圧されて熱圧着されることにより、接着剤72が軟化した状態で、接着部材70の一方の主表面とサファイア基板10の表面10Aとが圧接され、かつ、接着部材70の他方の主表面と研磨用支持部材50とが圧接される。
Thereafter, as a curing process, the polishing
このとき、接着剤72は、接着部材70とサファイア基板10との境界部、および、接着部材70と研磨用支持部材50との境界部においては、極めて薄い層として存在している。よって、実質的に、サファイア基板10と接着部材70の基材71とが面接触し、研磨用支持部材50と接着部材70の基材71とが面接触している。その状態において、接着剤72は冷却されて硬化する。
At this time, the adhesive 72 exists as an extremely thin layer at the boundary between the
図10は、基板の裏面を研磨した状態を示す断面図である。図10に示すように、サファイア基板10は、研磨用支持部材50に間接的に接着されて支持された状態で、裏面10Bが研磨される。LEDに用いられる半導体素子の場合には、サファイア基板10は、80μm以下の所定の仕上げ厚さになるまで研磨される。パワーデバイスに用いられる半導体素子の場合には、60μm以下の所定の仕上げ厚さになるまで研磨される。
FIG. 10 is a cross-sectional view showing a state where the back surface of the substrate is polished. As shown in FIG. 10, the
図11は、研磨後の基板の裏面にダイシングテープが接着された状態を示す断面図である。図11に示すように、所定の厚さまで研磨されたサファイア基板10の裏面10Bにダイシングテープ60が接着される。
FIG. 11 is a cross-sectional view showing a state where a dicing tape is bonded to the back surface of the substrate after polishing. As shown in FIG. 11, the dicing
その後、図6に示すように、サファイア基板10の表面10Aから、接着部材70が剥離される。サファイア基板10の表面10Aから接着部材70を剥離する方法として、接着部材70を加熱することにより接着剤72を軟化させた状態で、サファイア基板10から接着部材70を剥離する。
Thereafter, as shown in FIG. 6, the
次に、図7に示すように、サファイア基板10は、ダイシングテープ60に接着された状態で、切削されてチップ化される。その結果、半導体素子を含む複数の半導体チップ100が作製される。最後に、ダイシングテープ60から半導体チップ100が剥離される。
Next, as shown in FIG. 7, the
上記の半導体素子の製造方法を用いることにより、研磨工程の際には、サファイア基板10は、弾性をほとんど有さない接着部材70を介して研磨用支持部材50に接着されているため、切削水または砥石からの衝撃によるばたつきの発生が低減されている。そのため、サファイア基板10のようなシリコン基板より硬い基板を80μm以下の厚さまで研磨した場合において、基板に欠けまたはクラックが生じることが抑制される。80μm以下の厚さのサファイア基板10は、ダイシング工程において容易にダイシングされる。その結果、製造過程に発生する不良率が低減されるため、半導体素子の歩留まりが向上される。
By using the semiconductor element manufacturing method described above, the
また、圧接によりサファイア基板10と接着部材70と研磨用支持部材50とが接着されていることにより、接着剤72の層厚が極めて薄く、研磨用支持部材50の主表面の平面部と、サファイア基板10の裏面10Bの平面部との平行度を高めることができる。その結果、研磨用支持部材50を支持してサファイア基板10を研磨する際に、サファイア基板10の平面出しが容易になる。
Further, since the
上記の方法を用いて半導体素子を製造することにより、その製造方法により作製された半導体素子を用いるLEDまたはパワーデバイスなどの品質安定性および生産効率が向上される。 By manufacturing a semiconductor element using the above method, quality stability and production efficiency of an LED or a power device using the semiconductor element manufactured by the manufacturing method are improved.
本実施形態においては、複数の穴部を有する板状の基材71を含む接着部材70を用いたが、穴部を有さない板状の基材の外表面に所定の間隔を置いて点状に接着剤72が塗布された接着部材を用いていもよい。この場合、熱圧着する際に、接着剤72の層が薄く、実質的に、サファイア基板10と接着部材の基材とが面接触し、研磨用支持部材50と接着部材の基材とが面接触していることが好ましい。このようにした場合にも、研磨工程における基板のばたつきが低減されて、基板に欠けまたはクラックが生じることが抑制される。
In the present embodiment, the
以下の実験例2では、本実施形態の製造方法において基板を研磨する場合と、比較例として、本実施形態の製造方法において穴部を有さない板状の基材の両面に5μmの厚さの接着剤層を有する接着部材を用いて基板を研磨する場合とで、研磨工程における基板の欠けまたはクラックの発生の有無を確認した。 In Experimental Example 2 below, when the substrate is polished in the manufacturing method of the present embodiment, and as a comparative example, the thickness is 5 μm on both surfaces of the plate-like substrate having no hole in the manufacturing method of the present embodiment. In the case where the substrate was polished using an adhesive member having an adhesive layer, the presence or absence of chipping or cracking of the substrate in the polishing process was confirmed.
実験例2
基板として、2インチ角で厚みが423μmのサファイア基板と、2インチ角で厚みが422μmのサファイア基板とが用意された。この2枚のサファイア基板には各々、表面側にAlN層およびGaN層を含む半導体層が形成されている。厚さが423μmのサファイア基板を基板Vと称し、厚さが422μmのサファイア基板を基板Wと称する。
Experimental example 2
A sapphire substrate having a 2 inch square and a thickness of 423 μm and a sapphire substrate having a 2 inch square and a thickness of 422 μm were prepared. In each of the two sapphire substrates, a semiconductor layer including an AlN layer and a GaN layer is formed on the surface side. A sapphire substrate having a thickness of 423 μm is referred to as a substrate V, and a sapphire substrate having a thickness of 422 μm is referred to as a substrate W.
本実施形態の接着部材として、PETからなり厚さ10μmで複数の穴部を有する基材と、その穴部に供給された熱軟化性の接着剤とからなる、接着部材Sが用意された。比較例の接着部材として、PETからなり厚さ10μmで穴部を有さない基材と、その基材の両面にそれぞれ5μmの厚さで形成された接着剤層とからなる、接着部材Tが用意された。 As an adhesive member of the present embodiment, an adhesive member S made of a base material made of PET and having a plurality of holes with a thickness of 10 μm and a thermosoftening adhesive supplied to the holes was prepared. As an adhesive member of a comparative example, an adhesive member T composed of a base material made of PET having a thickness of 10 μm and no holes and an adhesive layer formed on both surfaces of the base material with a thickness of 5 μm is provided. prepared.
次に、研磨用支持部材として直径300mmのセラミックプレートが1枚用意された。接着部材Sは、基板Xの表面および研磨用支持部材に熱圧着され、同時に、接着部材Tは、基板Yの表面および研磨用支持部材に熱圧着された。 Next, one ceramic plate having a diameter of 300 mm was prepared as a polishing support member. The adhesive member S was thermocompression bonded to the surface of the substrate X and the polishing support member, and at the same time, the adhesive member T was thermocompression bonded to the surface of the substrate Y and the polishing support member.
研磨工程として、まず、研削装置内において、基板Vおよび基板Wがそれぞれ接着部材Sまたは接着部材Tを介して接着された研磨用支持部材が研磨用テーブル上に載置された。その後、ダイヤモンド砥石が用いられて、0.02mm/分の切り込み速度で基板Vおよび基板Wの裏面が研削された。研削時間が1分経過毎に、基板Vおよび基板Wの厚みが測定され、また、基板に欠けまたはクラックが発生していないか確認された。 As a polishing process, first, a polishing support member to which the substrate V and the substrate W were bonded through the bonding member S or the bonding member T, respectively, was placed on the polishing table in the grinding apparatus. Then, the back surface of the board | substrate V and the board | substrate W was ground with the cutting rate of 0.02 mm / min using the diamond grindstone. The thickness of the substrate V and the substrate W was measured every 1 minute of grinding time, and it was confirmed whether the substrate was chipped or cracked.
基板Vにおいては、48μmの厚さまで研磨された時点では欠けおよびクラックが観察されなかったが、24μmの厚さまで研磨された時点で欠けまたはクラックが観察された。基板Wにおいては、101μmの厚さまで研磨された時点では欠けおよびクラックが観察されなかったが、89μmの厚さまで研磨された時点で欠けまたはクラックが観察された。この結果から、接着部材70が用いられて熱圧着されることにより、研磨による衝撃によって基板に欠けまたはクラックが発生することが低減されることが確認された。
In the substrate V, no chipping or cracking was observed when polished to a thickness of 48 μm, but chipping or cracking was observed when polishing to a thickness of 24 μm. In the substrate W, chips and cracks were not observed when polished to a thickness of 101 μm, but chips or cracks were observed when polished to a thickness of 89 μm. From this result, it was confirmed that the occurrence of chipping or cracking in the substrate due to the impact of polishing is reduced by using the
なお、今回開示した上記実施形態および上記実験例はすべての点で例示であって、限定的な解釈の根拠となるものではない。したがって、本発明の技術的範囲は、上記した実施形態および実験例のみによって解釈されるものではなく、特許請求の範囲の記載に基づいて画定される。また、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。 In addition, the said embodiment and the said experimental example which were disclosed this time are illustrations in all the points, Comprising: It does not become the basis of limited interpretation. Therefore, the technical scope of the present invention is not interpreted only by the above-described embodiments and experimental examples, but is defined based on the description of the scope of claims. Further, all modifications within the meaning and scope equivalent to the scope of the claims are included.
10 サファイア基板、10A 表面、10B 裏面、20,20A,70 接着部材、21,71 基材、22,22A 接着剤層、30 紫外線照射装置、31 紫外線、40,72 接着剤、50 研磨用支持部材、60 ダイシングテープ、100 半導体チップ。
DESCRIPTION OF
Claims (6)
前記接着剤を硬化させる硬化工程と、
前記研磨用支持部材に前記接着部材を介して接着された前記基板の裏面を研磨して所定の厚さにする研磨工程と
を備える、半導体素子の製造方法。 An adhesion step of adhering the surface of the substrate having the semiconductor layer on the surface side and the polishing support member with an adhesive via a plate-like adhesive member;
A curing step for curing the adhesive;
A method of manufacturing a semiconductor element, comprising: a polishing step of polishing a back surface of the substrate bonded to the polishing support member via the adhesive member to obtain a predetermined thickness.
前記硬化工程は、前記第1接着工程において前記基板に接着された、前記接着部材を透過させて前記接着剤層に紫外線を照射する第1硬化工程と、前記第2接着工程に用いられた前記接着剤を硬化させる第2硬化工程とを含む、請求項1に記載の半導体素子の製造方法。 The adhering step includes a first adhering step in which the adhesive member having an adhesive layer that receives ultraviolet light to be cured and the surface of the substrate are brought into contact with each other, the adhesive member adhered to the substrate, and the polishing A second bonding step of bonding the supporting member to the support member with an adhesive,
The curing step is used in the first curing step, which is bonded to the substrate in the first bonding step, transmits the adhesive member and irradiates the adhesive layer with ultraviolet rays, and the second bonding step. The manufacturing method of the semiconductor element of Claim 1 including the 2nd hardening process of hardening an adhesive agent.
前記硬化工程において、加熱しつつ加圧して熱圧着することにより、前記接着部材の一方の主表面と前記基板の表面とを圧接させ、かつ、前記接着部材の他方の主表面と前記研磨用支持部材とを圧接させる、請求項1に記載の半導体素子の製造方法。 In the bonding step, the surface of the substrate and the polishing support member are bonded via the bonding member that contains a heat softening adhesive and the bonding agent is partially exposed to the outer surface. ,
In the curing step, one main surface of the adhesive member and the surface of the substrate are brought into pressure contact with each other by pressurizing and thermocompression bonding while heating, and the other main surface of the adhesive member and the polishing support The manufacturing method of the semiconductor element of Claim 1 which press-contacts a member.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010160788A JP2012023244A (en) | 2010-07-15 | 2010-07-15 | Manufacturing method of semiconductor element and light emitting diode and power device having the semiconductor element manufactured by the method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010160788A JP2012023244A (en) | 2010-07-15 | 2010-07-15 | Manufacturing method of semiconductor element and light emitting diode and power device having the semiconductor element manufactured by the method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012023244A true JP2012023244A (en) | 2012-02-02 |
Family
ID=45777247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010160788A Withdrawn JP2012023244A (en) | 2010-07-15 | 2010-07-15 | Manufacturing method of semiconductor element and light emitting diode and power device having the semiconductor element manufactured by the method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012023244A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014038877A (en) * | 2012-08-10 | 2014-02-27 | Disco Abrasive Syst Ltd | Wafer processing method |
JP2014096563A (en) * | 2012-10-11 | 2014-05-22 | Shin Etsu Chem Co Ltd | Wafer processing material, wafer processing member, temporary adhering material for processing wafer, and method for manufacturing thin wafer |
US9023716B2 (en) | 2013-01-25 | 2015-05-05 | Samsung Electronics Co., Ltd. | Methods for processing substrates |
US9165817B2 (en) | 2013-02-20 | 2015-10-20 | Samsung Electronics Co., Ltd. | Method of grinding substrate and method of manufacturing semiconductor light emitting device using the same |
-
2010
- 2010-07-15 JP JP2010160788A patent/JP2012023244A/en not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014038877A (en) * | 2012-08-10 | 2014-02-27 | Disco Abrasive Syst Ltd | Wafer processing method |
JP2014096563A (en) * | 2012-10-11 | 2014-05-22 | Shin Etsu Chem Co Ltd | Wafer processing material, wafer processing member, temporary adhering material for processing wafer, and method for manufacturing thin wafer |
US9023716B2 (en) | 2013-01-25 | 2015-05-05 | Samsung Electronics Co., Ltd. | Methods for processing substrates |
US9412636B2 (en) | 2013-01-25 | 2016-08-09 | Samsung Electronics Co., Ltd. | Methods for processing substrates |
US9165817B2 (en) | 2013-02-20 | 2015-10-20 | Samsung Electronics Co., Ltd. | Method of grinding substrate and method of manufacturing semiconductor light emitting device using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1147555C (en) | Double side coated pressure sensitive adhesive sheet and its application | |
KR20110074855A (en) | Method of manufacturing wafer laminated body, device of manufacturing wafer laminated body, wafer laminated body, method of peeling support body, and method of manufacturing wafer | |
JP7056844B2 (en) | Wafer processing method | |
JP2019520708A (en) | How to process a wafer | |
JP2016167546A (en) | Method of forming protective member | |
JP2019140387A (en) | Method of processing wafer | |
JP2007266191A (en) | Wafer processing method | |
JP6121116B2 (en) | Wafer processing method | |
KR101873603B1 (en) | Method for grinding plate-like object | |
JP2012023244A (en) | Manufacturing method of semiconductor element and light emitting diode and power device having the semiconductor element manufactured by the method | |
JP4444142B2 (en) | Manufacturing method of semiconductor device | |
JP2014107339A (en) | Wafer processing method | |
JP2009212439A (en) | Method of manufacturing semiconductor device and semiconductor manufacturing apparatus | |
JP2007311421A (en) | Method of manufacturing semiconductor chip | |
JP2013229352A (en) | Method for transferring plate-like object | |
JP6057616B2 (en) | Wafer processing method | |
JP6149223B2 (en) | How to stick a plate | |
JP2013105858A (en) | Support member, support structure and method for processing tabular object | |
JP6127088B2 (en) | Adhesive and substrate manufacturing method | |
JP2007273500A (en) | Method for stripping support plate | |
JP2014049537A (en) | Processing method of wafer | |
JP2014067982A (en) | Wafer processing method | |
JP2012115911A (en) | Substrate grinding method and semiconductor element manufactured by using the same | |
JP6125170B2 (en) | Wafer processing method | |
JP2014067944A (en) | Wafer processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20131001 |