JP2011159351A - 不揮発性半導体記憶装置および不揮発性メモリシステム - Google Patents
不揮発性半導体記憶装置および不揮発性メモリシステム Download PDFInfo
- Publication number
- JP2011159351A JP2011159351A JP2010019693A JP2010019693A JP2011159351A JP 2011159351 A JP2011159351 A JP 2011159351A JP 2010019693 A JP2010019693 A JP 2010019693A JP 2010019693 A JP2010019693 A JP 2010019693A JP 2011159351 A JP2011159351 A JP 2011159351A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- memory cell
- verify voltage
- verify
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
Abstract
揮発性半導体記憶装置及び不揮発性メモリシステムを提供すること。
【解決手段】多値記憶方式の不揮発性半導体記憶装置および不揮発性メモリシステムにお
いて、パッケージング工程前にデータを書き込む場合には第一のベリファイ電圧を用い、
パッケージ工程後にデータを書き込む場合には第一のベリファイ電圧よりも低い第二のベ
リファイ電圧に切り替える。
【選択図】図5
Description
導体記憶装置および不揮発性メモリシステムに関する。
Erasable and Programmable Read Only Memory)は、さまざまな機器に搭載されている
。近年、大容量化を実現するために、1つの不揮発性メモリセル(以下、単に「メモリセ
ル」という場合がある)が多ビットのデータの記憶を行う多値記憶方式が種々提案されて
いる(例えば、特許文献1参照。)。
モリセル閾値として使用する。より高い電圧領域に閾値を設定する場合には、より高い書
き込み電圧によって書き込みが行われる必要がある。
を用いる場合には、半導体記憶装置に200℃程度の高温のストレスがかかる場合がある
。パッケージ工程前に半導体記憶装置に書き込まれたデータが、高温の工程を通ることに
より、パッケージング工程後に正しく読み出せない誤読み出し不良が起きる場合がある。
トレスにより抜け、書き込まれたセルの閾値が書き込み直後に比較して下がることにより
発生すると考えられている。このため、パッケージ工程で書き込まれたデータの閾値が下
がることを考慮した対策が必要になっている。また、同様の誤読み出し不良は、多値記憶
方式に限らず、微細化がすすむことによってよりおきやすくなる傾向があり、対策が必要
となっている。
き込まれたデータの誤読み出しを抑制する手段を備える不揮発性半導体記憶装置および不
揮発性メモリシステムを提供する。
メモリセルが複数配列されたメモリセルアレイと、前記不揮発性メモリセルに対して印加
される書き込み電圧とベリファイ電圧とを含む複数の電圧を発生する電圧発生部と、前記
ベリファイ電圧を切り替える制御回路とを備え、熱工程前に前記不揮発性メモリセルに書
き込まれる場合は第一のベリファイ電圧を用い、前記熱工程後に前記不揮発性メモリセル
に書き込まれる場合には前記第一のベリファイ電圧より低い第二のベリファイ電圧を用い
ることを特徴とする。
な不揮発性メモリセルが複数配列されたメモリセルアレイと、
前記不揮発性メモリセルに対して印加される書き込み電圧とベリファイ電圧とを含む複数
の電圧を発生する電圧発生部と、前記ベリファイ電圧を切り替える制御回路と、外部から
の信号をメモリセルアレイに入力するコントローラとを備え、熱工程前に前記不揮発性メ
モリセルに書き込まれる場合は第一のベリファイ電圧を用い、前記熱工程後に前記不揮発
性メモリセルに書き込まれる場合には前記第一のベリファイ電圧より低い第二のベリファ
イ電圧を用いることを特徴とする。
半導体記憶装置および不揮発性メモリシステムを提供することができる。
る態様で実施することが可能であり、以下に示す実施形態の記載の内容に限定して解釈さ
れるものではない。
能ブロック構成を示している。図2は、メモリセルアレイ12のメモリセルの配列を示し
た図である。メモリセルアレイ12は、図2に示すように、複数のNANDセルユニット
を配列して構成される。各NANDセルユニットは、複数個の電気的書き替え可能な不揮
発性メモリセル(例えば、MC00−MC0n)と、その両端をそれぞれソース線CEL
SRCとビット線BLとに接続するための選択ゲートトランジスタ(例えば、S01、S
02)を有する。
に接続される。選択ゲートトランジスタS01,S02のゲートは、ワード線と並行する
選択ゲート線SGS,SGDに接続される。
を構成する。図2に示すように、通常ビット線の方向に複数のブロックBLK0、BLK
1、…が配列される。
ワード線駆動回路を含む。
アレイ12のビット線に接続されて、入出力データを一時的に保持するセンスアンプ回路
を介してデータの書き込みや読み出しを行う機能及び、書き込みデータや読み出しデータ
を保持するデータラッチ機能を有する。
ル回路2を介して外部入出力端子I/O1〜I/O8に出力される。
書き込みデータは、I/Oコントロール回路2を介し、センスアンプ回路13にロードさ
れる。
ンドは、コマンドレジスタ7を介して、制御信号発生回路(内部コントローラ)8でデコ
ードされる。チップイネーブル信号/CE、書き込みイネーブル信号/WE、読み出しイ
ネーブル信号/RE、アドレスラッチイネーブル信号ALE、コマンドラッチイネーブル
信号CLE等の外部制御信号は、外部からロジックコントロール回路3を介して、制御信
号発生回路8に供給される。制御信号発生回路8は、動作モードに応じて供給される外部
制御信号及びコマンドに基づいて、データ書き込み及び消去のシーケンス制御、及びデー
タ読み出しの制御を行う。
。ステータスレジスタ5は、例えば、チップがレディ/ビジー状態のいずれにあるかを示
すデータを保持するレディ/ビジーレジスタ、書き込みのパス/フェイルを示すデータを
保持する書き込みステータスレジスタ、誤書き込み状態の有無(誤書き込みベリファイの
パス/フェイル)を示すデータを保持する誤書き込みステータスレジスタ、過書き込み状
態の有無(過書き込みベリファイのパス/フェイル)を示すデータを保持する過書き込み
ステータスレジスタなどを有する。
持つメモリセルによって形成される。ROMヒューズ122は、メモリセルアレイ12と
は別の領域に形成されていてもよい。あるいは、メモリセルアレイ12中の一部分に設定
されていてもよい。図1では、メモリセルアレイ12を、第1の記憶領域121と第2の
記憶領域とに分けている。この第1の記憶領域121は、通常のデータを、第2の記憶領
域は、ROMヒューズ122として通常のデータとは別のデータを記憶する。さらに、R
OMヒューズ122は、メタルヒューズで構成することもできる。
る。記憶される初期設定データとしては、閾値レベルの数、各閾値レベルに応じたベリフ
ァイ電圧に関するデータ、各閾値レベルに応じたベリファイ電圧を切り替える設定、閾値
レベルに応じてベリファイ電圧を切り替える書き込み電圧Vpgmのステップアップ数、
ベリファイ電圧等である。
は、メモリ出荷前にプログラミングされるようにしてもよいし、外部コントローラ(図示
せず)から入出力端子I/O1〜I/O8、I/Oコントロール回路2を通じて、データ
レジスタ/センスアンプ回路13にロードされ、ROMヒューズ122などに書き込まれ
るようにしてもよい。
(書き込み電圧Vpgm、ベリファイ電圧Vr、書き込みパス電圧Vpass、読み出し
電圧Vread等)が必要である。電圧発生回路9は、これらの高電圧Vppを発生する
ために設けられている。この電圧発生回路9は、制御信号発生回路8により制御される。
次に、NAND型フラッシュメモリのメモリの書き込み動作について説明する。図3は
、NAND型フラッシュメモリのメモリセル部の構成の一例を示す断面図である。NAN
D型フラッシュメモリのメモリセル部の基本単位は、例えば、図3に示すように、直列に
接続された複数のメモリセルMC00〜MC0nと二つの選択ゲートトランジスタS01
とS02により構成されている。選択ゲートトランジスタS02は、ビット線BLに接続
され、選択ゲートトランジスタS01は、メモリセルアレイ内で共通のソース線CELS
RCに接続されている。1つのメモリセルは、p型ウェル(p−Well)31上に形成
されたN型拡散層33をソース/ドレインとし、ワード線WLへと接続される制御ゲート
35及び浮遊ゲート(FG)34を有する。この浮遊ゲート(FG)34に注入される電
子量は、ワード線に印加する書き込み電圧Vpgm及びその印加時間を変化させることに
より制御される。メモリセルの閾値(Vt)は、浮遊ゲート(FG)34に注入された電
子量により変化する。したがって、メモリセルの閾値(Vt)は、書き込み電圧Vpgm
により制御される。
た図である。書き込み電圧Vpgmは、書き込む対象となるワード線、例えば、WL0に
印加される。1つのワード線WL0には、多数のメモリセルが配列されている。メモリセ
ルへの書き込みは、1つのワード線を単位として行われる。本明細書では、便宜上この書
き込み対象となるワード線を、「選択ワード線」という場合がある。
ス電圧Vpassが印加される。
ば14V〜20V程度の電圧で、パルス方式でステップアップしながら選択ワード線WL
0に印加される。
G)を持たない通常のトランジスタの構造になっている。そのゲートには、電源電圧Vd
dよりも少し低い電圧が印加されている。ソース線側の選択ゲートトランジスタS01は
、ビット線BL0側選択ゲートトランジスタS02と同様の構造である。そして、そのゲ
ートの電位は、0Vに制御される。
を通じて0Vに制御される。そして、書き込み対象となる選択ワード線上のメモリセルが
目的とする閾値の範囲に設定され書き込みが終わると、図4に示すビット線BL1のよう
にビット線電位は、センスアンプ回路を通じて電源電圧Vddとなるように制御される。
手前のメモリセルまで転送される。このため、選択ワード線WL0に書き込み電圧Vpg
mが印加されると、書き込み対象となるメモリセルMC00のチャネルの電位は、0Vと
なり、選択ワード線WL0とチャネルとの間にVpgmの電位差が生じる。この電位差に
より、ファウラー・ノルドハイム(FN)トンネル電流が発生し、浮遊ゲート(FG0)
34に電子が注入される。注入された電子により、メモリセルMC00の閾値(Vt)の
分布が正側にシフトする。これに対して、WL0を除く書き込み対象ではない他の非選択
ワード線WL1〜WLnは、ファウラー・ノルドハイム(FN)トンネル電流が流れない
程度の書き込みパス電圧Vpassが印加される。このため、非選択ワード線に接続され
ているメモリセルの閾値(Vt)分布は、ほとんど変わらない。
ない場合には、図4のビット線BL1のように、ビット線電位は、センスアンプ回路を通
じて電源電圧Vddとなるように制御される。また、選択ゲートトランジスタS12のゲ
ートにはVddよりも若干低い電圧が印加されている。このため、選択ゲートトランジス
タS12は、カットオフ状態となる。これにより、メモリセルMC10〜MC1nのチャ
ネルが浮遊状態になる。その状態でVpass又はVpgmが、ワード線WL0〜WLに
印加されると、メモリセルMC10〜MC1nのチャネル電位は昇圧されて例えば8V程
度まで上昇する。このため、選択ワード線WL0とチャネルとの間の電位差は大きくなら
ない。すなわち、FNトンネル電流が流れない状態になり、メモリセルの閾値(Vt)分
布はほとんどシフトしない。
以下では、上記NAND型フラッシュメモリのメモリチップの1つのメモリセルの閾値
を細かく分けて多値データの記憶動作を制御するデータ書き込み方式について説明する。
き込み電圧値及びその印加時間の制御により変化させることができる。メモリセルの閾値
電圧(以下、単に「閾値」という場合がある)は、図3に示す浮遊ゲート(FG)34に
注入される電子の量に応じて変化する。多値データの記憶は、記憶すべきデータに応じて
、このメモリセルの閾値(Vt)を変化させることにより実現できる。メモリセルにデー
タを書き込む場合、書き込むデータに応じてメモリセルの閾値は、正確に制御される必要
がある。このため、例えば、メモリセルの制御ゲートに印加される電圧が徐々に増加して
いく書き込み方法が実行される。このような書き込み方法は、「ステップアップ書き込み
方法」と呼ばれている。
図4は、ステップアップ書き込み方法の一例を示す図である。この図4は、1つのワー
ド線に印加する書き込み電圧(Vpgm)は、パルス形状にステップアップして印加され
ることを示している。縦軸は、書き込み電圧(Vpgm)を示し、横軸は、ワード線に書
き込み電圧(Vpgm)パルスを印加する回数(プログラム電圧印加回数)を示している
。Vpgmの各ステップアップの幅51は、例えば0.2Vとする。初期書き込み電圧パ
ルスの値は、例えば14Vとする。そして、その後書き込み電圧パルスを0.2Vずつス
テップアップする。パルスの山部と山部の間の底部52では、ベリファイが行われ、この
底部52のときに図5には図示していないが、選択ワード線にベリファイ電圧が印加され
る。
ベリファイの際に印加されるベリファイ電圧は、閾値分布の下限値に相当する電圧とし
て設定される。多値記憶方式の場合、書き込みデータに応じて、閾値が分布するべき範囲
が設定され、ベリファイ電圧は、それぞれの閾値分布の下限値に相当する電圧として設定
される。書き込み動作において、書き込み対象のメモリセルの閾値レベルがベリファイ電
圧を超えると、そのメモリセルに対する書き込みは終了する。このため、そのメモリセル
を含むNANDセルユニットが接続されているビット線の電位は0VからVddとなるよ
うに制御される。
宜上、4つの閾値の分布により形成されるメモリセルのグループを、閾値レベルの低い順
からLevelE、LevelA、LevelB、LevelC、と呼称する。
値をLevelEのままにする場合は、書き込みが行われず、消去されたときの状態のま
まである。ステップアップ書き込み方法では、たとえば、低い閾値のデータから先に書き
込みが終了していく。例えば1つのメモリセルの閾値を4分割して記憶する場合、より低
い閾値のLevelAから順にLevelB、LevelCの書き込みが終わる。
ばらつきがあるため、一定の書き込み電圧の印加数によって同じ閾値範囲内に設定するこ
とができない。このため閾値には分布幅がある。
本実施例では、パッケージング前の書き込みでは、外から入力されるコマンドに従って
、高いベリファイ電圧に制御し、ステップアップ書き込みの印加回数を増加させることに
よって高い閾値に書き込むことを特徴としている。以下は、4値の一括書き込み方式を例
にして説明する。なお、本発明の第1の実施形態は、4値の一括書き込み方式に限定され
るものではなく、2値、8値や16値などの多値についても実施できるものである。また
、本発明の第1の実施形態は、同一ワード線上の全ビット線に接続されるメモリセルを一
括して書き込む方式だけでなく、ビット線シールド方式など、同一ワード線上のメモリセ
ルに対する書き込みを、数回に分けて行う書き込み方式についても実施できるものである
。さらに、同一ワード線上のメモリセルに消去状態以外の全ての閾値レベルのデータを一
括して書き込む方式だけでなく、特定の閾値レベルのデータを先に、他の閾値レベルのデ
ータを後に書き込む方式にも実施できるものである。
ージング工程前後について説明するしきい値分布を示す。図5(a)は第一のベリファイ
電圧を用いて各閾値レベルに書きこみをした直後のしきい値分布を示す。第一のベリファ
イ電圧は、電圧発生回路9を制御し、LevelAにはVL1+αを用い、LevelB
にはVL2+α2を用い、LevelCにはVL3+α3を用いる。設定されるベリファ
イ電圧(VL1+α1)、(VL2+α2)、(VL3+α3)はそれぞれ、電圧発生回
路9を制御することにより任意に設定することができる。図5(b)は図5(a)のベリ
ファイ電圧書き込みをした後の読み出し電圧を示している。この読み出しは、パッケージ
ングなどの熱工程後に行うことを想定している。LevelAにはVR1、LevelB
にはVR2、LevelCにはVR3を用いる。設定される読み出し電圧VR1、VR2
、VR3は、VR1≦(VL1+α1)、VR2≦(VL2+α2)、VR3≦(VL3
+α3)をみたす条件でそれぞれ任意に設定することができる。すなわち、パッケージ工
程後のしきい値分布のシフトをあらかじめ想定して、高めのベリファイ電圧を用いて書き
込みを行うことになる。
込みおよび読み出しについて説明するしきい値分布を示す。図6(a)は第二のベリファ
イ電圧を用いて各閾値レベルに書きこみをした直後のしきい値分布を示す。電圧発生回路
9を制御し、第一のベリファイ電圧は、LevelAにはVL1、LevelBにはVL
2、LevelCにはVL3を用いる。第一のベリファイ電圧と第二のベリファイ電圧は
VL1≦(VL1+α1)、VL2≦(VL2+α2)、VL3≦(VL3+α3)の大
小関係を満たすように設定される。図6(b)は図6(a)の読み出し電圧を示す。読み
出し電圧は、図5(b)と同様にVR1、VR2、VR3を用いる。すなわち、第一のベ
リファイと第二のベリファイでは、書き込み時のベリファイ電圧が異なるものの、読み出
しはLevelA、B、Cによって設定されたそれぞれVR1、VR2、VR3を用いる
ことが可能となる。このような方法を用いることにより、パッケージ工程後のしきい値分
布のシフトを考慮した読み出し電圧の制御が不要となる。
リエーションが考えられる。例えば、α1=α2≠α3としてもよいし、α1≠α2=α
3としてもよい。また、1つのベリファイ電圧を複数の段階としてもよいし、Level
Cのみを複数の段階としてもよい。
次に、図5、6に示した方法を実現する手段の構成について、図7のフローチャート図を
用いて説明する。図7は、本発明の第1の実施形態に係る不揮発性半導体記憶装置がメモ
リセルにデータを書き込む際の処理の流れを説明するフローチャートを示す。
消去状態に設定する。このときのしきい値レベルはLevelEに相当する。次にS20
3のステップとして外部からのコマンドの有無を確認する。外部からのコマンドがある場
合は、S204のステップとして、第一のベリファイ電圧を決定し、制御回路で制御する
。このべリファイ電圧を用いて、S206のステップで書き込み動作が行われる。
リファイ電圧を決定し、制御回路で制御する。このべリファイ電圧を用いて、S206の
ステップで書き込み動作が行われる。
、制御信号発生回路8により読み出されて制御が行われる。
置において、書き込み後にパッケージングなどの高温工程がある場合には、あらかじめ高
めに設定した第一のベリファイ電圧を用いて書き込みを行い、書き込み後に熱処理がない
場合には、第一のベリファイ電圧よりも低めに設定した第二のベリファイ電圧で書き込み
を行うことができる。この制御には、外部からのコマンドを用いることができる。
定の読み出し電圧レベルで高信頼性に読み出すことが可能となる。
(その他の実施形態)
最初に述べたように、本発明は、実施形態に限定して解釈されるべきではない。例えば、
図8に示すように、コントローラを備えた不揮発性メモリシステムにも適用することがで
きる。図9に示すように、外部からコマンドが入力されると、半導体記憶装置内のコマン
ド/アドレス制御回路を介して信号が入力され、電圧制御回路で制御された第一のベリフ
ァイ電圧で書き込みを行う。その後チップとコントローラを一度にパッケージした後に書
き込みを行う場合には、ROMヒューズから読み出した第二のベリファイ電圧で書き込み
を行う。
圧は、パッケージング後の書き込みを行う場合の第二のベリファイ電圧以上の電圧で書き
込みをおこなうことができる。
メモリ、PRAM、ReRAMなどの不揮発性記憶装置および不揮発性メモリシステムに
も同様に適用することができる。
Claims (5)
- 電気的に書き替え可能な不揮発性メモリセルが複数配列されたメモリセルアレイと、
前記不揮発性メモリセルに対して印加される書き込み電圧とベリファイ電圧とを含む複数
の電圧を発生する電圧発生部と、
前記ベリファイ電圧を切り替える制御回路とを備え、
熱工程前に前記不揮発性メモリセルに書き込まれる場合は第一のベリファイ電圧を用い、
前記熱工程後に前記不揮発性メモリセルに書き込まれる場合には前記第一のベリファイ電
圧より低い第二のベリファイ電圧を用いることを特徴とする不揮発性半導体記憶装置。 - 前記メモリセルアレイは複数の書き込みデータに対応した複数の閾値レベルが選択的に設
定され、
前記制御回路は前記複数の閾値レベルに応じて異なるベリファイ電圧を切り替え、
前記制御回路は、前記第一のベリファイ電圧と前記第二のベリファイ電圧の切り替え時に
おける電圧の変化量を、前記複数の閾値レベルに応じて変わるように制御することを特徴
とする請求項1に記載の不揮発性半導体記憶装置。 - 前記第一のベリファイ電圧と前記第二のベリファイ電圧は外部から入力されるコマンドに
よって前記制御回路において切り替えることを特徴とする請求項1に記載の不揮発性半導
体記憶装置。 - 電気的に書き替え可能な不揮発性メモリセルが複数配列されたメモリセルアレイと、
前記不揮発性メモリセルに対して印加される書き込み電圧とベリファイ電圧とを含む複数
の電圧を発生する電圧発生部と、
前記ベリファイ電圧を切り替える制御回路と、
外部からの信号をメモリセルアレイに入力するコントローラとを備え、
熱工程前に前記不揮発性メモリセルに書き込まれる場合は第一のベリファイ電圧を用い、
前記熱工程後に前記不揮発性メモリセルに書き込まれる場合には前記第一のベリファイ電
圧より低い第二のベリファイ電圧を用いることを特徴とする不揮発性メモリシステム。 - 前記熱工程前に、前記メモリセルと前記コントローラは電気的に接続されていることを特
徴とする請求項4に記載の不揮発性メモリシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010019693A JP2011159351A (ja) | 2010-01-29 | 2010-01-29 | 不揮発性半導体記憶装置および不揮発性メモリシステム |
US13/010,165 US8274836B2 (en) | 2010-01-29 | 2011-01-20 | Nonvolatile semiconductor memory device and nonvolatile semiconductor memory system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010019693A JP2011159351A (ja) | 2010-01-29 | 2010-01-29 | 不揮発性半導体記憶装置および不揮発性メモリシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011159351A true JP2011159351A (ja) | 2011-08-18 |
Family
ID=44341548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010019693A Pending JP2011159351A (ja) | 2010-01-29 | 2010-01-29 | 不揮発性半導体記憶装置および不揮発性メモリシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8274836B2 (ja) |
JP (1) | JP2011159351A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8683404B2 (en) * | 2008-08-05 | 2014-03-25 | Nec Corporation | Semiconductor verification apparatus, method, and program |
KR20130127686A (ko) * | 2012-05-15 | 2013-11-25 | 삼성전자주식회사 | 비휘발성 메모리 장치의 데이터 프로그래밍 수행 방법 및 장치와 이에 이용되는 데이터 프로그래밍 모드 설정 방법 및 장치 |
WO2015092879A1 (ja) * | 2013-12-18 | 2015-06-25 | 株式会社 東芝 | 半導体記憶装置 |
US9645741B2 (en) * | 2014-02-05 | 2017-05-09 | Sandisk Technologies Llc | Storage module and host device for storage module defragmentation |
KR102458918B1 (ko) | 2016-02-24 | 2022-10-25 | 삼성전자주식회사 | 메모리 장치 및 메모리 시스템 |
US11574691B2 (en) | 2016-02-24 | 2023-02-07 | Samsung Electronics Co., Ltd. | Memory device and memory system |
KR102508118B1 (ko) * | 2021-11-15 | 2023-03-08 | 삼성전자주식회사 | 스토리지 장치 및 그 동작 방법 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06131890A (ja) * | 1992-10-20 | 1994-05-13 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JPH10112193A (ja) * | 1996-10-03 | 1998-04-28 | Nec Corp | 不揮発性半導体メモリおよび書込み読出し方法 |
JP2000021184A (ja) * | 1998-07-02 | 2000-01-21 | Texas Instr Inc <Ti> | 多重レベル・セル・フラッシュ・メモリ・デバイスをプログラムおよび安定化するための方法とデバイス |
JP2001143486A (ja) * | 1999-11-09 | 2001-05-25 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
JP2002163895A (ja) * | 2000-08-18 | 2002-06-07 | Trw Automot Electronics & Components Gmbh & Co Kg | フラッシュメモリの安全な高温作動のための装置及び方法 |
JP2005327359A (ja) * | 2004-05-13 | 2005-11-24 | Nec Micro Systems Ltd | 不揮発性半導体記憶装置 |
JP2006065945A (ja) * | 2004-08-26 | 2006-03-09 | Renesas Technology Corp | 不揮発性半導体記憶装置および半導体集積回路装置 |
JP2006331497A (ja) * | 2005-05-24 | 2006-12-07 | Denso Corp | 半導体装置 |
JP2006344280A (ja) * | 2005-06-08 | 2006-12-21 | Toshiba Corp | 半導体記憶装置 |
JP2007059024A (ja) * | 2005-08-26 | 2007-03-08 | Micron Technol Inc | 温度補償された読み出し・検証動作をフラッシュ・メモリにおいて生成するための方法及び装置 |
JP2008152866A (ja) * | 2006-12-18 | 2008-07-03 | Spansion Llc | 不揮発性記憶装置、および不揮発性記憶装置の制御方法 |
JP2008165955A (ja) * | 2006-12-27 | 2008-07-17 | Hynix Semiconductor Inc | 不揮発性メモリ素子とその自己補償方法 |
JP2009009688A (ja) * | 2007-06-28 | 2009-01-15 | Samsung Electronics Co Ltd | 高温ストレスによる読み出しマージンの減少を補正するためのフラッシュメモリ装置及びそれの読み出し電圧調整方法 |
JP2009301691A (ja) * | 2008-06-17 | 2009-12-24 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6134148A (en) * | 1997-09-30 | 2000-10-17 | Hitachi, Ltd. | Semiconductor integrated circuit and data processing system |
JP3631463B2 (ja) * | 2001-12-27 | 2005-03-23 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4936914B2 (ja) * | 2007-01-23 | 2012-05-23 | 株式会社東芝 | 半導体記憶装置 |
US8169835B2 (en) * | 2009-09-28 | 2012-05-01 | Macronix International Co., Ltd. | Charge trapping memory cell having bandgap engineered tunneling structure with oxynitride isolation layer |
-
2010
- 2010-01-29 JP JP2010019693A patent/JP2011159351A/ja active Pending
-
2011
- 2011-01-20 US US13/010,165 patent/US8274836B2/en active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06131890A (ja) * | 1992-10-20 | 1994-05-13 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JPH10112193A (ja) * | 1996-10-03 | 1998-04-28 | Nec Corp | 不揮発性半導体メモリおよび書込み読出し方法 |
JP2000021184A (ja) * | 1998-07-02 | 2000-01-21 | Texas Instr Inc <Ti> | 多重レベル・セル・フラッシュ・メモリ・デバイスをプログラムおよび安定化するための方法とデバイス |
JP2001143486A (ja) * | 1999-11-09 | 2001-05-25 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
JP2002163895A (ja) * | 2000-08-18 | 2002-06-07 | Trw Automot Electronics & Components Gmbh & Co Kg | フラッシュメモリの安全な高温作動のための装置及び方法 |
JP2005327359A (ja) * | 2004-05-13 | 2005-11-24 | Nec Micro Systems Ltd | 不揮発性半導体記憶装置 |
JP2006065945A (ja) * | 2004-08-26 | 2006-03-09 | Renesas Technology Corp | 不揮発性半導体記憶装置および半導体集積回路装置 |
JP2006331497A (ja) * | 2005-05-24 | 2006-12-07 | Denso Corp | 半導体装置 |
JP2006344280A (ja) * | 2005-06-08 | 2006-12-21 | Toshiba Corp | 半導体記憶装置 |
JP2007059024A (ja) * | 2005-08-26 | 2007-03-08 | Micron Technol Inc | 温度補償された読み出し・検証動作をフラッシュ・メモリにおいて生成するための方法及び装置 |
JP2008152866A (ja) * | 2006-12-18 | 2008-07-03 | Spansion Llc | 不揮発性記憶装置、および不揮発性記憶装置の制御方法 |
JP2008165955A (ja) * | 2006-12-27 | 2008-07-17 | Hynix Semiconductor Inc | 不揮発性メモリ素子とその自己補償方法 |
JP2009009688A (ja) * | 2007-06-28 | 2009-01-15 | Samsung Electronics Co Ltd | 高温ストレスによる読み出しマージンの減少を補正するためのフラッシュメモリ装置及びそれの読み出し電圧調整方法 |
JP2009301691A (ja) * | 2008-06-17 | 2009-12-24 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US20110188319A1 (en) | 2011-08-04 |
US8274836B2 (en) | 2012-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11651817B2 (en) | Semiconductor memory device | |
US8472259B2 (en) | Non-volatile semiconductor memory device | |
KR101358752B1 (ko) | 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법 | |
JP2008117471A (ja) | 不揮発性半導体記憶装置及び不揮発性メモリシステム | |
JP4891580B2 (ja) | 不揮発性半導体記憶装置 | |
US8077525B2 (en) | Nonvolatile semiconductor memory device | |
JP6502880B2 (ja) | 半導体記憶装置 | |
US8659951B2 (en) | Nonvolatile semiconductor memory device and method of data write therein | |
JP2008084471A (ja) | 半導体記憶装置 | |
JP5565948B2 (ja) | 半導体メモリ | |
US10153045B2 (en) | Semiconductor memory device | |
US8493796B2 (en) | Nonvolatile semiconductor memory device | |
JP2019057345A (ja) | 半導体記憶装置 | |
JP2011018397A (ja) | Nand型フラッシュメモリ | |
JP2011159351A (ja) | 不揮発性半導体記憶装置および不揮発性メモリシステム | |
JP2011150749A (ja) | 不揮発性半導体記憶装置 | |
US20140369131A1 (en) | Method of operating semiconductor device | |
JP2007305204A (ja) | 不揮発性半導体記憶装置 | |
US8824206B2 (en) | Non-volatile semiconductor memory device and readout method thereof | |
JP2009037720A (ja) | 不揮発性半導体記憶装置 | |
JP6240044B2 (ja) | 不揮発性半導体記憶装置及びその動作方法 | |
JP5522682B2 (ja) | 半導体メモリ | |
JP2011141939A (ja) | 不揮発性半導体記憶装置およびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120229 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130531 |