JP2010014800A - Brightness control circuit and liquid crystal display - Google Patents

Brightness control circuit and liquid crystal display Download PDF

Info

Publication number
JP2010014800A
JP2010014800A JP2008172492A JP2008172492A JP2010014800A JP 2010014800 A JP2010014800 A JP 2010014800A JP 2008172492 A JP2008172492 A JP 2008172492A JP 2008172492 A JP2008172492 A JP 2008172492A JP 2010014800 A JP2010014800 A JP 2010014800A
Authority
JP
Japan
Prior art keywords
luminance
video signal
display panel
liquid crystal
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008172492A
Other languages
Japanese (ja)
Inventor
Takashi Nakajima
孝士 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008172492A priority Critical patent/JP2010014800A/en
Publication of JP2010014800A publication Critical patent/JP2010014800A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a low-cost liquid crystal display that does not require a high-speed operational device, while reducing the storage capacitance of a storage means for eliminating unevenness in the luminance. <P>SOLUTION: A luminance control circuit 100 includes: a memory 102 that stores an n-bit data for controlling luminance, which is preliminarily set in each line where a video signal is inputted in a display panel, capable of displaying an m-bit grayscale, wherein m is an integer of 2 or more and n is an integer of 1 or more satisfying the relation m>n; and a color grayscale extension circuit 101 that reads out the n-bit data for controlling luminance from the memory 102; and the data mapped to input line information of the display panel included in the m-bit grayscale video signal, extends the grayscale number of the video signal to m+L bits, wherein n≥L>1, selects a grayscale data in m bits preliminarily determined by the data for controlling luminance from the extended (m+L)-bit grayscale video signal, and outputs the data as an m-bit grayscale video signal to the display panel. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、液晶表示パネルの輝度ムラを調整する輝度調整回路及び液晶表示装置に関するものである。   The present invention relates to a luminance adjustment circuit and a liquid crystal display device that adjust luminance unevenness of a liquid crystal display panel.

近年、液晶表示装置の薄型化・大型化が進み、その需要が増加している。それに伴って、今まで以上に高品質な表示性能が求められるようになってきている。   In recent years, liquid crystal display devices have become thinner and larger, and their demand has increased. Along with this, higher quality display performance is required more than ever.

ところが、液晶表示装置に備えられる液晶パネルは、生産時の何らかの要因により、表示領域に輝度ムラが発生し、表示品位を低下させている。特に、液晶パネルにおいて、スジ状に発生した輝度ムラは目立ちやすく、このスジ状の輝度ムラによって表示品位を著しく低下させている。   However, the liquid crystal panel provided in the liquid crystal display device has uneven luminance in the display area due to some factor during production, and deteriorates the display quality. In particular, in the liquid crystal panel, the uneven luminance generated in the stripe shape is conspicuous, and the display quality is remarkably lowered by the uneven luminance in the stripe shape.

例えば図9に示すように、TFTパネル500の表示領域501において、矢印Y方向(ソースラインに沿う方向)に一様に輝度値が基準輝度値よりも小さい、あるいは大きい領域501aがスジ状に存在する。このような、輝度値が周囲と異なるスジ状の領域を、以下、輝度ムラ501aとする。ここで、基準輝度値とは、TFTパネル全面を同一階調で表示した場合に得られる輝度値とする。   For example, as shown in FIG. 9, in the display region 501 of the TFT panel 500, a region 501a in which the luminance value is uniformly smaller or larger than the reference luminance value in the arrow Y direction (the direction along the source line) exists in a streak shape. To do. Such a streak-shaped area having a luminance value different from that of the surrounding area is hereinafter referred to as luminance unevenness 501a. Here, the reference luminance value is a luminance value obtained when the entire TFT panel is displayed with the same gradation.

上記輝度ムラを解消するために、通常、液晶パネルに入力される映像信号の輝度値を調整している。例えば、あるソースラインに対応する領域の輝度値が基準輝度値よりも小さければ、その領域は周囲よりも暗いと判断し、そのソースラインに入力される映像信号の輝度値が大きくなるように調整し、逆に、ソースラインに対応する領域の輝度値が基準輝度値よりも大きければ、その領域は周囲よりも明るいと判断し、そのソースラインに入力される映像信号の輝度値が小さくなるように調整する。具体的には、ソースライン毎に対応する領域の輝度値に応じて、各ソースラインに入力される映像信号の階調データを変換することで、輝度ムラを解消するようにしている。   In order to eliminate the luminance unevenness, the luminance value of the video signal input to the liquid crystal panel is usually adjusted. For example, if the brightness value of the area corresponding to a certain source line is smaller than the reference brightness value, the area is judged to be darker than the surrounding area, and the brightness value of the video signal input to the source line is adjusted to be larger. On the other hand, if the luminance value of the area corresponding to the source line is larger than the reference luminance value, it is determined that the area is brighter than the surrounding area, and the luminance value of the video signal input to the source line is reduced. Adjust to. Specifically, luminance unevenness is eliminated by converting the gradation data of the video signal input to each source line in accordance with the luminance value of the region corresponding to each source line.

ところで、上記輝度ムラは、液晶パネル毎に発生する領域が異なるので、液晶パネル毎に、上記の階調データ変換用データ(以下、輝度調整用データと称する)をソースライン分だけ用意し、それぞれのパネルに記憶させておく必要がある。もしくは、ある数量のパネルに対して平均値を算出し、対象パネルに同一のデータを記憶させておく必要がある。   By the way, since the region where the luminance unevenness is generated is different for each liquid crystal panel, the above-mentioned gradation data conversion data (hereinafter referred to as luminance adjustment data) is prepared for each source line for each liquid crystal panel. It is necessary to memorize in the panel. Alternatively, it is necessary to calculate an average value for a certain number of panels and store the same data in the target panel.

ところが、液晶パネルの大型化、高精細化が進めば、ソースライン本数も増加し、これに伴って輝度調整用データの数も増加する。このため、輝度調整用データの記憶容量が大きくなるという問題がある。   However, as the size and resolution of the liquid crystal panel increase, the number of source lines increases, and the number of brightness adjustment data increases accordingly. For this reason, there is a problem that the storage capacity of the brightness adjustment data is increased.

そこで、例えば特許文献1には、階調補正を行うための変換データ(上記の輝度調整用データに相当)の一部を記憶手段(RAM等)に記憶させ、残りの変換データについては補間演算により算出して求めることにより、記憶手段の記憶容量を削減する技術が開示されている。
特開2000−338935(2000年12月8日公開)
Therefore, for example, in Patent Document 1, a part of conversion data (corresponding to the above-described brightness adjustment data) for performing gradation correction is stored in a storage means (RAM or the like), and interpolation processing is performed on the remaining conversion data. A technique for reducing the storage capacity of the storage means by calculating and obtaining the above is disclosed.
JP 2000-338935 (released on December 8, 2000)

しかしながら、特許文献1では、記憶手段の記憶容量を削減できるものの、変換データの一部を補間演算により求めているので、液晶パネルの大型化及び高精細化に伴って増加するソースライン本数分、そして、液晶パネルの駆動速度の上昇により、上記の補間演算の高速化が必要になる。このためには、高速演算可能な高価な演算装置もしくは複雑な演算回路が必要になるので、液晶表示装置の価格が上昇するという問題が生じる。   However, in Patent Document 1, although the storage capacity of the storage means can be reduced, since a part of the conversion data is obtained by interpolation calculation, the number of source lines that increase as the liquid crystal panel increases in size and definition, Further, the increase in the driving speed of the liquid crystal panel necessitates an increase in the above-mentioned interpolation calculation. For this purpose, an expensive arithmetic device capable of high-speed calculation or a complicated arithmetic circuit is required, which raises a problem that the price of the liquid crystal display device increases.

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、記憶手段の記憶容量の削減を図りつつ、高速な演算装置を必要としない安価な液晶表示装置を提供可能にする輝度調整回路を実現することにある。   The present invention has been made in view of the above problems, and an object thereof is to provide an inexpensive liquid crystal display device that does not require a high-speed arithmetic device while reducing the storage capacity of the storage means. The object is to realize a luminance adjustment circuit.

本発明に係る輝度調整回路は、上記課題を解決するために、m(m:2以上の整数)ビット階調表示可能な表示パネルに入力される映像信号の輝度を調整する輝度調整回路において、
上記表示パネル上の輝度ムラを解消するために、該表示パネルの、映像信号が入力されるライン毎に対応付けて設定されている、n(n:1以上、且つm>nの関係を満たす整数)ビットの輝度調整用データを記憶している記憶手段と、
mビット階調の映像信号に含まれる表示パネルの入力ライン情報に対応付けられたnビットの輝度調整用データを上記記憶手段から読み出して、上記映像信号の階調数を(m+L:n≧L>1)ビットに拡張し、拡張した(m+L)ビット階調の映像信号から、上記輝度調整用データによって予め決まったmビット分の階調を選択し、mビット階調の映像信号として上記表示パネルに出力する階調拡張手段とを備えていることを特徴としている。
In order to solve the above-described problem, a luminance adjustment circuit according to the present invention is a luminance adjustment circuit that adjusts the luminance of a video signal input to a display panel capable of displaying m (m: integer of 2 or more) bit gradation.
In order to eliminate the luminance unevenness on the display panel, the display panel satisfies the relationship of n (n: 1 or more and m> n) set in association with each line to which the video signal is input. An integer) bit storage means for storing brightness adjustment data;
The n-bit brightness adjustment data associated with the input line information of the display panel included in the video signal of m-bit gradation is read from the storage means, and the number of gradations of the video signal is (m + L: n ≧ L > 1) Expand to bits, select m-bit gradation determined in advance by the brightness adjustment data from the expanded (m + L) -bit gradation video signal, and display the above as m-bit gradation video signal And a gradation expanding means for outputting to the panel.

上記の構成によれば、表示パネルに出力される映像信号は、当該表示パネル上の輝度ムラを解消するために、該表示パネルの、映像信号が入力されるライン毎に対応付けて設定されている、輝度調整用データに基づいて輝度が調整されているので、表示パネルにおいて当該映像信号が入力されれば輝度ムラが解消され、表示品位の高い表示画像を得ることができる。   According to the above configuration, the video signal output to the display panel is set in association with each line of the display panel to which the video signal is input in order to eliminate luminance unevenness on the display panel. Since the luminance is adjusted based on the luminance adjustment data, if the video signal is input to the display panel, the luminance unevenness is eliminated and a display image with high display quality can be obtained.

しかも、最終的に表示パネルに入力される輝度調整された映像信号は、階調拡張手段により拡張されたデータ(mビット階調の映像信号が一旦(m+L)ビット階調のデータ)から、記憶手段に予め記憶された、当該映像信号が入力されるライン情報に対応付けられたnビットの輝度調整用データによって予め決まったmビット分の階調データを選択することにより決定される。   In addition, the luminance-adjusted video signal that is finally input to the display panel is stored from the data expanded by the gradation expanding means (the m-bit gradation video signal is temporarily (m + L) -bit gradation data). This is determined by selecting m-bit gradation data determined in advance by n-bit brightness adjustment data associated with line information to which the video signal is input, which is stored in advance in the means.

ここで、記憶手段に記憶される輝度調整用データは、入力される映像信号のビット数mよりも小さなビット数nなので、記憶手段の容量が少なくて済む。   Here, since the brightness adjustment data stored in the storage means has a bit number n smaller than the bit number m of the input video signal, the capacity of the storage means can be reduced.

また、階調拡張手段は、入力映像信号の階調数を増加させ、記憶手段を参照して、元の階調数の映像信号を選択して、輝度調整された映像信号を得ているだけなので、データの補間演算のような複雑な演算を行う必要はない。これにより、比較的安価な演算装置であっても、階調拡張手段における階調の拡張処理が可能となるので、安価な液晶表示装置を提供することができる。   In addition, the gradation expansion means increases the number of gradations of the input video signal, refers to the storage means, selects the original gradation number of the video signal, and obtains the brightness-adjusted video signal. Therefore, it is not necessary to perform complicated operations such as data interpolation. Thereby, even a relatively inexpensive arithmetic device can perform gradation expansion processing in the gradation expansion means, so that an inexpensive liquid crystal display device can be provided.

また、上記階調拡張手段は、mビット階調の映像信号に含まれる表示パネルの入力ライン情報に対応付けられたnビットの輝度調整用データを上記記憶手段から読み出して、上記映像信号の階調数を(m+n)ビットに拡張し、拡張した(m+n)ビット階調の映像信号から、上記輝度調整用データによって予め決まったmビット分の階調を選択し、mビット階調の映像信号として上記表示パネルに出力してもよい。   The gradation expanding means reads n-bit luminance adjustment data associated with the input line information of the display panel included in the m-bit gradation video signal from the storage means, and The logarithm is expanded to (m + n) bits, m-bit gradations determined in advance by the luminance adjustment data are selected from the expanded (m + n) -bit gradation video signals, and an m-bit gradation video signal is selected. May be output to the display panel.

上記表示パネルが液晶表示パネルである場合、上記輝度調整用データは、上記液晶表示パネルの各ソースラインに対応する領域から得られる輝度値に基づいて生成されるのが好ましい。   When the display panel is a liquid crystal display panel, the luminance adjustment data is preferably generated based on a luminance value obtained from an area corresponding to each source line of the liquid crystal display panel.

この場合には、液晶表示パネルで生じる輝度ムラのうち、表示画面の縦方向(ソースラインに沿った方向)に発生したスジ状の領域からなる輝度ムラの解消を行うことができる。   In this case, it is possible to eliminate luminance unevenness composed of streaky regions generated in the vertical direction of the display screen (direction along the source line) among luminance unevenness generated in the liquid crystal display panel.

また、上記液晶表示パネルには、各ソースラインに対応する表示領域からの照射光を受光する受光素子と、上記受光素子で受光したソースライン毎の受光データから、上記輝度調整用データを生成する輝度調整用データ生成手段とが設けられ、上記記憶手段には、上記輝度調整用データ生成手段で生成された輝度調整用データが格納されることが好ましい。   The liquid crystal display panel generates the brightness adjustment data from a light receiving element that receives irradiation light from a display area corresponding to each source line and light reception data for each source line received by the light receiving element. Preferably, brightness adjustment data generation means is provided, and the storage means stores the brightness adjustment data generated by the brightness adjustment data generation means.

この場合、予め輝度調整用データを求めて記憶手段に記憶させておく必要がない。しかも、液晶表示パネルに輝度調整用データを生成するための手段を備えているので、該液晶表示パネルにおける各ソースラインに対応する表示領域での輝度値の経時変化によって生じる輝度ムラ解消にも対応することができる。   In this case, it is not necessary to obtain brightness adjustment data in advance and store it in the storage means. In addition, since the liquid crystal display panel is equipped with means for generating brightness adjustment data, it can also eliminate luminance unevenness caused by changes in luminance values in the display area corresponding to each source line in the liquid crystal display panel. can do.

また、上記表示パネルが液晶表示パネルである場合、上記輝度調整用データは、上記液晶表示パネルの各ゲートラインに対応する領域から得られる輝度値に基づいて生成されるのが好ましい。   When the display panel is a liquid crystal display panel, it is preferable that the brightness adjustment data is generated based on a brightness value obtained from a region corresponding to each gate line of the liquid crystal display panel.

この場合には、液晶表示パネルで生じる輝度ムラのうち、表示画面の横方向(ゲートラインに沿った方向)に発生したスジ状の領域からなる輝度ムラの解消を行うことができる。   In this case, of the luminance unevenness generated in the liquid crystal display panel, it is possible to eliminate the luminance unevenness composed of streaky regions generated in the horizontal direction of the display screen (the direction along the gate line).

上記液晶表示パネルには、各ゲートラインに対応する表示領域からの照射光を受光する受光素子と、上記受光素子で受光したゲートライン毎の受光データから、上記輝度調整用データを生成する輝度調整用データ生成手段とが設けられ、上記記憶手段には、上記輝度調整用データ生成手段で生成された輝度調整用データが格納されることが好ましい。   The liquid crystal display panel includes a light receiving element that receives irradiation light from a display region corresponding to each gate line, and brightness adjustment that generates the brightness adjustment data from light reception data for each gate line received by the light receiving element. It is preferable that brightness adjustment data generated by the brightness adjustment data generation means is stored in the storage means.

この場合、予め輝度調整用データを求めて記憶手段に記憶させておく必要がない。しかも、液晶表示パネルに輝度調整用データを生成するための手段を備えているので、該液晶表示パネルにおける各ゲートラインに対応する表示領域での輝度値の経時変化によって生じる輝度ムラ解消にも対応することができる。   In this case, it is not necessary to obtain brightness adjustment data in advance and store it in the storage means. In addition, since the liquid crystal display panel is provided with means for generating brightness adjustment data, it can also eliminate luminance unevenness caused by changes in luminance values over time in the display area corresponding to each gate line in the liquid crystal display panel. can do.

本発明に係る輝度調整回路は、以上のように、m(m:2以上の整数)ビット階調表示可能な表示パネルに入力される映像信号の輝度を調整する輝度調整回路において、上記表示パネル上の輝度ムラを解消するために、該表示パネルの、映像信号が入力されるライン毎に対応付けて設定されている、n(n:1以上、且つm>nの関係を満たす整数)ビットの輝度調整用データを記憶している記憶手段と、mビット階調の映像信号に含まれる表示パネルの入力ライン情報に対応付けられたnビットの輝度調整用データを上記記憶手段から読み出して、上記映像信号の階調数を(m+L:n≧L>1)ビットに拡張し、拡張した(m+L)ビット階調の映像信号から、上記輝度調整用データによって予め決まったmビット分の階調を選択し、mビット階調の映像信号として上記表示パネルに出力する階調拡張手段とを備えているので、表示パネルに発生する輝度ムラを解消することができると共に、安価な液晶表示装置を提供することができるという効果を奏する。   As described above, the luminance adjustment circuit according to the present invention is a luminance adjustment circuit that adjusts the luminance of a video signal input to a display panel capable of displaying m (m: an integer of 2 or more) bit gradation. N (n is an integer satisfying the relationship of n: 1 or more and m> n), which is set in association with each line to which the video signal is input in the display panel in order to eliminate the luminance unevenness above. Storage unit storing the luminance adjustment data, and n-bit luminance adjustment data associated with the input line information of the display panel included in the m-bit gradation video signal is read from the storage unit, The number of gradations of the video signal is expanded to (m + L: n ≧ L> 1) bits, and the gradation of m bits determined in advance by the luminance adjustment data from the expanded (m + L) bit gradation video signal. Select m And a gray scale expansion means for outputting to the display panel as a video signal of high gray scales. Therefore, it is possible to eliminate luminance unevenness occurring in the display panel and to provide an inexpensive liquid crystal display device. There is an effect that can be done.

本発明の一実施形態について説明すれば以下の通りである。なお、本実施形態では、表示パネルとして液晶表示パネルを使用した液晶表示装置に用いられる輝度調整回路について説明する。また、上記液晶表示パネルは、m(m:2以上の整数)ビット階調表示可能な表示パネルのうちm=8ビット階調表示可能な液晶表示パネルとする。   An embodiment of the present invention will be described as follows. In the present embodiment, a luminance adjustment circuit used in a liquid crystal display device using a liquid crystal display panel as the display panel will be described. Further, the liquid crystal display panel is a liquid crystal display panel capable of displaying m = 8 bit gradation among display panels capable of displaying m (m: integer of 2 or more) bit gradation.

本実施形態に係る液晶表示装置は、図2に示すように、表示パネルとしてTFT(Thin Film Transistor)パネル1を備え、このTFTパネル1を駆動するための駆動回路としてソース駆動回路2及びゲート駆動回路3並びにタイミング制御回路4を備えた構成となっている。   As shown in FIG. 2, the liquid crystal display device according to the present embodiment includes a TFT (Thin Film Transistor) panel 1 as a display panel, and a source drive circuit 2 and a gate drive as drive circuits for driving the TFT panel 1. The circuit 3 and the timing control circuit 4 are provided.

上記TFTパネル1は、8ビット階調表示可能な表示パネルであり、上記ソース駆動回路2に接続された複数のソースラインと、上記ゲート駆動回路3に接続された複数のゲートラインとを有し、ソースラインとゲートラインとの交差部それぞれにスイッチング素子としてTFT素子及び画素電極が設けられたTFT基板と、このTFT基板に対向する対向基板との間に液晶を挟持した構造となっている。   The TFT panel 1 is a display panel capable of 8-bit gradation display, and has a plurality of source lines connected to the source driving circuit 2 and a plurality of gate lines connected to the gate driving circuit 3. The liquid crystal is sandwiched between a TFT substrate provided with a TFT element and a pixel electrode as a switching element at each intersection of the source line and the gate line, and a counter substrate facing the TFT substrate.

上記TFT基板における、上記スイッチング素子のゲート電極、ソース電極、ドレイン電極には、それぞれ上記ゲートライン、上記ソースライン、上記画素電極がそれぞれ接続されている。これにより、スイッチング素子のオン・オフ制御により、画素電極にソース信号、すなわち映像信号を供給するか否かを制御している。例えば、ゲート駆動回路3からゲートラインを介してスイッチング素子にゲート信号が供給されると、スイッチング素子がオン状態となり、当該スイッチング素子のソース電極からドレイン電極にソース信号が流れて画素電極に供給される。   The gate line, the source line, and the pixel electrode are respectively connected to the gate electrode, the source electrode, and the drain electrode of the switching element in the TFT substrate. Thus, whether or not a source signal, that is, a video signal is supplied to the pixel electrode is controlled by on / off control of the switching element. For example, when a gate signal is supplied from the gate driving circuit 3 to the switching element via the gate line, the switching element is turned on, and the source signal flows from the source electrode to the drain electrode of the switching element and is supplied to the pixel electrode. The

上記ソース信号は、ソースラインを介してソース駆動回路2から供給される。   The source signal is supplied from the source driving circuit 2 through a source line.

上記ソース駆動回路2は、タイミング制御回路4から供給されるタイミング信号に基づいて、TFTパネル1におけるTFT基板の各ソースラインに走査順にソース信号を供給するようになっている。   Based on the timing signal supplied from the timing control circuit 4, the source driving circuit 2 supplies the source signal to each source line of the TFT substrate in the TFT panel 1 in the scanning order.

上記タイミング制御回路4は、図3に示すにように、輝度調整回路100、映像データ補正回路200、パネルデータ送信回路300、タイミング生成回路400を備えている。   As shown in FIG. 3, the timing control circuit 4 includes a luminance adjustment circuit 100, a video data correction circuit 200, a panel data transmission circuit 300, and a timing generation circuit 400.

上記輝度調整回路100は、TFTパネル1に入力される映像信号の輝度を調整する回路であって、色階調拡張回路(階調拡張手段)101と、メモリ(記憶手段)102とを含んでいる。この輝度調整回路100の詳細については後述する。   The luminance adjustment circuit 100 is a circuit for adjusting the luminance of the video signal input to the TFT panel 1 and includes a color gradation expansion circuit (gradation expansion means) 101 and a memory (storage means) 102. Yes. Details of the luminance adjustment circuit 100 will be described later.

上記輝度調整回路100によって、ライン毎に輝度調整された映像信号は、映像データ補正回路200に供給される。ここで、ラインとは、TFTパネル1におけるTFT基板に設けられたソースラインを示す。   The video signal whose luminance is adjusted for each line by the luminance adjustment circuit 100 is supplied to the video data correction circuit 200. Here, the line indicates a source line provided on the TFT substrate in the TFT panel 1.

上記映像データ補正回路200は、輝度調整回路100によって輝度調整された映像信号に対して、さらに、ガンマ補正回路、色調補正回路、輪郭補正回路等における補正処理を行い、補正映像データを、後段のパネルデータ送信回路300及びタイミング生成回路400に供給する回路である。   The video data correction circuit 200 further performs correction processing in the gamma correction circuit, the color tone correction circuit, the contour correction circuit, and the like on the video signal whose luminance has been adjusted by the luminance adjustment circuit 100, and the corrected video data is converted into the subsequent stage. This circuit supplies the panel data transmission circuit 300 and the timing generation circuit 400.

上記パネルデータ送信回路300は、映像データ補正回路200から供給される補正映像データのうち、TFTパネル1の表示に必要なパネルデータを抽出して、ソース駆動回路2に送信する回路である。   The panel data transmission circuit 300 is a circuit that extracts panel data necessary for display on the TFT panel 1 from the corrected video data supplied from the video data correction circuit 200 and transmits the panel data to the source driving circuit 2.

一方、上記タイミング生成回路400は、映像データ補正回路200から供給される補正映像データに含まれるタイミング情報から、TFTパネル1に供給するパネルデータを送り込むタイミングを図るためのタイミング信号を生成する回路である。   On the other hand, the timing generation circuit 400 is a circuit that generates a timing signal for timing to send panel data to be supplied to the TFT panel 1 from timing information included in the corrected video data supplied from the video data correction circuit 200. is there.

すなわち、上記タイミング制御回路4は、入力された映像信号の輝度を適切に補正し、補正後の映像データからパネルデータと、タイミング信号とを生成して、それぞれをソース駆動回路2に供給するようになっている。   That is, the timing control circuit 4 appropriately corrects the luminance of the input video signal, generates panel data and a timing signal from the corrected video data, and supplies each to the source driving circuit 2. It has become.

なお、図3に示すタイミング制御回路4では、輝度調整回路100が映像データ補正回路200の前段に設けられた例を示しているが、輝度調整回路100が映像データ補正回路200の後段に設けられていてもよい。   In the timing control circuit 4 shown in FIG. 3, an example is shown in which the luminance adjustment circuit 100 is provided in the previous stage of the video data correction circuit 200, but the luminance adjustment circuit 100 is provided in the subsequent stage of the video data correction circuit 200. It may be.

ここで、上記輝度調整回路100について図1(a)(b)を参照しながら以下に説明する。   Here, the brightness adjusting circuit 100 will be described below with reference to FIGS.

上記輝度調整回路100は、図1(a)に示すように、色階調拡張回路(階調拡張手段)101とメモリ(記憶手段)102とを含んでいる。   The luminance adjustment circuit 100 includes a color gradation expansion circuit (gradation expansion means) 101 and a memory (storage means) 102 as shown in FIG.

上記色階調拡張回路101は、TFTパネル1における、映像信号が入力されるライン毎に、8ビット階調の映像信号を擬似的に10ビット階調の映像信号に拡張処理する回路である。例えばFRC(Frame Rate Control)回路が好適に使用できるが、階調を擬似的に拡張する回路であれば、他の回路であってもよい。例えば、FRC回路の例として、時間を4分割して下位2ビット分の階調を表現することで、8ビット階調表示可能なTFTパネル1において擬似的に10ビット階調表示を行わせる回路がある。   The color gradation extension circuit 101 is a circuit that performs an extension process of an 8-bit gradation video signal to a pseudo 10-bit gradation video signal for each line in the TFT panel 1 to which a video signal is input. For example, an FRC (Frame Rate Control) circuit can be preferably used, but other circuits may be used as long as the circuit expands the gradation in a pseudo manner. For example, as an example of the FRC circuit, a circuit for performing pseudo 10-bit gradation display on the TFT panel 1 capable of displaying 8-bit gradation by dividing the time into four and expressing gradations of lower 2 bits. There is.

上記色階調拡張回路101は、図1(b)に示すように、256階調で示された8ビット入力の映像信号を10ビット階調の1024階調に拡張して、拡張した擬似1024階調から、上記メモリ102に記憶されている2ビットの輝度調整用データに基づいて、256階調分を選択して擬似10ビット出力とする回路である。   As shown in FIG. 1B, the color gradation expansion circuit 101 expands an 8-bit input video signal represented by 256 gradations to 1024 gradations of 10-bit gradations and expands pseudo 1024. This is a circuit that selects 256 gradations based on the 2-bit luminance adjustment data stored in the memory 102 from the gradations and outputs a pseudo 10-bit output.

上記メモリ102は、上記TFTパネル1における、映像信号が入力されるライン毎に予め設定された2ビットの輝度調整用データを記憶している記憶手段である。記憶手段としては、RAM、ROM等が適用可能であるが、できるだけ読み出し速度の速い記憶手段を用いるのが好ましい。   The memory 102 is storage means for storing 2-bit luminance adjustment data set in advance for each line to which a video signal is input in the TFT panel 1. As the storage means, RAM, ROM or the like can be applied, but it is preferable to use a storage means with a reading speed as fast as possible.

上記メモリ102内において、2ビットの輝度調整用データは、例えば図4に示すように、TFTパネル1のソースライン毎に格納されている。   In the memory 102, 2-bit luminance adjustment data is stored for each source line of the TFT panel 1 as shown in FIG.

上記色階調拡張回路101は、上記メモリ102に格納されている輝度調整用データをソースライン毎に読み出して、読み出した輝度調整用データに基づいて、当該ソースラインに入力される映像信号の階調を、拡張した階調の何れかに割り当てるようになっている。   The color gradation expansion circuit 101 reads the brightness adjustment data stored in the memory 102 for each source line, and based on the read brightness adjustment data, the level of the video signal input to the source line. A key is assigned to one of the expanded gradations.

具体的には、上記のように輝度調整用データが2ビットのデータである場合、2ビットのデータは、”00”、”01”、”10”、”11”の4種類に分類できるので、例えば図5に示すように、8ビットの映像信号の一つの階調(n階調:n=0〜255の整数)に対して、10ビットの映像信号の階調4つ(4n階調、4n+1階調、4n+2階調、4n+3階調)が割り当てられることになる。   Specifically, when the brightness adjustment data is 2-bit data as described above, the 2-bit data can be classified into four types of “00”, “01”, “10”, and “11”. For example, as shown in FIG. 5, four gradations (4n gradations) of a 10-bit video signal with respect to one gradation (n gradation: n = 0 to 255) of an 8-bit video signal. 4n + 1 gradation, 4n + 2 gradation, 4n + 3 gradation) are assigned.

ここでは、輝度調整用データ”00”は、階調変更無しを示し、”01”は、階調を10ビット階調にした場合に1段上げることを示し、”10”は、階調を10ビット階調にした場合に2段上げることを示し、”11”は、階調を10ビット階調にした場合に3段上げることを示している。すなわち、図5において、10ビット階調の4n階調には”00”が対応付けられ、4n+1階調には”01”が対応付けられ、4n+2階調には”10”が対応付けられ、4n+3階調には、”11”が対応付けられている。   Here, the brightness adjustment data “00” indicates no gradation change, “01” indicates that the gradation is increased by one step when the gradation is changed to 10-bit gradation, and “10” indicates the gradation is changed. When the 10-bit gradation is set, it indicates that the level is increased by two, and “11” indicates that the level is increased by three when the gradation is set to the 10-bit level. That is, in FIG. 5, “00” is associated with the 4n gradation of the 10-bit gradation, “01” is associated with the 4n + 1 gradation, “10” is associated with the 4n + 2 gradation, “11” is associated with the 4n + 3 gradation.

つまり、入力された8ビット階調の映像信号の階調数がn=0の場合であれば、10ビット階調では、0階調、1階調、2階調、3階調の4つが割り当てられる。そして、ソースラインにおいて階調変更は必要無しを示す輝度調整用データが”00”であるとき、上記n=0の8ビット階調映像信号は、10ビット階調の0階調に割り当てられることになる。   In other words, if the number of gradations of an input 8-bit gradation video signal is n = 0, there are four gradations of 0 gradation, 1 gradation, 2 gradations, and 3 gradations in the 10-bit gradation. Assigned. When the luminance adjustment data indicating that no gradation change is necessary in the source line is “00”, the 8-bit gradation video signal with n = 0 is assigned to 0 gradation of 10-bit gradation. become.

このように、輝度調整用データが2ビットのデータである場合、一階調につき、4つの階調の中から一つの階調を選択することになるので、8ビット階調のまま輝度調整を行う場合では、階調が6ビット階調に減少するが、上述のように、10ビット階調に拡張すれば、階調は8ビット階調のままにすることができる。   As described above, when the brightness adjustment data is 2-bit data, one gradation is selected from four gradations for each gradation. In the case of performing, the gradation is reduced to 6-bit gradation. However, as described above, if the gradation is expanded to 10-bit gradation, the gradation can be left as 8-bit gradation.

なお、本実の形態では、輝度調整用データを2ビットにした場合について説明したが、これに限定されるものではなく、例えば、輝度調整用データを4ビットにしてもよい。この場合、図6に示すように、一階調につき、12階調の中から一つの階調を選択することになる。このように、輝度調整用データのビット数を増やすことで、階調の補正の範囲を広げることが可能となる。前述したように、輝度調整用データのビット数と色階調の拡張するビット数は必ずしも一致していなくても良い。図6で示している例では、輝度階調用データのビット数は4ビットで、色階調を拡張するビット数は2ビットの形態を表している。   In this embodiment, the case where the luminance adjustment data is 2 bits has been described. However, the present invention is not limited to this. For example, the luminance adjustment data may be 4 bits. In this case, as shown in FIG. 6, one gradation is selected from 12 gradations for each gradation. As described above, by increasing the number of bits of the brightness adjustment data, it is possible to widen the gradation correction range. As described above, the number of bits of the brightness adjustment data and the number of bits for extending the color gradation do not necessarily match. In the example shown in FIG. 6, the number of bits of the luminance gradation data is 4 bits, and the number of bits for extending the color gradation is 2 bits.

すなわち、表示パネルにおける表示可能な階調数をm(m:2以上の整数)ビット(本実施形態では8ビット)、輝度調整用データの階調数をn(n:1以上、且つm>nの関係を満たす整数)ビット(本実施形態では4ビット)であるときに、上記映像信号の階調数を(m+n)ビットではなく、(m+L:n≧L>1)ビットに拡張し、拡張した(m+L(本実施形態ではL=2))ビット階調の映像信号から、上記輝度調整用データによって予め決まったmビット分の階調を選択し、mビット階調の映像信号として上記表示パネルに出力するようにしてもよい。   That is, the number of gradations that can be displayed on the display panel is m (m: integer of 2 or more) bits (8 bits in this embodiment), and the number of gradations of luminance adjustment data is n (n: 1 or more, and m> n is an integer satisfying the relationship of n) bits (4 bits in this embodiment), the number of gradations of the video signal is expanded to (m + L: n ≧ L> 1) bits instead of (m + n) bits, From the expanded (m + L (in this embodiment, L = 2)) bit gradation video signal, m-bit gradations determined in advance by the brightness adjustment data are selected, and the above-mentioned m-bit gradation video signal is selected. You may make it output to a display panel.

上記輝度調整用データは、上述のように、メモリ102において、TFTパネル1のソースライン毎に予め設定された値として格納されている。   As described above, the brightness adjustment data is stored in the memory 102 as a value set in advance for each source line of the TFT panel 1.

上記メモリ102に格納される輝度調整用データの生成方法について図7を参照しながら以下に説明する。   A method of generating brightness adjustment data stored in the memory 102 will be described below with reference to FIG.

上記輝度調整用データは上記メモリ102に対して以下の処理を経て格納される。   The brightness adjustment data is stored in the memory 102 through the following processing.

まず、TFTパネル1から輝度データを取得する(ステップS1)。   First, luminance data is acquired from the TFT panel 1 (step S1).

一般に、TFTパネル1における輝度のバラツキのうち、人によって認識され易い輝度のバラツキは、図9に示すように、矢印Y方向に向かうライン、すなわち映像信号が供給されるソースライン単位で生じる。   In general, among the luminance variations in the TFT panel 1, the luminance variation that is easily recognized by a person is generated in a line in the direction of the arrow Y, that is, a source line unit to which a video signal is supplied, as shown in FIG. 9.

ここでは、TFTパネル1から輝度データを取得する方法としては、全て同じ階調の映像信号をTFTパネル1に供給して得られた画像、例えば白表示画像の表示領域全体をカメラで撮影し、撮影して得られた画像データを解析することで、該TFTパネル1の表示領域全体の輝度データを一括して取得する方法がある。   Here, as a method for acquiring the luminance data from the TFT panel 1, an image obtained by supplying video signals of the same gradation to the TFT panel 1 all, for example, the entire display area of a white display image is photographed with a camera. There is a method in which luminance data of the entire display area of the TFT panel 1 is collectively acquired by analyzing image data obtained by photographing.

また、白表示したTFTパネル1の表示領域の一ライン(ここでは、ソースライン)毎に画面を走査して輝度データを取得する方法であってもよい。   Alternatively, a method may be used in which brightness data is acquired by scanning the screen for each line (here, source line) of the display area of the TFT panel 1 displaying white.

ここで取得した輝度データは、全て同じ階調の映像信号をTFTパネル1に供給して表示された画像から得られたデータであるので、同じ輝度値を示すはずである。この場合には、輝度値を調整するための輝度調整用データを生成する必要はないが、パネル製造工程における種々の要因により、TFTパネル1の縦方向(Y方向)あるいは横方向(X方向)で一様に他の部分と輝度値が異なる場合あり、この場合には、上述した輝度調整用データを生成する必要がある。   The luminance data acquired here is data obtained from an image displayed by supplying video signals of the same gradation to the TFT panel 1 and should therefore show the same luminance value. In this case, it is not necessary to generate brightness adjustment data for adjusting the brightness value. However, the vertical direction (Y direction) or the horizontal direction (X direction) of the TFT panel 1 depends on various factors in the panel manufacturing process. In other cases, the brightness value may be different from that of the other portions. In this case, it is necessary to generate the brightness adjustment data described above.

そこで、ステップS1で取得した輝度データから上記輝度調整用データを生成する(ステップS2)。   Therefore, the brightness adjustment data is generated from the brightness data acquired in step S1 (step S2).

ここでは、輝度調整用データは、補正方法に合った補正データとして生成する。   Here, the brightness adjustment data is generated as correction data suitable for the correction method.

具体的には、ソースライン毎に検出された輝度データの値が基準輝度値となるように調整するためのデータを輝度調整用データとして生成する。   Specifically, data for adjusting so that the value of the brightness data detected for each source line becomes the reference brightness value is generated as brightness adjustment data.

上記基準輝度値は、例えば、図9に示すTFTパネル1において、同一階調表示を行った場合の最大輝度値とする。これにより、輝度ムラ501aとして認識されるソースラインは、基準輝度値のソースラインよりも暗く見えることになる。つまり、基準輝度値よりも小さい輝度値となる。そして、輝度値が基準輝度値よりも小さくなる度合いに応じて、上述の図5で説明した2ビットのデータ”00”、”01”、”10”、”11”をソースライン毎に設定する。   The reference luminance value is, for example, the maximum luminance value when the same gradation display is performed in the TFT panel 1 shown in FIG. As a result, the source line recognized as the luminance unevenness 501a appears darker than the source line of the reference luminance value. That is, the luminance value is smaller than the reference luminance value. Then, the 2-bit data “00”, “01”, “10”, and “11” described with reference to FIG. 5 are set for each source line according to the degree to which the luminance value becomes smaller than the reference luminance value. .

このようにして得られた輝度調整用データは、メモリ102に書き込まれる(ステップS3)。   The brightness adjustment data obtained in this way is written into the memory 102 (step S3).

上記のステップS1〜S3は、TFTパネル1毎に行われ、TFTパネル1毎の固有値としてそれぞれのTFTパネル1に対応するメモリ102に輝度調整用データが格納される。   The above steps S1 to S3 are performed for each TFT panel 1, and the brightness adjustment data is stored in the memory 102 corresponding to each TFT panel 1 as a unique value for each TFT panel 1.

上記のように、本実施の形態では、TFTパネル1毎に予め生成された輝度調整用データを使用してTFTパネル1の輝度調整を行っているが、これに限定されるものではなく、TFTパネル1の輝度データをリアルタイムで取り出して輝度調整用データを生成するようにしてもよい。   As described above, in this embodiment, the brightness adjustment of the TFT panel 1 is performed using the brightness adjustment data generated in advance for each TFT panel 1, but the present invention is not limited to this. The brightness adjustment data may be generated by taking out the brightness data of the panel 1 in real time.

図8は、TFTパネル1の輝度データをリアルタイムで取り出して輝度調整用データを生成することが可能な液晶表示装置を示している。   FIG. 8 shows a liquid crystal display device capable of generating luminance adjustment data by taking out luminance data of the TFT panel 1 in real time.

上記液晶表示装置は、図8に示すように、受光部を備えたTFTパネル500と、映像信号処理回路600とを備え、映像信号処理回路600からの映像信号及び輝度調整用データは、タイミング制御回路4に供給される。このタイミング制御回路4は、図1に示すタイミング制御回路4と同じであるので、詳細な説明は省略する。   As shown in FIG. 8, the liquid crystal display device includes a TFT panel 500 including a light receiving unit and a video signal processing circuit 600. The video signal and the brightness adjustment data from the video signal processing circuit 600 are controlled by timing control. It is supplied to the circuit 4. The timing control circuit 4 is the same as the timing control circuit 4 shown in FIG.

上記TFTパネル500における表示領域の輝度データは、該TFTパネル500に備えら得られた受光部により取得される。受光部により取得した輝度データは、映像信号処理回路600に送られる。   The luminance data of the display area in the TFT panel 500 is acquired by a light receiving unit provided in the TFT panel 500. The luminance data acquired by the light receiving unit is sent to the video signal processing circuit 600.

上記TFTパネル500における受光部の構成及び受光機構の詳細について以下に説明する。   The configuration of the light receiving unit and the details of the light receiving mechanism in the TFT panel 500 will be described below.

上記TFTパネル500は、図10に示すように、表ガラス基板500aと、裏ガラス基板500bとの間に、上記表ガラス基板500b側から順に、TFT部500c、液晶層500d、カラーフィルタ500eが積層された構成となっている。   As shown in FIG. 10, the TFT panel 500 includes a TFT portion 500c, a liquid crystal layer 500d, and a color filter 500e, which are laminated between a front glass substrate 500a and a back glass substrate 500b in this order from the front glass substrate 500b side. It has been configured.

上記TFTパネル500の周囲には、図9および図10に示すように、当該TFTパネル500を支持するためのシャーシ11が設けられている。このシャーシ11には、TFTパネル500の表示領域501以外の領域を覆うベゼル11aが設けられている。   A chassis 11 for supporting the TFT panel 500 is provided around the TFT panel 500 as shown in FIGS. The chassis 11 is provided with a bezel 11 a that covers an area other than the display area 501 of the TFT panel 500.

上記TFTパネル500を構成する表ガラス基板500aの、上記ベゼル11aとの対向面に受光素子502が設けられている。また、上記ベゼル11aとTFTパネル500との間には所定の間隙が設けられている。   A light receiving element 502 is provided on the surface of the front glass substrate 500a constituting the TFT panel 500 facing the bezel 11a. A predetermined gap is provided between the bezel 11a and the TFT panel 500.

上記シャーシ11のベゼル11aの、TFTパネル500に対向する面には、図10に示すように、TFT部500cからの照射光を反射して受光素子502に導くための導光部材である反射ミラー503が設けられている。   On the surface of the bezel 11a of the chassis 11 facing the TFT panel 500, as shown in FIG. 10, a reflection mirror which is a light guide member for reflecting the irradiation light from the TFT section 500c and guiding it to the light receiving element 502. 503 is provided.

上記反射ミラー503は、受光素子502に対応するTFT部500cにおけるソースライン上の領域からの照射光を当該受光素子502に導く位置に配置されている。なお、受光素子502に導かれる照射光は、各受光素子502にそれぞれ対応するソースライン上の全領域からの照射光であることが好ましいが、同一ソースライン上の領域であれば全領域からの照射光ではなく、一部の領域の照射光であってもよい。   The reflection mirror 503 is disposed at a position for guiding the irradiation light from the region on the source line in the TFT unit 500 c corresponding to the light receiving element 502 to the light receiving element 502. Note that the irradiation light guided to the light receiving elements 502 is preferably irradiation light from all the regions on the source line corresponding to each light receiving element 502, but if the region is on the same source line, the irradiation light from all regions Instead of irradiation light, irradiation light in a part of the region may be used.

なお、ベゼル11aとTFTパネル500との間隙の長さは、反射ミラー503の厚み、反射ミラー503がTFT部500cからの照射光を受光素子502に適切に導くことが可能となる厚みを考慮して決定される。   Note that the length of the gap between the bezel 11a and the TFT panel 500 takes into consideration the thickness of the reflection mirror 503 and the thickness at which the reflection mirror 503 can appropriately guide the light emitted from the TFT portion 500c to the light receiving element 502. Determined.

上記受光素子502は、例えば、TFT素子からなり、受光量に応じた電気信号を出力するようになっている。   The light receiving element 502 is composed of, for example, a TFT element, and outputs an electrical signal corresponding to the amount of received light.

ところで、TFTパネル500に対して全てのソースラインに同一階調の映像信号を供給した場合、当該TFTパネル500において表示される映像の輝度は均一のはずである。   By the way, when video signals of the same gradation are supplied to the TFT panel 500 to all the source lines, the luminance of the video displayed on the TFT panel 500 should be uniform.

しかしながら、一般的なTFTパネル500では、輝度が均一にならずムラが生じる。このムラは、例えば、図9に示すように、表示領域501において、矢印Y方向(縦方向)に一様に輝度値が基準輝度値よりも低いあるいは高い領域が生じ、輝度ムラ501aとなって観察者によって認識される。   However, in the general TFT panel 500, the luminance is not uniform and unevenness occurs. For example, as shown in FIG. 9, this unevenness has a region in which the luminance value is uniformly lower or higher than the reference luminance value in the arrow Y direction (vertical direction) in the display area 501, resulting in luminance unevenness 501 a. Recognized by the observer.

上記輝度ムラ501aは、周期的に現れるのではなく、図9に示すように、矢印X方向に不定期に現れる。また、輝度ムラ501aは個体差により、生じる位置が異なる。このため、TFTパネル500におけるソースライン毎に輝度値を測定して、測定値が基準輝度値からどの程度相違しているのかをTFTパネル500毎に把握して、輝度ムラ501aとなる領域を特定し、TFTパネル500に入力される映像信号を補正する必要がある。   The luminance unevenness 501a does not appear periodically, but appears irregularly in the direction of the arrow X as shown in FIG. Further, the position where the luminance unevenness 501a is generated varies depending on individual differences. For this reason, the luminance value is measured for each source line in the TFT panel 500, the extent to which the measured value is different from the reference luminance value is grasped for each TFT panel 500, and the region that becomes the luminance unevenness 501a is specified. Therefore, it is necessary to correct the video signal input to the TFT panel 500.

本実施の形態では、上述したように、図11に示すように、受光素子102を矢印Y方向に並んだ画素110列(ソースライン)毎に設けておき、それぞれのソースラインに対応する領域からの照射光を、受光素子102で受光して、受光量に応じた電気信号を出力し、この電気信号を受光データとしている。   In this embodiment, as described above, as shown in FIG. 11, the light receiving elements 102 are provided for each of the 110 columns (source lines) arranged in the direction of the arrow Y, and the region corresponding to each source line is used. Is received by the light receiving element 102 and an electrical signal corresponding to the amount of received light is output, and this electrical signal is used as received light data.

上記受光データから輝度調整用データを求める処理は、上記映像信号処理回路600にて行われる。   Processing for obtaining luminance adjustment data from the received light data is performed by the video signal processing circuit 600.

上記映像信号処理回路600は、CPU601を中心に、ROM602、RAM603、書き込み用インターフェース604、画像処理LSI605、読み込み用インターフェース606を備えており、上記CPU601によって輝度調整用データの生成が行われる。   The video signal processing circuit 600 includes a ROM 602, a RAM 603, a writing interface 604, an image processing LSI 605, and a reading interface 606, with the CPU 601 as the center, and the CPU 601 generates brightness adjustment data.

すなわち、上記映像信号処理回路600において、まず、上記CPU601は、タイミング制御回路4を介してTFTパネル500に備えられた受光部から受光データが取得できるように、上記タイミング制御回路4に対して指示する。   That is, in the video signal processing circuit 600, first, the CPU 601 instructs the timing control circuit 4 so that light reception data can be acquired from the light receiving unit provided in the TFT panel 500 via the timing control circuit 4. To do.

次に、上記CPU601は、上記受光部が取得した受光データを読み込み用インターフェース606を介してRAM603に取り込む。   Next, the CPU 601 takes in the received light data acquired by the light receiving unit into the RAM 603 via the reading interface 606.

続いて、上記CPU601は、ROM602中に保存されている輝度調整用データ生成プログラムと、上記RAM603に格納された受光データとに基づいて輝度調整用データを生成する。この輝度調整用データは、TFTパネル500のソースライン毎に生成する。   Subsequently, the CPU 601 generates brightness adjustment data based on the brightness adjustment data generation program stored in the ROM 602 and the received light data stored in the RAM 603. The brightness adjustment data is generated for each source line of the TFT panel 500.

最後に、上記CPU601は、生成した輝度調整用データを、書き込み用インターフェース604を介してタイミング制御回路4内のメモリ102に書き込む。   Finally, the CPU 601 writes the generated brightness adjustment data into the memory 102 in the timing control circuit 4 via the writing interface 604.

タイミング制御回路4は、メモリ102に輝度調整用データが書き込まれた状態で、映像信号処理回路600の画像処理LSI605を介して映像信号が供給されたときに、ソースライン毎に映像信号に対して輝度調整用データを読み出して、輝度調整を行った後の映像信号をTFTパネル500に供給するようになっている。   When the video signal is supplied via the image processing LSI 605 of the video signal processing circuit 600 with the brightness adjustment data written in the memory 102, the timing control circuit 4 applies the video signal to each source line. The luminance adjustment data is read out, and the video signal after the luminance adjustment is supplied to the TFT panel 500.

なお、上記輝度調整用データの生成処理は、少なくとも、TFTパネル1が液晶表示装置に設置されてから、最初に画像表示を行うまでの間に行うのが好ましい。但し、一度画像表示を行った後、上記の処理を行ってもよい。   Note that it is preferable that the luminance adjustment data generation process be performed at least after the TFT panel 1 is installed in the liquid crystal display device and before the first image display. However, the above processing may be performed after displaying the image once.

更に、TFTパネル1の経年により変化する輝度を調整するために、所定の時間経過後に、上記の処理を改めて行ってもよい。   Furthermore, in order to adjust the luminance that changes with the aging of the TFT panel 1, the above processing may be performed again after a predetermined time has elapsed.

図8に示す構成の液晶表示装置によれば、必要に応じて輝度調整を行うことができるので、常に、TFTパネル500における輝度を均一にでき、その結果、表示品位を向上させることが可能となる。   According to the liquid crystal display device having the configuration shown in FIG. 8, since the luminance can be adjusted as necessary, the luminance in the TFT panel 500 can always be made uniform, and as a result, the display quality can be improved. Become.

以上のように、本実施の形態では、入力映像信号の階調を8ビットとして、10ビットに擬似的に拡張する例について説明したが、これに限定されるものではなく、入力映像信号の階調を10ビットとして、12ビットに擬似的に拡張してもよい。この場合には、図1に示す輝度調整回路100内の色階調拡張回路101を12ビット拡張用に変更するだけで、後の処理について10ビット拡張した場合と同様の処理で実現可能である。   As described above, in the present embodiment, the example in which the gradation of the input video signal is 8 bits and is pseudo-expanded to 10 bits has been described. However, the present invention is not limited to this. The key may be 10 bits and may be expanded pseudo to 12 bits. In this case, it is possible to realize the subsequent processing by the same processing as when 10-bit expansion is performed only by changing the color gradation expansion circuit 101 in the luminance adjustment circuit 100 shown in FIG. 1 to 12-bit expansion. .

また、本実施の形態では、図9に示すように、輝度ムラをソースライン(矢印X方向)に沿って発生した場合の輝度調整について説明したが、輝度ムラがゲートライン(矢印Y方向)に沿って発生した場合についても同様に輝度調整を行うことで輝度ムラを解消できる。   Further, in the present embodiment, as shown in FIG. 9, the luminance adjustment in the case where the luminance unevenness occurs along the source line (arrow X direction) has been described, but the luminance unevenness occurs in the gate line (arrow Y direction). In the case of occurrence along the line, the luminance unevenness can be eliminated by adjusting the luminance similarly.

つまり、縦方向(ソースラインに沿う方向)のスジムラに対しては、上記輝度調整用データを、上記液晶表示パネルの各ソースラインに対応する領域から得られる輝度値に基づいて生成すればよい。この場合、各ゲートラインに対して同じ処理をソースライン毎に行い補正データ(輝度調整した映像信号)を出力すればよい。   That is, for the uneven stripe in the vertical direction (direction along the source line), the luminance adjustment data may be generated based on the luminance value obtained from the area corresponding to each source line of the liquid crystal display panel. In this case, the same processing may be performed for each source line for each gate line, and correction data (brightness-adjusted video signal) may be output.

また、横方向(ゲートラインに沿う方向)のスジムラに対しては、上記輝度調整用データを、上記液晶表示パネルの各ゲートラインに対応する領域から得られる輝度値に基づいて生成すればよい。この場合、ゲートライン毎に補正処理を行い、その同じ補正データを輝度調整した映像信号としてソースライン全部に出力すればよい。   In addition, for horizontal stripes (in the direction along the gate lines), the luminance adjustment data may be generated based on the luminance values obtained from the areas corresponding to the gate lines of the liquid crystal display panel. In this case, correction processing may be performed for each gate line, and the same correction data may be output to the entire source line as a luminance-adjusted video signal.

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。   The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope shown in the claims. That is, embodiments obtained by combining technical means appropriately modified within the scope of the claims are also included in the technical scope of the present invention.

液晶表示パネルのように、スジ状に輝度ムラが生じる可能性のある表示パネルに適用できる。   The liquid crystal display panel can be applied to a display panel in which luminance unevenness may occur in a stripe shape.

(a)は、本発明の実施形態を示すものであり、輝度調整回路の要部構成を示すブロック図であり、(b)は、(a)に示した輝度調整回路における擬似階調処理を説明する図である。(A) shows embodiment of this invention and is a block diagram which shows the principal part structure of a luminance adjustment circuit, (b) is a pseudo gradation process in the luminance adjustment circuit shown in (a). It is a figure explaining. 本実施の形態に係る液晶表示装置のブロック図である。It is a block diagram of the liquid crystal display device which concerns on this Embodiment. 図2に示す液晶表示装置に備えられたタイミング制御回路のブロック図である。FIG. 3 is a block diagram of a timing control circuit provided in the liquid crystal display device shown in FIG. 2. 図1(a)に示す輝度調整回路に備えられたメモリにおいて輝度調整用データを格納した状態を示す図である。It is a figure which shows the state which stored the data for luminance adjustment in the memory with which the luminance adjustment circuit shown to Fig.1 (a) was equipped. 図1(a)に示す輝度調整回路において行われる階調擬似拡張処理を説明する図である。It is a figure explaining the gradation pseudo | simulation expansion process performed in the luminance adjustment circuit shown to Fig.1 (a). 図1(a)に示す輝度調整回路において行われる他の階調擬似拡張処理を説明する図である。It is a figure explaining the other gradation pseudo expansion processes performed in the luminance adjustment circuit shown to Fig.1 (a). 輝度調整用データの生成処理の流れを示すフローチャートである。It is a flowchart which shows the flow of the production | generation process of the data for brightness adjustment. 受光部を有するTFTパネル部を備えた液晶表示装置の要部構成を示すブロック図である。It is a block diagram which shows the principal part structure of the liquid crystal display device provided with the TFT panel part which has a light-receiving part. 図8に示すTFTパネル部の概略平面図である。It is a schematic plan view of the TFT panel part shown in FIG. 図9のA・A線矢視断面図である。FIG. 10 is a cross-sectional view taken along line AA in FIG. 9. 図9に示すTFTパネル部における受光素子と画素電極列との関係を示す図である。It is a figure which shows the relationship between the light receiving element and pixel electrode row | line | column in the TFT panel part shown in FIG.

符号の説明Explanation of symbols

1 TFTパネル部(表示パネル)
2 ソース駆動回路
3 ゲート駆動回路
4 タイミング制御回路
11 シャーシ
11a ベゼル
100 輝度調整回路
101 色階調拡張回路
102 メモリ
200 映像データ補正回路
300 パネルデータ送信回路
400 タイミング生成回路
500 TFTパネル
500c TFT部
501 表示領域
501a輝度ムラ
502 受光素子
503 反射ミラー
600 映像信号処理回路
601 CPU
602 ROM
603 RAM
604 書き込み用インターフェース
605 画像処理LSI
606 読み込み用インターフェース
1 TFT panel (display panel)
2 source drive circuit 3 gate drive circuit 4 timing control circuit 11 chassis 11a bezel 100 brightness adjustment circuit 101 color gradation expansion circuit 102 memory 200 video data correction circuit 300 panel data transmission circuit 400 timing generation circuit 500 TFT panel 500c TFT unit 501 display Area 501a Luminance unevenness 502 Light receiving element 503 Reflecting mirror 600 Video signal processing circuit 601 CPU
602 ROM
603 RAM
604 Interface for writing 605 Image processing LSI
606 Reading interface

Claims (7)

m(m:2以上の整数)ビット階調表示可能な表示パネルに入力される映像信号の輝度を調整する輝度調整回路において、
上記表示パネル上の輝度ムラを解消するために、該表示パネルの、映像信号が入力されるライン毎に対応付けて設定されている、n(n:1以上、且つm>nの関係を満たす整数)ビットの輝度調整用データを記憶している記憶手段と、
mビット階調の映像信号に含まれる表示パネルの入力ライン情報に対応付けられたnビットの輝度調整用データを上記記憶手段から読み出して、上記映像信号の階調数を(m+L:n≧L>1)ビットに拡張し、拡張した(m+L)ビット階調の映像信号から、上記輝度調整用データによって予め決まったmビット分の階調を選択し、mビット階調の映像信号として上記表示パネルに出力する階調拡張手段とを備えていることを特徴とする輝度調整回路。
In a luminance adjustment circuit for adjusting the luminance of a video signal input to a display panel capable of displaying m (m: integer of 2 or more) bit gradation,
In order to eliminate the luminance unevenness on the display panel, the relationship n (n: 1 or more and m> n) is set in association with each line of the display panel to which the video signal is input. An integer) bit storage means for storing brightness adjustment data;
The n-bit luminance adjustment data associated with the input line information of the display panel included in the video signal of m-bit gradation is read from the storage means, and the number of gradations of the video signal is (m + L: n ≧ L > 1) Expand to bit, select m-bit gradation determined in advance by the luminance adjustment data from the expanded (m + L) -bit gradation video signal, and display the above as m-bit gradation video signal A luminance adjustment circuit comprising gradation expanding means for outputting to a panel.
上記階調拡張手段は、
mビット階調の映像信号に含まれる表示パネルの入力ライン情報に対応付けられたnビットの輝度調整用データを上記記憶手段から読み出して、上記映像信号の階調数を(m+n)ビットに拡張し、拡張した(m+n)ビット階調の映像信号から、上記輝度調整用データによって予め決まったmビット分の階調を選択し、mビット階調の映像信号として上記表示パネルに出力することを特徴とする請求項1に記載の輝度調整回路。
The gradation extending means is
Read out n-bit brightness adjustment data associated with the input line information of the display panel included in the video signal of m-bit gradation from the storage means, and expand the number of gradations of the video signal to (m + n) bits Then, from the expanded (m + n) -bit gradation video signal, m-bit gradation determined in advance by the luminance adjustment data is selected and output to the display panel as an m-bit gradation video signal. The brightness adjustment circuit according to claim 1, wherein
上記表示パネルが液晶表示パネルである場合、
上記輝度調整用データは、上記液晶表示パネルの各ソースラインに対応する領域から得られる輝度値に基づいて生成されていることを特徴とする請求項1または2に記載の輝度調整回路。
When the display panel is a liquid crystal display panel,
The luminance adjustment circuit according to claim 1, wherein the luminance adjustment data is generated based on a luminance value obtained from an area corresponding to each source line of the liquid crystal display panel.
上記液晶表示パネルには、
各ソースラインに対応する表示領域からの照射光を受光する受光素子と、
上記受光素子で受光したソースライン毎の受光データから、上記輝度調整用データを生成する輝度調整用データ生成手段とが設けられ、
上記記憶手段には、上記輝度調整用データ生成手段で生成された輝度調整用データが格納されることを特徴とする請求項3に記載の輝度調整回路。
The liquid crystal display panel has
A light receiving element that receives irradiation light from a display area corresponding to each source line;
Brightness adjustment data generation means for generating the brightness adjustment data from the received light data for each source line received by the light receiving element,
4. The brightness adjustment circuit according to claim 3, wherein the storage means stores brightness adjustment data generated by the brightness adjustment data generation means.
上記表示パネルが液晶表示パネルである場合、
上記輝度調整用データは、上記液晶表示パネルの各ゲートラインに対応する領域から得られる輝度値に基づいて生成されていることを特徴とする請求項1または2に記載の輝度調整回路。
When the display panel is a liquid crystal display panel,
The brightness adjustment circuit according to claim 1 or 2, wherein the brightness adjustment data is generated based on a brightness value obtained from a region corresponding to each gate line of the liquid crystal display panel.
上記液晶表示パネルには、
各ゲートラインに対応する表示領域からの照射光を受光する受光素子と、
上記受光素子で受光したゲートライン毎の受光データから、上記輝度調整用データを生成する輝度調整用データ生成手段とが設けられ、
上記記憶手段には、上記輝度調整用データ生成手段で生成された輝度調整用データが格納されることを特徴とする請求項5に記載の輝度調整回路。
The liquid crystal display panel has
A light receiving element that receives irradiation light from a display area corresponding to each gate line;
Brightness adjustment data generating means for generating the brightness adjustment data from the received light data for each gate line received by the light receiving element;
6. The brightness adjustment circuit according to claim 5, wherein the storage means stores brightness adjustment data generated by the brightness adjustment data generation means.
液晶表示パネルと、
上記液晶表示パネルに映像信号を供給する映像処理回路と、
上記液晶表示パネルに供給される映像信号の輝度を調整する請求項1〜6の何れか1項に記載の輝度調整回路とを備え、
上記映像処理回路は、上記輝度調整回路で輝度調整された映像信号を上記液晶表示パネルに供給することを特徴とする液晶表示装置。
A liquid crystal display panel;
A video processing circuit for supplying a video signal to the liquid crystal display panel;
The brightness adjustment circuit according to any one of claims 1 to 6, which adjusts the brightness of a video signal supplied to the liquid crystal display panel,
The liquid crystal display device, wherein the video processing circuit supplies a video signal whose luminance is adjusted by the luminance adjustment circuit to the liquid crystal display panel.
JP2008172492A 2008-07-01 2008-07-01 Brightness control circuit and liquid crystal display Pending JP2010014800A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008172492A JP2010014800A (en) 2008-07-01 2008-07-01 Brightness control circuit and liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008172492A JP2010014800A (en) 2008-07-01 2008-07-01 Brightness control circuit and liquid crystal display

Publications (1)

Publication Number Publication Date
JP2010014800A true JP2010014800A (en) 2010-01-21

Family

ID=41700994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008172492A Pending JP2010014800A (en) 2008-07-01 2008-07-01 Brightness control circuit and liquid crystal display

Country Status (1)

Country Link
JP (1) JP2010014800A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014044396A (en) * 2012-07-31 2014-03-13 Nlt Technologies Ltd Stereoscopic image display device, image processing apparatus, and stereoscopic image processing method
JP2017049300A (en) * 2015-08-31 2017-03-09 エルジー ディスプレイ カンパニー リミテッド Image display unit and image display method
JP2018036403A (en) * 2016-08-30 2018-03-08 エルジー ディスプレイ カンパニー リミテッド Image display device and image display method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014044396A (en) * 2012-07-31 2014-03-13 Nlt Technologies Ltd Stereoscopic image display device, image processing apparatus, and stereoscopic image processing method
US10237541B2 (en) 2012-07-31 2019-03-19 Nlt Technologies, Ltd. Stereoscopic image display device, image processing device, and stereoscopic image processing method with reduced 3D moire
JP2017049300A (en) * 2015-08-31 2017-03-09 エルジー ディスプレイ カンパニー リミテッド Image display unit and image display method
JP2018036403A (en) * 2016-08-30 2018-03-08 エルジー ディスプレイ カンパニー リミテッド Image display device and image display method

Similar Documents

Publication Publication Date Title
JP6345924B2 (en) Display device driving method and display device driving device
JP5220268B2 (en) Display device
JP6309777B2 (en) Display device, display panel driver, and display panel driving method
KR101286536B1 (en) Digital gamma correction system and correction method
JP4825718B2 (en) Data conversion apparatus and data conversion method, and video display apparatus driving apparatus and video display apparatus driving method using the same
JP2020030398A (en) Liquid crystal display device and method of driving the same
US20080079674A1 (en) Display device and method for driving the same
JP2011158717A (en) Display device, luminance unevenness correction method, correction data creation device, and correction data creation method
JP2008039868A (en) Liquid crystal display device
KR100958324B1 (en) Image data Processing Apparatus having function of adjusting luminance of backlight according to input image data, Liquid Crystal Display, and Method of driving the same
JP6391280B2 (en) Image display apparatus and control method thereof
JP2010014800A (en) Brightness control circuit and liquid crystal display
KR100973813B1 (en) Liquid crystal display and method of modifying gray signals
JP4874931B2 (en) Display device
KR101437869B1 (en) Data processing apparatus, liquid crystal display comprising the same and control method thereof
CN113870811A (en) Display device, brightness adjusting method and device thereof, electronic equipment and storage medium
JP5267496B2 (en) Liquid crystal display device and video display method used therefor
US10573253B2 (en) Display apparatus with reduced amount of calculation
JP2007171367A (en) Liquid crystal display device
KR101386569B1 (en) Apparatus and method for improving response speed of liquid crystal display
KR101213859B1 (en) Method and Apparatus for Compensating Data of Liquid Crystal Display
JP5903283B2 (en) Image processing apparatus, image display system, and image display method
JP2010117579A (en) Liquid crystal display device and method of improving viewing angle characteristic in the same
JP2005321813A (en) Liquid crystal display
KR102058235B1 (en) Image rendering device and method of display device