JP2009529804A - 半導体デバイスのパッケージング - Google Patents

半導体デバイスのパッケージング Download PDF

Info

Publication number
JP2009529804A
JP2009529804A JP2009500538A JP2009500538A JP2009529804A JP 2009529804 A JP2009529804 A JP 2009529804A JP 2009500538 A JP2009500538 A JP 2009500538A JP 2009500538 A JP2009500538 A JP 2009500538A JP 2009529804 A JP2009529804 A JP 2009529804A
Authority
JP
Japan
Prior art keywords
electronic devices
sacrificial layer
seal
temporary support
providing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009500538A
Other languages
English (en)
Inventor
フェイ，オーウェン・アール
リッシュ，ケビン・アール
ミッチェル，ダグラス・ジー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2009529804A publication Critical patent/JP2009529804A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

電気的接点(69)を有する主面(63)と、反対側の後面(65)と、その間の縁部(64)とを備えている１つ又はそれ以上の電子デバイス(62)を提供する段階を含んでいる、電子デバイスを封止するための方法及び装置が提供されている。犠牲層(70)が主面(63)上に設けられる。犠牲層(70)が仮支持材(80)に面するようにデバイス(62)が仮支持材上に取り付けられる。プラスチック封止(86)が電子デバイスの少なくとも側方縁部(64)に接触させて形成される。プラスチック封止は少なくとも部分的には硬化され、デバイスとプラスチック封止は、仮支持材から分離されて、犠牲層を露出させる。犠牲層は除去される。デバイスと封止に接触している縁部は、主面と電気的接点が露出した状態で、担体(90)の上に取り付けられ、随意的に更に硬化される。主面に塗布又は貼り付けられた絶縁体(94)及び導体(96)は様々なデバイス上の電気的接点を互いに及び外部接点に連結して、統合された多デバイスパネル(88")を形成する。

Description

本発明は、概括的には、電子デバイスに関し、より厳密には、半導体及び他の型式のチップデバイスのパッケージングに関する。
半導体及び他の型式の電子デバイスは、環境から保護し、デバイスを外部と接続し易くするため、しばしばプラスチック樹脂に完全に又は部分的に封止される。説明の便宜上、制限を課す意図はないが、半導体デバイスを例にとって本発明を説明するが、当業者には理解頂けるように、本発明は、実質的に平面的なあらゆる型式の電子デバイスに適用される。従って、以下に提示する非制限的な実施例を含む他の型式のデバイスは、単数であれ複数であれ、用語「デバイス」「半導体デバイス」及び「集積回路」に含まれるよう意図されており、また、用語「デバイス」「ダイ」及び「チップ」は、実質的に等価と意図されている。適したデバイスの非制限的な実施例には、半導体集積回路、個々の半導体デバイス、圧電デバイス、磁歪デバイス、半導体フィルタ、磁気トンネル構造、及びコンデンサ、抵抗器及び誘導器の様な集積受動デバイス、及びあらゆる及び全てのこの様な型式のデバイスと要素の組み合わせ及びアレイがある。更に、本発明は、使用されるダイ又はチップの型式や、封止工程に耐えるような材料であるという条件付で、それらが構成されている材料に、左右されるものではない。
或る型式の電子デバイスは、部分的にのみ封止され、従って、それらの電気的接点、例えば、部分的に囲まれているダイ又はチップ上のボンディングパッドは、封止の後でもなお露出しているよう意図されている。ダイ又はチップの後面及び縁部は、封止によって覆ってもよいが、ダイ又はチップの主接触面は、封止によって覆われるよう意図されてはいない。それらは封止されない状態を維持するよう意図されているので、封止処理の後でも、外部との電気的接続部をそこに作れるようになっている。不都合なことに、ダイ又はチップの後面及び／又は縁部の封止の間に、封止樹脂が、それら主接続面及び幾つかのボンディングパッドの上に漏れて、次の接続を妨げてしまう事態が、時には発生することがある。これは「樹脂ブリード」と呼ばれており、製造歩留まりを低下させ、その様に部分的に封止されたアセンブリ又はパネルの生産コストを上昇させる可能性がある。従って、この様な問題を回避又は最小化する改良された構造と方法に関する絶えざる要求がある。
従って、封止の間の樹脂ブリードの悪影響を回避、又は軽減する半導体及び他の型式の電子デバイスのためのパッケージング構成及び方法を提供することが望まれている。また、パッケージングは、複数のデバイス及び／又は複数の型式のデバイスが入っているアレイ、特にデバイスアレイと共に使用するのに適していることが望ましく、その場合、デバイスの主面は、デバイスが封止の中に固定された後でも、そこへ電気的接続をするのに利用できるのが望ましい。更に、採用されている方法、材料、及び構造は、現下の製造能力及び材料と適合性があり、製造手順の大幅な修正を必要とせず、或いは製造コストを実質的に上昇させないことが望ましい。更に、本発明のこの他の望ましい特徴及び特性は、以下の詳細な説明と特許請求の範囲を、添付図面及び先に述べた技術分野及び背景と併せて読めば、明白になるであろう。
以下、本発明を添付図面と関連付けながら説明するが、その際、類似の数字は類似の要素を指すものとする。
以下の詳細な説明は、単に代表例に過ぎず、本発明に、又は本発明の適用及び使用に制限を課す意図はない。更に、先に述べた技術分野、背景、要約、又は以下の詳細な説明の中で表現され又は暗示されている如何なる理論によっても、境界を定める意図はない。
表示を簡潔且つ明瞭にするため、各図は構造の一般的な様式を示しており、周知の特徴及び技法に関する説明及び詳細は、本発明を不必要に不明瞭にするのを避けるため、省略されている。更に、各図中の各要素は、必ずしも縮尺を合わせて描かれてはいない。例えば、図中の幾つかの要素又は領域の寸法は、本発明の実施形態の理解を深めるために、同じ又は他の図の他の要素又は領域に比べて強調されている。
説明及び請求項における用語「第１」「第２」「第３」「第４」などは、使用する場合は、同様の要素の間で識別するために使用しており、必ずしも特定の逐次的又は年代的順序を記述するものではない。この様に使用されている用語は、適切な状況の下では置き換えることができるため、ここで説明している本発明の実施形態は、例えば、図解又は他の方法で説明されている順番とは違う順序で作動させ又は使用することができるものと理解されたい。更に、用語「備える」「含む」「有する」及びそれらの派生語も、非排他的な含有を包含する様に意図されているため、要素の一覧を備えている過程、方法、物品、又は装置は、必ずしもそれらの要素に限定されるわけではなく、明示的に一覧に載っていないか、又はその様な過程、方法、物品、又は装置に本来的な他の要素を含んでいる場合もある。説明及び請求項における用語「左」「右」「中」「外」「前」「後」「上」「下」「最上」「底」「真上」「真下」「上方」「下方」及び類似用語は、使用する場合は、相対的な位置を説明するために使用しており、必ずしも空間における不変的な位置を記述するものではない。ここで説明している本発明の実施形態は、例えば、図解又は他の方法で説明しているものとは違う配置で使用できるものと理解されたい。ここで使用している用語「連結されている」は、電気的又は非電気的な様式で、直接に又は間接的に接続されていることと定義される。用語「ボンディングパッド」は、単数であれ複数であれ、デバイス上のあらゆる型式の電気的接続位置を指すよう意図しており、ワイヤ又は他のリード線を結合することによる電気的接続に適しているもののみに限定されるものではない。
図１から図３は、複数の半導体デバイスが主接触面を露出させた状態で封止されているプラスチックデバイスパッケージ又はパネルを形成するためのプラスチック封止処理段階２０、２２、２４の簡略化した概略断面図であり、図４は、処理段階２０、２２、２４ので作られた封止処理済みデバイスの平面図２６を示しており、併せて樹脂ブリードの発生を図解している。図１の段階２０では、上面３１を有する仮基板３０が提供されており、その上には、半導体デバイス（例えば、集積回路）が、主面３３を基板３０の表面３１と接触させた状態で取り付けられている。ここで使用する用語「主面」又は「主接触面」は、単数であれ複数であれ、電子デバイス（例えば、集積回路ダイス）の、主要な電気的接続部が配置されている面を指している（図１−３には図示せず、図４参照）。デバイス３２の後面３５は、段階２０では露出した状態に留まっている。図２の段階２２では、デバイス３２の後面３５と縁部３４、及び基板３０の表面３１の残りの部分は、プラスチック封止樹脂３６で覆われている。デバイス３２の主面３３は、封止樹脂３６に覆われるか、又は曝されるよう意図されてはいないが、樹脂ブリードのために起こる可能性がある。樹脂３６が硬化した後、図３の段階２４で、仮基板３０は、樹脂３６及びデバイス３２から除去又は分離されるので、樹脂３６の下面４０とデバイス又はダイ３２の主面３３は露出し、パッケージングされたデバイスパネル４１が提供されることになる。
図４は、パッケージングされたデバイスパネル４１の表面４０を見ている平面図２６を示している。説明の便宜上、制限を課すのを意図するものではないが、図４のパッケージングされたデバイスパネル４１は、デバイス３２１、３２２、３２３、３２４として識別されている４つの多接点デバイス３２を含んでいるが、より多くの又はより少ないデバイス、異なる型式のデバイス、及び異なる大きさのデバイスが、パネル４１に含まれていてもよい。デバイス３２は、縁部３４（例えば、３４１、３４２など）及び後面３５でプラスチック封止樹脂３６の中に保持されている（図２−３参照）。デバイス３２は、この例では、便宜上「ボンディングパッド」と呼ばれる電気的な接続位置３９１、３９２を有している。主接触面３３と、デバイス３２３、３２４の電気的接続位置（即ち、「ボンディングパッド」）３９２は、所望されるように、樹脂３６の表面４０上に完全に露出している。デバイス３２１、３２２は、デバイス３２１、３２２のインターフェイス３７における樹脂ブリード領域３８を示しており、樹脂３６が、デバイス３２１、３２２の主表面３３の縁部３４１に隣接する領域を侵害しているので、電気的接続位置３９１が、樹脂３６の薄い膜で覆われている。この樹脂ブリードは、デバイス３２と良好な電気的接続を形成するのを妨げる恐れがあるので、これは望ましいことではなく、樹脂ブリードを回避するパッケージング法が必要とされている。
図５から図１４は、本発明の或る実施形態による、電子デバイスのプラスチック封止に関する図１から図３と同様の、異なる製造段階における簡略化した概略断面図５０から５９を示している。図５から図１４では、様々な線及び領域の過度な密集を避け、明瞭性を高めるために、様々な要素及び層の垂直方向寸法は、水平方向寸法と比べて強調されている。さて、図５の製造段階５０を参照すると、厚さ４３を有する半導体（又は他のデバイス）ウェーハ６０は、当技術では周知の技法を使用して作成、又は提供されており、個々のデバイス、集積回路、又は他の要素６２（まとめて「デバイス」６２）は、既に形成されており、罫書き格子、又は鋸挽き通路、又は他の分離チャネル６４によってウェーハ６０の中で間隔を空けて配置されている。厚さ４３は、通常、約０．３ｍｍから０．８５ｍｍであるが、厚さはもっと厚くても薄くても使用することができる。説明の便宜上、各デバイス６２を、ウェーハ６０の主面６３上にボンディングパッド６９（即ち、或る種の電気的接続）を備えた状態で示しているが、これは、制限を課すことを意図するものではなく、当業者には理解頂けるように、複数のボンディングパッドが、デバイス６２に含まれていてもよい。従って、（単数又は複数の）「ボンディングパッド６９」は、その様な複数のボンディングパッドを表現する意図がある。図５の段階５０では、デバイス６２は、単体化、即ち個々のダイ又はチップに分割されておらず、依然として、ウェーハ６０の一部分に留まっている。厚さ４５の犠牲層７０が、ウェーハ６０（及びダイ６２）の表面６３に設けられている。層７０は、封止処理時に表面７１を覆って形成される恐れのある樹脂ブレードを取り除く工程で、後で取り除かれる。犠牲層７０は、好都合なのは、フォトレジスト、例えばニュージャージー州のAZ Electronics社製のＡＺ４６２０型、であるが、後工程に耐え、その後、封止されたデバイスに悪影響を及ぼすことなく溶解させることができるのであれば、どの様な材料でも使用することができる。外面７１を有する犠牲層７０は、好都合には約２ミクロンから１５ミクロンの範囲の、望ましくは約７ミクロンの、厚さ４５を有している。フォトレジストが層７０に使用される時には、標準的なスピンオン工程で塗布されるのが好都合であるが、他の技法及び材料を使用することもできる。他の技法の非制限的な例として、蒸着、スパッタリング、プラズマ堆積、及びスクリーン印刷が挙げられる。他の材料の非制限的な例として、ガラス、他の有機又は無機誘電材及びそれらの組合せが挙げられる。犠牲層７０は、ダイ６２が、未だ図５の製造段階５０に示すウェーハの形態にある間に塗布又は貼り付けると、普通は低いコストで行えるので、そうするのが望ましいが、これは必要条件ではなく、層７０は、図６の単体化段階５１の後で塗布又は貼り付けてもよい。図６の段階５１では、ウェーハ６０のダイ６２は、鋸引き、又は罫書き及び破断、又はウェーハ６０を個々のダイ又は他の要素６２に分割するための何らかの他の周知の技法によって分離される。ここで使用する用語「単体にする」「単体化すること」「単体化」「単体化された」は、ダイ分離工程を指している。
図７から図１０では、製造段階５２から５５を図解しており、個々のダイ６２は、製造段階５０から５１を図解している図５、図６における向きに比べ逆になっている。図７の製造段階５２では、個々のダイ６２は、仮基板８０上で下向きに、つまり主ダイの面６３と犠牲層７０が仮基板８０の表面８１に向いている状態で、取り付けられている。説明の便宜上、制限を課すことを意図しているわけではないが、２つのダイのみが図７から図１４では図解されているが、当業者には理解頂けるように、使用できる工具能力及び基板の大きさと整合が取れるのであれば、どの様な数のダイ６２を基板８０上に設置してもよい。基板８０は、図１、図２の基板３０と同様なものである。基板８０は、多孔質セラミック、例えば、米国、ニューヨーク州のRefractron Technologies社製の約０．５ミクロメータの連続的な多孔性を有するアルミナ、であるのが好都合だが、他の比較的不活性な多孔質材料を使用することもできる。後で、封止されたデバイスから基板を分離させ易いように、多孔質であることが望ましい。ダイ６２は、仮基板８０の上面８１と接している下面８３を有する薄い仮の接着層８２を使用して、仮基板８０に取り付けられているのが好都合である。ニュージャージー州のPermacel社製の両面にシリコン接着剤が付いている両面ポリイミド粘着テープが望ましいが、他の種類の非永久的接着材料を使用することもできる。重要なのは、製造の後段階でダイ６２が接着層８２から分離されることになるため、接着層８２は、脆弱化し又は永久的にその場所に固定されること無く、後工程の処理に耐えることである。犠牲層７０の外面７１は、接着層８２の外面８５の上に設置される。図７の段階５２では、ダイ６２の後面６５は未だ露出しており、ダイ６２は、仮支持基板８０上に、後工程の処理の間の材料の縮み又は伸び差を考慮に入れて、完成したパッケージでの所望の間隔に実質的に対応する距離７４だけ、間隔を空けて配置されている。
図８の製造段階５３では、図２の樹脂３６と同様のプラスチック封止樹脂８６が、ダイ６２の後面６５、ダイ縁部６４、及び接着層８２の表面８５の残りの露出部分を覆って設けられている。日本、東京都のナガセ社製の、Ｒ１００７ＲＣ−Ｈ型シリカ充填エポキシのバリエーションを含め、Ｒ１００７ＲＣ−Ｈ型樹脂が適した材料であるが、他の周知の封止材料も使用することができる。この製造段階では、樹脂ブリードが、犠牲層７０の表面７１と接着層８２の表面８５の間の（図２から図４のインターフェイスに類似する）インターフェイス７７で発生する恐れがある。犠牲層７０は、その様な樹脂ブリードが、ダイ６２の表面６３、及び／又は犠牲層７０により保護されているボンディングパッド６９に達するのを防いでいる。図９の随意的な製造段階５４では、ダイ６２の後面６５の上に横たわる封止樹脂８６の部分４７（図８参照）が、（例えば、研削又は化学的エッチング、又は他の好都合な技法で）除去され、ダイ６２の後面６５が露出している。これは、研削以外の他の技法を使って封止樹脂８６の部分４７を除去したとしても、便宜上「裏面を研削する」又は「裏面研削」と称し、その様な他の技法も、用語「裏面を研削する」「裏面研削」に含まれるよう意図している。裏面研削をすれば、容易にヒートシンクをダイ６２の後面６５と直接接触させることができるが、これは必ずしも必要条件ではない。裏面研削段階５４の後、封止樹脂８６の露出した後面８９は、ダイ６２の後面６５と実質的に同面であるが、これは必要条件ではない。図１０の製造段階５５で、仮支持基板８０と接着層８２は除去され、その結果、封止樹脂８６の表面８７と犠牲層７０の表面７１が露出し、自立する封止された多デバイスパネル又はパッケージ８８が形成され、ダイ６２は、封止樹脂８６に埋め込まれた縁部６４で所定の位置に保持されている。
図１１から図１４では、製造段階５６から５９を図解しており、封止された複数のデバイスパネル８８は、図１０における向きに対して逆になっているが、これは、単に説明の便宜上そうしているだけで、制限を課す意図はない。図１１の製造段階５６では、犠牲層７０は、ダイ６２の主接触面６３とボンディングパッド６９から除去されている。この段階は、犠牲層７０がフォトレジストの場合、ニュージャージー州のAZ ELECTRONICS社製のＡＺ３００Ｔ型溶剤又は現像液を使用して、好都合に実施される。様々なダイ６２上のボンディングパッド６９は、その時点で露出しており、パネル設計者が所望する如何なる様式ででも相互接続させるのに使うことができる。この様に、異なる型式及び機能を有する複数のダイ６２が、単一のパネルに組み合わせられ、相互接続しているため、パネル８８には、並外れた複合的な機能が提供されている。これは、全体性能を最適化するため異なる工程によって異なる材料でできた異なるチップ又はダイを使用することが所望される場合は、大変好都合である。
図１２の製造段階５７では、封止された多デバイスパネル８８が、望ましくは、必ずしも必要条件ではないが、例えば、アルミナ、シリコン、又はサファイアでできている支持担体９０の表面９１を覆って取り付けられるが、他の材料を使用してもよい。適した支持担体材料の非制限的な例としては、他の半導体ウェーハ、様々なセラミック、ガラス、プラスチック、プラスチック積層板、金属、及び絶縁被覆金属が挙げられる。接着層９２が、パネル８８を支持担体９０の上面９１に貼り付けるため好都合に使用されて、組み合わせパネル８８’が提供されているが、これは必ずしも必要条件ではなく、どの様な比較的応力の掛からない接着方法でも使用することができる。層８２に使用されたものに類似する両面粘着テープが望ましい。支持担体９０を使用するのは、パネル８８、８８’を次に処理するのには好都合だが、必ずしも必要条件ではない。パネル８８、８８’は、支持担体９０の有無に関わらず、図１３、図１４で図解しているように、有用であり、更に処理することができる。支持担体９０は、パネル８８、８８’に対する取扱損傷を最小化するのに望ましい。更に、図１１の製造段階５６及び図１２の段階５７は、入れ替え可能であり、即ち、犠牲層７０の除去は、パネル８８を支持担体９０に取り付ける前又は後のどちらでも実施することができる。どちらの順序も有用だが、接着剤９２の選択の自由度が高く、パネルの損傷を最小化するという理由で、図解されている順序が望ましい。
図１３の随意的な製造段階５８では、絶縁層９４が、ダイ６２の表面６３及び封止樹脂８６の表面８７を覆って設けられる。液体又は乾燥薄膜形態の有機ポリマーが、絶縁層９４に適しているが、当技術で層間誘電体として周知されている広範な他の材料も使用することができる。図１４の製造段階５９では、層９４は、パターン化され、エッチングされて、ダイ６２の上にボンディングパッド６９が露出しており、更に導体９６が、ダイ６２上の様々なボンディングパッド６９を相互接続するために塗布又は貼り付けられ、パネル８８、８８’、８８”の設計者が所望する任意の回路又はシステム構成を備えているパネル８８”を提供している。導体９６は、金属、合金、ドープ処理された半導体、半金属、及び／又はそれらを組合せたものでもよい。それらを塗布又は貼り付けるための材料及び技法は、当技術では周知されている。単一のボンディングパッドのみが、隣接するダイにだけ接続されているように図１４に示されているが、これは、一般原則を図解するため便宜上そうしているのであり、制限を課すことを意図してはいない。当業者には、ここでの教示に基づいて理解頂けるように、ボンディングパッド６９とダイ６２は、同じか又は異なる型式の多くのダイに存在する多くのボンディングパッドの代表例であり、どの様なダイ６２上のどの様な数のボンディングパッド６９を、どの様な所望の組み合わせで同じ又は何れか他のダイ６２上の何れかのボンディングパッド６９、又はパネル８８、８８’の他の能動又は受動素子に相互接続して、図１４に概括的に図解されている相互接続デバイスアレイパネル８８”を形成することもできる。
図１５は、電子デバイスのプラスチック封止のための方法１００を説明しており、図５から図１４の製造段階を盛り込んでいるが、本発明の別の実施形態によるものであり、更なる詳細を示している。方法１００は、開始１０２と、最初のデバイスウェーハを作るか又は受け取る段階１０４で始まるが、図５のウェーハ６０は、当技術で周知の設計及び製作技法を用いて、製作され、又はウェーハ基材工場から入手される。製造のこの段階で、ダイ６２は、完全にウェーハ６０の中に形成されているのが望ましい。本発明は、ダイ６２の厳密な性質に左右されるものではなく、ダイは、例えば、集積回路、個別のデバイス、フィルタ、磁歪デバイス、電気光学デバイス、電気音響デバイス、又は抵抗器、コンデンサ及び誘導器の様な統合的受動素子、又は他の型式の要素及び／又はそれらの組合せでもよく、封入処理に耐え得るどの様な材料で形成してもよい。非制限的な例としては、様々な有機及び無機半導体、IV、III‐Ｖ及びII‐VI型材料、ガラス、セラミック、金属、半金属、金属間化合物などが挙げられる。段階１０６では、犠牲層７０が、先に述べたように、ウェーハ及びダイ６２の主面５３を覆って塗布される。段階１０８では、ウェーハ６０は、単体化され、即ち、各ダイ６２が元々ウェーハ６０に含まれていた他のダイから分離されるように、ウェーハ６０の個々のダイ６２が別々に切断又は分割される。或いは、段階１０６及び１０８は、逆の順序で実施することもでき、即ち、最初に単体化し、次に犠牲層７０をダイ６２の表面６３に塗布してもよい。何れのの処理も有用である。図１５に示す順序は、望ましいが、必要条件ではない。
次の段階１１０では、表面６３を覆う犠牲層７０を備えているダイ６２が、仮支持基板８０の上に下向きに、即ち、表面６３が仮支持材８０の表面８１に面した状態で置かれる。ダイ６２は、単一のウェーハ６０から来たものに制限されるわけではなく、様々な型式の多くのウェーハから出自したものでもよいので、様々な異なる機能を有し、異なる材料でできたダイ６２を基板８０上に組み合わせることもできる。従って、ここで用いられている用語「ダイ」及び「ダイ６２」は、様々な型式の多くのウェーハからのダイを含むよう意図している。段階１１０は、図７に関連して説明した製造段階５２に対応しており、或る好適な実施形態では、ダイ６２は、既に説明したように、接着層６２で支持基板８０に取り付けられる。段階１１２では、ダイ６２を備えている仮支持基板８０が、図８に関連して説明したように、厚さ８４の封止樹脂８６で覆われ、部分４６が、ダイ６２の縁部６４と、ダイ６２の後面６５の上に横たわる部分４７との間の隙間を埋めている。随意的な段階１１３では、図８のアセンブリ４８に、封止樹脂８６に存在する可能性のあるボイドを除去するため、短時間の真空処理が施される（例えば、使用されている封止材によって、５０ミリトールから１５トールで、１乃至５分間）。これは、望ましいことではあるが、必要条件ではない。真空ボイド除去段階１１３に続いて、又は封止段階１１２から直接進行しての何れにおいても、次は、初期硬化段階１１４が実行されるのが望ましい。窒素ガス又は実質的に不活性なガスの中で、３０分から９０分間、５０℃から１２０℃で加熱するのが有用であり、約１００℃で約６０分間加熱するのがが望ましいことが分かっている。これより高い温度では、フォトレジスト犠牲層を除去するのが困難になる可能性がある。初期硬化段階１１４の目的は、封止８６に十分な硬化を施し、その機械的強度及びダイ６２への接着を強めることにより、段階１２０で犠牲層７０の除去を妨げるほど犠牲層７０を硬化すること無く、その後の処理に耐えるようにすることである。最適な初期硬化条件は、犠牲層７０用の材料の選択によって左右される。当業者には、犠牲層７０と硬化処理を実施するための初期硬化段階１１４との組み合わせをどの様に選択するか、理解頂けるであろう。次に、随意的な裏面研削段階１１６を、図９に関連して既に説明したように実施してもよく、ここでは、封止樹脂８６の部分４７が、研削、エッチング、それらの組合せ、又は他の好都合な手段を用いて除去され、散在するダイ６２を備えた部分４６を残しながらアセンブリ４８’が形成される。部分４６は、厚さ約０．２ｍｍから１．０ｍｍが望ましく、約０．６５ｍｍが好ましい。湿式研削が、随意的な裏面研削段階１１６の間に使用される場合は、アセンブリ４８’に短時間の乾燥サイクルを施して、裏面研削時に吸収した水分を全て除去するのが望ましい。８０℃から１２０℃で約１０分から２０分が有用であり、約１００℃で約１５分が好ましく、ここでも、段階１２０で犠牲層の除去を妨げるほど犠牲層７０を過度に硬化させないよう注意を払う。
段階１１８では、多デバイスパネル８８が、図１０に関連して示すように、仮支持基板８０から分離される。基板８０は、接着層８２を軟化させる溶剤にパネル８８と基板８０を浸漬することによって多デバイスパネル８８から解放される。溶剤の選択は、接着層８２の選択次第である。接着層８２が、シリコン接着面を有する両面ポリアミドテープを備えている好適な実施形態では、アセトンが適した溶剤である。その結果できた構造を図１０に示している。犠牲層７０は、この時点では露出しており、例えば好適な実施例ではフォトレジスト溶剤を使用して、段階１２０で除去される。結果を図１１に示している。多デバイスパネル８８は、そのままでも有用であるが、段階１２２で表示し、図１２で示すように支持担体９０に取り付けられるのが望ましい。或る好適な実施形態では、図１２に関連して既に説明したように、接着剤９２が、多デバイスパネル８８を支持担体９０に取り付けるために使用され、その結果、強化された多デバイスパネル８８’が形成される。次の段階１２４では、封止樹脂８６の残りの部分４６を更に硬化するために、望ましくは、但し随意的に、第２硬化が実施される。或る好適な実施形態では、第２硬化段階１２４は、約１２０℃から１７０℃の範囲で、４５分から９０分の間、より望ましくは約１５０℃で６０分間、空気又は窒素の中で実施されるが、封止樹脂８６用の材料の選択によっては、もっと長いか又は短い時間、及びもっと高いか又は低い温度を使用することもある。当業者には、封止樹脂の選択に応じた最適な第２硬化条件をどの様に選択するか、ここでの教示に基づいて理解頂けるであろう。ボンディングパッド又は他の接続位置６９が、ダイ６２の表面６３に露出しているので、複合多デバイスパネル又はアセンブリ８８’は、この段階で有用であり、多デバイスパネル又はアセンブリ８８’の設計者又は使用者の必要性次第で、処理工程１００は、経路１２５として表示されるように随意的に終了１３２へ進むこともできる。或いは、方法１００は、更に、絶縁層塗布段階１２６へ進むこともでき、この段階では、絶縁層９４が、図１３に関連して説明したように、パネル８８’を覆って形成される。次に、接触領域開放段階１２８が実行され、この段階では、接続孔が層９４に切り込まれ、電気的に接続、及び／又は相互接続させるのが望まれるボンディングパッド６９を露出させる。その後、相互接続適用段階１３０が実行され、この段階では、例えば図１４に関連して説明したように、導体９６が塗布又は取付られる。図１４に示す封止された多デバイスアセンブリ又は複合多デバイスパネル８８’が得られる。方法１００は、次に終了１３２に進む。当業者にはここでの教示に基づいて理解頂けるように、段階１２６から１３０は、パネル８８’内で多層相互接続を提供する必要がある度に繰り返されることになる。
第１の例示的実施形態によれば、電子デバイスを封止するための方法が提供されており、この方法は、電気的接点が配置される主面と、反対側の後面と、主面と後面との間を伸張する縁部とを備えており、主面上に犠牲層を有している、１つ又はそれ以上の電子デバイスを提供する段階と、犠牲層が仮支持材に面するように、１つ又はそれ以上の電子デバイスを仮支持材に取り付ける段階と、電子デバイスの後面及び縁部と接触させてプラスチック封止を提供する段階と、少なくとも部分的にはプラスチック封止を硬化させる段階と、デバイスと、電子デバイスの縁部と接触するプラスチック封止の少なくとも該当部とを仮支持材から分離させて、犠牲層を露出させる段階と、犠牲層を除去する段階と、を含んでいる。別の実施形態では、取り付ける段階は、主面上に接着層を有する仮支持材を提供する段階と、犠牲層を接着層に接触させて配置することにより電子デバイスを仮支持材に取り付ける段階と、を含んでいる。更に別の実施形態では、接着層は、両面粘着テープを備えている。更に別の実施形態では、両面粘着テープは、ポリイミド材を備えている。更に別の実施形態では、少なくとも部分的にはプラスチック封止を硬化させる段階は、犠牲層を不溶性にすること無く、部分的にプラスチック封止を硬化させる段階を含んでいる。更に別の実施形態では、本方法は、分離させる段階の前に、プラスチック封止を裏面研削して、１つ又はそれ以上の電子デバイスの後面を露出させる段階を含んでいる。又別の実施形態では、本方法は、犠牲層を除去する段階の後に、ダイの後面を支持担体に取り付ける段階を含んでいる。更に別の実施形態では、本方法は、ダイの後面を支持担体に取り付ける段階の後に、プラスチック封止を更に硬化させる段階を含んでいる。更に別の実施形態では、本方法は、デバイスを覆う絶縁層を塗布する段階と、デバイスの少なくとも幾つかの電気的接点を、絶縁層を貫いて露出させる段階と、１つ又はそれ以上の導体を少なくとも幾つかの電気的接点に塗布又は貼り付ける段階と、を更に含んでいる。更に別の実施形態では、ダイの後面を支持担体に取り付ける段階は、接着剤を担持する主面を有する支持担体を提供する段階と、デバイスの後面を接着剤に取り付ける段階と、を含んでいる。更に別の実施形態では、接着剤を担持する主面を有する支持担体を提供する段階は、両面延着テープを担持する主面を有する支持担体を提供する段階を含んでいる。更に別の実施形態では、本方法は、プラスチック封止を提供する段階の後に、プラスチック封止に真空処理を施して、少なくとも部分的にはボイドを除去する段階を含んでいる。
第２の例示的実施形態によれば、多数の電子デバイスを有するパネルを形成するための方法が提供されており、この方法は、ボンディングパッドが上に設けられた第１面と、反対側の後面と、第１面と後面との間を伸張する縁部とを備えており、ボンディングパッドの一部又は全部を覆う犠牲層を有している、多数の電子デバイスを提供する段階と、主面を有する仮支持材を提供する段階と、多数の電子デバイスを仮支持材の上に、犠牲層が主面に向くように取り付ける段階と、プラスチック封止を少なくとも仮支持材上の隣接する多数の電子デバイスの縁部の間に提供する段階と、プラスチック封止を、多数の電子デバイスが封止内に少なくとも実質的に固定される程度に硬化させて、仮支持材上に多数の電子デバイスを有するパネルを形成する段階と、多数の電子デバイスを有するパネルを仮支持材から分離して、ボンディングパッド上の犠牲層を露出させる段階と、犠牲層を除去する段階と、を含んでいる。別の実施形態では、本方法は、硬化させる段階の後に、多数の電子デバイスの後面から突き出ているあらゆるプラスチク封止を除去する段階を含んでいる。更に別の実施形態では、本方法は、パネルを担体の上に、多数の電子デバイスの後面が担体に面し、ボンディングパッドが露出するように取り付ける段階を更に含んでいる。更に別の実施形態では、本方法は、１つ又はそれ以上の絶縁層を、多数の電子デバイスを覆って塗布又は貼り付ける段階と、ボンディングパッドの少なくとも幾つかにビアを開く段階と、１つ又はそれ以上の絶縁層の中の１つ又はそれ以上のビアの少なくとも１つを貫いて伸張する導電性相互接続部を提供して、ボンディングパッドの幾つかを、互いに又はパネルの外部接続部と、電気的に連結する段階と、を更に含んでいる。
第３の例示的実施形態によれば、多数の封止された電子デバイスを有するパネルを形成するための方法が提供されており、この方法は、電気的接続位置が上に設けられている多数の電子デバイスの面上に犠牲層を形成する段階と、接着面を有する仮支持担体を提供する段階と、多数の電子デバイスを犠牲層で接着面に貼り付ける段階と、封止が多数の電子デバイスの少なくとも側方縁部と接触するように、多数の電子デバイスに封止を施す段階と、封止を硬化させて、犠牲層を不溶性にすること無く、多数の電子デバイスを一体に仮支持担体上に取り付ける段階と、多数の電子デバイスと、取り付けられた封止とを仮担体から分離する段階と、犠牲層と、その上に封止が在ればその封止とを除去する段階を含んでいる。別の実施形態では、本方法は、電子デバイスと、取り付けられた封止とを、支持担体の上に、電気的接続位置が外側に面するように取り付ける段階を含んでいる。更に他の実施形態では、本方法は、１つ又はそれ以上の絶縁層を、外側に面する電気的接続位置を覆って、その上の導体が１つ又はそれ以上の絶縁層を電気的接続位置の幾つか又は全てまで貫通する状態で、形成して、相互接続された多数の封止された電子デバイスを有するパネルを形成する段階を含んでいる。
少なくとも１つの例示的な実施形態を以上の詳細な説明で提示してきたが、非常に多くのバリエーションが存在するものと理解されたい。例えば、制限を課す意図はないが、ダイ６２は、どの様な型式及び技術に依るものでもよく、所与の実施例にのみ限定されるものではない。同様に、ダイパネルに関する様々な好適な材料及びパッケージング法が、ここで説明されているが、当業者には理解頂けるように、例えば、ここで使用されている様々な支持基板及び担体、接着剤、犠牲層には多数の代替案が存在しており、それらも特許請求の範囲に含まれるよう意図している。更に、ここに示される例示的実施例は、様々な完了の段階において、完成された形態のみならず中間体においても有用なダイパネルを提供しており、それらも特許請求の範囲に含まれるよう意図している。
更に、例示的な１つ又は複数の実施形態は、単なる例示にすぎず、本発明の範囲、適用性、又は構成に何ら制限を加えることを意図するものではないものと理解されたい。そうではなく、以上の詳細な説明は、当業者に、例示的な１つ又は複数の実施形態を実施するための便利な道筋を提供することになる。特許請求の範囲に述べる本発明の範囲及びその法的等価物を逸脱すること無く、様々な変更を、要素の機能及び配置に施すことができるものと理解されたい。
プラスチック封止を形成するためのプラスチック封止処理段階の簡略化した概略断面図であり、この処理では、複数の半導体（又は他の）デバイスが、封止後も露出した主接続面を有するよう意図されている。 プラスチック封止を形成するためのプラスチック封止処理段階の簡略化した概略断面図であり、この処理では、複数の半導体（又は他の）デバイスが、封止後も露出した主接続面を有するよう意図されている。 プラスチック封止を形成するためのプラスチック封止処理段階の簡略化した概略断面図であり、この処理では、複数の半導体（又は他の）デバイスが、封止後も露出した主接続面を有するよう意図されている。 図１から図３の処理段階で作られた封止処理済みの半導体デバイスの平面図を示しており、併せて樹脂ブリードの発生を図解している。 本発明の或る実施形態による、電子デバイスのプラスチック封止に関する図１から図３と同様の、異なる製造段階における簡略化した概略断面図を示している。 本発明の或る実施形態による、電子デバイスのプラスチック封止に関する図１から図３と同様の異なる製造段階における簡略化した概略断面図を示している。 本発明の或る実施形態による、電子デバイスのプラスチック封止に関する図１から図３と同様の異なる製造段階における簡略化した概略断面図を示している。 本発明の或る実施形態による、電子デバイスのプラスチック封止に関する図１から図３と同様の異なる製造段階における簡略化した概略断面図を示している。 本発明の或る実施形態による、電子デバイスのプラスチック封止に関する図１から図３と同様の異なる製造段階における簡略化した概略断面図を示している。 本発明の或る実施形態による、電子デバイスのプラスチック封止に関する図１から図３と同様の異なる製造段階における簡略化した概略断面図を示している。 本発明の或る実施形態による、電子デバイスのプラスチック封止に関する図１から図３と同様の異なる製造段階における簡略化した概略断面図を示している。 本発明の或る実施形態による、電子デバイスのプラスチック封止に関する図１から図３と同様の異なる製造段階における簡略化した概略断面図を示している。 本発明の或る実施形態による、電子デバイスのプラスチック封止に関する図１から図３と同様の異なる製造段階における簡略化した概略断面図を示している。 本発明の或る実施形態による、電子デバイスのプラスチック封止に関する図１から図３と同様の異なる製造段階における簡略化した概略断面図を示している。 図５から図１４の製造段階を組み込んでいるが、本発明の別の実施形態による、電子デバイスのプラスチック封止の或る方法を示しており、更なる詳細を示している。

Claims (19)

  1. 電子デバイスを封止するための方法において、
    電気的接続が配置される主面と、反対側の後面と、前記主面と後面との間を伸張する縁部とを備えており、前記主面上に犠牲層を有している、１つ又はそれ以上の電子デバイスを提供する段階と、
    前記犠牲層が仮支持材に面するように、前記１つ又はそれ以上の電子デバイスを前記仮支持材に取り付ける段階と、
    前記電子デバイスの前記後面及び縁部と接触させてプラスチック封止を提供する段階と、
    少なくとも部分的には前記プラスチック封止を硬化させる段階と、
    前記デバイスと、前記電子デバイスの前記縁部と接触する前記プラスチック封止の少なくとも該当部とを前記仮支持材から分離させて、前記犠牲層を露出させる段階と、
    前記犠牲層を除去する段階と、から成る方法。
  2. 前記取り付ける段階は、
    主面上に接着層を有する仮支持材を提供する段階と、
    前記犠牲層を前記接着層に接触させて配置することにより、前記電子デバイスを前記仮支持材に取り付ける段階と、を含んでいる、請求項１に記載の方法。
  3. 前記接着層は、両面粘着テープを備えている、請求項２に記載の方法。
  4. 前記両面粘着テープは、ポリイミド材料を備えている、請求項３に記載の方法。
  5. 少なくとも部分的には前記プラスチック封止を硬化させる段階は、前記犠牲層を不溶性にすること無く、前記プラスチック封止を部分的に硬化させる段階を含んでいる、請求項１に記載の方法。
  6. 前記分離させる段階の前に、前記プラスチック封止を裏面研削して、前記１つ又はそれ以上の電子デバイスの前記後面を露出させる段階を更に含んでいる、請求項１に記載の方法。
  7. 前記犠牲層を除去する段階の後に、前記ダイの前記後面を支持担体に取り付ける段階を更に含んでいる、請求項６に記載の方法。
  8. 前記ダイの前記後面を支持担体に取り付ける段階の後に、前記プラスチック封止を更に硬化させる段階を更に含んでいる、請求項７に記載の方法。
  9. 前記デバイスを覆う絶縁層を塗布する段階と、前記デバイスの少なくとも幾つかの電気的接点を、前記絶縁層を貫いて露出させる段階と、１つ又はそれ以上の導体を前記少なくとも幾つかの電気的接点に塗布又は貼り付ける段階と、を更に含んでいる、請求項８に記載の方法。
  10. 前記ダイの前記後面を支持担体に取り付ける段階は、
    接着剤を担持する主面を有する支持担体を提供する段階と、前記デバイスの前記後面を前記接着剤に取り付ける段階と、を含んでいる、請求項８に記載の方法。
  11. 前記接着剤を担持する主面を有する支持担体を提供する段階は、両面粘着テープを担持する主面を有する支持担体を提供する段階を含んでいる、請求項１０に記載の方法。
  12. 前記プラスチック封止を提供する段階の後に、前記プラスチック封止に真空処理を施して、少なくとも部分的にはボイドを除去する段階を更に含んでいる、請求項１に記載の方法。
  13. 多数の電子デバイスを有するパネルを形成するための方法において、
    ボンディングパッドが上に設けられた第１面と、反対側の後面と、前記第１面と後面との間を伸張する縁部とを備えており、前記ボンディングパッドの一部又は全部を覆う犠牲層を有している、多数の電子デバイスを提供する段階と、
    主面を有する仮支持材を提供する段階と、
    前記多数の電子デバイスを前記仮支持材の上に、前記犠牲層が前記主面に向くように取り付ける段階と、
    プラスチック封止を少なくとも前記仮支持材上の隣接する多数の電子デバイスの縁部の間に提供する段階と、
    前記プラスチック封止を、前記多数の電子デバイスが前記封止内に少なくとも実質的に固定される程度に硬化させて、前記仮支持材上に前記多数の電子デバイスを有するパネルを形成する段階と、
    前記多数の電子デバイスを有するパネルを前記仮支持材から分離して、前記ボンディングパッド上の前記犠牲層を露出させる段階と、
    前記犠牲層を除去する段階と、から成る方法。
  14. 前記硬化させる段階の後に、前記多数の電子デバイスの前記後面から突き出ているあらゆるプラスチック封止を除去する段階を更に含んでいる、請求項１３に記載の方法。
  15. 前記パネルを担体の上に、前記多数の電子デバイスの前記後面が前記担体に面し、前記ボンディングパッドが露出するように取り付ける段階を更に含んでいる、請求項１４に記載の方法。
  16. １つ又はそれ以上の絶縁層を、前記多数の電子デバイスを覆って塗布又は貼り付ける段階と、
    前記ボンディングパッドの少なくとも幾つかにビアを開く段階と、
    前記１つ又はそれ以上の絶縁層の中の１つ又はそれ以上のビアの少なくとも１つを貫いて伸張する導電性相互接続部を提供して、前記ボンディングパッドの幾つかを、互いに又は前記パネルの外部接続部と、電気的に連結する段階と、を更に含んでいる、請求項１５に記載の方法。
  17. 多数の封止された電子デバイスを有するパネルを形成するための方法において、
    電気的接続位置が上に設けられている多数の電子デバイスの面上に犠牲層を形成する段階と、
    接着面を有する仮支持担体を提供する段階と、
    前記多数の電子デバイスを前記犠牲層で前記接着面に貼り付ける段階と、
    封止が前記多数の電子デバイスの少なくとも側方縁部と接触するように、前記多数の電子デバイスに封止を施す段階と、
    前記封止を硬化させて、前記犠牲層を不溶性にすること無く、前記多数の電子デバイスを一体に前記仮支持担体上に取り付ける段階と、
    前記多数の電子デバイスと、取り付けられた封止とを前記仮担体から分離する段階と、
    前記犠牲層と、その上に封止が在ればその封止とを除去する段階と、から成る方法。
  18. 前記電子デバイスと、取り付けられた封止とを、支持担体の上に、前記電気的接続位置が外側に面するように取り付ける段階を更に含んでいる、請求項１８に記載の方法。
  19. １つ又はそれ以上の絶縁層を、前記外側に面する電気的接続位置を覆って、その上の導体が前記１つ又はそれ以上の絶縁層を前記電気的接続位置の幾つか又は全てまで貫通する状態で、形成して、相互接続された多数の封止された電子デバイスを有するパネルを形成する段階を更に含んでいる、請求項１９に記載の方法。
JP2009500538A 2006-03-10 2007-02-15 半導体デバイスのパッケージング Withdrawn JP2009529804A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/373,423 US7425464B2 (en) 2006-03-10 2006-03-10 Semiconductor device packaging
PCT/US2007/062193 WO2007106634A2 (en) 2006-03-10 2007-02-15 Semiconductor device packaging

Publications (1)

Publication Number Publication Date
JP2009529804A true JP2009529804A (ja) 2009-08-20

Family

ID=38478129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009500538A Withdrawn JP2009529804A (ja) 2006-03-10 2007-02-15 半導体デバイスのパッケージング

Country Status (5)

Country Link
US (1) US7425464B2 (ja)
JP (1) JP2009529804A (ja)
CN (1) CN101401203A (ja)
TW (1) TW200739759A (ja)
WO (1) WO2007106634A2 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI313943B (en) * 2006-10-24 2009-08-21 Chipmos Technologies Inc Light emitting chip package and manufacturing thereof
TWI331386B (en) * 2007-03-09 2010-10-01 Advanced Semiconductor Eng Substrate process for embedded component
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US8035216B2 (en) * 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US8415203B2 (en) * 2008-09-29 2013-04-09 Freescale Semiconductor, Inc. Method of forming a semiconductor package including two devices
US7820485B2 (en) * 2008-09-29 2010-10-26 Freescale Semiconductor, Inc. Method of forming a package with exposed component surfaces
US8405198B2 (en) * 2009-05-22 2013-03-26 Palo Alto Research Center Incorporated Stress-engineered interconnect packages with activator-assisted molds
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
US10500770B2 (en) * 2010-03-02 2019-12-10 So-Semi Technologies, Llc LED packaging with integrated optics and methods of manufacturing the same
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US8829666B2 (en) 2010-11-15 2014-09-09 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8860079B2 (en) 2010-11-15 2014-10-14 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US20130049214A1 (en) * 2011-08-29 2013-02-28 Infineon Technologies Ag Method of processing at least one die and die arrangement
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
WO2013172814A1 (en) 2012-05-14 2013-11-21 Intel Corporation Microelectronic package utilizing multiple bumpless build-up structures and through-silicon vias
WO2013184145A1 (en) 2012-06-08 2013-12-12 Intel Corporation Microelectronic package having non-coplanar, encapsulated microelectronic devices and a bumpless build-up layer
TWI766580B (zh) * 2013-07-29 2022-06-01 晶元光電股份有限公司 一種半導體裝置
TWI603390B (zh) * 2013-07-29 2017-10-21 晶元光電股份有限公司 選擇性轉移半導體元件的方法
KR101973720B1 (ko) 2013-07-29 2019-04-29 에피스타 코포레이션 반도체 장치
TWI722242B (zh) * 2013-07-29 2021-03-21 晶元光電股份有限公司 一種半導體裝置
US9466581B2 (en) * 2013-10-18 2016-10-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and manufacturing method thereof
US9659805B2 (en) 2015-04-17 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and methods forming the same
CN106206333A (zh) * 2016-08-10 2016-12-07 中芯长电半导体（江阴）有限公司 一种扇出型晶圆级封装方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918811A (en) * 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
US5032543A (en) * 1988-06-17 1991-07-16 Massachusetts Institute Of Technology Coplanar packaging techniques for multichip circuits
US5144747A (en) * 1991-03-27 1992-09-08 Integrated System Assemblies Corporation Apparatus and method for positioning an integrated circuit chip within a multichip module
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5866952A (en) * 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US20020100165A1 (en) * 2000-02-14 2002-08-01 Amkor Technology, Inc. Method of forming an integrated circuit device package using a temporary substrate
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6620722B2 (en) * 2001-06-21 2003-09-16 Taiwan Semiconductor Manufacturing Co., Ltd Bumping process
US6770822B2 (en) * 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods
US6838776B2 (en) * 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
US6921975B2 (en) * 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US7268012B2 (en) * 2004-08-31 2007-09-11 Micron Technology, Inc. Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby
US7807505B2 (en) * 2005-08-30 2010-10-05 Micron Technology, Inc. Methods for wafer-level packaging of microfeature devices and microfeature devices formed using such methods

Also Published As

Publication number Publication date
TW200739759A (en) 2007-10-16
US20070210461A1 (en) 2007-09-13
WO2007106634A3 (en) 2008-05-15
US7425464B2 (en) 2008-09-16
CN101401203A (zh) 2009-04-01
WO2007106634A2 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
JP2009529804A (ja) 半導体デバイスのパッケージング
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
JP6576038B2 (ja) マイクロ表面実装デバイスパッケージング
KR101517347B1 (ko) 반도체 소자 및 그라인딩 단계를 포함하는 반도체 소자의 제조 방법
TWI573223B (zh) 空腔基板保護之積體電路
US6624003B1 (en) Integrated MEMS device and package
US8093711B2 (en) Semiconductor device
JP3343535B2 (ja) 半導体ダイと概ね同じ大きさのフットプリントを有する半導体デバイス用パッケージ及びその製造プロセス
US7326592B2 (en) Stacked die package
US20150008566A1 (en) Method and structure of panelized packaging of semiconductor devices
US9984900B2 (en) Semiconductor device including at least one element
US7445963B2 (en) Semiconductor package having an interfacial adhesive layer
US9202753B2 (en) Semiconductor devices and methods of producing these
US20070212813A1 (en) Perforated embedded plane package and method
KR20070113991A (ko) 기판 처리 방법 및 반도체 장치를 제조하는 방법
TWI628757B (zh) 終極薄扇出型晶片封裝構造及其製造方法
US20150041967A1 (en) Molded Semiconductor Package with Backside Die Metallization
US20110281398A1 (en) Thin quad flat package with no leads (qfn) fabrication methods
JP2003257930A (ja) 半導体装置およびその製造方法
TW200947654A (en) Stacked type chip package structure and method of fabricating the same
US20170317016A1 (en) Package with vertical interconnect between carrier and clip
TWI266375B (en) Semiconductor device and manufacture method thereof
CN108428662A (zh) 在芯片制造期间处置薄晶片
US10658240B1 (en) Semiconductor die singulation
US9082738B2 (en) Semiconductor package with improved thermal properties

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100511