JP2009111147A - Semiconductor chip and method of manufacturing the same - Google Patents

Semiconductor chip and method of manufacturing the same Download PDF

Info

Publication number
JP2009111147A
JP2009111147A JP2007281721A JP2007281721A JP2009111147A JP 2009111147 A JP2009111147 A JP 2009111147A JP 2007281721 A JP2007281721 A JP 2007281721A JP 2007281721 A JP2007281721 A JP 2007281721A JP 2009111147 A JP2009111147 A JP 2009111147A
Authority
JP
Japan
Prior art keywords
semiconductor chip
manufacturing
etching
semiconductor
cleaving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007281721A
Other languages
Japanese (ja)
Inventor
Takamoto Furuichi
喬干 古市
Hisanori Yokura
久則 与倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007281721A priority Critical patent/JP2009111147A/en
Publication of JP2009111147A publication Critical patent/JP2009111147A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)
  • Dicing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor chip manufactured by a manufacturing method including a step of cutting a semiconductor substrate through a dicing process using laser light, the semiconductor chip being capable of preventing a fine fragment in a reformed region from peeling off the cut surface of a semiconductor chip, and to provide the method of manufacturing the same. <P>SOLUTION: In an etching step after cutting a wafer 21, a semiconductor substrate 21 having been cut into a semiconductor chip 22 is disposed in a chamber for performing isotropic dry etching in a state that the substrate 21 is stuck on a sheet 411. Then XeF<SB>2</SB>as a reactive gas is introduced to etch the semiconductor substrate under predetermined conditions. Consequently, isotropic etching is carried out on the cut surface 21d to remove the reformed region K, so the reformed region K is prevented from scattering as a fine fragment. Because of the dry process, there is no risk of causing the sticking on the movable portion of an MEMS 23 due to surface tension of liquid. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は、半導体基板をその厚さ方向に割断して製造される半導体チップ及びその製造方法に関する。   The present invention relates to a semiconductor chip manufactured by cleaving a semiconductor substrate in the thickness direction and a manufacturing method thereof.

近年、半導体集積回路やMEMS(Micro Electro Mechanical Systems)を形成したシリコンウェハ(以下、ウェハという)を各々の半導体チップに分離するダイシング工程では、レーザ光を用いたダイシング工程(レーザダイシング)の検討や研究が進められており、例えば、下記特許文献1にレーザによるウェハの加工技術が開示されている。図6は、レーザ光を用いたダイシング工程を示す説明図である。図6(A)はレーザ光の照射による改質領域形成工程の説明図であり、図6(B)は割断工程の説明図である。
図6(A)に示すように、レーザ光Lを照射するレーザヘッドHは、レーザ光Lを集光する集光レンズCVを備えており、レーザ光Lを所定の焦点距離で集光させることができる。改質領域形成工程では、レーザ光Lの集光点PがウェハWの基板面から深さdの箇所に形成されるように設定したレーザ光照射条件で、ウェハWを割断する割断予定ラインDL上に沿って(図中手前方向)レーザヘッドHを移動させ、レーザ光LをウェハWの基板面から照射する。これにより、レーザ光Lの集光点Pが走査された深さdの経路には、多光子吸収による改質領域Kが形成される。
ここで、多光子吸収とは、物質が複数個の同種もしくは異種の光子を吸収することをいう。その多光子吸収により、半導体基板Wの集光点Pおよびその近傍では、光学的損傷という現象が発生する。光学的損傷により、一旦溶融した後に凝固して非晶質構造または多結晶構造に変化した領域である改質領域Kが形成される。
レーザ光Lがパルス波の場合、レーザ光Lの強度は、集光点Pのピークパワー密度(W/cm)で決まり、例えばピークパワー密度が1×10(W/cm)以上でパルス幅が1μs以下の条件で多光子吸収が発生する。レーザ光Lとしては、例えば、YAG(Yttrium Aluminum Garnet)レーザによるレーザ光を用いる。そのレーザ光Lの波長は、例えば1064nmの赤外光領域の波長である。
続いて、図6(B)に示すように、半導体基板Wの面内方向(図中矢印F2、F3で示す方向)に応力を負荷することにより、改質領域Kを起点にして、基板厚さ方向にクラックCを進展させて、半導体基板Wを割断予定ラインDLに沿って割断する。
特許第3408805号公報
In recent years, in a dicing process for separating a silicon wafer (hereinafter referred to as a wafer) on which a semiconductor integrated circuit or a MEMS (Micro Electro Mechanical Systems) is formed into each semiconductor chip, a dicing process (laser dicing) using a laser beam is considered. For example, Patent Document 1 below discloses a wafer processing technique using a laser. FIG. 6 is an explanatory diagram showing a dicing process using laser light. FIG. 6A is an explanatory diagram of a modified region forming process by laser light irradiation, and FIG. 6B is an explanatory diagram of a cleaving process.
As shown in FIG. 6A, the laser head H that irradiates the laser light L includes a condensing lens CV that condenses the laser light L, and condenses the laser light L at a predetermined focal length. Can do. In the modified region forming step, the planned cutting line DL for cutting the wafer W under the laser light irradiation conditions set so that the condensing point P of the laser light L is formed at a depth d from the substrate surface of the wafer W. The laser head H is moved along the top (front side in the figure), and the laser beam L is irradiated from the substrate surface of the wafer W. As a result, a modified region K by multiphoton absorption is formed in a path of depth d where the condensing point P of the laser beam L is scanned.
Here, multiphoton absorption means that a substance absorbs a plurality of the same or different photons. Due to the multiphoton absorption, a phenomenon called optical damage occurs at the condensing point P of the semiconductor substrate W and in the vicinity thereof. Due to optical damage, a modified region K is formed, which is a region once melted and then solidified to change into an amorphous structure or a polycrystalline structure.
When the laser beam L is a pulse wave, the intensity of the laser beam L is determined by the peak power density (W / cm 2 ) at the focal point P. For example, the peak power density is 1 × 10 8 (W / cm 2 ) or more. Multiphoton absorption occurs under conditions where the pulse width is 1 μs or less. As the laser beam L, for example, a laser beam by a YAG (Yttrium Aluminum Garnet) laser is used. The wavelength of the laser beam L is, for example, a wavelength in the infrared light region of 1064 nm.
Subsequently, as shown in FIG. 6B, by applying a stress in the in-plane direction of the semiconductor substrate W (directions indicated by arrows F2 and F3 in the figure), the substrate thickness starts from the modified region K. The crack C is advanced in the vertical direction, and the semiconductor substrate W is cleaved along the cleaved line DL.
Japanese Patent No. 3408805

ここで、改質領域Kは強度が低下しているため、半導体基板Wの割断時や後の工程において、割断面に露出している改質領域Kの一部が剥離して微小片として飛散するおそれがある。この微小片がチップ上に形成された素子に付着すると、半導体装置の動作不良を招くことから、ウェハから割断分離された半導体チップの歩留まりや品質が低下するという問題があった。
特に、MEMS技術を利用して作製された各種センサ素子(圧電素子や静電容量素子から成る圧力センサ、加速度センサ、超音波センサなど)やマイクロマシンが形成されている場合には、センサ素子やマイクロマシンを構成する可動部に微小片が付着すると、その微小片により可動部の動きが妨げられるため、センサ素子やマイクロマシンの歩留まり低下や品質低下を招くおそれがある。
Here, since the strength of the modified region K is reduced, a part of the modified region K exposed in the fractured surface is peeled off and scattered as a minute piece when the semiconductor substrate W is cleaved or in a later process. There is a risk. If the minute piece adheres to an element formed on the chip, it causes a malfunction of the semiconductor device, resulting in a problem that the yield and quality of the semiconductor chip cut and separated from the wafer is lowered.
In particular, in the case where various sensor elements (pressure sensors, acceleration sensors, ultrasonic sensors, etc. composed of piezoelectric elements or capacitance elements) and micromachines formed using MEMS technology are formed, the sensor elements and micromachines If a minute piece adheres to the movable part that constitutes, the movement of the movable part is hindered by the minute piece, which may cause a decrease in yield and quality of sensor elements and micromachines.

そこで、この発明は、レーザ光を用いたダイシング工程(レーザダイシング)により割断する工程を含んだ製造方法により製造される半導体チップであって、半導体チップの割断面から改質領域の微小片が剥離することを防止可能な半導体チップ及びその製造方法を実現することを目的とする。   Accordingly, the present invention provides a semiconductor chip manufactured by a manufacturing method including a process of cleaving by a dicing process (laser dicing) using laser light, and a small piece of a modified region is peeled from a fractured surface of the semiconductor chip. An object of the present invention is to realize a semiconductor chip and a method for manufacturing the semiconductor chip that can prevent this.

この発明は、上記目的を達成するため、請求項1に記載の発明では、半導体チップの製造方法において、基板面に素子が形成された半導体基板をその厚さ方向に割断するための割断予定ラインに沿って、レーザ光を照射するレーザヘッドを前記半導体基板に対して相対移動させながら、前記半導体基板の内部に集光点を合わせてレーザ光を照射し、前記集光点に多光子吸収による改質領域を形成する改質領域形成工程と、この改質領域形成工程を経た前記半導体基板を、前記改質領域を起点にして、前記割断予定ラインに沿って厚さ方向に割断して半導体チップを得る割断工程と、前記割断工程により前記半導体チップに形成された割断面に露出する改質領域を、等方性のドライエッチング法によりエッチングするエッチング工程と、を備えた、という技術的手段を用いる。
なお、上記集光点とは、レーザ光が集光した箇所のことである。
In order to achieve the above object, according to the first aspect of the present invention, in the method for manufacturing a semiconductor chip, in the semiconductor chip manufacturing method, a cleaving line for cleaving a semiconductor substrate having elements formed on the substrate surface in the thickness direction. A laser head for irradiating laser light is moved relative to the semiconductor substrate, and a laser beam is irradiated with the condensing point inside the semiconductor substrate, and the condensing point is absorbed by multiphoton absorption. A modified region forming step for forming a modified region, and the semiconductor substrate that has undergone the modified region forming step is cleaved in the thickness direction along the planned cutting line, starting from the modified region. A cleaving step for obtaining a chip, and an etching step for etching, by an isotropic dry etching method, a modified region exposed in the cleaved surface formed in the semiconductor chip by the cleaving step. , Using the technical means of.
In addition, the said condensing point is a location where the laser beam condensed.

請求項1に記載の発明によれば、エッチング工程により割断面において等方性エッチングが行われ、改質領域が除去されるため、半導体チップの割断面から剥離した改質領域が微小片として飛散することを防止することができる。これにより、半導体チップに微小片が付着することがないため、微小片の飛散による製品の歩留まり低下や品質低下を防止することができる。   According to the first aspect of the present invention, since the isotropic etching is performed on the fractured surface by the etching process and the modified region is removed, the modified region peeled off from the fractured surface of the semiconductor chip is scattered as fine pieces. Can be prevented. Thereby, since a micro piece does not adhere to a semiconductor chip, it is possible to prevent a decrease in product yield and quality due to scattering of the micro piece.

請求項2に記載の発明では、請求項1に記載の半導体チップの製造方法において、前記ドライエッチング法は、反応性ガスエッチング法である、という技術的手段を用いる。   According to a second aspect of the present invention, in the method for manufacturing a semiconductor chip according to the first aspect, the technical means that the dry etching method is a reactive gas etching method is used.

請求項2に記載の発明のように、ドライエッチング法として反応性ガスエッチング法を用いることができる。これによれば、チャンバーと加熱装置とを備えた簡便な装置構成によりエッチングを行うことができる。   As in the invention described in claim 2, a reactive gas etching method can be used as the dry etching method. According to this, etching can be performed with a simple apparatus configuration including a chamber and a heating apparatus.

請求項3に記載の発明では、請求項1に記載の半導体チップの製造方法において、前記ドライエッチング法は、プラズマエッチング法である、という技術的手段を用いる。   According to a third aspect of the present invention, in the semiconductor chip manufacturing method according to the first aspect, the technical means that the dry etching method is a plasma etching method is used.

請求項3に記載の発明のように、ドライエッチング法としてプラズマエッチング法を用いることができる。これによれば、半導体基板の温度が上昇しないため、半導体チップに熱応力による歪みなどの悪影響が生じるおそれがない。更に、エッチング速度が速いため、処理時間を短くすることができる。   As in the third aspect of the invention, the plasma etching method can be used as the dry etching method. According to this, since the temperature of the semiconductor substrate does not rise, there is no possibility that adverse effects such as distortion due to thermal stress occur on the semiconductor chip. Furthermore, since the etching rate is high, the processing time can be shortened.

請求項4に記載の発明では、請求項1に記載の半導体チップの製造方法において、前記ドライエッチング法は、ケミカルドライエッチング法である、という技術的手段を用いる。   According to a fourth aspect of the present invention, in the method for manufacturing a semiconductor chip according to the first aspect, the technical means that the dry etching method is a chemical dry etching method is used.

請求項4に記載の発明のように、ドライエッチング法としてケミカルドライエッチング法を用いることができる。ケミカルドライエッチング法は、エッチング部とプラズマ発生部が分離したダメージフリーエッチングであるため、エッチングが半導体チップに与える損傷を防止することができる。   As in the fourth aspect of the invention, a chemical dry etching method can be used as the dry etching method. Since the chemical dry etching method is damage-free etching in which the etching portion and the plasma generation portion are separated, it is possible to prevent damage to the semiconductor chip due to the etching.

請求項5に記載の発明では、請求項1ないし請求項4のいずれか1つに記載の半導体チップの製造方法において、前記割断工程における前記半導体基板の割断とともに、前記エッチング工程を行う、という技術的手段を用いる。   According to a fifth aspect of the present invention, in the semiconductor chip manufacturing method according to any one of the first to fourth aspects, the etching step is performed together with the cleaving of the semiconductor substrate in the cleaving step. Use appropriate means.

請求項5に記載の発明によれば、割断工程における半導体基板の割断とともに、エッチング工程を行うため、割断直後に改質領域をエッチングすることができるので、微小片の剥離をより効率的に防止することができる。   According to the invention described in claim 5, since the etching process is performed together with the cleaving of the semiconductor substrate in the cleaving process, the modified region can be etched immediately after cleaving, so that the separation of the minute pieces can be prevented more efficiently. can do.

請求項6に記載の発明では、請求項1ないし請求項5のいずれか1つに記載の半導体チップの製造方法において、前記エッチング工程を行う前に、前記基板面に形成された素子の表面に、当該半導体素子を前記ドライエッチング法によるエッチングから保護する保護膜を形成する保護膜形成工程を更に備えた、という技術的手段を用いる。   According to a sixth aspect of the present invention, in the semiconductor chip manufacturing method according to any one of the first to fifth aspects, the surface of the element formed on the substrate surface is formed before the etching step. A technical means is used that further includes a protective film forming step of forming a protective film for protecting the semiconductor element from etching by the dry etching method.

請求項6に記載の発明によれば、エッチング工程を行う前に、基板面に形成された素子の表面に、当該半導体素子をドライエッチング法によるエッチングから保護する保護膜を形成する保護膜形成工程を更に備えているため、素子表面に保護膜が形成されているので、エッチングから素子を保護することができる。   According to invention of Claim 6, before performing an etching process, the protective film formation process of forming the protective film which protects the said semiconductor element from the etching by the dry etching method on the surface of the element formed in the board | substrate surface Since the protective film is formed on the element surface, the element can be protected from etching.

請求項7に記載の発明では、請求項1ないし請求項6のいずれか1つに記載の半導体チップの製造方法において、前記基板面に形成された素子は、MEMS(Micro Electro Mechanical Systems)技術により形成された可動部を有する素子である、という技術的手段を用いる。   According to a seventh aspect of the present invention, in the method for manufacturing a semiconductor chip according to any one of the first to sixth aspects, the element formed on the substrate surface is formed by a MEMS (Micro Electro Mechanical Systems) technique. The technical means of being an element having a movable part formed is used.

請求項7に記載の発明のように、基板面に形成された素子が、MEMS技術により形成された可動部を有する素子である場合には、可動部に微小片が挟まることにより可動部の動きが妨げられるおそれがないため、素子の性能低下を防止することができるので、本発明を好適に用いることができる。   When the element formed on the substrate surface is an element having a movable part formed by the MEMS technology as in the invention described in claim 7, the movement of the movable part is caused by a minute piece being sandwiched between the movable parts. Therefore, the present invention can be preferably used because the device performance can be prevented from being deteriorated.

請求項8に記載の発明では、請求項1ないし請求項7のいずれか1つに記載の半導体チップの製造方法によって作製された半導体チップであって、前記割断面から前記改質領域が除去されている、という技術的手段を用いる。   According to an eighth aspect of the present invention, there is provided a semiconductor chip manufactured by the method for manufacturing a semiconductor chip according to any one of the first to seventh aspects, wherein the modified region is removed from the split section. The technical means is used.

請求項8に記載の発明によれば、請求項1ないし請求項7のいずれか1つに記載の半導体チップの製造方法によって作製された半導体チップであって、割断面から改質領域が除去されているため、改質領域から微小片が剥離して飛散することがない。   According to an eighth aspect of the present invention, there is provided a semiconductor chip manufactured by the semiconductor chip manufacturing method according to any one of the first to seventh aspects, wherein the modified region is removed from the fractured surface. Therefore, the fine pieces are not peeled off and scattered from the modified region.

[第1実施形態]
この発明に係る半導体チップ及びその製造方法の第1実施形態について、図を参照して説明する。図1は、この発明の製造方法により割断するウェハの構成例を示す模式図である。図1(A)は、ウェハの表面の平面説明図であり、図1(B)は、図1(A)の1B−1B矢視断面拡大図である。図2は、半導体基板にレーザ光の照射を行う割断装置の説明図である。図3は、割断工程によりウェハを割断して形成された半導体チップの断面説明図である。図4は、エッチング工程によりエッチングされた半導体チップの断面説明図である。図5は、保護膜が形成された半導体チップの断面説明図である。
なお、いずれの図においても、説明のために一部を拡大して誇張して示している。
[First Embodiment]
A first embodiment of a semiconductor chip and a manufacturing method thereof according to the present invention will be described with reference to the drawings. FIG. 1 is a schematic diagram showing a configuration example of a wafer to be cut by the manufacturing method of the present invention. FIG. 1A is an explanatory plan view of the surface of a wafer, and FIG. 1B is an enlarged cross-sectional view taken along the line 1B-1B in FIG. FIG. 2 is an explanatory diagram of a cleaving apparatus that irradiates a semiconductor substrate with laser light. FIG. 3 is a cross-sectional explanatory view of a semiconductor chip formed by cleaving a wafer by a cleaving process. FIG. 4 is a cross-sectional explanatory view of the semiconductor chip etched by the etching process. FIG. 5 is a cross-sectional explanatory view of a semiconductor chip on which a protective film is formed.
In each figure, a part is enlarged and exaggerated for explanation.

まず、図1(A)に示すようなウェハ20を用意する。ウェハ20には、シリコンからなる薄板円盤形状の半導体基板21が備えられており、その外周の一部には、結晶方位を示すオリエンテーションフラットが形成されている。この半導体基板21の基板面21aには、拡散工程等を経て形成された素子、ここでは、例えば櫛歯状に形成された可動部を有するセンサ素子を構成するMEMS23が碁盤の目のように整列配置されている。
ウェハ20はダイシング工程により割断予定ラインDLに沿ってそれぞれ割断されて半導体チップ22となり、半導体チップ22はマウント工程、ボンディング工程、封入工程等といった各工程を経ることによってパッケージされたICやLSIとして完成する。なお、本実施形態では、半導体基板21は、半導体チップ22の支持基板となるシリコン層を形成し得るものである。
半導体基板21は、裏面21bが延伸性を有する樹脂製のシート41に接着され、シート41が張った状態でシート41の外周部が円環状のフレーム42により保持される。
例えば、図1(B)に示すように、1B−1Bライン上には、6つの半導体チップ22a〜22fが形成されている。半導体基板21の厚さ方向には7本の割断予定ラインDL1〜DL7が設定されており、後述する方法により割断の起点となる改質領域が形成される。
First, a wafer 20 as shown in FIG. The wafer 20 is provided with a thin disk-shaped semiconductor substrate 21 made of silicon, and an orientation flat indicating a crystal orientation is formed on a part of the outer periphery thereof. On the substrate surface 21 a of the semiconductor substrate 21, an element formed through a diffusion process or the like, for example, a MEMS 23 constituting a sensor element having a movable part formed in a comb shape, for example, is aligned like a grid. Has been placed.
The wafer 20 is cleaved along the planned cleaving line DL by a dicing process to become semiconductor chips 22, and the semiconductor chip 22 is completed as a packaged IC or LSI through various processes such as a mounting process, a bonding process, and an encapsulating process. To do. In the present embodiment, the semiconductor substrate 21 can form a silicon layer that serves as a support substrate for the semiconductor chip 22.
The semiconductor substrate 21 has a back surface 21b bonded to a stretchable resin sheet 41, and the outer periphery of the sheet 41 is held by an annular frame 42 in a state where the sheet 41 is stretched.
For example, as shown in FIG. 1B, six semiconductor chips 22a to 22f are formed on the 1B-1B line. Seven cutting planned lines DL1 to DL7 are set in the thickness direction of the semiconductor substrate 21, and a modified region serving as a starting point of the cutting is formed by a method described later.

図2に示すように、半導体基板21の割断装置1には、レーザ光Lを照射するレーザヘッド31が設けられている。レーザヘッド31は、レーザ光Lを集光する集光レンズ32を備えており、レーザ光Lを所定の焦点距離で集光させることができる。ここでは、レーザ光Lの集光点Pが半導体基板21の基板面21aから深さdの箇所に形成されるように設定されている。   As shown in FIG. 2, the cleaving apparatus 1 for the semiconductor substrate 21 is provided with a laser head 31 that irradiates a laser beam L. The laser head 31 includes a condensing lens 32 that condenses the laser light L, and can condense the laser light L at a predetermined focal length. Here, the condensing point P of the laser beam L is set so as to be formed at a depth d from the substrate surface 21 a of the semiconductor substrate 21.

まず、改質領域形成工程を行う。半導体基板21内部に改質領域Kを形成するためには、まず、図1(A)に示す割断予定ラインDLの1つを、ウェハ検出用のレーザ光で走査し、図1(B)に示す外周端部21cを検出し、レーザ光Lの走査範囲を設定する。
続いて、図2に示すように、レーザヘッド31を割断予定ラインDLに沿って走査し(図中矢印F4方向)、レーザ光Lを基板面21aから照射することにより、レーザ光Lの集光点Pが走査された深さdの経路に、多光子吸収による改質領域Kが適正に形成される。レーザ光Lの集光点Pの深さdを調整することにより、半導体基板21の厚さの範囲内で任意の深さに任意の層数の改質領域Kを形成することができる。例えば、厚さが比較的厚い場合は、その厚さ方向へ集光点Pを移動させて改質領域Kを厚さ方向に連続状、または複数箇所に形成することにより、半導体基板21の割断を容易にすることができる。
ここで、多光子吸収とは、物質が複数個の同種もしくは異種の光子を吸収することをいう。その多光子吸収により、半導体基板Wの集光点Pおよびその近傍では、光学的損傷という現象が発生し、一旦溶融した後に凝固して、多結晶シリコンまたはアモルファスシリコンに変化した数μm程度の大きさの領域である改質領域Kが形成される。
First, a modified region forming step is performed. In order to form the modified region K in the semiconductor substrate 21, first, one of the planned cutting lines DL shown in FIG. 1A is scanned with a laser beam for wafer detection, and FIG. The outer peripheral end 21c shown is detected, and the scanning range of the laser light L is set.
Subsequently, as shown in FIG. 2, the laser head 31 is scanned along the planned cutting line DL (in the direction of arrow F4 in the figure), and the laser beam L is irradiated from the substrate surface 21a, thereby condensing the laser beam L. The modified region K by multiphoton absorption is appropriately formed in the path of depth d scanned by the point P. By adjusting the depth d of the condensing point P of the laser beam L, the modified region K having an arbitrary number of layers can be formed at an arbitrary depth within the thickness range of the semiconductor substrate 21. For example, when the thickness is relatively thick, the condensing point P is moved in the thickness direction to form the modified region K continuously in the thickness direction or at a plurality of locations, thereby cleaving the semiconductor substrate 21. Can be made easier.
Here, multiphoton absorption means that a substance absorbs a plurality of the same or different photons. Due to the multiphoton absorption, a phenomenon called optical damage occurs at and near the condensing point P of the semiconductor substrate W, and once it melts, it solidifies and changes to polycrystalline silicon or amorphous silicon. A modified region K, which is a region of this size, is formed.

続いて、割断工程を行う。割断工程では、図3に示すように、公知の方法によりシート41を拡張(図中F方向)して半導体基板21の面内方向に応力を負荷することにより、改質領域Kを起点にして、基板厚さ方向にクラックを進展させる。これにより、半導体基板21を割断予定ラインDLに沿って容易に割断することができる。割断されて形成された割断面21dには、改質領域Kが露出している。この改質領域Kは、結晶相の変化やマイクロクラックの導入により強度が低下している。   Subsequently, a cleaving process is performed. In the cleaving step, as shown in FIG. 3, the sheet 41 is expanded by a known method (F direction in the figure) and stress is applied in the in-plane direction of the semiconductor substrate 21, thereby starting the modified region K as a starting point. , Cracks propagate in the substrate thickness direction. Thereby, the semiconductor substrate 21 can be easily cleaved along the cleaving line DL. The modified region K is exposed in the split section 21d formed by being cut. The strength of the modified region K is reduced due to the change of the crystal phase and the introduction of microcracks.

続いて、エッチング工程を行う。エッチング工程では、等方性のドライエッチング法により割断面21dのエッチングを行い、改質領域Kを除去する。本実施形態では、XeF(二フッ化キセノン)ガスによる反応性ガスエッチング法を採用した。反応性ガスエッチング法はチャンバーと加熱装置という簡単な装置構成でエッチングを行うことができる。 Subsequently, an etching process is performed. In the etching process, the cut surface 21d is etched by an isotropic dry etching method, and the modified region K is removed. In this embodiment, a reactive gas etching method using XeF 2 (xenon difluoride) gas is employed. The reactive gas etching method can perform etching with a simple apparatus configuration including a chamber and a heating apparatus.

エッチングは、以下の工程で行われる。図4に示すように、まず、半導体チップ22に割断した後の半導体基板21をシート41に貼り付けた状態で、エッチングを行うチャンバー内に配置する。続いて、XeFを導入し、所定の温度、例えば70℃に昇温した後に、所定の時間、例えば1時間保持してエッチングする。
これにより、割断面21dにおいてXeFガスによる等方性エッチングが行われ、改質領域Kが除去されるため、改質領域Kが微小片として飛散することを防止することができる。
また、反応性ガスエッチング法は、液体を用いないドライプロセスであるため、液体の表面張力によりMEMS23の可動部にスティッキングが生じるおそれもない。
Etching is performed in the following steps. As shown in FIG. 4, first, the semiconductor substrate 21 that has been cleaved into the semiconductor chips 22 is disposed in a chamber in which etching is performed with the semiconductor substrate 21 attached to a sheet 41. Subsequently, XeF 2 is introduced, the temperature is raised to a predetermined temperature, for example, 70 ° C., and then etched for a predetermined time, for example, 1 hour.
As a result, isotropic etching with XeF 2 gas is performed in the fractured surface 21d and the modified region K is removed, so that the modified region K can be prevented from being scattered as fine pieces.
Further, since the reactive gas etching method is a dry process that does not use a liquid, there is no possibility that sticking may occur in the movable portion of the MEMS 23 due to the surface tension of the liquid.

反応性ガスとして、例えばCF、SF、NF、SiF、BF、ClF、SiClなどのフッ素系ガスまたは塩素系ガスを用いることもできる。
特に、単結晶シリコンよりも多結晶シリコンまたはアモルファスシリコンのエッチングレートが早いガスを用いると、改質領域Kを選択的にエッチングすることができるので、単結晶シリコンで形成される領域、例えばMEMS23の可動部などに対するエッチングの影響を小さくすることができる。
As the reactive gas, for example, a fluorine-based gas or a chlorine-based gas such as CF 4 , SF 6 , NF 3 , SiF 4 , BF 3 , ClF 3 , or SiCl 4 can be used.
In particular, if a gas having a higher etching rate of polycrystalline silicon or amorphous silicon than single crystal silicon is used, the modified region K can be selectively etched, so that a region formed of single crystal silicon, for example, the MEMS 23 The influence of etching on the movable part and the like can be reduced.

(変更例)
MEMS23の表面にXeFに対するマスク材となりうる、例えばSiOやSiNなどの保護膜を形成してもよい。
また、図5に示すように、レーザ照射前のウェハ20表面、例えばMEMS23の表面に保護膜24を形成しておいてもよい。これによれば、XeFによりMEMS23の可動部などがXeFによりエッチングされることを防ぐことができる。
(Example of change)
A protective film such as SiO 2 or SiN, which can be a mask material for XeF 2 , may be formed on the surface of the MEMS 23.
Further, as shown in FIG. 5, a protective film 24 may be formed on the surface of the wafer 20 before laser irradiation, for example, the surface of the MEMS 23. According to this, it is possible to prevent the by XeF 2 and movable portion of MEMS23 is etched by XeF 2.

[第1実施形態の効果]
エッチング工程により、割断面21dにおいて反応性ガスであるXeFガスによる等方性エッチングが行われ、改質領域Kが除去されるため、改質領域Kが微小片として飛散することを防止することができる。
また、反応性ガスエッチング法は、液体を用いないドライプロセスであるため、液体の表面張力によりMEMS23の可動部にスティッキングが生じるおそれもない。
これにより、半導体チップ22に微小片が付着することがないため、微小片の飛散による製品の歩留まり低下や品質低下を防止することができる。
[Effect of the first embodiment]
In the etching step, isotropic etching with XeF 2 gas, which is a reactive gas, is performed on the fractured surface 21d, and the modified region K is removed, so that the modified region K is prevented from being scattered as fine pieces. Can do.
Further, since the reactive gas etching method is a dry process that does not use a liquid, there is no possibility that sticking may occur in the movable portion of the MEMS 23 due to the surface tension of the liquid.
Thereby, since a micro piece does not adhere to the semiconductor chip 22, it is possible to prevent a decrease in product yield and quality due to scattering of the micro piece.

[第2実施形態]
第2実施形態の半導体チップ及びその製造方法は、エッチング工程において、反応性ガスに高周波電力を印加してプラズマを発生させるプラズマエッチング法を採用する点において第1実施形態と異なっている。ここで、プラズマエッチング法は、バレル型、平行平板型のいずれの方式でもよい。
エッチングは、以下の工程で行われる。第1実施形態同様に、図4に示すように、まず、半導体チップ22に割断した後の半導体基板21をシート41に貼り付けた状態で、エッチングを行うチャンバー内に配置する。続いて、処理ガスであるCFをガス圧が1torrとなるように導入し、高周波電力を印加してプラズマを発生させてラジカル反応によりエッチングを行う。
これにより、割断面21dにおいて等方性エッチングが行われ、改質領域Kが除去されるため、改質領域Kが微小片として飛散することを防止することができる。
[Second Embodiment]
The semiconductor chip and the manufacturing method thereof according to the second embodiment are different from those according to the first embodiment in that a plasma etching method in which plasma is generated by applying high-frequency power to a reactive gas in an etching process is employed. Here, the plasma etching method may be either a barrel type or a parallel plate type.
Etching is performed in the following steps. As in the first embodiment, as shown in FIG. 4, first, the semiconductor substrate 21 that has been cut into the semiconductor chips 22 is placed in a chamber in which etching is performed while the semiconductor substrate 21 is attached to the sheet 41. Subsequently, CF 4 as a processing gas is introduced so that the gas pressure becomes 1 torr, high frequency power is applied, plasma is generated, and etching is performed by radical reaction.
Thereby, isotropic etching is performed on the fractured surface 21d, and the modified region K is removed, so that it is possible to prevent the modified region K from being scattered as fine pieces.

プラズマエッチング法は、液体を用いないドライプロセスであるため、液体の表面張力によりMEMS23の可動部にスティッキングが生じるおそれもない。
また、半導体基板の温度が上昇しないため、MEMS23に熱応力による歪みなどの悪影響が生じるおそれがない。
更に、エッチング速度が速いため、処理時間を短くすることができる。
Since the plasma etching method is a dry process that does not use a liquid, there is no possibility that sticking will occur in the movable part of the MEMS 23 due to the surface tension of the liquid.
Further, since the temperature of the semiconductor substrate does not increase, there is no possibility that the MEMS 23 may be adversely affected by distortion due to thermal stress.
Furthermore, since the etching rate is high, the processing time can be shortened.

処理ガスとして、例えばSF6、NF3、SiF4、BF3、ClF3、SiCl4などのフッ素系ガスまたは塩素系ガスを用いることもできる。
また、第1実施形態同様に、MEMS23可動部などにプラズマに対するマスク材となりうる保護膜24を形成してもよい。
As the processing gas, for example, fluorine-based gas or chlorine-based gas such as SF6, NF3, SiF4, BF3, ClF3, and SiCl4 can be used.
Further, similarly to the first embodiment, a protective film 24 that can be a mask material against plasma may be formed on the movable portion of the MEMS 23 or the like.

(変更例)
プラズマエッチング法として、ケミカルドライエッチング法を採用することができる。例えば、CFとOとの混合ガスを用い、マイクロ波放電により得られるF原子によりエッチングすることができる。ここで、ケミカルドライエッチング法は、エッチング部とプラズマ発生部が分離したダメージフリーエッチングであるため、MEMS23に与える損傷を防止することができる。
ケミカルドライエッチング法では、処理ガスとして、SFとOとの混合ガスやCF、N2、Cl2及びO2の混合ガスなどを用いることができる。
(Example of change)
As the plasma etching method, a chemical dry etching method can be employed. For example, etching can be performed with F atoms obtained by microwave discharge using a mixed gas of CF 4 and O 2 . Here, since the chemical dry etching method is damage-free etching in which the etching portion and the plasma generation portion are separated, damage to the MEMS 23 can be prevented.
In the chemical dry etching method, a mixed gas of SF 6 and O 2 or a mixed gas of CF 4 , N 2, Cl 2, and O 2 can be used as a processing gas.

[第2実施形態の効果]
(1)第2実施形態の半導体チップ及びその製造方法によれば、第1実施形態の半導体チップ及びその製造方法と同様の効果を奏することができるとともに、半導体基板の温度が上昇しないため、MEMS23に熱応力による歪みなどの悪影響が生じるおそれがない。
また、エッチング速度が速いため、処理時間を短くすることができる。
[Effects of Second Embodiment]
(1) According to the semiconductor chip and the manufacturing method of the second embodiment, the same effect as the semiconductor chip and the manufacturing method of the first embodiment can be obtained, and the temperature of the semiconductor substrate does not increase. There is no risk of adverse effects such as distortion due to thermal stress.
Further, since the etching rate is high, the processing time can be shortened.

(2)プラズマエッチング法として、ケミカルドライエッチング法を採用する構成では、エッチング部とプラズマ発生部が分離したダメージフリーエッチングであるため、MEMS23に与える損傷を防止することができる。 (2) In the configuration employing the chemical dry etching method as the plasma etching method, damage to the MEMS 23 can be prevented because it is damage-free etching in which the etching portion and the plasma generation portion are separated.

[その他の実施形態]
(1)割断工程を行う前に、ウェハ20をエッチングを行うチャンバーに配置し、エッチング工程を行いながら割断してもよい。この構成を用いると、割断直後に改質領域Kをエッチングすることができるので、微小片の剥離をより効率的に防止することができる。
[Other Embodiments]
(1) Before performing the cleaving step, the wafer 20 may be placed in a chamber for etching and cleaved while performing the etching step. When this configuration is used, the modified region K can be etched immediately after cleaving, so that the separation of the minute pieces can be prevented more efficiently.

(2)半導体基板21には、シリコンのみで構成された半導体基板を用いたが、本発明の適用はこれに限られることはなく、例えば、酸化シリコンからなる酸化膜を半導体基板21の基板面21aに形成したものやSOI(Silicon On Insulator)のウェハについて適用することも可能である。 (2) Although the semiconductor substrate made of only silicon is used as the semiconductor substrate 21, the application of the present invention is not limited to this. For example, an oxide film made of silicon oxide is used as the substrate surface of the semiconductor substrate 21. The present invention can also be applied to those formed in 21a and SOI (Silicon On Insulator) wafers.

この発明の製造方法により割断するウェハの構成例を示す模式図である。図1(A)は、ウェハの表面の平面説明図であり、図1(B)は、図1(A)の1B−1B矢視断面拡大図である。It is a schematic diagram which shows the structural example of the wafer cleaved with the manufacturing method of this invention. FIG. 1A is an explanatory plan view of the surface of a wafer, and FIG. 1B is an enlarged cross-sectional view taken along the line 1B-1B in FIG. 半導体基板にレーザ光の照射を行う割断装置の説明図である。It is explanatory drawing of the cleaving apparatus which irradiates a semiconductor substrate with a laser beam. 割断工程によりウェハを割断して形成された半導体チップの断面説明図である。It is sectional explanatory drawing of the semiconductor chip formed by cleaving a wafer by the cleaving process. エッチング工程によりエッチングされた半導体チップの断面説明図である。It is sectional explanatory drawing of the semiconductor chip etched by the etching process. 保護膜が形成された半導体チップの断面説明図である。It is sectional explanatory drawing of the semiconductor chip in which the protective film was formed. レーザ光を用いたダイシング工程を示す説明図である。図6(A)はレーザ光の照射による改質領域形成工程の説明図であり、図6(B)は割断工程の説明図である。It is explanatory drawing which shows the dicing process using a laser beam. FIG. 6A is an explanatory diagram of a modified region forming process by laser light irradiation, and FIG. 6B is an explanatory diagram of a cleaving process.

符号の説明Explanation of symbols

20 ウェハ
21 半導体基板
21a 基板面
21b 裏面
21c 外周端部
21d 割断面
22 半導体チップ
23 MEMS(素子)
24 保護膜
41 シート
42 フレーム
K 改質領域
L レーザ光
20 Wafer 21 Semiconductor substrate 21a Substrate surface 21b Back surface 21c Outer peripheral edge 21d Split section 22 Semiconductor chip 23 MEMS (element)
24 Protective film 41 Sheet 42 Frame K Modified region L Laser beam

Claims (8)

基板面に素子が形成された半導体基板をその厚さ方向に割断するための割断予定ラインに沿って、レーザ光を照射するレーザヘッドを前記半導体基板に対して相対移動させながら、前記半導体基板の内部に集光点を合わせてレーザ光を照射し、前記集光点に多光子吸収による改質領域を形成する改質領域形成工程と、
この改質領域形成工程を経た前記半導体基板を、前記改質領域を起点にして、前記割断予定ラインに沿って厚さ方向に割断して半導体チップを得る割断工程と、
前記割断工程により前記半導体チップに形成された割断面に露出する改質領域を、等方性のドライエッチング法によりエッチングするエッチング工程と、
を備えたことを特徴とする半導体チップの製造方法。
A laser head for irradiating laser light is moved relative to the semiconductor substrate along a planned cutting line for cleaving a semiconductor substrate having elements formed on the substrate surface in the thickness direction of the semiconductor substrate. A modified region forming step of aligning a condensing point inside and irradiating a laser beam, and forming a modified region by multiphoton absorption at the condensing point;
The cleaving step of obtaining the semiconductor chip by cleaving the semiconductor substrate that has undergone the modified region forming step in the thickness direction along the planned cleaving line, starting from the modified region,
An etching step of etching the modified region exposed in the fractured surface formed in the semiconductor chip by the cleaving step by an isotropic dry etching method;
A method of manufacturing a semiconductor chip, comprising:
前記ドライエッチング法は、反応性ガスエッチング法であることを特徴とする請求項1に記載の半導体チップの製造方法。   The method of manufacturing a semiconductor chip according to claim 1, wherein the dry etching method is a reactive gas etching method. 前記ドライエッチング法は、プラズマエッチング法であることを特徴とする請求項1に記載の半導体チップの製造方法。   The method for manufacturing a semiconductor chip according to claim 1, wherein the dry etching method is a plasma etching method. 前記ドライエッチング法は、ケミカルドライエッチング法であることを特徴とする請求項1に記載の半導体チップの製造方法。   The method of manufacturing a semiconductor chip according to claim 1, wherein the dry etching method is a chemical dry etching method. 前記割断工程における前記半導体基板の割断とともに、前記エッチング工程を行うことを特徴とする請求項1ないし請求項4のいずれか1つに記載の半導体チップの製造方法。   The method for manufacturing a semiconductor chip according to claim 1, wherein the etching step is performed together with the cleaving of the semiconductor substrate in the cleaving step. 前記エッチング工程を行う前に、前記基板面に形成された素子の表面に、当該半導体素子を前記ドライエッチング法によるエッチングから保護する保護膜を形成する保護膜形成工程を更に備えたことを特徴とする請求項1ないし請求項5のいずれか1つに記載の半導体チップの製造方法。   The method further comprises a protective film forming step of forming a protective film for protecting the semiconductor element from etching by the dry etching method on the surface of the element formed on the substrate surface before performing the etching process. A method of manufacturing a semiconductor chip according to any one of claims 1 to 5. 前記基板面に形成された素子は、MEMS(Micro Electro Mechanical Systems)技術により形成された可動部を有する素子であることを特徴とする請求項1ないし請求項6のいずれか1つに記載の半導体チップの製造方法。   7. The semiconductor according to claim 1, wherein the element formed on the substrate surface is an element having a movable part formed by a MEMS (Micro Electro Mechanical Systems) technique. Chip manufacturing method. 請求項1ないし請求項7のいずれか1つに記載の半導体チップの製造方法によって作製された半導体チップであって、前記割断面から前記改質領域が除去されていることを特徴とする半導体チップ。   A semiconductor chip manufactured by the method for manufacturing a semiconductor chip according to claim 1, wherein the modified region is removed from the split section. .
JP2007281721A 2007-10-30 2007-10-30 Semiconductor chip and method of manufacturing the same Pending JP2009111147A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007281721A JP2009111147A (en) 2007-10-30 2007-10-30 Semiconductor chip and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007281721A JP2009111147A (en) 2007-10-30 2007-10-30 Semiconductor chip and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2009111147A true JP2009111147A (en) 2009-05-21

Family

ID=40779321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007281721A Pending JP2009111147A (en) 2007-10-30 2007-10-30 Semiconductor chip and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2009111147A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118537A (en) * 2008-11-13 2010-05-27 Tokyo Seimitsu Co Ltd Laser dicing method and laser dicing device
JP2011040492A (en) * 2009-08-07 2011-02-24 Denso Corp Manufacturing method of semiconductor device
JP2011171382A (en) * 2010-02-16 2011-09-01 Disco Corp Dividing method
JP2011222806A (en) * 2010-04-12 2011-11-04 Disco Abrasive Syst Ltd Method of processing optical device wafer
JP2012099516A (en) * 2010-10-29 2012-05-24 Denso Corp Method for manufacturing semiconductor device
US8703517B2 (en) 2010-10-29 2014-04-22 Denso Corporation Method of Manufacturing a Semiconductor Device Including Removing a Reformed Layer
JP2014116419A (en) * 2012-12-07 2014-06-26 Denso Corp Semiconductor device manufacturing method
CN104347500A (en) * 2013-08-07 2015-02-11 株式会社迪思科 Dividing method for wafer
JP2017059766A (en) * 2015-09-18 2017-03-23 株式会社ディスコ Wafer processing method
CN107026123A (en) * 2015-12-07 2017-08-08 株式会社迪思科 The processing method of chip
JP2017162933A (en) * 2016-03-08 2017-09-14 株式会社ディスコ Wafer dividing method
JP2018156973A (en) * 2017-03-15 2018-10-04 株式会社ディスコ Wafer processing method
CN109309047A (en) * 2017-07-26 2019-02-05 株式会社迪思科 The method for handling substrate
CN110520968A (en) * 2017-04-17 2019-11-29 浜松光子学株式会社 Method for cutting processing target and semiconductor chip
JP2021168335A (en) * 2020-04-09 2021-10-21 株式会社ディスコ Method for processing wafer

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162925A (en) * 1997-11-26 1999-06-18 Sharp Corp Manufacture of semiconductor element
JP2000091274A (en) * 1998-09-17 2000-03-31 Hitachi Ltd Formation of semiconductor chip and manufacture of semiconductor device using the same
JP2005252126A (en) * 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd Method of working wafer
JP2005322738A (en) * 2004-05-07 2005-11-17 Toshiba Corp Manufacturing method of semiconductor device
WO2006048230A1 (en) * 2004-11-01 2006-05-11 Xsil Technology Limited Increasing die strength by etching during or after dicing
JP2006245293A (en) * 2005-03-03 2006-09-14 Casio Micronics Co Ltd Semiconductor device, its manufacturing method and mounting structure
JP2007027675A (en) * 2005-06-17 2007-02-01 Seiko Epson Corp Semiconductor device, manufacturing method therefor, circuit substrate and electronic device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162925A (en) * 1997-11-26 1999-06-18 Sharp Corp Manufacture of semiconductor element
JP2000091274A (en) * 1998-09-17 2000-03-31 Hitachi Ltd Formation of semiconductor chip and manufacture of semiconductor device using the same
JP2005252126A (en) * 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd Method of working wafer
JP2005322738A (en) * 2004-05-07 2005-11-17 Toshiba Corp Manufacturing method of semiconductor device
WO2006048230A1 (en) * 2004-11-01 2006-05-11 Xsil Technology Limited Increasing die strength by etching during or after dicing
JP2006245293A (en) * 2005-03-03 2006-09-14 Casio Micronics Co Ltd Semiconductor device, its manufacturing method and mounting structure
JP2007027675A (en) * 2005-06-17 2007-02-01 Seiko Epson Corp Semiconductor device, manufacturing method therefor, circuit substrate and electronic device

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118537A (en) * 2008-11-13 2010-05-27 Tokyo Seimitsu Co Ltd Laser dicing method and laser dicing device
US8603920B2 (en) 2009-08-07 2013-12-10 Denso Corporation Manufacturing method of semiconductor device including etching step
JP2011040492A (en) * 2009-08-07 2011-02-24 Denso Corp Manufacturing method of semiconductor device
JP2011171382A (en) * 2010-02-16 2011-09-01 Disco Corp Dividing method
JP2011222806A (en) * 2010-04-12 2011-11-04 Disco Abrasive Syst Ltd Method of processing optical device wafer
US8703517B2 (en) 2010-10-29 2014-04-22 Denso Corporation Method of Manufacturing a Semiconductor Device Including Removing a Reformed Layer
JP2012099516A (en) * 2010-10-29 2012-05-24 Denso Corp Method for manufacturing semiconductor device
JP2014116419A (en) * 2012-12-07 2014-06-26 Denso Corp Semiconductor device manufacturing method
CN104347500A (en) * 2013-08-07 2015-02-11 株式会社迪思科 Dividing method for wafer
JP2015032818A (en) * 2013-08-07 2015-02-16 株式会社ディスコ Wafer dividing method
KR20150017674A (en) 2013-08-07 2015-02-17 가부시기가이샤 디스코 Method of dividing wafer
US9159622B2 (en) 2013-08-07 2015-10-13 Disco Corporation Dividing method for wafer
CN104347500B (en) * 2013-08-07 2018-10-12 株式会社迪思科 The dividing method of chip
CN107026122A (en) * 2015-09-18 2017-08-08 株式会社迪思科 The processing method of chip
JP2017059766A (en) * 2015-09-18 2017-03-23 株式会社ディスコ Wafer processing method
CN107026123A (en) * 2015-12-07 2017-08-08 株式会社迪思科 The processing method of chip
JP2017162933A (en) * 2016-03-08 2017-09-14 株式会社ディスコ Wafer dividing method
JP2018156973A (en) * 2017-03-15 2018-10-04 株式会社ディスコ Wafer processing method
CN108630602A (en) * 2017-03-15 2018-10-09 株式会社迪思科 The processing method of chip
CN110520968A (en) * 2017-04-17 2019-11-29 浜松光子学株式会社 Method for cutting processing target and semiconductor chip
CN110520968B (en) * 2017-04-17 2023-09-19 浜松光子学株式会社 Object cutting method and semiconductor chip
KR20190012128A (en) * 2017-07-26 2019-02-08 가부시기가이샤 디스코 Method of processing a substrate
JP2019050357A (en) * 2017-07-26 2019-03-28 株式会社ディスコ Substrate processing method
US10682728B2 (en) 2017-07-26 2020-06-16 Disco Corporation Method of processing a substrate
KR102226780B1 (en) * 2017-07-26 2021-03-10 가부시기가이샤 디스코 Method of processing a substrate
CN109309047B (en) * 2017-07-26 2023-05-26 株式会社迪思科 Method of processing a substrate
CN109309047A (en) * 2017-07-26 2019-02-05 株式会社迪思科 The method for handling substrate
JP2021168335A (en) * 2020-04-09 2021-10-21 株式会社ディスコ Method for processing wafer

Similar Documents

Publication Publication Date Title
JP2009111147A (en) Semiconductor chip and method of manufacturing the same
TW559876B (en) Method and apparatus for dicing a semiconductor wafer
JP2009124077A (en) Semiconductor chip and its production process
JP4480728B2 (en) Method for manufacturing MEMS microphone
US8466042B2 (en) Method for manufacturing separated micromechanical components situated on a silicon substrate and components manufactured therefrom
JP5151444B2 (en) Semiconductor chip and manufacturing method thereof
US8912078B1 (en) Dicing wafers having solder bumps on wafer backside
US8148240B2 (en) Method of manufacturing semiconductor chips
US20160071770A1 (en) Plasma etching and stealth dicing laser process
JP2004527915A (en) Thin film and method for producing the same
JP2009226582A (en) Method for fabricating semiconductor device
TW201220378A (en) Chip manufacturing method
JP4338650B2 (en) Manufacturing method of semiconductor chip
TWI515069B (en) Method of partitioning substrate
JP2020025117A (en) Substrate processing method
JP6013859B2 (en) Wafer processing method
CN100382281C (en) Wafer cutting method
JP2012038932A (en) Semiconductor wafer thinning method and bonded wafer manufacturing method
TWI644774B (en) a method for separating a brittle material substrate, a substrate holding member for breaking a brittle material substrate, and a frame for adhering the adhesive film used for breaking the brittle material substrate
Cereno et al. Stealth dicing challenges for MEMS wafer applications
US8445361B1 (en) Method of dividing a semiconductor wafer having semiconductor and metal layers into separate devices
JP2010166371A (en) Method for manufacturing piezoelectric device
EP2015356A1 (en) Method for singulation of wafers
US11939216B2 (en) Method with stealth dicing process for fabricating MEMS semiconductor chips
JP2009111146A (en) Semiconductor chip and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403