JP2009103530A - Sensor device - Google Patents

Sensor device Download PDF

Info

Publication number
JP2009103530A
JP2009103530A JP2007274297A JP2007274297A JP2009103530A JP 2009103530 A JP2009103530 A JP 2009103530A JP 2007274297 A JP2007274297 A JP 2007274297A JP 2007274297 A JP2007274297 A JP 2007274297A JP 2009103530 A JP2009103530 A JP 2009103530A
Authority
JP
Japan
Prior art keywords
chip
adhesive member
sensor
piezoresistive element
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007274297A
Other languages
Japanese (ja)
Other versions
JP4973443B2 (en
Inventor
Mikio Sugiki
幹生 杉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007274297A priority Critical patent/JP4973443B2/en
Publication of JP2009103530A publication Critical patent/JP2009103530A/en
Application granted granted Critical
Publication of JP4973443B2 publication Critical patent/JP4973443B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Pressure Sensors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a sensor device capable of suppressing fluctuation of sensor output caused by an external stress. <P>SOLUTION: In this sensor device, a circuit chip having a piezo resistance element on one surface side is fixed on a base member, and a sensor chip having a movable part on one surface is fixed on the circuit chip. The sensor chip is fixed on the circuit chip through a plurality of bumps arranged so as to enclose the movable part, with the movable part in the facing state to a piezo resistance element forming surface of the circuit chip. The circuit chip is fixed on the base member through the first adhesive member, with the backside of the piezo resistance element forming surface as a facing surface, and the piezo resistance element is formed in a domain enclosed by the bumps on the piezo resistance element forming surface. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、一面に可動部を有するセンサチップと回路チップとが互いに積層された状態でベース部材に固定されてなるセンサ装置に関するものである。   The present invention relates to a sensor device in which a sensor chip having a movable part on one surface and a circuit chip are fixed to a base member in a state where they are stacked on each other.


従来、例えば特許文献1に示されるように、一面に可動部を有するセンサチップと回路チップとが互いに積層された状態で、ベース部材に固定されてなるセンサ装置が提案されている。

Conventionally, as shown in Patent Document 1, for example, there has been proposed a sensor device that is fixed to a base member in a state in which a sensor chip having a movable portion on one surface and a circuit chip are stacked on each other.

特許文献1に示されるセンサ装置では、可動部を回路チップに対向させた状態でセンサチップがバンプを介して回路チップに積層されている。そして、両チップは、バンプによって電気的に接続されるとともに、バンプによって可動部が回路チップと離間されている。
特開2006−189418号公報
In the sensor device disclosed in Patent Document 1, the sensor chip is stacked on the circuit chip via the bumps with the movable part facing the circuit chip. The two chips are electrically connected by bumps, and the movable part is separated from the circuit chip by the bumps.
JP 2006-189418 A

ところで、特許文献1に示されるセンサ装置では、可動部を取り囲むように複数のバンプが配置されている。すなわち、センサチップにおける可動部形成領域がリジッドとなっている。したがって、ベース部材としてのパッケージに衝撃などの外部応力が印加され、回路チップ及びバンプを介してセンサチップに応力が作用したとしても、可動部の作動、すなわちセンサ出力の変動が抑制される。   Incidentally, in the sensor device disclosed in Patent Document 1, a plurality of bumps are arranged so as to surround the movable part. That is, the movable part forming region in the sensor chip is rigid. Therefore, even if an external stress such as an impact is applied to the package as the base member and the stress is applied to the sensor chip via the circuit chip and the bump, the operation of the movable portion, that is, the fluctuation of the sensor output is suppressed.

しかしながら、特許文献1に示される構成では、回路チップとパッケージとの間も、バンプを介して電気的に接続されている。したがって、パッケージに外部応力が印加された場合、バンプではほとんど減衰されずに回路チップに応力が伝達されることとなる。また、回路チップに伝達された応力は、バンプを介してセンサチップに伝達されることとなる。したがって、センサチップに作用する応力が大きくなってしまう。   However, in the configuration disclosed in Patent Document 1, the circuit chip and the package are also electrically connected via bumps. Therefore, when an external stress is applied to the package, the stress is transmitted to the circuit chip without being attenuated by the bump. In addition, the stress transmitted to the circuit chip is transmitted to the sensor chip via the bumps. Therefore, the stress acting on the sensor chip is increased.

また、回路チップには、センサチップから出力される信号の増幅などを目的とする回路部が形成されており、回路部を構成する素子には、歪みによって抵抗値が変化するピエゾ抵抗素子(例えば拡散抵抗)が含まれている。したがって、回路チップに応力が作用すると、ピエゾ抵抗素子の抵抗値が変化し、ひいてはセンサ出力が変動する恐れがある。   The circuit chip is formed with a circuit portion for the purpose of amplifying a signal output from the sensor chip, and the element constituting the circuit portion includes a piezoresistive element (for example, a resistance value that changes due to distortion) Diffuse resistance). Therefore, when a stress acts on the circuit chip, the resistance value of the piezoresistive element changes, and as a result, the sensor output may fluctuate.

本発明は上記問題点に鑑み、外部応力によるセンサ出力の変動を抑制することのできるセンサ装置を提供することを目的とする。   An object of this invention is to provide the sensor apparatus which can suppress the fluctuation | variation of the sensor output by an external stress in view of the said problem.

上記した目的を達成するために、請求項1に記載の発明は、一面に可動部を有するセンサチップと、回路部を構成するピエゾ抵抗素子が一面側に形成され、センサチップと電気的に接続された回路チップと、センサチップと回路チップとが互いに積層された状態で固定されるベース部材と、を備えるセンサ装置であって、センサチップは、可動部を回路チップのピエゾ抵抗素子形成面に対向させた状態で、可動部を取り囲むように配置された複数のバンプを介して、回路チップに固定され、回路チップは、ピエゾ抵抗素子形成面の裏面を対向面として、ベース部材に第1の接着部材を介して固定され、ピエゾ抵抗素子形成面におけるバンプによって取り囲まれた領域内に、ピエゾ抵抗素子が形成されていることを特徴する。   In order to achieve the above object, the invention according to claim 1 is characterized in that a sensor chip having a movable portion on one surface and a piezoresistive element constituting a circuit portion are formed on one surface side and are electrically connected to the sensor chip. And a base member fixed in a state in which the sensor chip and the circuit chip are stacked on each other, wherein the sensor chip has a movable part on a surface of the circuit chip on which a piezoresistive element is formed. In a state of being opposed to each other, the circuit chip is fixed to the circuit chip through a plurality of bumps arranged so as to surround the movable portion. The circuit chip has a first surface on the base member with the back surface of the piezoresistive element forming surface as an opposing surface. A piezoresistive element is formed in a region fixed by an adhesive member and surrounded by a bump on the piezoresistive element forming surface.

このように本発明によれば、ベース部材に対して回路チップが第1の接着部材を介して接着されている。また、回路チップとセンサチップとは複数のバンプによって接続されており、複数のバンプは回路チップにおけるピエゾ抵抗素子とセンサチップにおける可動部とを取り囲むように配置されている。   Thus, according to the present invention, the circuit chip is bonded to the base member via the first bonding member. The circuit chip and the sensor chip are connected by a plurality of bumps, and the plurality of bumps are arranged so as to surround the piezoresistive element in the circuit chip and the movable part in the sensor chip.

したがって、ベース部材に衝撃などの外部応力が印加されたとしても、第1の接着部材を介すことにより、ベース部材から回路チップに伝わる応力が低減される。また、回路チップにおけるピエゾ抵抗素子の形成領域はバンプによってリジッドとなっているので、外部応力に基づくピエゾ抵抗素子の抵抗変動が抑制される。さらには、センサチップにおける可動部の形成領域もバンプによってリジッドとなっているので、外部応力に基づく可動部の作動が抑制される。すなわち、外部応力によるセンサ出力の変動を抑制することができる。   Therefore, even if an external stress such as an impact is applied to the base member, the stress transmitted from the base member to the circuit chip is reduced through the first adhesive member. In addition, since the formation region of the piezoresistive element in the circuit chip is rigid by the bumps, resistance variation of the piezoresistive element due to external stress is suppressed. Furthermore, since the formation area of the movable part in the sensor chip is also rigid by the bumps, the operation of the movable part based on external stress is suppressed. That is, fluctuations in sensor output due to external stress can be suppressed.

請求項1に記載の発明においては、請求項2に記載のように、センサチップが、複数のバンプとともに、絶縁性を有する第2の接着部材を介して回路チップのピエゾ抵抗素子形成面に固定され、第2の接着部材が、可動部に対して離間された構成としてもよい。   In the first aspect of the present invention, as described in the second aspect, the sensor chip is fixed to the piezoresistive element forming surface of the circuit chip through the second adhesive member having an insulating property together with the plurality of bumps. In addition, the second adhesive member may be separated from the movable part.

このように本発明によれば、センサチップは、複数のバンプとともに第2の接着部材を介して回路チップのピエゾ抵抗素子形成面に固定されるため、両チップ間の接合においてより高い機械的強度を確保することができる。また、第2の接着部材が可動部に対して離間されるように配置されているので、可動部は適切に作動することができる。   As described above, according to the present invention, the sensor chip is fixed to the piezoresistive element forming surface of the circuit chip through the second adhesive member together with the plurality of bumps. Can be secured. Further, since the second adhesive member is disposed so as to be separated from the movable part, the movable part can operate appropriately.

請求項2に記載の発明においては、請求項3に記載のように、複数のバンプが、第2の接着部材によって封止された構成とすると良い。このように本発明によれば、バンプの周囲に第2の接着部材が配置されるため、バンプによる電気的接続部の強度をさらに向上させることができる。また、第2の接着部材によって、バンプを保護することもできる。   In the invention described in claim 2, as described in claim 3, it is preferable that a plurality of bumps are sealed by the second adhesive member. As described above, according to the present invention, since the second adhesive member is disposed around the bump, the strength of the electrical connection portion by the bump can be further improved. Further, the bump can be protected by the second adhesive member.

請求項2又は請求項3に記載の発明においては、請求項4に記載のように、第2の接着部材により、第2の接着部材よりも内周側に位置する可動部が封止された構成とすると良い。このように本発明によれば、第2の接着部材によって可動部が封止されるので、可動部への異物の進入を防ぐことができる。   In the invention according to claim 2 or claim 3, as described in claim 4, the movable portion located on the inner peripheral side with respect to the second adhesive member is sealed by the second adhesive member. A configuration is good. Thus, according to this invention, since a movable part is sealed by the 2nd adhesion member, the approach of the foreign material to a movable part can be prevented.

請求項2〜4いずれかに記載の発明においては、請求項5に記載のように、第1の接着部材として、第2の接着部材よりも硬化後のヤング率が低い接着部材を採用することが好ましい。   In the invention according to any one of claims 2 to 4, as described in claim 5, an adhesive member having a lower Young's modulus after curing than the second adhesive member is employed as the first adhesive member. Is preferred.

このように本発明によれば、ベース部材に衝撃などの外部応力が印加されたとしても、第2の接着部材よりも軟らかい第1の接着部材を介すことにより、ベース部材から回路チップに伝わる応力を効果的に低減することができる。すなわち、外部応力によるセンサ出力の変動を効果的に抑制することができる。   As described above, according to the present invention, even when an external stress such as an impact is applied to the base member, it is transmitted from the base member to the circuit chip through the first adhesive member that is softer than the second adhesive member. Stress can be effectively reduced. That is, fluctuations in sensor output due to external stress can be effectively suppressed.

請求項2〜5いずれかに記載の発明においては、請求項6に記載のように、回路チップとして、一面にピエゾ抵抗素子が形成されたアナログチップと、アナログチップと電気的に接続されたデジタルチップとを有し、アナログチップは、ピエゾ抵抗素子形成面の裏面を対向面として、第3の接着部材を介してデジタルチップ上に固定され、デジタルチップは第3の接着部材との接触面の裏面を対向面として、ベース部材上に第1の接着部材を介して固定された構成とすることが好ましい。   In the invention according to any one of claims 2 to 5, as described in claim 6, as a circuit chip, an analog chip having a piezoresistive element formed on one surface, and a digital electrically connected to the analog chip The analog chip is fixed on the digital chip via the third adhesive member with the back surface of the piezoresistive element forming surface as an opposing surface, and the digital chip is a contact surface with the third adhesive member. It is preferable that the back surface is a facing surface and fixed on the base member via the first adhesive member.

このように本発明によれば、回路チップが、アナログチップとデジタルチップとを第3の接着部材を介して積層してなる構成となっている。そして、デジタルチップとベース部材とが第1の接着部材を介して接着されている。したがって、ベース部材に衝撃などの外部応力が印加されたとしても、ピエゾ抵抗素子が形成されたアナログチップに応力が伝達されるまでに、第1の接着部材だけでなく、第3の接着部材によっても応力が低減される。すなわち、アナログチップ(ピエゾ抵抗素子)及びセンサチップ(可動部)に作用する応力自体が効果的に低減される。これにより、外部応力によるセンサ出力の変動を抑制することができる。   As described above, according to the present invention, the circuit chip is configured by laminating the analog chip and the digital chip via the third adhesive member. The digital chip and the base member are bonded through the first bonding member. Therefore, even if an external stress such as an impact is applied to the base member, not only the first adhesive member but also the third adhesive member until the stress is transmitted to the analog chip on which the piezoresistive element is formed. The stress is also reduced. That is, the stress itself acting on the analog chip (piezoresistive element) and the sensor chip (movable part) is effectively reduced. Thereby, the fluctuation | variation of the sensor output by external stress can be suppressed.

請求項6に記載の発明においては、請求項7に記載のように、第3の接着部材として、第2の接着部材よりも硬化後のヤング率が低い接着部材を採用することが好ましい。   In the invention described in claim 6, as described in claim 7, it is preferable that an adhesive member having a lower Young's modulus after curing than the second adhesive member is employed as the third adhesive member.

このように本発明によれば、ベース部材に衝撃などの外部応力が印加されたとしても、第2の接着部材よりも軟らかい第3の接着部材を介すことにより、デジタルチップからアナログチップに伝わる応力を効果的に低減することができる。すなわち、外部応力によるセンサ出力の変動を効果的に抑制することができる。   As described above, according to the present invention, even when an external stress such as an impact is applied to the base member, it is transmitted from the digital chip to the analog chip through the third adhesive member that is softer than the second adhesive member. Stress can be effectively reduced. That is, fluctuations in sensor output due to external stress can be effectively suppressed.

請求項1に記載の発明においては、請求項8に記載のように、回路チップとして、一面にピエゾ抵抗素子が形成されたアナログチップと、アナログチップと電気的に接続されたデジタルチップとを有し、アナログチップは、ピエゾ抵抗素子形成面の裏面を対向面として、第3の接着部材を介してデジタルチップ上に固定され、デジタルチップは第3の接着部材との接触面の裏面を対向面として、ベース部材上に第1の接着部材を介して固定された構成とすることが好ましい。   In the invention described in claim 1, as described in claim 8, the circuit chip includes an analog chip having a piezoresistive element formed on one surface and a digital chip electrically connected to the analog chip. The analog chip is fixed on the digital chip via the third adhesive member with the back surface of the piezoresistive element forming surface as the opposing surface, and the digital chip is the opposing surface on the back surface of the contact surface with the third adhesive member. As above, it is preferable that the base member is fixed via a first adhesive member.

本発明の作用効果は、請求項6に記載の発明の作用効果と同じであるので、その記載を省略する。   Since the operational effect of the present invention is the same as that of the invention described in claim 6, the description thereof is omitted.

請求項6〜8いずれかに記載の発明は、請求項9に記載のように、デジタルチップにおける第3の接着部材との接着面積が、ベース部材における第1の接着部材との接着面積よりも狭くされた構成としても良い。   In the invention according to any one of claims 6 to 8, as described in claim 9, the adhesion area with the third adhesion member in the digital chip is larger than the adhesion area with the first adhesion member in the base member. A narrowed configuration may be used.

このように本発明によれば、第1の接着部材を介したベース部材とデジタルチップとの接着面積よりも、第3の接着部材を介したデジタルチップとアナログチップとの接着面積のほうが狭くなっている。したがって、ベース部材に衝撃などの外部応力が印加されたとしても、デジタルチップからアナログチップに伝わる応力の伝達面積が狭いので、ピエゾ抵抗素子が形成されたアナログチップに伝達される応力を効果的に低減することができる。また、可動部が形成されたセンサチップに伝達される応力を効果的に低減することができる。さらに、デジタルチップとベース部材との接着面積のほうがアナログチップとデジタルチップとの接着面積よりも大きいので、ベース部材と回路チップとのワイヤボンディングの際の安定性を確保することができる。   Thus, according to the present invention, the bonding area between the digital chip and the analog chip via the third bonding member is smaller than the bonding area between the base member and the digital chip via the first bonding member. ing. Therefore, even if an external stress such as an impact is applied to the base member, the stress transmission area transmitted from the digital chip to the analog chip is small, so that the stress transmitted to the analog chip on which the piezoresistive element is formed is effectively reduced. Can be reduced. Moreover, the stress transmitted to the sensor chip in which the movable part is formed can be effectively reduced. Furthermore, since the adhesion area between the digital chip and the base member is larger than the adhesion area between the analog chip and the digital chip, it is possible to ensure stability during wire bonding between the base member and the circuit chip.

請求項1〜9いずれかに記載の発明は、請求項10に記載のように、ベース部材として、一面に開口部を有し、内面にセンサチップおよび回路チップが固定される有底筒状のケースと、ケース内にセンサチップおよび回路チップが収容された状態で開口部を閉塞するカバーとを有する構成としてもよい。このように本発明によれば、ケースとカバーとを組み付けてなる内部空間に、センサチップおよび回路チップが収容される。したがって、可動部への異物の進入を抑制することができる。   The invention according to any one of claims 1 to 9, as described in claim 10, has a bottomed cylindrical shape having an opening on one surface and a sensor chip and a circuit chip fixed to the inner surface as a base member. It is good also as a structure which has a case and the cover which obstruct | occludes an opening part in the state in which the sensor chip and the circuit chip were accommodated in the case. As described above, according to the present invention, the sensor chip and the circuit chip are accommodated in the internal space formed by assembling the case and the cover. Therefore, entry of foreign matter into the movable part can be suppressed.

以下、本発明の実施の形態を図に基づいて説明する。
(第1実施形態)
図1は、第1実施形態に係るセンサ装置の概略構成を示す断面図である。図2は、図1に示すセンサ装置において、センサチップと回路チップとの位置関係を示す平面図である。図3は、センサチップの概略構成を示す平面図である。なお、図2においては、便宜上、後述するパッド34と、パッド69を省略している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a cross-sectional view illustrating a schematic configuration of the sensor device according to the first embodiment. FIG. 2 is a plan view showing the positional relationship between the sensor chip and the circuit chip in the sensor device shown in FIG. FIG. 3 is a plan view showing a schematic configuration of the sensor chip. In FIG. 2, a pad 34 and a pad 69 described later are omitted for convenience.

センサ装置100は、図1に示されるように、ベース部材10と、ベース部材10に第1の接着部材20を介して固定される回路チップ30と、回路チップ30における第1の接着部材20との接着面31aの裏面31b上に、複数のバンプ50を介して固定されるセンサチップ60とを有している。   As shown in FIG. 1, the sensor device 100 includes a base member 10, a circuit chip 30 that is fixed to the base member 10 via a first adhesive member 20, and a first adhesive member 20 in the circuit chip 30. The sensor chip 60 is fixed on the back surface 31b of the adhesive surface 31a via a plurality of bumps 50.

ベース部材10は、回路チップ30及びセンサチップ60が、互いに積層された状態で固定される基材である。本実施形態においては、一面に開口部を有する有底筒状のケース11と、ケース11の開口部を閉塞するカバー12からなり、ケース11にカバー12を組み付けた状態で形成される内部空間13に、回路チップ30とセンサチップ60とが収容される構成となっている。   The base member 10 is a base material on which the circuit chip 30 and the sensor chip 60 are fixed in a stacked state. In the present embodiment, the inner space 13 is formed by a bottomed cylindrical case 11 having an opening on one surface and a cover 12 that closes the opening of the case 11, and the cover 11 is assembled to the case 11. In addition, the circuit chip 30 and the sensor chip 60 are accommodated.

ケース11は、例えばセラミックや樹脂などを用いて形成されており、その表面や内部に配線部(図示略)が形成されている。この配線部は、一部が内部空間13に露出され、回路チップ30のパッド34とワイヤ40を介して電気的に接続されており、一部がケース11の外部に露出されている。これにより、例えば回路チップ30からの出力信号が、ワイヤ40及び配線部を介して、内部空間13の外部に伝達可能となっている。本実施形態においては、ケース11の構成材料としてアルミナなどのセラミックを採用しており、配線部を有するケース11が、セラミック層を多層に積層してなるセラミック積層配線基板として構成されている。そして、有底筒状のケース11の底部内面11aには、第1の接着部材20を介して回路チップ30が固定されている。   The case 11 is formed using, for example, ceramic or resin, and a wiring portion (not shown) is formed on the surface or inside thereof. A part of the wiring part is exposed to the internal space 13 and is electrically connected to the pad 34 of the circuit chip 30 via the wire 40, and a part is exposed to the outside of the case 11. Thereby, for example, an output signal from the circuit chip 30 can be transmitted to the outside of the internal space 13 via the wire 40 and the wiring portion. In the present embodiment, ceramic such as alumina is adopted as a constituent material of the case 11, and the case 11 having a wiring portion is configured as a ceramic multilayer wiring board in which ceramic layers are laminated in multiple layers. The circuit chip 30 is fixed to the bottom inner surface 11 a of the bottomed cylindrical case 11 via the first adhesive member 20.

カバー12は、セラミック、樹脂、金属などからなり、接着、溶接、ロウ付けなどによってケース11に固定されている。このカバー12の組みつけにより、ケース11の開口部が閉塞され、閉じた内部空間13を有するベース部材10(パッケージ)となっている。また、本実施形態においては、内部空間13に、不活性ガスとして例えば窒素ガスが封入されている。   The cover 12 is made of ceramic, resin, metal, or the like, and is fixed to the case 11 by adhesion, welding, brazing, or the like. By assembling the cover 12, the opening of the case 11 is closed to form a base member 10 (package) having a closed internal space 13. In the present embodiment, the internal space 13 is filled with, for example, nitrogen gas as an inert gas.

第1の接着部材20は、ベース部材10と回路チップ30とを接着固定するものである。その構成材料や形態は、ベース部材10に回路チップ30を接着固定できるものであれば特に限定されるものではない。有機系成分のみでも良いし、有機系成分に無機系成分や金属成分を混入させたもの(例えば銀ペースト)を用いても良い。本実施形態においては、第1の接着部材20として、硬化後の状態で圧力を受けて変形する程度のヤング率(例えば数MPa程度)を有する軟らかい接着部材(例えば、シリコン系接着部材)を採用している。   The first adhesive member 20 is for bonding and fixing the base member 10 and the circuit chip 30. The constituent material and form are not particularly limited as long as the circuit chip 30 can be bonded and fixed to the base member 10. Only an organic component may be used, or an organic component mixed with an inorganic component or a metal component (for example, a silver paste) may be used. In the present embodiment, as the first adhesive member 20, a soft adhesive member (for example, a silicon-based adhesive member) having a Young's modulus (for example, about several MPa) that is deformed by receiving pressure in a cured state is employed. is doing.

回路チップ30は、例えばシリコン基板などの半導体基板31に対し、MOSトランジスタなどのスイッチング素子、抵抗、キャパシタなどの素子からなるセンサチップ60の処理回路(図示略)が形成されたものである。本実施形態においては、この処理回路が、センサチップ60の検出信号を所定処理(例えばCV変換や増幅)するように構成されている。   The circuit chip 30 is obtained by forming a processing circuit (not shown) of the sensor chip 60 including a switching element such as a MOS transistor, a resistor, a capacitor, and the like on a semiconductor substrate 31 such as a silicon substrate. In the present embodiment, this processing circuit is configured to perform predetermined processing (for example, CV conversion or amplification) on the detection signal of the sensor chip 60.

半導体基板31(回路チップ30)における第1の接着部材20との接着面31aの裏面31bには、バンプ50を介してセンサチップ60と接続される複数のバンプ用パッド32が形成されている。このバンプ用パッド32は例えばアルミニウムからなる。また、半導体基板31における裏面31b側には、処理回路を構成する素子として、半導体基板31の歪みの影響を受けて抵抗値が変化する複数のピエゾ抵抗素子(例えば拡散抵抗)が一部分に集約されて形成されている。そして、半導体基板31の裏面31b(以下、ピエゾ抵抗素子形成面31bと示す)において、このピエゾ抵抗素子形成領域33を取り囲むように(断続的な環状となるように)複数のバンプ用パッド32が形成されている。   A plurality of bump pads 32 connected to the sensor chip 60 via the bumps 50 are formed on the back surface 31b of the bonding surface 31a with the first bonding member 20 in the semiconductor substrate 31 (circuit chip 30). The bump pad 32 is made of aluminum, for example. In addition, on the back surface 31b side of the semiconductor substrate 31, a plurality of piezoresistive elements (for example, diffused resistors) whose resistance values change under the influence of the distortion of the semiconductor substrate 31 are integrated as a part of the processing circuit. Is formed. A plurality of bump pads 32 are formed so as to surround the piezoresistive element forming region 33 (so as to form an intermittent ring) on the back surface 31b of the semiconductor substrate 31 (hereinafter referred to as a piezoresistive element forming surface 31b). Is formed.

本実施形態においては、図2に示されるように、平面矩形状の半導体基板31において、中心70を含む略平面矩形状の一部領域(図2における破線で囲まれる領域)がピエゾ抵抗素子形成領域33となっている。そして、ピエゾ抵抗素子形成領域33の外周側において半導体基板31の中心70に対して点対称となるように、4つのバンプ用パッド32が形成されている。より詳しくは、4つのバンプ用パッド32が略平面矩形状のピエゾ抵抗素子形成領域33の各角部に対応して形成されている。なお、本実施形態においては、図2に示されるように、4つのバンプ用パッド32のうち、3つのバンプ用パッド32aが回路チップ30とセンサチップ60とを電気的且つ機械的に接続する機能を果たし、残りの1つのバンプ用パッド32bが電気的な接続機能を提供せずに、回路チップ30とセンサチップ60とを機械的に接続するダミーパッドとなっている。   In the present embodiment, as shown in FIG. 2, in a planar rectangular semiconductor substrate 31, a part of a substantially planar rectangular shape including the center 70 (region surrounded by a broken line in FIG. 2) is formed as a piezoresistive element. This is a region 33. Four bump pads 32 are formed on the outer peripheral side of the piezoresistive element forming region 33 so as to be point-symmetric with respect to the center 70 of the semiconductor substrate 31. More specifically, four bump pads 32 are formed corresponding to each corner of the piezoresistive element forming region 33 having a substantially planar rectangular shape. In the present embodiment, as shown in FIG. 2, among the four bump pads 32, the three bump pads 32a electrically and mechanically connect the circuit chip 30 and the sensor chip 60. The remaining one bump pad 32b is a dummy pad that mechanically connects the circuit chip 30 and the sensor chip 60 without providing an electrical connection function.

また、図1及び図2に示されるように、平面略矩形状の回路チップ30は、平面略矩形状のセンサチップ60よりも大きく、センサチップ60の外周端が回路チップ30の外周端よりも内側となっている。そして、半導体基板31のピエゾ抵抗素子形成面31bにおけるバンプ用パッド32よりも外周側に、パッド34が形成されている。このパッド34は、ワイヤ40を介してケース11に形成された配線部と電気的に接続されている。このように構成される回路チップ30(半導体基板31)のピエゾ抵抗素子形成面31b上には、バンプ50を介してセンサチップ60が積層されている。   1 and 2, the planar substantially rectangular circuit chip 30 is larger than the planar substantially rectangular sensor chip 60, and the outer peripheral edge of the sensor chip 60 is larger than the outer peripheral edge of the circuit chip 30. It is inside. A pad 34 is formed on the outer peripheral side of the bump pad 32 on the piezoresistive element forming surface 31 b of the semiconductor substrate 31. The pad 34 is electrically connected to a wiring portion formed on the case 11 via a wire 40. On the piezoresistive element forming surface 31b of the circuit chip 30 (semiconductor substrate 31) configured as described above, the sensor chip 60 is stacked via the bumps 50.

バンプ50は、回路チップ30とセンサチップ60とを固定するものである。バンプ50は、一般的なスタッドバンプの形成方法やはんだバンプの形成方法、または、金などの導体ペーストを用いたスクリーン印刷、あるいは、金などのナノペーストを用いたインクジェット法による印刷など、各種の方法を用いて形成することができる。なお、本実施形態においては、バンプ用パッド32に対応する4つのバンプ50のうち、図2に示されるように、3つのバンプ50aがバンプ用パッド32aと接続され、残りの1つのバンプ50bがバンプ用パッド32bと接続されている。   The bump 50 fixes the circuit chip 30 and the sensor chip 60. The bump 50 may be formed by various methods such as a general stud bump forming method, a solder bump forming method, screen printing using a conductive paste such as gold, or printing by an inkjet method using a nano paste such as gold. It can be formed using a method. In the present embodiment, among the four bumps 50 corresponding to the bump pad 32, as shown in FIG. 2, three bumps 50a are connected to the bump pad 32a, and the remaining one bump 50b is It is connected to the bump pad 32b.

センサチップ60は、例えばSOI(Silicon On Insulator)基板などの半導体基板61の一面61a(以下、可動部形成面61aと示す)側に可動部62が形成されたものである。本実施形態においては、半導体基板61に周知のマイクロマシン加工を施すことによって櫛歯構造を有する梁構造体が形成され、梁構造体の一部が、加速度の印加によって可動する可動部62となっている。すなわち、センサチップ60として、可動部62の可動(変位)に伴う容量の変化によって加速度を検出する加速度センサチップが構成されている。   The sensor chip 60 has a movable portion 62 formed on one surface 61a (hereinafter, referred to as a movable portion forming surface 61a) of a semiconductor substrate 61 such as an SOI (Silicon On Insulator) substrate. In the present embodiment, a beam structure having a comb-tooth structure is formed by performing known micromachining on the semiconductor substrate 61, and a part of the beam structure becomes a movable portion 62 that is movable by application of acceleration. Yes. That is, as the sensor chip 60, an acceleration sensor chip that detects acceleration based on a change in capacitance accompanying the movement (displacement) of the movable portion 62 is configured.

具体的には、図3に示されるように、半導体基板61にエッチングを施してトレンチ63を形成することにより、加速度の印加方向(図3の白抜き矢印方向)に変位可能な錘部64と、該錘部64に連結され、錘部64と一体に変位する可動電極65と、錘部64を変位させるためにばね変形可能な梁部66とからなる可動部62と、可動電極65に対向して配置された固定電極67などが形成されている。なお、図3に示される破線で囲まれた領域68は、トレンチ63によって区画された梁構造体のうち、可動部62を可動可能とするために、梁構造体の下面側の半導体基板61(例えばSOI基板においては酸化膜)が除去された領域を示している。   Specifically, as shown in FIG. 3, the semiconductor substrate 61 is etched to form a trench 63, whereby a weight portion 64 that can be displaced in the direction of application of acceleration (the direction of the white arrow in FIG. 3) The movable part 65 is connected to the weight part 64 and is composed of a movable electrode 65 that is displaced together with the weight part 64, a beam part 66 that can be spring-deformed to displace the weight part 64, and the movable electrode 65. A fixed electrode 67 and the like are formed. Note that a region 68 surrounded by a broken line shown in FIG. 3 is a semiconductor substrate 61 (on the lower surface side of the beam structure) in order to make the movable portion 62 movable among the beam structures partitioned by the trench 63. For example, in the SOI substrate, a region where an oxide film) is removed is shown.

このような構成のセンサチップ60では、図3に示す白抜き矢印方向の成分を含む加速度を受けると、梁部66のばね機能により、可動部62が白抜き矢印方向に変位する。そして、このときの可動電極65の変位に応じて、可動電極65と固定電極67との間の距離が変化し、両電極65,67間の静電容量が変化する。この静電容量の変化に基づいて加速度が検出される。なお、このような構成は、例えば特開2006−153482号公報などに示されるように周知であるので、本実施形態における詳細な説明を割愛する。   In the sensor chip 60 having such a configuration, when the acceleration including the component in the direction of the white arrow shown in FIG. 3 is received, the movable portion 62 is displaced in the direction of the white arrow by the spring function of the beam portion 66. Then, according to the displacement of the movable electrode 65 at this time, the distance between the movable electrode 65 and the fixed electrode 67 changes, and the capacitance between both the electrodes 65 and 67 changes. The acceleration is detected based on the change in capacitance. Such a configuration is well known as disclosed in, for example, Japanese Patent Application Laid-Open No. 2006-153482, and a detailed description thereof will be omitted.

また、半導体基板61における可動部形成面61a上であって、可動部62の形成領域よりも外周側には、バンプ50と接続されるパッド69がバンプ用パッド32に対応して、可動部62の形成された領域を取り囲むように(断続的な環状となるように)形成されている。本実施形態においては、4つのバンプ50にそれぞれ対応する4つのパッド69のうち、図3に示されるように、3つのパッド69aがバンプ50aと接続されるパッドであり、残りの1つのパッド69bがバンプ50bと接続されるパッドである。すなわち、パッド69a、バンプ50a、及びバンプ用パッド32aの接続部は、センサチップ60と回路チップ30とを電気的且つ機械的に接続しており、パッド69a、バンプ50b、及びバンプ用パッド32bの接続部は、センサチップ60と回路チップ30とを機械的に接続している。   In addition, on the movable part forming surface 61 a of the semiconductor substrate 61 and on the outer peripheral side of the movable part 62 formation region, the pads 69 connected to the bumps 50 correspond to the bump pads 32 and correspond to the movable parts 62. It is formed so as to surround the region where the film is formed (so as to form an intermittent ring). In the present embodiment, among the four pads 69 corresponding to the four bumps 50, as shown in FIG. 3, three pads 69a are pads connected to the bumps 50a, and the remaining one pad 69b. Is a pad connected to the bump 50b. That is, the connection part of the pad 69a, the bump 50a, and the bump pad 32a electrically and mechanically connects the sensor chip 60 and the circuit chip 30, and the pad 69a, the bump 50b, and the bump pad 32b. The connection part mechanically connects the sensor chip 60 and the circuit chip 30.

このように構成されるセンサ装置100では、ケース11の底部内面11aに第1の接着部材20を介して回路チップ30が固定されている。これにより、ケース11及びカバー12からなるベース部材10に衝撃などの外部応力が印加されたとしても、第1の接着部材20によって、ケース11から回路チップ30に伝達される応力を低減することができる。特に本実施形態においては、第1の接着部材20として、軟らかい接着部材を採用しているので、ケース11から回路チップ30に伝達される応力を効果的に低減することができる。   In the sensor device 100 configured as described above, the circuit chip 30 is fixed to the bottom inner surface 11 a of the case 11 via the first adhesive member 20. Thereby, even if an external stress such as an impact is applied to the base member 10 including the case 11 and the cover 12, the stress transmitted from the case 11 to the circuit chip 30 can be reduced by the first adhesive member 20. it can. In particular, in the present embodiment, since a soft adhesive member is employed as the first adhesive member 20, the stress transmitted from the case 11 to the circuit chip 30 can be effectively reduced.

また、本実施形態においては、バンプ50(バンプ50を介したバンプ用パッド32とパッド69との接続部)が回路チップ30におけるピエゾ抵抗素子形成領域33とセンサチップ60における可動部62の形成された領域62a(図2に示される破線で囲まれた領域)を取り囲むように形成されている。これによって、バンプ50(接続部)より内側の回路チップ30におけるピエゾ抵抗素子形成領域33とセンサチップ60における可動部形成領域62aが互いにリジッドになっている。すなわち、回路チップ30に応力が伝達されたとしても、回路チップ30におけるピエゾ抵抗素子形成領域33に歪みが生じにくくなっている。また、バンプ50を介してセンサチップ60に応力が伝達されたとしても、センサチップ60における可動部形成領域62aに歪みが生じにくくなっている。以上の効果により、本実施形態によれば、外部応力に基づくピエゾ抵抗素子の抵抗変動や、可動部62の変位を抑制し、ひいてはセンサ出力の変動を抑制することができる。   In the present embodiment, the bump 50 (the connection portion between the bump pad 32 and the pad 69 via the bump 50) is formed in the piezoresistive element forming region 33 in the circuit chip 30 and the movable portion 62 in the sensor chip 60. Is formed so as to surround the region 62a (region surrounded by a broken line shown in FIG. 2). As a result, the piezoresistive element forming region 33 in the circuit chip 30 inside the bump 50 (connection portion) and the movable portion forming region 62a in the sensor chip 60 are rigid. That is, even if stress is transmitted to the circuit chip 30, distortion is less likely to occur in the piezoresistive element forming region 33 in the circuit chip 30. Further, even if stress is transmitted to the sensor chip 60 via the bumps 50, the movable portion forming region 62a in the sensor chip 60 is less likely to be distorted. Due to the above effects, according to the present embodiment, it is possible to suppress the resistance fluctuation of the piezoresistive element based on the external stress and the displacement of the movable portion 62, and consequently the fluctuation of the sensor output.

また、本実施形態においては、ベース部材10が、開口部を有する有底筒状のケース11とカバー12からなり、カバー12をケース11に組み付けることで形成される閉じた内部空間13に、センサチップ60と回路チップ30が収容されている。したがって、外部から内部空間13への異物の侵入を抑制し、ひいては可動部62への異物の噛み込みを抑制することができる。また、可動部62を回路チップ30と対向させているので、これによっても、可動部62への異物の噛み込みを抑制することができる。   In the present embodiment, the base member 10 includes a bottomed cylindrical case 11 having an opening and a cover 12, and a sensor is provided in a closed internal space 13 formed by assembling the cover 12 to the case 11. A chip 60 and a circuit chip 30 are accommodated. Accordingly, it is possible to suppress the entry of foreign matter from the outside into the internal space 13, and consequently to suppress the biting of foreign matter into the movable portion 62. Moreover, since the movable part 62 is made to oppose the circuit chip 30, it can suppress the biting of the foreign material to the movable part 62 also by this.

また、本実施形態においては、第1の接着部材20を介すことにより、回路チップ30とセンサチップ60とを接続するバンプ50に伝達される応力が低減される。また、回路チップ30とケース11の配線部との接続部として、ワイヤ40を採用している。ワイヤ40は、それ自体が応力を緩和することができる。すなわち、センサチップ60と回路チップ30、及び、回路チップ30とケース11の配線部の各接続部における接続信頼性を確保することができる。   Further, in the present embodiment, the stress transmitted to the bump 50 that connects the circuit chip 30 and the sensor chip 60 is reduced through the first adhesive member 20. Further, a wire 40 is employed as a connection portion between the circuit chip 30 and the wiring portion of the case 11. The wire 40 itself can relieve stress. That is, it is possible to ensure connection reliability at each connection portion of the sensor chip 60 and the circuit chip 30 and between the circuit chip 30 and the wiring portion of the case 11.

なお、本実施形態においては、4つのバンプ用パッド32が、半導体基板31の中心70に対して点対称であって、平面矩形状のピエゾ抵抗素子形成領域33の角部にそれぞれ形成される例を示した。しかしながら、例えば図4に示されるように、4つのバンプ用パッド32が、平面矩形状のピエゾ抵抗素子形成領域33の各辺(例えば各辺の中央)に対応して形成された構成としてもよい。図4は、変形例を示す平面図である。また、中心70に対して点対称でなくとも良い。少なくともピエゾ抵抗素子形成領域33を取り囲むように断続的な環状に形成されれば良い。換言すれば、隣接するバンプ用パッド32間を繋いでなる領域71(図4における二点鎖点で囲まれた領域)内に、ピエゾ抵抗素子形成領域33が入っていれば良い。例えば、ピエゾ抵抗素子形成領域33が平面多角形状であれば、少なくともその各角部または各辺に対応してバンプ用パッド32がそれぞれ形成されれば良い。ただし、隣接するバンプ用パッド32間の距離が短いほど、バンプ用パッド32(接続部)によって取り囲まれる回路チップ30のピエゾ抵抗素子形成領域33がよりリジッドとなる。なお、バンプ用パッド32に対応するパッド69と可動部形成領域62aとの関係についても、上述のバンプ用パッド32とピエゾ抵抗素子形成領域33との関係と同様の関係を満たせばよい。   In the present embodiment, four bump pads 32 are point-symmetrical with respect to the center 70 of the semiconductor substrate 31 and are formed at the corners of the planar rectangular piezoresistive element forming region 33, respectively. showed that. However, as shown in FIG. 4, for example, four bump pads 32 may be formed corresponding to each side (for example, the center of each side) of the planar rectangular piezoresistive element forming region 33. . FIG. 4 is a plan view showing a modification. Further, it does not have to be point-symmetric with respect to the center 70. What is necessary is just to form intermittently cyclic | annular form so that the piezoresistive element formation area | region 33 may be surrounded at least. In other words, it is only necessary that the piezoresistive element formation region 33 is included in a region 71 (region surrounded by a two-dot chain line in FIG. 4) connecting the adjacent bump pads 32. For example, if the piezoresistive element forming region 33 is a planar polygonal shape, the bump pads 32 may be formed corresponding to at least each corner or each side. However, the shorter the distance between the adjacent bump pads 32, the more rigid the piezoresistive element formation region 33 of the circuit chip 30 surrounded by the bump pads 32 (connection portion). Note that the relationship between the pad 69 corresponding to the bump pad 32 and the movable portion forming region 62a may satisfy the same relationship as the relationship between the bump pad 32 and the piezoresistive element forming region 33 described above.

また、本実施形態においては、第1の接着部材20として、硬化後の状態で圧力を受けて変形する程度のヤング率(例えば数MPa程度)を有する軟らかい接着部材(例えば、シリコン系接着部材)を採用する例を示した。しかしながら、第1の接着部材20として、硬化後の状態で圧力を受けてほとんど変形しない程度のヤング率を有する接着部材を採用してもよい。このような接着部材を用いた場合でも、第1の接着部材20によって、少なからず応力を低減することができる。   In the present embodiment, the first adhesive member 20 is a soft adhesive member (for example, a silicon-based adhesive member) having a Young's modulus (for example, about several MPa) that is deformed by receiving pressure in the cured state. An example of adopting is shown. However, as the first adhesive member 20, an adhesive member having a Young's modulus that hardly undergoes deformation under pressure after being cured may be employed. Even when such an adhesive member is used, the stress can be reduced by the first adhesive member 20.

また、本実施形態においては、バンプ用パッド32、バンプ50、及びパッド69からなる4つの接続部のうち、1つが電気的な接続機能を提供しない接続部である例を示した。しかしながら、電気的な接続機能を提供する接続部のみで、ピエゾ抵抗素子形成領域33及び可動部形成領域62aを取り囲むことが可能であるならば、電気的な接続機能を提供しない接続部を不要とすることができる。すなわち、バンプ用パッド32a、バンプ50a、及びパッド69aのみで接続部を構成することもできる。
(第2実施形態)
次に、本発明の第2実施形態を、図5及び図6に基づいて説明する。図5は、第2実施形態に係るセンサ装置の概略構成を示す断面図であり、第1実施形態に示した図1に対応している。図6は、図5に示すセンサ装置において、センサチップと回路チップとの位置関係を示す平面図であり、第1実施形態に示した図2に対応している。なお、図6においては、便宜上、後述するパッド34、パッド39、及びパッド69を省略している。
Further, in the present embodiment, an example is shown in which one of the four connection portions including the bump pad 32, the bump 50, and the pad 69 is a connection portion that does not provide an electrical connection function. However, if it is possible to surround the piezoresistive element formation region 33 and the movable portion formation region 62a with only a connection portion that provides an electrical connection function, a connection portion that does not provide an electrical connection function is unnecessary. can do. In other words, the connection portion can be configured by only the bump pad 32a, the bump 50a, and the pad 69a.
(Second Embodiment)
Next, 2nd Embodiment of this invention is described based on FIG.5 and FIG.6. FIG. 5 is a cross-sectional view showing a schematic configuration of the sensor device according to the second embodiment, and corresponds to FIG. 1 shown in the first embodiment. FIG. 6 is a plan view showing a positional relationship between the sensor chip and the circuit chip in the sensor device shown in FIG. 5, and corresponds to FIG. 2 shown in the first embodiment. In FIG. 6, a pad 34, a pad 39, and a pad 69, which will be described later, are omitted for convenience.

第2実施形態に係るセンサ装置100は、第1実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、第1実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。   Since the sensor device 100 according to the second embodiment is often in common with that according to the first embodiment, a detailed description of the common parts will be omitted below, and different parts will be described mainly. In addition, the same code | symbol shall be provided to the element same as the element shown in 1st Embodiment.

第1実施形態では、回路チップ30が1チップである例を示した。これに対し、本実施形態においては、回路チップ30として、デジタルチップ35とアナログチップ36の2チップを有している。そして、ベース部材10とセンサチップ60との間で、ベース部材10側にデジタルチップ35、センサチップ60側にアナログチップ36となるように、2チップ35,36が積層されている点を特徴とする。   In the first embodiment, an example in which the circuit chip 30 is one chip has been described. On the other hand, in the present embodiment, the circuit chip 30 has two chips, a digital chip 35 and an analog chip 36. And, between the base member 10 and the sensor chip 60, two chips 35 and 36 are laminated so that the digital chip 35 is formed on the base member 10 side and the analog chip 36 is formed on the sensor chip 60 side. To do.

デジタルチップ35は、センサチップ60の処理回路のうち、デジタル回路部分がシリコン基板などの半導体基板37に形成されたものである。この半導体基板37(デジタルチップ35)は、ケース11の底部内面11aに第1の接着部材20を介して接着固定されている。また、半導体基板37における第1の接着部材20との接着面37aの裏面37b側には、デジタルチップ35とアナログチップ36とを積層状態で固定する第3の接着部材21が配置されている。また、図6に示されるように、平面略矩形状のデジタルチップ35は、平面略矩形状のアナログチップ36よりも大きく、アナログチップ36の外周端がデジタルチップ35の外周端よりも内側となっている。そして、半導体基板37の裏面37b上における第3の接着部材21との接着部位よりも外周側に、パッド34が形成されている。このパッド34は、第1実施形態で示したように、ワイヤ40を介して、ケース11に形成された配線部と電気的に接続されている。また、半導体基板37における裏面37bであって、第3の接着部材21との接着部位よりも外周側には、ワイヤ41を介してアナログチップ36とデジタルチップ35とを電気的に接続するパッド(図示略)も形成されている。   The digital chip 35 is obtained by forming a digital circuit portion of a processing circuit of the sensor chip 60 on a semiconductor substrate 37 such as a silicon substrate. The semiconductor substrate 37 (digital chip 35) is bonded and fixed to the bottom inner surface 11a of the case 11 via the first bonding member 20. A third adhesive member 21 that fixes the digital chip 35 and the analog chip 36 in a stacked state is disposed on the back surface 37 b side of the adhesive surface 37 a with the first adhesive member 20 in the semiconductor substrate 37. As shown in FIG. 6, the digital chip 35 having a substantially rectangular plane is larger than the analog chip 36 having a substantially rectangular plane, and the outer peripheral end of the analog chip 36 is inside the outer peripheral end of the digital chip 35. ing. A pad 34 is formed on the outer peripheral side of the back surface 37 b of the semiconductor substrate 37 with respect to the bonding portion with the third bonding member 21. As shown in the first embodiment, the pad 34 is electrically connected to the wiring portion formed in the case 11 via the wire 40. Further, on the back surface 37 b of the semiconductor substrate 37, on the outer peripheral side of the bonding portion with the third bonding member 21, a pad (for electrically connecting the analog chip 36 and the digital chip 35 through the wire 41 ( (Not shown) is also formed.

第3の接着部材21は、デジタルチップ35とアナログチップ36とを接着固定するものである。その構成材料や形態は、デジタルチップ35をアナログチップ36に接着固定できるものであれば特に限定されるものではない。有機系成分のみでも良いし、有機系成分に無機系成分や金属成分を混入させたもの(例えば銀ペースト)を用いても良い。本実施形態においては、第3の接着部材21として、第1の接着部材20と同一の接着部材(硬化後の状態で圧力を受けて変形する程度のヤング率(例えば数MPa程度)を有する軟らかい接着部材)を採用している。   The third adhesive member 21 is for bonding and fixing the digital chip 35 and the analog chip 36. The constituent material and form are not particularly limited as long as the digital chip 35 can be bonded and fixed to the analog chip 36. Only an organic component may be used, or an organic component mixed with an inorganic component or a metal component (for example, a silver paste) may be used. In the present embodiment, the third adhesive member 21 is the same adhesive member as the first adhesive member 20 (soft modulus having a Young's modulus (for example, about several MPa) that is deformed by receiving pressure in the cured state) Adhesive member) is adopted.

アナログチップ36は、センサチップ60の処理回路のうち、アナログ回路部分がシリコン基板などの半導体基板38に形成されたものであり、アナログ回路を構成する素子として、ピエゾ抵抗素子が含まれている。この半導体基板38における第3の接着部材21との接着面38aの裏面38bには、バンプ50を介してセンサチップ60と接続される複数のバンプ用パッド32が形成されている。また、半導体基板38における裏面38b側には、半導体基板38の歪みの影響を受けて抵抗値が変化する複数のピエゾ抵抗素子(例えば拡散抵抗)が一部分に集約されて形成されている。そして、半導体基板38の裏面38b(以下、ピエゾ抵抗素子形成面38bと示す)において、このピエゾ抵抗素子形成領域33を取り囲むように(断続的な環状となるように)複数のバンプ用パッド32が形成されている。   In the analog chip 36, the analog circuit portion of the processing circuit of the sensor chip 60 is formed on a semiconductor substrate 38 such as a silicon substrate, and a piezoresistive element is included as an element constituting the analog circuit. A plurality of bump pads 32 connected to the sensor chip 60 via the bumps 50 are formed on the back surface 38 b of the bonding surface 38 a with the third bonding member 21 in the semiconductor substrate 38. A plurality of piezoresistive elements (for example, diffused resistors) whose resistance values change under the influence of the distortion of the semiconductor substrate 38 are collectively formed on the back surface 38 b side of the semiconductor substrate 38. A plurality of bump pads 32 are formed so as to surround the piezoresistive element formation region 33 (so as to form an intermittent ring) on the back surface 38b (hereinafter, referred to as a piezoresistive element formation surface 38b) of the semiconductor substrate 38. Is formed.

本実施形態においては、図6に示されるように、平面矩形状の半導体基板38において、中心72を含む略平面矩形状の一部領域がピエゾ抵抗素子形成領域33となっている。そして、ピエゾ抵抗素子形成領域33の外周側において半導体基板38の中心72に対して点対称となるように、4つのバンプ用パッド32(32a、32b)が、第1実施形態同様に形成されている。   In the present embodiment, as shown in FIG. 6, in the planar rectangular semiconductor substrate 38, a substantially planar rectangular partial region including the center 72 is a piezoresistive element forming region 33. Then, four bump pads 32 (32a, 32b) are formed in the same manner as in the first embodiment so as to be point-symmetric with respect to the center 72 of the semiconductor substrate 38 on the outer peripheral side of the piezoresistive element forming region 33. Yes.

また、図5及び図6に示されるように、平面略矩形状のアナログチップ36は、平面略矩形状のセンサチップ60よりも大きく、センサチップ60の外周端がアナログチップ36の外周端よりも内側となっている。そして、半導体基板38のピエゾ抵抗素子形成面38bにおけるバンプ用パッド32よりも外周側に、パッド39が形成されている。このパッド39は、ワイヤ41を介して半導体基板37に形成されたパッド(図示略)と接続される。   As shown in FIGS. 5 and 6, the planar substantially rectangular analog chip 36 is larger than the planar substantially rectangular sensor chip 60, and the outer peripheral end of the sensor chip 60 is larger than the outer peripheral end of the analog chip 36. It is inside. A pad 39 is formed on the outer peripheral side of the bump pad 32 on the piezoresistive element forming surface 38 b of the semiconductor substrate 38. The pad 39 is connected to a pad (not shown) formed on the semiconductor substrate 37 via the wire 41.

このように構成される回路チップ30(半導体基板31)のピエゾ抵抗素子形成面38b上には、バンプ50を介してセンサチップ60が積層されている。バンプ50及びセンサチップ60については第1実施形態と同じである。   On the piezoresistive element forming surface 38b of the circuit chip 30 (semiconductor substrate 31) configured as described above, the sensor chip 60 is stacked via the bumps 50. The bump 50 and the sensor chip 60 are the same as those in the first embodiment.

このように、本実施形態に係るセンサ装置100では、ケース11の底部内面11aに第1の接着部材20を介して半導体基板37(デジタルチップ35)が固定され、第3の接着部材21を介して、デジタルチップ35上に、アナログチップ36が固定されている。これにより、ケース11及びカバー12からなるベース部材10に衝撃などの外部応力が印加されたとしても、第1の接着部材20によって、ケース11からデジタルチップ35に伝達される応力を低減することができる。さらには、第3の接着部材21によって、デジタルチップ35からアナログチップ36に伝達される応力を低減することができる。すなわち、第1の接着部材20と第3の接着部材21とを介すことにより、ベース部材10からピエゾ抵抗素子が形成されたアナログチップ36に伝達される応力を効果的に低減することができる。また、本実施形態においては、第1の接着部材20及び第3の接着部材21として、軟らかい接着部材を採用している。したがって、ケース11からデジタルチップ35を経由してアナログチップ36に伝達される応力をより効果的に低減することができる。   As described above, in the sensor device 100 according to the present embodiment, the semiconductor substrate 37 (digital chip 35) is fixed to the bottom inner surface 11a of the case 11 via the first adhesive member 20, and the third adhesive member 21 is interposed therebetween. An analog chip 36 is fixed on the digital chip 35. Thereby, even if an external stress such as an impact is applied to the base member 10 including the case 11 and the cover 12, the stress transmitted from the case 11 to the digital chip 35 can be reduced by the first adhesive member 20. it can. Furthermore, the stress transmitted from the digital chip 35 to the analog chip 36 can be reduced by the third adhesive member 21. That is, the stress transmitted from the base member 10 to the analog chip 36 on which the piezoresistive element is formed can be effectively reduced by passing through the first adhesive member 20 and the third adhesive member 21. . In the present embodiment, soft adhesive members are employed as the first adhesive member 20 and the third adhesive member 21. Therefore, the stress transmitted from the case 11 to the analog chip 36 via the digital chip 35 can be reduced more effectively.

また、本実施形態においては、第1実施形態と同様に、バンプ50がアナログチップ36におけるピエゾ抵抗素子形成領域33とセンサチップ60における可動部62の形成された領域62a(図6に示される破線で囲まれた領域)を取り囲むように形成されている。これによって、バンプ50(接続部)より内側のアナログチップ36におけるピエゾ抵抗素子形成領域33とセンサチップ60における可動部形成領域62aが互いにリジッドになっている。すなわち、アナログチップ36に応力が伝達されたとしても、アナログチップ36におけるピエゾ抵抗素子形成領域33に歪みが生じにくくなっている。また、バンプ50を介してセンサチップ60に応力が伝達されたとしても、センサチップ60における可動部形成領域62aに歪みが生じにくくなっている。以上の効果により、本実施形態によれば、外部応力に基づくピエゾ抵抗素子の抵抗変動や、可動部62の変位を第1実施形態に比べてより効果的に抑制し、ひいてはセンサ出力の変動を第1実施形態に比べてより効果的に抑制することができる。   Further, in the present embodiment, as in the first embodiment, the bump 50 is a region 62a in which the movable portion 62 is formed in the piezoresistive element formation region 33 in the analog chip 36 and the sensor chip 60 (broken line shown in FIG. 6). (Region surrounded by). As a result, the piezoresistive element formation region 33 in the analog chip 36 inside the bump 50 (connection portion) and the movable portion formation region 62a in the sensor chip 60 are rigid. That is, even if stress is transmitted to the analog chip 36, distortion is less likely to occur in the piezoresistive element forming region 33 in the analog chip 36. Further, even if stress is transmitted to the sensor chip 60 via the bumps 50, the movable portion forming region 62a in the sensor chip 60 is less likely to be distorted. Due to the above effects, according to the present embodiment, the resistance variation of the piezoresistive element based on the external stress and the displacement of the movable portion 62 are more effectively suppressed compared to the first embodiment, and the variation of the sensor output is consequently reduced. It can suppress more effectively compared with 1st Embodiment.

また、本実施形態においては、センサチップ60の処理回路のうち、デジタル回路部分を半導体基板37に形成してデジタルチップ35とし、アナログ回路部分を半導体基板38に形成してアナログチップ36としている。これにより、処理回路が半導体基板31に集積された第1実施形態の構成に比べて、回路チップ30とセンサチップ60の積層方向に垂直な方向における回路チップ30の大きさが小さくなっている。すなわち、ベース部材10(ケース11)からの第1の接着部材20を介した応力の伝達範囲が、第1実施形態よりも狭くなっている。また、第1の接着部材20を介したケース11とデジタルチップ35との接着面積よりも、第3の接着部材21を介したデジタルチップ35とアナログチップ36との接着面積のほうが狭くなっている。すなわち、デジタルチップ35とアナログチップ36との間の応力伝達範囲がさらに狭くなっている。したがって、これらの効果により、ピエゾ抵抗素子が形成されたアナログチップ36に伝達される応力を効果的に低減することができる。また、バンプ50を介してアナログチップ36と接続されたセンサチップ60に伝達される応力も効果的に低減することができる。さらに、デジタルチップ35とケース11との接着面積のほうがアナログチップ36とデジタルチップ35との接着面積よりも大きいので、ケース11とデジタルチップ35とのワイヤボンディングの際の安定性を確保することができる。   In the present embodiment, among the processing circuits of the sensor chip 60, the digital circuit portion is formed on the semiconductor substrate 37 as the digital chip 35, and the analog circuit portion is formed on the semiconductor substrate 38 as the analog chip 36. Thereby, the size of the circuit chip 30 in the direction perpendicular to the stacking direction of the circuit chip 30 and the sensor chip 60 is smaller than that of the configuration of the first embodiment in which the processing circuit is integrated on the semiconductor substrate 31. That is, the transmission range of stress from the base member 10 (case 11) via the first adhesive member 20 is narrower than that of the first embodiment. Further, the bonding area between the digital chip 35 and the analog chip 36 via the third bonding member 21 is narrower than the bonding area between the case 11 and the digital chip 35 via the first bonding member 20. . That is, the stress transmission range between the digital chip 35 and the analog chip 36 is further narrowed. Therefore, the stress transmitted to the analog chip 36 in which the piezoresistive element is formed can be effectively reduced by these effects. Further, the stress transmitted to the sensor chip 60 connected to the analog chip 36 via the bump 50 can be effectively reduced. Furthermore, since the bonding area between the digital chip 35 and the case 11 is larger than the bonding area between the analog chip 36 and the digital chip 35, it is possible to ensure stability during wire bonding between the case 11 and the digital chip 35. it can.

また、本実施形態においては、回路チップ30としてのデジタルチップ35とアナログチップ36のうち、デジタルチップ35をベース部材10(ケース11)側に接着している。したがって、クロック信号などによって可動部62が誤作動することを抑制することができる。   In the present embodiment, of the digital chip 35 and the analog chip 36 as the circuit chip 30, the digital chip 35 is bonded to the base member 10 (case 11) side. Therefore, it is possible to suppress the malfunction of the movable part 62 due to the clock signal or the like.

また、本実施形態においては、第1の接着部材20及び第3の接着部材21を介すことにより、アナログチップ36とセンサチップ60とを接続するバンプ50に伝達される応力が低減される。また、デジタルチップ35とケース11の配線部との接続、及び、アナログチップ36とデジタルチップ35との接続部として、ワイヤ40、41をそれぞれ採用している。ワイヤ40、41は、それ自体が応力を緩和することができる。すなわち、センサチップ60とアナログチップ36、アナログチップ36とデジタルチップ35、及びデジタルチップ35とケース11の配線部の各接続部における接続信頼性を確保することができる。   In the present embodiment, the stress transmitted to the bumps 50 connecting the analog chip 36 and the sensor chip 60 is reduced through the first adhesive member 20 and the third adhesive member 21. Further, wires 40 and 41 are employed as a connection between the digital chip 35 and the wiring part of the case 11 and a connection part between the analog chip 36 and the digital chip 35, respectively. The wires 40 and 41 themselves can relieve stress. That is, it is possible to ensure connection reliability at each connection portion of the sensor chip 60 and the analog chip 36, the analog chip 36 and the digital chip 35, and the digital chip 35 and the wiring portion of the case 11.

なお、本実施形態においては、第3の接着部材21として、第1の接着部材20と同一の接着部材を採用する例を示した。しかしながら、第3の接着部材21として、第1の接着部材20とは異なる接着部材を採用しても良い。
(第3実施形態)
次に、本発明の第3実施形態を、図7に基づいて説明する。図7は、第3実施形態に係るセンサ装置の概略構成を示す断面図である。
In the present embodiment, an example in which the same adhesive member as the first adhesive member 20 is employed as the third adhesive member 21 has been described. However, an adhesive member different from the first adhesive member 20 may be adopted as the third adhesive member 21.
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIG. FIG. 7 is a cross-sectional view illustrating a schematic configuration of the sensor device according to the third embodiment.

第3実施形態に係るセンサ装置は、上述した各実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、上述した各実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。   Since the sensor device according to the third embodiment is often in common with those according to the above-described embodiments, detailed description of the common parts will be omitted, and different parts will be described mainly. In addition, the same code | symbol shall be provided to the element same as the element shown to each embodiment mentioned above.

例えば第2実施形態においては、センサチップ60が、バンプ50を介して、回路チップ30を構成するアナログチップ36に固定される例を示した。これに対し、本実施形態においては、図7に示されるように、バンプ50だけでなく、可動部62の可動を妨げないように配置された第2の接着部材22を介して、センサチップ60が回路チップ30を構成するアナログチップ36に固定されている点を第1の特徴とする。そして、第1の接着部材20及び第3の接着部材21の少なくとも一方が、第2の接着部材22よりも硬化後のヤング率が低い(軟らかい)点を第2の特徴とする。   For example, in the second embodiment, an example is shown in which the sensor chip 60 is fixed to the analog chip 36 constituting the circuit chip 30 via the bumps 50. On the other hand, in the present embodiment, as shown in FIG. 7, the sensor chip 60 is disposed not only via the bump 50 but also through the second adhesive member 22 arranged so as not to hinder the movement of the movable portion 62. Is fixed to the analog chip 36 constituting the circuit chip 30 as a first feature. The second feature is that at least one of the first adhesive member 20 and the third adhesive member 21 has a lower Young's modulus after curing (softer) than the second adhesive member 22.

第2の接着部材22は、バンプ50とともに、センサチップ60と回路チップ30(アナログチップ36)とを機械的に接続するものである。その構成材料や形態は、センサチップ60を回路チップ30(アナログチップ36)に接着固定できるものであれば特に限定されるものではない。本実施形態においては、第2の接着部材22として、図7に示されるように、可動部62の可動を妨げないようにセンサチップ60側に凹部が形成されたフィルム状の接着部材を採用している。このような第2の接着部材22は、本出願人による特開2006−189418号公報などに記載されているので、詳細な説明は割愛する。   The second adhesive member 22 mechanically connects the sensor chip 60 and the circuit chip 30 (analog chip 36) together with the bumps 50. The constituent material and form are not particularly limited as long as the sensor chip 60 can be bonded and fixed to the circuit chip 30 (analog chip 36). In the present embodiment, as the second adhesive member 22, as shown in FIG. 7, a film-like adhesive member having a recess formed on the sensor chip 60 side so as not to hinder the movement of the movable portion 62 is employed. ing. Such a second adhesive member 22 is described in, for example, Japanese Patent Application Laid-Open No. 2006-189418 by the present applicant, and thus a detailed description thereof is omitted.

また、本実施形態においては、図7に示されるように、複数のバンプ50の周囲に第2の接着部材22が配置され、バンプ50(バンプ50を介したバンプ用パッド32とパッド69との接続部)が第2の接着部材22によって封止されている。また、第2の接着部材22が、半導体基板38のピエゾ抵抗素子形成面38b上(半導体基板61の可動部形成面61a上)において、可動部62を取り囲むように環状に配置され、第2の接着部材22によって可動部62が封止されている。そして、半導体基板38のピエゾ抵抗素子形成面38bにおける第2の接着部材22の配置部位よりも外周側に、パッド39が形成されている。   Further, in the present embodiment, as shown in FIG. 7, the second adhesive member 22 is disposed around the plurality of bumps 50, and the bump 50 (the bump pad 32 and the pad 69 via the bump 50 are arranged). The connection portion is sealed by the second adhesive member 22. Further, the second adhesive member 22 is annularly disposed on the piezoresistive element forming surface 38b of the semiconductor substrate 38 (on the movable portion forming surface 61a of the semiconductor substrate 61) so as to surround the movable portion 62, and the second adhesive member 22 The movable part 62 is sealed by the adhesive member 22. A pad 39 is formed on the outer peripheral side of the piezoresistive element forming surface 38 b of the semiconductor substrate 38 with respect to the arrangement site of the second adhesive member 22.

また、本実施形態においては、第1の接着部材20及び第3の接着部材21が同一の接着部材からなり、該接着部材として、第2の接着部材22よりも硬化後のヤング率の低い接着部材を採用している。具体的には、第1の接着部材20及び第3の接着部材21として、硬化後の状態で圧力を受けて変形する程度のヤング率を有する軟らかい接着部材を採用し、第2の接着部材22として、硬化後の状態で圧力を受けて殆ど変形しない程度のヤング率を有する接着部材を採用している。   In the present embodiment, the first adhesive member 20 and the third adhesive member 21 are made of the same adhesive member, and the adhesive member has a lower Young's modulus after curing than the second adhesive member 22. The material is adopted. Specifically, as the first adhesive member 20 and the third adhesive member 21, a soft adhesive member having a Young's modulus that is deformed by receiving pressure in the cured state is adopted, and the second adhesive member 22 is used. As an adhesive member, the adhesive member has a Young's modulus that hardly deforms when subjected to pressure in a cured state.

このように本実施形態に係るセンサ装置100によれば、センサチップ60が、バンプ50及び第2の接着部材22を介して、回路チップ30(アナログチップ36)に固定されている。したがって、センサチップ60と回路チップ30との接続において、上述した実施形態よりも高い機械的強度を確保することができる。特に本実施形態においては、バンプ50の周囲に第2の接着部材22が配置されているので、バンプ50を介した接続部の接続信頼性を向上させることができる。また、第2の接着部材22によって、バンプ50を腐食などから保護することもできる。さらには、環状に配置された第2の接着部材22によって可動部62が封止されているので、可動部62への異物の噛み込みを抑制することができる。   Thus, according to the sensor device 100 according to the present embodiment, the sensor chip 60 is fixed to the circuit chip 30 (analog chip 36) via the bump 50 and the second adhesive member 22. Therefore, in the connection between the sensor chip 60 and the circuit chip 30, higher mechanical strength than that of the above-described embodiment can be ensured. In particular, in the present embodiment, since the second adhesive member 22 is disposed around the bump 50, the connection reliability of the connection portion via the bump 50 can be improved. Further, the bumps 50 can be protected from corrosion by the second adhesive member 22. Furthermore, since the movable part 62 is sealed by the second adhesive member 22 arranged in an annular shape, it is possible to suppress biting of foreign matter into the movable part 62.

また、本実施形態においては、バンプ50の周囲を被覆しつつ、可動部62を取り囲むように、第2の接着部材22が環状に配置されている。これにより、アナログチップ36に応力が伝達されたとしても、アナログチップ36におけるピエゾ抵抗素子形成領域33に、上述した実施形態よりも歪みが生じにくくなっている。   In the present embodiment, the second adhesive member 22 is annularly disposed so as to surround the movable portion 62 while covering the periphery of the bump 50. Thereby, even if stress is transmitted to the analog chip 36, distortion is less likely to occur in the piezoresistive element forming region 33 in the analog chip 36 than in the above-described embodiment.

また、第1の接着部材20及び第3の接着部材21として、第2の接着部材22よりも硬化後のヤング率の低い接着部材を採用している。すなわち、ベース部材10(ケース11)からピエゾ抵抗素子の形成されたアナログチップ36に伝達される応力をより効果的に低減することができる。すなわち、本実施形態に係るセンサ装置100では、これらの効果によって、外部応力に基づくピエゾ抵抗素子の抵抗変動や可動部62の変位を抑制し、ひいてはセンサ出力の変動を抑制することができる。   Further, as the first adhesive member 20 and the third adhesive member 21, adhesive members having a lower Young's modulus after curing than the second adhesive member 22 are employed. That is, the stress transmitted from the base member 10 (case 11) to the analog chip 36 on which the piezoresistive element is formed can be more effectively reduced. That is, in the sensor device 100 according to the present embodiment, due to these effects, it is possible to suppress the resistance fluctuation of the piezoresistive element and the displacement of the movable part 62 based on the external stress, and consequently the fluctuation of the sensor output.

なお、本実施形態においては、第1の接着部材20及び第3の接着部材21として、第2の接着部材22よりも硬化後のヤング率の低い接着部材を採用する例を示した。しかしながら、第1の接着部材20及び第3の接着部材21として、第2の接着部材22よりも硬化後のヤング率の高い接着部材もしくはヤング率の等しい接着部材を採用しても良い。応力低減の観点からは、第1の接着部材20及び第3の接着部材21の少なくとも一方(より好ましくは両接着部材20,21)として、第2の接着部材22よりも硬化後のヤング率の低い接着部材を採用すると良い。   In the present embodiment, an example in which an adhesive member having a lower Young's modulus after curing than the second adhesive member 22 is adopted as the first adhesive member 20 and the third adhesive member 21 is shown. However, as the first adhesive member 20 and the third adhesive member 21, an adhesive member having a higher Young's modulus after curing than the second adhesive member 22 or an adhesive member having the same Young's modulus may be employed. From the viewpoint of stress reduction, at least one of the first adhesive member 20 and the third adhesive member 21 (more preferably both adhesive members 20, 21) has a Young's modulus after curing as compared with the second adhesive member 22. A low adhesive member may be employed.

また、本実施形態においては、第2の接着部材22によって、バンプ50が封止されるとともに可動部62も封止される例を示した。しかしながら、第2の接着部材22によって可動部62が封止されない配置としても良いし、バンプ50が封止されない配置としてもよい。また、第2の接着部材22としても、凹部が形成されたフィルム状の接着部材に限定されるものではない。   In the present embodiment, the example in which the bumps 50 are sealed and the movable portion 62 is sealed by the second adhesive member 22 has been described. However, the movable portion 62 may not be sealed by the second adhesive member 22, or the bump 50 may not be sealed. Further, the second adhesive member 22 is not limited to a film-like adhesive member having a recess.

また、本実施形態においては、第2実施形態に示した構成に対して、第2の接着部材22を適用する例を示した。しかしながら、第1実施形態に示した構成や各実施形態の変形例に対して第2の接着部材22を適用しても良い。なお、回路チップ30が第1実施形態に示すように1チップで構成される場合には、第1の接着部材20として、第2の接着部材22よりも硬化後のヤング率の低い接着部材を採用すると良い。   Moreover, in this embodiment, the example which applies the 2nd adhesion member 22 with respect to the structure shown in 2nd Embodiment was shown. However, you may apply the 2nd adhesive member 22 with respect to the structure shown in 1st Embodiment, and the modification of each embodiment. In the case where the circuit chip 30 is constituted by one chip as shown in the first embodiment, an adhesive member having a lower Young's modulus after curing than the second adhesive member 22 is used as the first adhesive member 20. Adopt it.

以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。   The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.

本実施形態においては、ベース部材10が、ケース11とカバー12からなる例を示した。しかしながら、ベース部材10としては、回路チップ30とセンサチップ60が積層状態で固定されるものであれば特に限定されるものではない。例えば、ケース11のみを採用しても良いし、平板状のベース部材10を採用することもできる。   In the present embodiment, an example in which the base member 10 includes a case 11 and a cover 12 is shown. However, the base member 10 is not particularly limited as long as the circuit chip 30 and the sensor chip 60 are fixed in a stacked state. For example, only the case 11 may be employed, or a flat base member 10 may be employed.

本実施形態においては、センサチップ60として加速度センサチップの例を示した。しかしながら、センサチップ60として、一面側に力学量により変位する可動部が形成されたセンサチップであれば採用することができる。例えば、上記以外にも、周知の角速度センサチップを採用することができる。   In the present embodiment, an example of an acceleration sensor chip is shown as the sensor chip 60. However, as the sensor chip 60, any sensor chip in which a movable part that is displaced by a mechanical amount is formed on one surface side can be adopted. For example, in addition to the above, a known angular velocity sensor chip can be employed.

第1実施形態に係るセンサ装置の概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the sensor apparatus which concerns on 1st Embodiment. 図1に示すセンサ装置において、センサチップと回路チップとの位置関係を示す平面図である。FIG. 2 is a plan view showing a positional relationship between a sensor chip and a circuit chip in the sensor device shown in FIG. 1. センサチップの概略構成を示す平面図である。It is a top view which shows schematic structure of a sensor chip. バンプ用パッドの配置の変形例を示す平面図である。It is a top view which shows the modification of arrangement | positioning of the pad for bumps. 第2実施形態に係るセンサ装置の概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the sensor apparatus which concerns on 2nd Embodiment. 図5に示すセンサ装置において、センサチップと回路チップとの位置関係を示す平面図である。FIG. 6 is a plan view showing a positional relationship between a sensor chip and a circuit chip in the sensor device shown in FIG. 5. 第3実施形態に係るセンサ装置の概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the sensor apparatus which concerns on 3rd Embodiment.

符号の説明Explanation of symbols

10・・・ベース部材
20・・・第1の接着部材
21・・・第3の接着部材
22・・・第2の接着部材
30・・・回路チップ
33・・・ピエゾ抵抗素子形成領域
35・・・デジタルチップ
36・・・アナログチップ
50・・・バンプ
60・・・センサチップ
62・・・可動部
100・・・センサ装置
DESCRIPTION OF SYMBOLS 10 ... Base member 20 ... 1st adhesive member 21 ... 3rd adhesive member 22 ... 2nd adhesive member 30 ... Circuit chip 33 ... Piezoresistive element formation area 35. .... Digital chip 36 ... Analog chip 50 ... Bump 60 ... Sensor chip 62 ... Movable part 100 ... Sensor device

Claims (10)

一面に可動部を有するセンサチップと、
回路部を構成するピエゾ抵抗素子が一面側に形成され、前記センサチップと電気的に接続された回路チップと、
前記センサチップと前記回路チップとが互いに積層された状態で固定されるベース部材と、を備えるセンサ装置であって、
前記センサチップは、前記可動部を前記回路チップのピエゾ抵抗素子形成面に対向させた状態で、前記可動部を取り囲むように配置された複数のバンプを介して、前記回路チップに固定され、
前記回路チップは、前記ピエゾ抵抗素子形成面の裏面を対向面として、前記ベース部材に第1の接着部材を介して固定され、前記ピエゾ抵抗素子形成面における前記バンプによって取り囲まれた領域内に、前記ピエゾ抵抗素子が形成されていることを特徴とするセンサ装置。
A sensor chip having a movable part on one surface;
A circuit chip in which a piezoresistive element constituting a circuit unit is formed on one surface side and electrically connected to the sensor chip;
A base member fixed in a state where the sensor chip and the circuit chip are stacked on each other,
The sensor chip is fixed to the circuit chip via a plurality of bumps arranged so as to surround the movable part in a state where the movable part is opposed to a piezoresistive element forming surface of the circuit chip.
The circuit chip is fixed to the base member via a first adhesive member with the back surface of the piezoresistive element forming surface as an opposing surface, and in a region surrounded by the bumps on the piezoresistive element forming surface, A sensor device, wherein the piezoresistive element is formed.
前記センサチップは、前記複数のバンプとともに、絶縁性を有する第2の接着部材を介して前記回路チップのピエゾ抵抗素子形成面に固定されており、
前記第2の接着部材は、前記可動部に対して離間されていることを特徴とする請求項1に記載のセンサ装置。
The sensor chip, together with the plurality of bumps, is fixed to the piezoresistive element forming surface of the circuit chip via a second adhesive member having insulation,
The sensor device according to claim 1, wherein the second adhesive member is separated from the movable portion.
前記複数のバンプは、前記第2の接着部材によって封止されていることを特徴とする請求項2に記載のセンサ装置。   The sensor device according to claim 2, wherein the plurality of bumps are sealed by the second adhesive member. 前記第2の接着部材により環状に封止され、前記第2の接着部材よりも内周側に位置する前記可動部が封止されていることを特徴とする請求項2又は請求項3に記載のセンサ装置。   The said movable part which is sealed cyclically | annularly by the said 2nd adhesion member and is located in the inner peripheral side rather than the said 2nd adhesion member is sealed, The Claim 2 or Claim 3 characterized by the above-mentioned. Sensor device. 前記第1の接着部材は、前記第2の接着部材よりも硬化後のヤング率が低いことを特徴とする請求項2〜4いずれか1項に記載のセンサ装置。   5. The sensor device according to claim 2, wherein the first adhesive member has a lower Young's modulus after curing than the second adhesive member. 前記回路チップとして、一面に前記ピエゾ抵抗素子が形成されたアナログチップと、前記アナログチップと電気的に接続されたデジタルチップとを有し、
前記アナログチップは、前記ピエゾ抵抗素子形成面の裏面を対向面として、前記第3の接着部材を介して前記デジタルチップ上に固定され、
前記デジタルチップは前記第3の接着部材との接触面の裏面を対向面として、前記ベース部材上に前記第1の接着部材を介して固定されていることを特徴とする請求項2〜5いずれか1項に記載のセンサ装置。
The circuit chip includes an analog chip in which the piezoresistive element is formed on one surface, and a digital chip electrically connected to the analog chip,
The analog chip is fixed on the digital chip via the third adhesive member with the back surface of the piezoresistive element forming surface as an opposing surface,
6. The digital chip is fixed on the base member via the first adhesive member with the back surface of the contact surface with the third adhesive member as an opposing surface. The sensor device according to claim 1.
前記第3の接着部材は、前記第2の接着部材よりも硬化後のヤング率が低いことを特徴とする請求項6に記載のセンサ装置。   The sensor device according to claim 6, wherein the third adhesive member has a lower Young's modulus after curing than the second adhesive member. 前記回路チップとして、一面に前記ピエゾ抵抗素子が形成されたアナログチップと、前記アナログチップと電気的に接続されたデジタルチップとを有し、
前記アナログチップは、前記ピエゾ抵抗素子形成面の裏面を対向面として、第3の接着部材を介して前記デジタルチップ上に固定され、
前記デジタルチップは前記第3の接着部材との接触面の裏面を対向面として、前記ベース部材上に前記第1の接着部材を介して固定されていることを特徴とする請求項1に記載のセンサ装置。
The circuit chip includes an analog chip in which the piezoresistive element is formed on one surface, and a digital chip electrically connected to the analog chip,
The analog chip is fixed on the digital chip via a third adhesive member with the back surface of the piezoresistive element forming surface as a facing surface,
The digital chip is fixed on the base member via the first adhesive member with the back surface of the contact surface with the third adhesive member as an opposing surface. Sensor device.
前記デジタルチップにおける前記第3の接着部材との接着面積が、前記ベース部材における前記第1の接着部材との接着面積よりも狭いことを特徴とする請求項6〜8いずれか1項に記載のセンサ装置。   The adhesion area with the said 3rd adhesion member in the said digital chip is narrower than the adhesion area with the said 1st adhesion member in the said base member, The any one of Claims 6-8 characterized by the above-mentioned. Sensor device. 前記ベース部材として、一面に開口部を有し、内面に前記センサチップおよび前記回路チップが固定される有底筒状のケースと、前記ケース内に前記センサチップおよび前記回路チップが収容された状態で前記開口部を閉塞するカバーと、を有することを特徴とする請求項1〜9いずれか1項に記載のセンサ装置。   As the base member, a bottomed cylindrical case having an opening on one surface and the sensor chip and the circuit chip being fixed on the inner surface, and the sensor chip and the circuit chip are accommodated in the case The sensor device according to claim 1, further comprising: a cover that closes the opening.
JP2007274297A 2007-10-22 2007-10-22 Sensor device Expired - Fee Related JP4973443B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007274297A JP4973443B2 (en) 2007-10-22 2007-10-22 Sensor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007274297A JP4973443B2 (en) 2007-10-22 2007-10-22 Sensor device

Publications (2)

Publication Number Publication Date
JP2009103530A true JP2009103530A (en) 2009-05-14
JP4973443B2 JP4973443B2 (en) 2012-07-11

Family

ID=40705341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007274297A Expired - Fee Related JP4973443B2 (en) 2007-10-22 2007-10-22 Sensor device

Country Status (1)

Country Link
JP (1) JP4973443B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011017628A (en) * 2009-07-09 2011-01-27 Denso Corp Dynamic quantity sensor and method of manufacturing the same
WO2011062242A1 (en) * 2009-11-19 2011-05-26 大日本印刷株式会社 Sensor device and method of manufacture thereof
JP2011179941A (en) * 2010-03-01 2011-09-15 Seiko Epson Corp Sensor device and method of manufacturing the same, and motion sensor and method of manufacturing the same
JP2012078103A (en) * 2010-09-30 2012-04-19 Seiko Epson Corp Sensor module, sensor device, method for manufacturing sensor device, and electronic apparatus
JP2012079751A (en) * 2010-09-30 2012-04-19 Seiko Epson Corp Sensor device, motion sensor, and electronic apparatus
JP2012110979A (en) * 2010-11-19 2012-06-14 Dainippon Printing Co Ltd Mems device and manufacturing method therefor
JP2014222233A (en) * 2014-06-24 2014-11-27 セイコーエプソン株式会社 Sensor device and motion sensor
WO2015190105A1 (en) * 2014-06-12 2015-12-17 株式会社デンソー Physical quantity sensor
JP2016197133A (en) * 2016-08-31 2016-11-24 セイコーエプソン株式会社 Sensor device and sensor
US20170146345A1 (en) * 2014-07-08 2017-05-25 Continental Teves Ag & Co. Ohg Structure-borne noise decoupling on sensors working with transmitter fields

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5943107B2 (en) * 2009-11-19 2016-06-29 大日本印刷株式会社 Sensor device and manufacturing method thereof
JP6464749B2 (en) * 2015-01-06 2019-02-06 セイコーエプソン株式会社 Physical quantity sensor, electronic device and mobile object

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004523912A (en) * 2001-03-02 2004-08-05 クゥアルコム・インコーポレイテッド Mixed analog and digital integrated circuits
JP2005180930A (en) * 2003-12-16 2005-07-07 Ricoh Co Ltd Semiconductor sensor device and its manufacturing method
WO2006009194A1 (en) * 2004-07-21 2006-01-26 Hokuriku Electric Industry Co., Ltd. Semiconductor sensor
JP2006023190A (en) * 2004-07-08 2006-01-26 Denso Corp Angular velocity detection device
JP2006189418A (en) * 2004-12-06 2006-07-20 Denso Corp Sensor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004523912A (en) * 2001-03-02 2004-08-05 クゥアルコム・インコーポレイテッド Mixed analog and digital integrated circuits
JP2005180930A (en) * 2003-12-16 2005-07-07 Ricoh Co Ltd Semiconductor sensor device and its manufacturing method
JP2006023190A (en) * 2004-07-08 2006-01-26 Denso Corp Angular velocity detection device
WO2006009194A1 (en) * 2004-07-21 2006-01-26 Hokuriku Electric Industry Co., Ltd. Semiconductor sensor
JP2006189418A (en) * 2004-12-06 2006-07-20 Denso Corp Sensor device

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011017628A (en) * 2009-07-09 2011-01-27 Denso Corp Dynamic quantity sensor and method of manufacturing the same
WO2011062242A1 (en) * 2009-11-19 2011-05-26 大日本印刷株式会社 Sensor device and method of manufacture thereof
JP2011128140A (en) * 2009-11-19 2011-06-30 Dainippon Printing Co Ltd Sensor device and method of manufacturing the same
US9476898B2 (en) 2009-11-19 2016-10-25 Dai Nippon Printing Co., Ltd. Sensor device and manufacturing method thereof
JP2011179941A (en) * 2010-03-01 2011-09-15 Seiko Epson Corp Sensor device and method of manufacturing the same, and motion sensor and method of manufacturing the same
JP2012078103A (en) * 2010-09-30 2012-04-19 Seiko Epson Corp Sensor module, sensor device, method for manufacturing sensor device, and electronic apparatus
JP2012079751A (en) * 2010-09-30 2012-04-19 Seiko Epson Corp Sensor device, motion sensor, and electronic apparatus
JP2012110979A (en) * 2010-11-19 2012-06-14 Dainippon Printing Co Ltd Mems device and manufacturing method therefor
WO2015190105A1 (en) * 2014-06-12 2015-12-17 株式会社デンソー Physical quantity sensor
JP2016001156A (en) * 2014-06-12 2016-01-07 株式会社デンソー Physical quantity sensor
US20170074653A1 (en) * 2014-06-12 2017-03-16 Denso Corporation Physical quantity sensor
CN106662601A (en) * 2014-06-12 2017-05-10 株式会社电装 Physical quantity sensor
JP2014222233A (en) * 2014-06-24 2014-11-27 セイコーエプソン株式会社 Sensor device and motion sensor
US20170146345A1 (en) * 2014-07-08 2017-05-25 Continental Teves Ag & Co. Ohg Structure-borne noise decoupling on sensors working with transmitter fields
US11118908B2 (en) * 2014-07-08 2021-09-14 Continental Teves Ag & Co. Ohg Structure-borne noise decoupling on sensors working with transmitter fields
JP2016197133A (en) * 2016-08-31 2016-11-24 セイコーエプソン株式会社 Sensor device and sensor

Also Published As

Publication number Publication date
JP4973443B2 (en) 2012-07-11

Similar Documents

Publication Publication Date Title
JP4973443B2 (en) Sensor device
JP4969822B2 (en) Sensor device
JP4238724B2 (en) Semiconductor device
JP4831949B2 (en) Physical quantity sensor device
JP4438579B2 (en) Sensor device
WO2010095205A1 (en) Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device
JPWO2004068096A1 (en) Semiconductor pressure sensor and manufacturing method thereof
JP2007064753A (en) Angular velocity sensor mounting structure
JP2007248212A (en) Pressure sensor package and electronic component
JP2007115964A (en) Sensor apparatus
JP2006194681A (en) Angular velocity sensor device
JP2010028025A (en) Electronic device
JP2005127750A (en) Semiconductor sensor and its manufacturing method
JP5859133B2 (en) Semiconductor device
JP2006078249A (en) Capacity type semiconductor sensor
JP2008235487A (en) Electronic component, method of manufacturing the same, acceleration sensor, and method of manufacturing the same
JP2006337378A (en) Semiconductor pressure sensor and manufacturing method therefor
JP5742170B2 (en) MEMS device, manufacturing method thereof, and semiconductor device having the same
JP2008122304A (en) Electrostatic capacitance type acceleration sensor
JP4706634B2 (en) Semiconductor sensor and manufacturing method thereof
JP4206984B2 (en) Angular velocity detector
JP4923937B2 (en) Sensor device
JP5033045B2 (en) Semiconductor element mounting structure
JP2008082903A (en) Sensor module
JP2010129609A (en) Interposer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

R151 Written notification of patent or utility model registration

Ref document number: 4973443

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees