JP2005127750A - Semiconductor sensor and its manufacturing method - Google Patents

Semiconductor sensor and its manufacturing method Download PDF

Info

Publication number
JP2005127750A
JP2005127750A JP2003361124A JP2003361124A JP2005127750A JP 2005127750 A JP2005127750 A JP 2005127750A JP 2003361124 A JP2003361124 A JP 2003361124A JP 2003361124 A JP2003361124 A JP 2003361124A JP 2005127750 A JP2005127750 A JP 2005127750A
Authority
JP
Japan
Prior art keywords
chip
signal processing
semiconductor sensor
package
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003361124A
Other languages
Japanese (ja)
Inventor
Hisakazu Miyajima
久和 宮島
Kazushi Kataoka
万士 片岡
Sumio Akai
澄夫 赤井
Hitoshi Yoshida
仁 吉田
Daisuke Wakabayashi
大介 若林
Koji Goto
浩嗣 後藤
Makoto Morii
誠 森井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2003361124A priority Critical patent/JP2005127750A/en
Publication of JP2005127750A publication Critical patent/JP2005127750A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor sensor miniaturizable compared with the conventional, and to provide its manufacturing method. <P>SOLUTION: This sensor is equipped with a semiconductor sensor chip 1 for detecting an acceleration, a rectangular plate-shaped signal processing IC chip 2, and a rectangular plate-shaped package chip 3. In the package chip 3, a recessed part 3a for storing the semiconductor sensor chip 1 is formed on one face in the thickness direction, and wiring 33 is penetratively disposed in the thickness direction. The signal processing IC chip 2 and the package chip 3 have the same chip size respectively, and the signal processing IC chip 2 is mounted on the package chip 3 in the form wherein the main surface where a pad 21 is formed is faced to one face of the package chip 3. The semiconductor sensor chip 1 is mounted on the signal processing IC chip 2 in the form wherein the main surface where a pad 15 is formed is faced to the main surface of the signal processing IC chip 2. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体センサおよびその製造方法に関するものである。   The present invention relates to a semiconductor sensor and a manufacturing method thereof.

従来より、検出対象である加速度や角速度などの力学的物理量の大きさを電気信号に変換して出力する物理量センサとして、シリコン基板のような半導体基板をマイクロマシンニング技術により3次元加工することによって形成した半導体センサチップを備えた半導体センサが知られている。   Conventionally, as a physical quantity sensor that converts the magnitude of a mechanical physical quantity such as acceleration or angular velocity, which is a detection target, into an electrical signal and outputs it, it is formed by three-dimensionally processing a semiconductor substrate such as a silicon substrate by micromachining technology. A semiconductor sensor including the semiconductor sensor chip is known.

この種の半導体センサとしては、例えば、図7に示すように、半導体センサチップ1および半導体センサチップ1の出力信号を信号処理する信号処理用ICチップ2を、直方体状のセラミックパッケージ8に収納したものや、図示しないキャンパッケージに収納したものなどが提供されている。なお、信号処理用ICチップ2には、半導体センサチップ1の出力信号を増幅する増幅回路、センサの感度やオフセット電圧およびそれらの温度特性を補正する温度補償回路、ノイズを除去するノイズ除去回路などが集積化されているので、検出対象である力学的物理量を高精度に検知することができる。また、セラミックパッケージ8は、半導体センサチップ1および信号処理用ICチップ2を収納する凹所81aが一面に形成されたセラミック基板81と、セラミック基板81の一面側に覆着されるセラミックキャップ82とで構成されている。   As this type of semiconductor sensor, for example, as shown in FIG. 7, a semiconductor sensor chip 1 and a signal processing IC chip 2 for processing an output signal of the semiconductor sensor chip 1 are housed in a rectangular parallelepiped ceramic package 8. Some are provided in a can package (not shown). The signal processing IC chip 2 includes an amplifier circuit that amplifies the output signal of the semiconductor sensor chip 1, a temperature compensation circuit that corrects the sensitivity and offset voltage of the sensor and their temperature characteristics, a noise removal circuit that removes noise, and the like. Are integrated, it is possible to detect a mechanical physical quantity as a detection target with high accuracy. The ceramic package 8 includes a ceramic substrate 81 in which a recess 81a for accommodating the semiconductor sensor chip 1 and the signal processing IC chip 2 is formed on one surface, and a ceramic cap 82 that is covered on one surface side of the ceramic substrate 81. It consists of

図7に示した構成の半導体センサは、半導体センサチップ1と信号処理用ICチップ2とが同一平面上に実装されており、半導体センサチップ1の出力用のパッド(図示せず)と信号処理用ICチップ2の入力用のパッド(図示せず)とが金属細線(例えば、Au細線、Al細線など)からなるボンディングワイヤW2を介して電気的に接続されている。また、上述の半導体センサでは、半導体センサチップ1の入力用のパッド(図示せず)および信号処理用ICチップ2の出力用パッド(図示せず)がセラミックパッケージ8に一体に設けられた外部接続用のリード83にそれぞれボンディングワイヤW1,W3を介して電気的に接続されており、外部制御できるようになっている。   In the semiconductor sensor having the configuration shown in FIG. 7, the semiconductor sensor chip 1 and the signal processing IC chip 2 are mounted on the same plane, and an output pad (not shown) of the semiconductor sensor chip 1 and the signal processing are mounted. An input pad (not shown) of the IC chip 2 is electrically connected via a bonding wire W2 made of a thin metal wire (for example, an Au wire, an Al wire, etc.). In the semiconductor sensor described above, the external connection in which the input pad (not shown) of the semiconductor sensor chip 1 and the output pad (not shown) of the signal processing IC chip 2 are integrally provided in the ceramic package 8. The lead 83 is electrically connected via bonding wires W1 and W3, respectively, so that it can be controlled externally.

また、従来から、セラミック基板の一面上に実装した信号処理用ICチップ上に半導体センサチップを搭載するとともに、半導体センサチップと信号処理用ICチップとをボンディングワイヤを介して電気的に接続し、各チップを覆うセラミックキャップをセラミック基板の一面側に覆着した構成の半導体センサも提案されている(例えば、特許文献1参照)。
特開平8−110351号公報(段落番号〔0013〕、〔0015〕、〔0016〕、〔0020〕、図1参照)
Further, conventionally, a semiconductor sensor chip is mounted on a signal processing IC chip mounted on one surface of a ceramic substrate, and the semiconductor sensor chip and the signal processing IC chip are electrically connected via a bonding wire, There has also been proposed a semiconductor sensor having a configuration in which a ceramic cap covering each chip is covered on one side of a ceramic substrate (see, for example, Patent Document 1).
JP-A-8-110351 (see paragraph numbers [0013], [0015], [0016], [0020], FIG. 1)

ところで、図7に示した構成の半導体センサは、セラミック基板81に形成された凹所81aの内底面に半導体センサチップ1および信号処理用ICチップ2を実装したものであって、半導体センサチップ1と信号処理用ICチップ2とを2次元的に配置することができるので、半導体センサチップ1および信号処理用ICチップ2それぞれのレイアウトの自由度が高い反面、センサ全体の体積が大きくなってしまい、センサ全体の小型化が難しかった。また、図7に示した構成の半導体センサは、製造時に、半導体センサチップ1および信号処理用ICチップ2それぞれをセラミック基板81に実装してワイヤボンディングを行った後、セラミック基板81にセラミックキャップ82を覆着する必要があるので、製造コストが比較的高くなっていた。   By the way, the semiconductor sensor having the configuration shown in FIG. 7 is obtained by mounting the semiconductor sensor chip 1 and the signal processing IC chip 2 on the inner bottom surface of the recess 81a formed in the ceramic substrate 81. 2 and the signal processing IC chip 2 can be arranged two-dimensionally, the degree of freedom of layout of the semiconductor sensor chip 1 and the signal processing IC chip 2 is high, but the volume of the entire sensor is increased. It was difficult to reduce the size of the entire sensor. 7 is manufactured, the semiconductor sensor chip 1 and the signal processing IC chip 2 are mounted on the ceramic substrate 81 and wire bonded, and then the ceramic cap 82 is attached to the ceramic substrate 81. The manufacturing cost was relatively high.

また、上記特許文献1に開示された半導体センサのようにセラミック基板の一面上に実装した信号処理用ICチップ上に半導体センサチップを搭載するとともに、半導体センサチップと信号処理用ICチップとをボンディングワイヤを介して電気的に接続し、各チップを覆うセラミックキャップをセラミック基板の一面側に覆着した構成のものでは、センサ全体の厚み寸法が大きくなってしまう。また、上記特許文献1に開示された半導体センサにおいても、製造時に信号処理用ICチップをセラミック基板へ実装した後、信号処理用ICチップ上へ半導体センサチップを搭載し、ワイヤボンディングを行ってから、セラミック基板へセラミックキャップを覆着する必要があるので、製造コストが比較的高くなってしまう。   In addition, a semiconductor sensor chip is mounted on a signal processing IC chip mounted on one surface of a ceramic substrate as in the semiconductor sensor disclosed in Patent Document 1, and the semiconductor sensor chip and the signal processing IC chip are bonded. In the case of a configuration in which a ceramic cap that is electrically connected via a wire and covers each chip is covered on one surface side of the ceramic substrate, the thickness dimension of the entire sensor is increased. Also in the semiconductor sensor disclosed in Patent Document 1, after the signal processing IC chip is mounted on the ceramic substrate at the time of manufacture, the semiconductor sensor chip is mounted on the signal processing IC chip and wire bonding is performed. Since it is necessary to cover the ceramic cap on the ceramic substrate, the manufacturing cost becomes relatively high.

本発明は上記事由に鑑みて為されたものであり、その目的は、従来に比べて小型化が可能な半導体センサおよびその製造方法を提供することにある。   The present invention has been made in view of the above reasons, and an object of the present invention is to provide a semiconductor sensor that can be miniaturized as compared with the prior art and a method for manufacturing the same.

請求項1の発明は、力学的物理量を検出する半導体センサチップと、半導体センサチップの出力信号を信号処理する信号処理用ICチップと、板状であって厚み方向の一面に半導体センサチップを収納する凹所が形成されたパッケージチップとを備え、信号処理用ICチップのチップサイズが凹所の開口面よりも大きく、信号処理用ICチップが当該信号処理用ICチップのパッドの形成された主表面をパッケージチップの前記一面に対向させた形でパッケージチップに実装されるとともに、半導体センサチップが当該半導体センサチップのパッドが形成された主表面を信号処理用ICチップの主表面に対向させた形で信号処理用ICチップに実装されてなることを特徴とする。   According to a first aspect of the present invention, there is provided a semiconductor sensor chip for detecting a mechanical physical quantity, a signal processing IC chip for signal processing of an output signal of the semiconductor sensor chip, and a semiconductor sensor chip accommodated in a plate-like surface in the thickness direction. A signal processing IC chip having a chip size larger than the opening of the recess, and the signal processing IC chip is formed with pads of the signal processing IC chip. The semiconductor sensor chip is mounted on the package chip so that the surface faces the one surface of the package chip, and the main surface on which the pads of the semiconductor sensor chip are formed is opposed to the main surface of the signal processing IC chip. It is mounted on a signal processing IC chip in a form.

この発明によれば、従来に比べてセンサ全体の厚み寸法を小さくすることができ、しかも、信号処理用ICチップの厚み方向に直交する面内におけるセンサ全体のサイズを信号処理用ICチップのチップサイズレベルとすることが可能となるので、従来に比べてセンサ全体の小型化を図ることができる。   According to the present invention, the thickness of the entire sensor can be reduced as compared with the conventional case, and the size of the entire sensor in the plane orthogonal to the thickness direction of the signal processing IC chip is reduced to the chip of the signal processing IC chip. Since it becomes possible to make it a size level, the whole sensor can be reduced in size compared with the past.

請求項2の発明は、請求項1の発明において、前記パッケージチップは、前記厚み方向の他面に外部接続用電極が形成され、前記信号処理用ICチップの前記パッドと電気的に接続された電極端子と外部接続用電極とを電気的に接続する配線が前記厚み方向に貫設されてなることを特徴とする。   According to a second aspect of the present invention, in the first aspect of the invention, the package chip has an external connection electrode formed on the other surface in the thickness direction, and is electrically connected to the pad of the signal processing IC chip. A wiring for electrically connecting the electrode terminal and the external connection electrode is provided so as to penetrate in the thickness direction.

この発明によれば、前記パッケージチップの厚み方向に直交する面内におけるセンサ全体のサイズを前記信号処理用ICチップのチップサイズと合わせることが可能となる。   According to this invention, it is possible to match the size of the entire sensor in the plane orthogonal to the thickness direction of the package chip with the chip size of the signal processing IC chip.

請求項3の発明は、請求項1の発明において、前記信号処理用ICチップは、裏面側に外部接続用電極が形成され、前記信号処理用ICチップの前記パッドと外部接続用電極とを電気的に接続する配線が厚み方向に貫設されてなることを特徴とする。   According to a third aspect of the present invention, in the signal processing IC chip according to the first aspect of the present invention, an external connection electrode is formed on the back side of the signal processing IC chip, and the pad and the external connection electrode of the signal processing IC chip are electrically connected. The wiring to be connected is formed through the thickness direction.

この発明によれば、前記パッケージチップの厚み方向に直交する面内におけるセンサ全体のサイズを前記信号処理用ICチップのチップサイズと合わせることが可能となる。   According to this invention, it is possible to match the size of the entire sensor in the plane orthogonal to the thickness direction of the package chip with the chip size of the signal processing IC chip.

請求項4の発明は、請求項1ないし請求項3の発明において、前記信号処理用ICチップのチップサイズを前記パッケージチップのチップサイズに合わせてなることを特徴とする。   According to a fourth aspect of the present invention, in the first to third aspects of the present invention, the chip size of the signal processing IC chip is matched to the chip size of the package chip.

この発明によれば、前記パッケージチップの厚み方向に直交する面内におけるセンサ全体のサイズを前記信号処理用ICチップのチップサイズにより規定することができる。   According to this invention, the size of the entire sensor in a plane orthogonal to the thickness direction of the package chip can be defined by the chip size of the signal processing IC chip.

請求項5の発明は、請求項4記載の半導体センサの製造方法であって、多数の信号処理用ICチップを形成する第1のウェハにおける信号処理用ICチップの配列ピッチと多数のパッケージチップを形成する第2のウェハにおけるパッケージチップの配列ピッチとを同一ピッチとし、多数の信号処理用ICチップを形成した第1のウェハにおける各信号処理用ICチップそれぞれに対して個々の半導体センサチップを実装する実装工程と、実装工程の後で第1のウェハと第2のウェハとを貼り合わた貼り合わせウェハを形成する貼り合わせ工程と、貼り合わせウェハをそれぞれ半導体センサとなる個々のチップに分割する分割工程とを備えることを特徴とする。   According to a fifth aspect of the present invention, there is provided a method of manufacturing a semiconductor sensor according to the fourth aspect of the present invention, wherein an array pitch of signal processing IC chips and a plurality of package chips on a first wafer on which a large number of signal processing IC chips are formed The arrangement pitch of the package chips in the second wafer to be formed is the same pitch, and individual semiconductor sensor chips are mounted on each of the signal processing IC chips in the first wafer on which a large number of signal processing IC chips are formed. Mounting process, bonding process for forming a bonded wafer in which the first wafer and the second wafer are bonded after the mounting process, and the bonded wafer are each divided into individual chips to be semiconductor sensors. And a dividing step.

この発明によれば、多数の信号処理用ICチップを形成した第1のウェハにおける各信号処理用ICチップそれぞれに対して個々の半導体センサチップを実装する実装工程を採用していることにより、個々に分割した信号処理用ICチップそれぞれに対して半導体センサチップを実装する場合に比べて信号処理用ICチップへの半導体センサチップの実装工程が容易になり、しかも、第1のウェハと第2のウェハとを貼り合わせた貼り合わせウェハを形成する貼り合わせ工程を採用していることにより、多数のパッケージチップそれぞれへの信号処理用ICチップの実装がウェハレベルで一括して行われることになるから、製造コストを低減することができ、従来に比べて小型で安価な半導体センサを提供することができる。   According to the present invention, by adopting the mounting process of mounting individual semiconductor sensor chips on each signal processing IC chip in the first wafer on which a large number of signal processing IC chips are formed, As compared with the case where the semiconductor sensor chip is mounted on each of the divided signal processing IC chips, the mounting process of the semiconductor sensor chip onto the signal processing IC chip is facilitated, and the first wafer and the second wafer are mounted. By adopting a bonding process to form a bonded wafer that is bonded to the wafer, signal processing IC chips are mounted on each of a large number of package chips at the same time at the wafer level. The manufacturing cost can be reduced, and a semiconductor sensor that is smaller and less expensive than the conventional one can be provided.

請求項1ないし請求項4の発明では、従来に比べてセンサ全体の厚み寸法を小さくすることができ、しかも、信号処理用ICチップの厚み方向に直交する面内におけるセンサ全体のサイズを信号処理用ICチップのチップサイズレベルとすることが可能となるので、従来に比べてセンサ全体の小型化を図ることができるという効果がある。   According to the first to fourth aspects of the present invention, the overall thickness of the sensor can be reduced as compared with the prior art, and the size of the entire sensor in the plane perpendicular to the thickness direction of the signal processing IC chip is signal processed. Therefore, it is possible to reduce the size of the entire sensor as compared with the prior art.

請求項5の発明では、多数の信号処理用ICチップを形成した第1のウェハにおける各信号処理用ICチップそれぞれに対して個々の半導体センサチップを実装する実装工程を採用していることにより、個々に分割した信号処理用ICチップそれぞれに対して半導体センサチップを実装する場合に比べて信号処理用ICチップへの半導体センサチップの実装工程が容易になり、しかも、第1のウェハと第2のウェハとを貼り合わせた貼り合わせウェハを形成する貼り合わせ工程を採用していることにより、多数のパッケージチップそれぞれへの信号処理用ICチップの実装がウェハレベルで一括して行われることになるから、製造コストを低減することができ、従来に比べて小型で安価な半導体センサを提供することができるという効果がある。   In the invention of claim 5, by adopting a mounting step of mounting individual semiconductor sensor chips for each of the signal processing IC chips in the first wafer formed with a large number of signal processing IC chips, The mounting process of the semiconductor sensor chip on the signal processing IC chip is facilitated as compared with the case where the semiconductor sensor chip is mounted on each of the individually divided signal processing IC chips. By adopting a bonding process for forming a bonded wafer bonded to the wafer, signal processing IC chips are mounted on each of a large number of package chips at the same time at the wafer level. Therefore, the manufacturing cost can be reduced, and a semiconductor sensor that is smaller and less expensive than the conventional one can be provided. .

(実施形態1)
本実施形態では半導体センサの一例として、図1および図2に示す構成の半導体加速度センサAを例示する。本実施形態の半導体加速度センサAは、シリコン基板をマイクロマシンニング技術により3次元加工することにより形成され力学的物理量(本実施形態では、加速度)を検出する半導体センサチップ1と、半導体センサチップ1の出力信号を信号処理する信号処理用ICチップ2と、絶縁性を有するアルカリ系ガラス基板からなるパッケージ用のパッケージチップ3とを備えている。
(Embodiment 1)
In the present embodiment, a semiconductor acceleration sensor A having the configuration shown in FIGS. 1 and 2 is illustrated as an example of the semiconductor sensor. The semiconductor acceleration sensor A according to the present embodiment includes a semiconductor sensor chip 1 that is formed by three-dimensionally processing a silicon substrate using micromachining technology and detects a mechanical physical quantity (acceleration in the present embodiment). A signal processing IC chip 2 for processing an output signal and a package chip 3 for a package made of an alkali glass substrate having an insulating property are provided.

半導体センサチップ1は、矩形枠状のフレーム部11を備え、フレーム部11の内側に配置された重り部12がフレーム部11よりも薄肉である4つの撓み部13を介してフレーム部11に連続一体に連結された構造を有している。重り部12は、上述の4つの撓み部13を介してフレーム部11に支持された直方体状の主重り部12aと、半導体センサチップ1の主表面(図2(a)における上面)側から見て主重り部12aの四隅それぞれに連続一体に連結された直方体状の4つの付加重り部12bとを有している。ここに、半導体センサチップ1は、各付加重り部12bそれぞれの周囲に主重り部12aとの連結部位を除いてスリット14が形成されており、4つの撓み部13が主重り部12aを中心として十字状に配置されている。また、半導体センサチップ1は、3方向の加速度を検出する3軸加速度センサチップであって、重り部12の変位により撓み部13に生じる歪みによって抵抗率の変化する抵抗体としてのピエゾ抵抗(図示せず)が各撓み部13の適宜位置に形成されており、これら複数のピエゾ抵抗が3つのブリッジ回路を有するように図示しない拡散層配線、金属配線などによって接続されている。また、半導体センサチップ1は、フレーム部11の主表面に8個のパッド15を備えており、上述の各ブリッジ回路それぞれの出力端子となるパッド15は各ブリッジ回路ごとに設けてあるが、各ブリッジ回路の入力端子となるパッド15は3つのブリッジ回路で共通化されている。   The semiconductor sensor chip 1 includes a frame portion 11 having a rectangular frame shape, and a weight portion 12 arranged inside the frame portion 11 is continuous to the frame portion 11 via four flexible portions 13 that are thinner than the frame portion 11. It has a structure connected together. The weight portion 12 is seen from the side of the main weight portion 12a having a rectangular parallelepiped shape supported by the frame portion 11 via the four flexure portions 13 and the main surface (the upper surface in FIG. 2A) of the semiconductor sensor chip 1. And four additional weights 12b in the shape of a rectangular parallelepiped continuously connected to each of the four corners of the main weight 12a. Here, in the semiconductor sensor chip 1, slits 14 are formed around each additional weight portion 12 b except for a connecting portion with the main weight portion 12 a, and the four bent portions 13 are centered on the main weight portion 12 a. It is arranged in a cross shape. The semiconductor sensor chip 1 is a three-axis acceleration sensor chip that detects acceleration in three directions, and is a piezoresistor as a resistor whose resistivity changes due to distortion generated in the bending portion 13 due to displacement of the weight portion 12 (see FIG. (Not shown) are formed at appropriate positions of the respective bending portions 13, and the plurality of piezoresistors are connected by diffusion layer wiring, metal wiring, etc. (not shown) so as to have three bridge circuits. In addition, the semiconductor sensor chip 1 includes eight pads 15 on the main surface of the frame portion 11, and the pads 15 that serve as output terminals of the bridge circuits described above are provided for each bridge circuit. The pad 15 serving as the input terminal of the bridge circuit is shared by the three bridge circuits.

なお、半導体センサチップ1は、上述のようにシリコン基板を用いて形成してあるが、シリコン基板に限らず、例えば、厚み方向の中間部にシリコン酸化膜からなる埋込酸化膜を有する所謂SOI(Silicon on Insulator)基板を用いて形成してもよい。また、半導体センサチップ1における重り部12や撓み部13の形状および数は特に限定するものではない。   The semiconductor sensor chip 1 is formed using the silicon substrate as described above. However, the semiconductor sensor chip 1 is not limited to the silicon substrate, and is, for example, a so-called SOI having a buried oxide film made of a silicon oxide film at an intermediate portion in the thickness direction. You may form using a (Silicon on Insulator) board | substrate. Moreover, the shape and number of the weight part 12 and the bending part 13 in the semiconductor sensor chip 1 are not particularly limited.

パッケージチップ3は、板状(本実施形態では、矩形板状)であって、厚み方向の一面(図2(a)における上面)の中央部に半導体センサチップ1を収納する凹所3aが形成されている。また、パッケージチップ3は、厚み方向の両面にパッド31,32が形成されるとともに、厚み方向において重なるパッド31,32同士を電気的に接続する導電性材料(例えば、金属材料など)からなる配線(貫通配線)33が貫設されており、厚み方向の他面(図2(a)における下面)のパッド32上(図2(a)における下側)には金属材料からなるバンプ34が形成されている。ここにおいて、配線33は、パッケージチップ3に形成した貫通孔に導電性材料を埋め込むことにより形成されたものであり、信号処理用ICチップ2を厚み方向の他面に形成されたパッド32と電気的に接続するために設けてある。なお、本実施形態では、パッケージチップ3の一面に形成された複数のパッド31がそれぞれ電極端子を構成し、パッケージチップ3の他面に形成された複数のパッド32がそれぞれ外部接続用電極を構成しているが、パッケージチップ3が絶縁性を有するアルカリ系ガラス基板により形成されているので、特別な構造を設けることなく外部接続用電極間を電気的に絶縁することができ、信頼性を高めることができる。   The package chip 3 has a plate shape (in this embodiment, a rectangular plate shape), and a recess 3a for housing the semiconductor sensor chip 1 is formed at the center of one surface in the thickness direction (the upper surface in FIG. 2A). Has been. Further, the package chip 3 has pads 31 and 32 formed on both surfaces in the thickness direction, and a wiring made of a conductive material (for example, a metal material) that electrically connects the pads 31 and 32 that overlap in the thickness direction. A (penetrating wiring) 33 is provided, and a bump 34 made of a metal material is formed on the pad 32 (the lower side in FIG. 2A) on the other surface in the thickness direction (the lower surface in FIG. 2A). Has been. Here, the wiring 33 is formed by embedding a conductive material in a through-hole formed in the package chip 3, and the signal processing IC chip 2 is electrically connected to the pad 32 formed on the other surface in the thickness direction. It is provided in order to connect. In the present embodiment, the plurality of pads 31 formed on one surface of the package chip 3 each constitute an electrode terminal, and the plurality of pads 32 formed on the other surface of the package chip 3 each configure an external connection electrode. However, since the package chip 3 is formed of an insulating alkaline glass substrate, the external connection electrodes can be electrically insulated without providing a special structure, and the reliability is improved. be able to.

信号処理用ICチップ2は、シリコン基板を用いて形成してあり、従来同様、半導体センサチップ1の出力信号を増幅する増幅回路、センサの感度やオフセット電圧およびそれらの温度特性を補正する温度補償回路、ノイズを除去するノイズ除去回路などが集積化されているが、これらの回路の回路構成および動作は周知なので図示および説明を省略する。なお、信号処理用ICチップ2は、矩形板状に形成されている。   The signal processing IC chip 2 is formed by using a silicon substrate, and similarly to the prior art, an amplifier circuit that amplifies the output signal of the semiconductor sensor chip 1, a sensor sensitivity and offset voltage, and temperature compensation that corrects their temperature characteristics. Although a circuit, a noise removal circuit for removing noise, and the like are integrated, the circuit configuration and operation of these circuits are well known, and illustration and description thereof are omitted. The signal processing IC chip 2 is formed in a rectangular plate shape.

ところで、本実施形態では、信号処理用ICチップ2のチップサイズをパッケージチップ3における凹所3aの開口面よりも大きく設定してある。また、本実施形態では、信号処理用ICチップ2がパッド21の形成された主表面(図2(a)における下面)をパッケージチップ3の上記一面に対向させた形でパッケージチップ3に実装されており(フリップチップ実装されており)、信号処理用ICチップ2のパッド21とパッケージチップ3の上記一面のパッド31とが電気的に接続されている。ここにおいて、信号処理用ICチップ2とパッケージチップ3とは、陽極接合により気密的に接合されており、半導体センサチップ1が外気に曝されないようになっている。また、本実施形態では、半導体センサチップ1がパッド15の形成された主表面(図2(a)における上面)を信号処理用ICチップ2の主表面に対向させた形で信号処理用ICチップ2に実装されており(フリップチップ実装されており)、半導体センサチップ1のパッド15と信号処理用ICチップ2のパッド21とが電気的に接続されている。なお、パッケージチップ3の凹所3aの深さ寸法は、重り部12の裏面と凹所3aの内底面との間にパッケージチップ3の厚み方向への重り部12の変位を可能とする隙間が形成されるように設定されている。   By the way, in this embodiment, the chip size of the signal processing IC chip 2 is set larger than the opening surface of the recess 3 a in the package chip 3. In the present embodiment, the signal processing IC chip 2 is mounted on the package chip 3 with the main surface (the lower surface in FIG. 2A) on which the pads 21 are formed facing the one surface of the package chip 3. The pads 21 of the signal processing IC chip 2 and the pads 31 on the one surface of the package chip 3 are electrically connected. Here, the signal processing IC chip 2 and the package chip 3 are hermetically bonded by anodic bonding so that the semiconductor sensor chip 1 is not exposed to the outside air. In the present embodiment, the signal processing IC chip is formed such that the main surface (the upper surface in FIG. 2A) on which the semiconductor sensor chip 1 is formed with the pads 15 is opposed to the main surface of the signal processing IC chip 2. 2 (flip chip mounting), the pad 15 of the semiconductor sensor chip 1 and the pad 21 of the signal processing IC chip 2 are electrically connected. It should be noted that the depth dimension of the recess 3a of the package chip 3 is such that a gap that allows displacement of the weight 12 in the thickness direction of the package chip 3 is provided between the back surface of the weight 12 and the inner bottom surface of the recess 3a. It is set to be formed.

しかして、本実施形態の半導体加速度センサAでは、信号処理用ICチップ2のチップサイズがパッケージチップ3の凹所3aの開口面よりも大きく、信号処理用ICチップ2がパッド21の形成された主表面をパッケージチップ3の上記一面に対向させた形でパッケージチップ3に実装されるとともに、半導体センサチップ1がパッド15の形成された主表面を信号処理用ICチップ2の主表面に対向させた形で信号処理用ICチップ2に実装されているので、センサ全体の厚み寸法をパッケージチップ3の厚み寸法と信号処理用ICチップ2の厚み寸法との合計寸法によって規定することができて従来に比べてセンサ全体の厚み寸法を小さくすることができ、しかも、パッケージチップ3の厚み方向に直交する面内におけるセンサ全体のサイズを信号処理用ICチップ2のチップサイズレベルとすることが可能となるので、従来に比べてセンサ全体の小型化を図ることができる。また、パッケージチップ3は、厚み方向の他面に外部接続用電極たるパッド32が形成されるとともに、信号処理用ICチップ2とパッド32とを電気的に接続する配線33が厚み方向に貫設されているので、厚み方向に直交する面内におけるセンサ全体のサイズを信号処理用ICチップ2のチップサイズと合わせることが可能となる。   Thus, in the semiconductor acceleration sensor A of the present embodiment, the chip size of the signal processing IC chip 2 is larger than the opening surface of the recess 3a of the package chip 3, and the signal processing IC chip 2 is formed with the pads 21. The semiconductor sensor chip 1 is mounted on the package chip 3 so that the main surface faces the one surface of the package chip 3, and the main surface on which the pads 15 are formed faces the main surface of the signal processing IC chip 2. Since the sensor is mounted on the signal processing IC chip 2, the thickness dimension of the entire sensor can be defined by the total dimension of the thickness dimension of the package chip 3 and the thickness dimension of the signal processing IC chip 2. The overall thickness of the sensor can be made smaller than that of the sensor, and the entire sensor in the plane perpendicular to the thickness direction of the package chip 3 Since it is possible to make noise and signal processing IC chip 2 of the chip size level, it is possible to reduce the overall size of the sensor as compared with the prior art. The package chip 3 has a pad 32 as an external connection electrode formed on the other surface in the thickness direction, and a wiring 33 that electrically connects the signal processing IC chip 2 and the pad 32 is provided in the thickness direction. Therefore, the size of the entire sensor in the plane orthogonal to the thickness direction can be matched with the chip size of the signal processing IC chip 2.

以下、本実施形態の半導体加速度センサAの製造方法について図3を参照しながら説明する。   Hereinafter, a method for manufacturing the semiconductor acceleration sensor A of the present embodiment will be described with reference to FIG.

まず、シリコンウェハ10にマイクロマシンニング技術を利用して多数の半導体センサチップ1を形成するセンサ前工程(S1)、シリコンウェハ20にシリコンプロセスを利用して多数の信号処理用ICチップ2を形成するIC前工程(S2)、アルカリ系ガラスからなるガラスウェハ30に多数のパッケージチップ3を形成するパッケージ前工程(S3)を行う。ここにおいて、多数の信号処理用ICチップ2を形成するシリコンウェハ20における信号処理用ICチップ2の配列ピッチと多数のパッケージチップ3を形成するガラスウェハ30におけるパッケージチップ3の配列ピッチとを同一ピッチとしてある。なお、本実施形態では、シリコンウェハ20が第1のウェハを構成し、ガラスウェハ30が第2のウェハを構成している。   First, a sensor pre-process (S1) for forming a large number of semiconductor sensor chips 1 on a silicon wafer 10 using a micromachining technique, and a large number of signal processing IC chips 2 on a silicon wafer 20 using a silicon process. An IC pre-process (S2) and a pre-package process (S3) for forming a large number of package chips 3 on a glass wafer 30 made of alkali glass are performed. Here, the arrangement pitch of the signal processing IC chips 2 on the silicon wafer 20 on which a large number of signal processing IC chips 2 are formed and the arrangement pitch of the package chips 3 on the glass wafer 30 on which a large number of package chips 3 are formed are the same pitch. It is as. In the present embodiment, the silicon wafer 20 constitutes the first wafer, and the glass wafer 30 constitutes the second wafer.

上述の各前工程の時系列的な関係は特に限定しないが、センサ前工程(S1)が終了したシリコンウェハ10については、ダイシングソー4により個々の半導体センサチップ1に分割する第1のダイシング工程(S4)を行う。   The time series relationship of each of the preceding processes is not particularly limited, but the first dicing process in which the silicon wafer 10 after the sensor pre-process (S1) is divided into individual semiconductor sensor chips 1 by the dicing saw 4 is used. (S4) is performed.

そして、第1のダイシング工程(S4)が終了した後、シリコンウェハ20における各信号処理用ICチップ2それぞれに対して個々の半導体センサチップ1を複数のパッド21の一部がパッド15と対向する形で実装する実装工程(S5)を行ってから、シリコンウェハ20とガラスウェハ30とを信号処理用ICチップ2とパッケージチップ3とが重なるように他のパッド21とパッド31とを対向させた形で貼り合わた貼り合わせウェハ40を形成する貼り合わせ工程(S6)を行い、続いて、貼り合わせウェハ40をダイシングソー4により半導体加速度センサAとなる個々のチップに分割する分割工程(S7)を行うことにより、図1および図2に示した半導体加速度センサAが得られる。なお、貼り合わせ工程では、シリコンウェハ20とガラスウェハ30とを陽極接合により接合している。   Then, after the first dicing step (S4) is completed, each of the semiconductor sensor chips 1 and the pads 21 are partially opposed to the pads 15 for each of the signal processing IC chips 2 on the silicon wafer 20. After performing the mounting step (S5) for mounting in a form, the other pad 21 and the pad 31 are opposed to each other so that the signal processing IC chip 2 and the package chip 3 overlap the silicon wafer 20 and the glass wafer 30. A bonding step (S6) for forming a bonded wafer 40 bonded in a form is performed, and then a dividing step (S7) for dividing the bonded wafer 40 into individual chips to be the semiconductor acceleration sensor A by the dicing saw 4. By performing the above, the semiconductor acceleration sensor A shown in FIGS. 1 and 2 is obtained. In the bonding step, the silicon wafer 20 and the glass wafer 30 are bonded by anodic bonding.

以上説明した製造方法では、多数の信号処理用ICチップ2を形成するシリコンウェハ20における信号処理用ICチップ2の配列ピッチと多数のパッケージチップ3を形成するガラスウェハ30におけるパッケージチップ3の配列ピッチとを同一ピッチとし、多数の信号処理用ICチップ2を形成したシリコンウェハ20における各信号処理用ICチップ2それぞれに対して個々の半導体センサチップ1を実装する実装工程と、実装工程の後でシリコンウェハ20とガラスウェハ30とを貼り合わた貼り合わせウェハ40を形成する貼り合わせ工程と、貼り合わせウェハ40をそれぞれ半導体加速度センサAとなる個々のチップに分割する分割工程とを備えているので、多数の信号処理用ICチップ2を形成したシリコンウェハ20における各信号処理用ICチップ2それぞれに対して個々の半導体センサチップ1を実装する実装工程を採用していることにより、個々に分割した信号処理用ICチップ2それぞれに対して半導体センサチップ1を実装する場合に比べて信号処理用ICチップ2への半導体センサチップ1の実装工程が容易になり、しかも、シリコンウェハ20とガラスウェハ30とを貼り合わせた貼り合わせウェハ40を形成する貼り合わせ工程を採用していることにより、多数のパッケージチップ3それぞれへの信号処理用ICチップ2の実装がウェハレベルで一括して行われることになるから、組立工程の時間を大幅に短縮することができて、製造コストを低減することができ、従来に比べて小型で安価な半導体加速度センサAを提供することができる。   In the manufacturing method described above, the arrangement pitch of the signal processing IC chips 2 on the silicon wafer 20 on which the large number of signal processing IC chips 2 are formed and the arrangement pitch of the package chips 3 on the glass wafer 30 on which the large number of package chips 3 are formed. Are mounted at the same pitch, and a mounting process of mounting each semiconductor sensor chip 1 on each of the signal processing IC chips 2 on the silicon wafer 20 on which a large number of signal processing IC chips 2 are formed, and after the mounting process Since there are a bonding process for forming a bonded wafer 40 in which the silicon wafer 20 and the glass wafer 30 are bonded, and a dividing process for dividing the bonded wafer 40 into individual chips to be the semiconductor acceleration sensors A, respectively. In a silicon wafer 20 on which a large number of signal processing IC chips 2 are formed By adopting a mounting process for mounting each semiconductor sensor chip 1 on each signal processing IC chip 2, the semiconductor sensor chip 1 is mounted on each individually divided signal processing IC chip 2. Compared to the case, the mounting process of the semiconductor sensor chip 1 to the signal processing IC chip 2 is facilitated, and the bonding process of forming the bonded wafer 40 by bonding the silicon wafer 20 and the glass wafer 30 is performed. As a result, the mounting of the signal processing IC chip 2 on each of a large number of package chips 3 is performed at the wafer level in a lump, so that the assembly process time can be greatly reduced. The manufacturing cost can be reduced, and the semiconductor acceleration sensor A that is smaller and less expensive than the conventional one can be provided.

ところで、本実施形態では、パッケージチップ3が絶縁性を有するアルカリ系ガラス基板を用いて形成されているので、特別な構造を設けることなくパッド32間および配線33間を電気的に絶縁することができるが、信号処理用ICチップ2および半導体センサチップ1はシリコン基板を用いて形成されているので、アルカリ系ガラスとシリコンとの熱膨張係数差に起因した熱応力が半導体センサチップ1に発生し、上記ブリッジ回路の出力電圧のオフセット電圧が大きくなってしまうことがある。   By the way, in the present embodiment, since the package chip 3 is formed by using an alkaline glass substrate having insulation properties, the pads 32 and the wirings 33 can be electrically insulated without providing a special structure. However, since the signal processing IC chip 2 and the semiconductor sensor chip 1 are formed using a silicon substrate, thermal stress due to the difference in thermal expansion coefficient between the alkaline glass and silicon is generated in the semiconductor sensor chip 1. The offset voltage of the output voltage of the bridge circuit may increase.

このオフセット電圧を小さくするには、パッケージチップ3をシリコン基板により形成するようにすればよく、パッケージチップ3をシリコン基板により形成することによって半導体センサチップ1に熱応力が発生するのを防止することができる。ただし、パッケージチップ3をシリコン基板により形成する場合には、図4に示すように、パッケージチップ3の厚み方向の両面および貫通孔の内周面に絶縁膜(例えば、シリコン酸化膜など)35を形成して、パッド32間および配線33間の絶縁を確保する必要がある。   In order to reduce the offset voltage, the package chip 3 may be formed of a silicon substrate. By forming the package chip 3 of the silicon substrate, it is possible to prevent the semiconductor sensor chip 1 from generating thermal stress. Can do. However, when the package chip 3 is formed of a silicon substrate, as shown in FIG. 4, insulating films (for example, silicon oxide films) 35 are formed on both surfaces in the thickness direction of the package chip 3 and the inner peripheral surface of the through hole. It is necessary to form and secure insulation between the pads 32 and between the wirings 33.

ここにおいて、パッケージチップ3をシリコン基板により形成する場合には、上述のパッケージ前工程としてシリコンウェハに多数のパッケージチップ3を形成すればよい。   Here, when the package chip 3 is formed of a silicon substrate, a large number of package chips 3 may be formed on a silicon wafer as the above-described pre-package process.

(実施形態2)
本実施形態では、半導体センサとして図5および図6に示す構成の半導体加速度センサAを例示する。本実施形態の半導体加速度センサAの基本構成は実施形態1と略同じであり、パッケージチップ3にパッド31,32や配線33を設ける代わりに、図5および図6に示すように、信号処理用ICチップ2の裏面(図6(a)の下面)側に外部接続用電極としてのパッド22を形成するとともに、主表面側に形成されたパッド21と裏面側に形成されたパッド22とを電気的に接続する導電性材料(例えば、金属材料など)からなる配線(貫通配線)23を厚み方向に貫設している点などが相違する。また、パッド22上(図6(a)の下側)には金属材料からなるバンプ25が形成されている。ここにおいて、信号処理用ICチップ2は、厚み方向の両面および貫通孔の内周面に絶縁膜(例えば、シリコン酸化膜など)24を形成して、配線23間およびパッド22間を電気的に絶縁してある。また、パッケージチップ3と信号処理用ICチップ2とは、陽極接合法により接合されているが、陽極接合法に限らず、例えば、接着剤を用いて接合してもよいし、表面活性化接合法により接合するようにしてもよい。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
(Embodiment 2)
In the present embodiment, a semiconductor acceleration sensor A having the configuration shown in FIGS. 5 and 6 is illustrated as a semiconductor sensor. The basic configuration of the semiconductor acceleration sensor A of the present embodiment is substantially the same as that of the first embodiment. Instead of providing the pads 31 and 32 and the wiring 33 on the package chip 3, as shown in FIGS. A pad 22 as an external connection electrode is formed on the back surface (the lower surface in FIG. 6A) side of the IC chip 2, and the pad 21 formed on the main surface side and the pad 22 formed on the back surface side are electrically connected. A difference is that a wiring (through wiring) 23 made of a conductive material (for example, a metal material) to be connected is provided in the thickness direction. A bump 25 made of a metal material is formed on the pad 22 (the lower side of FIG. 6A). Here, in the signal processing IC chip 2, insulating films (for example, silicon oxide films) 24 are formed on both surfaces in the thickness direction and on the inner peripheral surface of the through-hole, and the wiring 23 and the pads 22 are electrically connected. Insulated. Further, the package chip 3 and the signal processing IC chip 2 are bonded by the anodic bonding method, but not limited to the anodic bonding method. For example, the package chip 3 and the signal processing IC chip 2 may be bonded using an adhesive or surface activated bonding. You may make it join by the law. In addition, the same code | symbol is attached | subjected to the component similar to Embodiment 1, and description is abbreviate | omitted.

しかして、本実施形態の半導体加速度センサAにおいても、実施形態1と同様、信号処理用ICチップ2のチップサイズがパッケージチップ3の凹所3aの開口面よりも大きく、信号処理用ICチップ2がパッド21の形成された主表面をパッケージチップ3の上記一面に対向させた形でパッケージチップ3に実装されるとともに、半導体センサチップ1がパッド15の形成された主表面を信号処理用ICチップ2の主表面に対向させた形で信号処理用ICチップ2に実装されているので、センサ全体の厚み寸法をパッケージチップ3の厚み寸法と信号処理用ICチップ2の厚み寸法との合計寸法によって規定することができて従来に比べてセンサ全体の厚み寸法を小さくすることができ、しかも、パッケージチップ3の厚み方向に直交する面内におけるセンサ全体のサイズを信号処理用ICチップ2のチップサイズレベルとすることが可能となるので、従来に比べてセンサ全体の小型化を図ることができる。また、本実施形態の半導体加速度センサAでは、パッケージチップ3にパッド31,32や配線33を設ける必要がなく、チップ間の電気的な接続箇所を少なくすることができ、しかも、パッケージチップ3を電気信号伝達の媒体として利用しないので、パッケージチップ3の材料の制約が少なくなってパッケージチップ3の材料コストを低減することが可能となり、結果的に半導体加速度センサAの低コスト化を図ることが可能となる。   Thus, also in the semiconductor acceleration sensor A of the present embodiment, the chip size of the signal processing IC chip 2 is larger than the opening surface of the recess 3 a of the package chip 3, as in the first embodiment, and the signal processing IC chip 2. Is mounted on the package chip 3 with the main surface on which the pads 21 are formed facing the one surface of the package chip 3, and the main surface on which the semiconductor sensor chip 1 has the pads 15 is formed on the signal processing IC chip. 2 is mounted on the signal processing IC chip 2 so as to face the main surface of the sensor 2. Therefore, the thickness dimension of the entire sensor depends on the total dimension of the thickness dimension of the package chip 3 and the thickness dimension of the signal processing IC chip 2. The thickness of the entire sensor can be reduced as compared with the conventional sensor, and it is perpendicular to the thickness direction of the package chip 3. Since the overall size of the sensor becomes possible to a signal processing IC chip 2 of the chip size level in the inner it can reduce the overall size of the sensor as compared with the prior art. Further, in the semiconductor acceleration sensor A of the present embodiment, it is not necessary to provide the pads 31 and 32 and the wiring 33 on the package chip 3, and the number of electrical connection portions between the chips can be reduced. Since it is not used as an electric signal transmission medium, it is possible to reduce the material cost of the package chip 3 by reducing the restrictions on the material of the package chip 3, and as a result, it is possible to reduce the cost of the semiconductor acceleration sensor A. It becomes possible.

本実施形態の半導体加速度センサAの製造方法は、基本的には実施形態1にて説明した製造方法と略同じであってシリコンウェハ20に多数の信号処理用ICチップ2を形成するIC前工程およびガラスウェハ30に多数のパッケージチップ3を形成するパッケージ前工程が相違するだけである。   The manufacturing method of the semiconductor acceleration sensor A of the present embodiment is basically the same as the manufacturing method described in the first embodiment, and an IC pre-process for forming a large number of signal processing IC chips 2 on the silicon wafer 20. Only the pre-package process for forming a large number of package chips 3 on the glass wafer 30 is different.

なお、上記各実施形態では、半導体センサチップ1の構造が両持ち梁式の構造体となっているが、いわゆる片持ち梁式の構造体としてもよい。また、上記各実施形態の半導体加速度センサAは、検出方式がピエゾ抵抗式となっているが、静電容量式の半導体加速度センサとしてもよく、静電容量式の半導体加速度センサとする場合には、半導体センサチップ1における重り部12に可動電極を備えるようにし、半導体センサチップ1の厚み方向において可動電極と対向する固定電極を信号処理用ICチップ2あるいはパッケージチップ3に設ければよい。また、上記各実施形態では、半導体センサとして半導体加速度センサAについて例示したが、半導体角速度センサの場合には半導体センサチップ1の形状などを適宜変更すればよい。   In each of the above embodiments, the structure of the semiconductor sensor chip 1 is a double-supported beam structure, but a so-called cantilever structure may be used. In addition, the semiconductor acceleration sensor A of each of the embodiments described above is a piezoresistive detection method, but may be a capacitance type semiconductor acceleration sensor. When a capacitance type semiconductor acceleration sensor is used, The weight part 12 of the semiconductor sensor chip 1 may be provided with a movable electrode, and a fixed electrode facing the movable electrode in the thickness direction of the semiconductor sensor chip 1 may be provided on the signal processing IC chip 2 or the package chip 3. Moreover, in each said embodiment, although the semiconductor acceleration sensor A was illustrated as a semiconductor sensor, in the case of a semiconductor angular velocity sensor, what is necessary is just to change the shape etc. of the semiconductor sensor chip 1 suitably.

実施形態1を示し、(a)は概略斜視図、(b)は概略分解斜視図である。Embodiment 1 is shown, (a) is a schematic perspective view, (b) is a schematic exploded perspective view. 同上を示し、(a)は概略断面図、(b)は(a)の要部拡大図である。The same as the above, (a) is a schematic sectional view, (b) is an enlarged view of the main part of (a). 同上の製造方法の説明図である。It is explanatory drawing of a manufacturing method same as the above. 同上の他の構成例における要部拡大図である。It is a principal part enlarged view in the other structural example same as the above. 実施形態2を示し、(a)は概略斜視図、(b)は概略分解斜視図である。Embodiment 2 is shown, (a) is a schematic perspective view, (b) is a schematic exploded perspective view. 同上を示し、(a)は概略断面図、(b)は(a)の要部拡大図である。The same as the above, (a) is a schematic sectional view, (b) is an enlarged view of the main part of (a). 従来例を示し、一部破断した概略斜視図である。It is a schematic perspective view which showed the prior art example and was partly fractured.

符号の説明Explanation of symbols

A 半導体加速度センサ
1 半導体センサチップ
2 信号処理用ICチップ
3 パッケージチップ
3a 凹所
15 パッド
21 パッド
33 配線
A semiconductor acceleration sensor 1 semiconductor sensor chip 2 signal processing IC chip 3 package chip 3a recess 15 pad 21 pad 33 wiring

Claims (5)

力学的物理量を検出する半導体センサチップと、半導体センサチップの出力信号を信号処理する信号処理用ICチップと、板状であって厚み方向の一面に半導体センサチップを収納する凹所が形成されたパッケージチップとを備え、信号処理用ICチップのチップサイズが凹所の開口面よりも大きく、信号処理用ICチップが当該信号処理用ICチップのパッドの形成された主表面をパッケージチップの前記一面に対向させた形でパッケージチップに実装されるとともに、半導体センサチップが当該半導体センサチップのパッドが形成された主表面を信号処理用ICチップの主表面に対向させた形で信号処理用ICチップに実装されてなることを特徴とする半導体センサ。   A semiconductor sensor chip for detecting a physical physical quantity, a signal processing IC chip for signal processing of the output signal of the semiconductor sensor chip, and a recess for receiving the semiconductor sensor chip on one surface in the thickness direction are formed. A signal processing IC chip having a chip size larger than the opening of the recess, and the signal processing IC chip has the main surface on which the pads of the signal processing IC chip are formed as the one surface of the package chip. The signal processing IC chip is mounted on the package chip so as to face the semiconductor chip, and the semiconductor sensor chip has the main surface on which the pads of the semiconductor sensor chip are formed facing the main surface of the signal processing IC chip. A semiconductor sensor, which is mounted on the semiconductor sensor. 前記パッケージチップは、前記厚み方向の他面に外部接続用電極が形成され、前記信号処理用ICチップの前記パッドと電気的に接続された電極端子と外部接続用電極とを電気的に接続する配線が前記厚み方向に貫設されてなることを特徴とする請求項1記載の半導体センサ。   The package chip has an external connection electrode formed on the other surface in the thickness direction, and electrically connects the electrode terminal electrically connected to the pad of the signal processing IC chip and the external connection electrode. 2. The semiconductor sensor according to claim 1, wherein the wiring is formed so as to penetrate in the thickness direction. 前記信号処理用ICチップは、裏面側に外部接続用電極が形成され、前記信号処理用ICチップの前記パッドと外部接続用電極とを電気的に接続する配線が厚み方向に貫設されてなることを特徴とする請求項1記載の半導体センサ。   The signal processing IC chip has an external connection electrode formed on the back side, and a wiring for electrically connecting the pad of the signal processing IC chip and the external connection electrode is provided in the thickness direction. The semiconductor sensor according to claim 1. 前記信号処理用ICチップのチップサイズを前記パッケージチップのチップサイズに合わせてなることを特徴とする請求項1ないし請求項3のいずれかに記載の半導体センサ。   4. The semiconductor sensor according to claim 1, wherein a chip size of the signal processing IC chip is matched with a chip size of the package chip. 請求項4記載の半導体センサの製造方法であって、多数の信号処理用ICチップを形成する第1のウェハにおける信号処理用ICチップの配列ピッチと多数のパッケージチップを形成する第2のウェハにおけるパッケージチップの配列ピッチとを同一ピッチとし、多数の信号処理用ICチップを形成した第1のウェハにおける各信号処理用ICチップそれぞれに対して個々の半導体センサチップを実装する実装工程と、実装工程の後で第1のウェハと第2のウェハとを貼り合わた貼り合わせウェハを形成する貼り合わせ工程と、貼り合わせウェハをそれぞれ半導体センサとなる個々のチップに分割する分割工程とを備えることを特徴とする半導体センサの製造方法。   5. The method of manufacturing a semiconductor sensor according to claim 4, wherein the arrangement pitch of the signal processing IC chips in the first wafer on which a large number of signal processing IC chips are formed and the second wafer on which the large number of package chips are formed. A mounting step of mounting individual semiconductor sensor chips on each of the signal processing IC chips in the first wafer on which a plurality of signal processing IC chips are formed with the same arrangement pitch of the package chips; and a mounting step Thereafter, a bonding process for forming a bonded wafer in which the first wafer and the second wafer are bonded together, and a dividing process for dividing the bonded wafer into individual chips each serving as a semiconductor sensor are provided. A method for manufacturing a semiconductor sensor.
JP2003361124A 2003-10-21 2003-10-21 Semiconductor sensor and its manufacturing method Pending JP2005127750A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003361124A JP2005127750A (en) 2003-10-21 2003-10-21 Semiconductor sensor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003361124A JP2005127750A (en) 2003-10-21 2003-10-21 Semiconductor sensor and its manufacturing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006348568A Division JP4706634B2 (en) 2006-12-25 2006-12-25 Semiconductor sensor and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2005127750A true JP2005127750A (en) 2005-05-19

Family

ID=34641218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003361124A Pending JP2005127750A (en) 2003-10-21 2003-10-21 Semiconductor sensor and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005127750A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129848A1 (en) * 2005-06-03 2006-12-07 Intelligent Cosmos Research Institute Production method of glass penetrating wiring board, glass penetrating wiring board, and probe card and packaging element using glass penetrating wiring board
JP2007033185A (en) * 2005-07-26 2007-02-08 Matsushita Electric Works Ltd Sensor module
WO2007061062A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Method for manufacturing wafer level package structure
WO2007061056A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Sensor device and method for manufacturing same
WO2007061050A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Sensor device and method for manufacturing same
WO2007061059A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Sensor device and method for manufacturing same
WO2007061047A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Wafer level package structure and method for manufacturing same
JP2007173641A (en) * 2005-12-22 2007-07-05 Matsushita Electric Works Ltd Sensor module
JP2008002837A (en) * 2006-06-20 2008-01-10 Denso Corp Method of manufacturing semiconductor capacitive sensor
JP2008051685A (en) * 2006-08-25 2008-03-06 Dainippon Printing Co Ltd Sensor unit and its manufacturing method
US7540190B2 (en) 2005-09-29 2009-06-02 Oki Semiconductor Co., Ltd. Semiconductor device with acceleration sensor
US7939931B2 (en) 2007-03-28 2011-05-10 Oki Semiconductor Co., Ltd. Semiconductor device

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129848A1 (en) * 2005-06-03 2006-12-07 Intelligent Cosmos Research Institute Production method of glass penetrating wiring board, glass penetrating wiring board, and probe card and packaging element using glass penetrating wiring board
JP2007033185A (en) * 2005-07-26 2007-02-08 Matsushita Electric Works Ltd Sensor module
US7540190B2 (en) 2005-09-29 2009-06-02 Oki Semiconductor Co., Ltd. Semiconductor device with acceleration sensor
US7674638B2 (en) 2005-11-25 2010-03-09 Panasonic Electric Works Co., Ltd. Sensor device and production method therefor
US8067769B2 (en) 2005-11-25 2011-11-29 Panasonic Electric Works Co., Ltd. Wafer level package structure, and sensor device obtained from the same package structure
WO2007061059A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Sensor device and method for manufacturing same
WO2007061054A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Wafer level package structure and sensor device obtained from such package structure
WO2007061047A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Wafer level package structure and method for manufacturing same
WO2007061050A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Sensor device and method for manufacturing same
WO2007061056A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Sensor device and method for manufacturing same
WO2007061062A1 (en) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. Method for manufacturing wafer level package structure
US8080869B2 (en) 2005-11-25 2011-12-20 Panasonic Electric Works Co., Ltd. Wafer level package structure and production method therefor
US8026594B2 (en) 2005-11-25 2011-09-27 Panasonic Electric Works Co., Ltd. Sensor device and production method therefor
JP2007173641A (en) * 2005-12-22 2007-07-05 Matsushita Electric Works Ltd Sensor module
JP2008002837A (en) * 2006-06-20 2008-01-10 Denso Corp Method of manufacturing semiconductor capacitive sensor
JP2008051685A (en) * 2006-08-25 2008-03-06 Dainippon Printing Co Ltd Sensor unit and its manufacturing method
US7939931B2 (en) 2007-03-28 2011-05-10 Oki Semiconductor Co., Ltd. Semiconductor device
US8207020B2 (en) 2007-03-28 2012-06-26 Lapis Semiconductor Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JP4165360B2 (en) Mechanical quantity sensor
CN105940287B (en) Micromechanical pressure sensor device and corresponding production method
US7650787B2 (en) Acceleration sensor
KR101953454B1 (en) Pressure sensor chip
JP2006275660A (en) Semiconductor sensor and its manufacturing method
KR101953455B1 (en) Pressure sensor
PL209935B1 (en) Silicon−based sensor system
JP2011106955A (en) Acceleration sensor and method of fabricating acceleration sensor
JP2007248212A (en) Pressure sensor package and electronic component
US20160209344A1 (en) Complex sensor and method of manufacturing the same
JP2005091166A (en) Semiconductor pressure sensor
JP2005127750A (en) Semiconductor sensor and its manufacturing method
JP2014048072A (en) Pressure sensor module
EP1407278B1 (en) Acceleration sensor
JP2007240250A (en) Pressure sensor, pressure sensor package, pressure sensor module and electronic component
US20170057810A1 (en) Strain Reduction and Sensing on Package Substrates
JP4706634B2 (en) Semiconductor sensor and manufacturing method thereof
US20070277607A1 (en) Semiconductor acceleration sensor
JPH08320341A (en) Dynamic-quantity detection device
KR20040097952A (en) Capacitance type dynamic quantity sensor
JP2009265012A (en) Semiconductor sensor
JP5843302B1 (en) Manufacturing method of composite sensor device
JP2008122304A (en) Electrostatic capacitance type acceleration sensor
JP5331584B2 (en) Pressure sensor array, pressure sensor array package, and pressure sensor module and electronic component
JP2765610B2 (en) Semiconductor vibration / acceleration detector

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080624