JP2008301680A

JP2008301680A - Dc-dc converter

Info

Publication number: JP2008301680A
Application number: JP2007148244A
Authority: JP
Inventors: Satoru Fujita; 悟藤田; Ryuji Yamada; 隆二山田
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2007-06-04
Filing date: 2007-06-04
Publication date: 2008-12-11
Anticipated expiration: 2027-06-04
Also published as: JP5303869B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a DC-DC converter capable of reducing a power loss in secondary side elements without accompanying degradation in utilization factor of voltage in a transformer. <P>SOLUTION: A detecting circuit 12 detects a current in the primary winding 4a of a transformer 4. A variable delay circuit 13 controls delay time in the gate signals S1, S2 of switching elements 5a, 5b, in accordance with increase and decrease of a current in the primary winding 4a of the transformer 4 detected by the detecting circuit 12. Consequently, an off-timing can be increased and decreased in the switching elements 5a, 5b. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明はＤＣ−ＤＣコンバータに関し、特に、トランス２次側のスイッチング素子の電力損失を低減する方法に適用して好適なものである。 The present invention relates to a DC-DC converter, and is particularly suitable for application to a method for reducing the power loss of a switching element on the secondary side of a transformer.

入力された直流電圧を所望の直流電圧に変換して出力するために、ＤＣ−ＤＣコンバータが一般的に用いられており、ＤＣ−ＤＣコンバータとしてトランスの１次側にハーフブリッジ回路を用いたものがある。
図７は、従来のＤＣ−ＤＣコンバータの概略構成を示す図である（非特許文献１）。
図７において、ＤＣ−ＤＣコンバータには、直流入力電源１に接続されたスイッチング回路２および負荷８に接続された整流回路１００が設けられ、スイッチング回路２および整流回路１００はトランス４を介して接続されている。ここで、トランス４には、１次巻線４ａおよび２次巻線４ｂが設けられるとともに、２次巻線４ｂには漏れインダクタンス４ｃ、４ｄが存在している。 A DC-DC converter is generally used to convert an input DC voltage into a desired DC voltage and output it. A DC-DC converter using a half bridge circuit on the primary side of a transformer There is.
FIG. 7 is a diagram showing a schematic configuration of a conventional DC-DC converter (Non-Patent Document 1).
In FIG. 7, the DC-DC converter is provided with a switching circuit 2 connected to a DC input power source 1 and a rectifier circuit 100 connected to a load 8. The switching circuit 2 and the rectifier circuit 100 are connected via a transformer 4. Has been. Here, the transformer 4 is provided with a primary winding 4a and a secondary winding 4b, and the secondary winding 4b has leakage inductances 4c and 4d.

また、スイッチング回路２には、スイッチング素子２ａ、２ｂおよびコンデンサ２ｃ、２ｄが設けられ、スイッチング素子２ａ、２ｂには、ダイオードＤ１、Ｄ２がそれぞれ逆並列接続された電界効果型トランジスタＭ１、Ｍ２がそれぞれ設けられている。そして、スイッチング素子２ａ、２ｂは互いに直列接続されるとともに、コンデンサ２ｃ、２ｄは互いに直列接続され、スイッチング素子２ａ、２ｂの直列回路とコンデンサ２ｃ、２ｄの直列回路は互いに並列接続されるとともに、直流入力電源１に並列接続されている。そして、スイッチング素子２ａ、２ｂの接続点はトランス４の１次巻線４ａの一端に接続されるとともに、コンデンサ２ｃ、２ｄの接続点はトランス４の１次巻線４ａの他端に接続されている。また、スイッチング素子２ａ、２ｂのゲートには、ゲート信号Ｐ１、Ｐ２を生成する制御回路３が接続されている。 The switching circuit 2 is provided with switching elements 2a and 2b and capacitors 2c and 2d. The switching elements 2a and 2b are respectively provided with field effect transistors M1 and M2 to which diodes D1 and D2 are connected in antiparallel. Is provided. The switching elements 2a and 2b are connected in series with each other, the capacitors 2c and 2d are connected in series with each other, the series circuit of the switching elements 2a and 2b and the series circuit of the capacitors 2c and 2d are connected in parallel with each other, and the DC The input power supply 1 is connected in parallel. The connection point of the switching elements 2a and 2b is connected to one end of the primary winding 4a of the transformer 4, and the connection point of the capacitors 2c and 2d is connected to the other end of the primary winding 4a of the transformer 4. Yes. A control circuit 3 for generating gate signals P1 and P2 is connected to the gates of the switching elements 2a and 2b.

また、整流回路１００には、スイッチング素子５ａ、５ｂ、平滑インダクタ６および平滑コンデンサ７が設けられ、スイッチング素子５ａ、５ｂには、ダイオードＤ３、Ｄ４がそれぞれ逆並列接続された電界効果型トランジスタＭ３、Ｍ４がそれぞれ設けられるとともに、負荷８には平滑コンデンサ７が逆並列接続されている。そして、トランス４の２次巻線４ｂの中間タップは、平滑インダクタ６を介して負荷８の一端に接続され、トランス４の２次巻線４ｂの一端は、スイッチング素子５ａを介して負荷８の他端に接続されるとともに、スイッチング素子５ｂのゲートに接続され、トランス４の２次巻線４ｂの他端は、スイッチング素子５ｂを介して負荷８の他端に接続されるとともに、スイッチング素子５ａのゲートに接続されている。 Further, the rectifier circuit 100 is provided with switching elements 5a and 5b, a smoothing inductor 6 and a smoothing capacitor 7, and the switching elements 5a and 5b each include a field effect transistor M3 having diodes D3 and D4 connected in antiparallel. M4 is provided, and a smoothing capacitor 7 is connected in reverse parallel to the load 8. The intermediate tap of the secondary winding 4b of the transformer 4 is connected to one end of the load 8 via the smoothing inductor 6, and one end of the secondary winding 4b of the transformer 4 is connected to the load 8 via the switching element 5a. The other end of the secondary winding 4b of the transformer 4 is connected to the other end of the load 8 via the switching element 5b, and is connected to the other end of the switching element 5b. Connected to the gate.

なお、以下の説明では、入力端子から１次巻線４ａの間を１次側、２次巻線４ｂから出力端子の間を２次側と呼ぶ。
そして、制御回路３にて生成されたゲート信号Ｐ１、Ｐ２はスイッチング素子２ａ、２ｂのゲートにそれぞれ印加され、スイッチング素子２ａ、２ｂを交互にオンすることにより、直流入力電源１から供給される直流を交流に変換する。そして、スイッチング回路２にて交流に変換された電圧はトランス４に送られ、トランス４の２次巻線４ｂには、トランス４の１次巻線４ａに比例した電圧が印加されることで、トランス４にて電圧変換が行われる。そして、トランス４にて電圧変換された交流は整流回路１００に送られ、トランス４の巻線電圧の極性に応じてスイッチング素子５ａ、５ｂのゲートを駆動することで、スイッチング回路２のゲート駆動タイミングに同期しながら整流動作が行われ、トランス４にて電圧変換された交流が直流に変換されて負荷８に供給される。 In the following description, a portion between the input terminal and the primary winding 4a is referred to as a primary side, and a portion between the secondary winding 4b and the output terminal is referred to as a secondary side.
The gate signals P1 and P2 generated by the control circuit 3 are respectively applied to the gates of the switching elements 2a and 2b, and the DC signals supplied from the DC input power supply 1 by alternately turning on the switching elements 2a and 2b. To AC. And the voltage converted into alternating current in the switching circuit 2 is sent to the transformer 4, and a voltage proportional to the primary winding 4a of the transformer 4 is applied to the secondary winding 4b of the transformer 4, The transformer 4 performs voltage conversion. The alternating current converted in voltage by the transformer 4 is sent to the rectifier circuit 100, and the gates of the switching elements 5a and 5b are driven in accordance with the polarity of the winding voltage of the transformer 4, so that the gate drive timing of the switching circuit 2 is reached. The rectification operation is performed in synchronism with each other, and the alternating current converted by the transformer 4 is converted into direct current and supplied to the load 8.

この図７のＤＣ−ＤＣコンバータは回路構成や制御アルゴリズムが簡単であるため、部品点数が少なく、コストが低いという利点があるが、スイッチング素子２ａ、２ｂがオフし、トランス４に電圧が印加されない期間ではスイッチング素子５ａ、５ｂのゲート信号が消失する。このため、各スイッチング素子５ａ、５ｂのダイオードＤ３、Ｄ４が導通し、ダイオードＤ３、Ｄ４に負荷電流が流れることから、電力損失が大きくなる。 The DC-DC converter of FIG. 7 has an advantage that the circuit configuration and control algorithm are simple, so that the number of parts is small and the cost is low. However, the switching elements 2a and 2b are turned off and no voltage is applied to the transformer 4. During the period, the gate signals of the switching elements 5a and 5b disappear. For this reason, the diodes D3 and D4 of the switching elements 5a and 5b are turned on, and a load current flows through the diodes D3 and D4, so that power loss increases.

また、電界効果型トランジスタＭ１〜Ｍ４のオン抵抗はゲート電圧に比例して低下する傾向があるため、入力電圧が低くなると、スイッチング素子５ａ、５ｂの導通損が大きくなり、入力電圧の範囲を狭くする必要がある。
さらに、出力電圧の低いアプリケーションでは、スイッチング素子５ａ、５ｂに印加される電圧を適切なレベルにまで高めるために、スイッチング素子５ａ、５ｂのゲートを駆動するための巻線をトランス４に追加する必要がある。 Further, the on-resistances of the field effect transistors M1 to M4 tend to decrease in proportion to the gate voltage. Therefore, when the input voltage is lowered, the conduction loss of the switching elements 5a and 5b is increased, and the range of the input voltage is narrowed. There is a need to.
Further, in an application with a low output voltage, it is necessary to add a winding to the transformer 4 for driving the gates of the switching elements 5a and 5b in order to increase the voltage applied to the switching elements 5a and 5b to an appropriate level. There is.

図８は、従来のＤＣ−ＤＣコンバータの概略構成のその他の例を示す図である（非特許文献１、特許文献１）。
図８において、図７の制御回路３の代わりに、スイッチング素子２ａ、２ｂのゲート信号Ｐ１、Ｐ２およびスイッチング素子５ａ、５ｂのゲート信号Ｓ１、Ｓ２を生成する制御回路３ａが設けられるとともに、１次側と２次側とを絶縁する信号伝送回路９およびスイッチング素子５ａ、５ｂのゲートを駆動するゲート駆動回路１０が追加されている。 FIG. 8 is a diagram illustrating another example of a schematic configuration of a conventional DC-DC converter (Non-patent Document 1, Patent Document 1).
In FIG. 8, a control circuit 3a for generating gate signals P1, P2 of switching elements 2a, 2b and gate signals S1, S2 of switching elements 5a, 5b is provided in place of the control circuit 3 of FIG. A signal transmission circuit 9 that insulates the side and the secondary side and a gate drive circuit 10 that drives the gates of the switching elements 5a and 5b are added.

そして、スイッチング素子５ａ、５ｂのゲート駆動タイミングを制御回路３ａにて適切に設定することで、スイッチング素子５ａ、５ｂのダイオードＤ３、Ｄ４の導通期間を短縮することが可能となるとともに、ゲート駆動回路１０を介してスイッチング素子５ａ、５ｂに一定のゲート信号Ｓ１´、Ｓ２´をそれぞれ印加することで、入力電圧の変動に対する損失を低減することができ、電力損失を低減することができる。 Then, by appropriately setting the gate drive timing of the switching elements 5a and 5b in the control circuit 3a, the conduction periods of the diodes D3 and D4 of the switching elements 5a and 5b can be shortened, and the gate drive circuit By applying constant gate signals S1 ′ and S2 ′ to the switching elements 5a and 5b via 10 respectively, it is possible to reduce loss with respect to fluctuations in input voltage and reduce power loss.

図９は、従来のＤＣ−ＤＣコンバータの概略構成のさらにその他の例を示す図である。
図９において、図９の制御回路３ａの代わりに、トランス４の１次巻線４ａに流れる電流に基づいて、スイッチング素子２ａ、２ｂのゲート信号Ｐ１、Ｐ２およびスイッチング素子５ａ、５ｂのゲート信号Ｓ１、Ｓ２を制御する制御回路３ａが設けられるとともに、トランス４の１次巻線４ａに流れる電流を取り出す電流検出用トランス１１およびトランス４の１次巻線４ａに流れる電流を検出する検出回路１２が追加されている。 FIG. 9 is a diagram showing still another example of a schematic configuration of a conventional DC-DC converter.
In FIG. 9, instead of the control circuit 3a of FIG. 9, the gate signals P1, P2 of the switching elements 2a, 2b and the gate signal S1 of the switching elements 5a, 5b are based on the current flowing in the primary winding 4a of the transformer 4. , A control circuit 3a for controlling S2, a current detection transformer 11 for extracting a current flowing in the primary winding 4a of the transformer 4, and a detection circuit 12 for detecting a current flowing in the primary winding 4a of the transformer 4 are provided. Have been added.

そして、検出回路１２にて検出された検出値は制御回路３ａ送られ、制御回路３ａは、トランス４の１次巻線４ａに流れる電流が閾値を越えると、スイッチング素子２ａ、２ｂのゲート信号Ｐ１、Ｐ２およびスイッチング素子５ａ、５ｂのゲート信号Ｓ１、Ｓ２をオフすることで、トランス４の１次巻線４ａに流れる電流が過大になるのを防止することができる。 Then, the detection value detected by the detection circuit 12 is sent to the control circuit 3a. The control circuit 3a, when the current flowing through the primary winding 4a of the transformer 4 exceeds the threshold value, the gate signal P1 of the switching elements 2a and 2b. , P2 and the gate signals S1, S2 of the switching elements 5a, 5b can be turned off to prevent the current flowing in the primary winding 4a of the transformer 4 from becoming excessive.

そして、図９の回路において、ゲート信号Ｐ１、Ｓ１が同時にオンすると、１次巻線４ａには正の電圧が印加されるのに対して、スイッチング素子５ａのドレイン−ソース間は導通しているため、過大な短絡電流が流れる。また、トランス４の漏れインダクタンス４ｃ、４ｄの影響により、スイッチング素子５ａのオフ時には過電圧が発生し、スイッチング素子５ａの破壊が起こる可能性もある。このため、図９の構成では、１次側のスイッチング素子２ａ、２ｂのゲート信号Ｐ１、Ｐ２と、２次側のスイッチング素子５ａ、５ｂのゲート信号Ｓ１、Ｓ２との間には、固定の短絡防止期間（デッドタイム）が設定されている。 In the circuit of FIG. 9, when the gate signals P1 and S1 are simultaneously turned on, a positive voltage is applied to the primary winding 4a, whereas the drain-source of the switching element 5a is conductive. Therefore, an excessive short circuit current flows. Further, due to the influence of the leakage inductances 4c and 4d of the transformer 4, when the switching element 5a is turned off, an overvoltage is generated and the switching element 5a may be destroyed. For this reason, in the configuration of FIG. 9, a fixed short-circuit is generated between the gate signals P1 and P2 of the primary side switching elements 2a and 2b and the gate signals S1 and S2 of the secondary side switching elements 5a and 5b. A prevention period (dead time) is set.

図１１は、従来のＤＣ−ＤＣコンバータのスイッチング素子のゲート信号の波形を示すタイミングチャートである。
図１１において、１次側のスイッチング素子２ａ、２ｂのゲート信号Ｐ１、Ｐ２と、２次側のスイッチング素子５ａ、５ｂのゲート信号Ｓ１、Ｓ２との間には、デッドタイムｔ１、ｔ２が設定されている。そして、ゲート信号Ｐ１、Ｐ２がオフ、ゲート信号Ｓ１、Ｓ２がオンの場合には、スイッチング素子５ａ、５ｂはともにオン状態であり、各スイッチング素子５ａ、５ｂのドレイン−ソース間抵抗に対して負荷電流が分流する。そして、ゲート信号Ｓ１がオフすると、スイッチング素子５ａのダイオードＤ３が導通状態になり、そのダイオードＤ３とスイッチング素子５ｂのドレイン−ソース間抵抗に対して負荷電流が分流する。 FIG. 11 is a timing chart showing the waveform of the gate signal of the switching element of the conventional DC-DC converter.
In FIG. 11, dead times t1 and t2 are set between the gate signals P1 and P2 of the primary side switching elements 2a and 2b and the gate signals S1 and S2 of the secondary side switching elements 5a and 5b. ing. When the gate signals P1 and P2 are off and the gate signals S1 and S2 are on, the switching elements 5a and 5b are both on, and a load is applied to the drain-source resistance of each switching element 5a and 5b. The current is shunted. When the gate signal S1 is turned off, the diode D3 of the switching element 5a becomes conductive, and a load current is shunted to the drain-source resistance of the diode D3 and the switching element 5b.

そして、ゲート信号Ｐ１がオンすると、トランス４の１次巻線４ａに正の入力電圧が印加され、スイッチング素子５ａには逆電圧がかかることから、スイッチング素子５ａのダイオードＤ３に逆方向の電流が一時的に流れることで、ダイオードＤ３が非導通状態になり、スイッチング素子５ｂのドレイン−ソース間抵抗に対して全ての負荷電流が流れる。
次に、ゲート信号Ｐ１がオフすると、スイッチング素子５ａのダイオードＤ３が導通状態になり、そのダイオードＤ３とスイッチング素子５ｂのドレイン−ソース間抵抗に対して負荷電流が分流する。以上、ゲート信号Ｐ１、Ｓ１のオン／オフ動作に対する挙動について説明したが、ゲート信号Ｐ２、Ｓ２のオン／オフ動作に対する挙動についても同様である。 When the gate signal P1 is turned on, a positive input voltage is applied to the primary winding 4a of the transformer 4 and a reverse voltage is applied to the switching element 5a. Therefore, a reverse current is applied to the diode D3 of the switching element 5a. By temporarily flowing, the diode D3 becomes non-conductive, and all the load current flows to the drain-source resistance of the switching element 5b.
Next, when the gate signal P1 is turned off, the diode D3 of the switching element 5a becomes conductive, and a load current is shunted to the drain-source resistance of the diode D3 and the switching element 5b. The behavior of the gate signals P1 and S1 with respect to the on / off operation has been described above, but the behavior of the gate signals P2 and S2 with respect to the on / off operation is the same.

ここで、トランス４には漏れインダクタンス４ｃ、４ｄが存在することから、１次側のスイッチング素子２ａ、２ｂのゲート信号Ｓ１、Ｓ２がオンした後、２次側のスイッチング素子５ａ、５ｂのダイオードＤ３、Ｄ４が非導通になるまでに時間を要する。この非導通になるまでの時間は、負荷電流の大きさに比例するので、負荷８が重くなるに従ってダイオードＤ３、Ｄ４が非導通になるまでの時間が長くなる。 Since the transformer 4 has leakage inductances 4c and 4d, after the gate signals S1 and S2 of the primary side switching elements 2a and 2b are turned on, the diode D3 of the secondary side switching elements 5a and 5b. , D4 takes time to become non-conductive. Since the time until it becomes non-conductive is proportional to the magnitude of the load current, the time until the diodes D3 and D4 become non-conductive becomes longer as the load 8 becomes heavier.

図１２は、従来のＤＣ−ＤＣコンバータの動作時の波形を示すタイミングチャートである。
図１２において、軽負荷時には、ゲート信号Ｐ１がオンすると、スイッチング素子５ａの電流は即座に正から負になり、スイッチング素子５ａのダイオードＤ３は非導通になり、トランス印加電圧が表れる。
一方、重負荷時には、漏れインダクタンス４ｃの影響により、ゲート信号Ｐ１がオンしてから、スイッチング素子５ａの電流が正から負になった上で、スイッチング素子５ａのダイオードＤ３が非導通になるまでに遅れ期間ｔ３が発生する。このため、固定で設定されたデッドタイムｔ１、ｔ２以外にも、スイッチング素子５ａのダイオードＤ３が導通するまでの遅れ期間ｔ３が発生するため、損失の増加につながる。 FIG. 12 is a timing chart showing waveforms during operation of a conventional DC-DC converter.
In FIG. 12, when the gate signal P1 is turned on at a light load, the current of the switching element 5a immediately changes from positive to negative, the diode D3 of the switching element 5a becomes non-conductive, and the transformer applied voltage appears.
On the other hand, under heavy load, due to the influence of the leakage inductance 4c, after the gate signal P1 is turned on, the current of the switching element 5a changes from positive to negative and the diode D3 of the switching element 5a becomes non-conductive. A delay period t3 occurs. For this reason, in addition to the fixed dead times t1 and t2, a delay period t3 until the diode D3 of the switching element 5a becomes conductive occurs, leading to an increase in loss.

このような課題に対して、特許文献２には、１次側のスイッチング素子２ａ、２ｂのゲート信号Ｐ１、Ｐ２を負荷８の大きさに応じて可変的に遅延させる方法が開示されている。具体的には、負荷電流が大きくなるに従って、１次側のスイッチング素子２ａ、２ｂのターンオンの遅れ時間が短くなるようにデッドタイムｔ１、ｔ２を調整する。
一方、図９の１次側のスイッチング素子２ａ、２ｂが複数存在するハーフブリッジ回路を用いた場合、スイッチング素子２ａ、２ｂが同時にオンすると、入力が短絡し過大な短絡電流が流れることから、１次側のスイッチング素子２ａ、２ｂにもデッドタイムを設ける必要がある。そして、トランス４の電圧利用率を考慮すると、このデッドタイムは、スイッチング素子２ａ、２ｂ間の短絡が発生しない最低限の時間であることが好ましい。 To deal with such a problem, Patent Document 2 discloses a method of variably delaying the gate signals P1 and P2 of the switching elements 2a and 2b on the primary side according to the size of the load 8. Specifically, the dead times t1 and t2 are adjusted so that the turn-on delay time of the primary side switching elements 2a and 2b becomes shorter as the load current increases.
On the other hand, when the half bridge circuit having a plurality of primary side switching elements 2a and 2b in FIG. 9 is used, if the switching elements 2a and 2b are simultaneously turned on, the input is short-circuited and an excessive short-circuit current flows. It is necessary to provide a dead time for the switching elements 2a and 2b on the next side. In consideration of the voltage utilization factor of the transformer 4, this dead time is preferably a minimum time during which a short circuit between the switching elements 2a and 2b does not occur.

なお、ＤＣ−ＤＣコンバータの１次側回路は、図７から図９に示したハーフブリッジ回路を用いる方法の他、図１０のプッシュプル回路やフルブリッジ回路を用いるようにしてもよい。
図１０において、スイッチング回路２ａには、スイッチング素子２ａ、２ｂおよびコンデンサ２ｅが設けられ、スイッチング素子２ａ、２ｂには、ダイオードＤ１、Ｄ２がそれぞれ逆並列接続された電界効果型トランジスタＭ１、Ｍ２がそれぞれ設けられている。また、トランス１４には、１次巻線４ｅおよび２次巻線４ｂが設けられている。
そして、１次巻線４ｅの一端にはスイッチング素子２ａが接続されるとともに、１次巻線４ｅの他端にはスイッチング素子２ｅが接続され、１次巻線４ｅの中間タップにはコンデンサ２ｅが接続されている。 Note that the primary-side circuit of the DC-DC converter may use the push-pull circuit or full-bridge circuit shown in FIG. 10 in addition to the method using the half-bridge circuit shown in FIGS.
In FIG. 10, the switching circuit 2a is provided with switching elements 2a, 2b and a capacitor 2e, and the switching elements 2a, 2b are respectively provided with field effect transistors M1, M2 in which diodes D1, D2 are connected in antiparallel. Is provided. The transformer 14 is provided with a primary winding 4e and a secondary winding 4b.
The switching element 2a is connected to one end of the primary winding 4e, the switching element 2e is connected to the other end of the primary winding 4e, and the capacitor 2e is connected to the intermediate tap of the primary winding 4e. It is connected.

ＰｏｗｅｒＤｅｓｉｇｎｅｒＮｏ．１１２，５ページ，７ページ（Ｆｉｇｕｒｅ２〜４）ナショナルセミコンダクタPower Designer No. 112, 5 pages, 7 pages (Figure 2-4) National Semiconductor 特表２００３−５１１００４号公報Special table 2003-511004 gazette 特開２００４−８０９００号公報JP 2004-80900 A 特開２００６−２９６１１０号公報JP 2006-296110 A

しかしながら、特許文献２に開示された方法では、一定のデッドタイムに対して負荷８に応じた時間が削減されるため、１次側のスイッチング素子２ａ、２ｂが複数存在するハーフブリッジ回路を用いた場合には、負荷の大きさに応じてデッドタイムを短縮しても、スイッチング素子２ａ、２ｂ間の短絡が発生しない最低限の時間が確保できるようにするため、デッドタイムを予め長く設定する必要がある。
このため、トランス４の電圧印加時間が短くなることから、トランス４の電圧利用率が低下し、トランス４の平均電圧が低下する。この結果、トランス４の巻数比を変更しなければならず、トランス４の２次電流の増加に起因して部品が大型化したり、電力損失が増加したりするという問題があった。 However, the method disclosed in Patent Document 2 uses a half-bridge circuit in which a plurality of primary-side switching elements 2a and 2b exist because the time corresponding to the load 8 is reduced with respect to a certain dead time. In some cases, it is necessary to set a long dead time in advance in order to ensure a minimum time during which a short circuit between the switching elements 2a and 2b does not occur even if the dead time is shortened according to the size of the load. There is.
For this reason, since the voltage application time of the transformer 4 is shortened, the voltage utilization factor of the transformer 4 is lowered, and the average voltage of the transformer 4 is lowered. As a result, the turns ratio of the transformer 4 has to be changed, and there is a problem in that the size of parts increases due to an increase in the secondary current of the transformer 4 and the power loss increases.

また、特許文献３には、可変オンディレイ回路によりオン指令を遅らせてスイッチング素子に伝達することにより、電流バランスを図るようにしたインバータが開示されているが、スイッチング素子２ａ、２ｂ間の短絡が発生しないように予め余裕を持たせてデッドタイムを設定する必要があることから、スイッチング素子５ａ、５ｂのダイオードＤ３、Ｄ４が導通する時間を最適化することができないという問題があった。
そこで、本発明の目的は、トランスの電圧利用率の低下を伴うことなく、２次側素子の電力損失を低減することが可能なＤＣ−ＤＣコンバータを提供することである。 Further, Patent Document 3 discloses an inverter in which an on command is delayed by a variable on-delay circuit and transmitted to a switching element so as to achieve a current balance. However, a short circuit between the switching elements 2a and 2b is disclosed. Since it is necessary to set a dead time in advance so as not to occur, there is a problem that it is not possible to optimize the time for which the diodes D3 and D4 of the switching elements 5a and 5b are turned on.
Accordingly, an object of the present invention is to provide a DC-DC converter capable of reducing the power loss of the secondary side element without lowering the voltage utilization factor of the transformer.

上述した課題を解決するために、請求項１記載のＤＣ−ＤＣコンバータによれば、直流を交流に変換する直流／交流変換回路と、同期整流方式にて交流を直流に変換する交流／直流変換回路と、前記直流／交流変換回路から出力された交流を前記交流／直流変換回路に入力するトランスと、前記直流／交流変換回路のスイッチング素子のスイッチング制御を行うとともに、前記交流／直流変換回路のスイッチング素子のスイッチング制御を行う制御回路と、前記直流／交流変換回路のスイッチング素子をオンしてから前記トランス印加電圧が発生するまでの遅れ期間の増減に伴って、前記交流／直流変換回路のスイッチング素子のオフタイミングを増減させるオフタイミング制御手段とを備えることを特徴とする。 In order to solve the above-described problem, according to the DC-DC converter of claim 1, a DC / AC conversion circuit that converts direct current into alternating current, and an alternating current / direct current conversion that converts alternating current into direct current using a synchronous rectification method. A circuit, a transformer for inputting an alternating current output from the DC / AC conversion circuit to the AC / DC conversion circuit, a switching control of the switching element of the DC / AC conversion circuit, A control circuit that performs switching control of the switching element, and switching of the AC / DC converter circuit as the delay period from when the switching element of the DC / AC converter circuit is turned on until the voltage applied to the transformer is increased or decreased Off timing control means for increasing / decreasing the off timing of the element is provided.

これにより、直流／交流変換回路のスイッチング素子が複数ある場合においても、これらのスイッチング素子間のデッドタイムが長くなるのを防止しつつ、交流／直流変換回路のスイッチング素子に設けられたダイオードが導通するまでの遅れ期間を短縮することができ、トランスの電圧利用率の低下を伴うことなく、２次側素子の電力損失を低減することが可能となる。 Thereby, even when there are a plurality of switching elements of the DC / AC conversion circuit, the diode provided in the switching element of the AC / DC conversion circuit is made conductive while preventing the dead time between these switching elements from being increased. It is possible to reduce the delay period until the power is lost, and it is possible to reduce the power loss of the secondary side element without lowering the voltage utilization factor of the transformer.

また、請求項２記載のＤＣ−ＤＣコンバータによれば、直流を交流に変換する直流／交流変換回路と、同期整流方式にて交流を直流に変換する交流／直流変換回路と、前記直流／交流変換回路から出力された交流を前記交流／直流変換回路に入力するトランスと、前記直流／交流変換回路のスイッチング素子のスイッチング制御を行うとともに、前記交流／直流変換回路のスイッチング素子のスイッチング制御を行う制御回路と、前記交流／直流変換回路に接続される負荷に流れる電流の増減に応じた挙動を示す前記交流／直流変換回路、前記交流／直流変換回路または前記トランス内の電流のいずれかを検出する検出回路と、前記検出回路にて検出された電流の増減に伴って、前記交流／直流変換回路のスイッチング素子のオフタイミングを増減させる可変遅延回路とを備えることを特徴とする。 According to the DC-DC converter of claim 2, a DC / AC conversion circuit that converts direct current into alternating current, an AC / DC conversion circuit that converts alternating current into direct current by a synchronous rectification method, and the direct current / alternating current. Performs switching control of the switching element of the AC / DC conversion circuit and switching of the switching element of the DC / AC conversion circuit, as well as the transformer that inputs the AC output from the conversion circuit to the AC / DC conversion circuit. Detects either the control circuit and the AC / DC conversion circuit, the AC / DC conversion circuit, or the current in the transformer that exhibits a behavior corresponding to an increase or decrease in the current flowing through the load connected to the AC / DC conversion circuit. Detecting circuit for switching, and off timing of switching elements of the AC / DC converting circuit in accordance with increase / decrease of the current detected by the detecting circuit Characterized in that it comprises a variable delay circuit to increase or decrease.

これにより、交流／直流変換回路に接続される負荷が重い場合には、交流／直流変換回路のスイッチング素子のオフタイミングを遅延させることができる。このため、直流／交流変換回路のスイッチング素子間のデッドタイムが長くなるのを防止しつつ、交流／直流変換回路のスイッチング素子に設けられたダイオードが導通するまでの遅れ期間を短縮することができ、トランスの電圧利用率の低下を伴うことなく、２次側素子の電力損失を低減することが可能となる。 Thereby, when the load connected to the AC / DC conversion circuit is heavy, the off timing of the switching element of the AC / DC conversion circuit can be delayed. For this reason, it is possible to reduce the delay period until the diode provided in the switching element of the AC / DC conversion circuit becomes conductive while preventing the dead time between the switching elements of the DC / AC conversion circuit from becoming long. Thus, it is possible to reduce the power loss of the secondary side element without lowering the voltage utilization factor of the transformer.

また、請求項３記載のＤＣ−ＤＣコンバータによれば、直流を交流に変換する直流／交流変換回路と、同期整流方式にて交流を直流に変換する交流／直流変換回路と、前記直流／交流変換回路から出力された交流を前記交流／直流変換回路に入力するトランスと、前記直流／交流変換回路のスイッチング素子のスイッチング制御を行うとともに、前記交流／直流変換回路のスイッチング素子のスイッチング制御を行う制御回路と、前記交流／直流変換回路のスイッチング素子に流れる電流を検出する電流検出器と、前記電流検出器にて検出された電流のレベルを判定するレベル判定回路と、前記電流検出器にて検出された電流のレベルが閾値を下回る場合、前記交流／直流変換回路のスイッチング素子をオフさせるマスク回路とを備えることを特徴とする。 According to the DC-DC converter of claim 3, a DC / AC conversion circuit that converts direct current into alternating current, an AC / DC conversion circuit that converts alternating current into direct current by a synchronous rectification method, and the direct current / alternating current circuit Performs switching control of the switching element of the AC / DC conversion circuit and switching of the switching element of the DC / AC conversion circuit, as well as the transformer that inputs the AC output from the conversion circuit to the AC / DC conversion circuit. A control circuit; a current detector that detects a current flowing through a switching element of the AC / DC converter circuit; a level determination circuit that determines a level of a current detected by the current detector; and the current detector A mask circuit for turning off the switching element of the AC / DC conversion circuit when the level of the detected current falls below a threshold value. And features.

これにより、交流／直流変換回路のスイッチング素子に流れる電流の値に基づいて交流／直流変換回路のスイッチング素子をオフさせるタイミングを設定することができ、直流／交流変換回路のスイッチング素子間のデッドタイムが長くなるのを防止しつつ、交流／直流変換回路のスイッチング素子に設けられたダイオードが導通するまでの遅れ期間を短縮することが可能となることから、トランスの電圧利用率の低下を伴うことなく、２次側素子の電力損失を低減することが可能となる。 Accordingly, the timing for turning off the switching element of the AC / DC conversion circuit can be set based on the value of the current flowing through the switching element of the AC / DC conversion circuit, and the dead time between the switching elements of the DC / AC conversion circuit can be set. It is possible to shorten the delay period until the diode provided in the switching element of the AC / DC converter circuit is turned on while preventing the transformer from becoming longer, which is accompanied by a decrease in the voltage utilization rate of the transformer. In addition, the power loss of the secondary side element can be reduced.

また、請求項４記載のＤＣ−ＤＣコンバータによれば、直流を交流に変換する直流／交流変換回路と、同期整流方式にて交流を直流に変換する交流／直流変換回路と、前記直流／交流変換回路から出力された交流を前記交流／直流変換回路に入力するトランスと、前記直流／交流変換回路のスイッチング素子のスイッチング制御を行うとともに、前記交流／直流変換回路のスイッチング素子のスイッチング制御を行う制御回路と、前記交流／直流変換回路のスイッチング素子に流れる電流の極性を判別する電流極性判別回路と、前記電流極性判別回路にて判別された電流の極性反転に基づいて、前記交流／直流変換回路のスイッチング素子をオフさせるマスク回路とを備えることを特徴とする。 According to the DC-DC converter of claim 4, a DC / AC conversion circuit that converts direct current into alternating current, an AC / DC conversion circuit that converts alternating current into direct current by a synchronous rectification method, and the direct current / alternating current. Performs switching control of the switching element of the AC / DC conversion circuit and switching of the switching element of the DC / AC conversion circuit, as well as the transformer that inputs the AC output from the conversion circuit to the AC / DC conversion circuit. A control circuit; a current polarity discrimination circuit for discriminating a polarity of a current flowing through the switching element of the AC / DC conversion circuit; and the AC / DC conversion based on the polarity inversion of the current discriminated by the current polarity discrimination circuit. And a mask circuit for turning off a switching element of the circuit.

これにより、交流／直流変換回路のスイッチング素子に流れる電流の極性が変わるタイミングに基づいて交流／直流変換回路のスイッチング素子をオフさせるタイミングを設定することができ、直流／交流変換回路のスイッチング素子間のデッドタイムが長くなるのを防止しつつ、交流／直流変換回路のスイッチング素子に設けられたダイオードが導通するまでの遅れ期間を短縮することが可能となることから、トランスの電圧利用率の低下を伴うことなく、２次側素子の電力損失を低減することが可能となる。 Accordingly, it is possible to set the timing for turning off the switching element of the AC / DC conversion circuit based on the timing at which the polarity of the current flowing through the switching element of the AC / DC conversion circuit changes, and between the switching elements of the DC / AC conversion circuit. It is possible to reduce the delay period until the diode provided in the switching element of the AC / DC converter circuit becomes conductive while preventing the dead time of the transformer from becoming long, so that the voltage utilization rate of the transformer is reduced. It becomes possible to reduce the power loss of the secondary side element without accompanying.

以上説明したように、本発明によれば、直流／交流変換回路のスイッチング素子が複数ある場合においても、これらのスイッチング素子間のデッドタイムが長くなるのを防止しつつ、交流／直流変換回路のスイッチング素子に設けられたダイオードが導通するまでの遅れ期間を短縮することができ、トランスの電圧利用率の低下を伴うことなく、２次側素子の電力損失を低減することが可能となる。 As described above, according to the present invention, even when there are a plurality of switching elements of the DC / AC conversion circuit, it is possible to prevent the dead time between these switching elements from increasing, The delay period until the diode provided in the switching element becomes conductive can be shortened, and the power loss of the secondary side element can be reduced without a decrease in the voltage utilization factor of the transformer.

以下、本発明の実施形態に係るＤＣ−ＤＣコンバータについて図面を参照しながら説明する。
図１は、本発明の第１実施形態に係るＤＣ−ＤＣコンバータの概略構成を示す図である。
図１において、ＤＣ−ＤＣコンバータには、図９の構成に加え、可変遅延回路１３が設けられている。ここで、可変遅延回路１３は、検出回路１２にて検出されたトランス４の１次巻線４ａに流れる電流の増減に伴って、スイッチング素子５ａ、５ｂのゲート信号Ｓ１、Ｓ２の遅延時間を制御することにより、スイッチング素子５ａ、５ｂのオフタイミングを増減させることができる。 Hereinafter, a DC-DC converter according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram showing a schematic configuration of a DC-DC converter according to a first embodiment of the present invention.
In FIG. 1, the DC-DC converter is provided with a variable delay circuit 13 in addition to the configuration of FIG. Here, the variable delay circuit 13 controls the delay time of the gate signals S1 and S2 of the switching elements 5a and 5b as the current flowing in the primary winding 4a of the transformer 4 detected by the detection circuit 12 increases or decreases. By doing so, the OFF timing of switching element 5a, 5b can be increased / decreased.

図２は、図１のＤＣ−ＤＣコンバータの動作時の波形を示すタイミングチャートである。
図２において、軽負荷時には、ゲート信号Ｐ１がオンすると、スイッチング素子５ａの電流は即座に正から負になり、スイッチング素子５ａのダイオードＤ３は非導通になることから、トランス印加電圧が早期に表れる。
一方、重負荷時には、漏れインダクタンス４ｃの影響により、ゲート信号Ｐ１がオンしてから、スイッチング素子５ａの電流が正から負になった上で、スイッチング素子５ａのダイオードＤ３が非導通になるまでに遅れ期間ｔ３が発生することから、トランス印加電圧が表れるのが遅れる。 FIG. 2 is a timing chart showing waveforms during operation of the DC-DC converter of FIG.
In FIG. 2, when the gate signal P1 is turned on at the time of light load, the current of the switching element 5a immediately changes from positive to negative, and the diode D3 of the switching element 5a becomes non-conductive, so that the transformer applied voltage appears early. .
On the other hand, under heavy load, due to the influence of the leakage inductance 4c, after the gate signal P1 is turned on, the current of the switching element 5a changes from positive to negative and the diode D3 of the switching element 5a becomes non-conductive. Since the delay period t3 occurs, the appearance of the transformer applied voltage is delayed.

ここで、負荷８が重くなると、スイッチング素子５ａに流れる電流が増大し、トランス４の１次巻線４ａに流れる電流が増大する。そして、トランス４の１次巻線４ａに流れる電流は検出回路１２にて検出され、可変遅延回路１３に送られる。そして、可変遅延回路１３は、トランス４の１次巻線４ａに流れる電流の増分から遅れ期間ｔ３を求め、遅れ期間ｔ３に対応した分だけ、スイッチング素子５ａのゲート信号Ｓ１のオフタイミングを遅延させる。 Here, when the load 8 becomes heavy, the current flowing through the switching element 5a increases, and the current flowing through the primary winding 4a of the transformer 4 increases. The current flowing through the primary winding 4 a of the transformer 4 is detected by the detection circuit 12 and sent to the variable delay circuit 13. Then, the variable delay circuit 13 obtains the delay period t3 from the increment of the current flowing through the primary winding 4a of the transformer 4, and delays the off timing of the gate signal S1 of the switching element 5a by an amount corresponding to the delay period t3. .

これにより、重負荷時においても、スイッチング素子５ａのダイオードＤ３が導通する期間をｔ１とすることができる。このため、スイッチング素子２ａ、２ｂ間のデッドタイムが長くなるのを防止しつつ、スイッチング素子５ａ、５ｂにそれぞれ設けられたダイオードＤ３、Ｄ４が導通するまでの遅れ期間を短縮することができ、トランス４の電圧利用率の低下を伴うことなく、２次側素子の電力損失を低減することが可能となる。 Thereby, even during heavy load, the period during which the diode D3 of the switching element 5a is conductive can be set to t1. Therefore, it is possible to reduce the delay period until the diodes D3 and D4 provided in the switching elements 5a and 5b are turned on while preventing the dead time between the switching elements 2a and 2b from increasing. Therefore, it is possible to reduce the power loss of the secondary side element without lowering the voltage utilization factor of 4.

なお、図２の説明では、トランス４の１次巻線４ａに流れる電流の増減に伴って、スイッチング素子５ａのオフタイミングを増減させる方法について説明したが、トランス４の１次巻線４ａに流れる電流の増減に伴って、スイッチング素子５ｂのオフタイミングを増減させる場合についても同様である。
また、上述した第１実施形態では、トランス４の１次巻線４ａに流れる電流の増減に伴って、スイッチング素子５ａ、５ｂのオフタイミングを増減させる方法について説明したが、負荷８に流れる電流の増減に応じた挙動を示すならば、トランス４の１次巻線４ａに流れる電流以外の信号を用いるようにしてもよい。 In the description of FIG. 2, the method of increasing / decreasing the OFF timing of the switching element 5a in accordance with the increase / decrease of the current flowing through the primary winding 4a of the transformer 4 has been described. The same applies to the case where the OFF timing of the switching element 5b is increased / decreased with the increase / decrease of the current.
In the first embodiment described above, the method of increasing / decreasing the off timing of the switching elements 5a, 5b in accordance with the increase / decrease of the current flowing through the primary winding 4a of the transformer 4 has been described. A signal other than the current flowing in the primary winding 4a of the transformer 4 may be used as long as the behavior according to the increase / decrease is shown.

図３は、本発明の第２実施形態に係るＤＣ−ＤＣコンバータの概略構成を示す図である。
図３において、ＤＣ−ＤＣコンバータには、図８の構成に加え、マスク回路３０、レベル判定回路３１および電流検出器３２、３３が設けられている。ここで、電流検出器３２、３３は、スイッチング素子５ａ、５ｂのドレイン電流をそれぞれ検出することができる。なお、電流検出器３２、３３は、スイッチング素子５ａ、５ｂのソース電流をそれぞれ検出するようにしてもよい。レベル判定回路３１は、電流検出器３２、３３にてそれぞれ検出された電流のレベルを判定することができる。マスク回路３０は、電流検出器３２、３３にてそれぞれ検出された電流のレベルが閾値を下回る場合、スイッチング素子５ａ、５ｂをオフするようにゲート駆動回路１０に指示することができる。
なお、レベル判定回路３１はコンパレータ、マスク回路３０はＯＲゲートなどの論理回路、電流検出器３２、３３は電流検出トランスやシャント抵抗を用いることができる。 FIG. 3 is a diagram showing a schematic configuration of a DC-DC converter according to the second embodiment of the present invention.
In FIG. 3, the DC-DC converter is provided with a mask circuit 30, a level determination circuit 31, and current detectors 32 and 33 in addition to the configuration of FIG. Here, the current detectors 32 and 33 can detect the drain currents of the switching elements 5a and 5b, respectively. Note that the current detectors 32 and 33 may detect the source currents of the switching elements 5a and 5b, respectively. The level determination circuit 31 can determine the current levels detected by the current detectors 32 and 33, respectively. The mask circuit 30 can instruct the gate drive circuit 10 to turn off the switching elements 5a and 5b when the current levels detected by the current detectors 32 and 33 are below the threshold value.
The level determination circuit 31 may be a comparator, the mask circuit 30 may be a logic circuit such as an OR gate, and the current detectors 32 and 33 may be current detection transformers or shunt resistors.

図４は、図３のＤＣ−ＤＣコンバータの動作時の波形を示すタイミングチャートである。
図４において、スイッチング素子５ａのドレイン電流は電流検出器３２にて検出され、レベル判定回路３１に送られるとともに、制御回路３ａから出力されたゲート信号Ｓ１は、信号伝送回路９を介してマスク回路３０に送られる。そして、レベル判定回路３１は、スイッチング素子５ａのドレイン電流は閾値を下回るかどうかを判定し、スイッチング素子５ａのドレイン電流が閾値を下回った場合、そのことをマスク回路３０に通知する。 FIG. 4 is a timing chart showing waveforms during operation of the DC-DC converter of FIG.
In FIG. 4, the drain current of the switching element 5a is detected by the current detector 32 and sent to the level determination circuit 31, and the gate signal S1 output from the control circuit 3a is sent to the mask circuit via the signal transmission circuit 9. 30. Then, the level determination circuit 31 determines whether or not the drain current of the switching element 5a is lower than the threshold value, and notifies the mask circuit 30 when the drain current of the switching element 5a is lower than the threshold value.

そして、マスク回路３０は、スイッチング素子５ａのゲート信号Ｓ１がオフした上で、スイッチング素子５ａのドレイン電流が閾値を下回った場合、スイッチング素子５ａをオフするようにゲート駆動回路１０に指示する。
これにより、重負荷時においても、スイッチング素子５ａのダイオードＤ３が導通する期間をｔ４に短縮することができ、トランス４の電圧利用率の低下を伴うことなく、２次側素子の電力損失を低減することが可能となる。
なお、図４の説明では、電流検出器３２にて検出された電流のレベルに基づいて、スイッチング素子５ａのオフタイミングを制御する方法について説明したが、電流検出器３３にて検出された電流のレベルに基づいて、スイッチング素子５ｂのオフタイミングを制御する場合についても同様である。 The mask circuit 30 instructs the gate drive circuit 10 to turn off the switching element 5a when the gate signal S1 of the switching element 5a is turned off and the drain current of the switching element 5a falls below the threshold value.
As a result, even when the load is heavy, the period during which the diode D3 of the switching element 5a is conductive can be shortened to t4, and the power loss of the secondary side element can be reduced without lowering the voltage utilization factor of the transformer 4. It becomes possible to do.
In the description of FIG. 4, the method of controlling the off timing of the switching element 5 a based on the level of the current detected by the current detector 32 has been described. However, the current detected by the current detector 33 is not controlled. The same applies to the case where the off timing of the switching element 5b is controlled based on the level.

図５は、本発明の第３実施形態に係るＤＣ−ＤＣコンバータの概略構成を示す図である。
図５において、ＤＣ−ＤＣコンバータには、図８の構成に加え、マスク回路３０および電流極性判別回路３４、３５が設けられている。ここで、電流極性判別回路３４、３５は、スイッチング素子５ａ、５ｂに流れる電流の極性を判別することができる。マスク回路３０は、電流極性判別回路３４、３５にて判別された電流の極性反転に基づいて、スイッチング素子５ａ、５ｂをオフするようにゲート駆動回路１０に指示することができる。具体的には、スイッチング素子５ａ、５ｂのソースからドレインに流れる電流の方向を正とすると、スイッチング素子５ａ、５ｂに流れる電流の極性が正から負に変化した時に、スイッチング素子５ａ、５ｂをオフするようにゲート駆動回路１０に指示することができる。例えば、マスク回路３０は、スイッチング素子２ａのゲート信号Ｐ１がオンし、スイッチング素子５ａに流れる電流の極性が正から負に切り替わる瞬間にスイッチング素子５ａをオフさせることができる。 FIG. 5 is a diagram showing a schematic configuration of a DC-DC converter according to the third embodiment of the present invention.
5, the DC-DC converter is provided with a mask circuit 30 and current polarity determination circuits 34 and 35 in addition to the configuration of FIG. 8. Here, the current polarity discriminating circuits 34 and 35 can discriminate the polarity of the current flowing through the switching elements 5a and 5b. The mask circuit 30 can instruct the gate drive circuit 10 to turn off the switching elements 5a and 5b based on the polarity inversion of the current determined by the current polarity determination circuits 34 and 35. Specifically, if the direction of the current flowing from the source to the drain of the switching elements 5a and 5b is positive, the switching elements 5a and 5b are turned off when the polarity of the current flowing through the switching elements 5a and 5b changes from positive to negative. The gate drive circuit 10 can be instructed to do so. For example, the mask circuit 30 can turn off the switching element 5a at the moment when the gate signal P1 of the switching element 2a is turned on and the polarity of the current flowing through the switching element 5a is switched from positive to negative.

これにより、重負荷時においても、スイッチング素子５ａのダイオードＤ３が導通する期間をさらに短縮することができ、トランス４の電圧利用率の低下を伴うことなく、２次側素子の電力損失をより一層低減することが可能となる。また、電流の極性だけを検出すればよく、回路構成を簡略化することが可能となる。
一方、スイッチング素子２ａ、２ｂのゲート信号Ｐ１、Ｐ２をオンしてから、スイッチング素子５ａ、５ｂのゲート信号Ｓ１、Ｓ２をオフするので、１次側のスイッチング素子２ａ、２ｂと２次側のスイッチング素子５ａ、５ｂが同時にオンする懸念があるが、スイッチング素子５ａ、５ｂにゲート信号Ｓ１、Ｓ２がそれぞれ入力されてからオンするまでの応答速度が速い場合には、これらのスイッチング素子の短絡による影響を少なくすることができる。 Thereby, even during heavy load, the period during which the diode D3 of the switching element 5a is conductive can be further shortened, and the power loss of the secondary side element can be further reduced without lowering the voltage utilization factor of the transformer 4. It becomes possible to reduce. Further, only the polarity of the current needs to be detected, and the circuit configuration can be simplified.
On the other hand, since the gate signals S1 and S2 of the switching elements 5a and 5b are turned off after the gate signals P1 and P2 of the switching elements 2a and 2b are turned on, the switching elements 2a and 2b on the primary side and the switching on the secondary side are switched on. There is a concern that the elements 5a and 5b are turned on at the same time. However, when the response speed from when the gate signals S1 and S2 are respectively input to the switching elements 5a and 5b is high, the switching element 5a and 5b is affected by a short circuit of these switching elements. Can be reduced.

また、スイッチング素子のドレイン−ソース間に抵抗やコンデンサなどで構成されるスナバ回路を接続することにより、ドレイン−ソース間の電圧の跳ね上がりを抑制することができる。
なお、ＤＣ−ＤＣコンバータの１次側回路は、図７から図９に示したハーフブリッジ回路を用いる方法の他、図１０のプッシュプル回路やフルブリッジ回路を用いるようにしてもよい。また、ＤＣ−ＤＣコンバータの整流回路はカレントダブラを用いるようにしてもよい。 Further, by connecting a snubber circuit composed of a resistor, a capacitor, or the like between the drain and source of the switching element, it is possible to suppress a jump in voltage between the drain and source.
Note that the primary-side circuit of the DC-DC converter may use the push-pull circuit or full-bridge circuit shown in FIG. 10 in addition to the method using the half-bridge circuit shown in FIGS. Further, a current doubler may be used for the rectifier circuit of the DC-DC converter.

図６は、本発明の第４実施形態に係るＤＣ−ＤＣコンバータに適用される整流回路の概略構成を示す図である。
図６において、整流回路１００ａには、図１の整流回路１００の平滑インダクタ６の代わりに平滑インダクタ６ａ、６ｂが設けられている。また、トランス２４には、１次巻線４ａおよび２次巻線４ｆが設けられている。そして、２次巻線４ｆの一端にはスイッチング素子５ａおよび平滑インダクタ６ａの一端が接続されるとともに、２次巻線４ｅｆ他端にはスイッチング素子５ｂおよび平滑インダクタ６ｂの一端が接続され、平滑インダクタ６ａ、６ｂの他端は互いに共通接続されている。 FIG. 6 is a diagram showing a schematic configuration of a rectifier circuit applied to the DC-DC converter according to the fourth embodiment of the present invention.
In FIG. 6, the rectifier circuit 100a is provided with smoothing inductors 6a and 6b instead of the smoothing inductor 6 of the rectifier circuit 100 of FIG. The transformer 24 is provided with a primary winding 4a and a secondary winding 4f. One end of the secondary winding 4f is connected to one end of the switching element 5a and the smoothing inductor 6a, and the other end of the secondary winding 4ef is connected to one end of the switching element 5b and the smoothing inductor 6b. The other ends of 6a and 6b are commonly connected to each other.

本発明の第１実施形態に係るＤＣ−ＤＣコンバータの概略構成を示す図である。It is a figure which shows schematic structure of the DC-DC converter which concerns on 1st Embodiment of this invention. 図１のＤＣ−ＤＣコンバータの動作時の波形を示すタイミングチャートである。It is a timing chart which shows the waveform at the time of operation | movement of the DC-DC converter of FIG. 本発明の第２実施形態に係るＤＣ−ＤＣコンバータの概略構成を示す図である。It is a figure which shows schematic structure of the DC-DC converter which concerns on 2nd Embodiment of this invention. 図３のＤＣ−ＤＣコンバータの動作時の波形を示すタイミングチャートである。It is a timing chart which shows the waveform at the time of operation | movement of the DC-DC converter of FIG. 本発明の第３実施形態に係るＤＣ−ＤＣコンバータの概略構成を示す図である。It is a figure which shows schematic structure of the DC-DC converter which concerns on 3rd Embodiment of this invention. 本発明の第４実施形態に係るＤＣ−ＤＣコンバータに適用される整流回路の概略構成を示す図である。It is a figure which shows schematic structure of the rectifier circuit applied to the DC-DC converter which concerns on 4th Embodiment of this invention. 従来のＤＣ−ＤＣコンバータの概略構成を示す図である。It is a figure which shows schematic structure of the conventional DC-DC converter. 従来のＤＣ−ＤＣコンバータの概略構成のその他の例を示す図である。It is a figure which shows the other example of schematic structure of the conventional DC-DC converter. 従来のＤＣ−ＤＣコンバータの概略構成のさらにその他の例を示す図である。It is a figure which shows the further another example of schematic structure of the conventional DC-DC converter. 従来のＤＣ−ＤＣコンバータに適用される１次側スイッチング回路のその他の例を示す図である。It is a figure which shows the other example of the primary side switching circuit applied to the conventional DC-DC converter. 従来のＤＣ−ＤＣコンバータのスイッチング素子のゲート信号の波形を示すタイミングチャートである。It is a timing chart which shows the waveform of the gate signal of the switching element of the conventional DC-DC converter. 従来のＤＣ−ＤＣコンバータの動作時の波形を示すタイミングチャートである。It is a timing chart which shows the waveform at the time of operation | movement of the conventional DC-DC converter.

Explanation of symbols

１直流入力電源
２スイッチング回路
２ａ、２ｂ、５ａ、５ｂスイッチング素子
Ｄ１〜Ｄ４ダイオード
Ｍ１〜Ｍ４電界効果型トランジスタ
２ｃ、２ｄコンデンサ
３制御回路
４、１４、２４トランス
４ａ１次巻線
４ｂ、４ｆ２次巻線
４ｃ、４ｄ漏れインダクタンス
６、６ａ、６ｂ平滑インダクタ
７平滑コンデンサ
８負荷
９信号伝送回路
１０ゲート駆動回路
１１電流検出用トランス
１２検出回路
１３可変遅延回路
３０マスク回路
３１レベル判定回路
３２、３３電流検出器
３４、３５電流極性判別回路
１００、１００ａ整流回路 DESCRIPTION OF SYMBOLS 1 DC input power supply 2 Switching circuit 2a, 2b, 5a, 5b Switching element D1-D4 Diode M1-M4 Field effect transistor 2c, 2d Capacitor 3 Control circuit 4, 14, 24 Transformer 4a Primary winding 4b, 4f Secondary Winding 4c, 4d Leakage inductance 6, 6a, 6b Smoothing inductor 7 Smoothing capacitor 8 Load 9 Signal transmission circuit 10 Gate drive circuit 11 Current detection transformer 12 Detection circuit 13 Variable delay circuit 30 Mask circuit 31 Level determination circuit 32, 33 Current Detector 34, 35 Current polarity discrimination circuit 100, 100a Rectifier circuit

Claims

A DC / AC conversion circuit for converting DC to AC;
An AC / DC conversion circuit that converts AC to DC by synchronous rectification;
A transformer for inputting the alternating current output from the direct current / alternating current conversion circuit to the alternating current / direct current conversion circuit;
A control circuit for performing switching control of the switching element of the DC / AC conversion circuit and for performing switching control of the switching element of the AC / DC conversion circuit;
Off-timing control means for increasing / decreasing the off-timing of the switching element of the AC / DC converter circuit as the delay period from when the switching element of the DC / AC converter circuit is turned on until the voltage applied to the transformer is increased / decreased A DC-DC converter comprising:

A DC / AC conversion circuit for converting DC to AC;
An AC / DC conversion circuit that converts AC to DC by synchronous rectification;
A transformer for inputting the alternating current output from the direct current / alternating current conversion circuit to the alternating current / direct current conversion circuit;
A control circuit for performing switching control of the switching element of the DC / AC conversion circuit and for performing switching control of the switching element of the AC / DC conversion circuit;
A detection circuit for detecting any one of the AC / DC conversion circuit, the AC / DC conversion circuit, or the current in the transformer, which exhibits a behavior corresponding to an increase or decrease of a current flowing through a load connected to the AC / DC conversion circuit; ,
A DC-DC converter comprising: a variable delay circuit that increases / decreases the off timing of the switching element of the AC / DC conversion circuit in accordance with increase / decrease of the current detected by the detection circuit.

A DC / AC conversion circuit for converting DC to AC;
An AC / DC conversion circuit that converts AC to DC by synchronous rectification;
A transformer for inputting the alternating current output from the direct current / alternating current conversion circuit to the alternating current / direct current conversion circuit;
A control circuit for performing switching control of the switching element of the DC / AC conversion circuit and for performing switching control of the switching element of the AC / DC conversion circuit;
A current detector for detecting a current flowing in the switching element of the AC / DC conversion circuit;
A level determination circuit for determining the level of the current detected by the current detector;
A DC-DC converter comprising: a mask circuit that turns off a switching element of the AC / DC conversion circuit when the level of the current detected by the current detector is below a threshold value.

A DC / AC conversion circuit for converting DC to AC;
An AC / DC conversion circuit that converts AC to DC by synchronous rectification;
A transformer for inputting the alternating current output from the direct current / alternating current conversion circuit to the alternating current / direct current conversion circuit;
A control circuit for performing switching control of the switching element of the DC / AC conversion circuit and for performing switching control of the switching element of the AC / DC conversion circuit;
A current polarity discrimination circuit for discriminating the polarity of the current flowing through the switching element of the AC / DC conversion circuit;
A DC-DC converter comprising: a mask circuit that turns off a switching element of the AC / DC conversion circuit based on polarity reversal of the current determined by the current polarity determination circuit.