JP2008159724A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2008159724A JP2008159724A JP2006345184A JP2006345184A JP2008159724A JP 2008159724 A JP2008159724 A JP 2008159724A JP 2006345184 A JP2006345184 A JP 2006345184A JP 2006345184 A JP2006345184 A JP 2006345184A JP 2008159724 A JP2008159724 A JP 2008159724A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive film
- collet
- chip
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75314—Auxiliary members on the pressing surface
- H01L2224/75315—Elastomer inlay
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
Description
本発明は、半導体装置の製造技術に関し、特に、半導体チップをダイボンディングする工程に適用して有効な技術に関するものである。 The present invention relates to a semiconductor device manufacturing technique, and more particularly to a technique that is effective when applied to a step of die bonding a semiconductor chip.
特開2003−203964号公報(特許文献1)には、弾性的に変形可能な半導体チップを補足するための凸形状の表面を有する吸引手段を用いて半導体チップを実装する技術が開示されている。このような実装手段により、半導体チップは凸状に吸引手段に保持され、実装時には中心が最初に実装面に衝突し、半導体チップを介して吸引手段に加わる圧力の増大に従って吸引手段の凸形状の表面が次第に平らになり、それに伴って保持されている半導体チップも平らになる。この時、吸引手段(半導体チップ)に加わる圧力は、吸引手段(半導体チップ)の表面の中心から外側に向かって増大するので、半導体チップと実装面との間の空気を継続的に逃がすことができる。 Japanese Laid-Open Patent Publication No. 2003-203964 (Patent Document 1) discloses a technique for mounting a semiconductor chip using suction means having a convex surface for supplementing an elastically deformable semiconductor chip. . By such mounting means, the semiconductor chip is held in a convex shape by the suction means, and at the time of mounting, the center first collides with the mounting surface, and the convex shape of the suction means is increased according to the increase in pressure applied to the suction means through the semiconductor chip. The surface is gradually flattened, and the semiconductor chip being held is flattened accordingly. At this time, the pressure applied to the suction means (semiconductor chip) increases from the center of the surface of the suction means (semiconductor chip) toward the outside, so that air between the semiconductor chip and the mounting surface can be continuously released. it can.
特開2004−6599号公報(特許文献2)および特開2002−368023号公報(特許文献3)には、熱圧着フィルム搬送用のコレットにおいて、吸着面を凸面で形成し、その吸着面にフッ素樹脂コーティングあるいはフッ素樹脂フィルムの貼り付けなどの表面処理部を設け、吸引孔を凸面側方部に設けることにより、熱圧着フィルムの移載に際してリリースを容易に行い、熱圧着フィルムの貼り付きを防止する技術が開示されている。 In JP-A-2004-6599 (Patent Document 2) and JP-A-2002-368823 (Patent Document 3), in a collet for transporting a thermocompression film, an adsorption surface is formed as a convex surface, and fluorine is formed on the adsorption surface. By providing a surface treatment part such as resin coating or fluororesin film attachment, and providing suction holes on the side of the convex surface, it is easy to release when the thermocompression film is transferred, preventing sticking of the thermocompression film. Techniques to do this are disclosed.
特開2002−310939号公報(特許文献4)には、透明物体や半透明物体などの被検査物内の気泡を撮像する気泡検査装置において、同軸照明と斜光照明とを設け、同軸照明の照射時に取得した第1の画像データと、斜光照明の照射時に取得した第2の画像データとを用いて画像データ内の特徴部を抽出することにより、安定的で正確に気泡および不純物の有無や形状を検査できる技術が開示されている。
近年、半導体装置の高密度実装を目的として、配線基板上に複数枚の半導体チップ(以下、単にチップと記す)を積層して実装するパッケージが実用化されている。 In recent years, for the purpose of high-density mounting of semiconductor devices, a package in which a plurality of semiconductor chips (hereinafter simply referred to as chips) are stacked and mounted on a wiring board has been put into practical use.
複数枚のチップを積層して実装するに当たり、2枚のチップ間は、たとえば接着フィルムを熱圧着することで接着される。この熱圧着時には、チップと接着フィルムとの間に気泡が残留しないようにすることが求められている。 In stacking and mounting a plurality of chips, the two chips are bonded together by, for example, thermocompression bonding of an adhesive film. At the time of this thermocompression bonding, it is required that no bubbles remain between the chip and the adhesive film.
本発明者らは、上記接着フィルムを用いてチップをダイボンディングする際に、チップと接着フィルムとの間に気泡が残留しないようにする技術について検討している。その中で、本発明者らは、以下のような課題を見出した。 The present inventors have studied a technique for preventing bubbles from remaining between the chip and the adhesive film when the chip is die-bonded using the adhesive film. Among them, the present inventors have found the following problems.
すなわち、複数枚のチップを積層するに当たり、まず接着フィルム搬送用のコレットを用いて先にダイボンディングされたチップ上に接着フィルムを配置し、次いで仮圧着および本圧着を順次行う。上記気泡の除去は、仮圧着時もしくは本圧着時のいずれかで行うとすると、ダイボンダには仮圧着用と本圧着用とで機能が分けられた2つのヘッドを備えさせる手段が考えられる。しかしながら、2つのヘッドを備えることによりダイボンダが大型化し、ダイボンダの小型化の要求に応じられなくなってしまう課題が存在する。また、ヘッドを2つ備えることにより、ダイボンダ自体の価格が高くなってしまう課題が存在すする。 That is, when laminating a plurality of chips, an adhesive film is first placed on a chip that has been previously die-bonded using a collet for transporting the adhesive film, and then provisional pressure bonding and main pressure bonding are sequentially performed. If the removal of the bubbles is performed at the time of either the temporary pressure bonding or the main pressure bonding, a means for providing the die bonder with two heads whose functions are divided for the temporary pressure bonding and the main pressure bonding is considered. However, the provision of the two heads increases the size of the die bonder, and there is a problem that it becomes impossible to meet the demand for size reduction of the die bonder. In addition, there is a problem that the price of the die bonder itself is increased by providing two heads.
仮圧着および本圧着を1つのヘッドで行うとすると、気泡除去の機能も含めて複数の機能を1つのヘッドに持たせる必要があり、2つのヘッドを備えた場合に比べて気泡除去精度を含めた圧着精度を確保することが困難になってしまう課題が存在する。 If the pre-bonding and the main bonding are performed with one head, it is necessary to provide a single head with a plurality of functions including the function of removing bubbles, and the accuracy of removing bubbles is included compared to the case with two heads. There is a problem that it becomes difficult to ensure the accuracy of crimping.
また、チップと接着フィルムとの間に存在する気泡は、常に同じ位置、同じ大きさ、もしくは同じ形状とは限らない。そのため、気泡の位置、大きさおよび形状に合わせて圧着条件を適宜変更しなければならない課題が存在する。 Further, the bubbles existing between the chip and the adhesive film are not always in the same position, the same size, or the same shape. Therefore, there is a problem that the pressure bonding conditions must be changed as appropriate according to the position, size and shape of the bubbles.
また、ダイボンディング時に上記気泡を除去することを考慮すると、ダイボンダが備える上記ヘッドは、特殊な形状になってしまう。そのため、そのヘッド自体を短期間かつ低価格で供給できなくなってしまう課題が存在する。 In consideration of removing the bubbles during die bonding, the head provided in the die bonder has a special shape. For this reason, there is a problem that the head itself cannot be supplied in a short period of time and at a low price.
本発明の目的は、チップのダイボンディング時に、チップと接着フィルムとの間の気泡を容易に除去できる技術を提供することにある。 The objective of this invention is providing the technique which can remove easily the bubble between a chip | tip and an adhesive film at the time of die bonding of a chip | tip.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
1.本発明による半導体装置の製造方法は、
(a)主面に半導体素子および前記半導体素子と電気的に接続された集積回路が形成された第1の半導体チップを用意する工程、
(b)熱圧着性の接着フィルムを用意する工程、
(c)弾性を有するコレットおよび前記コレットを保持するホルダを含むボンディング治具により前記接着フィルムまたは前記第1の半導体チップを保持し、チップ実装領域に前記接着フィルムまたは前記第1の半導体チップを圧着する工程、
を含み、
前記ホルダは、前記(c)工程時に前記接着フィルムまたは前記第1の半導体チップと対向する開口部を有し、前記開口部に前記コレットを嵌合することで前記コレットを保持し、
前記コレットは、前記ホルダの前記開口部から突出し前記(c)工程時に前記接着フィルムまたは前記第1の半導体チップと対向する第1の曲率の吸着面と、前記吸着面の外周に沿って延在する吸着穴とを有し、前記吸着穴から真空吸着することで前記吸着面に沿った形で前記接着フィルムまたは前記第1の半導体チップを保持し、
前記第1の曲率は、前記接着フィルムを保持する場合と前記第1の半導体チップを保持する場合とで変更するものである。
1. A method for manufacturing a semiconductor device according to the present invention includes:
(A) preparing a first semiconductor chip in which a semiconductor element and an integrated circuit electrically connected to the semiconductor element are formed on a main surface;
(B) preparing a thermocompression adhesive film;
(C) The adhesive film or the first semiconductor chip is held by a bonding jig including an elastic collet and a holder for holding the collet, and the adhesive film or the first semiconductor chip is pressure-bonded to a chip mounting region. The process of
Including
The holder has an opening facing the adhesive film or the first semiconductor chip during the step (c), and holds the collet by fitting the collet into the opening.
The collet protrudes from the opening of the holder and extends along the outer periphery of the suction surface having a first curvature facing the adhesive film or the first semiconductor chip during the step (c). Holding the adhesive film or the first semiconductor chip in a form along the suction surface by vacuum suction from the suction hole,
The first curvature is changed between a case where the adhesive film is held and a case where the first semiconductor chip is held.
2.また、本発明による半導体装置の製造方法は、
(a)主面に半導体素子および前記半導体素子と電気的に接続された集積回路が形成された第1の半導体チップを用意する工程、
(b)熱圧着性の接着フィルムを用意する工程、
(c)弾性を有するコレットおよび前記コレットを保持するホルダを含むボンディング治具により前記接着フィルムを保持し、チップ実装領域に前記接着フィルムを圧着する工程、
(d)前記(c)工程後、画像取得手段により前記接着フィルムの平面画像を取得し、前記接着フィルムの前記平面画像から前記接着フィルムと前記チップ実装領域との間に所定量の気泡の存在を確認した場合には圧着不良とする工程、
(e)前記(d)工程において前記平面画像から前記接着フィルムと前記チップ実装領域との間に所定量の気泡の存在を確認しなかった場合には、前記接着フィルム上に前記第1の半導体チップを圧着する工程、
を含み、
前記ホルダは、前記(c)工程時に前記接着フィルムまたは前記第1の半導体チップと対向する開口部を有し、前記開口部に前記コレットを嵌合することで前記コレットを保持し、
前記コレットは、前記ホルダの前記開口部から突出し前記(c)工程時に前記接着フィルムまたは前記第1の半導体チップと対向する第1の曲率の吸着面と、前記吸着面の外周に沿って延在する吸着穴とを有し、前記吸着穴から真空吸着することで前記吸着面に沿った形で前記接着フィルムまたは前記第1の半導体チップを保持し、
前記第1の曲率は、前記接着フィルムを保持する場合と前記第1の半導体チップを保持する場合とで変更し、
前記(d)工程において圧着不良となった場合には、前記接着フィルムが前記チップ実装領域と接触してからの前記ボンディング治具の下降速度の低下、前記接着フィルムを前記チップ実装領域へ圧着した後に前記コレットと前記接着フィルムとが離間するまでの前記ボンディング治具の上昇速度の低下、および前記接着フィルムが前記チップ実装領域と接触してからの前記ボンディング治具の前記チップ実装領域に向かっての押し込み量の増加のうちの少なくとも1つ以上の条件を前記(c)工程にフィードバックするものである。
2. A method for manufacturing a semiconductor device according to the present invention includes:
(A) preparing a first semiconductor chip in which a semiconductor element and an integrated circuit electrically connected to the semiconductor element are formed on a main surface;
(B) preparing a thermocompression adhesive film;
(C) a step of holding the adhesive film by a bonding jig including an elastic collet and a holder for holding the collet, and crimping the adhesive film to a chip mounting region;
(D) After the step (c), a planar image of the adhesive film is acquired by an image acquisition unit, and a predetermined amount of bubbles is present between the adhesive film and the chip mounting region from the planar image of the adhesive film. If you have confirmed the process,
(E) In the step (d), when the presence of a predetermined amount of bubbles between the adhesive film and the chip mounting area is not confirmed from the planar image, the first semiconductor is formed on the adhesive film. Crimping the chip,
Including
The holder has an opening facing the adhesive film or the first semiconductor chip during the step (c), and holds the collet by fitting the collet into the opening.
The collet protrudes from the opening of the holder and extends along the outer periphery of the suction surface having a first curvature facing the adhesive film or the first semiconductor chip during the step (c). Holding the adhesive film or the first semiconductor chip in a form along the suction surface by vacuum suction from the suction hole,
The first curvature is changed when holding the adhesive film and when holding the first semiconductor chip,
When the bonding failure occurs in the step (d), the lowering speed of the bonding jig after the adhesive film comes into contact with the chip mounting area is decreased, and the adhesive film is bonded to the chip mounting area. Decrease in the rising speed of the bonding jig until the collet and the adhesive film are separated later, and toward the chip mounting area of the bonding jig after the adhesive film contacts the chip mounting area At least one condition of the increase in the pushing amount is fed back to the step (c).
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
すなわち、チップのダイボンディング時に、チップと接着フィルムとの間の気泡を容易に除去できる。 That is, bubbles between the chip and the adhesive film can be easily removed during die bonding of the chip.
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。 Before describing the present invention in detail, the meaning of terms in the present application will be described as follows.
ウエハとは、半導体素子または集積回路の製造に用いる単結晶シリコン基板(一般にほぼ平面円形状)、SOI(Silicon On Insulator)基板、エピタキシャル基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、TFT(Thin Film Transistor)およびSTN(Super-Twisted-Nematic)液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。 A wafer is a single crystal silicon substrate (generally a substantially planar circular shape), SOI (Silicon On Insulator) substrate, epitaxial substrate, sapphire substrate, glass substrate, other insulation, anti-insulation or semiconductor used in the manufacture of semiconductor elements or integrated circuits. A board | substrate etc. and those composite board | substrates are said. In addition, the term “semiconductor device” as used herein refers not only to a semiconductor device such as a silicon wafer or a sapphire substrate or an insulator substrate, but particularly to a TFT (Thin Film Transistor) and unless otherwise specified. It also includes those made on other insulating substrates such as glass such as STN (Super-Twisted-Nematic) liquid crystal.
デバイス面もしくは素子形成面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。 The device surface or element formation surface is a main surface of a wafer on which a device pattern corresponding to a plurality of chip regions is formed by lithography.
コレットとは、ダイシング等によりウエハを個々のチップに分割した後で、1個ずつチップを移送するために使用する吸着保持具、およびチップの圧着の際に用いられる接着フィルムを移送するために使用する吸着保持具をいう。 A collet is used to transfer an adhesive film used to transfer chips one by one, and an adhesive film used for chip bonding, after the wafer is divided into individual chips by dicing or the like. This is a suction holding tool.
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。 In the following embodiments, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant to each other. There are some or all of the modifications, details, supplementary explanations, and the like.
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。 Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number.
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Aからなる」、「Aよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。 Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say. In addition, when referring to the constituent elements in the embodiments, etc., “consisting of A” and “consisting of A” do not exclude other elements unless specifically stated that only the elements are included. Needless to say.
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。 Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする2元、3元等の合金(たとえばSiGe)等を含むものとする。 In addition, when referring to materials, etc., unless specified otherwise, or in principle or not in principle, the specified material is the main material, and includes secondary elements, additives It does not exclude additional elements. For example, unless otherwise specified, the silicon member includes not only pure silicon but also an additive impurity, a binary or ternary alloy (for example, SiGe) having silicon as a main element.
また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。 In addition, components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。 In the drawings used in the present embodiment, even a plan view may be partially hatched to make the drawings easy to see.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(実施の形態1)
本実施の形態1は、配線基板上にチップを積層して実装する半導体パッケージの製造に適用したものであり、その製造方法を図1〜図8を用いて工程順に説明する。
(Embodiment 1)
The first embodiment is applied to the manufacture of a semiconductor package in which chips are stacked and mounted on a wiring board, and the manufacturing method will be described in the order of steps with reference to FIGS.
まず、図1に示すような単結晶シリコンからなるウエハ1Wの主面に半導体素子およびその半導体素子と電気的に接続する集積回路を形成した後、格子状のスクライブラインによって区画された複数のチップ形成領域1CAのそれぞれに形成された集積回路の電気試験を行い、その良否を判定する。本実施の形態1においては、ウエハ1Wの主面に形成される前記集積回路として電気的一括消去型EEPROM(Electric Erasable Programmable Read Only Memory;以下、フラッシュメモリと記す)を例示する。半導体パッケージがフラッシュメモリ等のメモリ製品となる場合において、上記のようにチップを積層することによって1個の半導体パッケージのメモリ容量を増加させることができる。
First, a semiconductor element and an integrated circuit that is electrically connected to the semiconductor element are formed on the main surface of a
次に、図2に示すように、ウエハ1Wの集積回路形成面(図の下面側)に集積回路保護用のバックグラインドテープ3を貼り付ける。そして、この状態でウエハ1Wの裏面(図の上面側)をグラインダで研削し、続いて、この研削によって生じた裏面のダメージ層を、ウエットエッチング、ドライポリッシング、プラズマエッチングなどの方法によって除去することにより、ウエハ1Wを薄くする。前記ウエットエッチング、ドライポリッシング、プラズマエッチングなどの処理方法は、ウエハの厚さ方向に進行する処理速度が、グラインダによる研削の速度に比べて遅い反面、ウエハ内部に与えるダメージがグラインダによる研削に比較して小さいだけでなく、グラインダによる研削で発生したウエハ内部のダメージ層を除去することができ、ウエハ1Wおよびチップが割れにくくなるという効果がある。
Next, as shown in FIG. 2, a
次に、バックグラインドテープ3を除去した後、図3に示すように、ウエハ1Wの裏面(集積回路形成面の反対側の面)にチップを配線基板へ実装する際の接着剤となるDAF(図示は省略)を貼付し、さらにそのDAF上にダイシングテープ4を貼り付け、この状態でダイシングテープ4の周辺部をウエハリング5に固定する。ダイシングテープ4に前もってDAF(Die Attach Film)が貼付されているものにウエハ1Wを貼り付ける方法を用いることも多い。ダイシングテープ4は、ポリオレフィン(PO)、ポリ塩化ビニル(PVC)、ポリエチレンテレフタレート(PET)などからなるテープ基材の表面に粘着剤を塗布して粘着性(tackness)を持たせた円形に裁断したものでUV硬化型粘着剤を使用している場合も多い。
Next, after the
次に、図4に示すように、ダイシングブレード6を使ってウエハ1Wをダイシングすることにより、前記複数のチップ形成領域1CAのそれぞれをチップ(第1の半導体チップ)1Cに分割する。この時、分割されたそれぞれのチップ1Cを円形のダイシングテープ4上に残しておく必要があるので、ダイシングテープ4は、その厚さ方向に数十μmのみ切り込む。なお、ダイシングテープ4としてUV硬化型粘着テープを使用した場合は、以下で説明するチップ1Cの剥離工程に先立ってダイシングテープ4に紫外線を照射し、粘着剤の粘着力を低下させておく。
Next, as shown in FIG. 4, the
次に、図5に示すように、吸着コレット(図示は省略)を用いてチップ1Cをダイシングテープ4から剥離し、吸着コレットで吸着および保持しつつ次工程(ペレット付け工程)へ搬送する。ペレット付け工程に搬送されたチップ1Cは、予め裏面に貼付されていたDAF10を介して熱圧着によって配線基板11上の実装位置に実装される。続いて、チップ1CをAuワイヤ12を介して配線基板11の電極13と電気的に接続する。
Next, as shown in FIG. 5, the chip 1 </ b> C is peeled from the dicing
次に、図6に示すように、チップ1C上の平面でAuワイヤ12と重ならない領域に接着フィルム14を熱圧着する。詳細は後述するが、本実施の形態1においては、チップ1C上に接着フィルム14を介して同じ平面サイズのチップ1Cを平面で重なるように積層するので、接着フィルム14は、Auワイヤ12のループ部より高くなる厚さのものを使用する。また、本実施の形態1において、接着フィルム14としては、アクリル系材料やシリコン系材料等をベースとしてエポキシ樹脂等を添加してフィルム状に加工したものや、それらに熱可塑性ポリイミド樹脂を補強層として追加したもの等を例示することができる。
Next, as shown in FIG. 6, the
次に、図7に示すように、既に配線基板11上に実装されているチップ1Cと同様のチップ1Cを接着フィルム14上にダイボンディングし、接着フィルム14を介して上下2つのチップ1Cを熱圧着する。この時、前述したように、上層のチップ1Cは、下層のチップ1Cと平面で位置が重なるようにダイボンディングする。続いて、上層チップ1CをAuワイヤ15を介して配線基板11の電極16と電気的に接続する。
Next, as shown in FIG. 7, a chip 1 </ b> C similar to the chip 1 </ b> C already mounted on the
その後、配線基板11をモールド工程に搬送し、図8に示すように、2層積層して実装されたチップ1Cをモールド樹脂17で封止することによって、本実施の形態1の積層パッケージ18が完成する。
Thereafter, the
ここで、前述の接着フィルム14を熱圧着する工程についてさらに詳しく説明する。
Here, the process of thermocompression bonding the above-described
図9は、本実施の形態1において、接着フィルム14の熱圧着およびチップ1Cの熱圧着を行うボンダの平面説明図である。この図9に示すボンダは、マガジンローダMGL、フレームローダFLD、フレームリフタFLL、ウエハカセットリフタWCL、ウエハテーブルWTL、接着フィルム供給部SFK、プリフォームヘッドPFH、カメラヘッドCMH1、CMH2、ボンディングヘッドBDH、アンローダULDおよび操作パネルSSP等を有している。
FIG. 9 is an explanatory plan view of a bonder for performing thermocompression bonding of the
マガジンローダMGLは、配線基板11が収容されたマガジン(図示は省略)を、所定位置まで供給し、配線基板11を取り出して搬送レールHRLへ供給できるようにする。
The magazine loader MGL supplies a magazine (not shown) in which the
フレームローダFLDおよびフレームリフタFLLは、マガジンから供給された配線基板11をワークとして搬送レールHRLへ供給する。
The frame loader FLD and the frame lifter FLL supply the
ウエハカセットリフタWCLは、ウエハ1Wを収容したウエハカセット(図示は省略)を所定位置まで供給する。
Wafer cassette lifter WCL supplies a wafer cassette (not shown) containing
ウエハテーブルWTLは、ウエハカセットから取り出されたウエハ1Wが配置および保持される場所であり、ここから個々のチップ1Cがピックアップされてダイボンディング工程へ供給される。
Wafer table WTL is a place where
接着フィルム供給部SFKは、前述の接着フィルム14(図6参照)の供給を行うものであり、プリフォームヘッドPFHは、この接着フィルム供給部SFKから接着フィルム14をピックアップする。
The adhesive film supply unit SFK supplies the above-described adhesive film 14 (see FIG. 6), and the preform head PFH picks up the
カメラヘッドCMH1は、接着フィルム14の配線基板11上における熱圧着位置の画像を取得するものであり、その画像をもとに接着フィルム14の熱圧着位置が正確か否かを確認することができる。
The camera head CMH1 acquires an image of the thermocompression bonding position of the
カメラヘッドCMH2は、チップ1Cの配線基板11上におけるダイボンディング位置の画像を取得するものであり、その画像をもとにチップ1Cのダイボンディング位置が正確か否かを確認することができる。
The camera head CMH2 acquires an image of the die bonding position of the
ボンディングヘッドBDHは、チップ1Cの配線基板11上へのダイボンディング(熱圧着)を行うものである。
The bonding head BDH performs die bonding (thermocompression bonding) on the
アンローダULDは、接着フィルム14およびチップ1Cの熱圧着がなされた配線基板11が収容されるマガジンを収容している。
The unloader ULD accommodates a magazine that accommodates the
操作パネルSSPは、作業者が上記マガジンローダMGL、フレームローダFLD、フレームリフタFLL、ウエハカセットリフタWCL、ウエハテーブルWTL、接着フィルム供給部SFK、プリフォームヘッド(ボンディング治具)PFH、カメラヘッドCMH1、CMH2、ボンディングヘッドBDHおよびアンローダULD等の動作の制御に用いるものである。 The operation panel SSP has an operator operating the magazine loader MGL, frame loader FLD, frame lifter FLL, wafer cassette lifter WCL, wafer table WTL, adhesive film supply unit SFK, preform head (bonding jig) PFH, camera head CMH1, It is used for controlling operations of the CMH2, the bonding head BDH, the unloader ULD, and the like.
プリフォームヘッドPFHは、配線基板11(配線基板11に実装済みのチップ1C)上に前述の接着フィルム14を熱圧着するのに用いられる。ここで、図10は、プリフォームヘッドPFHの下面(接着フィルム14吸着面)を示したものであり、図11は、プリフォームヘッドPFHの要部断面を示したものである。
The preform head PFH is used for thermocompression bonding the above-described
図10および図11に示すように、プリフォームヘッドPFHは、コレットCLTおよびコレットCLTを保持するコレットホルダCLHから形成されている。コレットCLTは、弾性を有する材料から形成されており、本実施の形態1では、その弾性を有する材料として接着フィルム14の熱圧着時の温度(たとえば270℃程度)でも溶融せずに耐えられる耐熱ゴムを例示することができる。コレットホルダCLHの下面には開口部KKBが設けられ、この開口部KKBにコレットCLTを撓ませて嵌め込むことでコレットホルダCLHはコレットCLTを保持する。すなわち、コレットホルダCLHの下面の開口部KKBの平面サイズは、コレットCLTの平面サイズより小さく形成されている。このような嵌め込みにより、コレットCLTの下面(接着フィルム14の吸着面)は、配線基板11に向かって凸状の曲率(第1の曲率)を有する球面状となる。すなわち、このような凸状の曲率を有する球面状のコレットCLTの下面(接着フィルム14の吸着面)は、特殊な加工によって作り出すのではないので、コレットCLT自体は短期間かつ低価格で供給することが可能となる。また、コレットホルダCLHには、開口部KKBに通ずる吸引孔KIK1が設けられ、コレットCLTには、表裏を貫通する吸引孔(吸着穴)KIK2が設けられており、コレットホルダCLHの下面の開口部KKBにコレットCLTを撓ませて嵌め込むことによりコレットホルダCLHとコレットCLTとの間に隙間SKMが形成されている。これら吸引孔KIK1、隙間SKMおよび吸引孔KIK2を通じてコレットCLTの下面(接着フィルム14吸着面)に真空を供給し、コレットCLTの下面に接着フィルム14を真空吸着することを可能としている。
As shown in FIGS. 10 and 11, the preform head PFH is formed of a collet CLT and a collet holder CLH that holds the collet CLT. The collet CLT is formed of an elastic material, and in the first embodiment, the elastic material can withstand heat without being melted even at a temperature (for example, about 270 ° C.) at the time of thermocompression bonding of the
図12〜図15は、接着フィルム14を熱圧着する工程時のプリフォームヘッドPFHの動きを順に示した要部断面図である。
12 to 15 are cross-sectional views of main parts sequentially illustrating the movement of the preform head PFH during the process of thermocompression bonding the
コレットCLTの下面(接着フィルム14吸着面)にて接着フィルム14を真空吸着することで保持したプリフォームヘッドPFHは、配線基板11に実装されたチップ1Cに向かって下降し(図12参照)、接着フィルム14が配線基板11に実装されたチップ1Cに接触した時点で接着フィルム14の真空吸着を解除する(図13参照)。前述したように、コレットCLTの下面(接着フィルム14吸着面)は、下方に向かって凸状の曲率を有する球面状となっており、コレットCLT自体が弾性を有しているので、さらにプリフォームヘッドPFHを下降させることにより、コレットCLTの下面(接着フィルム14吸着面)には、平面では中央から外周に向かって順にチップ1Cとの接触による荷重が加わるようになり、チップ1Cの上面形状に倣って平坦になっていく。この時、コレットCLTとチップ1Cとの間に位置する接着フィルム14についても、平面では中央から外周に向かって順にチップ1Cとの接触による荷重が加わるようになり、チップ1Cの上面形状に倣って平坦になっていく。それにより、接着フィルム14とチップ1Cとの間に気泡(ボイド)が存在している場合でも、その気泡は、プリフォームヘッドPFHの下降に従って平面で接着フィルム14の中央から外周に向かって押し出されるように移動し、最終的には接着フィルム14の外周から外部へ脱気される(図14参照)。そして、コレットCLTの下面(接着フィルム14吸着面)の全面がチップ1Cの上面形状に倣って平坦になり、コレットCLTの下面(接着フィルム14吸着面)の全面で接着フィルム14を押圧できる状態になるまでプリフォームヘッドPFHの下降を停止して接着フィルム14の熱圧着を実施する。このような方法で接着フィルム14の熱圧着を行うことにより、熱圧着後の接着フィルム14とチップ1Cとの間に気泡(ボイド)が残留してしまうことを防ぐことができる。
The preform head PFH held by vacuum-adsorbing the
ところで、コレットCLTの下面において吸引孔KIK2が中央で開孔していると、接着フィルム14とチップ1Cとが接触を開始した時点で吸引孔KIK2内にわずかに真空状態が残っていた場合に、コレットCLTの下面(接着フィルム14吸着面)がチップ1Cの上面形状に倣って中央から徐々に平坦になっていっても、接着フィルム14とチップ1Cとの間に気泡(ボイド)が残留してしまう虞がある。一方、本実施の形態1では、前述したようにコレットCLTの下面において吸引孔KIK2は相対的に外周に近い位置で開孔しているので、吸引孔KIK2内にわずかな真空状態が残留していても、コレットCLTの下面中央から徐々に平坦になっていくことにより、吸引孔KIK2下でも確実に外周に向かって押し出すことができる。すなわち、熱圧着後の接着フィルム14とチップ1Cとの間に気泡(ボイド)が残留してしまうことを確実に防ぐことができる。
By the way, if the suction hole KIK2 is opened at the center on the lower surface of the collet CLT, when a slight vacuum remains in the suction hole KIK2 when the
また、熱圧着後の接着フィルム14とチップ1Cとの間に気泡(ボイド)が残留していると、Auワイヤ12の接続の際に生じる熱や、モールド樹脂17による封止時の熱によってその気泡が膨張し、接着フィルム14(上層のチップ1C)と下層のチップ1Cとが剥離してしまう不具合の発生が懸念される。一方で、上記の本実施の形態1によれば、熱圧着後の接着フィルム14とチップ1Cとの間に気泡(ボイド)が残留してしまうことを確実に防ぐことができるので、接着フィルム14(上層のチップ1C)と下層のチップ1Cとが加熱により剥離してしまう不具合を確実に防ぐことができる。
If air bubbles (voids) remain between the
上記の本実施の形態1によれば、1つのプリフォームヘッドPFHのみで接着フィルム14の熱圧着を行うことができる。それにより、接着フィルム14の仮圧着用のプリフォームヘッドと本圧着用のプリフォームヘッドとの2つのプリフォームヘッドをボンダに備える必要がなくなる。その結果、本実施の形態1のプリフォームヘッドPFHを備えたボンダを小型化することができる。また、1つのプリフォームヘッドPFHのみとすることができるので、本実施の形態1のボンダは低価格で制作することが可能となる。
According to the first embodiment described above, the
また、上記の本実施の形態1のプリフォームヘッドPFHの構造は、ボンディングヘッドBDH(図9参照)にも適用することができる。ここで、チップ1Cは、「曲げ」の力が作用した場合には容易に破損してしまうが、「圧縮」の力の作用に対しては耐性が強いので、プリフォームヘッドPFHの構造をボンディングヘッドBDHに適用した場合には、コレットCLTの下面(接着フィルム14吸着面)を平坦にする必要がある。前述したように、コレットCLTは、弾性を有する材料から形成されているので、コレットCLTの下面(接着フィルム14吸着面)を平坦化は、たとえばコレットCLTが嵌め込まれるコレットホルダCLHの開口部KKBの深さを浅くするか、コレットCLTの厚さを厚くするかの少なくとも一方を実施することで実現できる。
Further, the structure of the preform head PFH of the first embodiment can also be applied to the bonding head BDH (see FIG. 9). Here, the
(実施の形態2)
前記実施の形態1では、下面(接着フィルム14吸着面)が下方に向かって凸状の曲率を有する球面状となっているコレットCLTを含むプリフォームヘッドPFHを用いて接着フィルム14をチップ1Cに熱圧着することにより、熱圧着後の接着フィルム14とチップ1Cとの間に気泡(ボイド)が残留してしまうことを確実に防ぐ技術について説明した(図10〜図15参照)。
(Embodiment 2)
In the first embodiment, the
ここで、本発明者らは、前記実施の形態1で説明した接着フィルム14の熱圧着技術を用いた場合でも、プリフォームヘッドPFHの下降速度が早過ぎると、熱圧着後の接着フィルム14とチップ1Cとの間に気泡(ボイド)が残留してしまうことを見出した。これは、コレットCLTが弾性を有する材料から形成されていることから、接着フィルム14とチップ1Cとの間に気泡(ボイド)が存在している場合に、その気泡(ボイド)が脱気される前にコレットCLTが変形してしまい、プリフォームヘッドPFHの下降中に接着フィルム14とチップ1Cとの間に気泡(ボイド)が閉じ込められてしまう状態になるからである。
Here, even when the thermocompression bonding technique for the
また、接着フィルム14の熱圧着の完了後には、再びプリフォームヘッドPFHを上昇させて、コレットCLTを接着フィルム14から引き離す。コレットCLTの下面は、チップ1Cと接触していない状態では下方に向かって凸状の曲率を有する球面状となることから、コレットCLTは、プリフォームヘッドPFHの上昇に伴って平面外周より接着フィルム14から引き離されていき(図16参照)、最後には平面中央部が引き離されて接着フィルム14と離間する(図17参照)。ここで、接着フィルム14はコレットCLTに対しても粘着力を有するので、プリフォームヘッドPFHの上昇速度が早過ぎると、特に平面中央付近で接着フィルム14がコレットCLTに貼り付いて、チップ1Cから引き剥がされてしまう場合があることを本発明者らは見出した。
Further, after completion of the thermocompression bonding of the
そこで、本実施の形態2では、接着フィルム14の熱圧着工程時における一連のプリフォームヘッドPFHの下降および上昇の速度を適宜変更することにより、接着フィルム14とチップ1Cとの間に気泡(ボイド)が閉じ込められてしまうことと、熱圧着後の接着フィルム14がチップ1Cから引き剥がされてしまうこととを防ぐものである。
Therefore, in the second embodiment, air bubbles (voids) are formed between the
ここで、図18は、1枚の接着フィルム14を熱圧着する工程における、工程開始からの時間とプリフォームヘッドPFHの高さ(位置)との関係を示したものである。図18においては、コレットCLTの下面(接着フィルム14吸着面)がチップ1Cの表面形状に倣って全面が平坦になった時点を0としている。プリフォームヘッドPFHの動作(上昇および下降)速度は、区間Aと、区間Bと、区間Cと、区間Dと、区間Eと、区間Fとでそれぞれ変更する。ここで、区間Aは、プリフォームヘッドPFHが動作を開始してから時間T1でチップ1Cとの間が所定の間隔となるまでである。区間Bは、時間T1から時間T2で接着フィルム14がチップ1Cと接触するまでである。区間Cは、接着フィルム14がチップ1Cと接触を開始した時間T2からコレットCLTの下面(接着フィルム14吸着面)がチップ1Cの表面形状に倣って全面が平坦になるまで押し込む時間T3までである。区間Dは、時間T3でプリフォームヘッドPFHが動作を停止し、時間T4でプリフォームヘッドPFHが上昇を開始するまでの接着フィルム14の熱圧着を行う区間である。区間Eは、時間T4でプリフォームヘッドPFHが上昇を開始し、時間T5でコレットCLTと接着フィルム14とが完全に離間するまでの区間である。区間Fは、時間T5でコレットCLTと接着フィルム14とが完全に離間してから、時間T6でプリフォームヘッドPFHが動作開始時の位置へ戻るまでの区間である。
Here, FIG. 18 shows the relationship between the time from the start of the process and the height (position) of the preform head PFH in the process of thermocompression bonding one
図18に示すように、プリフォームヘッドPFHが下降する区間A、B、Cでは、区間BでのプリフォームヘッドPFHの下降速度を区間AでのプリフォームヘッドPFHの下降速度より遅くし、さらに区間CでのプリフォームヘッドPFHの下降速度(第2の速度)を区間BでのプリフォームヘッドPFHの下降速度(第1の速度)より遅くする。また、プリフォームヘッドPFHが上昇する区間E、Fでは、区間EでのプリフォームヘッドPFHの上昇速度(第3の速度)を区間FでのプリフォームヘッドPFHの上昇速度(第4の速度)より遅くする。このようなプリフォームヘッドPFHの動作速度の制御を行うことにより、接着フィルム14の熱圧着工程に要する時間の長大を防ぎつつ、接着フィルム14とチップ1Cとの間に気泡(ボイド)が閉じ込められてしまうことと、熱圧着後の接着フィルム14がチップ1Cから引き剥がされてしまうこととを防ぐことが可能となる。
As shown in FIG. 18, in the sections A, B, and C where the preform head PFH descends, the descending speed of the preform head PFH in the section B is made slower than the descending speed of the preform head PFH in the section A. The lowering speed (second speed) of the preform head PFH in the section C is made slower than the lowering speed (first speed) of the preform head PFH in the section B. Further, in the sections E and F in which the preform head PFH rises, the rising speed (third speed) of the preform head PFH in the section E is changed to the rising speed (fourth speed) of the preform head PFH in the section F. Make it slower. By controlling the operation speed of the preform head PFH, air bubbles are confined between the
上記のような本実施の形態2によっても前記実施の形態1と同様の効果を得ることができる。 According to the second embodiment as described above, the same effect as in the first embodiment can be obtained.
(実施の形態3)
本実施の形態3では、前記実施の形態1、2において説明したボンダ(図9参照)を用いた接着フィルム14の熱圧着工程において、熱圧着後の接着フィルム14の平面画像を取得し、その平面画像を解析することによって接着フィルム14の接着状態を判別し、良好な接着状態が得られていない場合には、前記実施の形態2で図18を用いて説明したプリフォームヘッドPFHの動作速度および下降量の変更等を行うものである。
(Embodiment 3)
In the third embodiment, in the thermocompression bonding process of the
前記実施の形態1でも図9を用いて説明したように、ボンダに備えられたカメラヘッド(画像取得手段)CMH1は、接着フィルム14の配線基板11上における熱圧着位置の画像を取得するものである。
As described with reference to FIG. 9 in the first embodiment as well, the camera head (image acquisition unit) CMH1 provided in the bonder acquires an image of the thermocompression bonding position of the
カメラヘッドCMH1によって取得された画像PIC中の接着フィルム14において、平面中央の領域(第2の領域)CA(ハッチングを付して図示)中に気泡(ボイド)VDの存在が確認され、その気泡(ボイド)VDの面積が所定以上であった場合(図19参照)には、プリフォームヘッドPFHの動作速度の変更を行う。前記実施の形態2でも説明したように、プリフォームヘッドPFHの下降速度が早過ぎると、熱圧着後の接着フィルム14とチップ1Cとの間に気泡(ボイド)VDが残留してしまい、またプリフォームヘッドPFHの上昇速度が早過ぎると、特に平面中央付近で接着フィルム14がコレットCLTに貼り付いて、チップ1Cから引き剥がされてしまうからである。このプリフォームヘッドPFHの動作速度の変更は、まず前記実施の形態2において図18を用いて説明した区間CにおけるプリフォームヘッドPFHの下降速度を遅くする。プリフォームヘッドPFHの動作速度は、上昇時に比べて下降時の方が遅いので、まず下降速度を遅くさせることにより、本実施の形態3の半導体装置の生産性の低下を可能な限り抑制することができる。次いで、プリフォームヘッドPFHの下降速度を遅くしても所定面積以上の気泡(ボイド)VDが画像PIC中に確認される場合には、気泡(ボイド)VDが形成されてしまう要因はプリフォームヘッドPFHの上昇速度にあるとして、プリフォームヘッドPFHの上昇速度を遅くすることを工程の条件にフィードバックする。それにより、領域CA中での気泡(ボイド)の発生を防ぐことが可能となる。
In the
また、カメラヘッドCMH1によって取得された画像PIC中の接着フィルム14において、相対的に外周付近の領域(第1の領域)OA(ハッチングを付して図示)中に気泡(ボイド)VDの存在が確認され、その気泡(ボイド)VDの面積が所定以上であった場合(図20参照)には、プリフォームヘッドPFHの押し込み量、すなわち下降量が足りないことが考えられる。つまり、プリフォームヘッドPFHの下降量が足りないためにコレットCLTの下面(接着フィルム14の吸着面)が特に外周付近でチップ1Cの表面形状に倣っておらず、コレットCLTによる接着フィルム14への押圧が接着フィルム14の相対的に外周付近で不足しているからである。そこで、領域OA中に気泡(ボイド)VDの存在が確認され、その気泡(ボイド)VDの面積が所定以上であった場合には、プリフォームヘッドPFHの下降量を増加することを工程の条件にフィードバックする。それにより、領域OA中での気泡(ボイド)の発生を防ぐことが可能となる。
In addition, in the
本実施の形態3において、上記のようなプリフォームヘッドPFHの動作速度および下降量の変更は、気泡(ボイド)VDの発生状況に応じてボンダに備えられたコンピュータにより適宜自動的に行われる。それにより、そのプリフォームヘッドPFHの動作速度および下降量の変更は、作業者(オペレータ)の能力に依存することなく行えるようになるので、ボンダの稼働率の低下を抑制することが可能となる。 In the third embodiment, the change in the operation speed and the descending amount of the preform head PFH as described above is automatically performed appropriately by a computer provided in the bonder in accordance with the generation state of bubbles (voids) VD. As a result, the operating speed and the amount of lowering of the preform head PFH can be changed without depending on the ability of the operator (operator), so that it is possible to suppress a decrease in the operating rate of the bonder. .
上記のような本実施の形態3によっても前記実施の形態1、2と同様の効果を得ることができる。 According to the third embodiment as described above, the same effect as in the first and second embodiments can be obtained.
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
前記実施の形態では、配線基板に実装する下層のチップについては、予めチップの裏面に貼付されたDAFを用いた熱圧着により配線基板に接着することを例示したが、先にDAFのみを配線基板に貼付し、その後、そのDAF上に下層となるチップを貼付してもよい。このDAFの配線基板への貼付に当たり、前記実施の形態において説明した構造のプリフォームヘッドを用いてもよい。そのプリフォームヘッドは、前記実施の形態においては、下層のチップ上に上層のチップを実装する際に、下層のチップ上に接着フィルムを貼付するのに用いたものである。また、配線基板に貼付するそのDAFとして、アクリル系材料やシリコン系材料等をベースとしてエポキシ樹脂等を添加してフィルム状に加工したもの、それらに熱可塑性ポリイミド樹脂を補強層として追加したもの、およびAg(銀)含有接合ペースト材をフィルム状に加工したもの等を例示することができる。 In the above embodiment, the lower layer chip to be mounted on the wiring board is exemplified as being bonded to the wiring board by thermocompression bonding using DAF previously attached to the back surface of the chip. Then, the lower chip may be stuck on the DAF. In attaching the DAF to the wiring board, a preform head having the structure described in the above embodiment may be used. In the embodiment, the preform head is used to attach an adhesive film on the lower layer chip when the upper layer chip is mounted on the lower layer chip. In addition, as the DAF to be affixed to the wiring board, those obtained by adding an epoxy resin or the like based on an acrylic material or a silicon-based material to be processed into a film shape, those obtained by adding a thermoplastic polyimide resin as a reinforcing layer thereto, Examples thereof include those obtained by processing an Ag (silver) -containing bonding paste material into a film shape.
本発明の半導体装置の製造方法は、接着フィルムを介してチップを実装する工程を含む半導体装置の製造工程に広く適用することができる。 The method for manufacturing a semiconductor device of the present invention can be widely applied to a manufacturing process of a semiconductor device including a step of mounting a chip via an adhesive film.
1C チップ(第1の半導体チップ)
1CA チップ形成領域
1W ウエハ
3 バックグラインドテープ
4 ダイシングテープ
5 ウエハリング
6 ダイシングブレード
10 DAF
11 配線基板
12 Auワイヤ
13 電極
14 接着フィルム
15 Auワイヤ
16 電極
17 モールド樹脂
18 積層パッケージ
BDH ボンディングヘッド
CA 領域(第2の領域)
CLH コレットホルダ
CLT コレット
CMH1 カメラヘッド(画像取得手段)
CMH2 カメラヘッド
FLD フレームローダ
FLL フレームリフタ
HRL 搬送レール
KIK1 吸引孔
KIK2 吸引孔(吸着穴)
KKB 開口部
MGL マガジンローダ
OA 領域(第1の領域)
PFH プリフォームヘッド(ボンディング治具)
PIC 画像
SFK 接着フィルム供給部
SKM 隙間
SSP 操作パネル
ULD アンローダ
VD 気泡(ボイド)
WCL ウエハカセットリフタ
WTL ウエハテーブル
1C chip (first semiconductor chip)
1CA
DESCRIPTION OF
CLH Collet holder CLT Collet CMH1 Camera head (image acquisition means)
CMH2 Camera head FLD Frame loader FLL Frame lifter HRL Transport rail KIK1 Suction hole KIK2 Suction hole (Suction hole)
KKB opening MGL magazine loader OA area (first area)
PFH preform head (bonding jig)
PIC Image SFK Adhesive film supply section SKM Gap SSP Operation panel ULD Unloader VD Bubble
WCL Wafer cassette lifter WTL Wafer table
Claims (12)
(b)熱圧着性の接着フィルムを用意する工程、
(c)弾性を有するコレットおよび前記コレットを保持するホルダを含むボンディング治具により前記接着フィルムまたは前記第1の半導体チップを保持し、チップ実装領域に前記接着フィルムまたは前記第1の半導体チップを圧着する工程、
を含み、
前記ホルダは、前記(c)工程時に前記接着フィルムまたは前記第1の半導体チップと対向する開口部を有し、前記開口部に前記コレットを嵌合することで前記コレットを保持し、
前記コレットは、前記ホルダの前記開口部から突出し前記(c)工程時に前記接着フィルムまたは前記第1の半導体チップと対向する第1の曲率の吸着面と、前記吸着面の外周に沿って延在する吸着穴とを有し、前記吸着穴から真空吸着することで前記吸着面に沿った形で前記接着フィルムまたは前記第1の半導体チップを保持し、
前記第1の曲率は、前記接着フィルムを保持する場合と前記第1の半導体チップを保持する場合とで変更することを特徴とする半導体装置の製造方法。 (A) preparing a first semiconductor chip in which a semiconductor element and an integrated circuit electrically connected to the semiconductor element are formed on a main surface;
(B) preparing a thermocompression adhesive film;
(C) The adhesive film or the first semiconductor chip is held by a bonding jig including an elastic collet and a holder for holding the collet, and the adhesive film or the first semiconductor chip is pressure-bonded to a chip mounting region. The process of
Including
The holder has an opening facing the adhesive film or the first semiconductor chip during the step (c), and holds the collet by fitting the collet into the opening.
The collet protrudes from the opening of the holder and extends along the outer periphery of the suction surface having a first curvature facing the adhesive film or the first semiconductor chip during the step (c). Holding the adhesive film or the first semiconductor chip in a form along the suction surface by vacuum suction from the suction hole,
The method of manufacturing a semiconductor device, wherein the first curvature is changed between a case where the adhesive film is held and a case where the first semiconductor chip is held.
前記コレットの前記吸着面は、前記接着フィルムの保持時には前記接着フィルムに向かって凸状とし、前記第1の半導体チップの保持時には平坦とすることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein the suction surface of the collet is convex toward the adhesive film when the adhesive film is held, and is flat when the first semiconductor chip is held.
前記ホルダの前記開口部の深さを浅くするか、前記ホルダの前記開口部の前記深さ方向における前記コレットの厚さを厚くするかの少なくとも一方を実施することで、前記コレットの前記吸着面を平坦にすることを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 2.
The adsorption surface of the collet is implemented by reducing at least one of the depth of the opening of the holder or the thickness of the collet in the depth direction of the opening of the holder. A method for manufacturing a semiconductor device, characterized in that:
前記コレットの前記吸着面は、前記接着フィルムまたは前記第1の半導体チップが前記チップ実装領域に接触した時点から変形を開始し、前記接着フィルムまたは前記第1の半導体チップの圧着完了時には前記チップ実装領域の表面形状に沿った形状に変形していることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The suction surface of the collet starts to deform when the adhesive film or the first semiconductor chip comes into contact with the chip mounting region, and the chip mounting is completed when the adhesive film or the first semiconductor chip is completely crimped. A method of manufacturing a semiconductor device, wherein the semiconductor device is deformed into a shape along a surface shape of a region.
前記コレットは、前記接着フィルムまたは前記第1の半導体チップの圧着時の熱に耐えることができる耐熱ゴムから形成されていることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein the collet is formed of a heat-resistant rubber that can withstand heat during pressure bonding of the adhesive film or the first semiconductor chip.
前記チップ実装領域は、前記第1の半導体チップの圧着前に予めダイボンディングされた第2の半導体チップの主面に設けられていることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the chip mounting region is provided on a main surface of a second semiconductor chip die-bonded in advance before pressure bonding of the first semiconductor chip.
前記(c)工程にて前記ボンディング治具は、前記接着フィルムまたは前記半導体チップが前記チップ実装領域と接触するまでは第1の速度で前記チップ実装領域に向かって下降し、前記接着フィルムまたは前記半導体チップが前記チップ実装領域と接触してから所定の押し込み量だけ押し込む間は、前記第1の速度より遅い第2の速度で下降し、
前記第2の速度は、前記接着フィルムまたは前記半導体チップを前記チップ実装領域に圧着した後に、前記接着フィルムまたは前記半導体チップと前記チップ実装領域との間に気泡を残さない速度であることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
In the step (c), the bonding jig descends toward the chip mounting area at a first speed until the adhesive film or the semiconductor chip comes into contact with the chip mounting area. While the semiconductor chip is in contact with the chip mounting area and is pushed in by a predetermined pushing amount, the semiconductor chip is lowered at a second speed slower than the first speed,
The second speed is a speed that does not leave air bubbles between the adhesive film or the semiconductor chip and the chip mounting area after the adhesive film or the semiconductor chip is pressure-bonded to the chip mounting area. A method for manufacturing a semiconductor device.
前記(c)工程においては、前記接着フィルムまたは前記第1の半導体チップが前記チップ実装領域と接触開始後に、前記コレットによる前記接着フィルムまたは前記第1の半導体チップの真空吸着を解除し、
前記(c)工程後に、
(d)前記ボンディング治具を上昇させ、前記接着フィルムまたは前記第1の半導体チップと前記コレットとを引き離し、前記ボンディング治具を上昇させる工程、
を含み、
前記(c)工程において前記接着フィルムを前記チップ実装領域に圧着した場合には、前記(d)工程にて前記ボンディング治具は、前記接着フィルムと前記コレットが離間するまでは第3の速度で上昇し、前記接着フィルムと前記コレットが離間してからは前記第3の速度より早い第4の速度で上昇し、
前記第3の速度は、前記接着フィルムを前記チップ実装領域から引き剥がさない速度であることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
In the step (c), after the adhesive film or the first semiconductor chip starts contact with the chip mounting area, the vacuum suction of the adhesive film or the first semiconductor chip by the collet is released,
After the step (c),
(D) Raising the bonding jig, separating the adhesive film or the first semiconductor chip and the collet, and raising the bonding jig;
Including
When the adhesive film is pressure-bonded to the chip mounting region in the step (c), the bonding jig is moved at a third speed until the adhesive film and the collet are separated from each other in the step (d). Rise, and after the adhesive film and the collet are separated, rise at a fourth speed faster than the third speed,
The third speed is a speed at which the adhesive film is not peeled off from the chip mounting region.
(b)熱圧着性の接着フィルムを用意する工程、
(c)弾性を有するコレットおよび前記コレットを保持するホルダを含むボンディング治具により前記接着フィルムを保持し、チップ実装領域に前記接着フィルムを圧着する工程、
(d)前記(c)工程後、画像取得手段により前記接着フィルムの平面画像を取得し、前記接着フィルムの前記平面画像から前記接着フィルムと前記チップ実装領域との間に所定量の気泡の存在を確認した場合には圧着不良とする工程、
(e)前記(d)工程において前記平面画像から前記接着フィルムと前記チップ実装領域との間に所定量の気泡の存在を確認しなかった場合には、前記接着フィルム上に前記第1の半導体チップを圧着する工程、
を含み、
前記ホルダは、前記(c)工程時に前記接着フィルムまたは前記第1の半導体チップと対向する開口部を有し、前記開口部に前記コレットを嵌合することで前記コレットを保持し、
前記コレットは、前記ホルダの前記開口部から突出し前記(c)工程時に前記接着フィルムまたは前記第1の半導体チップと対向する第1の曲率の吸着面と、前記吸着面の外周に沿って延在する吸着穴とを有し、前記吸着穴から真空吸着することで前記吸着面に沿った形で前記接着フィルムまたは前記第1の半導体チップを保持し、
前記第1の曲率は、前記接着フィルムを保持する場合と前記第1の半導体チップを保持する場合とで変更し、
前記(d)工程において圧着不良となった場合には、前記接着フィルムが前記チップ実装領域と接触してからの前記ボンディング治具の下降速度の低下、前記接着フィルムを前記チップ実装領域へ圧着した後に前記コレットと前記接着フィルムとが離間するまでの前記ボンディング治具の上昇速度の低下、および前記接着フィルムが前記チップ実装領域と接触してからの前記ボンディング治具の前記チップ実装領域に向かっての押し込み量の増加のうちの少なくとも1つ以上の条件を前記(c)工程にフィードバックすることを特徴とする半導体装置の製造方法。 (A) preparing a first semiconductor chip in which a semiconductor element and an integrated circuit electrically connected to the semiconductor element are formed on a main surface;
(B) preparing a thermocompression adhesive film;
(C) a step of holding the adhesive film by a bonding jig including an elastic collet and a holder for holding the collet, and crimping the adhesive film to a chip mounting region;
(D) After the step (c), a planar image of the adhesive film is acquired by an image acquisition unit, and a predetermined amount of bubbles is present between the adhesive film and the chip mounting region from the planar image of the adhesive film. If you have confirmed the process,
(E) In the step (d), when the presence of a predetermined amount of bubbles between the adhesive film and the chip mounting area is not confirmed from the planar image, the first semiconductor is formed on the adhesive film. Crimping the chip,
Including
The holder has an opening facing the adhesive film or the first semiconductor chip during the step (c), and holds the collet by fitting the collet into the opening.
The collet protrudes from the opening of the holder and extends along the outer periphery of the suction surface having a first curvature facing the adhesive film or the first semiconductor chip during the step (c). Holding the adhesive film or the first semiconductor chip in a form along the suction surface by vacuum suction from the suction hole,
The first curvature is changed when holding the adhesive film and when holding the first semiconductor chip,
When the bonding failure occurs in the step (d), the lowering speed of the bonding jig after the adhesive film comes into contact with the chip mounting area is decreased, and the adhesive film is bonded to the chip mounting area. Decrease in the rising speed of the bonding jig until the collet and the adhesive film are separated later, and toward the chip mounting area of the bonding jig after the adhesive film contacts the chip mounting area A method of manufacturing a semiconductor device, comprising feeding back at least one condition of an increase in the amount of pushing into the step (c).
前記接着フィルムの前記平面画像にて、前記接着フィルムの相対的に外周に近い第1の領域で所定量の前記気泡の存在を確認した場合には、前記接着フィルムが前記チップ実装領域と接触してからの前記ボンディング治具の前記チップ実装領域に向かっての前記押し込み量を増加させる条件を前記(c)工程にフィードバックすることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 9,
In the planar image of the adhesive film, when the presence of a predetermined amount of the bubbles is confirmed in the first region relatively close to the outer periphery of the adhesive film, the adhesive film comes into contact with the chip mounting region. A method for manufacturing a semiconductor device, comprising feeding back to the step (c) a condition for increasing the amount by which the bonding jig is pushed toward the chip mounting area.
前記接着フィルムの前記平面画像にて、前記接着フィルムの中心を含む第2の領域で所定量の前記気泡の存在を確認した場合には、前記接着フィルムが前記チップ実装領域と接触してからの前記ボンディング治具の前記下降速度の低下、および前記接着フィルムを前記チップ実装領域へ圧着した後に前記コレットと前記接着フィルムとが離間するまでの前記ボンディング治具の前記上昇速度の低下のうちの少なくとも1つ以上の条件を前記(c)工程にフィードバックすることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 9,
In the planar image of the adhesive film, when the presence of a predetermined amount of the bubbles is confirmed in the second region including the center of the adhesive film, the adhesive film is in contact with the chip mounting region. At least of the lowering of the lowering speed of the bonding jig and the lowering of the rising speed of the bonding jig until the collet and the adhesive film are separated after the adhesive film is pressure-bonded to the chip mounting region. One or more conditions are fed back to the step (c). A method for manufacturing a semiconductor device, comprising:
前記接着フィルムが前記チップ実装領域と接触してからの前記ボンディング治具の前記下降速度を低下させる条件は、前記接着フィルムを前記チップ実装領域へ圧着した後に前記コレットと前記接着フィルムとが離間するまでの前記ボンディング治具の前記上昇速度を低下させる条件に先立って前記(c)工程にフィードバックすることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 9,
The condition for reducing the lowering speed of the bonding jig after the adhesive film comes into contact with the chip mounting area is that the collet and the adhesive film are separated after the adhesive film is pressure-bonded to the chip mounting area. A method of manufacturing a semiconductor device, comprising: feeding back to the step (c) prior to a condition for reducing the ascending speed of the bonding jig.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006345184A JP2008159724A (en) | 2006-12-22 | 2006-12-22 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006345184A JP2008159724A (en) | 2006-12-22 | 2006-12-22 | Manufacturing method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008159724A true JP2008159724A (en) | 2008-07-10 |
Family
ID=39660335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006345184A Pending JP2008159724A (en) | 2006-12-22 | 2006-12-22 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008159724A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011040744A (en) * | 2009-08-11 | 2011-02-24 | Samsung Electronics Co Ltd | Semiconductor chip attaching apparatus and method of the same |
JP2011159860A (en) * | 2010-02-02 | 2011-08-18 | Canon Machinery Inc | Bonding device and bonding method |
CN103247552A (en) * | 2012-02-13 | 2013-08-14 | 株式会社东芝 | Die bonding device, bracket, and die bonding method |
WO2019124685A1 (en) * | 2017-12-20 | 2019-06-27 | Lg Display Co., Ltd. | Transfer head assembly and led transfer apparatus |
KR102189274B1 (en) * | 2019-07-02 | 2020-12-09 | 세메스 주식회사 | Die pickup method and die pickup apparatus |
-
2006
- 2006-12-22 JP JP2006345184A patent/JP2008159724A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011040744A (en) * | 2009-08-11 | 2011-02-24 | Samsung Electronics Co Ltd | Semiconductor chip attaching apparatus and method of the same |
US8307543B2 (en) | 2009-08-11 | 2012-11-13 | Samsung Electronics Co., Ltd. | Semiconductor chip attaching apparatus |
KR101562021B1 (en) | 2009-08-11 | 2015-10-20 | 삼성전자주식회사 | Semiconductor chip attaching apparatus and semiconductor chip attaching method |
JP2011159860A (en) * | 2010-02-02 | 2011-08-18 | Canon Machinery Inc | Bonding device and bonding method |
CN103247552A (en) * | 2012-02-13 | 2013-08-14 | 株式会社东芝 | Die bonding device, bracket, and die bonding method |
CN103247552B (en) * | 2012-02-13 | 2016-08-31 | 株式会社东芝 | Die bonding apparatus therefor, bracket and method of die bonding |
WO2019124685A1 (en) * | 2017-12-20 | 2019-06-27 | Lg Display Co., Ltd. | Transfer head assembly and led transfer apparatus |
US11569409B2 (en) | 2017-12-20 | 2023-01-31 | Lg Display Co., Ltd. | Transfer head assembly and LED transfer apparatus |
KR102189274B1 (en) * | 2019-07-02 | 2020-12-09 | 세메스 주식회사 | Die pickup method and die pickup apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101043836B1 (en) | Fabrication method of semiconductor integrated circuit device | |
JP4664150B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
KR100609806B1 (en) | Manufacturing method of semiconductor device | |
KR101473492B1 (en) | Manufacturing method of semiconductor integrated circuit device | |
JP5054933B2 (en) | Manufacturing method of semiconductor device | |
JP4864816B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
TWI457976B (en) | Method and apparatus for separating protective tape | |
JP2007250598A (en) | Process for manufacturing semiconductor device | |
JP2005117019A (en) | Method of manufacturing semiconductor device | |
JP2011181822A (en) | Method of fabricating semiconductor device | |
TW200308055A (en) | Manufacturing method of semiconductor device | |
US10490531B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
JP2012256931A (en) | Manufacturing method of semiconductor integrated circuit device | |
JP2008159724A (en) | Manufacturing method of semiconductor device | |
JP5075013B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
JP2009253060A (en) | Manufacturing method of semiconductor integrated circuit device | |
KR20190042419A (en) | Semiconductor manufacturing device and manufacturing method of semiconductor device | |
JP4774999B2 (en) | Manufacturing method of semiconductor device | |
JP2005209940A (en) | Method for manufacturing semiconductor device | |
JP5431533B2 (en) | Manufacturing method of semiconductor device | |
JP2004311980A (en) | Semiconductor manufacturing apparatus and method of manufacturing semiconductor device | |
JP4945339B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
JP2013219245A (en) | Method for manufacturing semiconductor device | |
JP5054954B2 (en) | Manufacturing method of semiconductor device | |
JP2013065628A (en) | Die bonder and die pickup device and die pickup method |