JP2007305837A - Multi-piece wiring board and manufacturing method thereof - Google Patents
Multi-piece wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP2007305837A JP2007305837A JP2006133581A JP2006133581A JP2007305837A JP 2007305837 A JP2007305837 A JP 2007305837A JP 2006133581 A JP2006133581 A JP 2006133581A JP 2006133581 A JP2006133581 A JP 2006133581A JP 2007305837 A JP2007305837 A JP 2007305837A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- pass
- fail
- defective
- fail display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、電子部品実装装置により電子部品を搭載する配線基板に係り、特に、複数の配線基板と、各配線基板の良否表示部とが同一基材上に形成された多数個取り配線基板、およびその製造方法に関するものである。 The present invention relates to a wiring board on which an electronic component is mounted by an electronic component mounting apparatus, and in particular, a multi-piece wiring board in which a plurality of wiring boards and a pass / fail display portion of each wiring board are formed on the same base material, And a manufacturing method thereof.
近年、回路素子などの部品を搭載した配線基板を効率よく製造するための手法として、一枚の基材シートに多数個の配線基板を配列して一括製造し、最終的に配線基板の境界線に沿って分割して同時に多数個の配線基板を得るいわゆる多数個取り配線基板が知られている。このような多数個取り配線基板においては、複数の配線基板を一括して製造していく過程で、製造ばらつきや不具合により、複数の配線基板のうちの一つまたは複数の不良品が含まれてしまう場合がある。不良品が含まれた多数個取り配線基板を、例えば自動部品搭載装置にそのまま投入して部品搭載を行なうと、不良品の配線基板にも部品が搭載されてしまい、部品の無駄が生ずる。このため、検査工程にて不良判定された配線基板に不良表示(バッドマーク)を付して、後工程において良品および不良品を識別可能にする方法が用いられている。この方法により、例えば画像認識装置によって不良表示の有無を認識し、不良表示の有る配線基板は部品搭載処理をせずにスキップさせて、良品の配線基板のみに部品を搭載することができる。なお、上記のような検査の結果不良判定された配線基板に不良表示を付す方法の他に、多数個取り配線基板の各配線基板の位置と対応した良否表示部を用意し、各配線基板の良否および位置を表示する方法が提案されている。 In recent years, as a method for efficiently manufacturing a wiring board on which components such as circuit elements are mounted, a large number of wiring boards are arranged on a single base sheet and manufactured together, and finally the boundary line of the wiring board A so-called multi-cavity wiring board is known in which a large number of wiring boards are obtained at the same time. In such a multi-cavity wiring board, in the process of manufacturing a plurality of wiring boards at a time, one or a plurality of defective products among the plurality of wiring boards are included due to manufacturing variations and defects. May end up. If a multi-piece wiring board containing defective products is put in, for example, an automatic component mounting apparatus as it is and components are mounted, the components are also mounted on the defective wiring substrate, resulting in waste of components. For this reason, a method is used in which a defect display (bad mark) is attached to a wiring board that has been determined to be defective in the inspection process so that a non-defective product and a defective product can be identified in a subsequent process. By this method, for example, the presence or absence of a defective display can be recognized by an image recognition device, and a wiring board with a defective display can be skipped without performing a component mounting process, and a component can be mounted only on a good wiring board. In addition to the method of attaching a defect display to the wiring board that has been determined to be defective as a result of the inspection as described above, a pass / fail display section corresponding to the position of each wiring board of the multi-piece wiring board is prepared, A method for displaying pass / fail and position has been proposed.
多数個取り配線基板の各配線基板の検査結果良否を表示する方法としては、例えば、多数個取り配線基板の空き領域に、各配線基板に対応した良否表示部を形成する方法が知られている。この良否表示部は、多数個取り配線基板の空き領域に、簡単に折り欠き可能なミシン目を形成したものであり、不良品と判定された配線基板に対応した良否表示部をミシン目を利用して折り欠くことにより不良表示する。この不良表示部に透過光を照射し、その透過光を光検知器で検出することによって折り欠き状態を判定し、部品搭載可否を決定する(例えば特許文献1を参照)。 As a method for displaying the inspection result of each wiring board of the multi-cavity wiring board, for example, a method of forming a pass / fail display portion corresponding to each wiring board in an empty area of the multi-cavity wiring board is known. . This pass / fail display part is a perforation that can be easily broken out in the empty area of a multi-piece wiring board, and uses the pass / fail display part corresponding to the wiring board determined to be defective. Then, the defect is displayed by folding. The defective display part is irradiated with transmitted light, and the transmitted light is detected by a photodetector to determine the notched state and determine whether components can be mounted (see, for example, Patent Document 1).
また、多数個取り配線基板の空き領域に、各配線基板と対応した良否表示用ピースを取り外し可能に設けておき、検査にて不良と判定された配線基板と対応した良否表示用ピースを取り外すことにより、良品と不良品とを識別する方法も知られている(例えば特許文献2を参照)。 In addition, a pass / fail display piece corresponding to each wiring board is detachably provided in an empty area of the multi-piece wiring board, and the pass / fail display piece corresponding to the wiring board determined to be defective by inspection is removed. Thus, a method for discriminating good products from defective products is also known (see, for example, Patent Document 2).
しかしながら、特許文献1に記載の多数個取り配線基板では、良否表示部を折り欠きするときに局所的に応力が掛かかり、基板の反り、部品実装部分のクラックや切断が発生したり、折り欠き部の基材の屑により配線基板が汚れたりする虞があった。
また、特許文献1および2に記載の多数個取り配線基板では、折り欠き可能な良否表示部や良否表示用ピースを配設するスペースが比較的広く必要となるために小型化に不利になり、また、画像認識装置や光検知器などによる不良表示部の状態の認識に時間が掛かるという問題があった。
本発明は、上記課題を解決するためになされたものであって、その目的は、面積の増大と製品への悪影響を抑えながら、各配線基板それぞれの良否を表示し、且つ、それを容易に識別できる良否表示部を有し、効率的に製造することが可能な多数個取り配線基板、およびその製造方法を提供することにある。
However, in the multi-piece wiring board described in
Further, in the multi-cavity wiring board described in
The present invention has been made to solve the above-mentioned problems, and its purpose is to display the quality of each wiring board while suppressing the increase in area and adverse effects on the product, and easily An object of the present invention is to provide a multi-piece wiring board that has a good / bad display section that can be identified and can be efficiently manufactured, and a manufacturing method thereof.
上記課題を解決するために、本発明では、複数の配線基板と、配線基板の良否判定結果を表示するための良否表示部とを有する多数個取り配線基板であって、良否表示部には、多数個取り配線基板の一部に纏めて形成された配線基板と同数の良否表示用パッドが形成され、該良否表示用パッド上に、少なくとも一部が除去可能に形成された被膜を有していることを要旨とする。 In order to solve the above-described problem, the present invention is a multi-piece wiring board having a plurality of wiring boards and a pass / fail display part for displaying pass / fail judgment results of the wiring boards, and the pass / fail display part includes: The same number of pass / fail display pads as the wiring substrate formed on a part of the multi-cavity wiring substrate are formed, and at least a part of the pass / fail display pad is formed on the pass / fail display pad. It is a summary.
この構成によれば、良否表示用パッド上の被膜の少なくとも一部を除去することにより、これと対応した配線基板の良否表示を行なうことができる。各配線基板に対応した良否表示用パッドは、多数個取り配線基板の一部に纏めて形成されているので、一つの限られた領域を確認することにより、複数の配線基板が良品または不良品であることを短時間で効率的に識別することができる。また、上述した特許文献1および2に示された良否表示部に比して、省スペースにて各配線基板の良否表示を行なうことができるので、多数個取り配線基板の小型化に有利となる。
According to this configuration, by removing at least a part of the film on the pass / fail display pad, it is possible to perform pass / fail indication of the corresponding wiring board. Since the pass / fail display pads corresponding to each wiring board are formed collectively on a part of the wiring board, a plurality of wiring boards can be confirmed to be good or defective by checking one limited area. Can be efficiently identified in a short time. In addition, since the pass / fail indication of each wiring board can be performed in a smaller space than the pass / fail display section shown in
本発明は、複数の配線基板と、配線基板の良否判定結果を表示するための良否表示部とを有する多数個取り配線基板であって、良否表示部には、多数個取り配線基板の一部に纏めて形成された配線基板と同数の導電性を有する良否表示用パッドと、該良否表示用パッドのそれぞれと電気的に接続された共通パッドとを有し、良否表示用パッド上に、少なくとも一部が除去可能に形成された被膜を有している構成としてもよい。 The present invention is a multi-cavity wiring board having a plurality of wiring boards and a pass / fail display section for displaying a pass / fail judgment result of the wiring board, and the pass / fail display section includes a part of the multi-cavity wiring board. A pass / fail display pad having the same number of electrical conductivity as the wiring board formed collectively, and a common pad electrically connected to each of the pass / fail display pads, and at least on the pass / fail display pad, It is good also as a structure which has the film in which one part was formed so that removal was possible.
この構成によれば、共通パッドと、良否表示用パッドとの間の導通を確認することにより、各配線基板が良品または不良品であることを電気的に識別することができる。各良否表示用パッドは、多数個取り配線基板の一部に纏めて形成されているので、例えば各良否表示用パッドおよび共通パッドの位置と対応させてプローブ針が配設されたプローブヘッドを用いることなどにより、各配線基板が良品または不良品であることを一括して検出することが可能になる。 According to this configuration, it is possible to electrically identify whether each wiring board is a non-defective product or a defective product by confirming continuity between the common pad and the pass / fail display pad. Since each pass / fail display pad is formed collectively on a part of the wiring substrate, for example, a probe head in which probe needles are arranged corresponding to the positions of the pass / fail display pads and the common pad is used. Therefore, it is possible to collectively detect that each wiring board is a good product or a defective product.
本発明の多数個取り配線基板の製造方法では、複数の配線基板と、配線基板が形成された領域と異なる領域の一部に纏めて形成された配線基板と同数の良否表示用パッドが形成されている多数個取り配線基板の製造方法であって、複数の良否表示用パッドの上面に被膜を形成する被膜形成工程と、複数の配線基板のそれぞれが良品または不良品であることを判定する検査工程と、複数の配線基板のそれぞれが良品または不良品であることを、被膜の状態に差異を生じさせることによって表示する良否表示工程と、複数の配線基板のそれぞれが良品または不良品であることを、良否表示用パッド上の被膜の状態の差異により検出する良否検出工程とを有することを要旨とする。
また、本発明では、良否表示工程で、被膜の状態の差異を、被膜の少なくとも一部を除去することにより生じさせることを主旨とする。
In the method of manufacturing a multi-cavity wiring board according to the present invention, the same number of pass / fail display pads as a wiring board formed in a part of a region different from the region where the wiring substrate is formed are formed. A method of manufacturing a multi-cavity wiring board, in which a film is formed on the upper surfaces of a plurality of pass / fail display pads, and an inspection for determining whether each of the plurality of wiring boards is a non-defective product or a defective product. The process, the pass / fail display process for displaying that each of the plurality of wiring boards is non-defective or defective by causing a difference in the state of the coating, and each of the plurality of wiring boards is non-defective or defective. And a pass / fail detection step for detecting the pass / fail by the difference in the state of the film on the pass / fail display pad.
The main purpose of the present invention is to cause a difference in the state of the film by removing at least a part of the film in the pass / fail display step.
この構成によれば、多数個取り配線基板の基材シート製造から電子部品搭載などの一連の製造工程において、各種検査を実施して各配線基板が良品または不良品であることを判定し、その判定結果を、良否表示用パッド上の被膜の状態に差異を生じさせることにより表示することができる。そして、良否表示用パッド上の被膜の状態の差異を検出することにより、良品の配線基板だけに電子部品搭載などの加工を施すことができる。
ここで、各配線基板の良否を表示または識別するための被膜の差異とは、被膜の少なくとも一部を除去することにより生じさせる。例えば、不良品と判定された配線基板に対応する良否表示用パッド上の被膜を全て除去して良否表示用パッドを露出させるようにすれば、上面に被膜がない良否表示用パッドに対応する配線基板は不良品であると容易に識別することができる。また、良否表示用パッド上の被膜の全てではなく、所定の深さまで除去することにより、良否表示用パッド表面の色合いが視認できる状態にすれば、被膜を除去していない良否表示用パッド上との色合いの差異を例えば画像処理装置などにより検出して識別することが可能になる。これにより、良品の配線基板だけに選択的に電子部品などを搭載できるので、電子部品等の無駄がなくなり、製造コストの低減に寄与することができる。
さらに、各良否表示用パッドが多数個取り配線基板の一部に纏めて形成されているため、一つの限られた領域を確認することにより短時間で各配信基板の良否を識別することができるので、効率的な多数個取り配線基板の製造方法を提供することができる。
According to this configuration, in a series of manufacturing processes such as base sheet manufacturing of a multi-cavity wiring board to mounting electronic components, various inspections are performed to determine that each wiring board is a non-defective product or a defective product. The determination result can be displayed by making a difference in the state of the film on the pass / fail display pad. Then, by detecting the difference in the state of the film on the pass / fail display pad, it is possible to perform processing such as mounting electronic components only on the non-defective wiring board.
Here, the difference in the film for displaying or identifying the quality of each wiring board is caused by removing at least a part of the film. For example, if all the coating on the pass / fail display pad corresponding to the wiring board determined to be defective is removed to expose the pass / fail display pad, the wiring corresponding to the pass / fail display pad without the coating on the upper surface The substrate can be easily identified as defective. In addition, if not all of the film on the pass / fail display pad, but removing to a predetermined depth so that the color of the surface of the pass / fail display pad is visible, the pass / fail display pad on which the film is not removed Thus, it is possible to detect and identify the difference in the hues of, for example, an image processing apparatus or the like. As a result, electronic components and the like can be selectively mounted only on non-defective wiring boards, so that electronic components and the like are not wasted, and the manufacturing cost can be reduced.
Furthermore, since each of the pass / fail display pads is formed on a part of the wiring board, it is possible to identify the pass / fail of each distribution board in a short time by checking one limited area. Therefore, an efficient method for manufacturing a multi-piece wiring board can be provided.
本発明の多数個取り配線基板の製造方法では、被膜の状態の差異を、レーザ光を照射することにより被膜の少なくとも一部を除去することによって生じさせる。 In the method for manufacturing a multi-cavity wiring board according to the present invention, the difference in the state of the film is caused by removing at least a part of the film by irradiating the laser beam.
この構成によれば、レーザ光による加熱・分解によって被膜が溶解および気化されながら除去されるので、多数個取り配線基板に機械的なダメージをほとんど与えることなく良否表示を行なうことができる。これにより、上述した特許文献1に示された方法のように、多数個取り配線基板に応力が掛かかって基板が反ったり、電子部品の実装部分のクラックや切断の発生を回避することができる。また、レーザ光照射装置を用意すれば、工程の増加を最小限に抑えながら各配線基板の良否表示を行なうことができる。
According to this configuration, since the coating is removed while being dissolved and vaporized by heating and decomposition with laser light, it is possible to perform pass / fail indication with little mechanical damage to the multi-piece wiring board. As a result, as in the method disclosed in
本発明は、良否検出工程で、前記良否表示用パッド上の前記被膜の状態の差異を、光学的方法を用いて検出する構成としてもよい。 This invention is good also as a structure which detects the difference in the state of the said film on the said quality display pad using an optical method at a quality detection process.
良否表示用パッド上の被膜の状態の差異、例えば、被膜の有無を光学的に検出する方法には、例えば、画像処理装置により、上面に被膜が有る状態と無い状態の良否表示用パッドの画像の特徴を増長させて識別する方法や、良否表示用パッド部に光を照射し、光検知器により、被膜の有無により変化する反射光の差異を検知する方法等がある。これらの方法により、工程の増加を抑え、製品へのダメージをほとんど与えることなく、各配線基板が良品または不良品であることを識別することができる。 For a method for optically detecting the difference in the state of the film on the pass / fail display pad, for example, the presence or absence of the film, the image of the pass / fail display pad with or without the film on the upper surface by, for example, an image processing apparatus. There are a method of identifying the feature by increasing the number of features, a method of irradiating light to the pass / fail display pad portion, and a method of detecting a difference in reflected light that changes depending on the presence or absence of a film by a photodetector. By these methods, it is possible to identify whether each wiring board is a non-defective product or a defective product while suppressing an increase in processes and causing little damage to the product.
本発明は、複数の配線基板と、配線基板が形成された領域と異なる領域の一部に纏めて形成された配線基板と同数の導電性を有する良否表示用パッドと、複数の該良否表示用パッドのそれぞれと電気的に接続された共通パッドとを有する多数個取り配線基板の製造方法であって、複数の良否表示用パッドの上面に被膜を形成する被膜形成工程と、複数の前記配線基板のそれぞれが良品または不良品であることを判定する検査工程と、複数の配線基板のそれぞれが良品または不良品であることを、良否表示用パッドの少なくとも一部が露出するように被膜を除去することによって表示する良否表示工程と、複数の配線基板のそれぞれが良品または不良品であることを、良否表示用パッド上のそれぞれと、共通パッドとの間の電気的特性を検出することにより識別する良否検出工程とを有する構成としてもよい。 The present invention includes a plurality of wiring boards, a pass / fail display pad having the same number of electrical conductivity as the wiring board formed in a part of a region different from the area where the wiring boards are formed, and the plurality of pass / fail displays. A method of manufacturing a multi-cavity wiring board having a common pad electrically connected to each of the pads, a film forming step of forming a film on the upper surfaces of a plurality of pass / fail display pads, and the plurality of wiring boards An inspection process for determining whether each of the wiring boards is a non-defective product or a defective product, and removing the coating so that at least a part of the pass / fail display pad is exposed to indicate that each of the plurality of wiring boards is a non-defective product or a defective product. Detecting the electrical characteristics between the common pad and each of the pass / fail display pads, and whether or not each of the plurality of wiring boards is non-defective or defective. Quality detection step and may be configured to have a identifies by.
この構成によれば、導電性を有する共通パッドと良否表示用パッドとの間の導通を確認することにより、各配線基板が良品または不良品であることを電気的に識別することができる。また、各良否表示用パッドは、多数個取り配線基板の一部に纏めて形成されているので、例えば各良否表示用パッドおよび共通パッドの位置と対応させてプローブ針が配設されたプローブヘッドを用いれば、各配線基板が良品または不良品であることを一括して短時間で検出することができる。 According to this configuration, it is possible to electrically identify whether each wiring board is a non-defective product or a defective product by confirming conduction between the conductive common pad and the pass / fail display pad. In addition, since each pass / fail display pad is formed in a part of a multi-piece wiring board, for example, a probe head in which probe needles are arranged corresponding to the positions of the pass / fail display pads and the common pad. If it is used, it can be detected in a short time collectively that each wiring board is a good product or a defective product.
(第1の実施形態)
以下、本発明に係る多数個取り配線基板の第1の実施形態について図面に従って説明する。
(First embodiment)
Hereinafter, a first embodiment of a multi-piece wiring board according to the present invention will be described with reference to the drawings.
図1(a)は、多数個取り配線基板の平面図、同図(b)は、図1(a)のa−a線断面図である。なお、図1では、電子部品等を搭載をしていない状態を図示している。 FIG. 1A is a plan view of a multi-piece wiring board, and FIG. 1B is a cross-sectional view taken along the line aa in FIG. FIG. 1 shows a state in which no electronic component or the like is mounted.
図1(a),(b)に示す多数個取り配線基板10は、ガラスエポキシ樹脂などの絶縁材料からなる基材シート1に、縦横に配列された複数の配線基板1A〜3A,1B〜3B,1C〜3Cと、配線基板1A〜3A,1B〜3B,1C〜3Cと同数の良否表示用パッド1a〜1c,2a〜2c,3a〜3cを有する良否表示部M1とが形成されている。
A
配線基板1Aは、基材シート1上に、複数の電極端子8a〜8eと、これら各電極端子8a〜8eの一部を接続する接続配線9a〜9eが、銅などの導電材料により形成されている。複数の電極端子8a〜8eのそれぞれは複数の対向電極となっていて、この対向電極間に抵抗やトランジスタなどの表面実装型の電子部品を搭載して半田などにより電気的に接合することにより、一つの回路を構成するようになっている。また、電極端子8a〜8eおよび接続配線9a〜9eが形成された基材シート上1には、電極端子8a〜8eと電子部品の搭載位置とを開口させた状態で、エポキシ樹脂などの絶縁材料からなる被膜としてのソルダーレジスト膜7が形成されている。
基材シート1には、配線基板1Aと同一の構成を有する配線基板2A,3A,1B〜3B,1C〜3Cが縦横に配列されていて、それぞれの境界線に形成された図示しないミシン目により切り離し可能な状態となっている。
In the
In the
良否表示部M1は、基材シート1上の配線基板1A〜3A,1B〜3B,1C〜3Cが形成されている領域とは異なる領域に、電極端子8a〜8eや接続配線9a〜9eと同じ銅などの導電材料により形成された複数の良否表示用パッド1a〜1c,2a〜2c,3a〜3cと、一つの共通パッド5と、一つの全良品表示パッド6とにより構成されている。良否表示用パッド1a〜1c,2a〜2c,3a〜3cは、配線基板1A〜3A,1B〜3B,1C〜3Cとそれぞれ対応して同数形成されている。なお、図1(a)では、良否表示用パッド1a〜1c,2a〜2c,3a〜3cが、それぞれと対応する配線基板1A〜3A,1B〜3B,1C〜3Cと配列も同じにして形成されているが、これに限らず、同数であれば配列は異なっていてもよい。
The pass / fail display portion M1 is the same as the
良否表示用パッド1a〜1c,2a〜2c,3a〜3cは、接続配線4により電気的に並列接続されていて、その一端から引き出された接続配線4により、共通パッド5の一端と電気的に直列接続されている。さらに、共通パッド5の他端から引き出された接続配線4に全良品表示パッド6が電気的に直列接続されて形成されている。なお、良否表示用パッド1a〜1c,2a〜2c,3a〜3c、共通パッド5、全良品表示パッド6の表面には、例えば金(Au)などの導電性がよく耐蝕性にすぐれた金属をめっきなどにより被着させておくことが望ましい。これにより、各パッドの表面が酸化腐蝕するのを有効に防止することができるとともに、電極端子8a〜8eと電子部品の各電極との半田による接合を強固なものとすることができる。また、後述する良否表示用パッドを用いた配線基板の電気的な良否判定をする方法において、プローブ針などの電気的な外部接点との接点抵抗を軽減することができるので、より正確に良否判定できるという効果を奏する。
The pass /
良否表示部M1上には、スクリーン印刷などにより、良否表示用パッド1a〜1c,2a〜2c,3a〜3cと、全良品表示パッド6とを覆うように、絶縁材料からなるソルダーレジスト膜7が形成されている。共通パッド5上のソルダーレジスト膜7には開口部8が形成され、共通パッド5が露出された状態となっている。
上記した構成の各配線基板1A〜1C,2A〜2C,3A〜3Cと、良否表示部M1とは、フォトリソグラフィやめっきなどの技術を用いて一括して形成される。
A solder resist
Each of the
(第2の実施形態)
次に、上記第1の実施形態の多数個取り配線基板10を製造する工程において、各製造工程で、各種検査を実施して各配線基板の良否判定結果を表示する方法と、良否表示した後工程で、多数個取り配線基板10の各配線基板の良否を識別して流動する方法について図面に従って説明する。
図2は、多数個取り配線基板10の製造工程における配線基板の良否表示方法を説明するフローチャート図である。図3は、良否表示された状態の多数個取り配線基板10の一例を示したもので、図3(a)が平面図、(b)は、図3(a)のb−b線断面図である。図4は、全ての配線基板が良品と判定された場合の良否表示がされた状態の多数個取り配線基板10を示し、図4(a)は平面図、(b)は、図4(a)のc−c線断面図である。また、図5は、良否表示された多数個取り配線基板10の各配線基板の良否を、後工程で識別して流動する方法を説明するフローチャート図である。また、図6は、本実施形態の各配線基板の良否識別方法に用いられるオープン/ショート検査機、およびそれを用いて各配線基板の良否判定をしている状態を模式的に示す説明図である。
(Second Embodiment)
Next, in the process of manufacturing the
FIG. 2 is a flowchart for explaining a method of displaying the quality of the wiring board in the manufacturing process of the
(配線基板の良否表示方法)
図2に示すように、まず、ステップS1では、多数個取り配線基板10の各配線基板1A〜3A,1B〜3B,1C〜3Cの外観や電気特性などの品質について各種検査を行なう。検査には、目視や顕微鏡、または光学的に外観品質を判定する自動外観検査装置などを用いて外観的な品質の良否を判定する外観検査と、電気特性検査機を用いて所望の電気的特性が得られているか否かを判定する電気的特性検査などがある。
そして、外観および電気特性などの品質が、所定の許容範囲から外れた不良品の配線基板があるか否か確認する(ステップS2)。
(Wiring board pass / fail indication method)
As shown in FIG. 2, first, in step S <b> 1, various inspections are performed on the quality of the
Then, it is confirmed whether or not there is a defective wiring board whose quality such as appearance and electrical characteristics is out of a predetermined allowable range (step S2).
品質が所定の範囲から外れた不良品の配線基板があった場合(ステップS2でYES)には、その不良となった配線基板に対応する良否表示用パッド上のソルダーレジスト膜7を除去して、その良否表示用パッドの表面の少なくとも一部を露出させる(ステップS3)。図3は、配線基板3A,1B,2Cが不良品と判定された多数個取り配線基板10を例示したもので、それぞれと対応する良否表示パッド3a,1b,2c上のソルダーレジスト膜7が除去されている。
If there is a defective wiring board whose quality is out of the predetermined range (YES in step S2), the solder resist
多数個取り配線基板10の全ての配線基板1A〜1C,2A〜2C,3A〜3Cの品質が所定の範囲内の良品であった場合(ステップS2でNO)は、図4(a),(b)に示す多数個取り配線基板10のように、全良品表示パッド6上のソルダーレジスト膜7を除去して全良品表示パッド6の表面の少なくとも一部を露出させる(ステップS4)。このように、全ての配線基板1A〜3A,1B〜3B,1C〜3Cが良品と判定された場合は検査工程をここで終了する。
When the quality of all the
本実施形態では、良否表示用パッド1a〜1c,2a〜2c,3a〜3cや全良品表示パッド6の上面のソルダーレジスト膜7の除去をレーザ加工により行なう。全良品表示パッド6、または不良品と判定された配線基板と対応する良否表示用パッド上のソルダーレジスト膜7に向け、レーザ照射装置から所定のスポット径のレーザ光を照射し、レーザ光による加熱・分解によって、ソルダーレジスト膜7の一部を除去するものである。レーザの種類としては、ソルダーレジスト膜7のような有機材料の穴あけ加工に一般に使用されるCO2レーザ、Nd:YAGレーザなどが適用可能であり、レーザ光の出力量などを調整することにより、全良品表示パッドまたは良否表示用パッド上のフォトレジスト膜7のみを選択的に除去することが可能である。なお、フォトレジスト膜7の除去は、良否表示用パッドの表面全部を露出するまで行なう必要はなく、後述する良否検出方法で用いられるプローブ針の先端が確実に接触できる大きさの穴が形成できればよい。
In the present embodiment, the pass /
図3(a),(b)に、上記の方法で、不良判定された配線基板に対応した良否表示用パッド上のフォトレジスト膜7が除去された多数個取り配線基板10の一例を示す。図3の多数個取り配線基板10は、前工程の検査にて、配線基板3A、1B、2Cが不良判定された例を示している。即ち、配線基板3A、1B、2Cのそれぞれに対応した良否表示用パッド3a、1b、2cの上のソルダーレジスト膜7が除去され、図3(b)に代表例として示した良否表示用パッド1bのように、良否表示用パッド3a、2cの表面も露出した状態になっている。
FIGS. 3A and 3B show an example of the
なお、本実施形態では、不良と判定された配線基板に対応する良否表示用パッド上のソルダーレジスト膜7を除去する方法を示したが、これに限らず、良品と判定された配線基板に対応した良否表示用パッド上のソルダーレジスト膜7を除去する構成にしてもよい。例えば、製造工程の不具合などにより、不良品の配線基板が多発した多数個取り配線基板の流動ロットに対して良品配線基板の選別を行なう場合などには、この方法が有効である。
In the present embodiment, the method of removing the solder resist
(配線基板の良否識別方法)
次に、上記した方法で各配線基板の良否表示がされた多数個取り配線基板10を、後工程にて各配線基板の良否を識別して流動する方法について説明する。
図5は、例えば自動部品搭載装置(チップマウンタ)などの自動実装装置を用いて多数個取り配線基板に電子部品などを実装するときに、各配線基板の良否を識別して良品の配線基板のみに実装を施すフローを示している。なお、ここでは、一例として図3に示した多数個取り配線基板10の各配線基板を良否識別する方法を説明する。
(Wiring board pass / fail identification method)
Next, a description will be given of a method in which the
FIG. 5 shows, for example, whether or not each wiring board is good and bad when mounting electronic components on a multi-piece wiring board using an automatic mounting apparatus such as an automatic component mounting apparatus (chip mounter). Shows the flow of implementation. Here, as an example, a method for identifying the quality of each wiring board of the
まず、ステップS11に示すように、多数個取り配線基板10を、自動実装装置の基材シート供給装置に挿入する。基材シート供給装置に挿入された多数個取り配線基板10は、基材シート供給路を移動して実装処理エリアに送られる。
First, as shown in step S11, the
実装処理エリアに送られた多数個取り配線基板10は、自動実装装置に備えられたCCDカメラを搭載した画像認識装置により、基板の方向の正否や、基板の位置が実装位置の許容範囲内にあるか否かなどが検出される。例えば、多数個取り配線基板10の所定の対角位置に基準位置マーク(図示せず)を形成しておき、この基準位置マークの位置や形状が所定の位置および形状であるか否かを画像認識装置により検出する(ステップS12)。
多数個取り配線基板10の位置および形状が正常でないと判断された場合(ステップS13でNO)には、実装処理を行なわないフローが選択されて、多数個取り配線基板10は自動実装装置の基材シート排出装置側に排出される(ステップS18)。
The
If it is determined that the position and shape of the
多数個取り配線基板10が所定の位置にあると判断された場合(ステップS13でYES)は、次のステップS14に移り、良否表示部M1を用いて、多数個取り配線基板10のなかの不良品の配線基板の存在およびその位置を検出する。本実施形態では、図6に示すオープン/ショート検査機50を用いて、不良品の配線基板の存在およびその位置を電気的に検出する。
If it is determined that the
オープン/ショート検査機50は、電源と、電源の電力を測定するための電圧計と、電流計とを有する測定部と、複数のプローブ針P1a〜P1c,P2a〜P2c,P3a〜P3c、P5、P6が配設されたプローブヘッドPとを有している。プローブ針P1a〜P1c,P2a〜P2c,P3a〜P3c、P5、P6は、良否表示部M1の各良否表示用パッド1a〜1c,2a〜2c,3a〜3cと、共通パッド5と、全良品表示パッド6とのそれぞれの位置に対応させて配設されている。各プローブ針の先端部は、内部に備わるバネ機構により所定の可動範囲にてバネ性を有している。
プローブヘッドPは、図示しない昇降装置を備えて自動実装装置の実装エリアに配置され、昇降装置により下降させたときに、各プローブ針P1a〜P1c,P2a〜P2c,P3a〜P3c、P5、P6の先端が多数個取り配線基板10の表面に接触するようになっている。このとき、プローブ針P1a〜P1c,P2a〜P2c,P3a〜P3c、P5、P6の先端部は、各プローブ針が有する鉛直方向のバネ性により、多数個取り配線基板10の表面側に一定の圧力を加えながら接触される。
共通パッド5に対応するプローブ針P5に接続された測定部の他端部には、各良否表示用パッドに対応するプローブ針P1a〜P1c,P2a〜P2c,P3a〜P3c側に接続するための接点CON10と、全良品表示パッド6に対応したプローブ針P6側に接続される接点CON6とのいずれかに接続切り換えが可能なスイッチSW1が備えられている。また、接点CON10には、各良否表示用パッドに対応するプローブ針P1a〜P1c,P2a〜P2c,P3a〜P3cのそれぞれと接続された接点CON1a〜CON1c,CON2a〜CON2c,CON3a〜CON3cと接続切り換えが可能なスイッチSW2が備えられている。
The open /
The probe head P includes a lifting device (not shown) and is disposed in the mounting area of the automatic mounting device. When the probe head P is lowered by the lifting device, the probe needles P1a to P1c, P2a to P2c, P3a to P3c, P5, P6 A large number of tips are brought into contact with the surface of the
A contact point for connecting to the probe needles P1a to P1c, P2a to P2c, and P3a to P3c corresponding to each pass / fail display pad is connected to the other end of the measuring unit connected to the probe needle P5 corresponding to the
ステップS13にて多数個取り配線基板10が所定の実装位置に配置されたと判定されたとき、昇降装置によりプローブヘッドPを下降させて、各プローブ針P1a〜P1c,P2a〜P2c,P3a〜P3c、P5、P6の先端を多数個取り配線基板10の表面に接触させる。図3に示す良否表示がされた状態の多数個取り配線基板10の場合には、図6に図示するように、上側のソルダーレジスト膜7が除去されている良否表示用パッド1b,2c,3aと共通パッド5の表面に、プローブ針P1b,P2c,P3aとP5がそれぞれ接触する。これに対して、良否表示用パッド1a,1c,2a,2b,3b,3cと全良品表示パッド6の上方はソルダーレジスト膜7で覆われているので、それぞれに対応するプローブ針P1a,P1c,P2a,P2b,P3b,P3cは、ソルダーレジスト膜7の表面に接触する。この状態で、オープン/ショート検査機50のスイッチSW1により測定部を接点CON10側に接続し、スイッチSW2により各接点CON1a〜CON1c,CON2a〜CON2c,CON3a〜CON3cのうちいずれかひとつと接続する。図6では、測定部が、良否表示用パッド3cに対応するプローブ針P3cから引き出されたCON3cと接続されている状態を図示している。これにより、共通パッド5と、測定部と、いずれかひとつの良否表示用パッドとの閉回路が形成される。この閉回路に、測定部の電源から所定の電圧を印加して、共通パッド5に対応したプローブ針P5と、スイッチSW2により選択されたいずれかの良否表示用パッドに対応したプローブ針との間に流れる電流値を電流計により計測する。良否表示用パッド上のソルダーレジスト膜7が除去されている場合には、対応するプローブ針が良否表示用パッドに接触しているので電流計により所定範囲の電流値が計測される。これに対して、良否表示用パッドがソルダーレジスト膜7に覆われている場合には、良否表示用パッドとそれに対応するプローブ針が、ソルダーレジスト膜7に遮られて接触しないために電流計の電流測定値が略零になる。これにより、電流計により所定の電流値が測定された良否表示用パッドに対応する配線基板は不良品と判定でき、測定電流値が略零の良否表示用パッドに対応する配線基板は良品と判定することができる。
このようにして、多数個取り配線基板内の各配線基板の良品あるいは不良品の判定結果は、自動実装装置の図示しないメモリに記録され、以降のステップで、自動実装装置のシーケンスにおいて各配線基板に実装加工するか否かの判断に用いられる。
When it is determined in step S13 that the
In this way, the determination result of the non-defective product or defective product of each wiring board in the multi-piece wiring board is recorded in a memory (not shown) of the automatic mounting apparatus, and each wiring board in the sequence of the automatic mounting apparatus in the subsequent steps. This is used to determine whether or not to perform mounting processing.
ステップS14で検出した結果、不良品の配線基板が有ると判定された場合(ステップS15でYES)、その多数個取り配線基板に良品の配線基板が一つも無ければ(ステップS16でNO)実装は行なわずに自動実装装置から排出される(ステップ18)。これに対して、不良品の配線基板と共に良品の配線基板が含まれる多数個取り配線基板は(ステップS16でYES)、ステップS17に進み実装加工を行なう。 As a result of detection in step S14, if it is determined that there is a defective wiring board (YES in step S15), if there is no non-defective wiring board in the multi-piece wiring board (NO in step S16), the mounting is performed. It is discharged from the automatic mounting apparatus without performing it (step 18). On the other hand, a multi-piece wiring board including a defective wiring board and a non-defective wiring board (YES in step S16) proceeds to step S17 to perform mounting processing.
上記のステップS14の方法により不良品の配線基板の検出を行なった結果、不良配線板がないと判定された場合(ステップS15でNO)、即ち、全ての配線基板が良品であると判定された場合には、ステップS19の全良品表示検出を行なう。全良品表示検出は、上記ステップ14の不良配線基板検出と同様な方法で、オープン/ショート検査機50のスイッチSW1により、測定部を、全良品表示パッド6に対応したプローブ針P6から引き出された接点CON6に接続して行なう。この状態で、プローブ針P6とプローブ針P5との間の電流値を測定し、所定の電流値が計測されれば、全良品表示パッド6上のソルダーレジスト7が除去されているもの、即ち、前工程の検査で全良品表示がされたものであると判断できるため、ステップS17に進む(ステップS20でYES)。
これに対して、電流計の測定値が略零であった場合は、全良品表示パッド6上のソルダーレジスト7が除去されていないものと判断され、前工程の各種検査時の結果と、ステップS14の不良配線基板検出のときに全ての配線基板が良品であると判定された結果に不整合があると判断される。例えば、不良配線基板検出のときに、何らかの不具合によりプローブヘッドPと多数個取り配線基板10との位置ずれが生じ、各良否表示用パッドと対応するプローブ針とが接触されなかった場合などが考えられる。このため、ステップS14に戻って再度不良配線基板検出を行なう(ステップS20でNO)。
As a result of detecting the defective wiring board by the method in step S14, if it is determined that there is no defective wiring board (NO in step S15), that is, it is determined that all the wiring boards are non-defective. In such a case, all good product display detection in step S19 is performed. The all-goods display detection is performed in the same manner as the defective wiring board detection in step 14 above, and the measurement unit is pulled out from the probe needle P6 corresponding to the all-
On the other hand, if the measured value of the ammeter is substantially zero, it is determined that the solder resist 7 on the non-defective
なお、図5のフローに用いられる多数個取り配線基板は図2のフローを経たものでなければならないのだが、何らかの不具合により図2のフローを経ていない多数個取り配線基板が図5のフローに用いられてしまうと、ステップS15でNO、ステップS20でNO、再びステップS14から、というフローを何度も繰り返してしまうことになる。また、図2のフローにおいて、レジストを除去する手段の不具合(例えばレーザ加工装置の故障)により配線基板の良否表示が適切になされなかった場合も、同様のフローを繰り返してしまう。また、図2で正常にレジスト膜の除去(配線基板の良否表示)がなされた場合であっても、図6のプローブ針の先端が汚れてしまっている場合にも、同様の誤ったフローの繰り返しが発生する虞がある。このような場合を想定して、例えばステップS15およびステップS20でNO、再びステップS14、というフローが複数回繰り返された場合には、アラームを発報して作業者に注意を喚起したり、その多数個取り配線基板をステップS18に進めて電子部品を搭載することなく排出するというフローを追加してもよい。 The multi-cavity wiring board used in the flow of FIG. 5 must have undergone the flow of FIG. 2, but a multi-cavity wiring board that has not undergone the flow of FIG. If used, the flow of NO in step S15, NO in step S20, and again from step S14 is repeated many times. In the flow of FIG. 2, the same flow is repeated even when the quality of the wiring board is not properly displayed due to a defect in the means for removing the resist (for example, failure of the laser processing apparatus). In addition, even when the resist film is normally removed (indication of whether the wiring board is good or bad) in FIG. 2, even if the tip of the probe needle in FIG. There is a risk of repetition. Assuming such a case, for example, if the flow of NO in step S15 and step S20 and step S14 again is repeated a plurality of times, an alarm is issued to alert the operator, A flow may be added in which the multi-piece wiring board is advanced to step S18 and discharged without mounting electronic components.
ステップS17では、例えば電子部品搭載などの自動実装装置による所定の実装加工を行なう。このとき、ステップS14で自動実装装置のメモリに格納された多数個取り配線基板内の不良品の配線基板の存在とその位置の情報により、不良品の配線基板には電子部品搭載などを行なわず、次の良品判定された配線基板にスキップされて実装加工が施される。このようにして、良品の配線基板のみに実装加工が施された多数個取り配線基板10は、自動実装装置から排出され(ステップS18)、一連の実装加工工程を終了する。
In step S17, a predetermined mounting process is performed by an automatic mounting apparatus such as electronic component mounting. At this time, electronic components are not mounted on the defective wiring board due to the presence and position information of the defective wiring board in the multi-cavity wiring board stored in the memory of the automatic mounting apparatus in step S14. The next non-defective wiring board is skipped and mounted. In this way, the
以下、上記実施形態の効果を記載する。 The effects of the above embodiment will be described below.
(1)上記第1実施形態では、多数個取り配線基板10の良否表示部M1に纏めて形成された良否表示用パッド1a〜1c,2a〜2c,3a〜3c上のソルダーレジスト膜7を除去することにより、これと対応した配線基板1A〜3A,1B〜3B,1C〜3Cの良否表示を行なう構成とした。そして、プローブヘッドPを用いて、共通パッド5と、各良否表示用パッド1a〜1c,2a〜2c,3a〜3cのそれぞれとの間に流れる電流値を測定することにより、不良品の配線基板の存在およびその位置を電気的に検出する構成とした。
この構成によれば、多数個取り配線基板10の所定の位置に纏めて形成された良否表示部M1により、各配線基板の良否を認識することができるので、小面積にて配線基板の良否表示を行なうことができ、多数個取り配線基板の小型化に寄与できる。
また、良否表示用パッド1a〜1c,2a〜2c,3a〜3cが一箇所に纏めて形成されているので、各配線基板の良否を、プローブヘッドPによって一括して短時間で検出することができる。
(1) In the first embodiment, the solder resist
According to this configuration, the quality of each wiring board can be recognized by the quality display unit M1 formed collectively at a predetermined position of the
Moreover, since the pass /
(2)上記実施形態では、不良品の配線基板の存在およびその位置を表示するための良否表示用パッドを、配線基板の電極端子や接続配線と同じ導電性材料で形成し、良否表示用パッドを除去可能に覆う被膜には、配線基板のソルダーレジスト膜7を共用する構成とした。
これにより、良否表示用パッドは、フォトリソグラフィなどにより配線基板の電極端子や接続配線と同時に形成することができ、また、ソルダーレジスト膜7も配線基板上のソルダーレジスト膜7と同時に塗布して形成することができる。従って、工程を増やすことなく、各配線基板の良否を表示する良否表示部M1を形成することができる。
(2) In the above embodiment, the pass / fail display pad for displaying the presence and position of the defective wiring board is formed of the same conductive material as the electrode terminal and the connection wiring of the wiring board. The solder resist
As a result, the pass / fail display pad can be formed simultaneously with the electrode terminal of the wiring board and the connection wiring by photolithography or the like, and the solder resist
(3)上記実施形態では、不良品と判定された配線基板と対応する良否表示用パッド上のソルダーレジスト膜7を、レーザ加工により除去する構成とした。
この構成によれば、レーザ光による加熱・分解によってソルダーレジスト膜7が溶解および気化されながら除去されるので、除去されたソルダーレジスト膜の残留物の発生が抑えられる。これにより、良否表示用パッド上のソルダーレジスト残渣によるプローブ針の接触不良などによる誤検出や、多数個取り配線基板10の汚れを防止することができる。
また、上述した特許文献1に示された方法のように、多数個取り配線基板の空き領域に設けた良否表示部を折り欠く方法のように、多数個取り配線基板に応力が掛かかって基板が反ったり、電子部品の実装部分のクラックや切断が発生することがない。
さらに、ソルダーレジスト膜7をマスクしてレジスト剥離液によりソルダーレジスト膜を除去する方法のように、工程を増加することなくソルダーレジスト膜7の一部を除去して配線基板の良否表示をすることができる。
(3) In the above embodiment, the solder resist
According to this configuration, since the solder resist
Further, as in the method disclosed in
Furthermore, the solder resist
(4)上記実施形態では、多数個取り配線基板10の不良品の配線基板の存在およびその位置の検出を、オープン/ショート検査機50を用いて電気的に行なう構成とした。そして、良品の配線基板だけに、電子部品を搭載するなどの実装処理を施すことを可能にした。
この構成によれば、画像認識装置などにより光学的に良否表示マークの状態を識別する方法を用いた場合のように、色合いの異なる基板に変更した際に画像の認識範囲の設定などを変更する必要がなく、誤検出も起こり難い。従って、多数個取り配線基板の材料などを問わず、高い検出確度を有した配線基板の不良検出を行なうことが可能になる。
また、良品の配線基板のみに選択的に電子部品を搭載することが出来るので、電子部品等の無駄もなくなり、効率的な多数個取り配線基板の製造方法を提供することができる。
(4) In the above-described embodiment, the configuration is such that the presence and position of defective wiring boards of the
According to this configuration, as in the case of using a method for optically identifying the state of the pass / fail display mark by an image recognition device or the like, the setting of the image recognition range is changed when the substrate is changed to a different shade. There is no need and false detection is unlikely to occur. Therefore, it is possible to detect a defect in a wiring board having high detection accuracy regardless of the material of the multi-piece wiring board.
In addition, since electronic components can be selectively mounted only on non-defective wiring boards, waste of electronic components and the like can be eliminated, and an efficient multi-piece wiring board manufacturing method can be provided.
本発明は、前記各実施形態に限定されるものではなく、以下の変形例を実施することもできる。 The present invention is not limited to the above-described embodiments, and the following modifications can also be implemented.
(変形例1)
上記第1および第2の実施形態の多数個取り配線基板10は、良否表示用パッド1a〜1c,2a〜2c,3a〜3cと共通パッド5とを接続配線4により電気的に接続した。そして、各良否表示用パッド1a〜1c,2a〜2c,3a〜3cと共通パッド5間の導通の有無により、複数の配線基板1A〜3A,1B〜3B,1C〜3Cそれぞれの良否を認識する構成としたが、これに限らない。
各配線基板と対応した良否表示用パッドをそれぞれ独立させて形成し、良否表示用パッド上のソルダーレジスト膜の有無、換言すれば良否表示用パッドが露出しているか否かを光学的に認識することにより各配線基板の良否を識別する構成としてもよい。
(Modification 1)
In the
A pass / fail display pad corresponding to each wiring board is formed independently, and optically recognizes whether there is a solder resist film on the pass / fail display pad, in other words, whether the pass / fail display pad is exposed. It is good also as a structure which identifies the quality of each wiring board by this.
図7は、光学的方法により複数の配線基板それぞれの良否を認識可能な多数個取り配線基板を説明するものであり、図7(a)は、多数個取り配線基板の平面図、同図(b)は、図7(a)のd−d線断面図である。なお、本変形例は、複数の良否表示用パッドを電気的に接続することなく独立させて形成していることを特徴としており、他の構成は前述した各実施形態と同じであるため、共通部には同一符号を付して説明を省略する。 FIG. 7 illustrates a multi-cavity wiring board that can recognize the quality of each of the plurality of wiring boards by an optical method. FIG. 7A is a plan view of the multi-cavity wiring board. FIG. 7B is a sectional view taken along line dd in FIG. In addition, this modification is characterized in that a plurality of pass / fail display pads are formed independently without being electrically connected, and the other configurations are the same as those of the above-described embodiments, and thus are common. Parts are denoted by the same reference numerals and description thereof is omitted.
図7(a),(b)に示す多数個取り配線基板40は、基材シート31に、縦横に配列された複数の配線基板31A〜33A,31B〜33B,31C〜33Cと、これらの配線基板31A〜33A,31B〜33B,31C〜33Cと同数の良否表示用パッド31a〜31c,32a〜32c,33a〜33cを有する良否表示部M2とが形成されている。
7A and 7B, a
良否表示部M2の複数の良否表示用パッド31a〜31c,32a〜32c,33a〜33cは、各配線基板31A〜33A,31B〜33B,31C〜33Cと同じ銅などの導電材料により形成されている。また、良否表示用パッド31a〜31c,32a〜32c,33a〜33cは、本変形例では円形を有し、基材シート31上に所定の間隔を空けて形成され、表面は電解めっき法などにより金(Au)めっき被膜(図示せず)が極薄く施されている。この金めっき被膜は、各配線基板31A〜33A,31B〜33B,31C〜33Cの電極端子や接続配線にも同時に形成される。なお、めっき被膜の種類は金(Au)に限らず、電極端子と電子部品の半田による接合に少なくとも悪影響がないもので、且つ、後述する画像認識装置による良否表示用パッドの画像認識において、ソルダーレジスト膜37の色合いと識別可能な色合いのものであればよい。
これらの良否表示用パッド31a〜31c,32a〜32c,33a〜33cは、配線基板31A〜33A,31B〜33B,31C〜33Cと同数形成されていて、それぞれが対応づけられている。
良否表示用パッド31a〜31c,32a〜32c,33a〜33cが形成されたシート基材31上には、例えば緑色に着色されたソルダーレジスト膜37が、各良否表示用パッド31a〜31c,32a〜32c,33a〜33cを覆うように形成されている。
The plurality of pass /
These pass /
On the
次に、上記の多数個取り配線基板40の製造する各種製造工程において、各種検査を実施して各配線基板の良否判定結果を表示する方法と、良否表示された多数個取り配線基板40を後工程で流動する際に、多数個取り配線基板40の各配線基板の良否を識別して流動する方法について説明する。
Next, in various manufacturing processes for manufacturing the
多数個取り配線基板40の、各配線基板31A〜33A,31B〜33B,31C〜33Cそれぞれが良品であるか、または不良品であるかを表示する方法は、第1および第2の実施形態の多数個取り配線基板10の良否表示方法と同様な方法が用いられる。
まず、多数個取り配線基板40の各配線基板31A〜33A,31B〜33B,31C〜33Cの外観や電気特性などの品質について各種検査を行ない、外観および電気特性などの品質が、所定の許容範囲から外れた不良品の配線基板があるか否かを判定する。
A method for displaying whether each of the
First, various inspections are performed on the quality of the appearance and electrical characteristics of the
品質が所定の範囲から外れた不良品の配線基板があった場合には、その不良となった配線基板に対応する良否表示用パッド上のソルダーレジスト膜37を、所定の出力量のレーザ光を照射することにより除去して、その良否表示用パッドの表面の少なくとも一部を露出させる。なお、フォトレジスト膜37の除去は、良否表示用パッドの表面全部を露出するまで行なう必要はなく、後述する良否検出方法にて、画像認識装置などによりフォトレジスト37表面と識別して認識できればよい。例えば、良否表示部M2の画像を画像認識装置で二値化して認識したときに、フォトレジスト37表面と確実に区別して認識できれば、良否表示用パッド上にフォトレジスト37膜の一部が残っていてもよい。
When there is a defective wiring board whose quality is out of the predetermined range, the solder resist
次に、上記した方法で各配線基板の良否表示がされた多数個取り配線基板40を、後工程にて各配線基板の良否を識別して流動する方法について説明する。
後工程において、本実施形態の多数個取り配線基板40の各配線基板の良否を識別する方法には、例えば自動部品搭載装置などの自動実装装置に備えたCCDカメラを有する画像認識装置を利用する。
Next, a description will be given of a method in which the
In a subsequent process, for the method of identifying the quality of each wiring board of the
自動実装装置の実装加工位置にセットされた多数個取り配線基板40は、セット方向の正否を確認したのちに、各配線基板31A〜33A,31B〜33B,31C〜33Cが良否であるか、または不良品であるかの良否識別を行なう。例えば、良否識別に利用する画像認識装置により、CCDカメラから入力される画像の明暗を増長させて二値化して認識するように設定する。そして、画像認識装置のCCDカメラにて、各良否表示用パッド31a〜31c,32a〜32c,33a〜33cを、二値化された画像として認識していく。本変形例では、前工程の検査工程にて良品と判定された配線基板に対応する良否表示用パッドは、例えば緑色などの色を有するソルダーレジスト膜37に覆われているため、暗い画像として認識される。また、不良品と判定された配線基板に対応する良否表示用パッドは、ソルダーレジスト膜37の少なくとも一部が除去されているので、良否表示用パッドの表面に施された金めっき被膜の色合いにより明るい画像だと認識される。このように、画像認識装置により明と暗に二値化された画像情報によって良否表示用パッド31a〜31c,32a〜32c,33a〜33cがそれぞれ識別され、対応する配線基板が良品であるか、または不良品であるかが認識される。
以上説明した方法により、多数個取り配線基板40内の各配線基板31A〜33A,31B〜33B,31C〜33Cそれぞれが良品あるいは不良品であるかの判定結果は、自動実装装置のメモリに記録され、以降の製造工程において自動実装装置による実装加工するか否かの判断に用いられる。
After confirming the correctness of the set direction of the
By the method described above, the determination results as to whether each of the
各配線基板の良否認識を行なった多数個取り配線基板40は、例えば電子部品搭載などの、自動実装装置による所定の実装加工を行なう。このとき、自動実装装置のメモリに格納された多数個取り配線基板40における不良品の配線基板の存在とその位置についての情報により、不良品の配線基板には電子部品搭載などを行なわずに次に処理する配線基板にスキップされる。このようにして、多数個取り配線基板40は、良品の配線基板のみに実装加工が施され、自動実装装置による一連の工程を終了する。
The
この構成によれば、一ヶ所に纏めて形成された良否表示部M2の、各良否表示用パッド上のソルダーレジスト膜37の有無による色合いの差を、画像認識装置などにより光学的に検出することにより、各配線基板の良否を認識することができる。これにより、多数個取り配線基板の離れた箇所に良否表示部を点在させる方法に比して、短時間にて各配線基板の良否認識を行なうことができる。また、良否表示用パッド31a〜31c,32a〜32c,33a〜33cは、配線基板の電極端子や接続配線と同じ導電性材料や、同じソルダーレジスト膜7を共用して配線基板と同時に製造できるので、工程を増やすことなく、各配線基板の良否を表示する良否表示部M2を形成することができる。
また、良否表示部にプローブ針などを接触させて電気的に不良品の配線基板の検出を行なう方法に比して、光学的な方法で非接触にて検出を行なうことができるので、多数個取り配線基板にほとんどダメージを与えることなく各配線基板の良否を検出することができる。また、電気的な検出方法に比べると、例えば、良否表示用パッドの汚れによる接点不良や、プローブ針の位置ずれなどによる誤検出が起こりにくい。
さらに、多数個取り配線基板10の不良品の配線基板の存在およびその位置の検出を、良否表示用パッド31a〜31c,32a〜32c,33a〜33cとソルダーレジスト膜37の色合いの違いにより行なっている。これにより、ソルダーレジスト膜37のような被膜を用いることなく良否表示マークの有無を画像認識装置により識別する方法を用いた場合のように、色合いの異なる基板に変更した際に画像の認識範囲の設定などを変更する必要がない。従って、多数個取り配線基板の材料などを問わず、高い検出確度で各配線基板の良否の識別を行なうことができる。
According to this configuration, the difference in color due to the presence or absence of the solder resist
Also, compared to the method of electrically detecting defective wiring boards by bringing a probe needle or the like into contact with the pass / fail display section, it is possible to perform non-contact detection by an optical method. The quality of each wiring board can be detected with little damage to the wiring board. In addition, compared with an electrical detection method, for example, a contact failure due to contamination of the pass / fail display pad and a misdetection due to a displacement of the probe needle are less likely to occur.
Further, the presence and position of defective wiring boards of the
1,31…基材シート、1A〜1C,2A〜2C,3A〜3C,31A〜31C,32A〜32C,33A〜33C…配線基板、1a〜1c,2a〜2c,3a〜3c,31a〜31c,32a〜32c,33a〜33c…良否表示用パッド、4…接続配線、5…共通パッド、6…全良品表示パッド、7,37…被膜としてのソルダーレジスト膜、8a〜8e…電極端子、9a〜9e…接続配線、10,40…多数個取り配線基板、M1,M2…良否表示部、S3…不良の配線基板であることを表示ために良否表示用パッド上の被膜としてのソルダーレジストを除去する良否表示工程、S14…不良基板を識別する良否検出工程。
DESCRIPTION OF
Claims (7)
前記良否表示部には、前記多数個取り配線基板の一部に纏めて形成された前記配線基板と同数の良否表示用パッドが形成され、
該良否表示用パッド上に、少なくとも一部が除去可能に形成された被膜を有していることを特徴とする多数個取り配線基板。 A multi-piece wiring board having a plurality of wiring boards and a pass / fail display unit for displaying pass / fail judgment results of the wiring boards,
In the pass / fail display portion, the same number of pass / fail display pads as the wiring substrate formed collectively on a part of the multi-cavity wiring substrate are formed,
A multi-cavity wiring board comprising a film formed on at least a part of the pass / fail display pad so as to be removable.
前記良否表示部には、前記多数個取り配線基板の一部に纏めて形成された前記配線基板と同数の導電性を有する良否表示用パッドと、該良否表示用パッドのそれぞれと電気的に接続された共通パッドとを有し、
前記良否表示用パッド上に、少なくとも一部が除去可能に形成された被膜を有していることを特徴とする多数個取り配線基板。 A multi-piece wiring board having a plurality of wiring boards and a pass / fail display unit for displaying pass / fail judgment results of the wiring boards,
The pass / fail display section is electrically connected to each of the pass / fail display pads having the same number of electrical conductivities as the wiring board formed on a part of the multi-piece wiring board and the pass / fail display pads. A common pad,
A multi-cavity wiring board having a film formed on at least a part of the pass / fail display pad so as to be removable.
複数の前記良否表示用パッドの上面に被膜を形成する被膜形成工程と、
複数の前記配線基板のそれぞれが良品または不良品であることを判定する検査工程と、
複数の前記配線基板のそれぞれが良品または不良品であることを、前記被膜の状態に差異を生じさせることによって表示する良否表示工程と、
複数の前記配線基板のそれぞれが良品または不良品であることを、前記良否表示用パッド上の前記被膜の状態の差異により検出する良否検出工程とを有することを特徴とする多数個取り配線基板の製造方法。 A method of manufacturing a multi-cavity wiring board in which a plurality of wiring boards and the same number of pass / fail display pads as the wiring board formed in a part of an area different from the area where the wiring board is formed are formed. There,
A film forming step of forming a film on the upper surface of the plurality of pass / fail display pads;
An inspection step of determining that each of the plurality of wiring boards is a non-defective product or a defective product;
A pass / fail display step for displaying that each of the plurality of wiring boards is a non-defective product or a defective product by causing a difference in the state of the film,
And a pass / fail detection step for detecting whether each of the plurality of wiring boards is a non-defective product or a defective product based on a difference in the state of the film on the pass / fail display pad. Production method.
前記良否表示工程で、前記被膜の状態の差異を、前記被膜の少なくとも一部を除去することにより生じさせることを特徴とする多数個取り配線基板の製造方法。 In the manufacturing method of the multi-cavity wiring board according to claim 3,
A method of manufacturing a multi-piece wiring board, wherein, in the pass / fail display step, the difference in the state of the film is generated by removing at least a part of the film.
前記被膜の状態の差異を、レーザ光を照射することにより前記被膜の少なくとも一部を除去することによって生じさせることを特徴とする多数個取り配線基板の製造方法。 In the manufacturing method of the multi-cavity wiring board according to claim 3 or 4,
A method for producing a multi-cavity wiring board, wherein the difference in the state of the film is caused by removing at least a part of the film by irradiating a laser beam.
前記良否検出工程で、前記良否表示用パッド上の前記被膜の状態の差異を、光学的方法を用いて検出することを特徴とする多数個取り配線基板の製造方法。 In the manufacturing method of the multi-cavity wiring board according to claim 3,
A method for manufacturing a multi-piece wiring board, wherein, in the pass / fail detection step, a difference in the state of the film on the pass / fail display pad is detected using an optical method.
複数の前記良否表示用パッドの上面に被膜を形成する工程と、
複数の前記配線基板のそれぞれが良品または不良品であることを判定する検査工程と、
複数の前記配線基板のそれぞれが良品または不良品であることを、前記良否表示用パッドの少なくとも一部が露出するように前記被膜を除去することによって表示する良否表示工程と、
複数の前記配線基板のそれぞれが良品または不良品であることを、前記良否表示用パッド上のそれぞれと、前記共通パッドとの間の電気的特性を検出することにより識別する良否検出工程とを有することを特徴とする多数個取り配線基板の製造方法。
A plurality of wiring board, a pass / fail display pad having the same number of conductivity as the wiring board formed in a part of a region different from the area where the wiring board is formed, and the plurality of pass / fail display pads. A method of manufacturing a multi-cavity wiring board having a common pad electrically connected to each of them,
Forming a film on the upper surfaces of the plurality of pass / fail display pads;
An inspection step of determining that each of the plurality of wiring boards is a non-defective product or a defective product;
A pass / fail display step for displaying that each of the plurality of wiring boards is a non-defective product or a defective product by removing the film so that at least a part of the pass / fail display pad is exposed, and
A pass / fail detection step for identifying that each of the plurality of wiring boards is a non-defective product or a defective product by detecting an electrical characteristic between each of the pass / fail display pads and the common pad. A method of manufacturing a multi-cavity wiring board characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006133581A JP2007305837A (en) | 2006-05-12 | 2006-05-12 | Multi-piece wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006133581A JP2007305837A (en) | 2006-05-12 | 2006-05-12 | Multi-piece wiring board and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007305837A true JP2007305837A (en) | 2007-11-22 |
Family
ID=38839504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006133581A Withdrawn JP2007305837A (en) | 2006-05-12 | 2006-05-12 | Multi-piece wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007305837A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2068264A2 (en) | 2007-11-27 | 2009-06-10 | FeliCa Networks, Inc. | Service providing system, service providing server and information terminal device |
-
2006
- 2006-05-12 JP JP2006133581A patent/JP2007305837A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2068264A2 (en) | 2007-11-27 | 2009-06-10 | FeliCa Networks, Inc. | Service providing system, service providing server and information terminal device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100284558B1 (en) | Probing method and probe device | |
JP4368704B2 (en) | Electrical inspection method, electrical inspection apparatus, and computer-readable recording medium for printed wiring board for mounting electronic components | |
TW200417742A (en) | Circuit pattern inspection device and circuit pattern inspection method | |
JP2006066561A (en) | Semiconductor device, its inspection method, inspection device and semiconductor manufacturing method | |
KR20150084623A (en) | Test apparatus, test system and method of defects in blind vias of printed circuit board | |
JP5045591B2 (en) | Method for creating area setting data for inspection area and board appearance inspection apparatus | |
JP4403777B2 (en) | Wiring pattern inspection apparatus and method | |
JP2007010671A (en) | Method and system for electrically inspecting test subject, and manufacturing method of contactor used in inspection | |
KR100609107B1 (en) | Installation for detecting pattern error of p.c.b. and method thereof | |
KR101039049B1 (en) | Chip scale package for detecting open/short of elcectrode pettern using noncontact inspection method and the inspection apparatus thereof | |
JP2007305837A (en) | Multi-piece wiring board and manufacturing method thereof | |
JP2002318263A (en) | Method of inspecting trace of probing needle | |
KR20090021023A (en) | Inclination surface test method and inclination surface test apparatus for test workpiece of electron parts using the same | |
JP2001337050A (en) | Method and apparatus for inspecting printed board | |
KR101733076B1 (en) | Optical inspection system | |
KR20190130603A (en) | Electrical connection device | |
JPH09203765A (en) | Substrate inspecting device which includes visual inspection | |
JP4423130B2 (en) | Printed circuit board visual inspection method, printed circuit board visual inspection program, and printed circuit board visual inspection apparatus | |
JP4903469B2 (en) | Defect detection method | |
KR20110124638A (en) | Printed circuit board prosecuting attorney method | |
JP5011991B2 (en) | Lead frame inspection method and apparatus | |
JP2925882B2 (en) | Circuit pattern inspection equipment | |
JP2009105400A (en) | Manufacturing method for flexible printed circuit board, and inspection method therefor | |
JP5096940B2 (en) | Inspection method and apparatus for printed wiring board | |
CN115597487B (en) | Measurement method for measuring offset between printed circuit board layers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090804 |