JP2007299817A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2007299817A
JP2007299817A JP2006124599A JP2006124599A JP2007299817A JP 2007299817 A JP2007299817 A JP 2007299817A JP 2006124599 A JP2006124599 A JP 2006124599A JP 2006124599 A JP2006124599 A JP 2006124599A JP 2007299817 A JP2007299817 A JP 2007299817A
Authority
JP
Japan
Prior art keywords
base
semiconductor device
groove
chip
radiator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006124599A
Other languages
Japanese (ja)
Other versions
JP5092274B2 (en
Inventor
Masanori Ito
正紀 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2006124599A priority Critical patent/JP5092274B2/en
Publication of JP2007299817A publication Critical patent/JP2007299817A/en
Application granted granted Critical
Publication of JP5092274B2 publication Critical patent/JP5092274B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which is superior in heat dissipation enough to solve a problem that insufficient heat dissipation of a semiconductor chip causes an increase in channel temperature and degradation of electric characteristic and results in malfunction. <P>SOLUTION: The semiconductor device is provided with a ceramic package 20 which is provided with a ceramic box 22 having a chip mounting pad 23a, and a semiconductor chip 28 mounted to the chip mounting pad; a plate base 30 provided with a groove 34 on its one surface (rear face) 30b; a heat dissipation body 50 having a mounting surface 50a to which the base is mounted; and a silicon grease film 40 wherein the groove is embedded between the mounting surface of the heat dissipation body and one surface of the base. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、半導体装置に関し、特に小型でかつ動作時に発熱量が大きな半導体チップを含む半導体装置に関する。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device including a semiconductor chip that is small and generates a large amount of heat during operation.

近年の半導体装置のプロセス技術の進展により、プロセスルールの微細化、半導体装置の小型化が顕著である。また、半導体装置のさらなる高集積化、高出力化に対する要求はますます厳しくなるばかりである。   With the recent progress of semiconductor device process technology, miniaturization of process rules and miniaturization of semiconductor devices are remarkable. In addition, demands for further higher integration and higher output of semiconductor devices are becoming stricter.

高出力の半導体チップを含む半導体装置においては、かかる半導体チップの発熱及びその発熱に起因する接着面の剥がれ、クラック等の不具合発生をいかに防止するかが課題となる。   In a semiconductor device including a high-power semiconductor chip, the problem is how to prevent the heat generation of the semiconductor chip and the occurrence of defects such as peeling and cracking of the adhesive surface due to the heat generation.

このような課題を解決することを目的として、半導体チップが緩衝材を介して金属製放熱板と接着されてなる構造を有する半導体パッケージにおいて、緩衝材が厚さ方向の熱伝導率が１００〔Ｗ／（ｍ・ｋ）〕以上であり且つ広さ方向の熱膨張系数が１５〔１０-6／Ｋ〕以下であり、しかも広さ方向の剛性が２０〔ＧＰａ〕以下である炭素材料の平板からなることを特徴とする半導体パッケージが知られている（例えば、特許文献１参照。）。 In order to solve such problems, in a semiconductor package having a structure in which a semiconductor chip is bonded to a metal heat sink via a buffer material, the buffer material has a thermal conductivity of 100 W in the thickness direction. / (M · k)] or more, and the thermal expansion coefficient in the width direction is 15 [10 −6 / K] or less, and the rigidity in the width direction is 20 [GPa] or less. There is known a semiconductor package characterized in that (see, for example, Patent Document 1).

また、多層構造の半導体装置用パッケージの熱履歴による反りの発生を抑制しつつ、中間層による熱抵抗の増大を防ぐことを目的とする、発熱体を含む半導体装置を搭載するための半導体装置用パッケージであって、第１の材料からなり半導体装置を搭載する主面を有する第１の層と、第１の材料からなる第２の層と、第１の材料よりも熱膨張係数の小さい第２の材料からなり、第１の層と第２の層との間に挟まれた第３の層とを有する３層構造の半導体装置用パッケージにおいて、第３の層にスルーホールを形成し、スルーホールを第１の材料で埋め込んだことを特徴とする半導体装置用パッケージが知られている（例えば、特許文献２参照。）。   Further, for a semiconductor device for mounting a semiconductor device including a heating element, which is intended to prevent an increase in thermal resistance due to an intermediate layer while suppressing the occurrence of warpage due to the thermal history of a package for a semiconductor device having a multilayer structure. A package comprising a first layer made of a first material and having a main surface for mounting a semiconductor device, a second layer made of the first material, and a first layer having a smaller thermal expansion coefficient than the first material. In a package for a semiconductor device having a three-layer structure made of two materials and having a third layer sandwiched between a first layer and a second layer, a through hole is formed in the third layer, A package for a semiconductor device is known in which a through hole is filled with a first material (see, for example, Patent Document 2).

さらに、熱抵抗を抑制しつつパッケージにおけるクラック発生を防止するために、金属から成るダイパッド上にＩＣチップを接着し、ＩＣチップ電極とリードフレームとをボンディング接合後、樹脂封止するものにおいて、ダイパッド上に接着されたＩＣチップとポリイミドテープ上に形成されたリードフレームとをボンディングし、ダイパッド上側のみ樹脂封止することを特徴とする半導体パッケージの製造方法が知られている（例えば、特許文献３参照。）。   Furthermore, in order to prevent cracks in the package while suppressing thermal resistance, an IC chip is bonded onto a metal die pad, and the IC chip electrode and the lead frame are bonded and then sealed with a resin. A semiconductor package manufacturing method is known in which an IC chip bonded on top and a lead frame formed on a polyimide tape are bonded and resin sealing is performed only on the upper side of the die pad (for example, Patent Document 3). reference.).

以下に、図面を参照して、従来の半導体装置の構成例についてさらに説明する。   Hereinafter, a configuration example of a conventional semiconductor device will be further described with reference to the drawings.

図６（Ａ）は従来の半導体装置を上面側から見た平面図であり、図６（Ｂ）は図６（Ａ）のＩ−Ｉ’で示した一点鎖線に沿って、半導体装置を切断した切断面を示す模式的な図である。なお、図６（Ａ）において、パッケージ内部の構成を説明するために実際には存在する蓋部１２６の図示は省略してある。   6A is a plan view of a conventional semiconductor device as viewed from the upper surface side, and FIG. 6B is a cross-sectional view taken along the alternate long and short dash line indicated by II ′ in FIG. 6A. It is a schematic diagram which shows the cut surface which carried out. In FIG. 6A, the lid 126 that is actually present is not shown in order to explain the internal configuration of the package.

図６（Ａ）及び（Ｂ）に示すように、半導体装置１００は、セラミックパッケージ１２０を含んでいる。セラミックパッケージ１２０は、セラミック筐体１２２を有している。セラミック筐体１２２は、バスタブ状の凹部を有する形状とされている。この凹部の底面は半導体チップ搭載面１２３とされていて、その一部分がチップ搭載パッド１２３ａとされている。   As shown in FIGS. 6A and 6B, the semiconductor device 100 includes a ceramic package 120. The ceramic package 120 has a ceramic housing 122. The ceramic housing 122 has a shape having a bathtub-shaped recess. The bottom surface of the recess is a semiconductor chip mounting surface 123, and a part thereof is a chip mounting pad 123a.

半導体チップ格納部１２１は、この凹部及びセラミック筐体１２２の上端部に隙間なく接着される板状体である蓋部１２６により半導体チップ１２８を格納する空間として画成されている。   The semiconductor chip storage portion 121 is defined as a space for storing the semiconductor chip 128 by the lid portion 126 that is a plate-like body that is bonded to the recess and the upper end portion of the ceramic housing 122 without any gap.

チップ搭載パッド１２３ａには半導体チップ１２８が搭載されている。この半導体チップ１２８は、高出力の半導体チップであって、動作時に発熱し易い例えばいわゆる窒化ガリウム（ＧａＮ）系半導体チップや、炭化シリコン（ＳｉＣ）系半導体チップが想定されている。   A semiconductor chip 128 is mounted on the chip mounting pad 123a. The semiconductor chip 128 is a high-power semiconductor chip, and for example, a so-called gallium nitride (GaN) semiconductor chip or a silicon carbide (SiC) semiconductor chip that is likely to generate heat during operation is assumed.

セラミックパッケージ１２０は、外部端子であるリード１２４を有している。このリード１２４は半導体チップ１２８と電気的に接続されている。   The ceramic package 120 has leads 124 that are external terminals. The lead 124 is electrically connected to the semiconductor chip 128.

セラミックパッケージ１２０は、ベース１３０の平坦面である表面１３０ａ上に搭載されている。   The ceramic package 120 is mounted on a surface 130 a that is a flat surface of the base 130.

ベース１３０は銅タングステン合金（Ｃｕ−Ｗ）、銅モリブデン（Ｃｕ−Ｍｏ）、銅（Ｃｕ）、特に無酸素銅等を素材とする薄板状金属部材である。ベース１３０はこの例では長軸及び短軸を有する全体として長方形の輪郭を有しており、長軸方向の両端部には後述する固定部材１６０を嵌め込んで固定するための抉れ部１３２が設けられている。なお、このベース１３０の裏面１３０ｂは平坦面とされている。   The base 130 is a thin plate metal member made of copper tungsten alloy (Cu—W), copper molybdenum (Cu—Mo), copper (Cu), particularly oxygen-free copper. In this example, the base 130 has a rectangular outline as a whole having a major axis and a minor axis, and a bend portion 132 for fitting and fixing a fixing member 160 (described later) to both ends in the major axis direction. Is provided. The back surface 130b of the base 130 is a flat surface.

ベース１３０の表面１３０ａ上に搭載されているセラミックパッケージ１２０は、放熱体１５０の搭載面１５０ａ上に搭載されている。この放熱体１５０は、従来公知のいわゆる放熱フィン等の構成を有するヒートシンクである。   The ceramic package 120 mounted on the surface 130 a of the base 130 is mounted on the mounting surface 150 a of the radiator 150. The heat radiating body 150 is a heat sink having a structure such as a conventionally known so-called heat radiating fin.

放熱体１５０の搭載面１５０ａとベース１３０の裏面１３０ｂとの間には、シリコン（シリコーン）グリス膜１４０が存在している。シリコングリス膜１４０は、放熱体１５０の搭載面１５０ａとベース１３０の裏面１３０ｂとの間に不可避的に生じる隙間を埋め込んでいる。シリコングリス膜１４０の膜厚はｄ１とされている。   A silicon (silicone) grease film 140 exists between the mounting surface 150 a of the radiator 150 and the back surface 130 b of the base 130. The silicon grease film 140 embeds a gap that inevitably occurs between the mounting surface 150 a of the radiator 150 and the back surface 130 b of the base 130. The film thickness of the silicon grease film 140 is d1.

このシリコングリス膜１４０は、セラミックパッケージ１２０、すなわち半導体チップ１２８が発生する熱を放熱体１５０に、より効率的に伝導する機能を奏する。   The silicon grease film 140 has a function of more efficiently conducting heat generated by the ceramic package 120, that is, the semiconductor chip 128, to the radiator 150.

セラミックパッケージ１２０が搭載されているベース１３０と放熱体１５０とは、固定部材１６０により、互いに固定されている。この例では固定部材１６０はねじとしてある。ねじ１６０は、その頭部で抉れ部１３２の端縁を圧してベース１３０と放熱体１５０とを固定している。
特開平１０−１０７１９０号公報 特開平０９−０４５８２８号公報 特開平０６−０２１１２５号公報 The base 130 on which the ceramic package 120 is mounted and the radiator 150 are fixed to each other by a fixing member 160. In this example, the fixing member 160 is a screw. The screw 160 fixes the base 130 and the heat radiating body 150 by pressing the edge of the bent portion 132 at its head.
JP 10-107190 A JP 09-045828 A Japanese Patent Laid-Open No. 06-021125

このような構成を有する従来の半導体装置においては、特にベースのさらなる薄層化が進み、かつベースの材料に熱伝導性に優れる無酸素銅といった比較的柔らかい材料が選択される傾向がある。   In the conventional semiconductor device having such a configuration, there is a tendency that a relatively soft material such as oxygen-free copper having excellent thermal conductivity is selected as the base material, in particular, with further thinning of the base.

結果として、ベースと放熱体との間隙を埋め込むシリコングリス膜の膜厚を薄く、かつ均一にすることが困難となってきている。   As a result, it has become difficult to make the film thickness of the silicon grease film that fills the gap between the base and the heat radiator thin and uniform.

シリコングリス膜の膜厚が厚くなるほど、半導体チップの発する熱を、放熱体に効率的に伝達することがより困難になる。従って、半導体チップの放熱が十分でなくなるために、チャネル温度が上昇して電気的特性が悪化し、ひいては誤作動といった不具合を発生するおそれがある。   As the thickness of the silicon grease film increases, it becomes more difficult to efficiently transfer the heat generated by the semiconductor chip to the heat radiating body. Therefore, the heat dissipation of the semiconductor chip is not sufficient, so that the channel temperature rises, the electrical characteristics are deteriorated, and there is a possibility that a malfunction such as malfunction occurs.

この発明は、上記課題に鑑みてなされたものである。上記課題を解決するにあたり、この発明の半導体装置は、下記のような構成を有している。   The present invention has been made in view of the above problems. In order to solve the above problems, the semiconductor device of the present invention has the following configuration.

すなわち、半導体装置は、チップ搭載パッドを有するセラミック筐体、このセラミック筐体の上端部に接着されている蓋部、チップ搭載パッドに搭載されている半導体チップ、及びこの半導体チップと電気的に接続されているリードを有するセラミックパッケージと、一表面に溝部を有する板状体のベースと、このベースが搭載される搭載面を有している放熱体と、この放熱体の搭載面とベースの一表面との間に、溝部を埋め込んで設けられているシリコングリス膜とを具えている。   That is, a semiconductor device includes a ceramic housing having a chip mounting pad, a lid bonded to the upper end portion of the ceramic housing, a semiconductor chip mounted on the chip mounting pad, and an electrical connection with the semiconductor chip. A ceramic package having a lead, a plate-like base having a groove on one surface, a radiator having a mounting surface on which the base is mounted, a mounting surface of the radiator and one of the bases A silicon grease film provided with a groove embedded therein is provided between the surface and the surface.

このとき、ベースはセラミックパッケージが搭載されている平坦面である表面、及び溝部が設けられている裏面を有し、かつ長軸及び短軸を有する全体として長方形の輪郭を有しており、溝部は短軸方向に沿って複数本が互いに平行に設けられていて、チップ搭載パッドの直下にあたる領域には非設置とされる溝部とするのがよい。   At this time, the base has a flat surface on which the ceramic package is mounted and a back surface on which a groove is provided, and has a rectangular outline as a whole having a major axis and a minor axis. It is preferable that a plurality of grooves are provided in parallel with each other along the minor axis direction, and a groove portion that is not provided in a region immediately below the chip mounting pad is used.

この溝部の幅は、２００μｍから１０００μｍの範囲内とし、深さは、２００μｍから５００μｍの範囲内とするのがよい。   The width of the groove is preferably in the range of 200 μm to 1000 μm, and the depth is preferably in the range of 200 μm to 500 μm.

溝部は、ベースの短軸長の中央点が最も浅い深さであり、ベースの短軸の両端に向かって深さが徐々に深くなっていき、ベースの短軸の両端で最も深い深さとなる傾斜を有するのがよい。   The groove has the shallowest depth at the center point of the short axis of the base, the depth gradually increases toward both ends of the short axis of the base, and becomes the deepest at both ends of the short axis of the base. It should have an inclination.

この溝部の傾斜は、分数勾配で最大でも１／２０程度とするのがよい。   The inclination of the groove is preferably about 1/20 at maximum as a fractional gradient.

放熱体は、矩形状の搭載面を有しており、搭載面の一端縁から対向辺の端縁にまで至って両端縁に開口していて、チップ搭載パッドの直下にあたる領域には非設置とされる溝部をさらに具えるのがよい。   The radiator has a rectangular mounting surface, opens from one end edge of the mounting surface to the edge of the opposite side, and opens at both end edges, and is not installed in a region directly below the chip mounting pad. It is preferable to further include a groove portion.

このとき、この放熱体の溝部の幅は、２００μｍから１０００μｍの範囲内とし、深さは、２００μｍから５００μｍの範囲内とするのがよい。   At this time, the width of the groove portion of the radiator is preferably in the range of 200 μm to 1000 μm, and the depth is preferably in the range of 200 μm to 500 μm.

この発明の半導体装置の構成によれば、余剰のシリコングリスをベースと放熱体との間隙からより容易に排出できるため、シリコングリス膜の膜厚、特に搭載されている半導体チップの直下の膜厚をより薄くすることができる。具体的には従来の１／１０程度の膜厚とすることができる。従って、ベースから放熱体への熱の伝導をより効率的に行うことができる。   According to the configuration of the semiconductor device of the present invention, surplus silicon grease can be more easily discharged from the gap between the base and the heat radiating body, so the film thickness of the silicon grease film, particularly the film thickness immediately below the mounted semiconductor chip. Can be made thinner. Specifically, the film thickness can be about 1/10 of the conventional film thickness. Therefore, heat can be more efficiently conducted from the base to the radiator.

また、傾斜を有する溝部を有する構成とすれば、より効率的にシリコングリスの排出を行うことができる。   Moreover, if it is set as the structure which has the groove part which has an inclination, discharge | emission of silicon grease can be performed more efficiently.

すなわち、このような構成とすれば、シリコングリス膜の薄膜化により、半導体チップの放熱をより効率的かつ効果的に行うことができるため、半導体装置のチャネル温度の上昇による電気的特性の悪化、及びこれに起因する誤作動といった不具合の発生を防止することができる。   In other words, with such a configuration, the semiconductor grease can be radiated more efficiently and effectively by thinning the silicon grease film, so that the electrical characteristics deteriorate due to the increase in the channel temperature of the semiconductor device, Further, it is possible to prevent the occurrence of malfunctions such as malfunctions resulting from this.

以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の１つに過ぎず、従って、この発明は何らこれらに限定されない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, only the shapes, sizes, and arrangement relationships of the respective constituent components are schematically shown to such an extent that the present invention can be understood, and the present invention is not particularly limited thereby. In the following description, specific materials, conditions, numerical conditions, and the like may be used. However, these are merely preferred examples, and the present invention is not limited to these.

なお、この発明の半導体装置の製造方法における各製造工程は、原則として、従来公知の材料及び製造装置を用いて実施することができる。従って、各製造工程における材料、条件等の詳細な説明は省略する場合もある。   In addition, each manufacturing process in the manufacturing method of the semiconductor device of this invention can be implemented using a conventionally well-known material and manufacturing apparatus in principle. Therefore, detailed descriptions of materials, conditions, etc. in each manufacturing process may be omitted.

〔第１の実施の形態〕
図１及び図２を参照して、この発明の半導体装置の構成例につき説明する。 [First Embodiment]
A configuration example of the semiconductor device of the present invention will be described with reference to FIGS.

図１（Ａ）はこの例の半導体装置を上面側から見た平面図であり、図１（Ｂ）は図１（Ａ）のＩ−Ｉ’で示した一点鎖線に沿って、半導体装置を切断した切断面を示す模式的な図である。なお、図１（Ａ）において、パッケージ内部の構成を説明するために実際には存在する蓋部２６の図示は省略してある。   FIG. 1A is a plan view of the semiconductor device of this example as viewed from the upper surface side, and FIG. 1B shows the semiconductor device along the alternate long and short dash line indicated by II ′ in FIG. It is a schematic diagram which shows the cut surface which cut | disconnected. In FIG. 1A, the lid 26 that is actually present is not shown in order to explain the internal configuration of the package.

図２（Ａ）はベースの構成を説明するための側面図であり、図２（Ｂ）はベースを裏面側から見た平面図であり、図２（Ｃ）は図２（Ｂ）のＩＩ−ＩＩ’で示した一点鎖線に沿って、ベースを切断した切断面を示す模式的な図である。   2A is a side view for explaining the structure of the base, FIG. 2B is a plan view of the base viewed from the back side, and FIG. 2C is II in FIG. 2B. It is a schematic diagram which shows the cut surface which cut | disconnected the base along the dashed-dotted line shown by -II '.

図１（Ａ）及び（Ｂ）に示すように、半導体装置１０は、セラミックパッケージ２０を含んでいる。セラミックパッケージ２０は、セラミック筐体２２を有している。セラミック筐体２２は、バスタブ状の凹部を有する形状とされている。この凹部の底面は半導体チップ搭載面２３とされていて、その一部分がチップ搭載パッド２３ａとされている。   As shown in FIGS. 1A and 1B, the semiconductor device 10 includes a ceramic package 20. The ceramic package 20 has a ceramic housing 22. The ceramic housing 22 is shaped to have a bathtub-shaped recess. The bottom surface of the recess is a semiconductor chip mounting surface 23, and a part thereof is a chip mounting pad 23a.

半導体チップ格納部２１は、この凹部及びセラミック筐体２２の上端部に隙間なく接着されている蓋部２６により半導体チップ２８を格納する空間として画成されている。蓋部２６は、凹部を封止することができる板状体である。   The semiconductor chip storage portion 21 is defined as a space for storing a semiconductor chip 28 by a lid portion 26 bonded to the recess and the upper end portion of the ceramic housing 22 without a gap. The lid portion 26 is a plate-like body that can seal the recess.

このチップ搭載パッド２３ａには半導体チップ２８が搭載されている。この半導体チップ２８は、高出力の半導体チップであって、動作時に発熱し易い例えばいわゆる窒化ガリウム（ＧａＮ）系半導体チップや、炭化シリコン（ＳｉＣ）系半導体チップが想定されている。すなわち、この半導体チップ２８としては、その表面積が１０ｍｍ2から１５ｍｍ2の範囲程度で最大でも２ｃｍ2程度である小型のチップが想定されている。 A semiconductor chip 28 is mounted on the chip mounting pad 23a. The semiconductor chip 28 is a high-power semiconductor chip, and for example, a so-called gallium nitride (GaN) semiconductor chip or a silicon carbide (SiC) semiconductor chip that is likely to generate heat during operation is assumed. That is, the semiconductor chip 28 is assumed to be a small chip having a surface area of about 10 mm 2 to 15 mm 2 and a maximum of about 2 cm 2 .

セラミックパッケージ２０は、外部端子であるリード２４を有している。このリード２４は半導体チップ２８と電気的に接続されている。   The ceramic package 20 has leads 24 that are external terminals. The lead 24 is electrically connected to the semiconductor chip 28.

セラミックパッケージ２０は、ベース３０上、すなわち平坦面である表面３０ａ上に搭載されている。   The ceramic package 20 is mounted on the base 30, that is, the surface 30a which is a flat surface.

ここで、図２（Ａ）、（Ｂ）及び（Ｃ）を参照して、この発明のベース３０の構成例につき説明する。   Here, with reference to FIG. 2 (A), (B) and (C), it demonstrates per structural example of the base 30 of this invention.

ベース３０は銅タングステン合金（Ｃｕ−Ｗ）、銅モリブデン（Ｃｕ−Ｍｏ）、銅（Ｃｕ）、特に無酸素銅等を素材とする薄板状金属部材である。   The base 30 is a thin plate metal member made of copper tungsten alloy (Cu—W), copper molybdenum (Cu—Mo), copper (Cu), particularly oxygen-free copper.

図２（Ｂ）に示すように、ベース３０はこの例では長軸及び短軸を有する全体として長方形の輪郭を有しており、長軸方向の両端部には後述する固定部材６０を嵌め込んで固定するための抉れ部３２が設けられている。なお、ベース３０の平面形状はこの例に限られず、任意好適な形状、例えば正方形とすることもできる。   As shown in FIG. 2B, the base 30 has a rectangular outline as a whole having a major axis and a minor axis in this example, and fixing members 60 described later are fitted into both ends in the major axis direction. A bendable portion 32 is provided for fixing. Note that the planar shape of the base 30 is not limited to this example, and may be any suitable shape, for example, a square.

図２（Ｂ）に示す構成例では、これら抉れ部３２を、ベース３０の長軸方向の中心軸Ｏ（オー）にその中心を合わせたＵ字状の切り込みとして形成してある。   In the configuration example shown in FIG. 2B, these bent portions 32 are formed as U-shaped notches whose center is aligned with the central axis O (O) in the major axis direction of the base 30.

この発明の半導体装置が具えるベース３０は、裏面３０ｂ（一表面）側に溝部３４を有していることを特徴としている。溝部３４は、ベース３０の短軸方向に沿って複数本が互いに平行に設けられている。また、溝部３４は、好ましくはベース３０の短軸方向の一方の端縁から他方の端縁にまで至って、両端縁に開口する形状とするのがよい。図２（Ｃ）に示す構成例では、この溝部３４の延在方向に直交する横断面の形状は矩形としてある。   The base 30 provided in the semiconductor device of the present invention is characterized by having a groove portion 34 on the back surface 30b (one surface) side. A plurality of the groove portions 34 are provided in parallel with each other along the minor axis direction of the base 30. The groove 34 preferably has a shape that extends from one end edge in the short axis direction of the base 30 to the other end edge and opens to both end edges. In the configuration example shown in FIG. 2C, the shape of the cross section perpendicular to the extending direction of the groove 34 is rectangular.

溝部３４の延在形状は、この発明の目的を損なわない範囲で、例えば自動車用タイヤのいわゆるドレッドパターン（排水溝）のような曲線を組み合わせた任意の形状とすることができるが、加工のし易さといった観点から好ましくは直線状とするのがよい。   The extending shape of the groove 34 can be any shape that combines curves such as a so-called dread pattern (drainage groove) of an automobile tire, as long as the object of the present invention is not impaired. From the viewpoint of easiness, it is preferable to use a straight line.

溝部３４の本数及びこれらの間隔は、この発明の目的を損なわない範囲で任意好適なものとすることができる。溝部３４は、好ましくは２本以上設けるのがよい。また、複数の溝部３４同士の間隔は、例えば溝部３４の溝幅が２００μｍであるとすると、好ましくは例えば４００〜２０００μｍ程度、すなわち溝幅の２〜１０倍程度の範囲とするのがよい。   The number of the groove portions 34 and the distance between them can be arbitrarily set as long as the object of the present invention is not impaired. Two or more grooves 34 are preferably provided. The interval between the plurality of groove portions 34 is preferably, for example, about 400 to 2000 μm, that is, about 2 to 10 times the groove width, assuming that the groove width of the groove portions 34 is 200 μm.

溝部３４は、放熱効率を考慮して、好ましくはチップ搭載パッド２３ａの直下にあたるベース３０のチップ直下面３０ｂａには非形成（非設置）とするのがよい。   In consideration of heat dissipation efficiency, the groove 34 is preferably not formed (not installed) on the chip direct lower surface 30ba of the base 30 just below the chip mounting pad 23a.

溝部３４の幅ｗ１及び深さｄ３は、任意好適なものとできるが、好ましくは、幅は２００μｍから１０００μｍの範囲内とし、深さは２００μｍから５００μｍの範囲内とするのがよい。   The width w1 and the depth d3 of the groove 34 can be arbitrarily suitable. Preferably, the width is in the range of 200 μm to 1000 μm, and the depth is in the range of 200 μm to 500 μm.

この溝部３４は、従来公知の任意好適な加工手法、すなわちベース３０の材料に応じたエッチング、切削等により形成することができる。   The groove 34 can be formed by any conventionally known suitable processing method, that is, etching, cutting, or the like according to the material of the base 30.

図１に示すように、ベース３０の表面３０ａ上に搭載されているセラミックパッケージ２０は、放熱体５０の搭載面５０ａ上に搭載されている。この放熱体５０は、従来公知のいわゆる放熱フィン等の構成を有するヒートシンクである。   As shown in FIG. 1, the ceramic package 20 mounted on the surface 30 a of the base 30 is mounted on the mounting surface 50 a of the radiator 50. The heat radiating body 50 is a heat sink having a configuration such as a conventionally known so-called heat radiating fin.

放熱体５０の搭載面５０ａとベース３０の裏面３０ｂとの間には、シリコン（シリコーン）グリス膜４０が存在している。このシリコングリス膜４０は、セラミックパッケージ２０、すなわち半導体チップ２８が発生する熱を放熱体５０に、より効率的に伝導する機能を果たす。   A silicon (silicone) grease film 40 is present between the mounting surface 50 a of the radiator 50 and the back surface 30 b of the base 30. The silicon grease film 40 functions to more efficiently conduct heat generated by the ceramic package 20, that is, the semiconductor chip 28, to the heat radiating body 50.

シリコングリス膜４０は、放熱体５０の搭載面５０ａとベース３０の裏面３０ｂとの間隙を埋め込んでいる。この場合には、シリコングリス膜４０の膜厚、すなわちチップ直下面３０ｂａ部分の膜厚はｄ２となる。   The silicon grease film 40 embeds a gap between the mounting surface 50 a of the radiator 50 and the back surface 30 b of the base 30. In this case, the film thickness of the silicon grease film 40, that is, the film thickness of the portion immediately below the chip 30ba is d2.

既に説明した従来の構成と比較すると、ベース３０又は放熱体５０に塗布されるシリコングリスの量が同量であるとすれば、溝部３４を埋め込むか又は溝部３４を通って、ベース３０の輪郭外に排出されるシリコングリス量の分だけ膜厚ｄ２、特にチップ直下面３０ｂａ部分の膜厚は従来の膜厚ｄ１（図６参照）に比べて１／１０程度まで薄くすることができる。従って、シリコングリス膜４０によるベース３０から放熱体５０への熱伝導をより効率的に行うことができる。   As compared with the conventional configuration described above, if the amount of silicon grease applied to the base 30 or the heat radiating body 50 is the same, the groove 34 is embedded or passed through the groove 34 and out of the outline of the base 30. The film thickness d2, especially the film thickness of the portion directly below the chip 30ba, can be reduced to about 1/10 of the conventional film thickness d1 (see FIG. 6) by the amount of silicon grease discharged. Therefore, heat conduction from the base 30 to the heat radiating body 50 by the silicon grease film 40 can be performed more efficiently.

セラミックパッケージ２０が搭載されているベース３０と放熱体５０とは、固定部材６０により、互いに固定されている。この例では固定部材６０はねじとしてある。ねじ６０は、その頭部で抉れ部３２の端縁を圧してベース３０と放熱体５０とを固定している。このねじの締めトルクは、強ければ強いほどシリコングリス膜厚を薄くすることができる。従って、選択されたねじが許容する最大限の締めトルクにより締め込むのがよい。   The base 30 on which the ceramic package 20 is mounted and the radiator 50 are fixed to each other by a fixing member 60. In this example, the fixing member 60 is a screw. The screw 60 fixes the base 30 and the heat radiating body 50 by pressing the edge of the bent portion 32 at its head. The stronger the tightening torque of the screw, the thinner the silicon grease film thickness. Therefore, it is preferable to tighten with the maximum tightening torque allowed by the selected screw.

この発明の半導体装置１０が具えるベース３０は裏面３０ｂ側に溝部３４を具えているため、固定部材６０を用いるベース３０と放熱体５０との固定時には、これらのいずれかに予め塗布されていたシリコングリスのうち、一部が溝部３４内に誘導されてこれを埋め込み、また、ベース３０の輪郭外に余剰のシリコングリスを押し出す。従って、より小さな押圧力で、固定部材６０により発生するベース３０のシリコングリス膜４０の膜厚、特にチップ直下面３０ｂａの膜厚をより均一にかつより薄くすることができる。   Since the base 30 provided in the semiconductor device 10 of the present invention has the groove portion 34 on the back surface 30b side, when the base 30 using the fixing member 60 and the heat radiating body 50 are fixed, the base 30 is previously applied to either of them. A part of the silicon grease is guided into the groove portion 34 to be embedded therein, and excessive silicon grease is pushed out of the outline of the base 30. Therefore, with a smaller pressing force, the film thickness of the silicon grease film 40 of the base 30 generated by the fixing member 60, particularly the film thickness of the chip lower surface 30ba can be made more uniform and thinner.

〔第２の実施の形態〕
図３を参照して、この発明の半導体装置の別の構成例につき説明する。なお、この例の半導体装置は、セラミックパッケージ２０及び放熱体５０の構成自体並びに構成要素の配置関係については、既に説明した第１の実施の形態と何ら変わるところがなく、ベース３０の溝部３４の構成に特徴を有している。従って、ここではベース３０以外の構成の詳細な説明は省略して、ベース３０の構成についてのみ説明する。 [Second Embodiment]
With reference to FIG. 3, another configuration example of the semiconductor device of the present invention will be described. In the semiconductor device of this example, the configuration itself of the ceramic package 20 and the heat radiating body 50 and the arrangement relationship of the components are not different from those of the first embodiment already described, and the configuration of the groove 34 of the base 30 is not different. It has the characteristics. Therefore, detailed description of the configuration other than the base 30 is omitted here, and only the configuration of the base 30 will be described.

図３（Ａ）はベースの構成を説明するための側面図であり、図３（Ｂ）はベースを裏面側から見た平面図であり、図３（Ｃ）は図３（Ｂ）のＩＩ−ＩＩ’で示した一点鎖線に沿って、ベースを切断した切断面を示す模式的な図である。   3A is a side view for explaining the structure of the base, FIG. 3B is a plan view of the base viewed from the back side, and FIG. 3C is II in FIG. 3B. It is a schematic diagram which shows the cut surface which cut | disconnected the base along the dashed-dotted line shown by -II '.

ベース３０は、第１の実施の形態と同様に、銅タングステン合金（Ｃｕ−Ｗ）、銅モリブデン（Ｃｕ−Ｍｏ）、銅（Ｃｕ）、特に無酸素銅等を素材とする薄板状金属部材である。ベース３０は、この例では長軸及び短軸を有する全体として長方形の輪郭を有しており、長軸方向の両端部には固定部材６０を嵌め込んで固定するための抉れ部３２を有している。   As in the first embodiment, the base 30 is a thin plate metal member made of copper tungsten alloy (Cu—W), copper molybdenum (Cu—Mo), copper (Cu), particularly oxygen-free copper, or the like. is there. In this example, the base 30 has a rectangular outline as a whole having a major axis and a minor axis, and has a bent portion 32 for fitting and fixing the fixing member 60 at both ends in the major axis direction. is doing.

この発明の半導体装置が具えるベース３０は、溝部３４を有していることを特徴としている。溝部３４は、ベース３０の短軸方向に沿って複数本が互いに平行に設けられている。また、溝部３４は、好ましくはベース３０の短軸方向の一方の端縁から他方の端縁にまで至って、両端縁に開口する形状とするのがよい。このとき、溝部３４は、好ましくは直線状とするのがよい。   The base 30 included in the semiconductor device of the present invention is characterized by having a groove 34. A plurality of the groove portions 34 are provided in parallel with each other along the minor axis direction of the base 30. The groove 34 preferably has a shape that extends from one end edge in the short axis direction of the base 30 to the other end edge and opens to both end edges. At this time, the groove 34 is preferably linear.

溝部３４の本数及びこれらの間隔は、この発明の目的を損なわない範囲で任意好適なものとすることができる。溝部３４は、好ましくは２本以上設けるのがよい。   The number of the groove portions 34 and the distance between them can be arbitrarily set as long as the object of the present invention is not impaired. Two or more grooves 34 are preferably provided.

溝部３４は、放熱効率を考慮して、好ましくはチップ搭載パッド２３ａの直下にあたるベース３０のチップ直下面３０ｂａには非形成とするのがよい。   In consideration of heat dissipation efficiency, the groove 34 is preferably not formed on the chip direct lower surface 30ba of the base 30 which is directly below the chip mounting pad 23a.

溝部３４の幅ｗ１及び幅ｄ３は任意好適なものとできるが、好ましくは、幅は２００μｍから１０００μｍの範囲内とし、深さは２００μｍから５００μｍの範囲内とするのがよい。   The width w1 and width d3 of the groove 34 can be arbitrarily suitable. Preferably, the width is in the range of 200 μm to 1000 μm, and the depth is in the range of 200 μm to 500 μm.

図３（Ｃ）に示すように、この例の溝部３４は、その深さがベース３０の短軸方向に変化する構成を有している。溝部３４は、好ましくは例えばベース短軸長の中央点（線）Ｃ（ベース短軸長の二等分地点）が最も浅い深さであるｄ４であり、ベース短軸の両端（ベース３０の短軸方向の端縁）に向かって深さが徐々に深くなっていき、ベース短軸の両端で溝部３４が最も深い深さであるｄ５となる形状を有している。すなわち、溝部３４の底面は、ベース短軸長の中央点Ｃからベース短軸長上にある両端縁２方向に向かって下る傾斜を有している。なお、深さｄ４は０（ゼロ）としてもよい。   As shown in FIG. 3C, the groove portion 34 in this example has a configuration in which the depth changes in the minor axis direction of the base 30. The groove portion 34 is preferably d4 having a shallowest depth at the center point (line) C of the base short axis length (bisected point of the base short axis length), and both ends of the base short axis (short of the base 30). The depth gradually increases toward the end edge in the axial direction, and the groove 34 has a shape of d5 which is the deepest depth at both ends of the base short axis. In other words, the bottom surface of the groove 34 has an inclination that descends from the center point C of the base minor axis length toward both end edges 2 on the base minor axis length. The depth d4 may be 0 (zero).

この傾斜は任意好適な勾配を有する傾斜とすることができるが、好ましくは分数勾配（すなわち、溝部の最大深さ／ベース裏面を基準とした溝部の全長）で最大でも１／２０程度とするのがよい。   This slope can be any slope having any suitable slope, but preferably it is a fractional slope (that is, the maximum depth of the groove / the total length of the groove with respect to the back surface of the base) at most about 1/20. Is good.

この例の半導体装置１０が具えるベース３０は、既に説明したように底面が傾斜を有する溝部３４を具えているため、第１の実施の形態の溝部と比較して、ベース３０の輪郭外に余剰のシリコングリスをより効率的に押し出すことができる。従って、より小さな押圧力で、固定部材６０により発生するベース３０のシリコングリス膜４０、特にチップ直下面３０ｂａの膜厚をより均一にかつより薄くすることができる。   Since the base 30 provided in the semiconductor device 10 of this example includes the groove portion 34 whose bottom surface is inclined as described above, the base 30 is out of the outline of the base 30 as compared with the groove portion of the first embodiment. Excess silicon grease can be extruded more efficiently. Therefore, with a smaller pressing force, the film thickness of the silicon grease film 40 of the base 30 generated by the fixing member 60, particularly the chip direct lower surface 30ba, can be made more uniform and thinner.

〔第３の実施の形態〕
図４及び図５を参照して、この発明の半導体装置のさらに別の構成例につき説明する。 [Third Embodiment]
With reference to FIG. 4 and FIG. 5, yet another configuration example of the semiconductor device of the present invention will be described.

図４（Ａ）はこの例の半導体装置を上面側から見た平面図であり、図４（Ｂ）は図４（Ａ）のＩ−Ｉ’で示した一点鎖線に沿って、半導体装置を切断した切断面を示す模式的な図である。なお、図４（Ａ）において、パッケージ内部の構成を説明するために実際には存在する蓋部２６の図示は省略してある。   4A is a plan view of the semiconductor device of this example as viewed from the upper surface side, and FIG. 4B is a plan view of the semiconductor device along the alternate long and short dash line indicated by II ′ in FIG. It is a schematic diagram which shows the cut surface which cut | disconnected. In FIG. 4A, illustration of the lid portion 26 that actually exists is omitted in order to explain the internal configuration of the package.

図５（Ａ）は放熱体の構成を説明するための側面図であり、図５（Ｂ）は放熱体を表面側から見た平面図であり、図５（Ｃ）は図５（Ｂ）のＩＩ−ＩＩ’で示した一点鎖線に沿って、放熱体を切断した切断面を示す模式的な図である。   FIG. 5A is a side view for explaining the structure of the radiator, FIG. 5B is a plan view of the radiator viewed from the front side, and FIG. 5C is FIG. 5B. It is a schematic diagram which shows the cut surface which cut | disconnected the heat radiator along the dashed-dotted line shown by II-II '.

なお、セラミックパッケージ２０の構成自体は、既に説明した第１の実施の形態と何ら変わるところがないため、同一符号を付してその詳細な説明を省略する。   The configuration itself of the ceramic package 20 is the same as that of the first embodiment already described, and therefore the same reference numerals are given and detailed description thereof is omitted.

図４（Ａ）及び（Ｂ）に示すように、半導体装置１０は、セラミックパッケージ２０を含んでいる。   As shown in FIGS. 4A and 4B, the semiconductor device 10 includes a ceramic package 20.

セラミックパッケージ２０は、ベース３０の平坦面である表面３０ａ上に搭載されている。なお、この例ではベース３０の裏面３０ｂは平坦面である。   The ceramic package 20 is mounted on a surface 30 a that is a flat surface of the base 30. In this example, the back surface 30b of the base 30 is a flat surface.

ベース３０の表面３０ａ上に搭載されているセラミックパッケージ２０は、放熱体５０の搭載面５０ａ上に搭載されている。搭載面５０ａは、この例では長軸及び短軸を有する全体として長方形の輪郭を有している。   The ceramic package 20 mounted on the surface 30 a of the base 30 is mounted on the mounting surface 50 a of the radiator 50. In this example, the mounting surface 50a has a rectangular outline as a whole having a major axis and a minor axis.

図５に示すように、この発明の半導体装置が具える放熱体５０は、溝部５２を有していることを特徴としている。溝部５２は、放熱体５０の搭載面５０ａの短軸方向に沿って複数本が設けられている。この溝部５２の全長は、その端縁がベース３０から少なくとも露出する長さとすればよいが、好ましくは放熱体５０の短軸方向の一方の端縁から他方の端縁にまで至って、両端縁に開口する形状とするのがよい。溝部５２の延在形状は任意好適なものとすることができる。溝部５２の延在形状は、例えば自動車用タイヤのいわゆるドレッドパターン（排水溝）のような曲線を組み合わせたこの発明の目的を損なわない任意の形状とすることができるが、加工のし易さといった観点から好ましくは直線状とするのがよい。   As shown in FIG. 5, the heat dissipating body 50 included in the semiconductor device of the present invention has a groove 52. A plurality of the groove portions 52 are provided along the short axis direction of the mounting surface 50 a of the radiator 50. The entire length of the groove portion 52 may be a length at which the end edge is at least exposed from the base 30, but preferably extends from one end edge in the short axis direction of the heat radiating body 50 to the other end edge, and at both end edges. It is preferable to have an opening shape. The extending shape of the groove 52 can be arbitrarily suitable. The extending shape of the groove 52 can be an arbitrary shape that does not impair the object of the present invention, for example, combined with a curve such as a so-called dread pattern (drainage groove) of an automobile tire. From the viewpoint, it is preferable to use a straight line.

溝部５２の本数及びこれらの間隔は、この発明の目的を損なわない範囲で任意好適なものとすることができる。溝部５２は、好ましくは２本以上設けるのがよい。   The number of the groove portions 52 and the distance between them can be arbitrarily set as long as the object of the present invention is not impaired. Two or more grooves 52 are preferably provided.

溝部５２は、放熱効率を考慮して、好ましくはチップ搭載パッド２３ａの直下にあたる搭載面５０ａのチップ直下面５０ａａには非形成とするのがよい。   In consideration of heat dissipation efficiency, the groove 52 is preferably not formed on the chip direct lower surface 50aa of the mounting surface 50a which is directly below the chip mounting pad 23a.

この溝部５２は、接続されるベース３０の輪郭が存在する領域に設ければよい。   The groove 52 may be provided in a region where the outline of the base 30 to be connected exists.

溝部５２の幅ｗ２及び深さｄ６は、任意好適なものとできるが、好ましくは、幅は２００μｍから１０００μｍの範囲内とし、深さは２００μｍから５００μｍの範囲内とするのがよい。   The width w2 and the depth d6 of the groove 52 can be arbitrarily suitable, but preferably the width is in the range of 200 μm to 1000 μm and the depth is in the range of 200 μm to 500 μm.

この溝部５２は、放熱体の材料に対応した従来公知の任意好適な加工手法、すなわち エッチング、切削等により形成することができる。   The groove 52 can be formed by any conventionally known and suitable processing technique corresponding to the material of the radiator, that is, etching, cutting, or the like.

このように、この発明の放熱体５０の構成によれば、予め溝部を形成するので、生産性がより向上し、製造コストをより削減することができる。   Thus, according to the structure of the heat radiator 50 of the present invention, since the groove is formed in advance, the productivity is further improved and the manufacturing cost can be further reduced.

図４に示すように、放熱体５０の搭載面５０ａとベース３０の裏面３０ｂとの間には、シリコングリス膜４０が存在している。   As shown in FIG. 4, a silicon grease film 40 exists between the mounting surface 50 a of the radiator 50 and the back surface 30 b of the base 30.

シリコングリス膜４０は、放熱体５０の搭載面５０ａとベース３０の裏面３０ｂとの間の間隙を埋め込んでいる。この場合にもシリコングリス膜４０の膜厚はｄ２となる。   The silicon grease film 40 embeds a gap between the mounting surface 50 a of the radiator 50 and the back surface 30 b of the base 30. Also in this case, the film thickness of the silicon grease film 40 is d2.

既に説明した従来の構成と比較すると、ベース３０又は放熱体５０に塗布されるシリコングリスの量が同量であるとすれば、溝部５２を埋め込むか又は溝部５２を通って、ベース３０の輪郭外に排出されるシリコングリス量の分だけ膜厚ｄ２、特にチップ直下面３０ｂａ部分の膜厚は従来の膜厚ｄ１に比べて薄くなる。従って、シリコングリス膜４０によるベース３０から放熱体５０への熱伝導をより効率的に行うことができる。   Compared with the conventional configuration already described, if the amount of silicon grease applied to the base 30 or the heat radiating body 50 is the same, the groove portion 52 is embedded or passed through the groove portion 52 and out of the outline of the base 30. The film thickness d2, especially the film thickness of the portion directly below the chip 30ba, is thinner than the conventional film thickness d1 by the amount of silicon grease discharged into the chip. Therefore, heat conduction from the base 30 to the heat radiating body 50 by the silicon grease film 40 can be performed more efficiently.

セラミックパッケージ２０が搭載されているベース３０と放熱体５０とは、固定部材６０により、互いに固定されている。   The base 30 on which the ceramic package 20 is mounted and the radiator 50 are fixed to each other by a fixing member 60.

なお、この実施の形態の放熱体５０は、既に説明した第１及び第２の実施の形態のいずれの半導体装置の構成例とも組み合わせることができる。   Note that the radiator 50 of this embodiment can be combined with any of the configuration examples of the semiconductor devices of the first and second embodiments already described.

また、この実施の形態の放熱体５０は、既に説明したセラミックパッケージとの組み合わせばかりでなく、例えばＢＧＡ、ＬＧＡといった外部端子を有する樹脂封止パッケージと組み合わせることもできる。   Further, the heat radiator 50 of this embodiment can be combined not only with the ceramic package already described, but also with a resin-sealed package having external terminals such as BGA and LGA.

この例の半導体装置１０が具える放熱体５０は溝部５２を具えているため、固定部材６０を用いるベース３０と放熱体５０との固定時には、これらのいずれかに予め塗布されていたシリコングリスのうち、一部が溝部５２内を埋込み、また、ベース３０の輪郭外に余剰のシリコングリスを押し出す。従って、より小さな押圧力で、固定部材６０により発生するベース３０のシリコングリス膜４０の膜厚、特にチップ直下面３０ｂの膜厚をより均一にかつより薄くすることができる。   Since the heat dissipating body 50 provided in the semiconductor device 10 of this example includes the groove portion 52, when the base 30 using the fixing member 60 and the heat dissipating body 50 are fixed, the silicon grease previously applied to either of them is applied. Among them, a part is embedded in the groove 52, and surplus silicon grease is pushed out of the outline of the base 30. Therefore, the film thickness of the silicon grease film 40 of the base 30 generated by the fixing member 60, particularly the film thickness of the chip lower surface 30b, can be made more uniform and thinner with a smaller pressing force.

（Ａ）は半導体装置を上面側から見た平面図であり、（Ｂ）は（Ａ）のＩ−Ｉ’で示した一点鎖線に沿って、半導体装置を切断した切断面を示す模式的な図である。(A) is the top view which looked at the semiconductor device from the upper surface side, (B) is typical which shows the cut surface which cut | disconnected the semiconductor device along the dashed-dotted line shown by II 'of (A). FIG. （Ａ）はベースの構成を説明するための側面図であり、（Ｂ）はベースを裏面側から見た平面図であり、（Ｃ）は（Ｂ）のＩＩ−ＩＩ’で示した一点鎖線に沿って、ベースを切断した切断面を示す模式的な図である。(A) is the side view for demonstrating the structure of a base, (B) is the top view which looked at the base from the back side, (C) is the dashed-dotted line shown by II-II 'of (B) It is a schematic diagram which shows the cut surface which cut | disconnected the base along. （Ａ）はベースの構成を説明するための側面図であり、（Ｂ）はベースを裏面側から見た平面図であり、（Ｃ）は（Ｂ）のＩＩ−ＩＩ’で示した一点鎖線に沿って、放熱体を切断した切断面を示す模式的な図である。(A) is the side view for demonstrating the structure of a base, (B) is the top view which looked at the base from the back side, (C) is the dashed-dotted line shown by II-II 'of (B) It is a schematic diagram which shows the cut surface which cut | disconnected the heat radiator along line. （Ａ）は半導体装置を上面側から見た平面図であり、（Ｂ）は（Ａ）のＩ−Ｉ’で示した一点鎖線に沿って、半導体装置を切断した切断面を示す模式的な図である。(A) is the top view which looked at the semiconductor device from the upper surface side, (B) is typical which shows the cut surface which cut | disconnected the semiconductor device along the dashed-dotted line shown by II 'of (A). FIG. （Ａ）は放熱体の構成を説明するための側面図であり、（Ｂ）は放熱体を表面側から見た平面図であり、（Ｃ）は（Ｂ）のＩＩ−ＩＩ’で示した一点鎖線に沿って、放熱体を切断した切断面を示す模式的な図である。(A) is the side view for demonstrating the structure of a heat radiator, (B) is the top view which looked at the heat radiator from the surface side, (C) was shown by II-II 'of (B). It is a schematic diagram which shows the cut surface which cut | disconnected the heat radiator along the dashed-dotted line. （Ａ）は従来の半導体装置を上面側から見た平面図であり、（Ｂ）は（Ａ）のＩ−Ｉ’で示した一点鎖線に沿って、半導体装置を切断した切断面を示す模式的な図である。(A) is the top view which looked at the conventional semiconductor device from the upper surface side, (B) is the model which shows the cut surface which cut | disconnected the semiconductor device along the dashed-dotted line shown by II 'of (A). It is a typical figure.

符号の説明Explanation of symbols

１０、１００：半導体装置
２０、１２０：セラミックパッケージ
２１、１２１：半導体チップ格納部
２２、１２２：セラミック筐体
２３、１２３：半導体チップ搭載面
２３ａ、１２３ａ：チップ搭載パッド
２４、１２４：リード
２６、１２６：蓋部
２８、１２８：半導体チップ
３０、１３０：ベース
３０ａ、１３０ａ：表面
３０ｂ、１３０ｂ：裏面
３０ｂａ、５０ａａ：チップ直下面
３２、１３２：抉れ部
３４、５２：溝部
４０、１４０：シリコングリス膜
５０、１５０：放熱体
５０ａ、１５０ａ：搭載面
６０、１６０：固定部材（ねじ）
DESCRIPTION OF SYMBOLS 10, 100: Semiconductor device 20, 120: Ceramic package 21, 121: Semiconductor chip storage part 22, 122: Ceramic housing 23, 123: Semiconductor chip mounting surface 23a, 123a: Chip mounting pad 24, 124: Leads 26, 126 : Lid 28, 128: Semiconductor chip 30, 130: Base 30a, 130a: Front surface 30b, 130b: Back surface 30ba, 50aa: Chip bottom surface 32, 132: Wrapped portion 34, 52: Groove portion 40, 140: Silicone grease film 50, 150: radiator 50a, 150a: mounting surface 60, 160: fixing member (screw)

Claims (7)

チップ搭載パッドを有するセラミック筐体、当該セラミック筐体の上端部に接着されている蓋部、前記チップ搭載パッドに搭載されている半導体チップ、及び当該半導体チップと電気的に接続されているリードを有するセラミックパッケージと、
一表面に溝部を有する板状体のベースと、
前記ベースが搭載される搭載面を有している放熱体と、
前記放熱体の前記搭載面と前記ベースの前記一表面との間に、前記溝部を埋め込んで設けられているシリコングリス膜と
を具えていることを特徴とする半導体装置。 A ceramic casing having a chip mounting pad, a lid bonded to the upper end of the ceramic casing, a semiconductor chip mounted on the chip mounting pad, and leads electrically connected to the semiconductor chip Having a ceramic package;
A base of a plate-like body having a groove on one surface;
A radiator having a mounting surface on which the base is mounted;
A semiconductor device comprising: a silicon grease film provided by embedding the groove between the mounting surface of the radiator and the one surface of the base. 前記ベースは前記セラミックパッケージが搭載されている平坦面である表面、及び前記溝部が設けられている裏面を有し、かつ長軸及び短軸を有する全体として長方形の輪郭を有しており、前記溝部は前記短軸方向に沿って複数本が互いに平行に設けられていて、前記チップ搭載パッドの直下にあたる領域には非設置とされる溝部であることを特徴とする請求項１に記載の半導体装置。   The base has a flat surface on which the ceramic package is mounted, a back surface on which the groove is provided, and has a rectangular outline as a whole having a major axis and a minor axis, 2. The semiconductor according to claim 1, wherein a plurality of grooves are provided in parallel to each other along the minor axis direction and are not provided in a region immediately below the chip mounting pad. apparatus. 前記溝部の幅は、２００μｍから１０００μｍの範囲内であり、深さは、２００μｍから５００μｍの範囲内であることを特徴とする請求項１又は２に記載の半導体装置。   3. The semiconductor device according to claim 1, wherein the groove has a width in a range of 200 μm to 1000 μm and a depth in a range of 200 μm to 500 μm. 前記溝部は、前記ベースの短軸長の中央が最も浅い深さであり、当該ベースの短軸の両端に向かって深さが徐々に深くなっていき、前記ベースの短軸の両端で最も深い深さとなる傾斜を有する形状を有していることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。   The groove has a shallowest depth at the center of the short axis length of the base, and the depth gradually increases toward both ends of the short axis of the base, and is deepest at both ends of the short axis of the base. The semiconductor device according to claim 1, wherein the semiconductor device has a shape having an inclination that is a depth. 前記傾斜は、分数勾配で最大でも１／２０であることを特徴とする請求項４に記載の半導体装置。   The semiconductor device according to claim 4, wherein the inclination is a fractional gradient and is at most 1/20. 前記放熱体は、矩形状の搭載面を有しており、当該搭載面の一端縁から対向辺の端縁にまで至って両端縁に開口していて、前記チップ搭載パッドの直下にあたる領域には非設置とされる溝部をさらに具えていることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。   The heat dissipating body has a rectangular mounting surface, opens from one end edge of the mounting surface to the end edge of the opposite side, and opens at both end edges, and is not in a region directly below the chip mounting pad. The semiconductor device according to claim 1, further comprising a groove portion to be installed. 前記放熱体の前記溝部の幅は、２００μｍから１０００μｍの範囲内であり、深さは、２００μｍから５００μｍの範囲内であることを特徴とする請求項６に記載の半導体装置。
7. The semiconductor device according to claim 6, wherein a width of the groove portion of the radiator is in a range of 200 μm to 1000 μm and a depth is in a range of 200 μm to 500 μm.
JP2006124599A 2006-04-28 2006-04-28 Semiconductor device Expired - Fee Related JP5092274B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006124599A JP5092274B2 (en) 2006-04-28 2006-04-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006124599A JP5092274B2 (en) 2006-04-28 2006-04-28 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2007299817A true JP2007299817A (en) 2007-11-15
JP5092274B2 JP5092274B2 (en) 2012-12-05

Family

ID=38769096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006124599A Expired - Fee Related JP5092274B2 (en) 2006-04-28 2006-04-28 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5092274B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117872A (en) * 2006-11-02 2008-05-22 Mitsubishi Electric Corp Semiconductor device
JP2011091259A (en) * 2009-10-23 2011-05-06 Denso Corp Semiconductor module and method of manufacturing the same
JP2013165202A (en) * 2012-02-13 2013-08-22 Toyota Motor Corp Heat dissipation structure
JP2017220568A (en) * 2016-06-08 2017-12-14 日本精工株式会社 Case having groove for inducing heat transfer material for arranging substrate on which electronic components being implemented

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058727A (en) * 1998-08-12 2000-02-25 Hitachi Ltd Power semiconductor module
JP2001267443A (en) * 2000-03-14 2001-09-28 Kyocera Corp Package for containing semiconductor element
JP2004327533A (en) * 2003-04-22 2004-11-18 Nissan Motor Co Ltd Semiconductor device and its manufacturing method
JP2005101259A (en) * 2003-09-25 2005-04-14 Toyota Motor Corp Assembled structure and assembling method of power module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058727A (en) * 1998-08-12 2000-02-25 Hitachi Ltd Power semiconductor module
JP2001267443A (en) * 2000-03-14 2001-09-28 Kyocera Corp Package for containing semiconductor element
JP2004327533A (en) * 2003-04-22 2004-11-18 Nissan Motor Co Ltd Semiconductor device and its manufacturing method
JP2005101259A (en) * 2003-09-25 2005-04-14 Toyota Motor Corp Assembled structure and assembling method of power module

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117872A (en) * 2006-11-02 2008-05-22 Mitsubishi Electric Corp Semiconductor device
JP4658017B2 (en) * 2006-11-02 2011-03-23 三菱電機株式会社 Semiconductor device
JP2011091259A (en) * 2009-10-23 2011-05-06 Denso Corp Semiconductor module and method of manufacturing the same
JP2013165202A (en) * 2012-02-13 2013-08-22 Toyota Motor Corp Heat dissipation structure
JP2017220568A (en) * 2016-06-08 2017-12-14 日本精工株式会社 Case having groove for inducing heat transfer material for arranging substrate on which electronic components being implemented

Also Published As

Publication number Publication date
JP5092274B2 (en) 2012-12-05

Similar Documents

Publication Publication Date Title
JP4045241B2 (en) Heat sink with improved cooling capacity and semiconductor device including the heat sink
US7892882B2 (en) Methods and apparatus for a semiconductor device package with improved thermal performance
KR200448519Y1 (en) Heat sink for protrusion type ic package
CN109637983B (en) Chip package
JP2003168769A (en) Power semiconductor device
EP2621033A2 (en) Semiconductor laser device
US11929298B2 (en) Molded semiconductor package with dual integrated heat spreaders
CN111615746A (en) Power electronic module and method of manufacturing a power electronic module
JP5092274B2 (en) Semiconductor device
JP3733783B2 (en) Module having heat dissipation structure of heating element
JP3650689B2 (en) Semiconductor device
JP2006332479A (en) Power semiconductor device
JP4062157B2 (en) Semiconductor module mounting structure
JP4046623B2 (en) Power semiconductor module and fixing method thereof
JP2007227762A (en) Semiconductor device and semiconductor module equipped therewith
JP2008211168A (en) Semiconductor device and semiconductor module
JP2004335493A (en) Packaging structure of semiconductor device
JP2001168255A (en) Semiconductor integrated circuit device with cooler and manufacturing method thereof
CN110098153B (en) Power electronic module and method of manufacturing a power electronic module
JP2006128571A (en) Semiconductor device
JP2005129675A (en) Semiconductor device
JP2006128589A (en) Electronic component housing package and electronic device
JP6527777B2 (en) Semiconductor device and mounting board having the same
JP2008172090A (en) Package for semiconductor device and semiconductor device
JP4348244B2 (en) Heat dissipation board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090710

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

R150 Certificate of patent or registration of utility model

Ref document number: 5092274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees