JP2007259464A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuit Download PDFInfo
- Publication number
- JP2007259464A JP2007259464A JP2007101357A JP2007101357A JP2007259464A JP 2007259464 A JP2007259464 A JP 2007259464A JP 2007101357 A JP2007101357 A JP 2007101357A JP 2007101357 A JP2007101357 A JP 2007101357A JP 2007259464 A JP2007259464 A JP 2007259464A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- low noise
- noise amplifier
- frequency band
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Transceivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
Description
本発明は、主として高周波数バンドと、低周波数バンドの2つの周波数帯域の無線システムに適用する、デュアルバンド無線通信移動体端末機器において、低雑音増幅器を集積化したデュアルバンド送受信用半導体集積回路に関する。 The present invention relates to a dual band transmission / reception semiconductor integrated circuit in which a low noise amplifier is integrated in a dual band radio communication mobile terminal device mainly applied to a radio system of two frequency bands of a high frequency band and a low frequency band. .
図4は、従来のデュアルバンド送受信用半導体集積回路(以下、送受信ICと称す。)を適用した端末機器の構成例である。これは、2つの異なった周波数帯の無線通信システムの携帯端末に適用される。送受信IC401はデュアルバンド無線システムに適用する高周波数バンド受信ミキサ403a、及び低周波数バンド受信ミキサ403b、次段のミキサ404、可変利得増幅器405、復調器406、変調器408、オフセットPLL409、及びデバイダ407から構成されている。周波数変換に必要な局部発振信号はシンセサイザ410、内蔵のデバイダ407から供給される。送受信ICに接続された帯域通過フィルタ411は、帯域外スプリアスを除去する。高周波数バンド低雑音増幅器402a、及び低周波数バンド低雑音増幅器402bはIC外付けとなっている。これまで、低雑音増幅器は、トランジスタプロセスのfT限界や、トランジスタ基板間容量により高周波帯域での利得や、雑音特性の不足でIC内蔵化が困難であった。しかし、近年の微細プロセス向上により上記の問題が克服され、低雑音増幅器の内蔵が可能になった。
FIG. 4 is a configuration example of a terminal device to which a conventional dual-band transmission / reception semiconductor integrated circuit (hereinafter referred to as a transmission / reception IC) is applied. This applies to portable terminals of wireless communication systems in two different frequency bands. The transmission /
デュアルバンド送受信ICに適用する低雑音増幅器の一例がKeng Leong Fong「Dual-Band High-Linearity Variable-Gain Low-Noise Amplifiers for Wireless Applications」ISSCC 1999,pp.224-225,p.463に開示されている。これは、デュアルバンド送受信IC向けに2つの低雑音増幅器を1チップ化し、TSSOP20ピンパッケージに封印したもので、送受信系全体を内蔵した構成でない。なお、信号線や接地線等とパッドの対応は不明である。また、低雑音増幅器を内蔵した送受信ICの一例が、Michiel Steyaert et al.「A single-Chip CMOS Transceiver
for DCS1800 wireless Communications」ISSCC 1998, pp.48-49, p.411である。これは、送受信回路を1チップ化したものであるが、デュアルバンドに適用するものでない。信号線や接地線等とパッドの対応は不明である。また、使用しているパッケージも不明である。
An example of a low-noise amplifier applied to a dual-band transceiver IC is disclosed in Keng Leong Fong “Dual-Band High-Linearity Variable-Gain Low-Noise Amplifiers for Wireless Applications” ISSCC 1999, pp.224-225, p.463 Yes. This is a dual-band transmission / reception IC with two low-noise amplifiers integrated into a single chip and sealed in a TSSOP 20-pin package, and does not have a built-in transmission / reception system. Note that the correspondence between signal lines, ground lines, etc., and pads is unknown. An example of a transceiver IC incorporating a low-noise amplifier is Michiel Steyaert et al. “A single-Chip CMOS Transceiver
for DCS1800 wireless Communications ”ISSCC 1998, pp.48-49, p.411. This is a single-chip transmission / reception circuit, but it is not applied to a dual band. The correspondence between signal lines, ground lines, etc. and pads is unknown. Also, the package used is unknown.
本発明では、図4で示したデュアルバンド向けの送受信回路チップ401に低雑音増幅器402a、及び402bを新たに内蔵した。この場合に、パッケージにおけるピンレイアウト上の課題が発見された。なお、本発明では、パッケージは4面にピンが配置されているQuad Flat package(以下、QFPと称す)を用いた。
In the present invention, low-
第一の課題は、低雑音増幅器をQFPのリードピンのうち長いリードピンに長いボンディングワイヤでボンディングするようなレイアウトとすると、寄生インダクタンスによる負帰還量が大きくなり、高周波利得と雑音特性が劣化する、というものである。 The first problem is that if a low-noise amplifier is laid out on a long lead pin of a QFP with a long bonding wire, the negative feedback due to parasitic inductance will increase and the high-frequency gain and noise characteristics will deteriorate. Is.
第二の課題は、ICのピン間のトランス結合や、ICを実装する多層基板上の配線交差によるトランス結合で同様にICの高周波特性が劣化する、というものである。
第三の課題は、低雑音増幅器における寄生容量と寄生インダクタンスにより発振が発生する場合がある、というものである。
The second problem is that the high frequency characteristics of the IC similarly deteriorate due to the transformer coupling between the pins of the IC and the transformer coupling due to the wiring crossing on the multilayer substrate on which the IC is mounted.
The third problem is that oscillation may occur due to parasitic capacitance and parasitic inductance in a low noise amplifier.
本発明の目的は、デュアル送受信向けIC回路に内蔵する低雑音増幅器の高周波特性を劣化させないピンレイアウトを提供することにある。 An object of the present invention is to provide a pin layout that does not deteriorate the high-frequency characteristics of a low-noise amplifier built in an IC circuit for dual transmission and reception.
本発明は、第一に、低雑音増幅器のパッケージ外ピン先端からパッドまでの距離が最短となる位置に低雑音増幅器の回路を設けることで利得及び雑音特性が向上される。第二に、2つの低雑音増幅器の接地ピン,高周波信号ピン配置を隣り合わない様にして、ピン間でのトランス結合が低減される。第三に、受信ミキサと低雑音増幅器の多層実装基板で信号配線が交差しないピンレイアウトで配線間のトランス接合が低減される。第四に、低雑音増幅器の電源と接地ピンと、バイアス回路の電源、接地ピンを分けて、発振が低減される。 In the present invention, first, the gain and noise characteristics are improved by providing the low noise amplifier circuit at the position where the distance from the tip of the package outer pin of the low noise amplifier to the pad is the shortest. Second, transformer coupling between the pins is reduced by making the ground pin and high frequency signal pin arrangement of the two low noise amplifiers not adjacent to each other. Thirdly, the transformer junction between the wirings is reduced by the pin layout in which the signal wirings do not intersect with each other on the multilayer mounting board of the receiving mixer and the low noise amplifier. Fourth, oscillation is reduced by dividing the power source and ground pin of the low noise amplifier and the power source and ground pin of the bias circuit.
以下、本発明の実施例を図1に示す。図中の100は、本発明を適用するデュアルバンド送受信ICのQFPである。123は図4の高周波数バンド低雑音増幅器402aに相当するものであり、121は図4の低周波数バンド402bに相当するものである。118は、図4で示す高周波数バンド受信ミキサ403aに相当し、119は、図4の低周波数バンド受信ミキサ403bに相当する。
An embodiment of the present invention is shown in FIG.
図1において、低周波数バンド低雑音増幅器121と高周波数バンド低雑音増幅器123は、それぞれ低周波数バンド低雑音増幅器用バイアス回路125と、高周波数バンド低雑音増幅器用バイアス回路126から安定なバイアス電流が供給される。低周波数バンド低雑音増幅器用バイアス抵抗122及び高周波数バンド低雑音増幅器用バイアス抵抗124によって、それぞれバイアス回路からのバイアス電流がバイアス電圧に変換されて低雑損増幅器に供給される。103は低周波数バンド低雑音増幅器の出力ピン、104は低周波数バンド低雑音増幅器の接地ピン、105は低周波数バンド低雑音増幅器の入力ピン、106及び108は高周波数バンド低雑音増幅器の接地ピン、107は高周波数バンド低雑音増幅器の出力ピン、109は高周波数バンド低雑音増幅器の入力ピン、129は送信回路ブロックの電源ピン、130は送信回路ブロックの接地ピンである。129及び130はバイアス回路125と126の電源、接地でもある。127はデュアルバンド受信ミキサ部であり、高周波数バンド受信ミキサ118、低周波数バンドミキサ119、及び両受信ミキサに局部発振信号を供給する局部発振信号用増幅器120からなる。101、102は高周波数バンド受信ミキサ入力ピン、110、111は低周波数バンド受信ミキサ入力ピン、112はミキサ回路接地ピン、113はミキサ回路電源ピン、114、115はミキサ回路出力ピン、116及び117は局部発振信号入力ピンである。142は電源で、ピン113及びピン129を介し受信ミキサ、送信回路に電源電圧を供給すると共に,低雑音増幅器に出力整合回路131を介して電源電圧を供給する。
In FIG. 1, a low frequency band
以下、本発明のピンレイアウトの特徴について説明する。 The features of the pin layout of the present invention will be described below.
第一に、低雑音増幅器のパッケージ外ピン先端からパッドまでの距離が最短となる位置に低雑音増幅器の回路を設ける。このようにすることでリードピンとボンディングワイヤの寄生インダクタンスによる負帰還の効果が低減し、利得、雑音特性が劣化を防止する。本実施例では、103から109ピンに配置することが、パッケージ外ピン先端から、低雑音増幅器の距離が最短となるケースである。 First, the circuit of the low noise amplifier is provided at a position where the distance from the tip of the outer pin of the low noise amplifier to the pad is the shortest. By doing so, the negative feedback effect due to the parasitic inductance of the lead pin and the bonding wire is reduced, and the gain and noise characteristics are prevented from deteriorating. In this embodiment, the arrangement from 103 to 109 pins is the case where the distance of the low noise amplifier from the front end of the package external pin is the shortest.
なお、これらのピンの中で上記距離が最短のものはピン106であり、低雑音増幅器を形成するバイポーラトランジスタのエミッタが接続されている。
Of these pins, the pin having the shortest distance is a
第二に、複数の低雑音増幅器の接地ピン同士は互いに隣り合わないようにした。本実施例では、高周波数バンド低雑音増幅器123の接地ピンは2本であり、そのため、寄生インダクタンスによる負帰還の効果が半減し、高利得が得られる。図5に接地したボンディングワイヤとリードピンとの等価回路を示す。502は集積回路基板である。503はその上に作られる集積回路であり、ここでは低雑音増幅器である。パッケージ支持部材501の上にあるリードピン506は、ボンディングワイヤ505で低雑音増幅器の接地のパッド504と接続される。このときの等価回路は、507で示される逆符号のトランス結合となり、一方のリードピンに流れる電流は他方のリードピンの電流を減少させる作用をする。このため、隣接したリードピンを2本用いた場合、寄生インダクタンスは半分にはならず、トランスの結合度の影響で、およそ単一リードと比較して70%程度になる。従って、寄生インダクタンスの低減には、入力ピンと出力ピンは隣接しないことが重要となる。また、入出力高周波信号も隣り合わないように、接地ピンを間に挿入する。これにより、前述と同様のトランス結合を避けられる。すなわち、一方の高周波信号に流れる電流が隣の高周波信号の電流を減少させて、利得の劣化をもたらしてしまうという問題が防止される。本実施例では、106から109に示すピンレイアウトが相当する。103から105、のピンレイアウトも高周波信号線が隣り合わない例である。
Second, the ground pins of the plurality of low noise amplifiers are not adjacent to each other. In the present embodiment, the high frequency band
第三に、低周波数バンド受信ミキサ119の入力ピンと低周波数バンド低雑音増幅器121の入出力ピンとの間に高周波数バンド受信ミキサ118の入力ピンが配置され、高周波数バンド受信ミキサ118の入力ピンと高周波数バンド低雑音増幅器123の入出力ピンとの間に低周波数バンド低雑音増幅器121の入出力ピンが配置され、低周波数バンド受信ミキサ119の入力ピンと低周波数バンド低雑音増幅器121の入力ピン105との間に低周波数バンド低雑音増幅器121の出力ピン103が配置され、高周波数バンド受信ミキサの入力ピンと高周波数バンド低雑音増幅器123の入力ピン109との間に高周波数バンド低雑音増幅器123の出力ピン107が配置されている。
Third, the input pin of the high frequency
低雑音増幅器の出力ピンが入力ピンよりも受信ミキサに近い位置に置かれることにより、入力線と出力線が交差しない。なお、135及び136はそれぞれ低雑音増幅器121及び123へ入力する高周波信号の入力点で、アンテナへ接続されている。各々に付けられた帯域通過フィルタ133で、帯域外スプリアス信号を除去し、入力整合回路132で50Ωインピーダンス整合をとり、各々の低雑音増幅器121、123へ高周波信号が入力する。出力は、入力整合回路131でインピーダンス整合をとる。次に、帯域外スプリアス信号を帯域通過フィルタ134で除去した後、ミキサ入力整合回路用容量138、141とミキサ入力整合回路用インダクタ137で差動信号を生成し、受信ミキサ118、119に入力する。このような配線実装によると、点線で囲まれた139や140で配線の交差が生じる。しかし、この交差は、異なるバンドの信号線同士によるものであり、一方のバンドが使用されているときは、他方は使用されていないため、相互干渉が生じない。
By placing the output pin of the low noise amplifier closer to the receiving mixer than the input pin, the input line and the output line do not cross each other.
第四に、低雑音増幅器の接地ピンと低雑音増幅器のバイアス回路の接地ピンがそれぞれ設けられる。なお、バイアス回路の電源ピン及び接地ピンは送信ブロックの電源,接地ピンと共有される。図2に、パッケージの寄生素子を含み、バイアス回路が低雑音増幅器と共通の接地ノードを持った場合の回路例を示す。図2の上段がその回路である。201が低雑音増幅器用トランジスタで、202がボンディングワイヤとパッケージのリード、203が低雑音増幅器のバイアス回路である。205はトランジスタ201のコレクタバイアス電位、206はバイアス回路の電源電位、207は接地である。図2の下段は上段の回路の等価回路である。208がバイアス回路の等価回路としての容量C2、209がトランジスタベース、エミッタ間容量C1、210がベース、エミッタ間電位、212がトランジスタの相互コンダクタンスgm、211がボンディングワイヤとパッケージリードピンの等価回路としてのインダクタLで表される。トランジスタの入力点204からみたインピーダンスZinは、次の式(1)で表される。
Fourth, a ground pin for the low noise amplifier and a ground pin for the bias circuit of the low noise amplifier are provided. The power supply pin and the ground pin of the bias circuit are shared with the power supply and ground pin of the transmission block. FIG. 2 shows a circuit example in the case where the parasitic element of the package is included and the bias circuit has a common ground node with the low noise amplifier. The upper part of FIG. 2 is the circuit. 201 is a low-noise amplifier transistor, 202 is a bonding wire and package lead, and 203 is a low-noise amplifier bias circuit. 205 is a collector bias potential of the
Zin=gmL/(C1(1-ω2C2L))+j(ω2L-1)/(ωC1(1-ω2C2L))
このとき、1<ω2C2Lとなると、(1)式の実数部は負となって、インピーダンスが負性抵抗となり発振する場合がある。このため電源、接地を分け、発振の原因であるバイアス回路の寄生容量を取り除く。
Zin = gmL / (C1 (1-ω 2 C2L)) + j (ω 2 L-1) / (ωC1 (1-ω 2 C2L))
At this time, if 1 <ω 2 C2L, the real part of equation (1) may be negative, and the impedance may become a negative resistance and oscillate. For this reason, the power supply and the ground are separated, and the parasitic capacitance of the bias circuit that causes oscillation is removed.
本実施例では、デュアルバンドのシステムについて述べているが、複数バンドを有する場合でも同様の考察により、実現されうる。 In this embodiment, a dual band system is described. However, even in the case of having a plurality of bands, it can be realized by the same consideration.
図3に本発明のピンレイアウトで構成した送受信ICを示す。300が本発明を適用した送受信ICのチップである。303が送受信ICを封印するQFPであり、図1の100に対応する。304はパッケージのチップ接着面305の支持材である。301が高周波数バンドと低周波数版との低雑音増幅器のレイアウトで、302が同様に2つのバンドの受信ミキサのレイアウトである。
FIG. 3 shows a transmission / reception IC configured with the pin layout of the present invention.
308は低周波数バンド低雑音増幅器の出力ピン、309は低周波数バンド低雑音増幅器の接地ピン、310は低周波数バンド低雑音増幅器の入力ピン、311、313は高周波数バンド低雑音増幅器の接地ピン、312は高周波数バンド低雑音増幅器の出力ピン、314は高周波数バンド低雑音増幅器の入力ピン、323は送信回路ブロック電源ピン、324は送信回路ブロック接地ピンであり、図1のピン101〜109、及び129、130と対応している。また315、316は低周波数バンド受信ミキサ入力ピン、317はミキサ回路接地ピン、318はミキサ回路電源ピン、319、320はミキサ回路出力ピン、321、322は局部発振信号入力ピンであり、図1のピン110〜117に対応している。325はチップ上の各パッドから上記に示したリードピンにつけたボンディングワイヤである。
308 is an output pin of the low frequency band low noise amplifier, 309 is a ground pin of the low frequency band low noise amplifier, 310 is an input pin of the low frequency band low noise amplifier, 311 and 313 are ground pins of the high frequency band low noise amplifier, 312 is an output pin of the high frequency band low noise amplifier, 314 is an input pin of the high frequency band low noise amplifier, 323 is a transmission circuit block power supply pin, 324 is a transmission circuit block ground pin, and pins 101 to 109 in FIG. And 129, 130.
図1で示したピン配置を実現するには、図3に示すように、以下の点が肝要である。低雑音増幅器のパッケージ外ピン先端からパッドまでの距離が最短となる位置に低雑音増幅器の回路を設ける。また受信ミキサは、301と302の関係のように低雑音増幅器に隣接して配置する。さらに、第一の受信ミキサの入力ピン、その隣に第二の受信ミキサの入力ピン、その隣に第一の受信ミキサに接続する低雑音増幅器の入出力ピン、その隣に第二の受信ミキサに接続する低雑音増幅器の入出力ピンが並ぶようにすることである。 In order to realize the pin arrangement shown in FIG. 1, the following points are important as shown in FIG. A circuit of the low noise amplifier is provided at a position where the distance from the tip of the external pin of the low noise amplifier to the pad is the shortest. The receiving mixer is arranged adjacent to the low noise amplifier as shown in the relationship between 301 and 302. Furthermore, the input pin of the first receiving mixer, the input pin of the second receiving mixer next to it, the input / output pin of the low noise amplifier connected to the first receiving mixer next to it, and the second receiving mixer next to it. The input / output pins of the low-noise amplifier connected to are arranged.
100…デュアルバンド送受信ICのパッケージ
101、102…高周波数バンド受信ミキサ入力ピン
103…低周波数バンド低雑音増幅器、出力ピン
104…低周波数バンド低雑音増幅器、接地ピン
105…低周波数バンド低雑音増幅器、入力ピン
106…高周波数バンド低雑音増幅器、接地ピン
107…高周波数バンド低雑音増幅器、出力ピン
108…高周波数バンド低雑音増幅器、接地ピン
109…高周波数バンド低雑音増幅器、入力ピン
110、111…低周波数バンド受信ミキサ入力ピン
112…ミキサ回路接地ピン
113…ミキサ回路電源ピン
114、115…ミキサ回路出力ピン
116、117…局部発振信号入力ピン
118…高周波数バンド受信ミキサ
119…低周波数バンド受信ミキサ
120…局部発振信号用増幅器
121…低周波数バンド低雑音増幅器用トランジスタ
122…低周波数バンド低雑音増幅器用バイアス抵抗
123…高周波数バンド低雑音増幅器用トランジスタ
124…高周波数バンド低雑音増幅器用バイアス抵抗
125…低周波数バンド低雑音増幅器用バイアス回路
126…高周波数バンド低雑音増幅器用バイアス回路
127…デュアルバンド受信ミキサ回路部
128…送信回路ブロック
129…送信回路ブロック電源ピン
130…送信回路ブロック接地ピン
131…低雑音増幅器用出力整合回路
132…低雑音増幅器用入力整合回路
133…帯域通過フィルタ
134…帯域通過フィルタ
135…低周波数バンド入力端子
136…高周波数バンド入力端子
137…ミキサ入力整合回路用インダクタ
138、141…ミキサ入力整合回路用容量
139、140…信号線交叉点
201…低雑音増幅器用トランジスタ
202…寄生素子としてのボンディングワイヤとパッケージのリードピン
203…バイアス回路
204…低雑音増幅器入力点
205…コレクタバイアス電位
206…電源電位
207…接地
208…バイアス回路の等価回路としての容量、C2
209…トランジスタベース、エミッタ間容量、C1
210…ベース、エミッタ電位
211…ボンディングワイヤとパッケージリードの等価回路としてのインダクタ、L
212…相互コンダクタンス、gm
300…送受信ICチップ
301…高周波数バンド及び低周波数バンド低雑音増幅器のレイアウト
302…高周波数バンド及び低周波数バンド受信ミキサ回路のレイアウト
303…送受信ICのQFP
304…チップ接着面の支持材
305…チップ接着面
306、307…高周波数バンド受信ミキサ入力ピン
308…低周波数バンド低雑音増幅器、出力ピン
309…低周波数バンド低雑音増幅器、接地ピン
310…低周波数バンド低雑音増幅器、入力ピン
311…高周波数バンド低雑音増幅器、接地ピン
312…高周波数バンド低雑音増幅器、出力ピン
313…高周波数バンド低雑音増幅器、接地ピン
314…高周波数バンド低雑音増幅器、入力ピン
315、316…低周波数バンド受信ミキサ入力ピン
317…ミキサ回路接地ピン
318…ミキサ回路電源ピン
319、320…ミキサ回路出力ピン
321、322…局部発振信号入力ピン
323…送信回路ブロック電源ピン
324…送信回路ブロック接地ピン
325…ボンディングワイヤ
401…高周波部と中間周波数帯を含むIC回路
402a…高周波数バンド低雑音増幅器
402b…低周波数バンド低雑音増幅器
403a…高周波数バンド受信ミキサ
403b…低周波数バンド受信ミキサ
404…ミキサ,405…可変利得増幅器
406…復調器、407…デバイダ
408…変調器、409…オフセットPLL、
410…シンセサイザ、411…帯域通過フィルタ
501…パッケージ支持部材
502…集積回路基板、503…集積回路
504…接地用パッド、505…ボンディングワイヤ
506…リードピン
507…寄生トランス。
DESCRIPTION OF
209 ... transistor base, capacitance between emitters, C1
210... Base,
212 ... Mutual conductance, gm
300 ... Transmission /
304 ... Chip bonding
410: synthesizer, 411: band-
Claims (15)
上記第1周波数帯域より高い第2周波数帯域の受信信号が入力される第2低雑音増幅器と、
上記第1低雑音増幅器と電気的に接続された第1接地ピンと、
上記第2低雑音増幅器と電気的に接続された第2接地ピンと
を具備して成り、
上記第1および第2低雑音増幅器は、1つの半導体チップに一体に集積化され、
上記第1接地ピンと上記半導体チップの4つの隅のうち上記第1接地ピンから最も近い隅との間の距離は、上記第2接地ピンと上記半導体チップの4つの隅のうち上記第2接地ピンから最も近い隅との間の距離より短いことを特徴とする半導体集積回路装置。 A first low noise amplifier to which a received signal in the first frequency band is input;
A second low noise amplifier to which a received signal in a second frequency band higher than the first frequency band is input;
A first ground pin electrically connected to the first low noise amplifier;
A second ground pin electrically connected to the second low noise amplifier;
The first and second low noise amplifiers are integrated on a single semiconductor chip,
Of the four corners of the semiconductor chip, the distance between the first ground pin and the corner closest to the first ground pin is from the second ground pin of the four corners of the semiconductor chip. A semiconductor integrated circuit device characterized by being shorter than the distance between the nearest corners.
上記第1および第2接地ピンは、上記半導体チップの1つの側に配置されていることを特徴とする半導体集積回路装置。 In claim 1,
The semiconductor integrated circuit device, wherein the first and second ground pins are arranged on one side of the semiconductor chip.
上記第1周波数帯域の局部発振信号が入力される第1受信ミキサと、
上記第2周波数帯域の局部発振信号が入力される第2受信ミキサと
を更に具備して成り、
上記第1および第2受信ミキサは、更に上記第1および第2低雑音増幅器と共に上記1つの半導体チップに一体に集積化されていることを特徴とする半導体集積回路装置。 In claim 1,
A first receiving mixer to which a local oscillation signal of the first frequency band is input;
A second receiving mixer to which the local oscillation signal of the second frequency band is input,
The semiconductor integrated circuit device, wherein the first and second receiving mixers are further integrated on the one semiconductor chip together with the first and second low noise amplifiers.
上記第1および第2低雑音増幅器のいずれか一方に対応する回路は、パッケージの外部方向に突出したピンの端から上記第1および第2低雑音増幅器のいずれか一方に接続されたパッドまでの距離が、他のいずれのリードピンからそれに対応するパッドまでの距離よりも短くなるように配置されていることを特徴とする半導体集積回路装置。 In claim 1,
The circuit corresponding to one of the first and second low noise amplifiers is connected to the pad connected to one of the first and second low noise amplifiers from the end of the pin protruding outward of the package. A semiconductor integrated circuit device, characterized in that the distance is shorter than the distance from any other lead pin to the corresponding pad.
上記第1低雑音増幅器に電気的に接続された第1バイアス回路と、
上記第2低雑音増幅器に電気的に接続された第2バイアス回路と
を更に具備して成り、
上記第1および第2バイアス回路の各々は、上記第1および第2接地ピンとは異なる別の接地ピンに電気的に接続されていることを特徴とする半導体集積回路装置。 In claim 1,
A first bias circuit electrically connected to the first low noise amplifier;
A second bias circuit electrically connected to the second low noise amplifier,
Each of the first and second bias circuits is electrically connected to another ground pin different from the first and second ground pins.
上記第1低雑音増幅器に電気的に接続された第1出力ピンと、
上記第2低雑音増幅器に電気的に接続された第2出力ピンと
を更に具備して成り、
上記第1低雑音増幅器を通して増幅された上記第1周波数帯域の受信信号は上記第1出力ピンから出力され、上記第2低雑音増幅器を通して増幅された上記第2周波数帯域の受信信号は上記第2出力ピンから出力されることを特徴とする半導体集積回路装置。 In claim 1,
A first output pin electrically connected to the first low noise amplifier;
A second output pin electrically connected to the second low noise amplifier,
The reception signal in the first frequency band amplified through the first low noise amplifier is output from the first output pin, and the reception signal in the second frequency band amplified through the second low noise amplifier is the second frequency band. A semiconductor integrated circuit device characterized by being output from an output pin.
上記第1および第2低雑音増幅器は、それぞれ第1および第2バイポーラトランジスタを含み、
上記第1または第2低雑音増幅器のいずれか一方の上記バイポーラトランジスタのエミッタが接続されたパッドとそれに対応するピンの端との間の距離が最短であることを特徴とする半導体集積回路装置。 In claim 1,
The first and second low noise amplifiers include first and second bipolar transistors, respectively.
A semiconductor integrated circuit device characterized in that the distance between the pad to which the emitter of the bipolar transistor of either the first or second low noise amplifier is connected and the end of the corresponding pin is the shortest.
上記第1および第2接地ピンは、互いに隣り合わないように配置されていることを特徴とする半導体集積回路装置。 In claim 1,
The semiconductor integrated circuit device, wherein the first and second ground pins are arranged so as not to be adjacent to each other.
上記第1低雑音増幅器に電気的に接続された第1入力ピンと、
上記第2低雑音増幅器に電気的に接続された第2入力ピンと
を更に具備して成り、
上記第1周波数帯域の受信信号は、上記第1入力ピンに印加され、上記第2周波数帯域の受信信号は、上記第2入力ピンに印加されることを特徴とする半導体集積回路装置。 In any one of Claims 1 thru | or 8,
A first input pin electrically connected to the first low noise amplifier;
A second input pin electrically connected to the second low noise amplifier,
The semiconductor integrated circuit device, wherein the received signal in the first frequency band is applied to the first input pin, and the received signal in the second frequency band is applied to the second input pin.
上記第1および第2入力ピンは、上記半導体チップの1つの側に配置されていることを特徴とする半導体集積回路装置。 In claim 9,
The semiconductor integrated circuit device, wherein the first and second input pins are arranged on one side of the semiconductor chip.
上記第1および第2入力ピンと、上記第1および第2接地ピンとは、上記半導体チップの同一の側に配置されていることを特徴とする半導体集積回路装置。 In claim 10,
The semiconductor integrated circuit device, wherein the first and second input pins and the first and second ground pins are disposed on the same side of the semiconductor chip.
上記第1低雑音増幅器に電気的に接続された第1入力ピンと、
上記第2低雑音増幅器に電気的に接続された第2入力ピンと、
上記第1低雑音増幅器に電気的に接続された第1出力ピンと、
上記第2低雑音増幅器に電気的に接続された第2出力ピンと
を更に具備して成り、
上記第1周波数帯域の受信信号は上記第1入力ピンに印加され、上記第2周波数帯域の受信信号は上記第2入力ピンに印加され、
上記第1低雑音増幅器を通して増幅された上記第1周波数帯域の受信信号は上記第1出力ピンから出力され、上記第2低雑音増幅器を通して増幅された上記第2周波数帯域の受信信号は上記第2出力ピンから出力されることを特徴とする半導体集積回路装置。 In any one of Claims 1 thru | or 8,
A first input pin electrically connected to the first low noise amplifier;
A second input pin electrically connected to the second low noise amplifier;
A first output pin electrically connected to the first low noise amplifier;
A second output pin electrically connected to the second low noise amplifier,
The received signal in the first frequency band is applied to the first input pin, the received signal in the second frequency band is applied to the second input pin,
The reception signal in the first frequency band amplified through the first low noise amplifier is output from the first output pin, and the reception signal in the second frequency band amplified through the second low noise amplifier is the second frequency band. A semiconductor integrated circuit device characterized by being output from an output pin.
上記第1低雑音増幅器は、上記第1接地ピンに電気的に接続されたエミッタと、上記第1入力ピンに電気的に接続されたベースと、上記第1出力ピンに電気的に接続されたコレクタとを有する第1バイポーラトランジスタを具備して成り、
上記第2低雑音増幅器は、上記第2接地ピンに電気的に接続されたエミッタと、上記第2入力ピンに電気的に接続されたベースと、上記第2出力ピンに電気的に接続されたコレクタとを有する第2バイポーラトランジスタを具備して成ることを特徴とする半導体集積回路装置。 In claim 12,
The first low noise amplifier includes an emitter electrically connected to the first ground pin, a base electrically connected to the first input pin, and an electrically connected to the first output pin. Comprising a first bipolar transistor having a collector;
The second low-noise amplifier is electrically connected to the second output pin, an emitter electrically connected to the second ground pin, a base electrically connected to the second input pin, and the second output pin. A semiconductor integrated circuit device comprising a second bipolar transistor having a collector.
上記第1および第2低雑音増幅器は更に入力ピンおよび出力ピンに電気的に接続され、上記第1および第2の接地ピンのいずれも上記入力ピンと上記出力ピンとの間に配置されていることを特徴とする半導体集積回路装置。 In claim 1,
The first and second low noise amplifiers are further electrically connected to an input pin and an output pin, and both the first and second ground pins are disposed between the input pin and the output pin. A semiconductor integrated circuit device.
上記第1および第2低雑音増幅器の各々は、上記第1および第2接地ピンのいずれか一方に電気的に接続されたエミッタと、上記入力ピンに電気的に接続されたベースと、上記出力ピンに電気的に接続されたコレクタとを有するバイポーラトランジスタを含んで成ることを特徴とする半導体集積回路装置。 In claim 14,
Each of the first and second low noise amplifiers includes an emitter electrically connected to one of the first and second ground pins, a base electrically connected to the input pin, and the output A semiconductor integrated circuit device comprising a bipolar transistor having a collector electrically connected to a pin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007101357A JP2007259464A (en) | 2007-04-09 | 2007-04-09 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007101357A JP2007259464A (en) | 2007-04-09 | 2007-04-09 | Semiconductor integrated circuit |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11107545A Division JP2000299438A (en) | 1999-04-15 | 1999-04-15 | Semiconductor integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007259464A true JP2007259464A (en) | 2007-10-04 |
Family
ID=38633137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007101357A Pending JP2007259464A (en) | 2007-04-09 | 2007-04-09 | Semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007259464A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011091345A (en) * | 2009-10-26 | 2011-05-06 | Canon Inc | Semiconductor device and printed circuit board mounted with the same |
-
2007
- 2007-04-09 JP JP2007101357A patent/JP2007259464A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011091345A (en) * | 2009-10-26 | 2011-05-06 | Canon Inc | Semiconductor device and printed circuit board mounted with the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7369817B2 (en) | Semiconductor integrated circuit | |
JP4012840B2 (en) | Semiconductor device | |
US9014655B2 (en) | Wireless communication system | |
KR100750449B1 (en) | Semiconductor device | |
KR20140007768A (en) | System and method for a low noise amplifier | |
US9979360B1 (en) | Multi baseband termination components for RF power amplifier with enhanced video bandwidth | |
KR102302911B1 (en) | Power amplifier module | |
US6169461B1 (en) | High-frequency oscillating circuit | |
JP2007259464A (en) | Semiconductor integrated circuit | |
US20070202832A1 (en) | Wireless communication system | |
JP2012104776A (en) | Semiconductor package | |
JP2004088791A (en) | Semiconductor integrated circuit | |
JP2004134506A (en) | High-frequency semiconductor device and radio communication terminal equipment | |
JPH0964646A (en) | High frequency front end circuit and semiconductor device | |
JP2006094195A (en) | Differential amplifying circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090319 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090806 |