JP2007141984A - Manufacturing method of circuit board - Google Patents

Manufacturing method of circuit board Download PDF

Info

Publication number
JP2007141984A
JP2007141984A JP2005331011A JP2005331011A JP2007141984A JP 2007141984 A JP2007141984 A JP 2007141984A JP 2005331011 A JP2005331011 A JP 2005331011A JP 2005331011 A JP2005331011 A JP 2005331011A JP 2007141984 A JP2007141984 A JP 2007141984A
Authority
JP
Japan
Prior art keywords
groove
substrate
silicon substrate
glass
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005331011A
Other languages
Japanese (ja)
Inventor
Tetsuya Fukuda
哲也 福田
Katsuya Kikuiri
勝也 菊入
Hideo Sato
秀雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2005331011A priority Critical patent/JP2007141984A/en
Publication of JP2007141984A publication Critical patent/JP2007141984A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Element Separation (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of circuit board for effectively obtaining a circuit board within a short period of time. <P>SOLUTION: A groove 13 is provided in the side of principal surface 11a of a silicon substrate 11 by forming a resist film 12 on the silicon substrate 11, and then dry-etching the silicon substrate 11 using the resist film 12 as a mask. The silicon substrate 11 is pressed to a glass substrate 14 to press the glass substrate 14 to the groove 13 in order to bond the silicon substrate 11 and glass substrate 14. The glass substrate 14 is polished to expose the silicon substrate 11. The principal surface 11b of the silicon substrate 11 is diced to form the groove 15. The silicon substrate 11 is bonded to the glass substrate by pressing the glass substrate to the groove 15 by pressing the silicon substrate 11 to the glass substrate. The silicon substrate 11 is exposed by polishing the glass substrate. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、回路基板の製造方法に関する。   The present invention relates to a circuit board manufacturing method.

マイクロマシンセンサやアクチュエータなどのマイクロデバイス用の微細なパターン形成が必要な回路基板の製造方法として、例えば特許文献１に記載されている方法がある。この方法は、図２に示すような工程により行われる。すなわち、図２（ａ）に示すシリコンウエハ１０１上にエッチング領域以外の領域にニッケル層１０２を形成してマスクとし（図２（ｂ））、シリコンウエハ１０１の露出部分を反応性イオンエッチング（ＲＩＥ）して、図２（ｃ）に示すように、溝１０３を形成してニッケル層１０２を除去する。次いで、図２（ｄ）に示すように、溝１０３に溶融したガラス１０４を流し込んで充填する。その後、図２（ｅ）に示すように、両面を研磨処理して回路基板を得る。
特開２００１−１２９８００号公報 As a method for manufacturing a circuit board that requires fine pattern formation for micro devices such as micromachine sensors and actuators, there is a method described in Patent Document 1, for example. This method is performed by a process as shown in FIG. That is, a nickel layer 102 is formed in a region other than the etching region on the silicon wafer 101 shown in FIG. 2A as a mask (FIG. 2B), and the exposed portion of the silicon wafer 101 is subjected to reactive ion etching (RIE). Then, as shown in FIG. 2C, the groove 103 is formed and the nickel layer 102 is removed. Next, as shown in FIG. 2D, molten glass 104 is poured into the groove 103 and filled. Then, as shown in FIG.2 (e), both surfaces are grind | polished and a circuit board is obtained.
JP 2001-129800 A

しかしながら、上記特許文献１に記載されている方法においては、厚さ約１ｍｍのシリコンウエハに対して半分以上をＲＩＥで溝形成するので、非常に時間がかかり生産性が非常に悪いという問題がある。   However, in the method described in Patent Document 1, more than half of the silicon wafer having a thickness of about 1 mm is formed by RIE, so that there is a problem that it takes a very long time and productivity is very poor. .

本発明はかかる点に鑑みてなされたものであり、短時間で効率良く回路基板を得ることができる回路基板の製造方法を提供することを目的とする。   This invention is made | formed in view of this point, and it aims at providing the manufacturing method of the circuit board which can obtain a circuit board efficiently in a short time.

本発明の回路基板の製造方法は、一対の主面を有する基板の一方の主面側からドライエッチングを施して第１溝を形成する工程と、前記一方の主面側の前記第１溝に、前記基板を構成する材料と異なる材料を埋め込む工程と、前記基板の他方の主面側からダイシングを行って前記層に達する第２溝を形成する工程と、前記第１溝に埋め込んだ材料と略同じ材料を前記第２溝に埋め込む工程と、を具備することを特徴とする。   The method of manufacturing a circuit board according to the present invention includes a step of dry etching from one main surface side of a substrate having a pair of main surfaces to form a first groove, and a step of forming the first groove on the one main surface side. A step of embedding a material different from the material constituting the substrate, a step of dicing from the other main surface side of the substrate to form a second groove reaching the layer, and a material embedded in the first groove And embedding substantially the same material in the second groove.

この方法によれば、基板に貫通部材を埋め込む際に、ドライエッチングとダイシングを用いて基板に貫通部材を構成する材料を埋め込んでいる。処理時間の短いダイシングを用いることにより、相対的に時間がかかるドライエッチングの時間を短縮することができ、その結果効率良く回路基板を製造することができる。   According to this method, when the penetrating member is embedded in the substrate, the material constituting the penetrating member is embedded in the substrate using dry etching and dicing. By using dicing with a short processing time, it is possible to shorten the time for dry etching, which takes a relatively long time, and as a result, a circuit board can be manufactured efficiently.

本発明の回路基板の製造方法においては、前記第１溝の深さを前記第２溝の深さよりも浅くすることが好ましい。   In the circuit board manufacturing method of the present invention, it is preferable that the depth of the first groove is shallower than the depth of the second groove.

本発明の回路基板の製造方法においては、前記基板がシリコン基板であり、前記第１及び第２溝に埋め込む材料がガラスであることが好ましい。   In the circuit board manufacturing method of the present invention, it is preferable that the substrate is a silicon substrate and the material embedded in the first and second grooves is glass.

本発明の回路基板の製造方法においては、前記溝を埋め込む工程は、前記シリコン基板の一方の主面側にガラス基板を当接させて、前記シリコン基板を前記ガラス基板に加熱下で押圧して、前記溝にガラスを充填させる工程と、前記シリコン基板が露出するまでガラス基板を研磨する工程と、を有することが好ましい。   In the method of manufacturing a circuit board according to the present invention, the step of embedding the groove includes bringing a glass substrate into contact with one main surface side of the silicon substrate and pressing the silicon substrate against the glass substrate under heating. Preferably, the method includes a step of filling the groove with glass and a step of polishing the glass substrate until the silicon substrate is exposed.

本発明の回路基板の製造方法においては、前記ガラス基板と前記シリコン基板とを陽極接合することが好ましい。この方法によれば、ガラス基板とシリコン基板との間の密着性を向上させることができる。   In the circuit board manufacturing method of the present invention, it is preferable that the glass substrate and the silicon substrate are anodically bonded. According to this method, the adhesion between the glass substrate and the silicon substrate can be improved.

本発明によれば、一対の主面を有する基板の一方の主面側からドライエッチングを施して第１溝を形成する工程と、前記一方の主面側の前記第１溝に、前記基板を構成する材料と異なる材料を埋め込む工程と、前記基板の他方の主面側からダイシングを行って前記層に達する第２溝を形成する工程と、前記第１溝に埋め込んだ材料と略同じ材料を前記第２溝に埋め込む工程と、を具備するので、短時間で効率良く回路基板を得ることができる回路基板の製造方法を提供することができる。   According to the present invention, the first groove is formed by dry etching from one main surface side of the substrate having a pair of main surfaces, and the substrate is placed in the first groove on the one main surface side. A step of embedding a material different from the constituent material, a step of dicing from the other main surface side of the substrate to form a second groove reaching the layer, and a material substantially the same as the material embedded in the first groove. And the step of embedding in the second groove, it is possible to provide a circuit board manufacturing method capable of efficiently obtaining a circuit board in a short time.

以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
本発明に係る回路基板の製造方法においては、一対の主面を有する基板の一方の主面側からドライエッチングを施して第１溝を形成し、前記一方の主面側の前記第１溝に、前記基板を構成する材料と異なる材料を埋め込み、前記基板の他方の主面側からダイシングを行って前記層に達する第２溝を形成し、前記第１溝に埋め込んだ材料と略同じ材料を前記第２溝に埋め込んで回路基板を得る。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
In the method for manufacturing a circuit board according to the present invention, dry etching is performed from one main surface side of a substrate having a pair of main surfaces to form a first groove, and the first groove on the one main surface side is formed. A material different from the material constituting the substrate is buried, dicing is performed from the other main surface side of the substrate to form a second groove reaching the layer, and substantially the same material as the material buried in the first groove is formed. A circuit board is obtained by embedding in the second groove.

基板については、シリコン基板であることが好ましく。第１及び第２溝に埋め込む材料については、ガラスであることが好ましい。ここでは、基板がシリコン基板であり、溝に埋め込む材料がパイレックス（登録商標）ガラスである場合について説明する。この回路基板は図１（ｆ）に示すような構成を有する。   The substrate is preferably a silicon substrate. The material embedded in the first and second grooves is preferably glass. Here, a case where the substrate is a silicon substrate and the material embedded in the groove is Pyrex (registered trademark) glass will be described. This circuit board has a configuration as shown in FIG.

図１（ｆ）中１１はシリコン基板を示す。シリコン基板１１は、相互に対向する一対の主面１１ａ，１１ｂを有する。このシリコン基板１１には、貫通部材が埋め込まれている。この貫通部材は、シリコン基板１１の主面１１ａ側から埋め込まれたガラス１４ａと、シリコン基板１１の主面１１ｂ側から埋め込まれたガラス１６とで構成されている。ガラス１４ａとガラス１６とは、シリコン基板１１内で当接している。   In FIG. 1 (f), reference numeral 11 denotes a silicon substrate. The silicon substrate 11 has a pair of main surfaces 11a and 11b facing each other. A penetrating member is embedded in the silicon substrate 11. This penetrating member is composed of glass 14 a embedded from the main surface 11 a side of the silicon substrate 11 and glass 16 embedded from the main surface 11 b side of the silicon substrate 11. The glass 14 a and the glass 16 are in contact with each other in the silicon substrate 11.

シリコン基板１１の主面１１ａ及び／又は１１ｂ側から形成した溝にガラス１４ａ，１６を埋め込む場合、シリコン基板１１の主面にガラス基板を当接させて、シリコン基板１１をガラス基板に加熱下で押圧して、溝にガラスを充填させ、その後シリコン基板１１が露出するまでガラス基板を研磨する。なお、研磨処理においては、例えば研削処理を施して厚さを薄くした後に、ラッピング処理を施して表面を鏡面仕上げする。   When the glasses 14a and 16 are embedded in the grooves formed from the main surface 11a and / or 11b side of the silicon substrate 11, the glass substrate is brought into contact with the main surface of the silicon substrate 11, and the silicon substrate 11 is heated on the glass substrate. The glass substrate is polished by pressing until the groove is filled with glass, and then the silicon substrate 11 is exposed. In the polishing process, for example, a grinding process is performed to reduce the thickness, and then a lapping process is performed to mirror-finish the surface.

また、この場合、ガラス基板とシリコン基板１１とを陽極接合することが好ましい。これにより、ガラスとシリコンとの間の界面における密着性が向上する。ここで、陽極接合処理とは、所定の温度（例えば４００℃以下）で所定の電圧（例えば３００Ｖ〜１ｋＶ）を印加することにより、シリコンとガラスとの間に大きな静電引力が発生して、接触したガラス−シリコン界面で酸素を介した化学結合を形成させる、もしくは、酸素の放出による共有結合を形成させる処理をいう。この界面での共有結合は、シリコンのＳｉ原子とガラスに含まれるＳｉ原子との間のＳｉ−Ｓｉ結合又はＳｉ−Ｏ結合である。したがって、このＳｉ−Ｓｉ結合又はＳｉ−Ｏ結合により、シリコンとガラスとが強固に接合して、両者間の界面で非常に高い密着性を発揮する。このような陽極接合を効率良く行うために、ガラス基板１１のガラス材料としては、ナトリウムなどのアルカリ金属を含むガラス材料（例えばパイレックス（登録商標）ガラス）であることが好ましい。   In this case, the glass substrate and the silicon substrate 11 are preferably anodic bonded. Thereby, the adhesiveness in the interface between glass and silicon improves. Here, the anodic bonding treatment is performed by applying a predetermined voltage (for example, 300 V to 1 kV) at a predetermined temperature (for example, 400 ° C. or lower), thereby generating a large electrostatic attraction between silicon and glass, This refers to a process of forming a chemical bond via oxygen at the glass-silicon interface in contact or forming a covalent bond by releasing oxygen. The covalent bond at this interface is a Si—Si bond or a Si—O bond between the Si atom of silicon and the Si atom contained in the glass. Therefore, silicon and glass are firmly bonded by this Si—Si bond or Si—O bond, and very high adhesion is exhibited at the interface between the two. In order to perform such anodic bonding efficiently, the glass material of the glass substrate 11 is preferably a glass material containing an alkali metal such as sodium (for example, Pyrex (registered trademark) glass).

シリコン基板１１に施すドライエッチングとしては、例えば反応性イオンエッチングなどを用いることができる。ドライエッチングして形成する溝の深さは、処理時間などを考慮すると、約１００μｍ程度であることが好ましい。また、ダイシングについては、通常用いられる装置や研削液を用い、通常の条件で行われる。なお、ダイシングにおいて、ダイシング加工する幅はダイシングブレードの幅を選択することにより調整する。   As dry etching performed on the silicon substrate 11, for example, reactive ion etching or the like can be used. The depth of the groove formed by dry etching is preferably about 100 μm in consideration of processing time and the like. Moreover, about dicing, it uses a normally used apparatus and grinding fluid, and is performed on normal conditions. In dicing, the dicing width is adjusted by selecting the width of the dicing blade.

本発明に係る方法においては、シリコン基板に貫通部材を埋め込む際に、ドライエッチングとダイシングを用いてシリコン基板に貫通部材を構成する材料を埋め込んでいる。処理時間の短いダイシングを用いることにより、相対的に時間がかかるドライエッチングの時間を短縮することができ、その結果効率良く回路基板を製造することができる。さらに、ドライエッチングで形成する溝の深さをダイシングで形成する溝の深さよりも浅くする、すなわち、主面１１ａ側の第１溝の深さを主面１１ｂ側の第２溝の深さよりも浅くすることにより、処理時間の短いダイシングで形成する溝の深さを深くすることができ、より効率良く回路基板を製造することができる。   In the method according to the present invention, when the penetrating member is embedded in the silicon substrate, the material constituting the penetrating member is embedded in the silicon substrate using dry etching and dicing. By using dicing with a short processing time, it is possible to shorten the time for dry etching, which takes a relatively long time, and as a result, a circuit board can be manufactured efficiently. Furthermore, the depth of the groove formed by dry etching is made shallower than the depth of the groove formed by dicing, that is, the depth of the first groove on the main surface 11a side is made larger than the depth of the second groove on the main surface 11b side. By making it shallow, the depth of the groove formed by dicing with a short processing time can be increased, and a circuit board can be manufactured more efficiently.

図１（ａ）〜（ｆ）は、本発明の実施の形態に係る回路基板の製造方法を説明するための断面図である。   1A to 1F are cross-sectional views for explaining a circuit board manufacturing method according to an embodiment of the present invention.

図１（ａ）に示すように、このシリコン基板１１の一方の主面１１ａ上にレジスト膜１２を形成し、溝部形成領域以外の領域にレジスト膜１２が残るように、そのレジスト膜１２をパターニング（フォトリソグラフィー）し、そのレジスト膜１２をマスクとしてシリコン基板１１をＲＩＥなどによりドライエッチングし、その後残存したレジスト膜１２を除去する。このようにして、図１（ｂ）に示すように、シリコン基板１１の主面１１ａ側に第１溝である溝部１３を設ける。   As shown in FIG. 1A, a resist film 12 is formed on one main surface 11a of the silicon substrate 11, and the resist film 12 is patterned so that the resist film 12 remains in a region other than the groove forming region. (Photolithography), using the resist film 12 as a mask, the silicon substrate 11 is dry-etched by RIE or the like, and then the remaining resist film 12 is removed. In this way, as shown in FIG. 1B, the groove portion 13 that is the first groove is provided on the main surface 11 a side of the silicon substrate 11.

次いで、溝部１３を形成したシリコン基板１１上に、溝部１３がガラス基板１４と当接するようにしてガラス基板１４を置く。さらに、真空下で、このシリコン基板１１及びガラス基板１４を加熱し、シリコン基板１１をガラス基板１４に押圧して溝部１３にガラス基板１４を押し込んで、図１（ｃ）に示すように、シリコン基板１１とガラス基板１４とを接合する。このときの温度は、シリコンの融点以下であって、ガラスが変形可能である温度（例えば、ガラスの軟化点温度以下）が好ましい。例えば加熱温度は約８００℃である。これにより、ガラス基板１４のガラスが溶融してシリコン基板１１の溝部１３に流れ込んで溝部１３を充填する。   Next, the glass substrate 14 is placed on the silicon substrate 11 with the groove 13 formed so that the groove 13 abuts on the glass substrate 14. Further, the silicon substrate 11 and the glass substrate 14 are heated under vacuum, the silicon substrate 11 is pressed against the glass substrate 14, and the glass substrate 14 is pushed into the groove portion 13. As shown in FIG. The substrate 11 and the glass substrate 14 are bonded. The temperature at this time is not higher than the melting point of silicon and is preferably a temperature at which the glass can be deformed (for example, not higher than the softening point temperature of the glass). For example, the heating temperature is about 800 ° C. As a result, the glass of the glass substrate 14 melts and flows into the groove 13 of the silicon substrate 11 to fill the groove 13.

さらに、シリコン基板１１とガラス基板１４との界面での密着性をより高めるために、陽極接合処理をすることが好ましい。この場合、シリコン基板１１及びガラス基板１４にそれぞれ電極をつけて、約４００℃以下の加熱下で約３００Ｖ〜１ｋＶの電圧を印加することにより行う。これにより両者の界面での密着性がより高くなる。   Furthermore, in order to further improve the adhesion at the interface between the silicon substrate 11 and the glass substrate 14, it is preferable to perform an anodic bonding treatment. In this case, an electrode is attached to each of the silicon substrate 11 and the glass substrate 14 and a voltage of about 300 V to 1 kV is applied under heating at about 400 ° C. or lower. Thereby, the adhesiveness at the interface between the two becomes higher.

次いで、図１（ｄ）に示すように、ガラス基板１４のシリコン基板１１と反対側を研磨処理して、シリコン基板１１を露出させる。これにより、溝部１３にガラス１４ａが埋め込まれた構造となる。次いで、図１（ｅ）に示すように、シリコン基板１１の主面１１ｂ側をダイシングして溝部１５を形成する。なお、ダイシングを開始する前に、ダイシング用のアライメントマークを形成しておくことが望ましい。このようなダイシングによって、溝部１５においてガラス１４ａを露出させる。すなわち、ガラス１４ａの位置までダイシングして溝部１５を形成する。   Next, as shown in FIG. 1D, the opposite side of the glass substrate 14 from the silicon substrate 11 is polished to expose the silicon substrate 11. Thereby, it becomes the structure where the glass 14a was embedded in the groove part 13. FIG. Next, as shown in FIG. 1 (e), the main surface 11 b side of the silicon substrate 11 is diced to form the groove 15. It is desirable to form an alignment mark for dicing before starting dicing. The glass 14a is exposed in the groove 15 by such dicing. That is, the groove portion 15 is formed by dicing to the position of the glass 14a.

次いで、溝部１５を形成したシリコン基板１１上に、溝部１５がガラス基板と当接するようにしてガラス基板を置く。さらに、真空下で、このシリコン基板１１及びガラス基板を加熱し、シリコン基板１１をガラス基板に押圧して溝部１５にガラス基板を押し込んで、シリコン基板１１とガラス基板とを接合する。このときの温度は、シリコンの融点以下であって、ガラスが変形可能である温度（例えば、ガラスの軟化点温度以下）が好ましい。例えば加熱温度は約８００℃である。これにより、ガラス基板のガラスが溶融してシリコン基板１１の溝部１５に流れ込んで溝部１５を充填する。   Next, the glass substrate is placed on the silicon substrate 11 with the groove 15 formed so that the groove 15 abuts on the glass substrate. Further, the silicon substrate 11 and the glass substrate are heated under vacuum, the silicon substrate 11 is pressed against the glass substrate, and the glass substrate is pressed into the groove portion 15 to join the silicon substrate 11 and the glass substrate. The temperature at this time is not higher than the melting point of silicon and is preferably a temperature at which the glass can be deformed (for example, not higher than the softening point temperature of the glass). For example, the heating temperature is about 800 ° C. As a result, the glass of the glass substrate melts and flows into the groove 15 of the silicon substrate 11 to fill the groove 15.

さらに、シリコン基板１１とガラス基板との界面での密着性をより高めるために、上記と同様に陽極接合処理をすることが好ましい。この場合、シリコン基板１１及びガラス基板にそれぞれ電極をつけて、約４００℃以下の加熱下で約３００Ｖ〜１ｋＶの電圧を印加することにより行う。これにより両者の界面での密着性がより高くなる。   Furthermore, in order to further improve the adhesion at the interface between the silicon substrate 11 and the glass substrate, it is preferable to perform an anodic bonding treatment in the same manner as described above. In this case, electrodes are attached to the silicon substrate 11 and the glass substrate, respectively, and a voltage of about 300 V to 1 kV is applied under heating at about 400 ° C. or lower. Thereby, the adhesiveness at the interface between the two becomes higher.

次いで、図１（ｆ）に示すように、ガラス基板のシリコン基板１１と反対側を研磨処理して、シリコン基板１１を露出させる。これにより、溝部１５にガラス１６が埋め込まれた構造となる。したがって、シリコン基板１１の溝部１３にガラス１４ａが埋め込まれ、シリコン基板１１の溝部１５にガラス１６が埋め込まれて、ガラス１４ａとガラス１６とがシリコン基板１１内で当接し、貫通部材を構成している。このようにして、回路基板を製造することができる。   Next, as shown in FIG. 1 (f), the opposite side of the glass substrate from the silicon substrate 11 is polished to expose the silicon substrate 11. As a result, the glass 16 is embedded in the groove 15. Therefore, the glass 14a is embedded in the groove 13 of the silicon substrate 11, the glass 16 is embedded in the groove 15 of the silicon substrate 11, and the glass 14a and the glass 16 come into contact with each other in the silicon substrate 11 to form a penetrating member. Yes. In this way, a circuit board can be manufactured.

このような回路基板の製造方法においては、シリコン基板にガラスを埋め込む際に、ドライエッチングとダイシングを用いてシリコン基板にガラスを埋め込んでいる。処理時間の短いダイシングを用いることにより、微細なパターン形成には有効だが相対的に時間がかかるドライエッチングの時間を短縮することができ、その結果効率良く微細なパターンを有する回路基板を製造することができる。   In such a circuit board manufacturing method, when glass is embedded in a silicon substrate, glass is embedded in the silicon substrate using dry etching and dicing. By using dicing with a short processing time, the dry etching time that is effective for forming a fine pattern but takes a relatively long time can be reduced. As a result, a circuit board having a fine pattern can be efficiently manufactured. Can do.

本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。例えば、上記実施の形態で説明した数値や材質については特に制限はない。また、上記実施の形態で説明したプロセスについてはこれに限定されず、工程間の適宜順序を変えて実施しても良い。例えば、上記実施の形態においては、シリコン基板とガラス基板との間で陽極接合した場合について説明しているが、本発明においては陽極接合をせずに接合しても良い。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更することが可能である。   The present invention is not limited to the embodiment described above, and can be implemented with various modifications. For example, the numerical values and materials described in the above embodiments are not particularly limited. Further, the process described in the above embodiment is not limited to this, and the process may be performed by changing the order as appropriate. For example, although the case where anodic bonding is performed between a silicon substrate and a glass substrate has been described in the above embodiment, bonding may be performed without performing anodic bonding in the present invention. Other modifications may be made as appropriate without departing from the scope of the object of the present invention.

本発明は、マイクロマシンセンサ、アクチュエータ、静電容量型圧力センサなどのマイクロデバイスに適用することができる。   The present invention can be applied to micro devices such as micro machine sensors, actuators, and capacitive pressure sensors.

（ａ）〜（ｆ）は、本発明の実施の形態に係る回路基板の製造方法を説明するための断面図である。(A)-(f) is sectional drawing for demonstrating the manufacturing method of the circuit board based on Embodiment of this invention. （ａ）〜（ｅ）は、従来の回路基板の製造方法を説明するための図である。(A)-(e) is a figure for demonstrating the manufacturing method of the conventional circuit board.

符号の説明Explanation of symbols

１１ シリコン基板
１１ａ，１１ｂ 主面
１２ レジスト膜
１３，１５ 溝部
１４ ガラス基板
１４ａ，１６ ガラス DESCRIPTION OF SYMBOLS 11 Silicon substrate 11a, 11b Main surface 12 Resist film 13, 15 Groove part 14 Glass substrate 14a, 16 Glass

Claims (5)

一対の主面を有する基板の一方の主面側からドライエッチングを施して第１溝を形成する工程と、前記一方の主面側の前記第１溝に、前記基板を構成する材料と異なる材料を埋め込む工程と、前記基板の他方の主面側からダイシングを行って前記層に達する第２溝を形成する工程と、前記第１溝に埋め込んだ材料と略同じ材料を前記第２溝に埋め込む工程と、を具備することを特徴とする回路基板の製造方法。   Forming a first groove by dry etching from one main surface side of a substrate having a pair of main surfaces; and a material different from a material constituting the substrate in the first groove on the one main surface side A step of forming a second groove reaching the layer by dicing from the other main surface side of the substrate, and a material substantially the same as the material embedded in the first groove is embedded in the second groove. And a process for producing a circuit board comprising the steps of: 前記第１溝の深さを前記第２溝の深さよりも浅くすることを特徴とする請求項１記載の回路基板の製造方法。   2. The method of manufacturing a circuit board according to claim 1, wherein the depth of the first groove is made shallower than the depth of the second groove. 前記基板がシリコン基板であり、前記第１及び第２溝に埋め込む材料がガラスであることを特徴とする請求項１又は請求項２記載の回路基板の製造方法。   3. The method of manufacturing a circuit board according to claim 1, wherein the substrate is a silicon substrate, and the material embedded in the first and second grooves is glass. 前記溝を埋め込む工程は、前記シリコン基板の一方の主面側にガラス基板を当接させて、前記シリコン基板を前記ガラス基板に加熱下で押圧して、前記溝にガラスを充填させる工程と、前記シリコン基板が露出するまでガラス基板を研磨する工程と、を有することを特徴とする請求項３記載の回路基板の製造方法。   The step of embedding the groove includes a step of bringing a glass substrate into contact with one main surface side of the silicon substrate, pressing the silicon substrate against the glass substrate under heating, and filling the groove with glass; The method of manufacturing a circuit board according to claim 3, further comprising a step of polishing the glass substrate until the silicon substrate is exposed. 前記ガラス基板と前記シリコン基板とを陽極接合することを特徴とする請求項２又は請求項４記載の回路基板の製造方法。   5. The method of manufacturing a circuit board according to claim 2, wherein the glass substrate and the silicon substrate are anodically bonded.
JP2005331011A 2005-11-16 2005-11-16 Manufacturing method of circuit board Withdrawn JP2007141984A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005331011A JP2007141984A (en) 2005-11-16 2005-11-16 Manufacturing method of circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005331011A JP2007141984A (en) 2005-11-16 2005-11-16 Manufacturing method of circuit board

Publications (1)

Publication Number Publication Date
JP2007141984A true JP2007141984A (en) 2007-06-07

Family

ID=38204530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005331011A Withdrawn JP2007141984A (en) 2005-11-16 2005-11-16 Manufacturing method of circuit board

Country Status (1)

Country Link
JP (1) JP2007141984A (en)

Similar Documents

Publication Publication Date Title
US7364930B2 (en) Method for producing micromechanical and micro-optic components consisting of glass-type materials
JP4585426B2 (en) Capacitive pressure sensor
JP4800593B2 (en) Manufacturing method of heterogeneous structure
JP4528124B2 (en) Planar substrate structuring method, planar substrate manufacturing method, method of electrically contacting parts
JP4480939B2 (en) Method for structuring a flat substrate made of a glass-based material
US9981844B2 (en) Method of manufacturing semiconductor device with glass pieces
JP5195074B2 (en) Mold
TW201741232A (en) MEMS gap control structures
US8288841B2 (en) Handle wafer having viewing windows
CN104249992B (en) Alignment methods between wafer and wafer
JP2008039593A (en) Capacitance type acceleration sensor
JP2007141984A (en) Manufacturing method of circuit board
JP4515207B2 (en) Mold manufacturing method and parts manufactured using the mold
JP2007127440A (en) Capacitive pressure sensor
JP5319910B2 (en) Method of embedding conductive pattern, method of manufacturing laminated substrate, and method of manufacturing fine channel structure
JP5089107B2 (en) Manufacturing method of fine parts
JP2005039078A (en) Wafer substrate for sheet substrate structure formation, method for manufacturing the same, and method for manufacturing mems element
JP7242220B2 (en) Bonded wafer, manufacturing method thereof, and through-hole forming method
JP2007163456A (en) Capacitive pressure sensor
JP2009160673A (en) Manufacturing method of micro device
JP2017030258A (en) Method of processing silicon substrate
JP2011114282A (en) Soi substrate and method of manufacturing the same
JP2001007005A (en) Aperture for electron beam lithography, mask holder, and electron beam exposure mask using them
JP2007155542A (en) Capacitive pressure sensor
JP2006047300A (en) Glass substrate and electrostatic capacity type pressure sensor using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070926

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD03 Notification of appointment of power of attorney

Effective date: 20090415

Free format text: JAPANESE INTERMEDIATE CODE: A7423

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090709