JP2005039078A - Wafer substrate for sheet substrate structure formation, method for manufacturing the same, and method for manufacturing mems element - Google Patents

Wafer substrate for sheet substrate structure formation, method for manufacturing the same, and method for manufacturing mems element Download PDF

Info

Publication number
JP2005039078A
JP2005039078A JP2003275035A JP2003275035A JP2005039078A JP 2005039078 A JP2005039078 A JP 2005039078A JP 2003275035 A JP2003275035 A JP 2003275035A JP 2003275035 A JP2003275035 A JP 2003275035A JP 2005039078 A JP2005039078 A JP 2005039078A
Authority
JP
Japan
Prior art keywords
substrate
wafer
thin
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003275035A
Other languages
Japanese (ja)
Inventor
Masaki Esashi
正喜 江刺
Takashi Abe
隆 安部
Kouka Ri
興華 李
Masaru Miyazaki
勝 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mems Core Co Ltd
Original Assignee
Mems Core Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mems Core Co Ltd filed Critical Mems Core Co Ltd
Priority to JP2003275035A priority Critical patent/JP2005039078A/en
Publication of JP2005039078A publication Critical patent/JP2005039078A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wafer substrate for sheet substrate structure formation having a feed through structure suitable for a large aperture wafer process, a method for manufacturing the wafer substrate, and a method for manufacturing an MEMS(Micro-Electro-Mechanical-Systems) element. <P>SOLUTION: This substrate to be used for a wafer process is structured by integrally adhering a main body substrate wafer through an adhesive layer to an auxiliary supporting substrate wafer, and the surface side of the main body substrate wafer is formed with holes and areas where the holes are buried with conductive materials, and the wafer substrate is used for thinning as a wafer substrate for sheet substrate structure formation having a feed through area. This substrate wafer is adhered to another substrate wafer so that an element can be formed in a wafer level. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は大口径ウエーハ対応プロセスに適する、貼り合せ構造の薄板基板およびこの薄型基板を用いた素子の製造方法に関する。 The present invention relates to a thin plate substrate having a bonded structure suitable for a process for handling large-diameter wafers, and a device manufacturing method using the thin substrate.

ウエーハ基板上にMEMS(Micro-Electro-Mechanical-Systems)素子を一括形成する製造方法では、通常、シリコン基板を用いた半導体素子や集積回路の製造方法に比べて立体構造を構築する必要があるため、特殊な技術が利用されている。例えば、MEMSでは基板材料としてシリコンのほかに金属、ガラス、樹脂などを用いて、これらに深い段差や貫通孔を形成する技術を使い、同種あるいは異種ウエーハ基板を接合する技術などを組み合わせて素子を作成している。 In a manufacturing method in which MEMS (Micro-Electro-Mechanical-Systems) elements are collectively formed on a wafer substrate, it is usually necessary to construct a three-dimensional structure as compared with a semiconductor element or integrated circuit manufacturing method using a silicon substrate. Special techniques are used. For example, MEMS uses metal, glass, resin, etc. in addition to silicon as a substrate material, and uses technology to form deep steps and through holes in these, combining elements of the same type or different types of wafer substrates, and so on. Creating.

また、MEMSではウエーハ状態で気密封止やパッケージングされた素子構造(ウエーハプロセス・パッケージングと呼ぶ)が構築できるので、素子を低コスト化できる大きな利点があるためこのための実用化開発が盛んに行われている。この技術は例えば「マイクロマシーニングとマイクロメカトロニクス」、培風館(1992年6月発行)59ページに記載されている。ウエーハプロセス・パッケージングでは、基本的な技術として、ガラス基板にフィードスルー構造を形成するために基板ウエーハに対して高精度な貫通孔を高速で加工する技術、上記貫通孔を導電材料で高精度に埋込む技術、および製造工程の途中でシリコンやガラス基板ウエーハを薄板に加工してこれにパターンを形成する技術、あるいはガラスとシリコンの薄板基板を陽極接合や熱圧着により接合する技術など多種類にわたる高度な技術が要求される。上記の製造技術で問題となる点は、ウエーハプロセスにおける取り扱いでウエーハが割れないように機械強度を確保するよう、基板ウエーハが大口径になるほど厚い基板ウエーハを使う必要があり、このウエーハにフィードスルー用貫通孔を形成する工程では、貫通孔を加工する時間が長くなること、加工孔の寸法が大きくなってフィードスルーを高密度化できないこと、貫通孔が深いので導電材が埋込み難く、作業時間が長くなること、などの欠点が顕在化し、MEMSでは大口径の基板ウエーハを用いてもシリコン・LSIのように大量生産によるコスト低減の効果が十分に得られない問題があった。 In addition, since MEMS can construct a device structure (called wafer process packaging) that is hermetically sealed or packaged in a wafer state, there is a great advantage in reducing the cost of the device. Has been done. This technique is described in, for example, “Micromachining and Micromechatronics”, page 59 of Baifukan (issued in June 1992). In wafer process packaging, as a basic technology, a high-precision through-hole processing technology is formed on a substrate wafer to form a feed-through structure on a glass substrate. A variety of technologies, including technology for embedding in silicon, processing a silicon or glass substrate wafer into a thin plate during the manufacturing process, and forming a pattern on the thin plate substrate of glass and silicon by anodic bonding or thermocompression bonding Advanced technology is required. The problem with the above manufacturing technology is that it is necessary to use a substrate wafer that is thicker as the substrate wafer becomes larger in order to ensure mechanical strength so that the wafer does not break during handling in the wafer process. In the process of forming the through-hole for use, the processing time of the through-hole becomes long, the size of the processing hole becomes large and the feedthrough cannot be densified, and the conductive material is difficult to embed because the through-hole is deep, working time However, MEMS has a problem that the effect of cost reduction by mass production cannot be obtained sufficiently even when a large-diameter substrate wafer is used, as in the case of silicon LSI.

基板ウエーハを可能な限り薄板にした場合は、製造工程の取り扱いで基板が割れる確率が高くなり、歩留りの低下が避けられない問題があった。このようにMEMSの製造工程では基板の厚さは素子性能に関係するばかりでなく、製造コストを決める重要な要因である。例えば6インチの大口径ウエーハの製造工程では約500μm以下の厚さの基板ウエーハでは通常の取り扱いが困難になるという問題があった。
「江刺正喜、他著、マイクロマシーニングとマイクロメカトロニクス、培風館、1992年、p.59」
When the substrate wafer is made as thin as possible, there is a high probability that the substrate will break during handling of the manufacturing process, and a decrease in yield is unavoidable. Thus, in the MEMS manufacturing process, the thickness of the substrate is not only related to the element performance, but is also an important factor that determines the manufacturing cost. For example, in the manufacturing process of a 6-inch large-diameter wafer, there is a problem that normal handling becomes difficult for a substrate wafer having a thickness of about 500 μm or less.
“Masaki Esashi, et al., Micromachining and Micromechatronics, Baifukan, 1992, p. 59”

本発明はMEMS素子の構造において、フィードスルー用基板の厚さを必要最小限に薄くすることができる製造工程を提供することである。本発明で解決しようとする課題は、(1)補助支持基板を持つ薄板フィードスルー基板の製造方法を提供する、(2)補助支持基板を持つ薄板フィードスルー基板が製造工程中の処理温度で、少なくとも400℃に耐えるものを提供する、(3)製造工程の終わりに、補助支持基板の除去を確実にかつ迅速におこなう方法を提供する、ことである。 An object of the present invention is to provide a manufacturing process capable of reducing the thickness of a feedthrough substrate to a necessary minimum in the structure of a MEMS element. The problems to be solved by the present invention include (1) providing a method for manufacturing a thin plate feedthrough substrate having an auxiliary support substrate, and (2) a thin plate feedthrough substrate having an auxiliary support substrate at a processing temperature during the manufacturing process. (3) To provide a method for reliably and quickly removing the auxiliary support substrate at the end of the manufacturing process.

上記、課題に対して本発明の基本とすることは、補助支持基板に接着して貼り合せて一体化した本体基板からフィードスルー構造を有する薄板基板を得ることを特徴とする。本発明の補助支持基板を使って接合したウエーハは製造プロセスの温度に耐えるよう、接着剤にポリイミドの高耐熱性材料を用いることを特徴とする。また接合したウエーハの主要部の部材を製造工程で劣化させることなく補助支持基板から容易に除去できるよう、過酸化水素を基本としたウエットエッチングで溶解するゲルマニウム層を挿入していることを特徴とする。これによってフィードスルーをもつ基板の厚さを必要最小限に薄くすることができる製造工程を提供することである。 The basis of the present invention for the above-described problems is characterized in that a thin plate substrate having a feed-through structure is obtained from a main substrate bonded and bonded to an auxiliary support substrate. A wafer bonded using the auxiliary support substrate of the present invention is characterized by using a high heat-resistant material of polyimide as an adhesive so as to withstand the temperature of the manufacturing process. In addition, a germanium layer that is dissolved by wet etching based on hydrogen peroxide is inserted so that the main parts of the bonded wafer can be easily removed from the auxiliary support substrate without deterioration in the manufacturing process. To do. Accordingly, it is an object of the present invention to provide a manufacturing process capable of reducing the thickness of a substrate having a feedthrough to the minimum necessary.

また、ウエーハプロセスで使われる基板において、本体基板ウエーハと補助支持基板ウエーハを接着層により貼り合せて一体化した構造であって、本体基板ウエーハには表面側に孔を持ち、導電材料を埋め込んだ領域を持つことを特徴とした薄板基板構造形成用ウエーハ基板を提供することである。 In addition, the substrate used in the wafer process has a structure in which the main substrate wafer and the auxiliary support substrate wafer are bonded and integrated by an adhesive layer, and the main substrate wafer has holes on the surface side and is embedded with a conductive material. It is an object to provide a wafer substrate for forming a thin plate substrate structure characterized by having a region.

フィードスルーをもつ基板の材料は、パイレックスガラス、石英ガラスや樹脂などの絶縁体の他にシリコン、GaAsなどの半導体結晶や、Al、Tiなどの金属板やこれらの複合体が好ましい。 The material of the substrate having a feedthrough is preferably a semiconductor crystal such as silicon or GaAs, a metal plate such as Al or Ti, or a composite thereof, in addition to an insulator such as pyrex glass, quartz glass or resin.

本発明のウエーハプロセス用薄板基板構造は、孔加工され、これに導電材料が埋め込まれた本体基板ウエーハを薄板化し、フィードスルー構造体を有する薄板基板構造形成用ウエーハ基板を提供するものである。 The thin plate substrate structure for a wafer process of the present invention provides a thin plate substrate structure forming wafer substrate having a feed-through structure by thinning a main substrate wafer having a hole processed and embedded with a conductive material.

ウエーハプロセスで使われる基板であって、上記記載のフィードスルー構造体を有する薄板基板構造形成用ウエーハ基板を少なくとも1種類使って、ウエーハプロセスにおいて重ね合わせた素子構造基板ウエーハを形成し、これを各素子に分割することによってMEMS素子や半導体素子が得られるものであることを特徴とした薄板基板構造形成用ウエーハ基板を提供するものである。   At least one type of thin substrate structure forming wafer substrate having a feedthrough structure described above is used in a wafer process to form an element structure substrate wafer superposed in a wafer process. The present invention provides a wafer substrate for forming a thin plate substrate structure, wherein a MEMS element or a semiconductor element can be obtained by dividing the element.

本体基板ウエーハに表面から孔を形成する工程と、これに導電材料を埋め込んだ領域を形成する工程と、このウエーハ基板と補助支持基板ウエーハを接着層により貼り合わせて一体化する工程と、このウエーハ基板の裏面を削って上記導電材料を露出させる工程と、を基本として製作されることを特徴とした薄板基板構造形成用ウエーハ基板の製造方法を提供するものである。   A step of forming holes in the main substrate wafer from the surface, a step of forming a region in which a conductive material is embedded, a step of bonding the wafer substrate and the auxiliary support substrate wafer together by an adhesive layer, and a step of integrating the wafer; The present invention provides a method for producing a wafer substrate for forming a thin-plate substrate structure, characterized in that the wafer substrate is manufactured based on a step of scraping the back surface of the substrate to expose the conductive material.

上記記載の製造方法によって製造された薄板基板構造形成用ウエーハ基板と、このウエーハ基板に別の構造体ウエーハ基板を接合させる工程と、この構造体ウエーハ基板を加工する工程と、さらに所定の厚さに加工する工程と、構造体ウエーハ基板に所定のパターンや電極を形成する工程と、本ウエーハ基板を別の基板に接合する工程と、この接合したウエーハ基板から上記補助基板と接着層を除去する工程と、を基本として製作されることを特徴としたMEMS素子の製造方法を提供するものである。   A wafer substrate for forming a thin substrate structure manufactured by the manufacturing method described above, a step of bonding another structure wafer substrate to the wafer substrate, a step of processing the structure wafer substrate, and a predetermined thickness , A step of forming a predetermined pattern or electrode on the structure wafer substrate, a step of bonding the wafer substrate to another substrate, and removing the auxiliary substrate and the adhesive layer from the bonded wafer substrate. The present invention provides a method for manufacturing a MEMS device, which is manufactured based on a process.

発明の効果として、主なものに以下のようなものがある。
・フィードスルーを形成するための孔加工、導電性材料の埋め込みの処理時間が大幅に低減できるため、この方法を用ると生産性が著しく改善され、低コスト化が図れる。
・フィードスルーの高さが任意に設計できるので、素子の構造設計が容易になる。また電気抵抗が改善され素子の性能向上が図れる。
The main effects of the invention are as follows.
-Since the processing time of the hole processing for forming the feedthrough and the embedding of the conductive material can be significantly reduced, the productivity can be remarkably improved and the cost can be reduced by using this method.
-Since the height of the feedthrough can be designed arbitrarily, the structural design of the element becomes easy. Further, the electrical resistance is improved and the performance of the element can be improved.

大口径基板ウエーハを用いて加速度センサなどのMEMSデバイスを製造するための一実施例を説明する。図1は加速度センサの構造概略を示す側断面図である。これは支持ガラス基板30とシリコン基板20とフィードスルー付きガラス基板10の構造体より構成されている。支持ガラス基板30はくぼみ領域31や電極領域等を有する構造である。シリコン基板20は可動部分のカンチレバー21、支持領域や電極領域等を有する構造である。フィードスルー付き基板10はガラス基板11と導電材料を貫通孔に充填したフィードスルー部12と電極領域13と電極端子14を有する構造である。加速度は、カンチレバー21を動かし、電極端子14間の静電容量変化を計測することによって検出される。この加速度センサはそれぞれ、ウエーハ形態の支持ガラス基板30、シリコン基板20とフィードスルー付きガラス基板10を貼り合わせて、チップに分割することで得られる。この製造工程中には本発明の一実施例による薄板構造のフィードスルー付きガラス基板10の製造方法が含まれている。この加速度センサは図2から図18までのウエーハ基板を用いた製造手順によって製造することができる。以下、この製造方法を説明する。 An embodiment for manufacturing a MEMS device such as an acceleration sensor using a large-diameter substrate wafer will be described. FIG. 1 is a side sectional view showing a schematic structure of an acceleration sensor. This is composed of a structure of a supporting glass substrate 30, a silicon substrate 20, and a glass substrate 10 with a feedthrough. The supporting glass substrate 30 has a structure having a recessed region 31 and an electrode region. The silicon substrate 20 has a structure having a cantilever 21 as a movable part, a support region, an electrode region, and the like. The substrate 10 with feedthrough has a structure having a glass substrate 11, a feedthrough portion 12 in which a conductive material is filled in a through hole, an electrode region 13, and an electrode terminal 14. The acceleration is detected by moving the cantilever 21 and measuring the capacitance change between the electrode terminals 14. Each of the acceleration sensors is obtained by bonding a wafer-shaped support glass substrate 30, a silicon substrate 20, and a glass substrate 10 with a feedthrough, and dividing the wafer into chips. This manufacturing process includes a method for manufacturing a glass substrate 10 with a feed-through having a thin plate structure according to an embodiment of the present invention. This acceleration sensor can be manufactured by the manufacturing procedure using the wafer substrate shown in FIGS. Hereinafter, this manufacturing method will be described.

フィードスルー付きガラス基板10の製造方法は図2から図11の工程である。
図2:薄板のフィードスルー付きガラス基板10を形成するために、厚めのガラス基板11を用いる。このガラス材質はパイレックスガラスが好ましい。
図3:このガラス基板11の表面にエッチングマスク層15を形成する。このマスクには、ドライまたはウエットエッチング用で使えるマスク材料が必要であって、通常、クロムの薄層をパターニングして使われる。
図4:この表面をドライまたはウエットエッチングによって孔16を形成する。孔の深さはガラス基板11の厚さの半分以下が好ましい。
図5:この表面に薄い金属層17を形成する。これはガラス基板と接着力が強く、電解めっき用下地とするので、通常、クロムーニッケルなどが使われる。
図6:電解めっきによりガラス基板の孔16が充分埋まるようにこの表面に銅などの導電層18を堆積させる。孔の中を重点に埋める技術として、パルス電源を用いためっき法や、孔の領域以外をフォトレジストなどでマスクする方法が使われる。
図7:表面を研磨によって平坦化する。銅等の導電材料を孔に充填し、フィードスルー部12となる領域とガラス表面が形成される。
図8:この表面にポリイミド等、高温に強い樹脂層19を薄く塗布する。これを半乾燥させ、次の工程で接着層として使う。
図9:薄板のフィードスルー付きガラス基板10を形成するために、補強板として使用するシリコン製補助支持基板50を用意する。これは、片面に溝51を形成し、全面にシリコン熱酸化膜を形成し、この表面にゲルマニウム層52を均一に付着させた構造である。
図10:シリコン製補助支持基板50のゲルマニウム層52面とガラス基板11の樹脂層19面を接着する。
図11:接着されたガラス基板11を研磨で削り、孔に充填した銅等の導電材料を露出させて、フィードスルー部12が形成される。この鏡面仕上げした表面には、クロム・金構造の電極領域13を形成する。この製造工程によって薄板構造のフィードスルー付きガラス基板10の基本構造ができる。この製造方法の特徴は、(1)ガラス基板が薄いのでフィードスルー構造を形成する作業時間が短い、(2)薄いガラス基板は高温に耐える補助支持基板によって保持されているので、このまま後工程に使用できることである。
The manufacturing method of the glass substrate 10 with a feedthrough is the process of FIGS.
FIG. 2: A thick glass substrate 11 is used to form a thin glass substrate 10 with a feedthrough. This glass material is preferably Pyrex glass.
FIG. 3: An etching mask layer 15 is formed on the surface of the glass substrate 11. This mask requires a mask material that can be used for dry or wet etching, and is usually used by patterning a thin layer of chromium.
FIG. 4: Holes 16 are formed on this surface by dry or wet etching. The depth of the hole is preferably half or less of the thickness of the glass substrate 11.
FIG. 5: A thin metal layer 17 is formed on this surface. This has strong adhesive strength with the glass substrate and is used as the base for electrolytic plating, so usually chromium-nickel is used.
FIG. 6: A conductive layer 18 such as copper is deposited on this surface so that the holes 16 of the glass substrate are sufficiently filled by electrolytic plating. As a technique for embedding the inside of the hole with emphasis, a plating method using a pulse power source or a method of masking a region other than the hole region with a photoresist or the like is used.
Figure 7: Flatten the surface by polishing. The hole is filled with a conductive material such as copper, and a region to be the feedthrough portion 12 and a glass surface are formed.
FIG. 8: A thin resin layer 19 resistant to high temperatures, such as polyimide, is applied to the surface. This is semi-dried and used as an adhesive layer in the next step.
FIG. 9: A silicon auxiliary support substrate 50 used as a reinforcing plate is prepared in order to form a thin glass substrate 10 with a feedthrough. This is a structure in which a groove 51 is formed on one surface, a silicon thermal oxide film is formed on the entire surface, and a germanium layer 52 is uniformly attached to the surface.
FIG. 10: The germanium layer 52 surface of the silicon auxiliary support substrate 50 and the resin layer 19 surface of the glass substrate 11 are bonded.
FIG. 11: The adhered glass substrate 11 is shaved by polishing, and a conductive material such as copper filled in the hole is exposed to form a feedthrough portion 12. An electrode region 13 having a chrome / gold structure is formed on the mirror-finished surface. By this manufacturing process, the basic structure of the glass substrate 10 with a feedthrough having a thin plate structure is formed. The features of this manufacturing method are as follows: (1) The glass substrate is thin, so that the work time for forming the feedthrough structure is short. (2) The thin glass substrate is held by the auxiliary support substrate that can withstand high temperatures. It can be used.

フィードスルー付きガラス基板10にシリコン基板を接合する製造方法を図12から図15の工程で説明する。
図12:フィードスルー付きガラス基板10とシリコン基板20を位置合せする。シリコン基板20はシリコン支持基板22とシリコン酸化膜層23とで構成されたSOI基板25の表面に形成されている。
図13:上記、両ウエーハ基板を陽極接合で接着する。
図14:上記、SOI基板25のシリコン支持基板22を機械研磨やエッチング技術により完全に除去する。エッチング仕上げでは、シリコン酸化膜層23がエッチングストッパとして作用する。
図15:上記、シリコン酸化膜層23をエッチングで除去し、シリコン基板20だけをフィードスルー付きガラス基板10に残す。
フィードスルー付きガラス基板10とシリコン基板20を接合した後、さらにガラス基板を接合して加速度センサを製造する方法を図16から図19の工程で説明する。
図16:上記、シリコン基板の表面と支持ガラス基板30の表面を陽極接合により接着する。
図17:上記、基板からシリコン製補助支持基板50を過酸化水素水溶液に漬けて取り外す。これは過酸化水素水溶液がゲルマニウム層52を溶解するが、他の材料は溶解しない原理を使っている。
図18:上記、除去で残ったフィードスルー付きガラス基板10上の樹脂層19をエッチングで除去する。通常、これは酸素雰囲気のプラズマ雰囲気の中で取り去る。
図19:上記、基板のフィードスルー付きガラス基板10上に電解めっきで電極端子14を形成し加速度センサをウエーハレベルで製造する。
この後、ダイシングによりチップに分割して素子が得られる。
A manufacturing method for bonding a silicon substrate to the glass substrate 10 with feedthrough will be described with reference to FIGS.
FIG. 12: The glass substrate 10 with feedthrough and the silicon substrate 20 are aligned. The silicon substrate 20 is formed on the surface of an SOI substrate 25 composed of a silicon support substrate 22 and a silicon oxide film layer 23.
Figure 13: Both wafer substrates are bonded together by anodic bonding.
FIG. 14: The silicon support substrate 22 of the SOI substrate 25 is completely removed by mechanical polishing or etching technique. In the etching finish, the silicon oxide film layer 23 functions as an etching stopper.
FIG. 15: The silicon oxide film layer 23 is removed by etching, leaving only the silicon substrate 20 on the glass substrate 10 with feedthrough.
A method for manufacturing an acceleration sensor by bonding a glass substrate 10 with a feedthrough and a silicon substrate 20 and then bonding a glass substrate will be described with reference to FIGS.
FIG. 16: The surface of the silicon substrate and the surface of the supporting glass substrate 30 are bonded together by anodic bonding.
FIG. 17: Remove the silicon auxiliary support substrate 50 from the substrate by immersing it in an aqueous hydrogen peroxide solution. This uses the principle that an aqueous hydrogen peroxide solution dissolves the germanium layer 52 but does not dissolve other materials.
FIG. 18: The resin layer 19 on the glass substrate 10 with feedthrough remaining after the removal is removed by etching. This is usually removed in an oxygen atmosphere plasma atmosphere.
FIG. 19: The electrode terminal 14 is formed by electrolytic plating on the glass substrate 10 with a feedthrough of the substrate described above, and the acceleration sensor is manufactured at the wafer level.
Thereafter, the device is obtained by dicing into chips.

本発明による薄板基板構造形成用ウエーハ基板はフィードスルー付き薄板基板の例であり図2から図11までの工程で作られる構造のものを基本としている。補助支持基板に接着した薄板基板は図12から図16の工程を経て別のウエーハ基板に接合されたあと、図17と図18の工程でそれぞれ補助支持基板と接着層が除去されてフィードスルー付き薄板基板を用いた構造を持つMEMS素子のウエーハ基板が形成されている。このような技術を用いることにより4インチ以上の大口径ウエーハの製造工程でも薄板基板構造形成用ウエーハ基板が、従来のプロセスで取り扱うと同様に処理ができることは明らかである。本発明による薄板基板構造形成用ウエーハ基板とこれを用いた素子の製造方法が大量生産ラインに適合できることが明らかであり、大幅な製造コストの低減がはかれる効果が非常に高い。 The wafer substrate for forming a thin plate substrate structure according to the present invention is an example of a thin plate substrate with a feed-through, and is based on a structure manufactured by the steps from FIG. 2 to FIG. The thin plate substrate bonded to the auxiliary support substrate is joined to another wafer substrate through the steps of FIGS. 12 to 16, and then the auxiliary support substrate and the adhesive layer are removed in the steps of FIGS. 17 and 18, respectively. A wafer substrate of a MEMS element having a structure using a thin plate substrate is formed. By using such a technique, it is clear that the wafer substrate for forming a thin substrate structure can be processed in the same way as a conventional process even in a manufacturing process of a large-diameter wafer of 4 inches or more. It is clear that the thin substrate structure forming wafer substrate and the device manufacturing method using the same according to the present invention can be adapted to a mass production line, and the effect of greatly reducing the manufacturing cost is very high.

大口径基板ウエーハを用いて薄板化LSI等のウエーハを積層し、積層デバイスを製造するための一実施例について説明する。図23は薄板化LSI等150,151,152からなる積層デバイスの構造概略を示す側断面図である。本発明の例はLSI等のウエーハにフィードスルーを形成する方法を提供するもので、実施例1で述べたフィードスルー付きガラス基板10の製造方法と原理は基本的に同じである。この製造方法を図20から図22の側断面図で説明する。 An embodiment for manufacturing a laminated device by laminating wafers such as thinned LSI using a large-diameter substrate wafer will be described. FIG. 23 is a side sectional view showing a schematic structure of a laminated device composed of thinned LSIs 150, 151, and 152. The example of the present invention provides a method for forming a feedthrough on a wafer such as an LSI, and the principle is basically the same as the method for manufacturing the glass substrate 10 with a feedthrough described in the first embodiment. This manufacturing method will be described with reference to the side sectional views of FIGS.

図20は、出来上がったLSI等のウエーハの表面からシリコンの孔を開け、この穴の側壁に絶縁膜106を形成し、金属等の導体層105を埋め込み、平坦化加工の後、シリコン−LSI基板101のLSI部102と配線層部103を配線電極107で接続した工程で形成したウエーハ100の側断面図である。穴の側壁の絶縁膜106と金属等の導体層105で最終的にフィードスルー部110を形成する。
図21は、シリコン製補助支持基板200に、図20で形成したウエーハ100を、実施例1と同様な方法で、接着した工程で形成したウエーハの側断面図である。補助支持基板は、溝201と、全面にシリコン熱酸化膜と、この表面にゲルマニウム層202を均一に付着させてある構造である。またポリイミド等、高温に強い樹脂層119を接着層としている。接着されたLSI等のウエーハの裏面をシリコンの高速ドライエッチングなどで削り、孔に充填した銅等の導電材料を露出させ、フィードスルー部を形成する。この鏡面仕上げした表面には、シリコン酸化膜層130を形成後、コンタクト用の孔を開け、クロム・金等からなる電極領域140を形成する。この工程によってLSI等のウエーハにフィードスルー構造を持った、極薄板のウエーハ150得られる。
図22は、同様の方法を繰り返して、極薄板のウエーハ150に別の極薄板のウエーハ151を重ねて形成した構造の側断面図である。前の極薄板のウエーハ150と後のウエーハ151は半田などの溶融しやすい金属や金などの熱圧着し易い金属層301によって接続・接着されている。これを形成する工程は、接着後にシリコン基板を薄く研磨して、極薄板のウエーハ151を得る。
図23は、このような工程を繰り返して、極薄板のウエーハ150、151,152とを積層した後、補助支持基板200をこれから除去し、半田などの溶融しやすい金属層300、303を形成して、積層型の構造を形成したものである。補助支持基板からこれらを除去する方法は、実施例1と同様である。
FIG. 20 shows a silicon hole formed on the surface of a finished wafer such as an LSI, an insulating film 106 is formed on the side wall of the hole, a conductive layer 105 such as metal is embedded, and after planarization, a silicon-LSI substrate is formed. 1 is a side cross-sectional view of a wafer 100 formed in a process of connecting an LSI portion 102 and a wiring layer portion 103 of a wire 101 with a wiring electrode 107. FIG. A feedthrough portion 110 is finally formed by the insulating film 106 on the side wall of the hole and the conductor layer 105 such as metal.
FIG. 21 is a side sectional view of a wafer formed by bonding the wafer 100 formed in FIG. 20 to the silicon auxiliary support substrate 200 by the same method as in the first embodiment. The auxiliary support substrate has a structure in which the groove 201, the silicon thermal oxide film on the entire surface, and the germanium layer 202 are uniformly attached on the surface. A resin layer 119 that is resistant to high temperatures, such as polyimide, is used as an adhesive layer. The back surface of the bonded LSI wafer or the like is scraped by high-speed dry etching of silicon to expose a conductive material such as copper filled in the hole, thereby forming a feedthrough portion. A silicon oxide film layer 130 is formed on the mirror-finished surface, contact holes are formed, and an electrode region 140 made of chromium, gold, or the like is formed. Through this process, an ultra-thin wafer 150 having a feed-through structure in a wafer such as an LSI is obtained.
FIG. 22 is a side cross-sectional view of a structure in which another ultrathin wafer 151 is stacked on an ultrathin wafer 150 by repeating the same method. The front ultra-thin wafer 150 and the rear wafer 151 are connected and bonded by a metal layer 301 that is easily melt-bonded such as a metal that is easily melted such as solder or gold. In the step of forming this, after the bonding, the silicon substrate is thinly polished to obtain an ultrathin wafer 151.
In FIG. 23, after repeating such a process to laminate the ultrathin wafers 150, 151, and 152, the auxiliary support substrate 200 is removed therefrom to form metal layers 300 and 303 that are easily melted such as solder. Thus, a stacked structure is formed. The method for removing them from the auxiliary support substrate is the same as in the first embodiment.

以上、実施例で本発明を説明したが、本発明で示した、補助支持基板にシリコンからなる本体ウエーハ基板を接着して、本体基板の厚さを薄くするだけの目的にもこの技術が利用可能であることはいうに及ばない。具体的にはシリコンウエーハを極限まで薄くして素子を製造する方法には、機械研磨とこの後の歪取りをシリコンの高速ドライエッチングを使う方法が最適であり、約300度近い温度上昇にも本発明の構成は耐えることができ、また補助支持基板を取り外すことが容易であり、この支持基板は何回でも使用できるなどといった優れた特徴がある。 Although the present invention has been described with reference to the embodiments, this technique is also used for the purpose of simply bonding the main wafer substrate made of silicon to the auxiliary support substrate and reducing the thickness of the main substrate. It goes without saying that it is possible. Specifically, the most suitable method for manufacturing a device by thinning the silicon wafer to the limit is mechanical polishing and subsequent strain removal using high-speed dry etching of silicon. The configuration of the present invention can withstand, and it is easy to remove the auxiliary support substrate, and the support substrate can be used any number of times.

実施例1の加速度センサの構造概略を示す側断面図。FIG. 3 is a side sectional view showing a schematic structure of the acceleration sensor according to the first embodiment. 実施例1の製造方法における、薄板のフィードスルー付きガラス基板10を形成するために用いる厚めのガラス基板の側断面図。The sectional side view of the thick glass substrate used in order to form the thin glass substrate 10 with a feedthrough in the manufacturing method of Example 1. FIG. 実施例1、図2のガラス基板にエッチングマスク層を形成した側断面図。FIG. 3 is a side sectional view in which an etching mask layer is formed on the glass substrate of Example 1 and FIG. 2. 実施例1、図3のガラス基板に孔16を形成した側断面図。FIG. 4 is a side sectional view in which holes 16 are formed in the glass substrate of Example 1 and FIG. 3. 実施例1、図4のガラス基板の表面に薄い金属層17を形成した側断面図。FIG. 5 is a side sectional view in which a thin metal layer 17 is formed on the surface of the glass substrate of Example 1 and FIG. 実施例1、図5のガラス基板の孔16を導電層で充填した側断面図。FIG. 6 is a side sectional view in which holes 16 of the glass substrate of Example 1 and FIG. 5 are filled with a conductive layer. 実施例1、図6のガラス基板の表面を平坦にした側断面図。7 is a side sectional view in which the surface of the glass substrate of Example 1 and FIG. 6 is made flat. 実施例1、図7のガラス基板の表面にポリイミド等の樹脂層19を形成した側断面図。FIG. 8 is a side sectional view in which a resin layer 19 such as polyimide is formed on the surface of the glass substrate of Example 1 and FIG. 7. 実施例1の製造工程に用いる補強板であり、凹凸のある片面にはゲルマニウム層を形成した構造の側断面図。FIG. 3 is a side cross-sectional view of a structure which is a reinforcing plate used in the manufacturing process of Example 1 and has a germanium layer formed on one surface with unevenness. 実施例1、図8と図9を接着させた構造の側断面図。FIG. 10 is a side sectional view of the structure in which the first embodiment and FIGS. 8 and 9 are bonded together. 実施例1、図10を削り、孔に充填した銅等の導電材料を露出させて、フィードスルー部を形成し、電極配線層を形成した構造の側断面図。FIG. 11 is a side cross-sectional view of a structure in which Example 1 and FIG. 10 are shaved to expose a conductive material such as copper filled in a hole to form a feedthrough portion and to form an electrode wiring layer. 実施例1、図11にSOI基板を位置合せした構成の側断面図。FIG. 12 is a side sectional view of the configuration in which the SOI substrate is aligned with that in Embodiment 1 and FIG. 実施例1、図12の両ウエーハ基板を陽極接合で接着した構造の側断面図。FIG. 13 is a side sectional view of a structure in which the wafer substrates of Example 1 and FIG. 12 are bonded by anodic bonding. 実施例1、図13のSOI基板のシリコン支持基板を除去した構造の側断面図。FIG. 14 is a side sectional view of the structure in which the silicon support substrate of the SOI substrate in FIG. 実施例1、図14のシリコン酸化膜層を除去した構造の側断面図。FIG. 15 is a side sectional view of the structure obtained by removing the silicon oxide film layer of Example 1 and FIG. 実施例1、図15のシリコン基板の表面と支持ガラス基板の表面を陽極接合により接着した構造の側断面図。FIG. 16 is a side sectional view of the structure in which the surface of the silicon substrate and the surface of the supporting glass substrate in Example 1 and FIG. 15 are bonded by anodic bonding. 実施例1、図16の支持基板を除去した構造の側断面図。FIG. 17 is a side cross-sectional view of a structure in which the support substrate of Example 1 and FIG. 16 is removed. 実施例1、図17の樹脂層を除去した構造の側断面図。FIG. 18 is a side cross-sectional view of a structure in which the resin layer of Example 1 and FIG. 17 is removed. 実施例1、図18のフィードスルー付きガラス基板10上に電極端子14を形成した構造の側断面図。FIG. 19 is a side sectional view of the structure in which the electrode terminal 14 is formed on the glass substrate 10 with a feedthrough in FIG. 実施例2の製造工程の中で、出来上がったLSI等のウエーハの表面からシリコンの孔を開け、この穴の側壁に絶縁膜を形成し、金属等の導体層を埋め込み、平坦化加工の後、シリコン基板のLSI部と配線層部を配線電極で接続した工程で形成したウエーハの側断面図。In the manufacturing process of Example 2, a silicon hole is formed from the surface of the finished LSI wafer, an insulating film is formed on the side wall of the hole, a conductor layer such as metal is embedded, and after planarization, The side sectional view of the wafer formed in the process which connected the LSI part and wiring layer part of the silicon substrate with the wiring electrode. 実施例2の製造工程の中で、補助支持基板に、図20で形成したウエーハを、接着したウエーハの側断面図。FIG. 21 is a side sectional view of a wafer in which the wafer formed in FIG. 20 is bonded to an auxiliary support substrate in the manufacturing process of Example 2; 実施例2の製造工程の中で、極薄板のウエーハ150に別の極薄板のウエーハ151を重ねて形成した構造の側断面図。FIG. 10 is a side sectional view of a structure in which another ultrathin wafer 151 is stacked on an ultrathin wafer 150 in the manufacturing process of the second embodiment. 実施例2の薄板化LSI等からなる積層デバイスの構造概略を示す側断面図。FIG. 5 is a side sectional view showing a schematic structure of a laminated device made of a thinned LSI or the like of Example 2.

符号の説明Explanation of symbols

10:フィードスルー付きガラス基板
11:ガラス基板
12:フィードスルー部
13:電極領域
14:電極端子
15:エッチングマスク層
16:孔
17:金属層
18:導電層
19:樹脂層
20:シリコン基板
21:カンチレバー
22:シリコン支持基板
23:シリコン酸化膜層
25:SOI基板
30:支持ガラス基板
50,200:補助支持基板
51:溝
52:ゲルマニウム層
100:ウエーハ
101:シリコン−LSI基板
150、151,152:極薄板のウエーハ
300,301,302,303:溶融しやすい金属層
10: Glass substrate with feedthrough 11: Glass substrate 12: Feedthrough portion 13: Electrode region 14: Electrode terminal 15: Etching mask layer 16: Hole 17: Metal layer 18: Conductive layer 19: Resin layer 20: Silicon substrate 21: Cantilever 22: silicon support substrate 23: silicon oxide film layer 25: SOI substrate 30: support glass substrate 50, 200: auxiliary support substrate 51: groove 52: germanium layer 100: wafer 101: silicon-LSI substrates 150, 151, 152: Ultra-thin wafers 300, 301, 302, 303: Metal layers that are easy to melt

Claims (6)

ウエーハプロセスで使われる基板において、本体基板ウエーハと補助支持基板ウエーハを接着層により貼り合せて一体化した構造であって、本体基板ウエーハには表面側に孔を持ち、導電材料を埋め込んだ領域を持つことを特徴とした薄板基板構造形成用ウエーハ基板。
薄板基板構造。
The substrate used in the wafer process has a structure in which the main substrate wafer and the auxiliary support substrate wafer are bonded and integrated with an adhesive layer, and the main substrate wafer has a hole on the surface side and a region embedded with a conductive material. A wafer substrate for forming a thin-plate substrate structure, characterized by having:
Thin board structure.
請求項1記載のウエーハプロセス用薄板基板構造形成用ウエーハ基板において、孔と、これに導電材料を埋め込んだ領域を持つ構造のウエーハ基板を用いて薄板化することによってフィードスルー領域を有することを特徴とした薄板基板構造形成用ウエーハ基板。 2. A wafer substrate for forming a thin substrate structure for a wafer process according to claim 1, wherein the wafer substrate has a feed-through region by thinning using a wafer substrate having a structure having a hole and a region in which a conductive material is embedded. A wafer substrate for forming a thin plate substrate structure. 請求項1と2記載の製造方法で形成したウエーハプロセス用薄板ウエーハ構造であって、これがガラスなどの絶縁体ウエーハおよびシリコンまたはGaAsなどの半導体ウエーハから構成されることを特徴とした薄板基板構造形成用ウエーハ基板。 A thin wafer structure for a wafer process formed by the manufacturing method according to claim 1 and 2, comprising an insulator wafer such as glass and a semiconductor wafer such as silicon or GaAs. Wafer substrate. ウエーハプロセスで使われる基板であって、請求項1から3記載の薄板構造基板ウエーハを少なくとも1種類使って、ウエーハプロセスにおいて重ね合わせた素子構造基板ウエーハを形成し、これを各素子に分割することによってMEMS素子や半導体素子が得られるものであることを特徴とした薄板基板構造形成用ウエーハ基板。 A substrate used in a wafer process, wherein at least one thin substrate wafer according to claim 1 is used to form an element structure substrate wafer superposed in a wafer process, and this is divided into each element. A wafer substrate for forming a thin plate substrate structure, characterized in that a MEMS element or a semiconductor element can be obtained by: 本体基板ウエーハに表面から孔を形成する工程と、これに導電材料を埋め込んだ領域を形成する工程と、このウエーハ基板と補助支持基板ウエーハを接着層により貼り合わせて一体化する工程と、このウエーハ基板の裏面を削って上記導電材料を露出させる工程と、を基本として製作されることを特徴とした薄板基板構造形成用ウエーハ基板の製造方法。 A step of forming holes in the main substrate wafer from the surface, a step of forming a region in which a conductive material is embedded, a step of bonding the wafer substrate and the auxiliary support substrate wafer together by an adhesive layer, and a step of integrating the wafer; A method for producing a wafer substrate for forming a thin substrate structure, comprising: a step of shaving a back surface of a substrate to expose the conductive material. 請求項5記載の製造方法によって製造された薄板基板構造形成用ウエーハ基板と、このウエーハ基板に別の構造体ウエーハ基板を接合させる工程と、この構造体ウエーハ基板を加工する工程と、さらに所定の厚さに加工する工程と、構造体ウエーハ基板に所定のパターンや電極を形成する工程と、本ウエーハ基板を別の基板に接合する工程と、この接合したウエーハ基板から上記補助基板と接着層を除去する工程と、を基本として製作されることを特徴としたMEMS素子の製造方法。

6. A thin substrate structure forming wafer substrate manufactured by the manufacturing method according to claim 5, a step of bonding another structure wafer substrate to the wafer substrate, a step of processing the structure wafer substrate, and a predetermined A step of processing the thickness, a step of forming a predetermined pattern or electrode on the structure wafer substrate, a step of bonding the wafer substrate to another substrate, and the auxiliary substrate and the adhesive layer from the bonded wafer substrate. And a step of removing the MEMS element.

JP2003275035A 2003-07-16 2003-07-16 Wafer substrate for sheet substrate structure formation, method for manufacturing the same, and method for manufacturing mems element Pending JP2005039078A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003275035A JP2005039078A (en) 2003-07-16 2003-07-16 Wafer substrate for sheet substrate structure formation, method for manufacturing the same, and method for manufacturing mems element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003275035A JP2005039078A (en) 2003-07-16 2003-07-16 Wafer substrate for sheet substrate structure formation, method for manufacturing the same, and method for manufacturing mems element

Publications (1)

Publication Number Publication Date
JP2005039078A true JP2005039078A (en) 2005-02-10

Family

ID=34211803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003275035A Pending JP2005039078A (en) 2003-07-16 2003-07-16 Wafer substrate for sheet substrate structure formation, method for manufacturing the same, and method for manufacturing mems element

Country Status (1)

Country Link
JP (1) JP2005039078A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006250778A (en) * 2005-03-11 2006-09-21 Matsushita Electric Works Ltd Signal fetch structure of semiconductor micro electro-mechanical device
JP2007192587A (en) * 2006-01-17 2007-08-02 Seiko Instruments Inc Wiring board for dynamic quantity sensor, manufacturing method of the wiring board for dynamic quantity sensor, and dynamic quantity sensor
JP2009076882A (en) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method for same
JP2010103533A (en) * 2008-10-21 2010-05-06 Taiwan Semiconductor Manufacturing Co Ltd Design of bond pad for decreasing dishing effect
JP2015211162A (en) * 2014-04-28 2015-11-24 旭硝子株式会社 Method for manufacturing glass member, glass member, and glass interposer
CN105967140A (en) * 2016-07-27 2016-09-28 上海华虹宏力半导体制造有限公司 Method for forming MEMS wafer electrical connection through polycrystal germanium-silicon through hole

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022285A (en) * 1998-07-01 2000-01-21 Canon Inc Optoelectric fusion device
JP2004247373A (en) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022285A (en) * 1998-07-01 2000-01-21 Canon Inc Optoelectric fusion device
JP2004247373A (en) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd Semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006250778A (en) * 2005-03-11 2006-09-21 Matsushita Electric Works Ltd Signal fetch structure of semiconductor micro electro-mechanical device
JP4505671B2 (en) * 2005-03-11 2010-07-21 パナソニック電工株式会社 Signal extraction structure for semiconductor microelectromechanical devices
JP2007192587A (en) * 2006-01-17 2007-08-02 Seiko Instruments Inc Wiring board for dynamic quantity sensor, manufacturing method of the wiring board for dynamic quantity sensor, and dynamic quantity sensor
JP2009076882A (en) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method for same
JP2010103533A (en) * 2008-10-21 2010-05-06 Taiwan Semiconductor Manufacturing Co Ltd Design of bond pad for decreasing dishing effect
JP2015211162A (en) * 2014-04-28 2015-11-24 旭硝子株式会社 Method for manufacturing glass member, glass member, and glass interposer
CN105967140A (en) * 2016-07-27 2016-09-28 上海华虹宏力半导体制造有限公司 Method for forming MEMS wafer electrical connection through polycrystal germanium-silicon through hole
CN105967140B (en) * 2016-07-27 2017-08-25 上海华虹宏力半导体制造有限公司 Utilize the method for poly-SiGe through hole formation MEMS wafer electrical connection

Similar Documents

Publication Publication Date Title
KR101004574B1 (en) Semiconductor sensor device and method for manufacturing same
TWI443723B (en) Composite wafer semiconductor device and method of forming the same
US6610582B1 (en) Field-assisted fusion bonding
JP4688600B2 (en) Manufacturing method of semiconductor sensor
JP4548793B2 (en) Semiconductor sensor device and manufacturing method thereof
JPH09181019A (en) Isolation of related elements, particularly electronic elements, in the device body
JP4539155B2 (en) Manufacturing method of sensor system
KR20160145801A (en) Etch Back Processes of Bonding Material for the Manufacture of Through-Glass Vias
TWI534068B (en) Process to produce a component,process to produce a component arrangement component,component and component arrangement
KR100889115B1 (en) Method for forming a cavity structure on soi substrate and cavity structure formed on soi substrate
US20040063237A1 (en) Fabricating complex micro-electromechanical systems using a dummy handling substrate
JP2009117771A (en) Method of manufacturing semiconductor package
JP4548799B2 (en) Semiconductor sensor device
JP2005039078A (en) Wafer substrate for sheet substrate structure formation, method for manufacturing the same, and method for manufacturing mems element
JP5006429B2 (en) Semiconductor sensor device and manufacturing method thereof
JP2006186357A (en) Sensor device and its manufacturing method
JP2006201158A (en) Sensor
JP3938195B1 (en) Manufacturing method of wafer level package structure
CN114455536A (en) Wafer-level three-dimensional packaging method and structure of MEMS gas sensor
JP4032476B2 (en) Manufacturing method of micro device
CN104934365A (en) Method for manufacturing semiconductor device
JP4807272B2 (en) Method for forming through-hole wiring on semiconductor wafer
JP2010177280A (en) Method of manufacturing semiconductor sensor, and semiconductor sensor
JP2006126212A (en) Sensor device
JP2006150588A (en) Method for forming separable interface, and method for manufacturing micro-machine thin film by the same, and its product

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100525