JP2007011214A - Pixel circuit, display device, and driving method of pixel circuit - Google Patents

Pixel circuit, display device, and driving method of pixel circuit Download PDF

Info

Publication number
JP2007011214A
JP2007011214A JP2005195070A JP2005195070A JP2007011214A JP 2007011214 A JP2007011214 A JP 2007011214A JP 2005195070 A JP2005195070 A JP 2005195070A JP 2005195070 A JP2005195070 A JP 2005195070A JP 2007011214 A JP2007011214 A JP 2007011214A
Authority
JP
Japan
Prior art keywords
current
node
circuit
voltage
luminance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005195070A
Other languages
Japanese (ja)
Inventor
Masumitsu Ino
益充 猪野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005195070A priority Critical patent/JP2007011214A/en
Publication of JP2007011214A publication Critical patent/JP2007011214A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a pixel circuit and a display device, and a driving method of the pixel circuit that can prevent luminance variance during high-luminance display, prevent deterioration in picture quality without spoiling signal writing response during low-luminance display, and display images of high quality. <P>SOLUTION: The pixel circuit 101 includes a voltage-current converting circuit which converts a voltage signal into a current signal and a current duplicating circuit which refers to a current for high luminance and generates its duplicate current; and the voltage-current converting circuit includes a capacitor C111 for correcting a threshold Vth and the current and a TFT 112 as a reset switch for initialization and a current reference circuit includes a current mirror circuit 120 formed including p-channel TFTs 111 to 113 and has TFTs 115 and 116 as switches for transmitting charges of the current which is referenced to the capacitor C111, and duplicates and transmits an arbitrary reference current during high-luminance display to the voltage-current converting circuit. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、有機EL(Electroluminescence)表示装置およびLCD(液晶表示装置)などのアクティブマトリクス表示装置を含む信号線によって輝度が制御される電気光学素子を有する画素回路、表示装置、並びに画素回路に駆動方法に関するものである。   The present invention relates to a pixel circuit having an electro-optic element whose luminance is controlled by a signal line including an active matrix display device such as an organic EL (Electroluminescence) display device and an LCD (Liquid Crystal Display device), a display device, and a pixel circuit. It is about the method.

アクティブマトリクス型表示装置において、画素の表示素子として、液晶セルや有機EL素子等の電気光学素子が用いられる。
そのうち、有機EL素子は有機材料からなる層、すなわち有機層を電極で挟み込んだ構造を有している。
この有機EL素子では、当該素子に電圧を印加することにより、陰極から電子が、陽極から正孔が有機層に注入され、その結果電子・正孔が再結合し、発光が生じる。この有機EL素子は以下のような特長を持っている。
In an active matrix display device, an electro-optical element such as a liquid crystal cell or an organic EL element is used as a display element of a pixel.
Among them, the organic EL element has a structure in which a layer made of an organic material, that is, an organic layer is sandwiched between electrodes.
In this organic EL element, by applying a voltage to the element, electrons from the cathode and holes from the anode are injected into the organic layer. As a result, the electrons and holes are recombined to generate light. This organic EL element has the following features.

(1)10V以下の低電圧駆動で、数百〜数万cd/m2 の輝度が得られることから低消費電力化が可能である。
(2)自発光素子であることから画像のコントラストが高く、応答速度も速いことから視認性が良く、動画表示にも適している。
(3)シンプルな構造を持つ全固体型素子であり、素子の高信頼性化、薄型化が可能である。
(1) Since a luminance of several hundred to several tens of thousands of cd / m 2 can be obtained by driving at a low voltage of 10 V or less, power consumption can be reduced.
(2) Since it is a self-luminous element, the contrast of the image is high and the response speed is fast, so that the visibility is good and it is also suitable for displaying moving images.
(3) It is an all solid state element having a simple structure, and the element can be made highly reliable and thin.

これらの特長を持つ有機EL素子を画素の表示素子として用いた有機EL表示装置(以下、有機ELディスプレイと記す)は、次世代のフラットパネルディスプレイとして有望視されている。   An organic EL display device using an organic EL element having these features as a pixel display element (hereinafter referred to as an organic EL display) is considered promising as a next-generation flat panel display.

ところで、有機ELディスプレイの駆動方式として、単純マトリクス方式とアクティブマトリクス方式とが挙げられる。これらの方式のうち、アクティブマトリクス方式には、以下のような特長がある。   By the way, as a driving method of the organic EL display, there are a simple matrix method and an active matrix method. Among these methods, the active matrix method has the following features.

(1)各画素における有機EL素子の発光を1フレーム期間に亘って保持できるアクティブマトリクス方式は、有機ELディスプレイの高精細化・高輝度化に適している。
(2)基板(パネル)上に、薄膜トランジスタを用いた周辺回路を作製することが可能であるため、パネル外部とのインターフェイスの簡素化、パネルの高機能化が可能である。
(1) An active matrix system that can hold light emission of an organic EL element in each pixel for one frame period is suitable for high definition and high luminance of an organic EL display.
(2) Since a peripheral circuit using a thin film transistor can be formed over a substrate (panel), the interface with the outside of the panel can be simplified and the function of the panel can be enhanced.

このアクティブマトリクス型有機ELディスプレイでは、アクティブ素子であるトランジスタには、ポリシリコンを活性層としたポリシリコン薄膜トランジスタ(Thin Film Transistor ;TFT) を用いるのが一般的である。
その理由は、ポリシリコンTFTは駆動能力が高く、画素サイズを小さく設計できることによって高精細化に有利だからである。
In this active matrix organic EL display, a polysilicon thin film transistor (TFT) using polysilicon as an active layer is generally used as a transistor as an active element.
This is because the polysilicon TFT has a high driving capability and can be designed to have a small pixel size, which is advantageous for high definition.

ところで、ポリシリコンTFTは上述したような特長を持つ反面、特性のばらつきが大きいことも広く知られている。
したがって、ポリシリコンTFTを用いる場合、その特性ばらつきを抑えること、また回路的にTFTの特性ばらつきを補償することは、ポリシリコンTFTを用いたアクティブマトリクス型有機ELディスプレイにおける大きな課題である。これは、次のような理由による。
By the way, it is well known that the polysilicon TFT has the above-mentioned features, but has a large variation in characteristics.
Therefore, in the case of using a polysilicon TFT, it is a big problem in an active matrix type organic EL display using a polysilicon TFT to suppress the characteristic variation and to compensate for the TFT characteristic variation in a circuit. This is due to the following reason.

すなわち、画素の表示素子として液晶セルを用いた液晶ディスプレイでは、各画素の輝度データを電圧値によって制御する構成が採られるのに対して、有機ELディスプレイでは、各画素の輝度データを電流値によって制御する構成が採られるからである。   That is, in a liquid crystal display using a liquid crystal cell as a pixel display element, the luminance data of each pixel is controlled by a voltage value, whereas in an organic EL display, the luminance data of each pixel is controlled by a current value. It is because the structure to control is taken.

ここで、アクティブマトリクス型有機ELディスプレイの概要について説明する。
図1は、一般的なアクティブマトリクス型有機ELディスプレイの構成の概略を示す図であり、図2は、アクティブマトリクス型有機ELディスプレイの画素回路の構成例を示す回路図である(たとえば、特許文献1、2参照)。
Here, an outline of the active matrix organic EL display will be described.
FIG. 1 is a diagram illustrating an outline of a configuration of a general active matrix organic EL display, and FIG. 2 is a circuit diagram illustrating a configuration example of a pixel circuit of an active matrix organic EL display (for example, Patent Documents). 1 and 2).

アクティブマトリクス型有機ELディスプレイ1は、m×n個の画素回路10がマトリクス状に配列され、これら画素回路10のマトリクス配列に対してデータドライバ(DDRV)2によって駆動されるn列分の信号線SGL1〜SGLnが画素列毎に、スキャンドライバ(SDRV)3によって駆動されるm行分の走査線SCNL1〜SCNLmが画素行毎にそれぞれ配線されている。   The active matrix organic EL display 1 includes m × n pixel circuits 10 arranged in a matrix, and signal lines for n columns driven by a data driver (DDRV) 2 with respect to the matrix arrangement of the pixel circuits 10. SGL1 to SGLn are wired for each pixel column, and m rows of scanning lines SCNL1 to SCNLm driven by the scan driver (SDRV) 3 are wired for each pixel row.

また、画素回路10は、図2に示すように、pチャネルTFT11、nチャネルTFT12、およびキャパシタC11、および有機EL素子(OLED)からなる発光素子13を有する。
各画素回路10のTFT11は、ソースが電源電位線VCCLに、ゲートがTFT12のドレインにそれぞれ接続されている。有機EL発光素子13は、アノードがTFT11のドレインに、カソードが基準電位(たとえば、グランド電位)GNDにそれぞれ接続されている。
各画素回路10のTFT12は、ソースが対応する列の信号線SGL1〜SGLnに、ゲートが対応する行の走査線SCNL1〜SCNLmにそれぞれ接続されている。
キャパシタC11は、一端が電源電位線VCCLに、他端がTFT12のドレインにそれぞれ接続されている。
Further, as shown in FIG. 2, the pixel circuit 10 includes a p-channel TFT 11, an n-channel TFT 12, a capacitor C11, and a light emitting element 13 made of an organic EL element (OLED).
The TFT 11 of each pixel circuit 10 has a source connected to the power supply potential line VCCL and a gate connected to the drain of the TFT 12. The organic EL light emitting element 13 has an anode connected to the drain of the TFT 11 and a cathode connected to a reference potential (for example, ground potential) GND.
The TFT 12 of each pixel circuit 10 is connected to the signal lines SGL1 to SGLn of the column corresponding to the source, and to the scanning lines SCNL1 to SCNLm of the row corresponding to the gate.
The capacitor C11 has one end connected to the power supply potential line VCCL and the other end connected to the drain of the TFT 12.

なお、有機EL素子は多くの場合整流性があるため、OLED(Organic Light Emitting Diode)と呼ばれることがあり、図2その他では発光素子としてダイオードの記号を用いているが、以下の説明においてはOLEDに必ずしも整流性を要求するものではない。   Since organic EL elements often have rectifying properties, they are sometimes referred to as OLEDs (Organic Light Emitting Diodes). In FIG. 2 and other figures, diode symbols are used as light-emitting elements. However, it does not necessarily require rectification.

このような構成を有する画素回路10において、輝度データの書き込みを行う画素では、当該画素を含む画素行がスキャンドライバ3によって走査線SCNLを介して選択されることで、その行の画素のTFT12がオンする。
このとき、輝度データはデータドライバ2から信号線SGLを介して電圧で供給され、TFT12を通してデータ電圧を保持するキャパシタC11に書き込まれる。
キャパシタC11に書き込まれた輝度データは、1フィールド期間に亘って保持される。この保持されたデータ電圧は、TFT11のゲートに印加される。
これにより、TFT11は、保持データに従って有機EL発光素子13を電流で駆動する。このとき、有機EL発光素子13の階調表現は、キャパシタC11によって保持されるTFT11のゲート・ソース間電圧Vdata(<0)を変調することによって行われる。
In the pixel circuit 10 having such a configuration, in a pixel to which luminance data is written, a pixel row including the pixel is selected by the scan driver 3 via the scanning line SCNL, so that the TFT 12 of the pixel in the row is Turn on.
At this time, the luminance data is supplied as a voltage from the data driver 2 through the signal line SGL, and is written into the capacitor C11 that holds the data voltage through the TFT 12.
The luminance data written in the capacitor C11 is held for one field period. The held data voltage is applied to the gate of the TFT 11.
Thereby, TFT11 drives the organic EL light emitting element 13 with an electric current according to holding | maintenance data. At this time, the gradation expression of the organic EL light emitting element 13 is performed by modulating the gate-source voltage Vdata (<0) of the TFT 11 held by the capacitor C11.

一般に、有機EL素子の輝度Loledは、当該素子に流れる電流Ioledに比例する。したがって、有機EL発光素子13の輝度Loledと電流Ioledとの間には次式(1)が成り立つ。   In general, the luminance Loled of the organic EL element is proportional to the current Ioled flowing through the element. Therefore, the following equation (1) is established between the luminance Loled of the organic EL light emitting element 13 and the current Ioled.

(数1)
Loled∝Ioled=k(Vdata−Vth)2 …(1)
(Equation 1)
Loled∝Ioled = k (Vdata−Vth) 2 (1)

式(1)において、k=1/2・μ・Cox・W/Lである。ここで、μはTFT11のキャリアの移動度、CoxはTFT11の単位面積当たりのゲート容量、WはTFT11のゲート幅、LはTFT11のゲート長である。
したがって、TFT11の移動度μ、しきい値電圧Vth(<0)のばらつきが、直接的に、有機EL発光素子13の輝度ばらつきに影響を与えることがわかる。
In Equation (1), k = 1/2 · μ · Cox · W / L. Here, μ is the carrier mobility of the TFT 11, Cox is the gate capacitance per unit area of the TFT 11, W is the gate width of the TFT 11, and L is the gate length of the TFT 11.
Therefore, it can be seen that the variation in mobility μ and threshold voltage Vth (<0) of the TFT 11 directly affects the luminance variation of the organic EL light emitting element 13.

この場合、たとえば異なる画素に対して同じ電位Vdataを書き込んでも、画素によってTFT11のしきい値Vthがばらつく結果、発光素子(OLED)13に流れる電流Ioledは画素毎に大きくばらついて全く所望の値からはずれる結果となり、ディスプレイとして高い画質を期待することはできない。   In this case, for example, even if the same potential Vdata is written to different pixels, the threshold voltage Vth of the TFT 11 varies from pixel to pixel. As a result, the current Ioled flowing through the light emitting element (OLED) 13 varies greatly from pixel to pixel and is completely different from the desired value. As a result, the display cannot be expected to have high image quality.

この問題を改善するため多数の画素回路が提案されているが、代表例を図3に示す(たとえば特許文献3、または特許文献4参照)。   A number of pixel circuits have been proposed in order to improve this problem. A typical example is shown in FIG. 3 (see, for example, Patent Document 3 or Patent Document 4).

図3の画素回路20は、pチャネルTFT21、nチャネルTFT22〜24、キャパシタC21,C22、発光素子である有機EL発光素子25を有する。また、図3において、SGLは信号線を、SCNLは走査線を、AZLはオートゼロ線を、DRVLは駆動線をそれぞれ示している。
この画素回路20の動作について、図4に示すタイミングチャートを参照しながら以下に説明する。
The pixel circuit 20 in FIG. 3 includes a p-channel TFT 21, n-channel TFTs 22 to 24, capacitors C21 and C22, and an organic EL light emitting element 25 that is a light emitting element. In FIG. 3, SGL indicates a signal line, SCNL indicates a scanning line, AZL indicates an auto-zero line, and DRVL indicates a drive line.
The operation of the pixel circuit 20 will be described below with reference to the timing chart shown in FIG.

図4(A),(B)に示すように、駆動線DRVL、オートゼロ線AZLをハイレベルとし、TFT22およびTFT23を導通状態とする。このときTFT21はダイオード接続された状態で発光素子(OLED)25と接続されるため、TFT21に電流が流れる。   As shown in FIGS. 4A and 4B, the drive line DRVL and the auto-zero line AZL are set to high level, and the TFTs 22 and 23 are turned on. At this time, since the TFT 21 is connected to the light emitting element (OLED) 25 in a diode-connected state, a current flows through the TFT 21.

次に、図4(A)に示すように、駆動線DRVLをローレベルとし、TFT22を非導通とする。このとき走査線SCNLは、図4(C)に示すように、ハイレベルでTFT24が導通状態とされ、信号線SGLには、図4(D)に示すように、基準電位Vref が与えられる。TFT21に流れる電流が遮断されるため、図4(E)に示すようにTFT21のゲート電位Vgは上昇するが、その電位がVDD-|Vth| まで上昇した時点でTFT21は非導通状態となって電位が安定する。この動作を以後、「オートゼロ動作」と称することがある。   Next, as shown in FIG. 4A, the drive line DRVL is set to low level, and the TFT 22 is turned off. At this time, the scanning line SCNL is at a high level, as shown in FIG. 4C, and the TFT 24 is in a conductive state, and the reference potential Vref is applied to the signal line SGL as shown in FIG. 4D. Since the current flowing through the TFT 21 is cut off, the gate potential Vg of the TFT 21 rises as shown in FIG. 4E. However, when the potential rises to VDD− | Vth | Potential stabilizes. Hereinafter, this operation may be referred to as “auto-zero operation”.

図4(B),(D)に示すように、オートゼロ線AZLをローレベルとしてTFT23を非導通状態とし、信号線SGLの電位をVref からΔVdata だけ低い電位とする。この信号線電位の変化は、図4(E)に示すように、キャパシタC21を介してTFT21のゲート電位をΔVgだけ低下させる。   As shown in FIGS. 4B and 4D, the auto zero line AZL is set to a low level to turn off the TFT 23, and the potential of the signal line SGL is set to a potential that is lower than Vref by ΔVdata. This change in the signal line potential lowers the gate potential of the TFT 21 by ΔVg through the capacitor C21, as shown in FIG.

図4(A),(C)に示すように、走査線SCNLをローレベルとしてTFT24を非導通状態とし、駆動線DRVLをハイレベルとしてTFT22を導通状態とすると、TFT21および発光素子(OLED)25に電流が流れ、発光素子25が発光を開始する。   As shown in FIGS. 4A and 4C, when the TFT 24 is turned off by setting the scanning line SCNL to the low level and the TFT 22 is turned on by setting the drive line DRVL to the high level, the TFT 21 and the light emitting element (OLED) 25 are turned on. Current flows, and the light emitting element 25 starts to emit light.

寄生容量が無視できるとすれば、ΔVgおよびTFT21のゲート電位Vgはそれぞれ次のようになる。   If the parasitic capacitance can be ignored, ΔVg and the gate potential Vg of the TFT 21 are as follows.

(数2)
ΔVg=ΔVdata×C1/(C1+C2) …(2)
(Equation 2)
ΔVg = ΔVdata × C1 / (C1 + C2) (2)

(数3)
Vg=VCC−|Vth|−ΔVdata×C1/(C1+C2)…(3)
(Equation 3)
Vg = V CC − | Vth | −ΔVdata × C1 / (C1 + C2) (3)

ここで、C1はキャパシタC21の容量値、C2はキャパシタC22の容量値をそれぞれ示している。   Here, C1 indicates the capacitance value of the capacitor C21, and C2 indicates the capacitance value of the capacitor C22.

一方、発光時に発光素子(OLED)25に流れる電流をIoledとすると、これは発光素子25と直列に接続されるTFT21によって電流値が制御される。TFT21が飽和領域で動作すると仮定すれば、良く知られたMOSトランジスタの式および上記(3)式を用いて次の関係を得る。   On the other hand, if the current flowing through the light emitting element (OLED) 25 during light emission is Ioled, the current value is controlled by the TFT 21 connected in series with the light emitting element 25. Assuming that the TFT 21 operates in the saturation region, the following relationship is obtained using the well-known MOS transistor equation and the above equation (3).

(数4)
Ioled=μCoxW/L/2(VCC−Vg−|Vth|)2
=μCoxW/L/2(ΔVdata×C1/(C1+C2))2
…(4)
(Equation 4)
Ioled = μCoxW / L / 2 (V CC −Vg− | Vth |) 2
= ΜCoxW / L / 2 (ΔVdata × C1 / (C1 + C2)) 2
... (4)

ここで、μはキャリアの移動度、Coxは単位面積当たりのゲート容量、Wはゲート幅、Lはゲート長をそれぞれ示している。   Here, μ represents carrier mobility, Cox represents gate capacitance per unit area, W represents gate width, and L represents gate length.

(4)式によれば、IoledはTFT21のしきい値Vthによらず、外部から与えられるΔVdataによって制御される。言い換えれば、図3の画素回路20を用いれば、画素毎にばらつくしきい値Vthの影響を受けず、電流の均一性、ひいては輝度の均一性が比較的高い表示装置を実現することができる。   According to the equation (4), Ioled is controlled by ΔVdata given from the outside regardless of the threshold value Vth of the TFT 21. In other words, if the pixel circuit 20 of FIG. 3 is used, it is possible to realize a display device that is relatively unaffected by the threshold value Vth that varies from pixel to pixel and that has a relatively high current uniformity and, consequently, luminance uniformity.

USP5,684,365USP 5,684,365 特開平8−234683号公報JP-A-8-234683 USP6,229,506USP 6,229,506 特表2002−514320号公報のFIG.3Fig. 1 of JP-T-2002-514320. 3 特開2004−133240号公報JP 2004-133240 A 特開2002−351400号公報JP 2002-351400 A 特開2002−351402号公報JP 2002-351402 A

上述のように、図2のような画素回路10を用いた場合、トランジスタのしきい値Vthのばらつきのため、画素間の輝度の均一性が損なわれ、高品位の表示装置を構成することは困難である。   As described above, when the pixel circuit 10 as shown in FIG. 2 is used, the uniformity of luminance between pixels is impaired due to variations in the threshold voltage Vth of the transistor, and a high-quality display device can be configured. Have difficulty.

一方、図3の画素回路を用いれば、輝度の均一性が比較的高い表示装置を実現することが可能であるが、これには次のような問題がある。   On the other hand, if the pixel circuit of FIG. 3 is used, a display device with relatively high luminance uniformity can be realized, but this has the following problems.

第1の問題は、外部から駆動するデータ振幅ΔVdataに対し、駆動トランジスタのゲート振幅ΔVgは(2)式に従って減少する。逆に言えば、同じΔVgを得るために大きなΔVdataを与える必要があり、これは消費電力やノイズの点から望ましくない。   The first problem is that the gate amplitude ΔVg of the driving transistor decreases according to the equation (2) with respect to the data amplitude ΔVdata driven from the outside. Conversely, in order to obtain the same ΔVg, it is necessary to give a large ΔVdata, which is undesirable from the viewpoint of power consumption and noise.

第2の問題は、図3の画素回路20に関する上記動作説明は理想的なものであって、実際には、発光素子(OLED)25を駆動するTFT21のVthのばらつきの影響が無くなるわけではない。
これは、オートゼロ線AZLとTFT21のゲートノードがTFT23のゲート容量によって結合されており、オートゼロ線AZLが高レベルへ遷移してTFT23が非導通状態となる過程において、TFT23のチャネル電荷がTFT21のゲートノードに流入するためである。この理由を次に説明する。
The second problem is that the above description of the operation relating to the pixel circuit 20 of FIG. 3 is ideal, and in practice, the influence of variations in Vth of the TFT 21 that drives the light emitting element (OLED) 25 is not eliminated. .
This is because the auto zero line AZL and the gate node of the TFT 21 are coupled by the gate capacitance of the TFT 23, and the channel charge of the TFT 23 becomes the gate of the TFT 21 in the process in which the auto zero line AZL transitions to a high level and the TFT 23 becomes nonconductive. This is because it flows into the node. The reason for this will be described next.

すなわち、オートゼロ動作終了後、TFT21のゲート電位は理想的にはVDD-|Vth| であるべきであるが、上記電荷の流入によって実際にはそれよりやや高い電位となり、なおかつこの電荷の流入量はVthの値によって変動する。なぜなら、オートゼロ動作終了直前におけるTFT21のゲート電位はほぼVDD-|Vth| である。したがって、この電位は|Vth| がたとえば小さい程高い。
一方、オートゼロ動作終了時、オートゼロ線AZLの電位が上昇してTFT23が非導通に転ずる際、そのソース電位、すなわちTFT21のゲート電位が高い程、TFT23が非導通になるタイミングが遅れるため、より多くの電荷がTFT21のゲートに流入することになる。結果としてオートゼロ動作終了後のTFT21のゲート電位が|Vth| の影響を受けるため、前述の(3)式や(4)式が厳密には成立せず、画素毎にばらつくVthの影響を受けることになる。
That is, the gate potential of the TFT 21 should ideally be VDD− | Vth | after the completion of the auto-zero operation, but actually becomes a slightly higher potential due to the inflow of the charge, and the inflow amount of the charge is It varies depending on the value of Vth. This is because the gate potential of the TFT 21 immediately before the end of the auto-zero operation is approximately VDD− | Vth |. Therefore, this potential is higher as | Vth | is smaller, for example.
On the other hand, when the auto zero operation ends, when the potential of the auto zero line AZL rises and the TFT 23 switches to non-conduction, the higher the source potential, that is, the gate potential of the TFT 21, the more delayed the timing at which the TFT 23 becomes non-conducting. Will flow into the gate of the TFT 21. As a result, the gate potential of the TFT 21 after completion of the auto-zero operation is affected by | Vth |, and thus the above-described equations (3) and (4) are not strictly established and are affected by Vth which varies from pixel to pixel. become.

そこで、特に、輝度ばらつきが問題になり易いしきい値電圧Vthを補償可能な画素回路として、しきい値電圧補正型(オフセットキャンセル型)画素回路が提案されている(たとえば特許文献5参照)。
この画素回路においては、特性ばらつきをなくすため、トランジスタのしきい値のオフセットキャンセル用の容量素子を使用して、低温ポリシリコンTFT作製時のレーザーアニールに起因したしきい値Vthの影響を無くしている。
しかしながら、レーザーアニールのポリシリコンの結晶粒径ばらつきに起因した移動度のばらつきは除去することはできない。そのため、面内輝度ばらつきが発生してしまう。特に、低輝度時より高輝度時に面内輝度ばらつきが発生する。
Therefore, a threshold voltage correction type (offset cancellation type) pixel circuit has been proposed as a pixel circuit capable of compensating for the threshold voltage Vth in which luminance variations are likely to be a problem (see, for example, Patent Document 5).
In this pixel circuit, in order to eliminate characteristic variation, a capacitor element for offset canceling of the threshold value of the transistor is used to eliminate the influence of the threshold value Vth caused by laser annealing during the production of the low-temperature polysilicon TFT. Yes.
However, the mobility variation due to the crystal grain size variation of the laser annealed polysilicon cannot be removed. For this reason, in-plane luminance variation occurs. In particular, in-plane luminance variation occurs when the luminance is higher than when the luminance is low.

一方、カレントミラー型の電流駆動回路を備えた画素回路が提案されている(たとえば特許文献6、7参照)。
この画素回路においては、電流信号をそのまま、電流信号として複製する回路(カレントミラー回路)において、電圧―電流変換回路に比べて、電流そのものを複製するため、輝度のばらつきは非常に少なくできる。
しかしながら、pチャネルのカレントミラーに代表される回路であるため、図5に示すように、低輝度表示時の低電流駆動の応答性が悪い。そのため、低輝度(黒表示時)と高輝度の水平線が交互にきた場合、黒線が垂直走査方向に帯いてしまう。その結果、画質劣化を起こしてしまう。
On the other hand, a pixel circuit including a current mirror type current drive circuit has been proposed (see, for example, Patent Documents 6 and 7).
In this pixel circuit, since the current itself is duplicated in a circuit (current mirror circuit) that duplicates the current signal as it is as a current signal, compared to the voltage-current conversion circuit, the variation in luminance can be extremely reduced.
However, since it is a circuit typified by a p-channel current mirror, as shown in FIG. 5, the responsiveness of low current drive during low luminance display is poor. For this reason, when a low luminance (during black display) and a high luminance horizontal line alternate, the black line will appear in the vertical scanning direction. As a result, the image quality is deteriorated.

本発明は、かかる事情に鑑みてなされたものであり、その目的は、高輝度時の輝度ばらつきを防止でき、かつ、低輝度時の信号書き込み応答性を損わず、画質劣化を防止でき、高品位な画像を表示できる画素回路、表示装置、並びに画素回路の駆動方法を提供することにある。   The present invention has been made in view of such circumstances, and the purpose thereof is to prevent luminance variation at high luminance, and to prevent deterioration in image quality without impairing signal write response at low luminance, An object of the present invention is to provide a pixel circuit, a display device, and a pixel circuit driving method capable of displaying a high-quality image.

上記目的を達成するため、本発明の第1の観点は、流れる電流によって輝度が変化する電気光学素子を駆動する画素回路であって、少なくとも輝度情報に応じた電圧信号が供給される信号線と、少なくとも第1の制御線と、第1および第2の基準電位と、第1のノードと、第2のノードと、第1端子と第2端子間で電流供給ラインを形成し、上記第1のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記信号線と上記第2のノードとの間に接続され、上記第1の制御線によって導通制御される第1のスイッチと、上記駆動トランジスタの制御端子に接続され、電圧信号を電流信号に変換する電圧電流変換回路と、所定輝度の電流を参照し、当該電流の複製電流を発生させ、上記電圧電流変換回路に伝達する電流複製回路とを有する。   In order to achieve the above object, a first aspect of the present invention is a pixel circuit that drives an electro-optical element whose luminance changes according to a flowing current, and at least a signal line to which a voltage signal corresponding to luminance information is supplied. A current supply line is formed between at least the first control line, the first and second reference potentials, the first node, the second node, and the first terminal and the second terminal; A drive transistor that controls a current flowing through the current supply line in accordance with a potential of a control terminal connected to the node of the first node, and is connected between the signal line and the second node, and is connected by the first control line. The first switch that is controlled to be conductive, the voltage-current conversion circuit that is connected to the control terminal of the drive transistor and converts the voltage signal into a current signal, and the current having a predetermined luminance is referred to generate a replication current of the current. ,the above And a current replication circuit for transmitting to the piezoelectric current conversion circuit.

本発明の第2の観点の表示装置は、マトリクス状に複数配列された画素回路と、上記画素回路のマトリクス配列に対して列毎に配線され、少なくとも輝度情報に応じた電圧信号が供給される信号線と、上記画素回路のマトリクス配列に対して行毎に配線された少なくとも第1の制御線と、第1および第2の基準電位と、を有し、上記画素回路は、流れる電流によって輝度が変化する電気光学素子と、第1のノードと、第2のノードと、第1端子と第2端子間で電流供給ラインを形成し、上記第1のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記信号線と上記第2のノードとの間に接続され、上記第1の制御線によって導通制御される第1のスイッチと、上記駆動トランジスタの制御端子に接続され、電圧信号を電流信号に変換する電圧電流変換回路と、所定輝度の電流を参照し、当該電流の複製電流を発生させ、上記電圧電流変換回路に伝達する電流複製回路と、を含む。   A display device according to a second aspect of the present invention includes a plurality of pixel circuits arranged in a matrix and wiring for each column with respect to the matrix arrangement of the pixel circuits, and a voltage signal corresponding to at least luminance information is supplied. A signal line; at least a first control line wired for each row with respect to the matrix arrangement of the pixel circuit; and first and second reference potentials. Forming a current supply line between the first node, the second node, and the first terminal and the second terminal, the potential of the control terminal connected to the first node And a drive transistor for controlling a current flowing through the current supply line, a first switch connected between the signal line and the second node and controlled to be conductive by the first control line, Driving transistor A voltage-current conversion circuit that converts a voltage signal into a current signal, a current replication circuit that refers to a current of a predetermined luminance, generates a replication current of the current, and transmits the current to the voltage-current conversion circuit ,including.

好適には、上記電圧電流変換回路および電流複製回路は、上記駆動トランジスタの制御端子に接続された第1のノードと、第2のノードと、上記第1のノードと上記第2のノード間に接続された第1のキャパシタと、上記第2のノードと上記第1の基準電位間に接続された第2のキャパシタと、上記第1のキャパシタおよび上記第2のキャパシタのうち、少なくとも第1のキャパシタが接続され第1のノードに参照電流を選択的に供給可能な第2のスイッチと、を含む。   Preferably, the voltage-current conversion circuit and the current replication circuit include a first node connected to a control terminal of the driving transistor, a second node, and the first node and the second node. Of the first capacitor connected, the second capacitor connected between the second node and the first reference potential, and at least a first capacitor among the first capacitor and the second capacitor. And a second switch connected to the capacitor and capable of selectively supplying a reference current to the first node.

好適には、上記第1のノードを所定電位に選択的に接続可能な第3のスイッチを、さらに有する。   Preferably, there is further provided a third switch capable of selectively connecting the first node to a predetermined potential.

好適には、上記電流複製回路は、カレントミラー回路を含む。   Preferably, the current replication circuit includes a current mirror circuit.

好適には、上記参照電流は、任意に設定可能である。   Preferably, the reference current can be arbitrarily set.

好適には、参照電位は、画素回路が搭載されるパネルの低輝度と高輝度の各々、低電流と高電流の間で設定される。   Preferably, the reference potential is set between a low current and a high current, respectively, of the low brightness and the high brightness of the panel on which the pixel circuit is mounted.

本発明の第3の観点は、流れる電流によって輝度が変化する電気光学素子と、少なくとも輝度情報に応じた電圧信号が供給される信号線と、少なくとも第1の制御線と、第1および第2の基準電位と、第1のノードと、第2のノードと、第1端子と第2端子間で電流供給ラインを形成し、上記第1のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記信号線と上記第2のノードとの間に接続され、上記第1の制御線によって導通制御される第1のスイッチと、上記駆動トランジスタの制御端子に接続され、電圧信号を電流信号に変換する電圧電流変換回路と、を含む画素回路の駆動方法であって、所定輝度の電流を参照し、当該電流の複製電流を発生させ、上記電圧電流変換回路に伝達し、上記第1のスイッチを通して所定期間上記第2のノードに電圧信号を伝達し、上記電気光学素子の発光制御を行う。   According to a third aspect of the present invention, there is provided an electro-optical element whose luminance is changed by a flowing current, a signal line to which a voltage signal corresponding to at least luminance information is supplied, at least a first control line, first and second And a first node, a second node, a current supply line between the first terminal and the second terminal, and the control terminal connected to the first node in accordance with the above-described reference potential. A drive transistor for controlling a current flowing in the current supply line; a first switch connected between the signal line and the second node and controlled to be conductive by the first control line; A voltage-current conversion circuit connected to a control terminal and including a voltage-current conversion circuit that converts a voltage signal into a current signal, wherein a current having a predetermined luminance is referred to, a duplicate current of the current is generated, and the voltage Current conversion times Transmitted to, the voltage signal is transmitted to a predetermined time period the second node through a first switch, controlling the light emission of the electro-optical element.

本発明によれば、たとえば、第1のノードに参照電流が供給され、電流複製回路にその電流が複製される。
複製された電流は、電圧電流変換回路に電圧され、第1のスイッチを通して電圧信号が第2のノードに入力される。
これにより、参照電流を加味した信号を駆動トランジスタの制御端子に入力して、補正をかけて電気光学素子の発光制御を行う。
According to the present invention, for example, a reference current is supplied to the first node, and the current is replicated in the current replication circuit.
The replicated current is voltageed to the voltage-current conversion circuit, and the voltage signal is input to the second node through the first switch.
As a result, a signal taking into account the reference current is input to the control terminal of the drive transistor, and the light emission control of the electro-optical element is performed with correction.

本発明によれば、高輝度での輝度ばらつきが無くなり、特に、白表示時の画像品質が向上する。
また、電圧信号での駆動であるため、低輝度での応答性は電流信号型に比べて早く、問題はなく、良好な応答特性を得ることができる。
任意の輝度参照を設定できるため、パネルアプリケーション、たとえば、背景がグレイ表示に対応時に輝度ばらつき偏差をなくすように設定することができる。
また、電圧信号駆動であるため、信号線への接続点数を軽減できる利点がある。
According to the present invention, there is no luminance variation at high luminance, and in particular, the image quality during white display is improved.
Further, since the driving is based on the voltage signal, the response at low luminance is faster than that of the current signal type, and there is no problem, and a good response characteristic can be obtained.
Since an arbitrary luminance reference can be set, it can be set to eliminate a luminance variation deviation when a panel application, for example, the background corresponds to gray display.
Further, since voltage signal driving is used, there is an advantage that the number of connection points to the signal line can be reduced.

以下、本発明の実施形態を図面に関連付けて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図6は、本発明の実施形態に係るアクティブマトリクス型有機ELディスプレイ(表示装置)の構成の概略を示す図である。
また、図7は、本実施形態に係るアクティブマトリクス型有機ELディスプレイの画素回路の構成例を示す回路図である。
FIG. 6 is a diagram showing an outline of the configuration of an active matrix organic EL display (display device) according to an embodiment of the present invention.
FIG. 7 is a circuit diagram showing a configuration example of the pixel circuit of the active matrix organic EL display according to the present embodiment.

本有機ELディスプレイ100は、図6に示すように、画素回路101がm×nのマトリクス状に配列された画素アレイ部102、データドライバ(DDRV)103、スキャンドライバ(SDRV)104、リセットドライバ(RSTDRV)105、リファレンスドライバ(REFDRV)106、およびリファレンス電流供給回路(IDRV)107を有している。
そして、画素回路101のマトリクス配列に対してデータドライバ(DDRV)103によって駆動されるn列分の信号線SGL101〜SGL10n、およびリファレンス電流供給回路107によりリファレンス電流IREFが供給されるリファレンス電流線RCL101〜10nが画素列毎にそれぞれ配線され、スキャンドライバ(SDRV)104によって選択的に駆動されるm行分の走査線SCNL101〜SCNL10m、リセットドライバ105によって選択的に駆動されるリセット線RSL101〜RSL10m、およびリファレンスドライバ106によって選択的に駆動されるリファレンス線IRFL101〜IRFL10mが画素行毎にそれぞれ配線されている。
As shown in FIG. 6, the organic EL display 100 includes a pixel array unit 102 in which pixel circuits 101 are arranged in an m × n matrix, a data driver (DDRV) 103, a scan driver (SDRV) 104, a reset driver ( RSTDRV) 105, reference driver (REFDRV) 106, and reference current supply circuit (IDRV) 107.
Then, signal lines SGL101 to SGL10n for n columns driven by the data driver (DDRV) 103 with respect to the matrix arrangement of the pixel circuit 101, and reference current lines RCL101 to RREF101 to which the reference current supply circuit 107 supplies the reference current IREF. 10n is wired for each pixel column, and m rows of scanning lines SCNL101 to SCNL10m selectively driven by the scan driver (SDRV) 104, reset lines RSL101 to RSL10m selectively driven by the reset driver 105, and Reference lines IRFL101 to IRFL10m selectively driven by the reference driver 106 are wired for each pixel row.

次に、各画素回路101の具体的な構成について説明する。   Next, a specific configuration of each pixel circuit 101 will be described.

本画素回路101は、図7に示すように、pチャネルTFT111〜TFT113、nチャネルTFT114〜TFT116、キャパシタC111,C112、有機EL素子OLED(電気光学素子)からなる発光素子117、およびノードND111〜ND113を有する。
また、図7において、SGLは信号線、RFLはリファレンス電流線、SCNLは走査線、RSLはリセット線、RFLはリファレンス線をそれぞれ示している。
これらの構成要素のうち、TFT111が駆動トランジスタを構成し、TFT114が第1のスイッチを構成し、TFT116が第2のスイッチを構成し、TFT112が第3のスイッチを構成し、キャパシタC111が第1のキャパシタを構成し、キャパシタC112が第2のキャパシタを構成している。
また、電源電圧VCCの供給ライン(電源電位)が第1の基準電位に相当し、カソード線CSLの電位(たとえば接地電位GND)が第2の基準電位に相当している。
As shown in FIG. 7, the pixel circuit 101 includes p-channel TFTs 111 to 113, n-channel TFTs 114 to TFT 116, capacitors C 111 and C 112, a light emitting element 117 including an organic EL element OLED (electro-optical element), and nodes ND 111 to ND 113. Have
In FIG. 7, SGL indicates a signal line, RFL indicates a reference current line, SCNL indicates a scanning line, RSL indicates a reset line, and RFL indicates a reference line.
Among these components, the TFT 111 constitutes a driving transistor, the TFT 114 constitutes a first switch, the TFT 116 constitutes a second switch, the TFT 112 constitutes a third switch, and the capacitor C111 is the first switch. The capacitor C112 constitutes the second capacitor.
The supply line (power supply potential) of the power supply voltage VCC corresponds to the first reference potential, and the potential of the cathode line CSL (for example, the ground potential GND) corresponds to the second reference potential.

駆動トランジスタとしてTFT111のソースが電源電圧VCCの供給ラインに接続され、ドレインが有機EL発光素子117のアノード側に接続され、ゲートがノードND111に接続されている。発光素子117のカソードが所定電位(たとえばグランド電位)のカソード線CSLに接続されている。
TFT112のソースが電源電圧VCCの供給ラインに接続せれ、ドレインがノードND111に接続され、ゲートがリセット線RSLに接続されている。
TFT113のソースが電源電圧VCCの供給ラインに接続され、ドレインおよびゲートがノードND113に接続されている。
TFT114のソースがノードND112に接続され、ドレインが信号線SGLに接続され、ゲートが走査線SCNLに接続されている。
TFT115のソースがリファレンス電流線RCLに接続され、ドレインがノードD113に接続され、ゲートがリファレンス線RFLに接続されている。
TFT116のソースがノードND113に接続され、ドレインがノードND111に接続され、ゲートがリファレンス線IRFLに接続されている。
キャパシタC111の第1電極がノードND111に接続され、第2電極がノードND112に接続されている。
キャパシタC112の第1電極が電源電圧VCCの供給ラインに接続され、第2電極がノードND112に接続されている。
ノードND111はTFT111のゲート、TFT112のドレイン、およびキャパシタC111の第1電極の接続点により構成されている。ノードND112はキャパシタC111の第2電極とキャパシタC112の第2電極の接続点により構成されている。ノードND113はTFT113のドレインおよびゲート、TFT115のドレイン、並びにTFT116のソースの接続点により構成されている。
As a driving transistor, the source of the TFT 111 is connected to the supply line of the power supply voltage VCC, the drain is connected to the anode side of the organic EL light emitting element 117, and the gate is connected to the node ND 111. The cathode of the light emitting element 117 is connected to a cathode line CSL having a predetermined potential (for example, ground potential).
The source of the TFT 112 is connected to the supply line of the power supply voltage VCC, the drain is connected to the node ND111, and the gate is connected to the reset line RSL.
The source of the TFT 113 is connected to the supply line of the power supply voltage VCC, and the drain and gate are connected to the node ND113.
The source of the TFT 114 is connected to the node ND112, the drain is connected to the signal line SGL, and the gate is connected to the scanning line SCNL.
The source of the TFT 115 is connected to the reference current line RCL, the drain is connected to the node D113, and the gate is connected to the reference line RFL.
The source of the TFT 116 is connected to the node ND113, the drain is connected to the node ND111, and the gate is connected to the reference line IRFL.
A first electrode of the capacitor C111 is connected to the node ND111, and a second electrode is connected to the node ND112.
The first electrode of the capacitor C112 is connected to the supply line of the power supply voltage VCC, and the second electrode is connected to the node ND112.
The node ND111 includes a connection point of the gate of the TFT 111, the drain of the TFT 112, and the first electrode of the capacitor C111. The node ND112 is configured by a connection point between the second electrode of the capacitor C111 and the second electrode of the capacitor C112. The node ND113 includes a connection point between the drain and gate of the TFT 113, the drain of the TFT 115, and the source of the TFT.

本実施形態のTFTは、図8に示すようなボトムゲート型トランジスタ、あるいは図9に示すようなトップゲート型トランジスタにより構成可能である。   The TFT of this embodiment can be configured by a bottom gate type transistor as shown in FIG. 8 or a top gate type transistor as shown in FIG.

ボトムゲート型トランジスタ130は、図8に示すように、ガラス基板131上にたとえばMoからなるゲート132が形成され、その上のゲート絶縁膜133を介してソース・ドレインを構成するN+拡散層134,135が形成され、層間絶縁膜136,137に形成されたコンタクトホールを通してたとえばアルミニウムからなるソース電極138およびドレイン電極139が形成されている。   As shown in FIG. 8, the bottom gate type transistor 130 has a gate 132 made of, for example, Mo formed on a glass substrate 131, and an N + diffusion layer 134 that constitutes a source / drain via a gate insulating film 133 thereon. 135 is formed, and a source electrode 138 and a drain electrode 139 made of, for example, aluminum are formed through contact holes formed in the interlayer insulating films 136 and 137.

トップゲート型トランジスタ140は、ガラス基板141上にソース・ドレインを構成するN+拡散層142,143が形成され、ゲート絶縁膜144を介してたとえばMoからなるゲート145が形成され、層間絶縁膜146に形成されたコンタクトホールを通してたとえばアルミニウムからなるソース電極147およびドレイン電極148が形成されている。   In the top gate type transistor 140, N + diffusion layers 142 and 143 constituting source / drain are formed on a glass substrate 141, a gate 145 made of, for example, Mo is formed through a gate insulating film 144, and an interlayer insulating film 146 is formed. A source electrode 147 and a drain electrode 148 made of, for example, aluminum are formed through the formed contact holes.

このような構成を有する本実施形態の画素回路101は、電圧信号を電流信号に変換する電圧電流変換回路と、高輝度の電流を参照しこれの複製電流を発生させる電流複製回路を含む。
具体的には、電圧電流変換回路はしきい値Vthと電流の補正をかけるためのオフセット容量としてのキャパシタC111,初期化用のリセットスイッチとしてのTFT112を含み、電流参照用の回路はpチャネルTFT111〜113を含んで形成されたカレントミラー回路120により構成される。
加えて、参照された電流の電荷をオフセット容量としてのキャパシタC111に伝達するためのリファレンススイッチとしてのTFT115,116を有する。
これにより、高輝度時の任意のリファンレス(参照)電流の複製を行い、電圧電流変換回路に伝達する。Vthと参照電流に対応する電荷はオフセット容量としてのキャパシタC111に蓄えられる。
The pixel circuit 101 of the present embodiment having such a configuration includes a voltage / current conversion circuit that converts a voltage signal into a current signal, and a current replication circuit that refers to a high-luminance current and generates a replication current thereof.
Specifically, the voltage-current conversion circuit includes a capacitor C111 as an offset capacitance for correcting the threshold value Vth and current, and a TFT 112 as an initialization reset switch, and the current reference circuit is a p-channel TFT 111. The current mirror circuit 120 is formed to include .about.113.
In addition, it has TFTs 115 and 116 as reference switches for transmitting the charge of the referenced current to the capacitor C111 as an offset capacitor.
As a result, an arbitrary fanless (reference) current is replicated at high luminance and transmitted to the voltage-current conversion circuit. The electric charge corresponding to Vth and the reference current is stored in the capacitor C111 as an offset capacitor.

以下に、本実施形態に係る画素回路の動作原理について図10〜図12に関連付けて説明する。
図10は関連技術による駆動トランジスタの動作点を示す図であって、図10(A)はVth補正を行っていない駆動トランジスタの動作点を、図10(B)はVth補正後の駆動トランジスタの動作点をそれぞれ示しいている。
図11は本実施形態の画素回路の駆動トランジスタの動作点を示す図であって、図11(A)は高輝度時の駆動トランジスタの動作点を、図11(B)は中間輝度時の駆動トランジスタの動作点をそれぞれ示している。
図12はパネルに依存した視覚認識、輝度偏差の関係を示す図である。
Hereinafter, the operation principle of the pixel circuit according to the present embodiment will be described with reference to FIGS.
10A and 10B are diagrams showing the operating points of the driving transistor according to the related art. FIG. 10A shows the operating point of the driving transistor not subjected to Vth correction, and FIG. 10B shows the operating point of the driving transistor after Vth correction. Each operating point is shown.
11A and 11B are diagrams showing the operating point of the driving transistor of the pixel circuit of this embodiment. FIG. 11A shows the operating point of the driving transistor at high luminance, and FIG. 11B shows the driving at intermediate luminance. The operating points of the transistors are shown respectively.
FIG. 12 is a diagram showing the relationship between visual recognition and luminance deviation depending on the panel.

図10(A),(B)に示すように、従来は、駆動トランジスタのIDS-VGS(IDS:ドレインーソース間電流、VGS:ゲート・ソース間電圧)特性でしきい値Vthの補正ができず、そのため、オフセット容量でしきい値Vthを補正していた。しかしながら、移動度のばらつきにより高輝度時、IDSの電流が大きい状態でのずれを補正することかできなかった。
これは、IDS=μeff x W/L xCt x(VCC-VTH)^2=μeff x W/L xCt x(VCC-VSIG)^2が電圧電流回路の電流方程式で(μeff:移動度、W/L:トランジスタゲート幅/トランジスタゲート長,VCC:OLEDアノード電圧,VSIG:画像信号電圧)移動度がしきい値Vthと独立項であるためである。
As shown in FIGS. 10A and 10B, conventionally, the threshold Vth can be corrected by the IDS-VGS (IDS: drain-source current, VGS: gate-source voltage) characteristics of the drive transistor. Therefore, the threshold value Vth is corrected with the offset capacitance. However, due to variations in mobility, it was not possible to correct the deviation when the IDS current was large at high luminance.
IDS = μeff x W / L xCt x (VCC-VTH) ^ 2 = μeff x W / L xCt x (VCC-VSIG) ^ 2 is the current equation of the voltage current circuit (μeff: mobility, W / This is because L: transistor gate width / transistor gate length, VCC: OLED anode voltage, VSIG: image signal voltage) mobility is independent of the threshold value Vth.

これに対して、本実施形態においては、図11(A),(B)に示すように、リファレンス電流を使用し、高輝度時の高電流をまず参照して補正し、この補正電圧をオフセット容量C111に伝達する。
これにより、高輝度はこの電流で補正できるため、輝度ばらつきは見えなくなる。
低輝度の低電流境域では電流ばらつきは残ることになるが、これは図12に示すように低輝度側での輝度ばらつきの輝度偏差ばらつきが広くなるため、視覚としてはばらつきが見えない。
On the other hand, in the present embodiment, as shown in FIGS. 11A and 11B, a reference current is used, and a high current at high luminance is first referred to and corrected, and the correction voltage is offset. This is transmitted to the capacitor C111.
As a result, the high luminance can be corrected by this current, so that the luminance variation becomes invisible.
The current variation remains in the low current boundary region of low luminance, but this is not visually perceivable because the luminance deviation variation of the luminance variation on the low luminance side becomes wide as shown in FIG.

図13は、本実施形態に係る画素回路のタイミングチャートを示す図である。   FIG. 13 is a diagram illustrating a timing chart of the pixel circuit according to the present embodiment.

図13に示すように、画素回路101を駆動するには、まず、リセットドライバ105によりリセット信号RSを所定期間ローレベルに設定される。これにより、リセットスイッチとしてのTFT112がオンし、ノードND111のレベルやキャパシタC111の容量が所定レベルにリセットされる。
次に、TFT111がオフした後、リファレンスドライバ106によりリファンレス信号RFRが所定期間ハイレベルに設定される。これにより、リファレンススイッチとしてのTFT115、およびブリッジスイッチとしてのTFT116がオンし、リファレンス電流RCが電流電圧変換回路のノードND111キャパシタC112等に供給され、リファレンス電流値に応じた電圧がキャパシタに保持される。すなわち、カレントミラー回路120において電流を複製する。
次に、TFT115,116がオフした後、スキャンドライバ104によりライトスキャン信号WSが所定期間ハイレベルに設定される。これにより、TFT114がオンし、信号線SGLを通して電圧信号をノードND112に入力させる。
そして、データ電圧を取り込んだ後、TFT114になり、電圧信号に応じた輝度をもって発光素子117が発光する。
As shown in FIG. 13, in order to drive the pixel circuit 101, first, the reset signal RS is set to a low level for a predetermined period by the reset driver 105. As a result, the TFT 112 as a reset switch is turned on, and the level of the node ND111 and the capacitance of the capacitor C111 are reset to a predetermined level.
Next, after the TFT 111 is turned off, the reference driver 106 sets the referenceless signal RFR to a high level for a predetermined period. Thereby, the TFT 115 as the reference switch and the TFT 116 as the bridge switch are turned on, the reference current RC is supplied to the node ND111 capacitor C112 and the like of the current-voltage conversion circuit, and a voltage corresponding to the reference current value is held in the capacitor. . That is, the current is duplicated in the current mirror circuit 120.
Next, after the TFTs 115 and 116 are turned off, the scan driver 104 sets the write scan signal WS to a high level for a predetermined period. As a result, the TFT 114 is turned on, and a voltage signal is input to the node ND112 through the signal line SGL.
Then, after taking in the data voltage, it becomes the TFT 114, and the light emitting element 117 emits light with luminance according to the voltage signal.

なお、以上の説明においては、電流の複製としてカレントミラー回路を使用したが、他の電流複製回路を利用してもかまわない。
また、リファレンス電流(参照電流)を変動させて、リファレンス輝度を任意に設定することができる。このリファレンス電位は、パネルの低輝度と高輝度の各々、低電流と高電流の間で設定されることが望ましい。
これにより、パネルの使用環境、高輝度以外、グレイ表示が多いパネルアプリケーションでの輝度ばらつきを削除した表示が可能となる。
In the above description, the current mirror circuit is used for current replication. However, other current replication circuits may be used.
Further, the reference luminance can be arbitrarily set by changing the reference current (reference current). This reference potential is preferably set between a low current and a high current, respectively, for the low brightness and high brightness of the panel.
As a result, in addition to the panel usage environment and high luminance, it is possible to perform a display in which luminance variations are eliminated in a panel application with many gray displays.

また、図14は、TFT薄膜トランジスタで構成されたセレクタスイッチ部と垂直駆動回路と画像信号の生成変換する(シフトレジスタとデジタル・アナログ変換回路を含む)COG(CHIP ON GLASS)TABより構成される有機ELディスプレイの一例を示す。
また、図15は、図14の有機ELディスプレイの3分割セレクタスイッチとその信号出力のタイミングチャートを示す図である。
図14の例においては、アナログスイッチASW1〜ASW3がそれぞれ選択信号S1,XS1、S2,XS2、S3,XS3により選択的にオン、オフされて、COGTABICのソースドライバからの信号電位を信号線SGL101、・・・に伝達する。
Further, FIG. 14 shows an organic layer composed of a selector switch unit composed of TFT thin film transistors, a vertical drive circuit, and a COG (CHIP ON GLASS) TAB for generating and converting an image signal (including a shift register and a digital / analog conversion circuit). An example of an EL display is shown.
FIG. 15 is a diagram showing a timing chart of the three-division selector switch of the organic EL display of FIG. 14 and its signal output.
In the example of FIG. 14, the analog switches ASW1 to ASW3 are selectively turned on and off by the selection signals S1, XS1, S2, XS2, S3, and XS3, respectively, and the signal potential from the source driver of the COGTABIC is changed to the signal line SGL101, Communicate to ...

以上説明したように、本実施形態によれば、画素回路101は、電圧信号を電流信号に変換する電圧電流変換回路と、高輝度の電流を参照しこれの複製電流を発生させる電流複製回路を含み、具体的には、電圧電流変換回路はしきい値Vthと電流の補正をかけるためのオフセット容量としてのキャパシタC111,初期化用のリセットスイッチとしてのTFT112を含み、電流参照用の回路はpチャネルTFT111〜113を含んで形成されたカレントミラー回路120により構成され、さらに、参照された電流の電荷をオフセット容量としてのキャパシタC111に伝達するためのリファレンススイッチとしてのTFT115,116を有し、高輝度時の任意のリファンレス(参照)電流の複製を行い、電圧電流変換回路に伝達するように構成したことから、高輝度時の輝度ばらつきを防止でき、低輝度時の信号書き込み応答性を損なわず、画質劣化を防止でき、高品位な画像を表示できる。   As described above, according to the present embodiment, the pixel circuit 101 includes the voltage / current conversion circuit that converts a voltage signal into a current signal, and the current replication circuit that refers to a high-luminance current and generates a replication current thereof. Specifically, the voltage-current conversion circuit includes a capacitor C111 as an offset capacitance for correcting the threshold value Vth and current, and a TFT 112 as a reset switch for initialization, and the current reference circuit is p It includes a current mirror circuit 120 formed including channel TFTs 111 to 113, and further includes TFTs 115 and 116 as reference switches for transmitting the charge of the referenced current to the capacitor C111 as an offset capacitor. Duplicates any referenceless current at the time of luminance and transmits it to the voltage-current converter circuit From what has been urchin configuration, it is possible to prevent luminance variation in the time of high brightness, without degrading the signal write response at low intensity, can prevent image degradation, can display high-quality images.

換言すれば、本実施形態によれば、高輝度での輝度ばらつきが無くなり、特に、白表示時の画像品質が向上する。
また、電圧信号での駆動であるため、低輝度での応答性は電流信号型に比べて早く、問題はなく、良好な応答特性を得ることができる。
また、任意の輝度参照を設定できるため、パネルアプリケーション、たとえば、背景がグレイ表示に対応時に輝度ばらつき偏差をなくすように設定することができる。
また、電圧信号駆動であるため、信号線への接続点数を軽減できる。電流駆動回路では、電流を水平選択期間中流すことが必要となる結果、信号線の切り替えスイッチが使用できない。電圧信号は信号線の容量に電荷を蓄積させればよい。
In other words, according to the present embodiment, there is no luminance variation at high luminance, and in particular, the image quality during white display is improved.
Further, since the driving is based on the voltage signal, the response at low luminance is faster than that of the current signal type, and there is no problem, and a good response characteristic can be obtained.
In addition, since an arbitrary luminance reference can be set, it can be set to eliminate a luminance variation deviation when a panel application, for example, the background corresponds to gray display.
Further, since voltage signal driving is used, the number of connection points to the signal line can be reduced. In the current driving circuit, it is necessary to pass a current during the horizontal selection period, so that the signal line changeover switch cannot be used. The voltage signal may be accumulated in the capacity of the signal line.

なお、図7の画素回路101は一例であって、本発明はこれに限定されるものではない。たとえば、上述したように、TFT112〜TFT116は単なるスイッチであるから、これらのすべて乃至一部をpチャネルTFT、あるいはその他のスイッチ素子で構成することも可能なことは明らかである。   Note that the pixel circuit 101 in FIG. 7 is an example, and the present invention is not limited to this. For example, as described above, since the TFTs 112 to 116 are merely switches, it is obvious that all or a part of them can be constituted by p-channel TFTs or other switching elements.

一般的なアクティブマトリクス型有機ELディスプレイ(表示装置)を示すブロック図である。It is a block diagram showing a general active matrix type organic EL display (display device). 従来の画素回路の第1の構成例を示す回路図である。It is a circuit diagram which shows the 1st structural example of the conventional pixel circuit. 従来の画素回路の第2の構成例を示す回路図である。It is a circuit diagram which shows the 2nd structural example of the conventional pixel circuit. 図3の回路の駆動方法を説明するためのタイミングチャートである。4 is a timing chart for explaining a method of driving the circuit of FIG. 3. カレントミラー型画素回路における応答時間と電流信号値との関係を示す図である。It is a figure which shows the relationship between the response time and current signal value in a current mirror type pixel circuit. 本発明の実施形態に係るアクティブマトリクス型有機ELディスプレイ(表示装置)の構成の概略を示す図である。It is a figure which shows the outline of a structure of the active matrix type organic electroluminescent display (display apparatus) which concerns on embodiment of this invention. 本実施形態に係るアクティブマトリクス型有機ELディスプレイの画素回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the pixel circuit of the active matrix type organic EL display which concerns on this embodiment. ボトムゲート型トランジスタの断面構造例を示す図である。It is a figure which shows the example of a cross-section of a bottom gate type transistor. トップゲート型トランジスタの断面構造例を示す図である。It is a figure which shows the example of a cross-section of a top gate type transistor. 関連技術による駆動トランジスタの動作点を示す図であって、(A)はVth補正を行っていない駆動トランジスタの動作点を、(B)はVth補正後の駆動トランジスタの動作点をそれぞれ示しいている。4A and 4B are diagrams showing operating points of a driving transistor according to a related technique, in which FIG. 5A shows an operating point of a driving transistor not subjected to Vth correction, and FIG. 5B shows an operating point of the driving transistor after Vth correction. . 本実施形態の画素回路の駆動トランジスタの動作点を示す図であって、(A)は高輝度時の駆動トランジスタの動作点を、(B)は中間輝度時の駆動トランジスタの動作点をそれぞれ示している。4A and 4B are diagrams showing the operating point of the driving transistor of the pixel circuit of the present embodiment, where FIG. 5A shows the operating point of the driving transistor at high luminance, and FIG. 5B shows the operating point of the driving transistor at intermediate luminance. ing. パネルに依存した視覚認識、輝度偏差の関係を示す図である。It is a figure which shows the relationship between the visual recognition depending on a panel, and a brightness | luminance deviation. 本実施形態に係る画素回路のタイミングチャートを示す図である。It is a figure which shows the timing chart of the pixel circuit which concerns on this embodiment. TFT薄膜トランジスタで構成されたセレクタスイッチ部と垂直駆動回路と画像信号の生成変換する(シフトレジスタとデジタル アナログ変換回路を含む)COG(CHIP ON GLASS)TABより構成される有機ELディスプレイの一例を示す図である。A diagram showing an example of an organic EL display composed of a selector switch unit composed of TFT thin film transistors, a vertical drive circuit, and a COG (CHIP ON GLASS) TAB (including a shift register and a digital / analog conversion circuit) for generating and converting an image signal. It is. 図14の有機ELディスプレイの3分割セレクタスイッチとその信号出力のタイミングチャートを示す図である。It is a figure which shows the timing chart of the 3 division | segmentation selector switch of the organic electroluminescent display of FIG. 14, and its signal output.

符号の説明Explanation of symbols

100…アクティブマトリクス型有機ELディスプレイ(表示装置)、101…画素回路、102…画素アレイ部、103…データドライバ(DDRV)、104…スキャンドライバ、111…駆動トランジスタとしてのTFT、112〜116…スイッチとしてのTFT、117…発光素子、C111,C112…キャパシタ、ND111〜ND113。
DESCRIPTION OF SYMBOLS 100 ... Active matrix type organic electroluminescent display (display apparatus), 101 ... Pixel circuit, 102 ... Pixel array part, 103 ... Data driver (DDRV), 104 ... Scan driver, 111 ... TFT as a drive transistor, 112-116 ... Switch TFT as 117, light emitting element, C111, C112, capacitor, ND111 to ND113.

Claims (13)

流れる電流によって輝度が変化する電気光学素子を駆動する画素回路であって、
少なくとも輝度情報に応じた電圧信号が供給される信号線と、
少なくとも第1の制御線と、
第1および第2の基準電位と、
第1のノードと、
第2のノードと、
第1端子と第2端子間で電流供給ラインを形成し、上記第1のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、
上記信号線と上記第2のノードとの間に接続され、上記第1の制御線によって導通制御される第1のスイッチと、
上記駆動トランジスタの制御端子に接続され、電圧信号を電流信号に変換する電圧電流変換回路と、
所定輝度の電流を参照し、当該電流の複製電流を発生させ、上記電圧電流変換回路に伝達する電流複製回路と
を有する画素回路。
A pixel circuit that drives an electro-optic element whose luminance changes according to a flowing current,
A signal line to which a voltage signal corresponding to at least luminance information is supplied;
At least a first control line;
First and second reference potentials;
A first node;
A second node;
A drive transistor that forms a current supply line between the first terminal and the second terminal and controls a current flowing through the current supply line according to a potential of a control terminal connected to the first node;
A first switch connected between the signal line and the second node, the conduction of which is controlled by the first control line;
A voltage-current conversion circuit that is connected to the control terminal of the drive transistor and converts a voltage signal into a current signal;
A pixel circuit having a current replication circuit that refers to a current having a predetermined luminance, generates a replication current of the current, and transmits the replication current to the voltage-current conversion circuit.
上記電圧電流変換回路および電流複製回路は、
上記駆動トランジスタの制御端子に接続された第1のノードと、
第2のノードと、
上記第1のノードと上記第2のノード間に接続された第1のキャパシタと、
上記第2のノードと上記第1の基準電位間に接続された第2のキャパシタと、
上記第1のキャパシタおよび上記第2のキャパシタのうち、少なくとも第1のキャパシタが接続され第1のノードに参照電流を選択的に供給可能な第2のスイッチと、を含む
請求項1記載の画素回路。
The voltage-current conversion circuit and the current replication circuit are:
A first node connected to the control terminal of the drive transistor;
A second node;
A first capacitor connected between the first node and the second node;
A second capacitor connected between the second node and the first reference potential;
2. The pixel according to claim 1, further comprising: a second switch connected to at least the first capacitor of the first capacitor and the second capacitor and capable of selectively supplying a reference current to the first node. circuit.
上記第1のノードを所定電位に選択的に接続可能な第3のスイッチを、さらに有する
請求項2記載の画素回路。
The pixel circuit according to claim 2, further comprising a third switch capable of selectively connecting the first node to a predetermined potential.
上記電流複製回路は、カレントミラー回路を含む
請求項2記載の画素回路。
The pixel circuit according to claim 2, wherein the current replication circuit includes a current mirror circuit.
上記参照電流は、任意に設定可能である
請求項2記載の画素回路。
The pixel circuit according to claim 2, wherein the reference current can be arbitrarily set.
参照電位は、画素回路が搭載されるパネルの低輝度と高輝度の各々、低電流と高電流の間で設定される
請求項5記載の画素回路。
The pixel circuit according to claim 5, wherein the reference potential is set between a low current and a high current, respectively, of a low luminance and a high luminance of a panel on which the pixel circuit is mounted.
マトリクス状に複数配列された画素回路と、
上記画素回路のマトリクス配列に対して列毎に配線され、少なくとも輝度情報に応じた電圧信号が供給される信号線と、
上記画素回路のマトリクス配列に対して行毎に配線された少なくとも第1の制御線と、
第1および第2の基準電位と、を有し、
上記画素回路は、
流れる電流によって輝度が変化する電気光学素子と、
第1のノードと、
第2のノードと、
第1端子と第2端子間で電流供給ラインを形成し、上記第1のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、
上記信号線と上記第2のノードとの間に接続され、上記第1の制御線によって導通制御される第1のスイッチと、
上記駆動トランジスタの制御端子に接続され、電圧信号を電流信号に変換する電圧電流変換回路と、
所定輝度の電流を参照し、当該電流の複製電流を発生させ、上記電圧電流変換回路に伝達する電流複製回路と、を含む
表示装置。
A plurality of pixel circuits arranged in a matrix;
A signal line that is wired for each column with respect to the matrix arrangement of the pixel circuit and that is supplied with a voltage signal corresponding to at least luminance information;
At least a first control line wired for each row to the matrix arrangement of the pixel circuit;
First and second reference potentials,
The pixel circuit is
An electro-optic element whose luminance varies depending on the flowing current;
A first node;
A second node;
A drive transistor that forms a current supply line between the first terminal and the second terminal and controls a current flowing through the current supply line according to a potential of a control terminal connected to the first node;
A first switch connected between the signal line and the second node, the conduction of which is controlled by the first control line;
A voltage-current conversion circuit that is connected to the control terminal of the drive transistor and converts a voltage signal into a current signal;
A current replication circuit that refers to a current having a predetermined luminance, generates a replication current of the current, and transmits the replication current to the voltage-current conversion circuit.
上記電圧電流変換回路および電流複製回路は、
上記駆動トランジスタの制御端子に接続された第1のノードと、
第2のノードと、
上記第1のノードと上記第2のノード間に接続された第1のキャパシタと、
上記第2のノードと上記第1の基準電位間に接続された第2のキャパシタと、
上記第1のキャパシタおよび上記第2のキャパシタのうち、少なくとも第1のキャパシタが接続され第1のノードに参照電流を選択的に供給可能な第2のスイッチと、を含む
請求項7記載の表示装置。
The voltage-current conversion circuit and the current replication circuit are:
A first node connected to the control terminal of the drive transistor;
A second node;
A first capacitor connected between the first node and the second node;
A second capacitor connected between the second node and the first reference potential;
The display according to claim 7, further comprising: a second switch connected to at least the first capacitor of the first capacitor and the second capacitor and capable of selectively supplying a reference current to the first node. apparatus.
上記第1のノードを所定電位に選択的に接続可能な第3のスイッチを、さらに有する
請求項8記載の表示装置。
The display device according to claim 8, further comprising a third switch capable of selectively connecting the first node to a predetermined potential.
上記電流複製回路は、カレントミラー回路を含む
請求項8記載の表示装置。
The display device according to claim 8, wherein the current replication circuit includes a current mirror circuit.
上記参照電流は、任意に設定可能である
請求項8記載の表示装置。
The display device according to claim 8, wherein the reference current can be arbitrarily set.
参照電位は、画素回路が搭載されるパネルの低輝度と高輝度の各々、低電流と高電流の間で設定される
請求項11記載の表示装置。
The display device according to claim 11, wherein the reference potential is set between a low current and a high current, respectively, of the low brightness and the high brightness of the panel on which the pixel circuit is mounted.
流れる電流によって輝度が変化する電気光学素子と、
少なくとも輝度情報に応じた電圧信号が供給される信号線と、
少なくとも第1の制御線と、
第1および第2の基準電位と、
第1のノードと、
第2のノードと、
第1端子と第2端子間で電流供給ラインを形成し、上記第1のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、
上記信号線と上記第2のノードとの間に接続され、上記第1の制御線によって導通制御される第1のスイッチと、
上記駆動トランジスタの制御端子に接続され、電圧信号を電流信号に変換する電圧電流変換回路と、を含む画素回路の駆動方法であって、
所定輝度の電流を参照し、当該電流の複製電流を発生させ、上記電圧電流変換回路に伝達し、
上記第1のスイッチを通して所定期間上記第2のノードに電圧信号を伝達し、上記電気光学素子の発光制御を行う
画素回路の駆動方法。
An electro-optic element whose luminance varies depending on the flowing current;
A signal line to which a voltage signal corresponding to at least luminance information is supplied;
At least a first control line;
First and second reference potentials;
A first node;
A second node;
A drive transistor that forms a current supply line between the first terminal and the second terminal and controls a current flowing through the current supply line according to a potential of a control terminal connected to the first node;
A first switch connected between the signal line and the second node, the conduction of which is controlled by the first control line;
A voltage-current conversion circuit that is connected to the control terminal of the drive transistor and converts a voltage signal into a current signal,
A current having a predetermined luminance is referred to, a replication current of the current is generated, and transmitted to the voltage-current conversion circuit.
A method for driving a pixel circuit, wherein a voltage signal is transmitted to the second node through the first switch for a predetermined period to perform light emission control of the electro-optic element.
JP2005195070A 2005-07-04 2005-07-04 Pixel circuit, display device, and driving method of pixel circuit Pending JP2007011214A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005195070A JP2007011214A (en) 2005-07-04 2005-07-04 Pixel circuit, display device, and driving method of pixel circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005195070A JP2007011214A (en) 2005-07-04 2005-07-04 Pixel circuit, display device, and driving method of pixel circuit

Publications (1)

Publication Number Publication Date
JP2007011214A true JP2007011214A (en) 2007-01-18

Family

ID=37749778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005195070A Pending JP2007011214A (en) 2005-07-04 2005-07-04 Pixel circuit, display device, and driving method of pixel circuit

Country Status (1)

Country Link
JP (1) JP2007011214A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103676368A (en) * 2012-09-07 2014-03-26 群康科技(深圳)有限公司 Display device and pixel unit thereof
WO2014139188A1 (en) * 2013-03-15 2014-09-18 深圳市华星光电技术有限公司 Backlight driving circuit, backlight driving method, and liquid crystal display
CN104680981A (en) * 2015-03-26 2015-06-03 京东方科技集团股份有限公司 OLED pixel driving circuit and driving method and OLED display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005024698A (en) * 2003-06-30 2005-01-27 Sony Corp Display device and driving method therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005024698A (en) * 2003-06-30 2005-01-27 Sony Corp Display device and driving method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103676368A (en) * 2012-09-07 2014-03-26 群康科技(深圳)有限公司 Display device and pixel unit thereof
WO2014139188A1 (en) * 2013-03-15 2014-09-18 深圳市华星光电技术有限公司 Backlight driving circuit, backlight driving method, and liquid crystal display
CN104680981A (en) * 2015-03-26 2015-06-03 京东方科技集团股份有限公司 OLED pixel driving circuit and driving method and OLED display device

Similar Documents

Publication Publication Date Title
JP4737221B2 (en) Display device
KR102007710B1 (en) Display device
JP4049018B2 (en) Pixel circuit, display device, and driving method of pixel circuit
JP4640443B2 (en) Display device, display device driving method, and electronic apparatus
US20080048955A1 (en) Pixel circuit
JP2007148129A (en) Display apparatus and driving method thereof
JP4529467B2 (en) Pixel circuit and display device
JP2010008521A (en) Display device
JP2006317696A (en) Pixel circuit, display device, and method for controlling pixel circuit
KR20100124256A (en) Display device
JP2009169239A (en) Self-luminous type display, and driving method therefor
JP2010145579A (en) Display device, method of driving display device, and electronic apparatus
JP2007108380A (en) Display device and driving method of display device
US20140132646A1 (en) Display device and method of driving the same
JP2008175945A (en) Pixel circuit and display device
JP2006227239A (en) Display device and display method
JP2005338591A (en) Pixel circuit and display device
JP2006243525A (en) Display device
JP2005215102A (en) Pixel circuit, display apparatus, and driving method for same
JP2010145893A (en) Display, method of driving display, and electronic device
JP5034208B2 (en) Display device and driving method of display device
JP4687026B2 (en) Display device and driving method of display device
JP2007011214A (en) Pixel circuit, display device, and driving method of pixel circuit
JP4639674B2 (en) Display device and driving method of display device
US11854483B2 (en) Display device, pixel circuit, and method for driving same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129