JP2006236387A - Storage control system - Google Patents

Storage control system Download PDF

Info

Publication number
JP2006236387A
JP2006236387A JP2006146086A JP2006146086A JP2006236387A JP 2006236387 A JP2006236387 A JP 2006236387A JP 2006146086 A JP2006146086 A JP 2006146086A JP 2006146086 A JP2006146086 A JP 2006146086A JP 2006236387 A JP2006236387 A JP 2006236387A
Authority
JP
Japan
Prior art keywords
data
write data
write
control device
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006146086A
Other languages
Japanese (ja)
Inventor
Akira Yamamoto
彰 山本
Katsunori Nakamura
勝憲 中村
Shigeru Kijiro
茂 木城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006146086A priority Critical patent/JP2006236387A/en
Publication of JP2006236387A publication Critical patent/JP2006236387A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress degradation of performance to a minimum, in executing dual writing between remotely located controllers, by restricting the number of data transfers to a minimum even if the distance between the controllers is expanded; to provide a function of leaving no intermediate result of a transaction; and to enhance the performance without requiring execution of an I/O process of control information to and from disks. <P>SOLUTION: A master controller reports back completion of receipt of write data, and then directly sends the write data to a sub controller. The secondary controller stores the received write data into a nonvolatile memory to thereby guarantee the data. Further, by setting a certain reference time point, the secondary controller can guarantee all write data up to the time point, and can discard all write data after the time point. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、異なった制御装置の間で、デ−タを2重書きする機能に関する。特に、制御装置間の距離が長く、制御装置間のデ−タ転送に遅延が発生するような場合、本発明は有効である。   The present invention relates to a function of writing data twice between different control devices. The present invention is particularly effective when the distance between the control devices is long and a delay occurs in data transfer between the control devices.

本発明に関する公知例として、以下の技術が開示されている。   The following techniques are disclosed as known examples relating to the present invention.

特許文献1では、遠隔地にある制御装置間のディスクの2重書きを行う技術が開示されている。本発明では、一方の制御装置が、地震などの天災等により破壊されても、もう一方の制御装置のディスクでデ−タ保証が可能というものである。特許文献1では、ホスト計算機から、直接、ライトデ−タを受領する正側の制御装置は、遠隔地にある副側の制御装置へ、受領したライトデ−タを転送した後、ライトデ−タの受領完了を、ホスト計算機に報告する。この方法であると、正側と副側で完全にデ−タが一致するため、デ−タ保証の点からは、非常に良い方法であった。しかし、制御装置間の距離拡大により、制御装置の間のデ−タ転送時間は、非常に大きくなるため、遠距離時に、性能上の課題があった。   Patent Document 1 discloses a technique for performing double writing of a disk between control devices at remote locations. In the present invention, even if one control device is destroyed due to a natural disaster such as an earthquake, the data can be guaranteed with the disk of the other control device. In Patent Document 1, a primary control device that directly receives write data from a host computer transfers the received write data to a remote control device at a remote location, and then receives the write data. Report completion to the host computer. In this method, the data on the primary side and the secondary side completely coincide with each other, and this is a very good method from the viewpoint of data guarantee. However, since the data transfer time between the control devices becomes very large due to the expansion of the distance between the control devices, there is a problem in performance at a long distance.

特許文献2でも、遠隔地にある制御装置間のディスクの2重書きを行う技術が、開示されている。特許文献2では、正側のホスト計算機から、直接、ライトデ−タを受領する正側の制御装置は、ライトデ−タ受領後直ちに、ライトデ−タの受領完了を、正側のホスト計算機に報告する。特許文献2では、さらに、正側の制御装置が受領したライトデ−タのコピ−が、一度正側のホスト計算機に読みだされる。本発明では、当初正側のホスト計算機から受領するライトデ−タには、時刻が付与されている。時刻は、このライトデ−タを書き込むライト要求が発行された時刻を意味する。ライトデ−タのコピ−が、正側のホスト計算機に読みだされる時、ライト時刻も正側のホスト計算機に渡される。この後、正側のホスト計算機はライトデ−タのコピ−とライト時刻を、副側のホスト計算機に送る。   Patent Document 2 also discloses a technique for performing double writing of a disk between control devices at remote locations. In Patent Document 2, a primary control device that directly receives write data from a primary host computer reports the completion of reception of the write data to the primary host computer immediately after receiving the write data. . In Patent Document 2, a copy of the write data received by the primary control device is once read out by the primary host computer. In the present invention, time is given to the write data that is initially received from the primary host computer. The time means the time when the write request for writing the write data is issued. When a copy of the write data is read out to the primary host computer, the write time is also passed to the primary host computer. Thereafter, the primary host computer sends a copy of the write data and the write time to the secondary host computer.

ライトデ−タとライト時刻を受け取ったを副側のホスト計算機は、ライト時刻等の情報を、制御用のディスクに書き込む。さらに、各ライトデ−タに付与された時刻を参照し、ライト時刻順に、ライトデ−タを副側のディスクに書き込みを行う。   The secondary host computer that has received the write data and write time writes information such as the write time to the control disk. Further, referring to the time given to each write data, the write data is written to the secondary disk in the order of the write time.

特許文献2で副側のホスト計算機が、上記のような処理を行う目的は、オンラインシステム等で標準的に使用されるトランザクションの途中結果を残さないようにするためである。例えば、口座Aから口座Bに預金を移すトランザクションを実行する場合、口座Aから預金を引き落としたにもかかわらず、口座Bに預金を積み立てない状態を残さないようにすることが、トランザクションの途中結果を残さないということを意味する。通常、オンラインシステムでは、回復の単位は、トランザクションであるため、トランザクションの途中結果を残すことは、極めて重要な障害である。   The purpose of the above-described processing by the secondary host computer in Patent Document 2 is to avoid leaving an intermediate result of a transaction normally used in an online system or the like. For example, when executing a transaction for transferring a deposit from an account A to an account B, it is possible to avoid leaving a state where no deposit is accumulated in the account B even though the deposit is deducted from the account A. Means not to leave. Normally, in an online system, the unit of recovery is a transaction, so leaving an intermediate result of a transaction is a very important obstacle.

次に、上記のような処理を実行すると、トランザクションの途中結果を残さないようにすることができることを簡単に説明する。2重書きを行っているディスクの中には、口座情報等のデ−タベ−スを格納したディスクと、トランザクションの更新履歴を残したジャ−ナルを格納したディスクがある。ホスト計算機がダウンすると、回復処理プログラムにより、ジャ-ナルが解析され、終了していないトランザクションの更新結果は、実行開始前の状態に戻される等の処理が、実行され、トランザクションの途中結果を残さないようにすることができる。副側の制御装置のディスクに書き込んだライトデ−タが、有効となるのは、最新のライトデ−タを格納した正側の制御装置が破壊されてしまったような場合である。副側の制御装置には、最新のライトデ−タは格納されてはいないが、ある時刻までのライトデ−タは保証されていることになる。したがって、見かけ上、ホスト計算機が、ライトデ−タを保証している時刻に、ダウンしたのと等価な状態を作り出していることになる。したがって、副制御装置側のジャ−ナルを格納したディスクと、デ−タベ−スを格納したディスクを用いて、ホスト計算機がダウンした時に実行される回復処理と同様の処理を実行することにより、トランザクションの途中結果を残さないようにすることができる。   Next, it will be briefly described that when the above-described processing is executed, it is possible not to leave an intermediate result of the transaction. There are two types of discs in which dual writing is performed: a disc storing a database such as account information, and a disc storing a journal storing a transaction update history. When the host computer goes down, the recovery processing program analyzes the journal, and the update result of the transaction that has not been completed is returned to the state before the start of execution. Can not be. The write data written to the disk of the secondary control device is valid when the primary control device storing the latest write data has been destroyed. Although the latest write data is not stored in the control device on the secondary side, the write data up to a certain time is guaranteed. Therefore, apparently, the host computer creates a state equivalent to being down at the time when the write data is guaranteed. Therefore, by executing a process similar to the recovery process executed when the host computer goes down, using the disk storing the journal on the secondary control unit and the disk storing the database, It is possible not to leave a result in the middle of a transaction.

特許文献3は、ディスク制御装置が不揮発性のキャッシュメモリを持ち、ライトアフタを行う、すなわち、ホスト計算機から受領したライトデ−タを不揮発性のキャッシュメモリに書き込み、完了報告を行う技術が開示されている。不揮発性のキャッシュメモリは、信頼性が高いため、ここにライトデ−タを格納すれば、十分デ−タ保証が可能となると判断できるためである。   Patent Document 3 discloses a technique in which a disk controller has a nonvolatile cache memory and performs write-after, that is, a write data received from a host computer is written to the nonvolatile cache memory and a completion report is made. Yes. This is because the non-volatile cache memory has high reliability, so that it can be determined that if the write data is stored here, the data can be sufficiently guaranteed.

欧州特許出願公開第0671686号明細書European Patent Application 0671686 欧州特許出願公開第0672985号明細書European Patent Application No. 0672985 特開平4−245342号明細書JP-A-4-245342

特許文献2では、制御装置間の距離が拡大しても、若干のデ−タは、失われるものの、性能の劣化は、少ない。しかも、トランザクションの途中結果を残さない。   In Patent Document 2, even if the distance between the control devices is increased, some data is lost, but the degradation of performance is small. Moreover, it does not leave a result during the transaction.

しかし、正側のホスト計算機がデ−タを読みだし、副側のホスト計算機にデ−タを転送するため、特許文献1のように、直接制御装置間で、ライトデ−タを受け渡す場合に比較し、デ−タ転送が一度余分に実行される。さらに、MTなどの記憶媒体への入出力処理の実行も必要となる。   However, when the primary side host computer reads the data and transfers the data to the secondary side host computer, as in Patent Document 1, when the write data is directly transferred between the control devices. In comparison, an extra data transfer is performed once. Furthermore, it is also necessary to execute input / output processing for a storage medium such as MT.

本発明の目的は、特許文献2のように、直接制御装置間で、ライトデ−タを受け渡し、しかも、制御装置間の距離が拡大しても、性能の劣化を微小に押さえ、しかも、トランザクションの途中結果を残さないような機能を提供することである。さらに、制御情報などのディスクへの入出力処理の実行も不必要とし、高性能化を図る。   The object of the present invention is to transfer write data directly between control devices as in Patent Document 2, and even if the distance between the control devices is increased, the degradation of performance is suppressed to a minimum, and transaction It is to provide a function that does not leave a result on the way. Furthermore, it is not necessary to execute input / output processing of control information and the like to the disk, so that high performance is achieved.

以下、本発明が、以上述べてきた目的をいかに実現するかについて述べる。   The following describes how the present invention achieves the objects described above.

本発明では、ホスト計算機は、正制御装置に、ライト要求を発行する際に、ライトデ−タにライト時刻を付与する。正制御装置は、ライトデ−タをホスト計算機から受け取ると、完了を報告する。この後、正制御装置は、副制御装置に、ライトデ−タとライト時刻を送る。この時、正の制御装置は、ライト時刻順に、ライトデ−タを、副の制御装置に送る。以上により、制御装置間の距離が拡大しても、性能の劣化を微小に押さえることができる。   In the present invention, the host computer gives a write time to the write data when issuing a write request to the primary controller. When the primary controller receives the write data from the host computer, it reports completion. Thereafter, the primary control device sends write data and write time to the secondary control device. At this time, the positive control device sends the write data to the sub control device in the order of the write time. As described above, even when the distance between the control devices is increased, the performance deterioration can be suppressed to a small extent.

副側の制御装置では、正側の制御装置から受け取ったライトデ−タとを、不揮発のキャッシュメモリに格納する。これにより、制御情報などのディスクへの入出力処理なしに、ライトデ−タのデ−タ保証が可能となる。   The secondary control device stores the write data received from the primary control device in the non-volatile cache memory. As a result, it is possible to guarantee write data without input / output processing of the control information to the disk.

副側の制御装置では、受け取ったライト時刻を参照して、ある時刻までのライトデ−タを保証するようにする。これにより、トランザクションの途中結果を残さないようにすることが可能である。   The control device on the secondary side refers to the received write time and guarantees write data up to a certain time. As a result, it is possible not to leave an intermediate result of the transaction.

本発明の目的は、遠隔地の制御装置間で2重書きを行う際、直接制御装置間で、ライトデ−タを受け渡すことにより、デ−タ転送数を必要最小限に留め、しかも、制御装置間の距離が拡大しても、性能の劣化を微小に押さえ、さらに、トランザクションの途中結果を残さないような機能を提供することである。加えて、制御情報のディスク入出力処理の実行も不必要とし、高性能化を図る。   It is an object of the present invention to minimize the number of data transfers by transferring write data directly between control devices when performing double writing between remote control devices, and to control the data. Even if the distance between the devices is increased, it is possible to provide a function of minimizing performance degradation and not leaving a result in the middle of a transaction. In addition, there is no need to execute disk input / output processing of control information, thereby achieving high performance.

以下、本発明の実施例を説明する。   Examples of the present invention will be described below.

まず、第1の実施例について説明する。   First, the first embodiment will be described.

図1は、第1の実施例の概要を表す。第1の実施例における構成は、1台以上の処理装置100、1台の正制御装置104、正制御装置104に接続された1台以上のディスク装置105、1台の副制御装置109、副制御装置109に接続された1台以上のディスク装置105より構成する。処理装置100は、CPU101、主記憶102、チャネル103から構成される場合もある。正制御装置104は、制御用メモリ107、キャッシュメモリ108を含む。制御用メモリ107、キャッシュメモリ108は、不揮発化されているものとする。また、さらなる高信頼化のために、それぞれが2重化されていてもよい。キャッシュメモリ108、制御用メモリ107は、半導体メモリで構成されており、ディスク装置105に比べ、1桁から2桁高速なアクセスが可能である。正制御装置104は、処理装置100とディスク装置105の間のデ−タ転送を行う。さらに、本発明においては、正制御装置104は、副制御装置109の間のデ−タ転送を行う機能をもつ。あるいは、正制御装置104が1つ以上のデイレクタ106を含み、各ディレクタ106が、処理装置200とディスク装置205との転送、副制御装置109との間のデ−タ転
送を行ってもよい。また、副制御装置109の内部構成は、正制御装置104と同様である。
FIG. 1 shows an overview of the first embodiment. The configuration in the first embodiment includes one or more processing devices 100, one primary control device 104, one or more disk devices 105 connected to the primary control device 104, one secondary control device 109, and a secondary control device 104. It is composed of one or more disk devices 105 connected to the control device 109. The processing apparatus 100 may include a CPU 101, a main memory 102, and a channel 103. The primary control device 104 includes a control memory 107 and a cache memory 108. It is assumed that the control memory 107 and the cache memory 108 are nonvolatile. In addition, each may be duplicated for higher reliability. The cache memory 108 and the control memory 107 are constituted by semiconductor memories, and can be accessed by one to two digits faster than the disk device 105. The primary control device 104 performs data transfer between the processing device 100 and the disk device 105. Further, in the present invention, the primary control device 104 has a function of transferring data between the secondary control devices 109. Alternatively, the primary control device 104 may include one or more directors 106, and each director 106 may perform transfer between the processing device 200 and the disk device 205 and data transfer between the sub-control device 109. The internal configuration of the sub control device 109 is the same as that of the primary control device 104.

制御用メモリ107には、ライトデ−タ112に対応したライトデ−タ管理情報113が、作成される。   Write data management information 113 corresponding to the write data 112 is created in the control memory 107.

処理装置100は、正制御装置104にライト要求110を発行する時、ライトデ−タ112に、ライト時刻111に付与する。ライト時刻111は、本ライト要求110が発行された時刻を表しており、ライト時刻111により、処理装置100が発行したライト要求110順序を認識することができる。処理装置100が複数存在する場合、ライト時刻111は、処理装置100間で、共通のクロックなどを用い、異なった処理装置100で発行されたライト要求110の順序も、認識できるようになっているものとする。   When the processing device 100 issues a write request 110 to the primary control device 104, the processing device 100 gives the write data 112 at the write time 111. The write time 111 represents the time when the write request 110 is issued, and the order of the write requests 110 issued by the processing apparatus 100 can be recognized from the write time 111. When there are a plurality of processing devices 100, the write time 111 can recognize the order of write requests 110 issued by different processing devices 100 using a common clock among the processing devices 100. Shall.

図2は、ライトデ−タ管理情報113の構成である。ここでは、特に、本発明に直接関係する情報について説明する。なお、本発明では、処理装置100がライト要求110を発行する際、指定するディスクを論理ディスクとよぶ。論理ディスクID120は、対応するライトデ−タを書き込むよう、処理装置100から指示された論理ディスクの番号であり、ライト要求110に含まれる情報である。本発明では、処理装置100が認識している論理ディスクとディスク装置105(物理ディスク)は、1対1に対応している必要はない。図3にしめすように、論理ディスクが、複数のディスク装置105上に定義されてもよい。また、論理ディスクに、冗長デ−タを含ませ、RAID(Redundant Array of Inexpesive Disks)構成にしてもよい。ライトアドレス121は、対応するライトデ−タを書き込む論理ディスク内のアドレスを示す情報(例えば、論理ディスクの先頭から1MByteの領域というような情報)で、ライト要求110に含まれる情報である。ライトデ−タ長122は、対応するライトデ−タの長さを表す情報であり、ライト要求110に含まれる情報である。以上の情報は、いずれも、通常のライト要求110に含まれる情報である。ライトデ−タポインタ123は、対応するライトデ−タ112へのポインタである。ライト時刻111については、すでに、説明したとおりである。ライト要求110に、ライト時刻111を付与することが本発明の特徴の1つである。副制御装置転送必要ビット124は、副制御装置109に対応するライトデ−タ112の転送が必要であることを表す情報である。   FIG. 2 shows the configuration of the write data management information 113. Here, in particular, information directly related to the present invention will be described. In the present invention, when the processing apparatus 100 issues the write request 110, the designated disk is called a logical disk. The logical disk ID 120 is a logical disk number instructed by the processing apparatus 100 to write the corresponding write data, and is information included in the write request 110. In the present invention, the logical disk recognized by the processing apparatus 100 and the disk device 105 (physical disk) do not need to correspond one-to-one. As shown in FIG. 3, a logical disk may be defined on a plurality of disk devices 105. Further, redundant data may be included in a logical disk, and a RAID (Redundant Array of Inexpensive Disks) configuration may be adopted. The write address 121 is information included in the write request 110 and is information (for example, information such as an area of 1 MByte from the beginning of the logical disk) indicating an address in the logical disk to which the corresponding write data is written. The write data length 122 is information indicating the length of the corresponding write data, and is information included in the write request 110. All of the above information is information included in the normal write request 110. The write data pointer 123 is a pointer to the corresponding write data 112. The write time 111 has already been described. It is one of the features of the present invention that the write time 111 is given to the write request 110. The sub control device transfer necessity bit 124 is information indicating that the transfer of the write data 112 corresponding to the sub control device 109 is necessary.

制御用メモリ108に含まれるもう1つの情報は、副論理ディスク番号114である。本情報は、正制御装置104の論理ディスク対応に存在する情報で、対応する論理ディスクの2重書きペアになっている副論理ディスクの番号、すなわち、副論理ディスクを格納している副制御装置109の番号と、副論理ディスクの副制御装置109内の論理ディスク番号を含む。もちろん、2重書きペアをもたない論理ディスクには、ヌル値が入るものとする。   Another information included in the control memory 108 is the secondary logical disk number 114. This information is information that exists in correspondence with the logical disk of the primary control device 104, and is the number of the secondary logical disk that is a double-written pair of the corresponding logical disk, that is, the secondary control device that stores the secondary logical disk. 109 and a logical disk number in the secondary control device 109 of the secondary logical disk. Of course, it is assumed that a null value is entered in a logical disk having no double writing pair.

副制御装置109の制御用メモリ109にも、ライトデ−タ管理情報113が含まれる。   The write data management information 113 is also included in the control memory 109 of the sub control device 109.

フォ−マットは、正制御装置104内のライトデ−タ管理情報113と同じでよい。ただし、副制御装置転送必要ビット124は、常にオフとなっているものとする。さらに、正論理ディスク番号131である。本情報は、副制御装置104の論理ディスク対応に存在する情報で、対応する論理ディスクの2重書きペアになっている正論理ディスクの番号、すなわち、正論理ディスクを格納している正制御装置104の番号と、正論理ディスクの正制御装置104内の論理ディスクア番号を含む。もちろん、2重書きペアをもたない論理ディスクには、ヌル値が入るものとする。   The format may be the same as the write data management information 113 in the primary control device 104. However, it is assumed that the sub controller transfer required bit 124 is always off. Furthermore, it is the primary logical disk number 131. This information is information that exists for the logical disk of the secondary control device 104, and is the number of the primary logical disk that is a double-written pair of the corresponding logical disk, that is, the primary control device that stores the primary logical disk. 104 and the logical disk number in the primary controller 104 of the primary logical disk. Of course, it is assumed that a null value is entered in a logical disk having no double writing pair.

正制御装置104の正ライトデ−タ受領部130は、処理装置100から、ライト要求110を受け取ったとき、動作を開始する。まず、受け取ったライトデ−タ112を、キャッシュメモリ108に格納する。(ステッップ131)次に、正ライトデ−タ受領部140は、制御用メモリ108内のライトデ−タ管理情報113を、当該ライト要求対応に確保する。(ステッップ132)さらに、ライト要求に含まれるライト時刻111等の情報を確保したライトデ−タ管理情報113に格納し、ライトデ−タポインタ123、副制御装置転送必要ビット124の設定を行う。(ステッップ133)最後に、処理装置100に、ライト要求110の完了報告を行う。(ステップ134)以上の処理には、ディスク装置105へのアクセスがないため、高速な応答が可能となる。ライトデ−タ112をディスク装置105に書き込む処理は、正制御装置104が後から実行する。この動作は、通常の制御装置の動作であるため、特に、詳細に記述しない。   When the primary write data receiving unit 130 of the primary control device 104 receives the write request 110 from the processing device 100, it starts its operation. First, the received write data 112 is stored in the cache memory 108. (Step 131) Next, the primary write data receiving unit 140 secures the write data management information 113 in the control memory 108 in response to the write request. (Step 132) Further, information such as the write time 111 included in the write request is stored in the secured write data management information 113, and the write data pointer 123 and the sub controller transfer necessary bit 124 are set. (Step 133) Finally, a completion report of the write request 110 is sent to the processing apparatus 100. (Step 134) Since there is no access to the disk device 105 in the above processing, a high-speed response is possible. The process of writing the write data 112 to the disk device 105 is executed later by the primary control device 104. Since this operation is an ordinary operation of the control device, it will not be described in detail.

正制御装置104の正ライトデ−タ送信部140は、ライトデ−タ112を副制御装置109に送る機能をもつ。まず、副制御装置転送必要ビット124が設定されているライトデ−タ管理情報113の中で、ライト時刻が最も以前であるライトデ−タ113を、対応する副論理ディスク番号130を参照して、2重書きペアが存在する副制御装置109へ送る。ライトデ−タ112の長さ、書き込みを行う副論理ディスク内のアドレスは、ライトデ−タ管理情報113内の情報を参照して指定する。(ステップ141)次に、副制御装置109からの完了報告をまつ。(ステップ142)完了報告が返ってくると、副制御装置転送必要ビット124をオフする。(ステップ143)この後、ステップ140ヘ戻り、次に送信すべきライトデ−タを見つける。   The primary write data transmission unit 140 of the primary control device 104 has a function of sending the write data 112 to the secondary control device 109. First, in the write data management information 113 in which the sub-controller transfer required bit 124 is set, the write data 113 with the earliest write time is referred to the corresponding secondary logical disk number 130 as 2 The data is sent to the sub-control device 109 where the overwritten pair exists. The length of the write data 112 and the address in the secondary logical disk to be written are specified with reference to the information in the write data management information 113. (Step 141) Next, a completion report from the sub-control device 109 is waited for. (Step 142) When the completion report is returned, the sub-controller transfer required bit 124 is turned off. (Step 143) Thereafter, the process returns to Step 140 to find the write data to be transmitted next.

副制御装置109の副ライトデ−タ受領部160は、正制御装置104から、ライトデ−タ112を受け取った時動作する。副ライトデ−タ受領部160の処理内容は、ライトデ−タ管理情報113の設定において、副制御装置転送必要ビット124の設定を行わない(ステップ161)こと以外は、正ライトデ−タ受領部140の処理内容と同様である。   The secondary write data receiving unit 160 of the secondary control device 109 operates when the write data 112 is received from the primary control device 104. The processing content of the secondary write data receiving unit 160 is the same as that of the primary write data receiving unit 140 except that the secondary control device transfer necessary bit 124 is not set in the setting of the write data management information 113 (step 161). This is the same as the processing content.

副制御装置109の副ライトデ−タデステ−ジ部140は、ライトデ−タ112をディスク装置105に書き込む機能をもつ。まず、ライトデ−タ管理情報113の中で、ライト時刻が最も以前である順にいくつかのライトデ−タ113を、ディスク装置105に書き込むことを決定し、しかるべき計算を行い、書き込みを行うディスク装置105と書き込みアドレスを決める。この計算方法は、通常のRAID等で用いられる方法であるため、詳細には記述しない。(ステップ171)次に、ライトデ−タ112をディス装置105に書き込むよう要求を複数並行して、ディスク装置105に発行する。(ステップ172)さらに、次に、ディスク装置105からの完了報告をまつ。(ステップ173)すべての要求の完了報告を受け取った後、ステップ170ヘ戻り、次にディスク装置105にデステ−ジすべきライトデ−タ113を見つける。   The secondary write data stage 140 of the secondary control device 109 has a function of writing the write data 112 to the disk device 105. First, in the write data management information 113, it is decided to write some write data 113 to the disk device 105 in the order of the earliest write time, perform appropriate calculations, and write the disk device. 105 and a write address are determined. Since this calculation method is a method used in normal RAID or the like, it will not be described in detail. (Step 171) Next, a plurality of requests for writing the write data 112 to the disk device 105 are issued in parallel to the disk device 105. (Step 172) Next, a completion report from the disk device 105 is waited for. (Step 173) After receiving the completion report of all the requests, the process returns to Step 170 to find the write data 113 to be next stored in the disk device 105.

正制御装置104から副制御装置109へのライトデ−タ113の送信順序が、ライト時刻111の順番であるため、副制御装置109では、ある時刻を基準に、それ以前のライトデ−タ113はすべて保持でき、それ以降のライトデ−タ113はまったく保持しないという状態を作り出すことができる。これにより、正制御装置104が破壊されても、副制御装置109側で、トランザクションの等中結果を残さない回復処理が可能となる。また、副制御装置109側で、ライトデ−タ113、ライト時刻112等の制御情報は、キャッシュメモリ107、制御用メモリ113などの不揮発性の半導体メモリに保持されるため、性能上のオ−バヘッドは小さい。   Since the transmission order of the write data 113 from the primary control device 104 to the secondary control device 109 is the order of the write time 111, the secondary control device 109 uses all the previous write data 113 as a reference based on a certain time. It is possible to create a state in which the data can be held and the write data 113 thereafter is not held at all. As a result, even if the primary control device 104 is destroyed, the secondary control device 109 can perform a recovery process that does not leave an intermediate result of the transaction. On the side of the sub-control device 109, control information such as the write data 113 and the write time 112 is held in a non-volatile semiconductor memory such as the cache memory 107 and the control memory 113. Is small.

以上説明してきた内容は、正制御装置104から副制御装置109へのライトデ−タ112の転送がシリアライズされているため、十分な性能が得られない可能性がある。図4は、正制御装置104から副制御装置109へのライトデ−タ112の転送を並列に実行した場合の動作を表している。各処理部で、転送がシリアライズされている場合と変更があるのは、正ライトデ−タ送信部a300、正基準時刻送信部170、副基準時刻受信部180、副ライトデ−タデステ−ジ部a310と正障害時デ−タ破棄部190である。以下、正ライトデ−タ送信部a300の処理フロ−について説明する。まず、副制御装置転送必要ビット124が設定されているライトデ−タ管理情報113の中で、ライト時刻が最も以前である順にいくつかのライトデ−タ113を、対応する副論理ディスク番号130を参照して、2重書きペアが存在する副制御装置109へそれぞれ並列に転送する。(ステップ301)次に、副制御装置109から、それぞれの完了報告が送られてくるのをまつ。(ステップ302)すべての完了報告が返ってくると、対応するライトデ−タ管理情報113の中の副制御装置転送必要ビット124をオフする。(ステップ303)この後、ステップ150ヘ戻り、次に送信すべきライトデ−タ112を見つける。   The contents described above may not provide sufficient performance because the transfer of the write data 112 from the primary control device 104 to the secondary control device 109 is serialized. FIG. 4 shows the operation when the transfer of the write data 112 from the primary controller 104 to the secondary controller 109 is executed in parallel. Each processing unit is different from the case where the transfer is serialized in that the primary write data transmission unit a300, the primary reference time transmission unit 170, the secondary reference time reception unit 180, and the secondary write data data stage a310. This is the data discarding unit 190 at the time of normal failure. Hereinafter, the processing flow of the primary write data transmission unit a300 will be described. First, in the write data management information 113 in which the sub-controller transfer required bit 124 is set, several write data 113 are referred to in order of the earliest write time, and the corresponding secondary logical disk number 130 is referred to. Then, the data is transferred in parallel to the sub-control device 109 in which the double writing pair exists. (Step 301) Next, wait for each completion report to be sent from the sub-control device 109. (Step 302) When all completion reports are returned, the sub controller transfer necessity bit 124 in the corresponding write data management information 113 is turned off. (Step 303) Thereafter, the process returns to Step 150 to find the write data 112 to be transmitted next.

ライトデ−タ112の転送を並列に実行すると、副制御装置109側で保持されるライトデ−タ112のライト時刻111の順序がくるう可能性がある。したがって、副制御装置109がデステ−ジしてよいライトデ−タ112を決めるための判断基準となるライト時刻111を認識する必要がある。この場合、デステージシしてよいライトデ−タ112は、正制御装置104の中で、副制御装置転送必要ビット124がオンになっているライトデ−タ管理情報113の中で、最も以前のライト時刻111を基準時刻として、この基準時刻より以前のライト時刻111をもつライトデ−タ112ということになる。というのは、この基準時刻より以前のライト時刻111をもつライトデ−タ112はすべて、副制御装置109側に保持されているいることになるためである。一方、この基準時刻より後のライト時刻111をもつライトデ−タ112は、まだデステ−ジしてはまずいライトデ−タ112であり、正制御装置104が破壊された場合、これらのライトデ−タ112はデステ−ジせず、破棄する必要がある。   If the transfer of the write data 112 is executed in parallel, the order of the write times 111 of the write data 112 held on the sub-control device 109 side may come. Therefore, it is necessary to recognize the write time 111 that is a determination criterion for determining the write data 112 that the sub-control device 109 may destage. In this case, the write data 112 that may be destaged is the earliest write time 111 in the write data management information 113 in which the sub-controller transfer required bit 124 is turned on in the primary controller 104. Is the write data 112 having the write time 111 earlier than the reference time. This is because all the write data 112 having the write time 111 earlier than the reference time is held on the sub-control device 109 side. On the other hand, the write data 112 having the write time 111 after the reference time is still bad write data 112, and when the primary control device 104 is destroyed, these write data 112 Must not be destroyed and destroyed.

正基準時刻送信部170は、副制御装置109に上述したデステ−ジしてよい基準時刻を送信する機能をもつ。基準時刻は、上述したように、副制御装置転送必要ビット124がオンになっているライトデ−タ管理情報113の中で、最も以前のライト時刻111である。   The main reference time transmission unit 170 has a function of transmitting the above-described reference time that may be destroyed to the sub-control device 109. As described above, the reference time is the earliest write time 111 in the write data management information 113 in which the sub-controller transfer required bit 124 is turned on.

副基準時刻受信部180は、正制御装置104から受信した基準時刻を、デステ−ジ許可時刻185として、制御用メモリ108に格納する。   The sub reference time receiving unit 180 stores the reference time received from the primary control device 104 in the control memory 108 as the de-stage permission time 185.

図4は、正制御装置104から副制御装置109へのライトデ−タ112の転送を並列に実行した場合の副ライトデ−タデステ−ジ部a310の処理フロ−である。図1に示した処理フロ−とは異なるのは、デステ−ジするライトデ−タ113を選択する条件に、デステ−ジ許可時刻185より以前のライト時刻111であるかどうかという条件が入ることだけである(ステップ311)。   FIG. 4 is a processing flow of the secondary write data stage unit a310 when the transfer of the write data 112 from the primary controller 104 to the secondary controller 109 is executed in parallel. The only difference from the processing flow shown in FIG. 1 is that the condition for selecting the write data 113 to be staged is that the write time 111 is earlier than the stage permission time 185. (Step 311).

正障害時デ−タ破棄部197は、正制御装置104が破壊された時、デステ−ジ許可時刻185から後のライト時刻111をもつライトデ−タ112を破棄する機能をもつ(ステップ191)。   The normal failure data discarding unit 197 has a function of discarding the write data 112 having the write time 111 after the destination permission time 185 when the primary control device 104 is destroyed (step 191).

次に、第2の実施例について説明する。   Next, a second embodiment will be described.

図5は、第2の実施例の概要を表す。第2の実施例と第1の実施例の相違は、正制御装置104と副制御装置109の数である。第1の実施例では、正制御装置104の数が1台で、副制御装置109の数が1台であった。一方、第2の実施例では、正制御装置104の数が2台以上で、副制御装置209の数が1台である。   FIG. 5 shows an overview of the second embodiment. The difference between the second embodiment and the first embodiment is the number of primary control devices 104 and secondary control devices 109. In the first embodiment, the number of primary control devices 104 is one and the number of sub-control devices 109 is one. On the other hand, in the second embodiment, the number of primary control devices 104 is two or more and the number of sub-control devices 209 is one.

正制御装置104が複数存在すると、副制御装置109側で、それぞれの正制御装置104から受け取っているライトデ−タ112のライト時刻111にずれが生ずる。一方の正制御装置104(例えば、正制御装置a)から受け取った最も最近のライト時刻111、この時刻を時刻a、もう一方の正制御装置104(例えば、正制御装置b)から受け取った最も最近のライト時刻111、この時刻を時刻bとする。この場合、時刻aより、時刻bの方が、以前の時刻であるとすると、正制御装置a側に、時刻aより最近で、時刻bより以前のライトデ−タ113を保持している可能性がある。すでにのべたように、トランザクションの途中結果を残さないようにするには、ある基準時刻以前のライト時刻112をもつライトデ−タ113はすべて保証し、基準時刻以降のライト時刻112をもつライトデ−タ113はすべて破棄する必要がある。したがって、時刻a以前のライト時刻111をもったライトデ−タ112が、副制御装置109でデステ−ジしてよいライトデ−タ112ということになる。   When there are a plurality of primary control devices 104, a shift occurs in the write time 111 of the write data 112 received from each primary control device 104 on the sub-control device 109 side. The most recent write time 111 received from one primary control device 104 (eg, primary control device a), this time is time a, and the most recent write time 111 received from the other primary control device 104 (eg, primary control device b) Write time 111, and this time is time b. In this case, if the time b is earlier than the time a, there is a possibility that the primary control device a side holds the write data 113 that is more recent than the time a and earlier than the time b. There is. As described above, in order not to leave a result in the middle of a transaction, all write data 113 having a write time 112 before a certain reference time is guaranteed, and write data having a write time 112 after the reference time is guaranteed. All 113 need to be discarded. Therefore, the write data 112 having the write time 111 before the time a is the write data 112 that can be staged by the sub-control device 109.

以上に対応して、副制御装置109の制御用メモリ108には、正制御装置ライト許可時刻500がある。正制御装置ライト許可時刻500は正制御装置104ごとに存在する情報で、対応する正制御装置104から受け取った最も最近のライト時刻111が格納されている。したがって、上述したように、これらの正制御装置ライト許可時刻500の中で、もっとも以前の時刻を基準時刻として、この基準時刻以前のライト時刻111をもったライトデ−タ112が、副制御装置109でデステ−ジしてよいライトデ−タ112ということになる。   Correspondingly, the control memory 108 of the sub-control device 109 has a primary control device write permission time 500. The primary controller write permission time 500 is information existing for each primary controller 104 and stores the latest write time 111 received from the corresponding primary controller 104. Therefore, as described above, the write data 112 having the write time 111 before the reference time, with the earliest time among the primary controller write permission times 500 as the reference time, is sub-control device 109. This means that the write data 112 can be stored at the same time.

以下、本実施例でも、1台の正制御装置104から副制御装置109へのライトデ−タ112の転送を並列に実行した場合の各処理部の内容について述べる。もちろん、1台の正制御装置104から副制御装置109へのライトデ−タ112の転送をシリアライズして実行した場合についても、本実施例は有効である。   Hereinafter, also in the present embodiment, the contents of each processing unit when the transfer of the write data 112 from one primary control device 104 to the sub control device 109 is executed in parallel will be described. Of course, the present embodiment is also effective in the case where the transfer of the write data 112 from one primary control device 104 to the sub control device 109 is serialized and executed.

正制御装置104の各処理部の処理フロ−は第1の実施例で、ライトデ−タ112の転送を並列に実行した場合(図3の処理)の処理フロ−と同様である。   The processing flow of each processing unit of the primary control device 104 is the same as the processing flow in the first embodiment when the transfer of the write data 112 is executed in parallel (the processing of FIG. 3).

次に、副制御装置109の各処理部の処理フロ−の説明を行う。   Next, the processing flow of each processing unit of the sub control device 109 will be described.

第2の実施例における副ライトデ−タデステ−ジ部b510の処理フロ−について説明する。ここでは、第2の実施例における副ライトデ−タデステ−ジ部520の処理フロ−が、第1の実施例における副ライトデ−タデステ−ジ部170の処理フロ−と異なる点について説明する。第2の実施例における副ライトデ−タ受領部510の処理内容は、デステ−ジするライトデ−タ112を選択する際、対応するライト時刻111が、すべての正制御装置ライト許可時刻500より以前であるかをチェックして、条件を満たすライトデ−タ112を選択する点である。(ステップ511)これ以外は、第2の実施例における副ライトデ−タデステ−ジ部b510の処理フロ−は、第1の実施例における副ライトデ−タデステ−ジ部170の処理フロ−と同様である。   The processing flow of the secondary write data stage b510 in the second embodiment will be described. Here, the processing flow of the secondary write data stage 520 in the second embodiment will be described as different from the processing flow of the secondary write data stage 170 in the first embodiment. The processing content of the secondary write data receiving unit 510 in the second embodiment is that when the write data 112 to be staged is selected, the corresponding write time 111 is before all the primary controller write permission times 500. It is a point to check whether or not the write data 112 satisfying the condition is selected. (Step 511) Other than this, the processing flow of the secondary write data stage b510 in the second embodiment is the same as the processing flow of the secondary write data stage 170 in the first embodiment. .

副基準時刻受信部b520は、正制御装置104から受信した基準時刻を、基準時刻を送信してきた正制御装置104に対応する正制御装置ライト許可時刻500に設定する。   The sub reference time reception unit b520 sets the reference time received from the primary control device 104 to the primary control device write permission time 500 corresponding to the primary control device 104 that has transmitted the reference time.

本実施例においては、正障害時デ−タ破棄部b530が、破棄するライトデ−タ112は、対応するライト時刻111が、すべての正制御装置ライト許可時刻500より以前であるという条件を満足しないライトデ−タ112である。(ステップ531)   In the present embodiment, the write data 112 discarded by the correct failure data discard unit b530 does not satisfy the condition that the corresponding write time 111 is earlier than all the main controller write permission times 500. Write data 112. (Step 531)

次に、第3の実施例について説明する。   Next, a third embodiment will be described.

図6は、第の実施例の概要を表す。第3の実施例と第2の実施例の相違も、正制御装置104と副制御装置109の数である。第3の実施例では、正制御装置104の数が2台以上で、副制御装置109の数は1台以上である。この場合、すべての正制御装置104と副制御装置109のペアがお互いに、接続されている必要はない。   FIG. 6 shows an overview of the first embodiment. The difference between the third embodiment and the second embodiment is also the number of primary control devices 104 and secondary control devices 109. In the third embodiment, the number of primary control devices 104 is two or more, and the number of sub-control devices 109 is one or more. In this case, it is not necessary that all pairs of the primary control device 104 and the secondary control device 109 are connected to each other.

副制御装置109が複数存在すると、トランザクションの途中結果を残さないようにするには、各副制御装置109間で、デステ−ジするライトデ−タ112を選択する際に用いる基準時刻を共通にする必要がある。これは、デ−タベ−スやジャ−ナルが複数の副制御装置109間に分散している可能性があるためである。   If there are a plurality of sub control devices 109, in order not to leave the middle result of the transaction, the reference time used when selecting the write data 112 to be staged is made common among the sub control devices 109. There is a need. This is because the database and journal may be distributed among the plurality of sub-control devices 109.

本実施例では、デステ−ジするライトデ−タ112を選択する際に用いる基準時刻を決定する機能を、マスタ副制御装置700に持たせる。したがって、マスタ制御装置700とそれ以外の副制御装置109の間は、データ転送路で接続されている。デ−タ転送路が故障すると、各副制御装置109間で、デステ−ジするライトデ−タ112を選択する際に用いる基準時刻を共通化することができなくなるため、デ−タ転送路は多重化しておくことが望ましい。本実施例では、デステ−ジするライトデ−タ112を選択する際に用いる基準時刻を決定する機能を、マスタ副制御装置700に持たせたが、基準時刻を決定する機能を、特定の副制御装置109に持たせず、各副制御装置109に分散させる方法(例えば、交代で、各副制御装置109が基準時刻を決定するような方法)をとっても、本発明は有効である。   In this embodiment, the master sub-control device 700 has a function of determining a reference time used when selecting the write data 112 to be destroyed. Therefore, the master control device 700 and the other sub-control devices 109 are connected by a data transfer path. If the data transfer path fails, the reference time used when selecting the write data 112 to be staged cannot be shared among the sub-control devices 109, so that the data transfer path is multiplexed. It is desirable to make it. In this embodiment, the master sub-control device 700 has the function of determining the reference time used when selecting the write data 112 to be stored. However, the function of determining the reference time is controlled by a specific sub-control. The present invention is effective even if a method of distributing to each sub-control device 109 without being provided in the device 109 (for example, a method in which each sub-control device 109 determines a reference time in turn).

以上に対応して、マスタ副制御装置700の制御用メモリ108には、副制御装置ライト時刻701がある。副制御装置ライト時刻701は、マスタ副制御装置700も含めた副制御装置109対応の情報である。各副制御装置ライト時刻701は、各副制御装置109から、マスタ副制御装置700が、適当な周期で、その副制御装置109内のすべての正制御装置ライト許可時刻500の中で、もっとも以前の時刻(実施例2で、副制御装置109がライトデ−タの選択の際、基準とした時刻)受け取る情報である。   Corresponding to the above, the control memory 108 of the master secondary control device 700 has the secondary control device write time 701. The sub controller write time 701 is information corresponding to the sub controller 109 including the master sub controller 700. Each sub-control unit write time 701 is the earliest among all the sub-control unit write permission times 500 in the sub-control unit 109 by the master sub-control unit 700 at an appropriate cycle from each sub-control unit 109. Information (in the second embodiment, the sub-control device 109 uses a reference time when selecting write data).

マスタライト時刻702は、第3の実施例において、各副制御装置109がライトデ−タの選択の際、基準とする時刻である。マスタライト時刻702は、マスタ副制御装置700が、適当な周期で、すべての副制御装置ライト時刻701を参照して、もっとも以前の時刻を選択して、この時刻を設定する。選択した時刻以前のライト時刻111をもったすべてのライトデ−タ112は副制御装置109に保持されていることになる。このため、この条件を満足するライトデ−タ112を保証して、満足しないライトデ−タ112はすべて破棄することにより、トランザクションの途中結果を残さないようにすることができる。   The master write time 702 is a time used as a reference when each sub-control device 109 selects the write data in the third embodiment. For the master write time 702, the master secondary control device 700 refers to all the secondary control device write times 701 at an appropriate cycle, selects the earliest time, and sets this time. All the write data 112 having the write time 111 before the selected time is held in the sub-control device 109. Therefore, by guaranteeing the write data 112 that satisfies this condition and discarding all the write data 112 that does not satisfy the condition, it is possible not to leave a result in the middle of the transaction.

以下、本実施例でも、1台の正制御装置104から副制御装置109へのライトデ−タ112の転送を並列に実行した場合の各処理部の内容について述べる。もちろん、1台の正制御装置104から副制御装置109へのライトデ−タ112の転送をシリアライズして実行した場合についても、本実施例は有効である。   Hereinafter, also in the present embodiment, the contents of each processing unit when the transfer of the write data 112 from one primary control device 104 to the sub control device 109 is executed in parallel will be described. Of course, the present embodiment is also effective in the case where the transfer of the write data 112 from one primary control device 104 to the sub control device 109 is serialized and executed.

正制御装置104の各処理部の処理フロ−は第2の実施例とほとんど同様である。もちろん、正基準時刻送信部170はライトデ−タ112を送信する各副制御装置109に基準時刻を送る機能をもつ。ただし、送信する基準時刻は、送信を行う副制御装置109に対応するすべてのライトデ−タ112の副制御装置転送必要ビット124がオンになっているライトデ−タ管理情報113の中で、最も以前のライト時刻111である。   The processing flow of each processing unit of the primary control device 104 is almost the same as in the second embodiment. Of course, the main reference time transmission unit 170 has a function of transmitting the reference time to each sub-control device 109 that transmits the write data 112. However, the reference time for transmission is the earliest among the write data management information 113 in which the sub controller transfer required bits 124 of all the write data 112 corresponding to the sub controller 109 that performs transmission are turned on. Is the write time 111.

正制御装置104の各処理部の処理フロ−の中で、第2の実施例と異なるのは、副制御装置109に、副ライト時刻送信部710、副ライトデ−タデステ−ジ部c720、正障害時デ−タ破棄部cを含む点である。また、マスタ副制御装置700は、マスタ副ライト時刻受信部711、マスタライト時刻計算部712、マスタ副ライト時刻送信部713730を含む点である。   The processing flow of each processing unit of the primary control device 104 differs from that of the second embodiment in that the secondary control device 109 includes a secondary write time transmission unit 710, a secondary write data stage c720, and a normal failure. This is a point including a time data discarding unit c. The master sub control device 700 includes a master sub write time receiving unit 711, a master write time calculating unit 712, and a master sub write time transmitting unit 713730.

副ライト時刻送信部710は、適当な周期で、その副制御装置109内のすべての正制御装置ライト許可時刻500の中で、もっとも以前の時刻180を、マスタ副制御装置700のマスタ副ライト時刻受信部711に送る。マスタ副制御装置700以外の副制御装置109の副ライト時刻送信部710は、副制御装置109間のデ−タ転送路を利用する。マスタ副制御装置700の副ライト時刻送信部710は、マスタ副制御装置700の通信手段を利用する。   The sub-write time transmission unit 710 sets the earliest time 180 among all the main controller write permission times 500 in the sub-control device 109 at an appropriate cycle, and the master sub-write time of the master sub-control device 700. The data is sent to the receiving unit 711. The sub write time transmission unit 710 of the sub control device 109 other than the master sub control device 700 uses the data transfer path between the sub control devices 109. The sub write time transmission unit 710 of the master sub control device 700 uses the communication means of the master sub control device 700.

マスタ副ライト時刻受信部711は、副ライト時刻送信部710から受信した時刻を、当該時刻を送ってきた副制御装置109に対応する副制御装置ライト時刻701に、設定する。   The master sub write time reception unit 711 sets the time received from the sub write time transmission unit 710 to the sub control device write time 701 corresponding to the sub control device 109 that has transmitted the time.

マスタライト時刻計算部712は、適当な周期で、すべての副制御装置ライト時刻701を参照して、もっとも以前の時刻を選択して、この時刻を、マスタライト時刻702に設定する。   The master write time calculation unit 712 refers to all the sub-controller write times 701 at an appropriate cycle, selects the earliest time, and sets this time as the master write time 702.

マスタ副ライト時刻送信部713は、各副制御装置109の副ライトデ−タデステ−ジ部720、正障害時デ−タ破棄部730からの要求にしたがって、適当な周期で、マスタライト時刻702に設定された時刻を送る。マスタ副制御装置700以外の副制御装置109には、副制御装置109間のデ−タ転送路を利用する。マスタ副制御装置700からの要求には、マスタ副ライト時刻送信部713は、マスタ副制御装置700の通信手段を利用する。   The master secondary write time transmission unit 713 sets the master write time 702 at an appropriate cycle in accordance with requests from the secondary write data stage 720 and the normal failure data discard unit 730 of each secondary control device 109. Send the time. A data transfer path between the sub-control devices 109 is used for the sub-control devices 109 other than the master sub-control device 700. For a request from the master sub-control device 700, the master sub-write time transmission unit 713 uses the communication unit of the master sub-control device 700.

副ライトデ−タデステ−ジ部720が、第2の実施例と異なる点は、デステ−ジを行うライトデ−タ112を選択する際、マスタ副ライト時刻送信部713から基準となる時刻を受信し、この時刻より以前のライト時刻111をもつライトデ−タ112をデステ−ジの対象として選択する点である(ステップ721)。   The difference between the secondary write data stage 720 and the second embodiment is that when selecting the write data 112 to be staged, the secondary write data stage 720 receives a reference time from the master secondary write time transmitter 713, The point is that the write data 112 having the write time 111 earlier than this time is selected as the target of the destination (step 721).

正障害時デ−タ破棄部c730が、第2の実施例と異なる点は、キャッシュメモリ107から破棄するライトデ−タ112を選択する際、マスタ副ライト時刻送信部713から基準となる時刻を受信し、この時刻より以前のライト時刻111をもつライトデ−タ112以外のライトデ−タ112を破棄の対象として選択する点である。(ステップ731)
本実施例では、マスタ制御装置700が、副制御装置109から基準となる時刻を計算するのに必要な情報を受け取ったが、図7に示すように、正制御装置104から受け取るようにしてもよい。この場合、マスタ副制御装置700の制御用メモリ108には、マスタ正制御装置ライト時刻800がある。マスタ正制御装置ライト時刻800は、正制御装置104対応の情報である。マスタ正制御装置ライト時刻800は、各正制御装置104から、マスタ副制御装置700が、適当な周期で、その正制御装置109内で、オン状態の副制御装置転送必要ビット124を含むすべてのライトデ−タ管理情報113の中で、最も以前のライト時刻111を受け取リ、設定を行う情報である。マスタライト時刻702には、マスタ副制御装置700が、適当な周期で、すべての正制御装置ライト時刻701を参照して、もっとも以前の時刻を選択して、この時刻を設定する。デステ−ジ、デ−タ破棄の際、基準となる時刻として用いる時刻が、マスタライト時刻702である点は、同様である。
The normal failure data discard unit c730 is different from the second embodiment in that when the write data 112 to be discarded is selected from the cache memory 107, the reference time is received from the master secondary write time transmission unit 713. However, the write data 112 other than the write data 112 having the write time 111 earlier than this time is selected as a discard target. (Step 731)
In this embodiment, the master control device 700 has received information necessary for calculating the reference time from the sub-control device 109, but may receive it from the primary control device 104 as shown in FIG. Good. In this case, the control memory 108 of the master secondary control device 700 has a master primary control device write time 800. The master primary control device write time 800 is information corresponding to the primary control device 104. The master primary control unit write time 800 includes all the master control units 700 including the sub control unit transfer necessity bits 124 in the on state in the primary control unit 109 from each primary control unit 104 at an appropriate cycle. This is information for receiving and setting the most recent write time 111 in the write data management information 113. At the master write time 702, the master secondary control device 700 refers to all the primary control device write times 701 at an appropriate cycle, selects the earliest time, and sets this time. The same applies in that the time used as the reference time at the time of discarding the data and data is the master write time 702.

第1の実施例の概要図。The schematic diagram of a 1st Example. ライトデ−タ管理情報のフォ−マット。Write data management information format. 正制御装置から副制御装置へのライトデ−タの転送を並列に実行した場合の正ライトデ−タ送信部の処理フロ−図。FIG. 6 is a processing flowchart of a primary write data transmission unit when write data transfer from the primary control device to the secondary control device is executed in parallel. 正制御装置から副制御装置へのライトデ−タの転送を並列に実行した場合の副ライトデ−タデステ−ジ部の処理フロ−図。FIG. 6 is a process flow diagram of the secondary write data stage when the write data transfer from the primary control device to the secondary control device is executed in parallel. 第2の実施例の概要図。The schematic diagram of a 2nd Example. 第3の実施例の概要図。The schematic diagram of a 3rd Example. 第3の実施例において、マスタ副制御装置が、正制御装置からライト時刻に関する情報を収集した場合の処理概要図。In 3rd Example, the master sub-control apparatus is a process schematic diagram when the information regarding write time is collected from the primary control apparatus.

符号の説明Explanation of symbols

104…正制御装置
107…制御用メモリ
108…キャッシュメモリ
109…副制御装置
111…ライト時刻
112…ライトデ−タ
113…ライトデ−タ管理情報
124…副制御装置転送必要ビット
130…正ライトデ−タ受領部
140…正ライトデ−タ送信部
150…副ライトデ−タ受領部
160…副ライトデ−タデステ−ジ部
170…正基準時刻送信部
180…副基準時刻受信部
185…デステ−ジ許可時刻
190…正障害時デ−タ破棄部
300…正ライトデ−タ送信部a
310…副ライトデ−タデステ−ジ部a
500…正制御装置ライト許可時刻
510…副ライトデ−タデステ−ジ部b
520…副基準時刻受信部b
530…正障害時デ−タ破棄部b
700…マスタ副制御装置
701…副制御装置ライト時刻
702…マスタライト基準時刻
710…副ライト時刻送信部
711…マスタ副ライト時刻受信部
712…マスタ副ライト時刻ケ計算部
713…マスタ副ライト時刻送信部
710…副ライトデ−タデステ−ジ部c
720…正障害時デ−タ破棄部c
800…正制御装置ライト時刻
104 ... Primary control device 107 ... Control memory 108 ... Cache memory 109 ... Sub control device 111 ... Write time 112 ... Write data 113 ... Write data management information 124 ... Sub control device transfer required bit 130 ... Receipt of primary write data Unit 140 ... primary write data transmission unit 150 ... secondary write data reception unit 160 ... secondary write data stage unit 170 ... primary reference time transmission unit 180 ... secondary reference time reception unit 185 ... destination permission time 190 ... primary Failure data discard unit 300... Correct write data transmission unit a
310 ... Sub write data stage a
500... Primary controller write permission time 510... Secondary write data stage b
520 ... Sub-reference time receiver b
530... Data discard unit b at the time of normal failure
700 ... Master sub controller 701 ... Sub controller write time 702 ... Master write reference time 710 ... Sub write time transmitter 711 ... Master sub write time receiver 712 ... Master sub write time calculator 713 ... Master sub write time transmission Part 710 .. auxiliary write data stage part c
720 ... Data discarding unit c at the time of normal failure
800 ... Positive controller write time

Claims (2)

処理装置に接続され、第1の制御装置と第1のキャッシュメモリと第1のディスク装置とを有する第1の記憶装置システムと、
前記第1の記憶装置システムに接続され、第2の制御装置と第2のキャッシュメモリと該第2のディスク装置を有する第2の記憶装置システムとを有するシステムであって、
前記第1の制御装置は、前記処理装置から複数のライトデータを受信し、前記処理装置から受信したライトデータと、前記処理装置が前記第1の記憶装置システムに対して送信した他のライトデータと該ライトデータとの間のライト順序の関係を示す参照情報とを第2の制御装置に送信し、
前記第2の制御装置は、前記第1の制御装置から受信したライトデータを前記第2のキャッシュメモリに格納し、該ライトデータの参照情報に基づいて、前記第2のキャッシュメモリに格納されているライトデータのうち前記第2のディスク装置に格納可能なライトデータを選択して、選択されたライトデータを前記第2のディスクに格納することを特徴とする計算機システム。
A first storage device system connected to the processing device and having a first control device, a first cache memory, and a first disk device;
A system connected to the first storage device system and having a second control device, a second cache memory, and a second storage device system having the second disk device,
The first control device receives a plurality of write data from the processing device, the write data received from the processing device, and other write data transmitted from the processing device to the first storage device system. And reference information indicating the relationship of the write order between the write data and the write data to the second control device,
The second control device stores the write data received from the first control device in the second cache memory, and stores the write data in the second cache memory based on reference information of the write data. A computer system, wherein write data that can be stored in the second disk device is selected from the stored write data, and the selected write data is stored in the second disk.
第一の処理装置が処理する第一のデータを格納する第一の記憶装置と前記第一の記憶装置を制御する第一の記憶制御部を有する第一の記憶システムと、
第二の処理装置が処理する第二のデータを格納する第二の記憶装置と前記第二の記憶装置を制御する第二の記憶制御部を有する第二の記憶システムと、及び、
前記第一の記憶制御部に接続され、前記第一の記憶制御部が送信する第一のデータを受信し、かつ、前記第二の記憶制御部に接続され、前記第二の記憶制御部が送信する第二のデータを受信する第三の記憶制御部と、前記第三の記憶制御部が受信した前記第一のデータおよび前記第二のデータを格納する第三の記憶装置とを有する第三の記憶システムとを有し、
ここで、
前記第一の記憶制御部は、前記第一の処理装置から受信した前記第一のデータを前記第三の記憶制御部へ送信する前に、前記第一の処理装置から受信した前記第一のデータを前記第一の記憶制御部が有するキャッシュメモリに格納すると共に前記第一のデータをキャッシュメモリに格納したことを示す第一の完了報告を前記第一の処理装置に返信し、
また、前記第一の記憶制御部は、前記第一のデータを前記第一の記憶装置に格納する際は、前記第一の記憶装置上に設けられた第一の論理記憶装置に前記第一のデータを格納し、
前記第二の記憶制御部は、前記第二の処理装置から受信した前記第二のデータを前記第三の記憶制御部へ送信する前に、前記第二の処理装置から受信した前記第二のデータを前記第二の記憶制御部が有するキャッシュメモリに格納すると共に前記第二のデータをキャッシュメモリに格納したことを示す第二の完了報告を、前記第二の処理装置に返信し、
また、前記第二の記憶制御部は、前記第二のデータを前記第二の記憶装置に格納する際は、前記第二の記憶装置上に設けられた第二の論理記憶装置に格納し、
前記第三の記憶制御部は、前記第一のデータを前記第三の記憶装置に格納する際は、前記第三の記憶装置上に設けられた、前記第一の論理記憶装置とペアを成す第三の論理記憶装置に前記第一のデータを格納し、また、前記第二のデータを前記第三の記憶装置に格納する際は、前記第三の記憶装置上に設けられた、前記第二の論理記憶装置とペアを成す第四の論理記憶装置に前記第二のデータを格納することを特徴とする記憶システム。
A first storage system having a first storage device for storing first data to be processed by the first processing device and a first storage control unit for controlling the first storage device;
A second storage system having a second storage device for storing second data to be processed by the second processing device, a second storage control unit for controlling the second storage device, and
Connected to the first storage controller, receives first data transmitted by the first storage controller, and connected to the second storage controller, and the second storage controller A third storage control unit that receives second data to be transmitted; and a third storage device that stores the first data and the second data received by the third storage control unit. Three storage systems,
here,
The first storage control unit receives the first data received from the first processing device before transmitting the first data to the third storage control unit. A first completion report indicating that the data is stored in the cache memory of the first storage control unit and the first data is stored in the cache memory is returned to the first processing device,
The first storage control unit stores the first data in a first logical storage device provided on the first storage device when the first data is stored in the first storage device. Store data for
The second storage control unit receives the second data received from the second processing device before transmitting the second data received from the second processing device to the third storage control unit. A second completion report indicating that the data is stored in the cache memory of the second storage control unit and the second data is stored in the cache memory is returned to the second processing device,
In addition, when storing the second data in the second storage device, the second storage control unit stores the second data in a second logical storage device provided on the second storage device,
The third storage control unit is paired with the first logical storage device provided on the third storage device when storing the first data in the third storage device. When the first data is stored in a third logical storage device and the second data is stored in the third storage device, the first data is provided on the third storage device. A storage system, wherein the second data is stored in a fourth logical storage device paired with a second logical storage device.
JP2006146086A 2006-05-26 2006-05-26 Storage control system Pending JP2006236387A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006146086A JP2006236387A (en) 2006-05-26 2006-05-26 Storage control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006146086A JP2006236387A (en) 2006-05-26 2006-05-26 Storage control system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006041808A Division JP2006146966A (en) 2006-02-20 2006-02-20 Storage control system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007013255A Division JP2007115287A (en) 2007-01-24 2007-01-24 Storage controller

Publications (1)

Publication Number Publication Date
JP2006236387A true JP2006236387A (en) 2006-09-07

Family

ID=37043879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006146086A Pending JP2006236387A (en) 2006-05-26 2006-05-26 Storage control system

Country Status (1)

Country Link
JP (1) JP2006236387A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011058821A1 (en) * 2009-11-11 2011-05-19 日本電気株式会社 Storage system, storage system update method, and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011058821A1 (en) * 2009-11-11 2011-05-19 日本電気株式会社 Storage system, storage system update method, and program

Similar Documents

Publication Publication Date Title
JP3414218B2 (en) Storage controller
US7444478B2 (en) Priority scheme for transmitting blocks of data
JP4756992B2 (en) Storage system and storage control method
US7373470B2 (en) Remote copy control in a storage system
US6701455B1 (en) Remote copy system with data integrity
US8495014B2 (en) Asynchronous remote copy system and storage control method
JPH10198607A (en) Data multiplexing system
US20130007368A1 (en) Methods and systems for improved miorroring of data between storage controllers using bidirectional communications
JP2005190455A (en) Storage control apparatus and storage control method
JP3797328B2 (en) Storage controller
JP3894196B2 (en) Storage controller
US9740423B2 (en) Computer system
JP2006236387A (en) Storage control system
JP3894220B2 (en) Storage controller
US8510506B2 (en) Disk array device, disk array system and cache control method
JP4531643B2 (en) Storage control method, system and program
JP2007206949A (en) Disk array device, and method and program for its control
JP2007115287A (en) Storage controller
JP2006146966A (en) Storage control system
JP2003050675A (en) Data multiplexing system
WO2016122602A1 (en) Systems and methods for sharing non-volatile memory between multiple access models
JP4030951B2 (en) Data duplication apparatus and method
JP2008217811A (en) Disk controller using nonvolatile memory
JP4698145B2 (en) Disk array device
JP2009129283A (en) Data storage device, data backup method and data backup program

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070327