JP2006173754A - High frequency switch - Google Patents

High frequency switch Download PDF

Info

Publication number
JP2006173754A
JP2006173754A JP2004360000A JP2004360000A JP2006173754A JP 2006173754 A JP2006173754 A JP 2006173754A JP 2004360000 A JP2004360000 A JP 2004360000A JP 2004360000 A JP2004360000 A JP 2004360000A JP 2006173754 A JP2006173754 A JP 2006173754A
Authority
JP
Japan
Prior art keywords
high frequency
switch
frequency switch
control signal
signal sent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004360000A
Other languages
Japanese (ja)
Inventor
Koichi Tani
幸一 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004360000A priority Critical patent/JP2006173754A/en
Publication of JP2006173754A publication Critical patent/JP2006173754A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high frequency switch capable of reducing power consumption during reception operation or reception standby operation of a communication apparatus. <P>SOLUTION: The high frequency switch switches transmission and reception operations of the communication apparatus, and is characterized by including: a depletion type NMOS transistor being a receiver side switch; an enhancement type NMOS transistor being a transmitter side switch; and a negative bias circuit connected to the gate of the depletion type NMOS transistor. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、送信機能及び受信機能を備えた移動体通信装置に用いられる高周波スイッチに関する。   The present invention relates to a high frequency switch used in a mobile communication device having a transmission function and a reception function.

携帯電話などの移動体通信装置に用いられる高周波スイッチの一つにＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）スイッチがある。一般的なＳＰＤＴスイッチは、３つの信号端子と２つの制御端子とを備えている。３つの信号端子は、それぞれアンテナと、受信機と、送信機とに接続される。アンテナ用の信号端子と受信機用の信号端子との間には受信側のスイッチである受信側トランジスタが介在し、アンテナ用の信号端子と送信機用の信号端子との間には送信側のスイッチである送信側トランジスタが介在する。受信側トランジスタ及び送信側トランジスタのゲート端子である２つの制御端子は、共にスイッチ制御回路に接続される。   One high-frequency switch used in mobile communication devices such as mobile phones is an SPDT (Single Pole Double Throw) switch. A typical SPDT switch has three signal terminals and two control terminals. The three signal terminals are connected to an antenna, a receiver, and a transmitter, respectively. A reception-side transistor that is a switch on the reception side is interposed between the signal terminal for the antenna and the signal terminal for the receiver, and the transmission-side transistor is interposed between the signal terminal for the antenna and the signal terminal for the transmitter. A transmission side transistor as a switch is interposed. Two control terminals which are gate terminals of the reception side transistor and the transmission side transistor are both connected to the switch control circuit.

ＳＰＤＴの基本動作を簡単に説明すると、アンテナから信号を受信する場合は、スイッチ制御回路からの指令により受信側トランジスタを導通状態（ＯＮ）、送信側トランジスタを非導通状態（ＯＦＦ）として受信信号を受信機側へのみ送る。一方、アンテナから信号を送信する場合は、スイッチ制御回路からの指令により送信側トランジスタを導通状態（ＯＮ）、受信側トランジスタを非導通状態（ＯＦＦ）として送信信号をアンテナ側へのみ送る。このように受信側トランジスタ及び送信側トランジスタをスイッチングして送受信動作を切り替えている。   To briefly explain the basic operation of SPDT, when receiving a signal from an antenna, the reception side transistor is turned on (ON) and the transmission side transistor is turned off (OFF) according to a command from the switch control circuit. Send only to the receiver. On the other hand, when a signal is transmitted from the antenna, the transmission signal is transmitted only to the antenna side with the transmission side transistor in the conductive state (ON) and the reception side transistor in the non-conductive state (OFF) according to a command from the switch control circuit. In this way, the transmission / reception operation is switched by switching the reception side transistor and the transmission side transistor.

高周波スイッチに関する発明が、例えば、特許文献１に記載されている。特許文献１に記載の高周波スイッチは、移動体通信装置に用いられるＳＰＤＴ型の高周波スイッチであって、受信側トランジスタ及び送信側トランジスタにそれぞれ並列にインダクタを接続し、トランジスタの寄生容量とインダクタとを共振させて寄生容量の影響を打ち消している。これにより、信号の通過損失を低減すると共にアイソレーションの劣化を防止している。
特開平９−８５０１号公報（第４−５頁、第１図） An invention relating to a high-frequency switch is described in Patent Document 1, for example. The high-frequency switch described in Patent Document 1 is an SPDT type high-frequency switch used in a mobile communication device, and an inductor is connected in parallel to each of a reception-side transistor and a transmission-side transistor, and the parasitic capacitance of the transistor and the inductor are connected. The effect of parasitic capacitance is canceled by resonating. This reduces signal passage loss and prevents isolation degradation.
Japanese Patent Laid-Open No. 9-8501 (page 4-5, FIG. 1)

携帯電話やワイヤレスＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などに高周波スイッチを使用する場合、受信側トランジスタは常に導通状態（ＯＮ）で待機させておくのが一般的である。そのため、高周波スイッチの消費電力が大きくなり、バッテリー駆動時間が短くなるという問題がある。   When a high-frequency switch is used for a cellular phone, a wireless LAN (Local Area Network), or the like, it is general that the reception side transistor is always in a standby state (ON). Therefore, there is a problem that the power consumption of the high frequency switch is increased and the battery driving time is shortened.

特許文献１に記載の高周波スイッチは、トランジスタの非導通状態（ＯＦＦ）における寄生容量による通過損失を低減し、アイソレーション特性を向上させるものであって、高周波スイッチの消費電力改善を目的とするものではない。   The high-frequency switch described in Patent Document 1 is intended to reduce the passage loss due to parasitic capacitance in the non-conducting state (OFF) of the transistor and improve the isolation characteristics, and is intended to improve the power consumption of the high-frequency switch. is not.

本発明に係る高周波スイッチは、通信装置の送信動作及び受信動作を切り替える高周波スイッチであって、受信側のスイッチであるデプレッション型ＮＭＯＳトランジスタと、送信側のスイッチであるエンハンスメント型ＮＭＯＳトランジスタと、デプレッション型ＮＭＯＳトランジスタのゲートに接続される負バイアス回路と、を備えることを特徴とする。   A high-frequency switch according to the present invention is a high-frequency switch that switches between a transmission operation and a reception operation of a communication device, and includes a depletion type NMOS transistor that is a reception side switch, an enhancement type NMOS transistor that is a transmission side switch, and a depletion type And a negative bias circuit connected to the gate of the NMOS transistor.

本発明に係る高周波スイッチによれば、受信側トランジスタをデプレッション型のＮＭＯＳトランジスタとすることで、０Ｖの制御信号で受信動作及び受信待機動作が可能となる。これにより、高周波スイッチの消費電力を低減し、高周波スイッチを備える通信装置のバッテリー駆動時間を長くすることができる。またデプレッション型のＮＭＯＳトランジスタのゲートと外部のスイッチ制御回路との間に負バイアス回路を設けることにより、確実にデプレッション型のＮＭＯＳトランジスタを非導通状態（ＯＦＦ）とすることができる。これにより、送信信号が受信回路側へ漏れ込むことを防止することができる。   According to the high frequency switch of the present invention, by using a depletion type NMOS transistor as the reception side transistor, a reception operation and a reception standby operation can be performed with a control signal of 0V. Thereby, the power consumption of a high frequency switch can be reduced and the battery drive time of a communication apparatus provided with a high frequency switch can be lengthened. Further, by providing a negative bias circuit between the gate of the depletion type NMOS transistor and the external switch control circuit, the depletion type NMOS transistor can be surely turned off (OFF). Thereby, it is possible to prevent the transmission signal from leaking to the reception circuit side.

（１）第１実施形態
図１は、本発明の第１実施形態に係る高周波スイッチ１００の構成図である。高周波スイッチ１００は、エンハンスメント型のＮＭＯＳトランジスタ（以下、Ｅ−ＮＭＯＳトランジスタ）１と、デプレッション型のＮＭＯＳトランジスタ（以下、Ｄ−ＮＭＯＳトランジスタ）２と、負バイアス回路３とを備えている。 (1) First Embodiment FIG. 1 is a configuration diagram of a high-frequency switch 100 according to a first embodiment of the present invention. The high-frequency switch 100 includes an enhancement type NMOS transistor (hereinafter referred to as E-NMOS transistor) 1, a depletion type NMOS transistor (hereinafter referred to as D-NMOS transistor) 2, and a negative bias circuit 3.

Ｅ−ＮＭＯＳトランジスタ１は送信側のスイッチであり、ゲート端子に接続されたスイッチ制御回路からの信号に基づいて導通状態が切り替えられる。Ｄ−ＮＭＯＳトランジスタ２は受信側のスイッチであり、負バイアス回路３を介してゲート端子に接続されたスイッチ制御回路からの信号に基づいて導通状態が切り替えられる。   The E-NMOS transistor 1 is a transmission-side switch, and the conduction state is switched based on a signal from a switch control circuit connected to the gate terminal. The D-NMOS transistor 2 is a switch on the receiving side, and the conduction state is switched based on a signal from a switch control circuit connected to the gate terminal via the negative bias circuit 3.

負バイアス回路３は、スイッチ制御回路からの制御信号を極性変換、すなわち、正電圧を負電圧に変換する機能を有している。負バイアス回路３は、例えば、図７に示すようなチャージポンプ回路３ａと発振器３ｂとの組み合わせで構成される。スイッチ制御回路から負バイアス回路３に入力された制御信号Ｖは、発振器３ｂからの信号に基づいてチャージポンプ回路３ａで極性変換され、負バイアス回路３から極性変換された制御信号、すなわち、制御信号−Ｖが出力される。   The negative bias circuit 3 has a function of converting the polarity of the control signal from the switch control circuit, that is, converting a positive voltage into a negative voltage. The negative bias circuit 3 is configured by a combination of a charge pump circuit 3a and an oscillator 3b as shown in FIG. 7, for example. The control signal V input from the switch control circuit to the negative bias circuit 3 is converted in polarity by the charge pump circuit 3a based on the signal from the oscillator 3b, and the control signal converted in polarity from the negative bias circuit 3, ie, the control signal -V is output.

ここで、エンハンスメント（Ｅ）型のＭＯＳトランジスタと、デプレッション（Ｄ）型のＭＯＳトランジスタとの基本特性の違いを簡単に説明しておく。   Here, the basic characteristic difference between the enhancement (E) type MOS transistor and the depletion (D) type MOS transistor will be briefly described.

図８は、両者のＩｄ−Ｖｇ（ドレイン電流―ゲート電圧）特性を示している。なお、図８のＩｄ−Ｖｇ特性はＮＭＯＳトランジスタの場合であり、ＰＭＯＳトランジスタの場合はドレイン電流Ｉｄ及びゲート電圧Ｖｇそれぞれの極性を反転すればよい。Ｅ−ＮＭＯＳトランジスタは、ゲート電圧Ｖｇが０Ｖの時にドレイン電流Ｉｄが流れない、いわゆるノーマリーオフ（Ｎｏｒｍａｌｌｙ ＯＦＦ）タイプのトランジスタである。従って、チャネルにドレイン電流Ｉｄを流してトランジスタを導通状態（ＯＮ）とするためには、閾値電圧Ｖｔｈよりも大きい正のバイアス電圧をゲートに印可する必要がある。一方、Ｄ−ＮＭＯＳトランジスタは、ゲート電圧Ｖｇが０Ｖの時にドレイン電流Ｉｄが流れる、いわゆるノーマリーオン（Ｎｏｒｍａｌｌｙ ＯＮ）タイプのトランジスタである。従って、ゲートに正のバイアス電圧を印可することなく、チャネルにドレイン電流Ｉｄを流してトランジスタを導通状態（ＯＮ）とすることができる。ただし、Ｄ−ＮＭＯＳトランジスタを非導通状態（ＯＦＦ）とするためには、閾値電圧Ｖｔｈ’よりも絶対値として大きい負のバイアス電圧をゲートに印可する必要がある。   FIG. 8 shows both Id-Vg (drain current-gate voltage) characteristics. The Id-Vg characteristic in FIG. 8 is for an NMOS transistor, and in the case of a PMOS transistor, the polarities of the drain current Id and the gate voltage Vg may be reversed. The E-NMOS transistor is a so-called normally-off transistor in which the drain current Id does not flow when the gate voltage Vg is 0V. Therefore, in order to cause the drain current Id to flow through the channel to turn on the transistor (ON), it is necessary to apply a positive bias voltage higher than the threshold voltage Vth to the gate. On the other hand, the D-NMOS transistor is a so-called normally-on type transistor in which a drain current Id flows when the gate voltage Vg is 0V. Accordingly, the drain current Id can be passed through the channel without applying a positive bias voltage to the gate, so that the transistor can be turned on. However, in order to put the D-NMOS transistor in a non-conducting state (OFF), it is necessary to apply a negative bias voltage larger in absolute value than the threshold voltage Vth ′ to the gate.

次に、高周波スイッチ１００（図１）の動作について説明する。   Next, the operation of the high frequency switch 100 (FIG. 1) will be described.

図２は、高周波スイッチ１００の受信時及び受信待機中の動作を示している。なお、図２では、Ｅ−ＮＭＯＳトランジスタ１及びＤ−ＮＭＯＳトランジスタ２のそれぞれのスイッチ動作を示す模式図も同時に記載している。受信時及び受信待機中は、スイッチ制御回路から制御信号Ｖｒが送られる。ここで、制御信号Ｖｒは０Ｖである。この時、送信側のスイッチであるＥ−ＮＭＯＳトランジスタ１のゲートには０Ｖの制御信号Ｖｒが印可されるため、Ｅ−ＮＭＯＳトランジスタ１は非導通状態（ＯＦＦ）となり、アンテナと送信回路とが分離される。一方、スイッチ制御回路から負バイアス回路３に送られた０Ｖの制御信号Ｖｒは、そのままの信号状態、すなわち、制御信号Ｖｒ’＝Ｖｒ＝０Ｖとして負バイアス回路３から出力される。これにより、受信側のスイッチであるＤ−ＮＭＯＳトランジスタ２のゲートには０Ｖの制御信号Ｖｒ’が印可される。Ｄ−ＮＭＯＳトランジスタ２はデプレッション型であるため、制御信号Ｖｒ’によってＤ−ＮＭＯＳトランジスタ２は導通状態（ＯＮ）となり、アンテナと受信回路とが接続される。このように、スイッチ制御回路から０Ｖの制御信号Ｖｒを送るだけで受信動作及び受信待機動作が可能となるため、高周波スイッチ１００の消費電力を低減することができる。   FIG. 2 shows operations of the high frequency switch 100 during reception and during reception standby. In FIG. 2, a schematic diagram showing the switching operation of each of the E-NMOS transistor 1 and the D-NMOS transistor 2 is also shown. During reception and reception standby, a control signal Vr is sent from the switch control circuit. Here, the control signal Vr is 0V. At this time, since the control signal Vr of 0V is applied to the gate of the E-NMOS transistor 1 which is a switch on the transmission side, the E-NMOS transistor 1 becomes non-conductive (OFF), and the antenna and the transmission circuit are separated. Is done. On the other hand, the control signal Vr of 0 V sent from the switch control circuit to the negative bias circuit 3 is output from the negative bias circuit 3 as it is, that is, the control signal Vr ′ = Vr = 0V. As a result, the control signal Vr ′ of 0 V is applied to the gate of the D-NMOS transistor 2 that is a switch on the receiving side. Since the D-NMOS transistor 2 is a depletion type, the D-NMOS transistor 2 is turned on by the control signal Vr ′, and the antenna and the receiving circuit are connected. As described above, since the reception operation and the reception standby operation can be performed only by sending the control signal Vr of 0 V from the switch control circuit, the power consumption of the high frequency switch 100 can be reduced.

図３は、高周波スイッチ１００（図１）の送信時の動作を示している。なお、図３では、Ｅ−ＮＭＯＳトランジスタ１及びＤ−ＮＭＯＳトランジスタ２のそれぞれのスイッチ動作を示す模式図も同時に記載している。送信時は、スイッチ制御回路から制御信号Ｖｓが送られる。ここで、制御信号ＶｓはＥ−ＮＭＯＳトランジスタ１の閾値電圧Ｖｔｈよりも大きい正極性の電圧で、例えば、Ｖｓ＝２Ｖである。この時、送信側のスイッチであるＥ−ＮＭＯＳトランジスタ１のゲートには２Ｖの制御信号Ｖｓが印可されるため、Ｅ−ＮＭＯＳトランジスタ１は導通状態（ＯＮ）となり、アンテナと送信回路とが接続される。一方、スイッチ制御回路から負バイアス回路３に送られた２Ｖの制御信号Ｖｓは、負バイアス回路３で極性反転され、制御信号Ｖｓ’＝−Ｖｓ＝−２Ｖとして負バイアス回路３から出力される。これにより、受信側のスイッチであるＤ−ＮＭＯＳトランジスタ２のゲートには−２Ｖの制御信号Ｖｓ’が印可される。デプレッション型であるＤ−ＮＭＯＳトランジスタ２は、負極性である制御信号Ｖｓ’によって非導通状態（ＯＦＦ）となり、アンテナと受信回路とが分離される。このように、スイッチ制御回路から正極性、例えば、２Ｖの制御信号Ｖｓを送ることで受信側のスイッチであるＤ−ＮＭＯＳトランジスタ２を確実に非導通状態（ＯＦＦ）とすることができるため、送信時に送信信号が受信回路側へ漏れ込むことを防止することができる。   FIG. 3 shows an operation at the time of transmission of the high-frequency switch 100 (FIG. 1). In FIG. 3, schematic diagrams showing the switching operations of the E-NMOS transistor 1 and the D-NMOS transistor 2 are also shown. At the time of transmission, a control signal Vs is sent from the switch control circuit. Here, the control signal Vs is a positive voltage larger than the threshold voltage Vth of the E-NMOS transistor 1, and for example, Vs = 2V. At this time, since the control signal Vs of 2V is applied to the gate of the E-NMOS transistor 1 that is a switch on the transmission side, the E-NMOS transistor 1 becomes conductive (ON), and the antenna and the transmission circuit are connected. The On the other hand, the 2V control signal Vs sent from the switch control circuit to the negative bias circuit 3 is inverted in polarity by the negative bias circuit 3 and is output from the negative bias circuit 3 as the control signal Vs ′ = − Vs = −2V. As a result, the control signal Vs ′ of −2 V is applied to the gate of the D-NMOS transistor 2 which is a switch on the receiving side. The depletion type D-NMOS transistor 2 is turned off by the negative control signal Vs ′, and the antenna and the receiving circuit are separated. In this way, by sending a control signal Vs of positive polarity, for example, 2 V, from the switch control circuit, the D-NMOS transistor 2 which is a switch on the receiving side can be surely turned off (OFF). Sometimes it is possible to prevent the transmission signal from leaking to the reception circuit side.

なお、本発明は、ＳＰＤＴ型の高周波スイッチに限定されるものではなく、ＳＰＳＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｓｉｎｇｌｅ Ｔｈｒｏｗ）スイッチ、ＤＰＤＴ（Ｄｏｕｂｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）スイッチ、ＳＰ４Ｔ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｑｕａｄｒｕｐｌｅ Ｔｈｒｏｗ）スイッチなどに適用することも可能である。   The present invention is not limited to the SPDT type high frequency switch, but may be applied to a SPST (Single Pole Single Throw) switch, a DPDT (Double Pole Double Throw) switch, a SP4T (Single Pole Quadruple Throw) switch, and the like. Is also possible.

〔作用効果〕
本発明の第１実施形態によれば、高周波スイッチ１００の受信側トランジスタをデプレッション型のＤ−ＮＭＯＳトランジスタ２とすることで、０Ｖの制御信号で受信動作及び受信待機動作が可能となる。これにより、高周波スイッチ１００の消費電力を低減し、高周波スイッチ１００を備える通信装置のバッテリー駆動時間を長くすることができる。また、Ｄ−ＮＭＯＳトランジスタ２のゲートとスイッチ制御回路との間に負バイアス回路３を設けることにより、送信時にスイッチ制御回路から正極性の制御電圧を送ることでＥ−ＮＭＯＳトランジスタ１を導通状態（ＯＮ）としつつ、確実にＤ−ＮＭＯＳトランジスタ２を非導通状態（ＯＦＦ）とすることができる。これにより、送信信号が受信回路側へ漏れ込むことを防止することができる。 [Function and effect]
According to the first embodiment of the present invention, the reception-side transistor of the high-frequency switch 100 is the depletion type D-NMOS transistor 2, so that the reception operation and the reception standby operation can be performed with a control signal of 0V. Thereby, the power consumption of the high frequency switch 100 can be reduced and the battery drive time of the communication apparatus provided with the high frequency switch 100 can be lengthened. Further, by providing the negative bias circuit 3 between the gate of the D-NMOS transistor 2 and the switch control circuit, a positive control voltage is sent from the switch control circuit at the time of transmission so that the E-NMOS transistor 1 is turned on ( The D-NMOS transistor 2 can be reliably turned off (OFF). Thereby, it is possible to prevent the transmission signal from leaking to the reception circuit side.

（２）第２実施形態
本発明の第２実施形態に係る高周波スイッチ１０１は、第１実施形態に係る高周波スイッチ１００をＰＭＯＳトランジスタで構成するものである。 (2) Second Embodiment A high frequency switch 101 according to a second embodiment of the present invention is configured by configuring the high frequency switch 100 according to the first embodiment with a PMOS transistor.

図４は、本発明の第２実施形態に係る高周波スイッチ１０１の構成図である。高周波スイッチ１０１は、エンハンスメント型のＰＭＯＳトランジスタ（以下、Ｅ−ＰＭＯＳトランジスタ）４と、デプレッション型のＰＭＯＳトランジスタ（以下、Ｄ−ＰＭＯＳトランジスタ）５と、負バイアス回路３とを備えている。   FIG. 4 is a configuration diagram of the high-frequency switch 101 according to the second embodiment of the present invention. The high frequency switch 101 includes an enhancement type PMOS transistor (hereinafter referred to as E-PMOS transistor) 4, a depletion type PMOS transistor (hereinafter referred to as D-PMOS transistor) 5, and a negative bias circuit 3.

Ｅ−ＰＭＯＳトランジスタ４は送信側のスイッチであり、負バイアス回路３を介してゲート端子に接続されたスイッチ制御回路からの信号に基づいて導通状態が切り替えられる。Ｄ−ＰＭＯＳトランジスタ５は受信側のスイッチであり、ゲート端子に接続されたスイッチ制御回路からの信号に基づいて導通状態が切り替えられる。   The E-PMOS transistor 4 is a transmission-side switch, and the conduction state is switched based on a signal from a switch control circuit connected to the gate terminal via the negative bias circuit 3. The D-PMOS transistor 5 is a switch on the receiving side, and its conduction state is switched based on a signal from a switch control circuit connected to the gate terminal.

負バイアス回路３は、スイッチ制御回路からの制御信号を極性変換、すなわち、正電圧を負電圧に変換する機能を有している。負バイアス回路３の構成例（図７）については、既に第１実施形態で説明しているので、ここでは同一符号を付してその説明を省略する。   The negative bias circuit 3 has a function of converting the polarity of the control signal from the switch control circuit, that is, converting a positive voltage into a negative voltage. Since the configuration example (FIG. 7) of the negative bias circuit 3 has already been described in the first embodiment, the same reference numerals are given here and the description thereof is omitted.

次に、高周波スイッチ１０１（図４）の動作について説明する。   Next, the operation of the high frequency switch 101 (FIG. 4) will be described.

図５は、高周波スイッチ１０１の受信時及び受信待機中の動作を示している。なお、図５では、Ｅ−ＰＭＯＳトランジスタ４及びＤ−ＰＭＯＳトランジスタ５のそれぞれのスイッチ動作を示す模式図も同時に記載している。受信時及び受信待機中は、スイッチ制御回路から制御信号Ｖｒが送られる。ここで、制御信号Ｖｒは０Ｖである。この時、スイッチ制御回路から負バイアス回路３に送られた０Ｖの制御信号Ｖｒは、そのままの信号状態、すなわち、制御信号Ｖｒ’＝Ｖｒ＝０Ｖとして負バイアス回路３から出力される。これにより、送信側のスイッチであるＥ−ＰＭＯＳトランジスタ４のゲートには０Ｖの制御信号Ｖｒ’が印可されため、Ｅ−ＰＭＯＳトランジスタ４は非導通状態（ＯＦＦ）となり、アンテナと送信回路とが分離される。一方、受信側のスイッチであるＤ−ＰＭＯＳトランジスタ５のゲートには０Ｖの制御信号Ｖｒが印可される。Ｄ−ＰＭＯＳトランジスタ５はデプレッション型であるため、制御信号ＶｒによってＤ−ＰＭＯＳトランジスタ５は導通状態（ＯＮ）となり、アンテナと受信回路とが接続される。このように、スイッチ制御回路から０Ｖの制御信号Ｖｒを送るだけで受信動作及び受信待機動作が可能となるため、高周波スイッチ１０１の消費電力を低減することができる。   FIG. 5 shows the operation of the high frequency switch 101 during reception and during reception standby. In FIG. 5, schematic diagrams showing the switching operations of the E-PMOS transistor 4 and the D-PMOS transistor 5 are also shown. During reception and reception standby, a control signal Vr is sent from the switch control circuit. Here, the control signal Vr is 0V. At this time, the control signal Vr of 0V sent from the switch control circuit to the negative bias circuit 3 is output from the negative bias circuit 3 as the signal state as it is, that is, the control signal Vr ′ = Vr = 0V. As a result, the control signal Vr ′ of 0 V is applied to the gate of the E-PMOS transistor 4 that is a switch on the transmission side, so that the E-PMOS transistor 4 becomes non-conductive (OFF), and the antenna and the transmission circuit are separated. Is done. On the other hand, a control signal Vr of 0 V is applied to the gate of the D-PMOS transistor 5 which is a switch on the receiving side. Since the D-PMOS transistor 5 is a depletion type, the D-PMOS transistor 5 is turned on by the control signal Vr, and the antenna and the receiving circuit are connected. As described above, since the reception operation and the reception standby operation can be performed only by sending the control signal Vr of 0 V from the switch control circuit, the power consumption of the high-frequency switch 101 can be reduced.

図６は、高周波スイッチ１０１（図４）の送信時の動作を示している。なお、図６では、Ｅ−ＰＭＯＳトランジスタ４及びＤ−ＰＭＯＳトランジスタ５のそれぞれのスイッチ動作を示す模式図も同時に記載している。送信時は、スイッチ制御回路から制御信号Ｖｓが送られる。ここで、制御信号ＶｓはＥ−ＰＭＯＳトランジスタ４の閾値電圧Ｖｔｈよりも絶対値として大きい正極性の電圧で、例えば、Ｖｓ＝２Ｖである。この時、スイッチ制御回路から負バイアス回路３に送られた２Ｖの制御信号Ｖｓは、負バイアス回路３で極性反転され、制御信号Ｖｓ’＝−Ｖｓ＝−２Ｖとして負バイアス回路３から出力される。これにより、送信側のスイッチであるＥ−ＰＭＯＳトランジスタ４のゲートには−２Ｖの制御信号Ｖｓ’が印可されるため、Ｅ−ＰＭＯＳトランジスタ４は導通状態（ＯＮ）となり、アンテナと送信回路とが接続される。一方、受信側のスイッチであるＤ−ＰＭＯＳトランジスタ５のゲートには２Ｖの制御信号Ｖｓが印可される。デプレッション型であるＤ−ＰＭＯＳトランジスタ５は、正極性である制御信号Ｖｓによって非導通状態（ＯＦＦ）となり、アンテナと受信回路とが分離される。このように、スイッチ制御回路から正極性、例えば、２Ｖの制御信号Ｖｓを送ることで受信側のスイッチであるＤ−ＰＭＯＳトランジスタ５を確実に非導通状態（ＯＦＦ）とすることができるため、送信時に送信信号が受信回路側へ漏れ込むことを防止することができる。   FIG. 6 shows the operation at the time of transmission of the high-frequency switch 101 (FIG. 4). In FIG. 6, a schematic diagram showing the switching operations of the E-PMOS transistor 4 and the D-PMOS transistor 5 is also shown. At the time of transmission, a control signal Vs is sent from the switch control circuit. Here, the control signal Vs is a positive voltage that is larger in absolute value than the threshold voltage Vth of the E-PMOS transistor 4, and is, for example, Vs = 2V. At this time, the 2V control signal Vs sent from the switch control circuit to the negative bias circuit 3 is inverted in polarity by the negative bias circuit 3 and output from the negative bias circuit 3 as the control signal Vs ′ = − Vs = −2V. . As a result, the control signal Vs ′ of −2 V is applied to the gate of the E-PMOS transistor 4 that is a switch on the transmission side, so that the E-PMOS transistor 4 becomes conductive (ON), and the antenna and the transmission circuit are disconnected. Connected. On the other hand, a control signal Vs of 2V is applied to the gate of the D-PMOS transistor 5 which is a switch on the receiving side. The depletion type D-PMOS transistor 5 is turned off (OFF) by the positive control signal Vs, and the antenna and the receiving circuit are separated. Thus, since the D-PMOS transistor 5 which is a switch on the receiving side can be surely turned off (OFF) by sending a control signal Vs of positive polarity, for example, 2 V, from the switch control circuit, transmission Sometimes it is possible to prevent the transmission signal from leaking to the reception circuit side.

なお、本発明は、ＳＰＤＴ型の高周波スイッチに限定されるものではなく、ＳＰＳＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｓｉｎｇｌｅ Ｔｈｒｏｗ）スイッチ、ＤＰＤＴ（Ｄｏｕｂｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）スイッチ、ＳＰ４Ｔ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｑｕａｄｒｕｐｌｅ Ｔｈｒｏｗ）スイッチなどに適用することも可能である。   The present invention is not limited to the SPDT type high frequency switch, but may be applied to a SPST (Single Pole Single Throw) switch, a DPDT (Double Pole Double Throw) switch, a SP4T (Single Pole Quadruple Throw) switch, and the like. Is also possible.

〔作用効果〕
本発明の第２実施形態によれば、高周波スイッチ１０１の受信側トランジスタをデプレッション型のＤ−ＰＭＯＳトランジスタ５とすることで、０Ｖの制御信号で受信動作及び受信待機動作が可能となる。これにより、高周波スイッチ１０１の消費電力を低減し、高周波スイッチ１０１を備える通信装置のバッテリー駆動時間を長くすることができる。また、Ｅ−ＰＭＯＳトランジスタ４のゲートとスイッチ制御回路との間に負バイアス回路３を設けることにより、送信時にスイッチ制御回路から正極性の制御電圧を送ることでＥ−ＰＭＯＳトランジスタ４を導通状態（ＯＮ）としつつ、確実にＤ−ＰＭＯＳトランジスタ５を非導通状態（ＯＦＦ）とすることができる。これにより、送信信号が受信回路側へ漏れ込むことを防止することができる。 [Function and effect]
According to the second embodiment of the present invention, the reception-side transistor of the high-frequency switch 101 is the depletion type D-PMOS transistor 5, so that a reception operation and a reception standby operation can be performed with a 0 V control signal. Thereby, the power consumption of the high frequency switch 101 can be reduced, and the battery drive time of the communication apparatus including the high frequency switch 101 can be extended. In addition, by providing the negative bias circuit 3 between the gate of the E-PMOS transistor 4 and the switch control circuit, a positive control voltage is sent from the switch control circuit during transmission to make the E-PMOS transistor 4 conductive ( The D-PMOS transistor 5 can be reliably turned off (OFF). Thereby, it is possible to prevent the transmission signal from leaking to the reception circuit side.

第１実施形態に係る高周波スイッチの構成図。The block diagram of the high frequency switch which concerns on 1st Embodiment. 第１実施形態に係る高周波スイッチの受信動作及び受信待機動作。Reception operation and reception standby operation of the high-frequency switch according to the first embodiment. 第１実施形態に係る高周波スイッチの送信動作。Transmission operation of the high-frequency switch according to the first embodiment. 第２実施形態に係る高周波スイッチの構成図。The block diagram of the high frequency switch which concerns on 2nd Embodiment. 第２実施形態に係る高周波スイッチの受信動作及び受信待機動作。Reception operation and reception standby operation of the high-frequency switch according to the second embodiment. 第２実施形態に係る高周波スイッチの送信動作。Transmission operation of the high-frequency switch according to the second embodiment. 負バイアス回路の構成例。The structural example of a negative bias circuit. エンハンスメント型ＭＯＳトランジスタとデプレッション型ＭＯＳトランジスタの基本特性。Basic characteristics of enhancement type MOS transistor and depletion type MOS transistor.

符号の説明Explanation of symbols

１・・・Ｅ−ＮＭＯＳトランジスタ
２・・・Ｄ−ＮＭＯＳトランジスタ
３・・・負バイアス回路
３ａ・・・チャージポンプ回路
３ｂ・・・発振器
４・・・Ｅ−ＰＭＯＳトランジスタ
５・・・Ｄ−ＰＭＯＳトランジスタ
１００、１０１・・・高周波スイッチ DESCRIPTION OF SYMBOLS 1 ... E-NMOS transistor 2 ... D-NMOS transistor 3 ... Negative bias circuit 3a ... Charge pump circuit 3b ... Oscillator 4 ... E-PMOS transistor 5 ... D-PMOS Transistors 100, 101... High frequency switch

Claims (26)

通信装置の送信動作及び受信動作を切り替える高周波スイッチであって、
受信側のスイッチであるデプレッション型ＮＭＯＳトランジスタと、
送信側のスイッチであるエンハンスメント型ＮＭＯＳトランジスタと、
前記デプレッション型ＮＭＯＳトランジスタのゲートに接続される負バイアス回路と、
を備えることを特徴とする高周波スイッチ。 A high-frequency switch that switches between a transmission operation and a reception operation of a communication device,
A depletion type NMOS transistor which is a switch on the receiving side;
An enhancement type NMOS transistor that is a switch on the transmission side,
A negative bias circuit connected to the gate of the depletion type NMOS transistor;
A high-frequency switch comprising: 前記負バイアス回路は、前記高周波スイッチの外部に備えられたスイッチ制御回路から送られる正極性の制御信号を負極性に変換することを特徴とする、請求項１に記載の高周波スイッチ。   The high frequency switch according to claim 1, wherein the negative bias circuit converts a positive control signal sent from a switch control circuit provided outside the high frequency switch into a negative polarity. 前記負バイアス回路は、チャージポンプ回路と発振器とで構成されることを特徴とする、請求項２に記載の高周波スイッチ。   The high frequency switch according to claim 2, wherein the negative bias circuit includes a charge pump circuit and an oscillator. 前記高周波スイッチは、前記スイッチ制御回路から送られる０Ｖの制御信号により受信状態及び受信待機状態となり、前記スイッチ制御回路から送られる正極性の制御信号により送信状態となることを特徴とする、請求項２に記載の高周波スイッチ。   The high frequency switch is in a reception state and a reception standby state by a 0V control signal sent from the switch control circuit, and is in a transmission state by a positive control signal sent from the switch control circuit. 2. The high frequency switch according to 2. 前記デプレッション型ＮＭＯＳトランジスタ及び前記エンハンスメント型ＮＭＯＳトランジスタは、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）基板またはバルクシリコン基板を用いて形成されることを特徴とする、請求項１に記載の高周波スイッチ。   The depletion type NMOS transistor and the enhancement type NMOS transistor are formed using an SOI (Silicon On Insulator) substrate, an SOS (Silicon On Sapphire) substrate, or a bulk silicon substrate. High frequency switch. 前記負バイアス回路は、前記高周波スイッチの外部に備えられたスイッチ制御回路から送られる正極性の制御信号を負極性に変換することを特徴とする、請求項５に記載の高周波スイッチ。   6. The high frequency switch according to claim 5, wherein the negative bias circuit converts a positive control signal sent from a switch control circuit provided outside the high frequency switch into a negative polarity. 前記負バイアス回路は、チャージポンプ回路と発振器とで構成されることを特徴とする、請求項６に記載の高周波スイッチ。   The high frequency switch according to claim 6, wherein the negative bias circuit includes a charge pump circuit and an oscillator. 前記高周波スイッチは、前記スイッチ制御回路から送られる０Ｖの制御信号により受信状態及び受信待機状態となり、前記スイッチ制御回路から送られる正極性の制御信号により送信状態となることを特徴とする、請求項６に記載の高周波スイッチ。   The high frequency switch is in a reception state and a reception standby state by a 0V control signal sent from the switch control circuit, and is in a transmission state by a positive control signal sent from the switch control circuit. 6. The high frequency switch according to 6. 前記高周波スイッチは、ＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）スイッチであることを特徴とする、請求項１に記載の高周波スイッチ。   The high frequency switch according to claim 1, wherein the high frequency switch is an SPDT (Single Pole Double Throw) switch. 前記負バイアス回路は、前記高周波スイッチの外部に備えられたスイッチ制御回路から送られる正極性の制御信号を負極性に変換することを特徴とする、請求項９に記載の高周波スイッチ。   The high frequency switch according to claim 9, wherein the negative bias circuit converts a positive control signal sent from a switch control circuit provided outside the high frequency switch into a negative polarity. 前記負バイアス回路は、チャージポンプ回路と発振器とで構成されることを特徴とする、請求項１０に記載の高周波スイッチ。   The high frequency switch according to claim 10, wherein the negative bias circuit includes a charge pump circuit and an oscillator. 前記高周波スイッチは、前記スイッチ制御回路から送られる０Ｖの制御信号により受信状態及び受信待機状態となり、前記スイッチ制御回路から送られる正極性の制御信号により送信状態となることを特徴とする、請求項１０に記載の高周波スイッチ。   The high frequency switch is in a reception state and a reception standby state by a 0V control signal sent from the switch control circuit, and is in a transmission state by a positive control signal sent from the switch control circuit. The high frequency switch according to 10. 前記デプレッション型ＮＭＯＳトランジスタ及び前記エンハンスメント型ＮＭＯＳトランジスタは、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）基板またはバルクシリコン基板を用いて形成されることを特徴とする、請求項１２に記載の高周波スイッチ。   The depletion type NMOS transistor and the enhancement type NMOS transistor are formed using an SOI (Silicon On Insulator) substrate, an SOS (Silicon On Sapphire) substrate, or a bulk silicon substrate. High frequency switch. 通信装置の送信動作及び受信動作を切り替える高周波スイッチであって、
受信側のスイッチであるデプレッション型ＰＭＯＳトランジスタと、
送信側のスイッチであるエンハンスメント型ＰＭＯＳトランジスタと、
前記エンハンスメント型ＰＭＯＳトランジスタのゲートに接続される負バイアス回路と、
を備えることを特徴とする高周波スイッチ。 A high-frequency switch that switches between a transmission operation and a reception operation of a communication device,
A depletion type PMOS transistor which is a switch on the receiving side;
An enhancement-type PMOS transistor that is a switch on the transmission side,
A negative bias circuit connected to the gate of the enhancement type PMOS transistor;
A high-frequency switch comprising: 前記負バイアス回路は、前記高周波スイッチの外部に備えられたスイッチ制御回路から送られる正極性の制御信号を負極性に変換することを特徴とする、請求項１４に記載の高周波スイッチ。   The high frequency switch according to claim 14, wherein the negative bias circuit converts a positive control signal sent from a switch control circuit provided outside the high frequency switch into a negative polarity. 前記負バイアス回路は、チャージポンプ回路と発振器とで構成されることを特徴とする、請求項１５に記載の高周波スイッチ。   The high frequency switch according to claim 15, wherein the negative bias circuit includes a charge pump circuit and an oscillator. 前記高周波スイッチは、前記スイッチ制御回路から送られる０Ｖの制御信号により受信状態及び受信待機状態となり、前記スイッチ制御回路から送られる正極性の制御信号により送信状態となることを特徴とする、請求項１５に記載の高周波スイッチ。   The high frequency switch is in a reception state and a reception standby state by a 0V control signal sent from the switch control circuit, and is in a transmission state by a positive control signal sent from the switch control circuit. 15. The high frequency switch according to 15. 前記デプレッション型ＰＭＯＳトランジスタ及び前記エンハンスメント型ＰＭＯＳトランジスタは、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）、ＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）基板またはバルクシリコン基板を用いて形成されることを特徴とする、請求項１４に記載の高周波スイッチ。   15. The high frequency signal according to claim 14, wherein the depletion type PMOS transistor and the enhancement type PMOS transistor are formed using an SOI (Silicon On Insulator), a SOS (Silicon On Sapphire) substrate, or a bulk silicon substrate. switch. 前記負バイアス回路は、前記高周波スイッチの外部に備えられたスイッチ制御回路から送られる正極性の制御信号を負極性に変換することを特徴とする、請求項１８に記載の高周波スイッチ。   The high frequency switch according to claim 18, wherein the negative bias circuit converts a positive control signal sent from a switch control circuit provided outside the high frequency switch into a negative polarity. 前記負バイアス回路は、チャージポンプ回路と発振器とで構成されることを特徴とする、請求項１９に記載の高周波スイッチ。   The high frequency switch according to claim 19, wherein the negative bias circuit includes a charge pump circuit and an oscillator. 前記高周波スイッチは、前記スイッチ制御回路から送られる０Ｖの制御信号により受信状態及び受信待機状態となり、前記スイッチ制御回路から送られる正極性の制御信号により送信状態となることを特徴とする、請求項１９に記載の高周波スイッチ。   The high frequency switch is in a reception state and a reception standby state by a 0V control signal sent from the switch control circuit, and is in a transmission state by a positive control signal sent from the switch control circuit. 19. The high frequency switch according to 19. 前記高周波スイッチは、ＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）スイッチであることを特徴とする、請求項１４に記載の高周波スイッチ。   15. The high frequency switch according to claim 14, wherein the high frequency switch is an SPDT (Single Pole Double Throw) switch. 前記負バイアス回路は、前記高周波スイッチの外部に備えられたスイッチ制御回路から送られる正極性の制御信号を負極性に変換することを特徴とする、請求項２２に記載の高周波スイッチ。   The high frequency switch according to claim 22, wherein the negative bias circuit converts a positive control signal sent from a switch control circuit provided outside the high frequency switch into a negative polarity. 前記負バイアス回路は、チャージポンプ回路と発振器とで構成されることを特徴とする、請求項２３に記載の高周波スイッチ。   The high-frequency switch according to claim 23, wherein the negative bias circuit includes a charge pump circuit and an oscillator. 前記高周波スイッチは、前記スイッチ制御回路から送られる０Ｖの制御信号により受信状態及び受信待機状態となり、前記スイッチ制御回路から送られる正極性の制御信号により送信状態となることを特徴とする、請求項２３に記載の高周波スイッチ。   The high frequency switch is in a reception state and a reception standby state by a 0V control signal sent from the switch control circuit, and is in a transmission state by a positive control signal sent from the switch control circuit. The high frequency switch according to 23. 前記デプレッション型ＰＭＯＳトランジスタ及び前記エンハンスメント型ＰＭＯＳトランジスタは、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）、ＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）基板またはバルクシリコン基板を用いて形成されることを特徴とする、請求項２５に記載の高周波スイッチ。
The high frequency signal according to claim 25, wherein the depletion type PMOS transistor and the enhancement type PMOS transistor are formed using an SOI (Silicon On Insulator), an SOS (Silicon On Sapphire) substrate, or a bulk silicon substrate. switch.
JP2004360000A 2004-12-13 2004-12-13 High frequency switch Pending JP2006173754A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004360000A JP2006173754A (en) 2004-12-13 2004-12-13 High frequency switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004360000A JP2006173754A (en) 2004-12-13 2004-12-13 High frequency switch

Publications (1)

Publication Number Publication Date
JP2006173754A true JP2006173754A (en) 2006-06-29

Family

ID=36674068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004360000A Pending JP2006173754A (en) 2004-12-13 2004-12-13 High frequency switch

Country Status (1)

Country Link
JP (1) JP2006173754A (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967847B1 (en) 2008-03-31 2010-07-05 재단법인서울대학교산학협력재단 High-frequency switching circuit using enhancement mode trangistor
WO2011097302A2 (en) * 2010-02-05 2011-08-11 Transphorm Inc. Semiconductor electronic components and circuits
US8159282B2 (en) 2008-11-10 2012-04-17 Renesas Electronics Corporation Semiconductor integrated circuit and high frequency module with the same
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US8455931B2 (en) 2009-11-02 2013-06-04 Transphorm Inc. Package configurations for low EMI circuits
US8508281B2 (en) 2008-02-12 2013-08-13 Transphorm Inc. Bridge circuits and their components
US8786327B2 (en) 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US8816497B2 (en) 2010-01-08 2014-08-26 Transphorm Inc. Electronic devices and components for high efficiency power circuits
US8952750B2 (en) 2012-02-24 2015-02-10 Transphorm Inc. Semiconductor power modules and devices
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
US9209176B2 (en) 2011-12-07 2015-12-08 Transphorm Inc. Semiconductor modules and methods of forming the same
US9537425B2 (en) 2013-07-09 2017-01-03 Transphorm Inc. Multilevel inverters and their components
US9543940B2 (en) 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US10200030B2 (en) 2015-03-13 2019-02-05 Transphorm Inc. Paralleling of switching devices for high power circuits
US10319648B2 (en) 2017-04-17 2019-06-11 Transphorm Inc. Conditions for burn-in of high power semiconductors

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899998B2 (en) 2008-02-12 2018-02-20 Transphorm Inc. Bridge circuits and their components
US8912839B2 (en) 2008-02-12 2014-12-16 Transphorm Inc. Bridge circuits and their components
US8508281B2 (en) 2008-02-12 2013-08-13 Transphorm Inc. Bridge circuits and their components
KR100967847B1 (en) 2008-03-31 2010-07-05 재단법인서울대학교산학협력재단 High-frequency switching circuit using enhancement mode trangistor
US8531232B2 (en) 2008-09-23 2013-09-10 Transphorm Inc. Inductive load power switching circuits
US9690314B2 (en) 2008-09-23 2017-06-27 Transphorm Inc. Inductive load power switching circuits
US8816751B2 (en) 2008-09-23 2014-08-26 Transphorm Inc. Inductive load power switching circuits
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US8493129B2 (en) 2008-09-23 2013-07-23 Transphorm Inc. Inductive load power switching circuits
US8159282B2 (en) 2008-11-10 2012-04-17 Renesas Electronics Corporation Semiconductor integrated circuit and high frequency module with the same
US8330524B2 (en) 2008-11-10 2012-12-11 Renesas Electronics Corporation Semiconductor integrated circuit and high frequency module with the same
US8592974B2 (en) 2009-11-02 2013-11-26 Transphorm Inc. Package configurations for low EMI circuits
US8455931B2 (en) 2009-11-02 2013-06-04 Transphorm Inc. Package configurations for low EMI circuits
US8890314B2 (en) 2009-11-02 2014-11-18 Transphorm, Inc. Package configurations for low EMI circuits
US9190295B2 (en) 2009-11-02 2015-11-17 Transphorm Inc. Package configurations for low EMI circuits
US8816497B2 (en) 2010-01-08 2014-08-26 Transphorm Inc. Electronic devices and components for high efficiency power circuits
US9401341B2 (en) 2010-01-08 2016-07-26 Transphorm Inc. Electronic devices and components for high efficiency power circuits
US9293458B2 (en) 2010-02-05 2016-03-22 Transphorm Inc. Semiconductor electronic components and circuits
WO2011097302A2 (en) * 2010-02-05 2011-08-11 Transphorm Inc. Semiconductor electronic components and circuits
US8624662B2 (en) 2010-02-05 2014-01-07 Transphorm Inc. Semiconductor electronic components and circuits
WO2011097302A3 (en) * 2010-02-05 2011-11-17 Transphorm Inc. Semiconductor electronic components and circuits
US9041435B2 (en) 2011-02-28 2015-05-26 Transphorm Inc. Method of forming electronic components with reactive filters
US8786327B2 (en) 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
US9818686B2 (en) 2011-12-07 2017-11-14 Transphorm Inc. Semiconductor modules and methods of forming the same
US9209176B2 (en) 2011-12-07 2015-12-08 Transphorm Inc. Semiconductor modules and methods of forming the same
US9224721B2 (en) 2012-02-24 2015-12-29 Transphorm Inc. Semiconductor power modules and devices
US8952750B2 (en) 2012-02-24 2015-02-10 Transphorm Inc. Semiconductor power modules and devices
US9741702B2 (en) 2012-02-24 2017-08-22 Transphorm Inc. Semiconductor power modules and devices
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US9443849B2 (en) 2012-07-16 2016-09-13 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US9171910B2 (en) 2012-07-16 2015-10-27 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
US9362903B2 (en) 2013-04-01 2016-06-07 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
US9537425B2 (en) 2013-07-09 2017-01-03 Transphorm Inc. Multilevel inverters and their components
US9660640B2 (en) 2014-07-03 2017-05-23 Transphorm Inc. Switching circuits having ferrite beads
US9543940B2 (en) 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
US9991884B2 (en) 2014-07-03 2018-06-05 Transphorm Inc. Switching circuits having ferrite beads
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US10063138B1 (en) 2014-07-17 2018-08-28 Transphorm Inc. Bridgeless power factor correction circuits
US10200030B2 (en) 2015-03-13 2019-02-05 Transphorm Inc. Paralleling of switching devices for high power circuits
US10319648B2 (en) 2017-04-17 2019-06-11 Transphorm Inc. Conditions for burn-in of high power semiconductors

Similar Documents

Publication Publication Date Title
US10804892B2 (en) Circuit and method for controlling charge injection in radio frequency switches
JP2006173754A (en) High frequency switch
TWI675551B (en) Body-biased switching device
US20130029614A1 (en) Systems, Methods, and Apparatuses for Negative-Charge-Pump-Based Antenna Switch Controllers Utilizing Battery Supplies
CN103595381A (en) Switching device with non-negative biasing
US8970279B2 (en) Radio frequency switch circuit
KR101309384B1 (en) High frequency switch
KR20140092256A (en) Switching device with resistive divider
US8818298B2 (en) High frequency switch
US9124353B2 (en) Switching circuit and RF switch including the same
US9312853B2 (en) High frequency semiconductor switch circuit and high frequency radio system including same
JP2010028304A (en) Switch circuit for high frequency signal
KR20110089636A (en) Radio frequency switch circuit
WO2012053124A1 (en) High frequency switch circuit
JP5652946B2 (en) High frequency switch
US20070159230A1 (en) Method and system for high power switching
US20150349759A1 (en) Level shift circuit
US20110187417A1 (en) Radio frequency switch circuit
EP2536010B1 (en) Power generating circuit and switching circuit
JP3539106B2 (en) High frequency semiconductor switch circuit and control method using the same
JP2007006180A (en) Antenna switch circuit device
JP5192900B2 (en) Switch semiconductor integrated circuit
JP2000068807A (en) Antenna switch semiconductor integrated circuit
US9203396B1 (en) Radio frequency switch device with source-follower
KR101963268B1 (en) Frequency switch

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070615

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081126

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091027