JP2005537661A - Sealing of non-silicon-based devices at the wafer stage - Google Patents

Sealing of non-silicon-based devices at the wafer stage Download PDF

Info

Publication number
JP2005537661A
JP2005537661A JP2004532581A JP2004532581A JP2005537661A JP 2005537661 A JP2005537661 A JP 2005537661A JP 2004532581 A JP2004532581 A JP 2004532581A JP 2004532581 A JP2004532581 A JP 2004532581A JP 2005537661 A JP2005537661 A JP 2005537661A
Authority
JP
Japan
Prior art keywords
silicon
sacrificial material
wafer
seal coating
saw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004532581A
Other languages
Japanese (ja)
Inventor
ミラー、グレゴリー・ディー
ブルナー、マイク
ラガン、ロウレンス・エイチ
グリーン、ゲイリー・ダブリュー
Original Assignee
シリコン・ライト・マシーンズ・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/231,356 external-priority patent/US6877209B1/en
Priority claimed from US10/231,357 external-priority patent/US6846423B1/en
Application filed by シリコン・ライト・マシーンズ・コーポレーション filed Critical シリコン・ライト・マシーンズ・コーポレーション
Publication of JP2005537661A publication Critical patent/JP2005537661A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00277Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02818Means for compensation or elimination of undesirable effects
    • H03H9/02921Measures for preventing electric discharge due to pyroelectricity
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02984Protection measures against damaging
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1064Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0136Growing or depositing of a covering layer

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

ウエハー上の非シリコン系素子の活性領域をシールする方法(100)に関する一実施例を開示する。この方法には、非シリコン系素子の少なくとも活性領域上に犠牲材を装着するステップ(104)と、シールコーティングが前記犠牲材を覆うようにウエハー上にシールコーティングを蒸着させるステップ(108)と、前記犠牲材を特定の気体に置き換えるステップ(112,114)とが含まれる。他の実施の形態では、ウエハー段階(すなわち、ウエハーからダイを分離する前に)でシールされた表面音響波(SAW)素子を開示する。この素子には、保護すべき活性領域と、電気接点領域(4)と、少なくとも活性領域をシールし少なくとも接点領域を露出させるリトグラフにより形成された構造(24)とが含まれる。One embodiment of a method (100) for sealing active regions of non-silicon based devices on a wafer is disclosed. The method includes mounting a sacrificial material on at least an active region of a non-silicon-based device (104), depositing a seal coating on the wafer (108) so that the seal coating covers the sacrificial material, and Replacing the sacrificial material with a specific gas (112, 114). In another embodiment, a surface acoustic wave (SAW) device is disclosed that is sealed at the wafer stage (ie, before separating the die from the wafer). The element includes an active region to be protected, an electrical contact region (4), and a lithographic structure (24) that seals at least the active region and exposes at least the contact region.

Description

本発明は、一般に集積回路、特に集積回路の製造と構造に関する。   The present invention relates generally to integrated circuits, and more particularly to the manufacture and structure of integrated circuits.

関連する出願
本発明は、2002年8月28日に出願された米国特許出願番号10/231,357、名称「非シリコン系素子のウエハー段階でのシール」及び2002年8月28日に出願された米国特許出願番号10/231,356、名称「表面音響波素子のシール」に基づく優先権を主張する。
RELATED APPLICATIONS The present invention relates to US patent application Ser. No. 10 / 231,357, filed Aug. 28, 2002, entitled “Sealing of Non-Silicon Devices at the Wafer Stage” and U.S. Application, filed Aug. 28, 2002. Claims priority based on patent application number 10 / 231,356, name “Seal of surface acoustic wave device”.

技術的背景の説明
通信その他に用いるために様々な非シリコン系素子が製造されている。このような素子はしばしば使用環境又は汚染に対して敏感なので、制御された環境で動作させることが好ましい。このような使用環境に敏感な非シリコン系素子の例として、表面音響波(SAW)素子、光電モジュール、光音波素子、その他が含まれる。
2. Description of Technical Background Various non-silicon based devices have been manufactured for use in communications and others. Since such devices are often sensitive to the environment of use or contamination, it is preferable to operate in a controlled environment. Examples of such non-silicon-based elements that are sensitive to the use environment include surface acoustic wave (SAW) elements, photoelectric modules, optical wave elements, and the like.

例えば、SAW素子についてさらに詳細に説明すると。SAW素子は例えばモバイルフォンのハンドセットや通信ネットワークにおけるラジオ周波数(RF)フィルターのような通信素子にしばしば用いられている。SAW素子は、基盤の表面(又は表面近傍)に沿って伝達する波を利用している。ここでは、SAW素子には、圧電結合されたレーリー波を用いる素子及び、圧電結合された非レーリー波(表面波又は「リーキー」波)を用いる素子が含まれる。一般に、SAWフィルターは、例えばタンタル酸リチウム、ニオブ酸リチウム、又は石英の単結晶のような非シリコン系基板上に形成された入力変換器及び出力変換器を有する。変換器は、例えば、アルミニウムの指を相互に配置したような金属の電極であってもよい。一般的なSAW素子の例として、2.5GHzで動作するものは、変換器のアルミニウムの指を最小サイズで約0.4ミクロンとすることができる。   For example, the SAW element will be described in more detail. SAW elements are often used in communication elements such as radio frequency (RF) filters in mobile phone handsets and communication networks, for example. The SAW element uses a wave transmitted along the surface (or near the surface) of the substrate. Here, SAW elements include elements that use piezoelectrically coupled Rayleigh waves and elements that use piezoelectrically coupled non-Rayleigh waves (surface waves or “leaky” waves). In general, a SAW filter has an input converter and an output converter formed on a non-silicon-based substrate such as lithium tantalate, lithium niobate, or quartz single crystal. The transducer may be, for example, a metal electrode in which aluminum fingers are arranged with each other. As an example of a typical SAW device, one operating at 2.5 GHz can have a transducer aluminum finger with a minimum size of about 0.4 microns.

SAW素子が直面する1つの問題は、その素子の音波が生じる領域が、音速を変化させその結果素子の性能を劣化させるような表面汚染に非常に過敏なことである。結晶表面の単結晶の汚染物質であっても、素子の性能を大きく変化させる。そして、SAW素子は、大気中より、(真空に近い)低圧気体中で動作させることが好ましい。このような低圧力気体の中で動作させることにより、音波の粘性減衰を減らすことができる。SAW素子のもう一つの問題は、音波の速さが温度によって変化することである。言い換えれば、温度が変化すると音波の速さが換わってしまう。この温度依存性により、SAW素子の動作温度範囲が事実上制限される   One problem faced by SAW devices is that the region in which the sound waves of the device are generated is very sensitive to surface contamination that changes the speed of sound and consequently degrades the performance of the device. Even single crystal contaminants on the crystal surface can greatly change the performance of the device. The SAW element is preferably operated in a low-pressure gas (close to vacuum) rather than in the atmosphere. By operating in such a low-pressure gas, the viscous attenuation of sound waves can be reduced. Another problem with SAW devices is that the speed of sound waves varies with temperature. In other words, when the temperature changes, the speed of the sound wave changes. This temperature dependence effectively limits the operating temperature range of SAW devices.

本発明の一実施の形態は、ウエハー上の非シリコン系素子における活性領域をシールする方法に関する。この方法には、非シリコン系素子の少なくとも活性領域に犠牲材料を装着するステップと、シールコーティングでこの犠牲材料を覆うようにシールコーティングを蒸着させるステップと、この犠牲材料を対象となる気体に置き換えるステップとが含まれる。   One embodiment of the present invention relates to a method for sealing active regions in non-silicon based devices on a wafer. The method includes attaching a sacrificial material to at least an active region of a non-silicon-based device, depositing a seal coating over the sacrificial material with a seal coating, and replacing the sacrificial material with a gas of interest. And steps.

本発明の他の実施の形態は、ウエハー段階で(すなわち、ウエハーからダイを分離する前に)シールが施された非シリコン系素子に関する。この素子には、保護すべき活性領域と、接点領域と、少なくとも活性領域をシールし少なくとも接点領域を露出させるリトグラフにより形成された構造とが含まれる。   Other embodiments of the invention relate to non-silicon-based devices that are sealed at the wafer stage (ie, before separating the die from the wafer). The device includes an active region to be protected, a contact region, and a lithographic structure that seals at least the active region and exposes at least the contact region.

本発明の他の実施の形態は、ウエハー上の活性領域をシールするための方法に関する。この方法には、SAW素子の少なくとも活性領域に犠牲材料を装着するステップと、シールコーティングでこの犠牲材料を覆うようにシールコーティングを付着させるステップと、この犠牲材料を対象となる気体に置き換えるステップとが含まれる。   Another embodiment of the invention relates to a method for sealing an active area on a wafer. The method includes attaching a sacrificial material to at least the active region of the SAW element, applying a seal coating over the sacrificial material with a seal coating, and replacing the sacrificial material with a gas of interest. Is included.

本発明の他の実施の形態は、ウエハー段階で(すなわち、ウエハーからダイを分離する前に)シールが施されたSAW素子に関する。この素子には、保護すべき活性領域と、電気的接点領域と、少なくとも活性領域をシールし少なくとも電気的接点領域を露出させるリトグラフにより形成された構造とが含まれる。   Another embodiment of the invention relates to a SAW device that is sealed at the wafer stage (ie, prior to separating the die from the wafer). The element includes an active region to be protected, an electrical contact region, and a lithographic structure that seals at least the active region and exposes at least the electrical contact region.

添付図及び特許請求の範囲を含むこの明細書を読むことで、本技術分野における通常の知識を持つ人は、本発明にかかるこれらの及び他の特徴は容易に理解できるであろう。   These and other features of the present invention will be readily apparent to those of ordinary skill in the art upon reading this specification, including the accompanying drawings and claims.

上述した非シリコン系素子に伴う問題点と困難性はその装置が動作する周囲気体を制御することにより克服できるかもしれない。   The problems and difficulties associated with non-silicon based devices described above may be overcome by controlling the ambient gas in which the device operates.

そのためのひとつの方法は、各ダイをパッケージに組み込むパッケージ段階でシールすることである。シールを、例えば、金属又はセラミックのパッケージ内に施してもよい。例えば、金属パッケージを溶接又は半田でシールし、材料から各リード線を分離するために別のガラスシールを用いて各々のリード線をシールしてもよい。他の例では、セラミックのパッケージにおいて、溶接又は半田によるシールを容易にするためガラス質の材料を添付した金属のシールバンドを用いてもよく、リード線をセラミック自身の中に埋め込んでもよい。パッケージ段階では他の形式のパッケージ及び他のシール技術を用いることもできる。   One way to do this is to seal each die at the packaging stage where it is incorporated into the package. The seal may be applied, for example, in a metal or ceramic package. For example, a metal package may be sealed with welding or solder, and each lead may be sealed using a separate glass seal to separate each lead from the material. In another example, a ceramic seal band with a vitreous material attached may be used in a ceramic package to facilitate sealing by welding or soldering, and leads may be embedded in the ceramic itself. Other types of packages and other sealing techniques may be used during the packaging stage.

本出願において詳細に開示するように、非シリコン系素子を動作させる環境を制御する今までと異なった有利な方法は、ウエハー段階で(すなわち、ウエハーからダイを分離する前に)集積回路製造技術を用いてシールを施すことである。ウエハー段階でシールを施すことは、パッケージ段階でシールを施すより様々な利点がある。   As disclosed in detail in this application, a different and advantageous method of controlling the environment in which non-silicon-based devices are operated is an integrated circuit manufacturing technique at the wafer stage (ie, before separating the die from the wafer). It is to give a seal using. Applying a seal at the wafer stage has various advantages over applying a seal at the package stage.

ダイ上でシールされた非シリコン系素子はダイシングする前にウエハー上でテストすることができるという利点がある。例えば、SAW素子の最近のダイサイズは、単一の4インチウエハー上に6000から7000のダイが作れるように、普通1mmから1.5mmの範囲の大きさである。SAW素子にウエハー段階でシールを施すことで、ダイをウエハーから分離する前に受け入れ検査に合格する素子を特定し選択することができ、それによりダイシングの後のもっと厄介なテストを省略することができさらに最近よく行われるパッケージに組み込む作業も省略することができる。   Non-silicon-based devices sealed on the die have the advantage that they can be tested on the wafer before dicing. For example, modern die sizes for SAW devices are typically in the range of 1 mm to 1.5 mm so that 6000 to 7000 dies can be made on a single 4 inch wafer. By sealing the SAW device at the wafer stage, it is possible to identify and select devices that pass acceptance inspection before separating the die from the wafer, thereby eliminating the more cumbersome testing after dicing. In addition, it is possible to omit the work to be incorporated into a package which is often performed recently.

加えて、ウエハー段階でシールを施すことにより製造されたダイはさらにパッケージに組み込むことなくプリント回路基板(PCB)に装着することができるという潜在的な利点がある。非シリコン系素子は製造工程におけるウエハー段階でシールされるので、このようにPCB上に直接装着することが可能となるかもしれないのである。このような直接装着により、リード線、ワイヤーボンディング、及び容器封入に関連するコストと処理時間を省略することができる。これにより、高品質、高スループット、高生産性、及び低支出で素子を製造するという利点が導かれる。   In addition, the die produced by sealing at the wafer stage has the potential advantage that it can be mounted on a printed circuit board (PCB) without further incorporation into a package. Since non-silicon-based devices are sealed at the wafer stage in the manufacturing process, it may be possible to mount them directly on the PCB in this way. Such direct mounting eliminates the cost and processing time associated with lead wires, wire bonding, and container encapsulation. This leads to the advantages of manufacturing the device with high quality, high throughput, high productivity and low expenditure.

他の潜在的な利点は非シリコン結晶の温度膨張を補償できる点に関するものである。シール構造を用いることにより結晶内に張力を生じさせて温度膨張を補償することができる。ウエハー段階でのシールのために用いられる構造設計と材料により、そのような張力を生じさせるができる。シール材料は、その結晶と熱膨張係数(TCE)が一致しない材料を選択する。TCEの不一致により結晶における通常の熱膨張を相殺する張力を効果的に生じさせるように構造を設計する。   Another potential advantage relates to the ability to compensate for the temperature expansion of non-silicon crystals. By using the seal structure, tension can be generated in the crystal to compensate for temperature expansion. Depending on the structural design and materials used for the wafer stage seal, such tensions can be generated. As the seal material, a material whose crystal and thermal expansion coefficient (TCE) do not match is selected. The structure is designed to effectively create tension that counteracts normal thermal expansion in the crystal due to TCE mismatch.

本発明の実施形態を十分理解できるように、装置の例、処理パラメータ、材料、処理ステップ、及び構造の数々の具体的な詳細を開示する。本技術分野における通常の知識を持つ人ならば、しかしながら、具体的な詳細中の1以上がなくても本発明を実施することができることは分かるであろう。他の例では、本発明の特徴を分かりにくくすることを避けるために、周知事項については示さず記載しない。   Numerous specific details of example devices, process parameters, materials, process steps, and structures are disclosed to provide a thorough understanding of embodiments of the present invention. Those of ordinary skill in the art will understand, however, that the invention may be practiced without one or more of the specific details. In other instances, well-known matters are not shown or described in order not to obscure the features of the invention.

図1Aは、ウエハーの表面に作られたシールされていない非シリコン系素子(この例ではSAW素子)を描いた断面図である。シールされていないSAW素子は基板と変換器構造を有し、従来技術を用いて製造される。基板2は、通常、タンタル酸リチウム、ニオブ酸リチウム、又は石英の単結晶のウエハーである。このような材料は、基板の表面を通って音波を実質的に弾性的に伝達させることができる。変換器構造4は、通常、互いに入り込んだアルミニウムのパターンにより形成される「指」電極と、この構造4から電流を出入りさせるための接点とにより成り立っている。通常、変換器構造の内の1つが入力のためにあり他の1つが出力のためにある。変換器構造4の内部と変換器構造4同士の間の領域の表面で波の伝達がなされる。SAW素子を、例えば、ラジオ周波数(RF)フィルターとして用いてもよい。   FIG. 1A is a cross-sectional view depicting an unsealed non-silicon-based device (SAW device in this example) made on the surface of a wafer. Unsealed SAW elements have a substrate and transducer structure and are manufactured using conventional techniques. The substrate 2 is usually a single crystal wafer of lithium tantalate, lithium niobate, or quartz. Such materials can transmit acoustic waves substantially elastically through the surface of the substrate. The transducer structure 4 typically consists of “finger” electrodes formed by interdigitated aluminum patterns and contacts for allowing current to flow in and out of the structure 4. Usually, one of the transducer structures is for input and the other is for output. Waves are transmitted on the surface of the region between the transducer structures 4 and between the transducer structures 4. The SAW element may be used as a radio frequency (RF) filter, for example.

図1B,図1C,図1D,図1E,図1F,図1G,図1H,及び図1Iは、本発明の一実施の形態による非シリコン系素子のシール工程の種々のステップを描いた断面図である。   1B, 1C, 1D, 1E, 1F, 1G, 1H, and 1I are cross-sectional views depicting various steps of a non-silicon-based device sealing process according to an embodiment of the present invention. It is.

図1Bは、犠牲材料を蒸着させた後の構造を描いた断面図である。一実施の形態において、ポリシリコンを(ほぼ)一様にコーティングしたものとして、犠牲材料を蒸着することができる。犠牲材料6としてポリシリコンを用いることは、ニオブ酸リチウムやタンタル酸リチウムのようなSAW素子の量産性と表面伝導率を増大させるために、蒸着を用いることができるという利点がある。これらの基板を真空中で加熱したときに起こることが知られている化学的還元作用によるものである。このような化学的還元作用は、シリコンのような酸化され易い材料間においても起こり、それにより、増加した伝導度を持つ化学的に縮小した材料の薄膜を生成する。伝導率を上げることは、実質的に絶縁された基板上に焦電効果により電荷が堆積することを減少させる上で有用である。今までのタンタル酸リチウムは、温度が変化すると焦電効果による電荷が数千ボルトにまで蓄積され、この電荷の蓄積により、変換器領域の損傷又はSAWの活性領域における結晶方向と逆に微細な領域の形成によるSAWの特性を潜在的に劣化させる可能性があり、また、敏感な電子素子に損傷を与えウエハーに損傷を与え、(ウエハー材料の破壊電圧以上に焦電効果により誘起された電圧が上昇することもあるので)ウエハーの破壊に至ることもある。従って、SAW素子の製造においてポリシリコン層を用いることは、SAW素子がこれらの焦電効果の悪影響に耐える素子であることを余儀なくさせる。   FIG. 1B is a cross-sectional view depicting the structure after the sacrificial material has been deposited. In one embodiment, the sacrificial material can be deposited as a (substantially) uniformly coated polysilicon. The use of polysilicon as the sacrificial material 6 has the advantage that vapor deposition can be used to increase the mass productivity and surface conductivity of SAW devices such as lithium niobate and lithium tantalate. This is due to a chemical reduction action known to occur when these substrates are heated in vacuum. Such a chemical reduction action also occurs between materials that are susceptible to oxidation, such as silicon, thereby producing a thin film of chemically reduced material with increased conductivity. Increasing the conductivity is useful in reducing charge buildup on the substantially insulated substrate due to the pyroelectric effect. Conventional lithium tantalate accumulates charges of up to several thousand volts due to the pyroelectric effect when the temperature changes. Due to the accumulation of this charge, it is possible to damage the transducer region or to reverse the crystal direction in the active region of the SAW. This may potentially degrade the SAW characteristics due to the formation of the region, damage sensitive electronic elements and damage the wafer (voltage induced by the pyroelectric effect above the breakdown voltage of the wafer material). The wafer may be destroyed). Thus, the use of a polysilicon layer in the manufacture of SAW elements necessitates that the SAW element is an element that can withstand the adverse effects of these pyroelectric effects.

他の実施の形態において、犠牲材料はアモルファスシリコンであってもよい。アモルファスシリコンはポリシリコンより低い温度で蒸着することができるという利点がある。   In other embodiments, the sacrificial material may be amorphous silicon. Amorphous silicon has the advantage that it can be deposited at a lower temperature than polysilicon.

さらに他の実施の形態において、犠牲材料6はポリイミド、フォトレジスト、又はポリメタクリル酸メチル(PMMA)のようなポリマー材でもよい。これらのポリマー犠牲材は、シール処理工程において低温度の処理が必要なときに魅力的である。しかしながら、これらは以下のような欠点がある。すなわち、(a)プラズマエッチングの方向特性により顕著な側方向寸法を持つポケット内から材料を除去することが困難、(b)反応しないので残留物を残すこととなる不純物(PMMAの問題ではないかもしれない)、(c)ポケットの中の表層に吸収され湿分により密閉性を損なう可能性のある水分子の形成、である。   In still other embodiments, the sacrificial material 6 may be a polyimide, a photoresist, or a polymer material such as polymethyl methacrylate (PMMA). These polymer sacrificial materials are attractive when low temperature processing is required in the sealing process. However, these have the following drawbacks. That is, (a) it is difficult to remove material from the pocket having a remarkable lateral dimension due to the directional characteristics of plasma etching, and (b) impurities that do not react and leave a residue (may not be a problem of PMMA) (C) formation of water molecules that may be absorbed by the surface layer in the pocket and impair the sealing property due to moisture.

ポリシリコンは、タンタル酸リチウムのキュリー温度以下である摂氏550度の温度で蒸着させてもよく、それによりポリシリコンが犠牲材の候補となる。基板のキュリー温度(コングルーエントタンタル酸リチウムでは約600℃、定比組成タンタル酸リチウムでは約695℃)以上の蒸着温度を持つ材料は、その高温によって基板材料に悪影響を及ぼすので、犠牲材として用いるための良い候補とはならない。アモルファスシリコンは150℃の温度で蒸着することができ、2フッ化キセノンガスを用いて高い選択性を持ってドライエッチングすることができる。   The polysilicon may be deposited at a temperature of 550 degrees Celsius, which is below the Curie temperature of lithium tantalate, thereby making the polysilicon a candidate for a sacrificial material. A material having a deposition temperature higher than the Curie temperature of the substrate (about 600 ° C. for congruent lithium tantalate and about 695 ° C. for stoichiometric lithium tantalate) adversely affects the substrate material due to the high temperature. It is not a good candidate for use. Amorphous silicon can be deposited at a temperature of 150 ° C., and can be dry-etched with high selectivity using xenon difluoride gas.

図1Cは、犠牲材6をリトグラフによりパターン化を行った後の構造を描いた断面図である。パターン化により犠牲材の不要部分8を取り去る一方犠牲材の残りの部分10を残す。残った犠牲材10は、SAW素子の部分を覆いシールする。SAW素子の波を伝達する領域は汚染から清浄に保たなければならないので、残った犠牲材10は、特に、少なくともSAW素子の波を伝達する領域を覆うべきである。波を伝達する領域は(図1Aに示すように)一般に2個の変換器構造4の間にあると同時に、これらの構造の実質的な部分の内部にもあるので、図1Cでは、残った犠牲材が変換器構造4同士の間の領域とこれらの変換器構造4内部の波を伝達する領域とを覆っているように描いている。   FIG. 1C is a cross-sectional view depicting the structure after the sacrificial material 6 has been patterned by lithography. The unwanted portion 8 of the sacrificial material is removed by patterning, while the remaining portion 10 of the sacrificial material is left. The remaining sacrificial material 10 covers and seals the SAW element portion. Since the SAW element wave transmission area must be kept clean from contamination, the remaining sacrificial material 10 should cover at least the SAW element wave transmission area, in particular. In FIG. 1C, the wave-transmitting region is generally between the two transducer structures 4 (as shown in FIG. 1A) and at the same time within a substantial portion of these structures, so that in FIG. The sacrificial material is drawn so as to cover the region between the transducer structures 4 and the region transmitting the waves inside these transducer structures 4.

図1Dは、シールコーティング12を蒸着した後の構造を描いた断面図である。シールコーティング12は、ウエハー全体に蒸着され、例えばガラス質材料のような比較的厚みのある層により構成される。ガラス質材質は、例えば、スピンオングラス又はスパッタードグラスでも良い。代替的に、この材料に窒化珪素又は金属が含まれていても良い。このシールコーティング12は、好ましくない汚染物質が透過しないような材料及び厚さとすべきである。これらのコーティングの近接効果と電気的特性は、SAW素子の設計において考慮しなければならない。   FIG. 1D is a cross-sectional view depicting the structure after the seal coating 12 has been deposited. The seal coating 12 is deposited over the entire wafer and is composed of a relatively thick layer, such as a glassy material. The vitreous material may be, for example, spin-on glass or sputtered glass. Alternatively, the material may include silicon nitride or metal. The seal coating 12 should be of a material and thickness that will not allow unwanted contaminants to pass through. The proximity effects and electrical properties of these coatings must be considered in the design of SAW devices.

図1Eは、シールコーティング12をリトグラフによりパターン化を行った後の構造を描いた断面図である。パターン化により変換器4の電気接点パッド部分を露出させるためにシールコーティングの一部14を取り去る。さらに、シールコーティングを通って下の犠牲材につながるビア(孔)を形成するためにシールコーティングの一部16をパターン化により取り去る。好ましい実施の形態においては、ビアはSAW素子の波を伝達する領域を避けて形成する。   FIG. 1E is a cross-sectional view depicting the structure after the seal coating 12 has been patterned by lithography. Part 14 of the seal coating is removed to expose the electrical contact pad portion of the transducer 4 by patterning. In addition, a portion 16 of the seal coating is removed by patterning to form a via through the seal coating to the underlying sacrificial material. In the preferred embodiment, the via is formed avoiding the area where the wave of the SAW element is transmitted.

図1Fは、シールコーティングの構造20に囲まれた18を形成するためにビアを使って残りの犠牲材をエッチングにより除去した後の構造を描いた断面図である。エッチングは、不必要な残留物を残さないドライエッチング処理により行っても良い。   FIG. 1F is a cross-sectional view depicting the structure after the remaining sacrificial material has been etched away using vias to form 18 surrounded by seal coating structure 20. The etching may be performed by a dry etching process that does not leave an unnecessary residue.

例えば、一実施の形態において、例えば、二酸化珪素(又はチッ化珪素又は金属)のシール層を持つタンタル酸リチウム(又はニオブ酸リチウム)上のポリシリコン(又はアモルファスシリコン)犠牲材のエッチングは、ウエハーを2フッ化キセノンの気体中に置くことにより行うことができる。2フッ化キセノンはビアに入り高い選択性を持って(すなわち、基板とシールコーティングを実質的にエッチングせずに)犠牲材に作用する。2フッ化キセノンは、ウエハー上の実質的な残留物も残すことなく犠牲材を取り除く。表面の音響的な活性部分に残留物をなくすことで、素子の音波伝達特性にとって良くない変質を防止することができる。このようにして、シールコーティング構造20とウエハーとの間の、先に犠牲材の残りにより占有されていた領域に形成される。代替的に、2フッ化キセノンと似た特性を持つガスを犠牲材のドライエッチングに用いても良い。   For example, in one embodiment, etching of a polysilicon (or amorphous silicon) sacrificial material on, for example, lithium tantalate (or lithium niobate) with a silicon dioxide (or silicon nitride or metal) seal layer is performed on a wafer. Is placed in a gas of xenon difluoride. Xenon difluoride enters the via and acts on the sacrificial material with high selectivity (ie, substantially without etching the substrate and seal coating). Xenon difluoride removes the sacrificial material without leaving any substantial residue on the wafer. By eliminating the residue in the acoustically active portion of the surface, it is possible to prevent alteration that is not good for the sound transmission characteristics of the device. In this way, it is formed in the area between the seal coating structure 20 and the wafer previously occupied by the rest of the sacrificial material. Alternatively, a gas having characteristics similar to xenon difluoride may be used for dry etching of the sacrificial material.

図1Gは、ウエハーを特定の気体中に置いた後の構成を描いた断面図である。これは、特定の気体状態になるようポンプで吸引したスパッタリングチャンバー、蒸発チャンバー、又は他の真空チャンバーにウエハーを置くことによりなされる。特定の環境には、1以上の特定ガスの分圧が含まれる。チャンバー中のガス分圧はビアを通じて平衡し、チャンバー内のガス分圧と同じポケット内22のガス分圧が達成される。   FIG. 1G is a cross-sectional view depicting the configuration after placing the wafer in a particular gas. This is done by placing the wafer in a sputtering chamber, evaporation chamber, or other vacuum chamber that is pumped to a particular gaseous state. A particular environment includes a partial pressure of one or more particular gases. The gas partial pressure in the chamber is balanced through the vias, and the same gas partial pressure in the pocket 22 as the gas partial pressure in the chamber is achieved.

図1Hは、ポケット内の特定気体22をシールするためにビア16を塞いだ後の構成を描いた断面図である。コーティング構造20を貫通するビア(孔)16は、例えば、スパッタリング又は二酸化珪素又は金属の蒸着により塞がれる24。   FIG. 1H is a cross-sectional view depicting the configuration after the via 16 is plugged to seal the specific gas 22 in the pocket. Vias (holes) 16 through the coating structure 20 are closed 24 by, for example, sputtering or deposition of silicon dioxide or metal.

スパッタリングは、本質的に等方性を有し、孔の周辺をコーティングしビア16を塞ぐまで周辺から材料を盛り上げることにより、ビア16を塞ぐ。スパッタリングの等方性により、二酸化珪素又は金属がポケット内に誘導される。もしスパッタリングにより跳ね飛ばされた材料が表面音波により占められる領域に着地したなら、音波の伝達特性が有害な方向に変化するかもしれない。このような有害な影響を避けるために、波を伝達する領域上あるいはその近傍にビアが来ないように、コーティング構造20を設計しても良い。これにより、波を伝達する領域に着地するスパッタリングにより跳ね飛ばされた材料の量を最小限にし、あるいは、表面音響波の伝達にほとんど影響を与えない実質的に無視できる量に減少させることができる。   Sputtering is isotropic in nature and plugs the via 16 by coating the periphery of the hole and bulging material from the periphery until the via 16 is plugged. Due to the isotropic nature of sputtering, silicon dioxide or metal is induced in the pocket. If material sputtered by sputtering landed in an area occupied by surface acoustic waves, the transmission characteristics of the acoustic waves may change in a detrimental direction. In order to avoid such harmful effects, the coating structure 20 may be designed so that vias do not come on or in the vicinity of the wave transmitting region. This minimizes the amount of material bounced off by sputtering that lands on the wave-transmitting region, or reduces it to a substantially negligible amount that has little effect on surface acoustic wave transmission. .

あるいは、二酸化珪素又は金属ビームがウエハーとある角度をなして位置する場合に、蒸着を用いることができる。蒸着は本質的に強い方向性を持つ傾向にある。ウエハーに対して十分な角度を持つようにビームを置くことによって、強く方向性を持つビームにより実質的に蒸着物をポケット内に導入してしまわずにビア16を塞ぐ24ことができる。蒸着のもう1つの利点は、スパッタリングチャンバーに比べて蒸着チャンバーの方が高い真空を達成できることである。   Alternatively, vapor deposition can be used when the silicon dioxide or metal beam is positioned at an angle with the wafer. Vapor deposition tends to have a strong direction in nature. By placing the beam at a sufficient angle with respect to the wafer, the via 16 can be plugged 24 without substantially introducing the deposit into the pocket by the strongly directional beam. Another advantage of vapor deposition is that the vapor deposition chamber can achieve a higher vacuum than the sputtering chamber.

図1Hに描くように、選択されたガスと圧力とがシールされた24ポケットに閉じ込められる。これにより、素子の音響的に活性な部分の制御された気体が有利に提供され、この部分を好ましくない汚染から保護することができる。上述のように形成されたシール構造により、密閉シールが提供される。密閉シールとは、空気やガスが実質的に出入りしない実質的な気密状態である。しかし、密閉シールであっても、少量のガス分子は時間の経過と共に拡散と浸透により少しずつ通り抜ける。シールの気密性は、プラズマ強化化学気相蒸着法(PECVD)を用いて窒化珪素の薄膜によりコーティングすることで実質的に強化することができる。   As depicted in FIG. 1H, the selected gas and pressure are confined in a sealed 24 pocket. This advantageously provides a controlled gas of the acoustically active portion of the device, which can be protected from unwanted contamination. The sealing structure formed as described above provides a hermetic seal. The hermetic seal is a substantially airtight state in which air and gas do not substantially enter and exit. However, even with a hermetic seal, a small amount of gas molecules pass through little by little due to diffusion and penetration over time. The hermeticity of the seal can be substantially enhanced by coating with a thin film of silicon nitride using plasma enhanced chemical vapor deposition (PECVD).

図1Iは、電極(バンプ)26を変換器構造の接点部分に形成した後の構造を描いた断面図である。電極26は従来のリトグラフ技術を用いて形成することができる。図1Iに描いたように、電極26はシール構造の高さよりも高い高さで形成される。これによりシールされた素子は表面実装するのに適した構造となる。   FIG. 1I is a cross-sectional view depicting the structure after electrodes (bumps) 26 are formed at the contact portion of the transducer structure. Electrode 26 can be formed using conventional lithographic techniques. As depicted in FIG. 1I, the electrode 26 is formed at a height higher than the height of the seal structure. Thus, the sealed element has a structure suitable for surface mounting.

シールされた素子をPCBボードに装着する前に、素子をウエハー上で個別にテストし、受け入れるか拒否するかを選択する。その後、ウエハーは、素子を装着した状態で個別のダイを製造するために角切りすることができる。そして、基準を満足するダイは、プリント回路基板に表面実装するための表面実装素子テープ及びリールに装着される。   Prior to mounting the sealed device on the PCB board, the device is individually tested on the wafer and selected to accept or reject. The wafer can then be diced to produce individual dies with the elements attached. Then, the die satisfying the standard is mounted on a surface mount element tape and a reel for surface mounting on a printed circuit board.

図2は、本発明の一実施の形態によるウエハー上の非シリコン系素子の活性領域(本例では、SAW素子の伝達領域)をシールする方法を描いたフローチャートである。図2に描かれたとおり、この方法100には、9個のステップ(102,104,106,108,110,112,114,116,及び118)が含まれる。   FIG. 2 is a flowchart depicting a method of sealing an active region of a non-silicon-based device (a transmission region of a SAW device in this example) on a wafer according to an embodiment of the present invention. As depicted in FIG. 2, the method 100 includes nine steps (102, 104, 106, 108, 110, 112, 114, 116, and 118).

第1のステップ102において、シールされていない素子がウエハー上に作られる。形成されたSAW素子のシールがなされる前の断面図を図1Aに示す。図1Aに関連して説明したとおり、シールがなされていない素子は従来の技術を用いてタンタル酸リチウム、ニオブ酸リチウム、又は石英等の基板上に製造される。   In a first step 102, an unsealed element is made on the wafer. A cross-sectional view before sealing the formed SAW element is shown in FIG. 1A. As described in connection with FIG. 1A, an unsealed device is fabricated on a substrate such as lithium tantalate, lithium niobate, or quartz using conventional techniques.

第2のステップ104において、犠牲材がウエハー上に蒸着される。犠牲材層を蒸着した後の断面を図1Bに示す。図1Bに関連して説明したとおり、犠牲材層は、ポリシリコン又は、アモルファスシリコン又は、おそらく高分子材料で構成することができる。   In a second step 104, a sacrificial material is deposited on the wafer. A cross section after depositing the sacrificial material layer is shown in FIG. 1B. As described in connection with FIG. 1B, the sacrificial material layer can be composed of polysilicon, amorphous silicon, or possibly a polymeric material.

第3のステップ106において、犠牲材はリトグラフを用いてパターン化される。犠牲材がパターン化された後の断面を図1Cに示す。図1Cに関連して説明したとおり、残された犠牲材は、SAW素子の少なくとも波を伝達する領域領域を、その領域はシールされるべきなので、覆うべきである。   In a third step 106, the sacrificial material is patterned using a lithograph. A cross section after the sacrificial material has been patterned is shown in FIG. 1C. As described in connection with FIG. 1C, the remaining sacrificial material should cover at least the region of the SAW element that transmits the waves, since that region is to be sealed.

第4のステップ108において、シールコーティングがウエハー上に蒸着される。シールコーティングを蒸着した後の断面を図1Dに示す。図1Dに関連して説明したとおり、シールコーティングは、スピンオン又はスパッタリングにより蒸着されたガラス質の材料からなる。この材料は二酸化珪素からなるものでも良い。あるいは、この材料はチッ化珪素又は金属からなるものでも良い。   In a fourth step 108, a seal coating is deposited on the wafer. A cross section after depositing the seal coating is shown in FIG. 1D. As described in connection with FIG. 1D, the seal coating consists of a vitreous material deposited by spin-on or sputtering. This material may be made of silicon dioxide. Alternatively, this material may be made of silicon nitride or metal.

第5のステップ110において、シール層はリトグラフを用いてパターン化される。シール層のパターン化後の伝面を図1Eに示す。図1Eに関連して説明したとおり、パターン化によって、変換器4の電気接点パッド部が露出する。さらに、パターン化によってシールコーティングを通って下の犠牲材につながるビア(孔)が形成される。   In a fifth step 110, the seal layer is patterned using a lithograph. The transmission surface after patterning of the seal layer is shown in FIG. 1E. As described in connection with FIG. 1E, patterning exposes the electrical contact pad portion of the transducer 4. Further, patterning forms vias (holes) through the seal coating to the underlying sacrificial material.

第6のステップ112において、犠牲材は、素子上にポケットを形成するためにビアを介してエッチングにより除去される。犠牲材をエッチングにより除去した後の断面を図1Fに示す。図1Fに関連して説明したとおり、エッチングは、不必要な残留物を残さないドライエッチング処理により行っても良い。   In a sixth step 112, the sacrificial material is removed by etching through the vias to form pockets on the device. A cross section after the sacrificial material is removed by etching is shown in FIG. 1F. As described in connection with FIG. 1F, the etching may be performed by a dry etching process that leaves no unnecessary residue.

第7のステップ114において、基板は、特定の気体中に置かれ平衡状態にさせる。特定の気体中に置いた後の断面を図1Gに示す。図1Gに関連して説明したとおり、チャンバー中のガス分圧はビアを通じて平衡し、チャンバー内のガス分圧と同じポケット内22のガス分圧が達成される。   In a seventh step 114, the substrate is placed in a particular gas and allowed to equilibrate. A cross-section after placement in a particular gas is shown in FIG. 1G. As described in connection with FIG. 1G, the gas partial pressure in the chamber is balanced through the vias and the same gas partial pressure in the pocket 22 as the gas partial pressure in the chamber is achieved.

第8のステップ116において、ビア(孔)はポケットをシールするために塞がれる。このステップは、ウエハーがまだ特定の気体中にあるときに実行される。ビア1を塞いだ後の断面を図1Hに示す。図1Hに関連して説明したとおり、ビアは、例えば、スパッタリング又は二酸化珪素又は金属の蒸着により塞がれる24。   In the eighth step 116, the via is closed to seal the pocket. This step is performed when the wafer is still in a particular gas. A cross section after closing the via 1 is shown in FIG. 1H. As described in connection with FIG. 1H, the via is plugged 24 by, for example, sputtering or deposition of silicon dioxide or metal.

最後に、第9のステップ118において、電極26が接点部分に形成される。ビア1を塞いだ後の断面を図1Iに示す。図1Iに関連して説明したとおり、シールされた素子が表面実装するのに適した構造となるように、電極26はシール構造の高さよりも高い高さで形成される。   Finally, in a ninth step 118, the electrode 26 is formed at the contact portion. A cross section after closing the via 1 is shown in FIG. As described in connection with FIG. 1I, the electrode 26 is formed at a height that is higher than the height of the sealing structure so that the sealed element has a structure suitable for surface mounting.

第9のステップ118に引き続いて、素子をプリント回路基板(PCB)にためのその他のステップが実行される。例えば、素子はウエハー上で個々にテストされ、ウエハーは個々のダイを作るため角切りにされ、そして、基準を満足するダイは、PCBに表面実装するための表面実装素子テープ及びリールに装着される。   Subsequent to the ninth step 118, other steps for placing the device on a printed circuit board (PCB) are performed. For example, devices are individually tested on a wafer, wafers are diced to make individual dies, and dies that meet the criteria are mounted on surface mount device tapes and reels for surface mounting on PCBs. The

上述の説明は、SAW素子のウエハー段階でのシールに焦点を当てたものであるが、この技術は、保護すべき活性領域を持つ非シリコン系材料を採用する他の素子のウエハー段階での保護に応用することができる。このような応用例には、(タンタル酸リチウム又はニオブ酸リチウムのような)強誘電体、(例えば、タンタル酸リチウム又はニオブ酸リチウムをベースにした)光電変換器、及び組み込み型光構造物における高絶縁耐力を持つ真空絶縁のための領域のパターン化が含まれる。これらの応用例の各々において、非シリコン系素子は、電気的な形態の信号を受信する手段と、基板中の活性領域にこの信号を送る手段と、電気的信号の受信を妨げることなく活性領域を密閉シールする手段とを具備するようにリトグラフにより形成されたものとすることができる。SAW素子について、保護すべき活性領域は、もちろん、波を伝達する領域に対応する領域であろう。この技術は、表面近傍の素子にも適用することができる。表面近傍の素子には、例えば、音響素子、光学素子、非線形光学素子、光電素子、光音波素子、及びその他の素子が含まれる。   While the above discussion has focused on sealing the SAW device at the wafer level, this technique protects other devices at the wafer level that employ non-silicon-based materials with active areas to be protected. It can be applied to. Examples of such applications include ferroelectrics (such as lithium tantalate or lithium niobate), photoelectric converters (eg, based on lithium tantalate or lithium niobate), and embedded optical structures. Includes patterning of regions for vacuum insulation with high dielectric strength. In each of these applications, the non-silicon-based device includes a means for receiving a signal in electrical form, a means for sending this signal to the active area in the substrate, and an active area without interfering with reception of the electrical signal. And a means for hermetic sealing. For SAW devices, the active area to be protected will, of course, be the area corresponding to the wave transmitting area. This technique can also be applied to elements near the surface. The elements in the vicinity of the surface include, for example, an acoustic element, an optical element, a nonlinear optical element, a photoelectric element, a photosonic element, and other elements.

個々では本発明の具体的な実施形態について提示したが、これらの実施形態は説明を目的とするものであって本発明を限定するためのものでないことは言うまでもない。本開示内容に属する技術の分野における通常の知識を有する者にとって、これ以外の多くの実施形態が可能であることは明らかである。従って、本発明は特許請求の範囲の記載にのみ限定される。   While specific embodiments of the invention have been presented individually, it is to be understood that these embodiments are for illustrative purposes and are not intended to limit the invention. It will be apparent to those skilled in the art to which the present disclosure pertains that many other embodiments are possible. Accordingly, the invention is limited only as described in the claims.

ウエハーの表面に作られたシールされていない非シリコン系素子(この例ではSAW素子)を描いた断面図である。FIG. 3 is a cross-sectional view depicting an unsealed non-silicon-based device (SAW device in this example) formed on the surface of a wafer. 本発明の一実施の形態による非シリコン系素子のシール工程の種々のステップを描いた断面図である。It is sectional drawing on which the various steps of the sealing process of the non-silicon system element by one embodiment of the present invention were drawn. 本発明の一実施の形態による非シリコン系素子のシール工程の種々のステップを描いた断面図である。It is sectional drawing on which the various steps of the sealing process of the non-silicon system element by one embodiment of the present invention were drawn. 本発明の一実施の形態による非シリコン系素子のシール工程の種々のステップを描いた断面図である。It is sectional drawing on which the various steps of the sealing process of the non-silicon system element by one embodiment of the present invention were drawn. 本発明の一実施の形態による非シリコン系素子のシール工程の種々のステップを描いた断面図である。It is sectional drawing on which the various steps of the sealing process of the non-silicon system element by one embodiment of the present invention were drawn. 本発明の一実施の形態による非シリコン系素子のシール工程の種々のステップを描いた断面図である。It is sectional drawing on which the various steps of the sealing process of the non-silicon system element by one embodiment of the present invention were drawn. 本発明の一実施の形態による非シリコン系素子のシール工程の種々のステップを描いた断面図である。It is sectional drawing on which the various steps of the sealing process of the non-silicon system element by one embodiment of the present invention were drawn. 本発明の一実施の形態による非シリコン系素子のシール工程の種々のステップを描いた断面図である。It is sectional drawing on which the various steps of the sealing process of the non-silicon system element by one embodiment of the present invention were drawn. 本発明の一実施の形態による非シリコン系素子のシール工程の種々のステップを描いた断面図である。It is sectional drawing on which the various steps of the sealing process of the non-silicon system element by one embodiment of the present invention were drawn. 本発明の一実施の形態によるウエハー上の非シリコン系素子の活性領域(本例では、SAW素子の伝達領域)をシールする方法を描いたフローチャートである。6 is a flowchart depicting a method for sealing an active region of a non-silicon-based device (a transmission region of a SAW device in this example) on a wafer according to an embodiment of the present invention.

異なった図における同一の標示は、同一又は類似の要素を示す。注記がない限り図面は等縮尺ではない。   The same markings in different figures indicate the same or similar elements. Unless noted, the drawings are not to scale.

Claims (40)

ウエハー上の非シリコン系素子の活性領域をシールする方法であって、
前記非シリコン系素子の少なくとも活性領域上に犠牲材を装着するステップと、
シールコーティングが前記犠牲材を覆うようにウエハー上にシールコーティングを蒸着させるステップと、
前記犠牲材を特定の気体に置き換えるステップと、
を具備する方法。
A method for sealing an active region of a non-silicon-based device on a wafer,
Mounting a sacrificial material on at least an active region of the non-silicon-based element;
Depositing a seal coating on the wafer such that the seal coating covers the sacrificial material;
Replacing the sacrificial material with a specific gas;
A method comprising:
前記シールコーティングは、ポケット内の前記特定の気体を密閉シールするために十分な不透過性がある、請求項1に記載の方法。   The method of claim 1, wherein the seal coating is sufficiently impermeable to hermetically seal the particular gas in a pocket. 前記犠牲材を装着するステップは、
前記ウエハー上に前記犠牲材を蒸着するステップと、
前記犠牲材が前記非シリコン系素子の少なくとも前記活性領域を覆うように、前記犠牲材をリトグラフでパターン化するステップと、
を具備する、請求項1に記載の方法。
The step of attaching the sacrificial material includes:
Depositing the sacrificial material on the wafer;
Patterning the sacrificial material with a lithography so that the sacrificial material covers at least the active region of the non-silicon-based device;
The method of claim 1 comprising:
前記犠牲材は、ポリシリコン、アモルファスシリコン、及び重合体材料からなる材料グループの内の1材料を有する、請求項1に記載の方法。   The method of claim 1, wherein the sacrificial material comprises one material of a material group consisting of polysilicon, amorphous silicon, and a polymer material. 前記シールコーティングは、二酸化珪素、窒化珪素、又は金属からなる材料グループの内の1材料を有する、請求項1に記載の方法。   The method of claim 1, wherein the seal coating comprises one material from a group of materials consisting of silicon dioxide, silicon nitride, or metal. 前記シールコーティングはガラス質材料を有する、請求項1に記載の方法。   The method of claim 1, wherein the seal coating comprises a vitreous material. 前記ガラス質材料は、スピンオングラス及びスパッタードグラスからなるガラス質材料グループから選択される、請求項6に記載の方法。   The method of claim 6, wherein the vitreous material is selected from the vitreous material group consisting of spin-on glass and sputtered glass. 前記犠牲材を置き換えるステップは、
シールコーティングを通り抜けるビアを形成し、非シリコン系素子の電気接点パッドを露出させるために、前記シールコーティングをリトグラフでパターン化するステップと、
前記シールコーティングで囲まれたポケットを形成するためにビアを介して犠牲材をエッチングにより除去するステップと、
前記ウエハーを特定の気体に置くステップと、
ポケット中の特定の気体を密封するために前記ビアを塞ぐステップと、
を具備する、請求項1に記載の方法。
Replacing the sacrificial material comprises:
Lithographically patterning the seal coating to form vias through the seal coating and to expose electrical contact pads of the non-silicon based device;
Etching away sacrificial material through vias to form a pocket surrounded by the seal coating;
Placing the wafer in a specific gas;
Plugging the via to seal a particular gas in the pocket;
The method of claim 1 comprising:
前記犠牲材をエッチングにより除去するステップは、実質的に残留物を残さないエッチング処理を含む、請求項8に記載の方法。   9. The method of claim 8, wherein the step of etching away the sacrificial material includes an etching process that substantially leaves no residue. 前記犠牲材はシリコン系材料からなり、前記エッチング処理は前記シリコン系材料をドライエッチングするために2フッ化キセノン気体中に置くステップを具備する、請求項9に記載の方法。   The method of claim 9, wherein the sacrificial material comprises a silicon-based material, and the etching process comprises placing in a xenon difluoride gas to dry-etch the silicon-based material. 前記ビアをふさぐ前に、前記ポケット中の気体を特定の気体と平衡させるステップを具備する、請求項8に記載の方法。   The method of claim 8, comprising equilibrating a gas in the pocket with a particular gas before plugging the via. 前記ビアを塞ぐステップには、閉塞材でビアが塞がるまでスパッタリングするステップが含まれ、前記ビアは、非シリコン系素子の活性領域を避けて設置されている、請求項8に記載の方法。   The method according to claim 8, wherein the step of closing the via includes a step of sputtering until the via is plugged with a plugging material, and the via is disposed to avoid an active region of a non-silicon-based element. 前記ビアを塞ぐステップには、閉塞材でビアが塞がるまで蒸着するステップが含まれ、実質的に蒸着物をポケット内に導入しないように蒸着ビームとウエハーとの角度が十分小さい、請求項8に記載の方法。   9. The step of plugging the via includes depositing until the via is plugged with a plugging material, wherein an angle between the deposition beam and the wafer is sufficiently small so as not to introduce a deposit into the pocket. The method described. さらに、前記非シリコン系素子の接点パッドに接続された電極を形成するステップ、
を具備する請求項1に記載の方法。
Furthermore, forming an electrode connected to the contact pad of the non-silicon-based element,
The method of claim 1 comprising:
前記ウエハーは、ダイを製造するために角切りにされ、基準を満足するダイはプリント回路基板に表面実装するための表面実装素子テープ及びリールに装着される、請求項14に記載の方法。   15. The method of claim 14, wherein the wafer is diced to produce a die, and a die that meets the criteria is mounted on a surface mount device tape and reel for surface mounting on a printed circuit board. 前記活性領域は前記非シリコン系素子の波を伝達する領域からなる、請求項1に記載の方法。   The method of claim 1, wherein the active region comprises a region that transmits a wave of the non-silicon-based device. 前記ウエハー段階でシールされた非シリコン系素子であって、
保護されるべき活性領域と、
接点領域と、
リトグラフにより少なくとも前記活性領域をシールし、少なくとも前記接点領域を露出させて形成された構造と、
を具備する非シリコン系素子。
A non-silicon-based device sealed at the wafer stage,
An active area to be protected;
A contact area;
A structure formed by lithograph sealing at least the active region and exposing at least the contact region;
A non-silicon element comprising:
前記リトグラフにより形成された構造はガラス質材料からなる、請求項17に記載の素子。   18. A device according to claim 17, wherein the structure formed by the lithograph is made of a vitreous material. 前記非シリコン系素子は、タンタル酸リチウム、ニオブ酸リチウム、又は石英からなる基板のグループの内の1つの基板上に生成される、請求項17に記載の素子。   The device of claim 17, wherein the non-silicon-based device is produced on one substrate of a group of substrates consisting of lithium tantalate, lithium niobate, or quartz. リトグラフにより形成された非シリコン系素子であって、該非シリコン系素子は、
前記非シリコン系素子の周囲気体に敏感な活性領域と、
ウエハー段階における前記非シリコン系素子の前記活性領域をシールするための手段と、
を具備する素子。
A non-silicon-based element formed by lithography, wherein the non-silicon-based element is
An active region sensitive to the surrounding gas of the non-silicon-based device;
Means for sealing the active region of the non-silicon based device at a wafer stage;
A device comprising:
ウエハー上の素子の表面音響波(SAW)の活性領域をシールする方法であって、
少なくとも前記SAW素子の活性領域上に犠牲材を付着させるステップと、
シールコーティングが前記犠牲材を覆うように前記ウエハー上にシールコーティングを蒸着させるステップと、
前記犠牲材を特定の気体に置き換えるステップと、
を具備する方法。
A method for sealing an active area of a surface acoustic wave (SAW) of an element on a wafer comprising:
Depositing a sacrificial material on at least the active region of the SAW element;
Depositing a seal coating on the wafer such that the seal coating covers the sacrificial material;
Replacing the sacrificial material with a specific gas;
A method comprising:
前記シールコーティングは、ポケット内の前記特定の気体を密閉シールするために十分な不透過性がある、請求項21に記載の方法。   The method of claim 21, wherein the seal coating is sufficiently impermeable to hermetically seal the particular gas in a pocket. 前記犠牲材を装着するステップは、
前記ウエハー上に前記犠牲材を蒸着するステップと、
前記犠牲材が前記非シリコン系素子の少なくとも前記活性領域を覆うように、前記犠牲材をリトグラフでパターン化するステップと、
を具備する、請求項21に記載の方法。
The step of attaching the sacrificial material includes:
Depositing the sacrificial material on the wafer;
Patterning the sacrificial material with a lithography so that the sacrificial material covers at least the active region of the non-silicon-based device;
The method of claim 21, comprising:
前記犠牲材は、ポリシリコン、アモルファスシリコン、及び重合体材料からなる材料グループの内の1材料を有する、請求項21に記載の方法。   The method of claim 21, wherein the sacrificial material comprises one material of a material group consisting of polysilicon, amorphous silicon, and a polymeric material. 前記シールコーティングは、二酸化珪素、窒化珪素、又は金属からなる材料グループの内の1材料を有する、請求項21に記載の方法。   The method of claim 21, wherein the seal coating comprises one material from a group of materials consisting of silicon dioxide, silicon nitride, or metal. 前記シールコーティングはガラス質材料を有する、請求項21に記載の方法。   The method of claim 21, wherein the seal coating comprises a vitreous material. 前記ガラス質材料は、スピンオングラス及びスパッタードグラスからなるガラス質材料グループから選択される、請求項26に記載の方法。   27. The method of claim 26, wherein the vitreous material is selected from the vitreous material group consisting of spin-on glass and sputtered glass. 前記犠牲材を置き換えるステップは、
シールコーティングを通り抜けるビアを形成し、SAW素子の電気接点パッドを露出させるために、前記シールコーティングをリトグラフでパターン化するステップと、
前記シールコーティングで囲まれたポケットを形成するためにビアを介して犠牲材をエッチングにより除去するステップと、
前記ウエハーを特定の気体中に置くステップと、
ポケット中の特定の気体を密封するために前記ビアを塞ぐステップと、
を具備する、請求項21に記載の方法。
Replacing the sacrificial material comprises:
Lithographically patterning the seal coating to form vias through the seal coating to expose the electrical contact pads of the SAW element;
Etching away sacrificial material through vias to form a pocket surrounded by the seal coating;
Placing the wafer in a specific gas;
Plugging the via to seal a particular gas in the pocket;
The method of claim 21, comprising:
前記犠牲材をエッチングにより除去するステップは、実質的に残留物を残さないエッチング処理を含む、請求項28に記載の方法。   29. The method of claim 28, wherein etching away the sacrificial material comprises an etching process that substantially leaves no residue. 前記犠牲材はシリコン系材料からなり、前記エッチング処理は前記シリコン系材料をドライエッチングするために2フッ化キセノン気体中に置くステップを具備する、請求項29に記載の方法。   30. The method of claim 29, wherein the sacrificial material comprises a silicon-based material and the etching process comprises placing in a xenon difluoride gas to dry etch the silicon-based material. 前記ビアをふさぐ前に、前記ポケット中の気体を特定の気体と平衡させるステップを具備する、請求項28に記載の方法。   29. The method of claim 28, comprising equilibrating a gas in the pocket with a particular gas prior to plugging the via. 前記ビアを塞ぐステップには、閉塞材でビアが塞がるまでスパッタリングするステップが含まれ、前記ビアは、非シリコン系素子の活性領域を避けて設置されている、請求項28に記載の方法。   29. The method of claim 28, wherein plugging the via includes sputtering until the via is plugged with a plugging material, the via being located away from the active area of the non-silicon based device. 前記ビアを塞ぐステップには、閉塞材でビアが塞がるまで蒸着するステップが含まれ、実質的に蒸着物をポケット内に導入しないように蒸着ビームとウエハーとの角度が十分小さい、請求項28に記載の方法。   The step of plugging the via includes depositing until the via is plugged with a plugging material, and the angle between the deposition beam and the wafer is sufficiently small so that the deposition is not substantially introduced into the pocket. The method described. さらに、前記SAW素子の接点パッドに接続された電極を形成するステップ、
を具備する請求項21に記載の方法。
Forming an electrode connected to the contact pad of the SAW element;
The method of claim 21 comprising:
前記ウエハーは、ダイを製造するために角切りにされ、基準を満足するダイはプリント回路基板に表面実装するための表面実装素子テープ及びリールに装着される、請求項34に記載の方法。   35. The method of claim 34, wherein the wafer is diced to produce a die, and a die that meets the criteria is mounted on a surface mount device tape and reel for surface mounting on a printed circuit board. 前記活性領域は前記SAW素子の波を伝達する領域からなる、請求項21に記載の方法。   The method of claim 21, wherein the active region comprises a region transmitting waves of the SAW element. 前記ウエハー段階でシールされた表面音響波(SAW)素子であって、
保護されるべき活性領域と、
電気接点領域と、
リトグラフにより少なくとも前記活性領域をシールし、少なくとも前記電気接点領域を露出させて形成された構造と、
を具備する表面音響波(SAW)素子。
A surface acoustic wave (SAW) device sealed at the wafer stage,
An active area to be protected;
An electrical contact area;
A structure formed by lithograph sealing at least the active region and exposing at least the electrical contact region;
A surface acoustic wave (SAW) device comprising:
前記リトグラフにより形成された構造はガラス質材料からなる、請求項37に記載の素子。   38. The device of claim 37, wherein the structure formed by the lithograph is made of a vitreous material. 前記SAW素子は、タンタル酸リチウム、ニオブ酸リチウム、又は石英からなる基板のグループの内の1つの基板上に生成される、請求項37に記載の素子。   38. The device of claim 37, wherein the SAW device is produced on one substrate of a group of substrates consisting of lithium tantalate, lithium niobate, or quartz. リトグラフにより形成された表面音響波(SAW)素子であって、
表面音響波を伝達する手段と、
前記表面音響波を伝達する手段をウエハー段階でシールする手段と、
を具備する表面音響波(SAW)素子。
A surface acoustic wave (SAW) element formed by a lithograph,
Means for transmitting surface acoustic waves;
Means for sealing the means for transmitting the surface acoustic wave at the wafer stage;
A surface acoustic wave (SAW) device comprising:
JP2004532581A 2002-08-28 2003-06-09 Sealing of non-silicon-based devices at the wafer stage Pending JP2005537661A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/231,356 US6877209B1 (en) 2002-08-28 2002-08-28 Method for sealing an active area of a surface acoustic wave device on a wafer
US10/231,357 US6846423B1 (en) 2002-08-28 2002-08-28 Wafer-level seal for non-silicon-based devices
PCT/US2003/018103 WO2004021398A2 (en) 2002-08-28 2003-06-09 Wafer-level seal for non-silicon-based devices

Publications (1)

Publication Number Publication Date
JP2005537661A true JP2005537661A (en) 2005-12-08

Family

ID=31980954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004532581A Pending JP2005537661A (en) 2002-08-28 2003-06-09 Sealing of non-silicon-based devices at the wafer stage

Country Status (5)

Country Link
EP (1) EP1540736A4 (en)
JP (1) JP2005537661A (en)
KR (1) KR20050044799A (en)
AU (1) AU2003243451A1 (en)
WO (1) WO2004021398A2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750420B2 (en) 2004-03-26 2010-07-06 Cypress Semiconductor Corporation Integrated circuit having one or more conductive devices formed over a SAW and/or MEMS device
CN101501989B (en) 2006-08-07 2012-06-27 京瓷株式会社 Method for manufacturing surface acoustic wave device
EP2316789B1 (en) * 2009-11-03 2013-01-09 Nxp B.V. Device with microstructure and method of forming such a device
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558191A (en) * 1978-07-05 1980-01-21 Nec Corp Elastic surface wave device
JPH01213018A (en) * 1988-02-22 1989-08-25 Fujitsu Ltd Structure of surface acoustic wave device
JP3205981B2 (en) * 1995-09-29 2001-09-04 住友電気工業株式会社 Surface acoustic wave device
JPH09172339A (en) * 1995-12-19 1997-06-30 Kokusai Electric Co Ltd Surface acoustic wave device and manufacture of the same
DE19548048C2 (en) * 1995-12-21 1998-01-15 Siemens Matsushita Components Electronic component, in particular component working with surface acoustic waves (SAW component)
JP2000114918A (en) * 1998-10-05 2000-04-21 Mitsubishi Electric Corp Surface acoustic wave device and its manufacture
JP2001053178A (en) * 1999-06-02 2001-02-23 Japan Radio Co Ltd Electronic component with electronic circuit device sealed and mounted on circuit board, and manufacture of the electronic component
DE69933380T2 (en) * 1999-12-15 2007-08-02 Asulab S.A. Method for hermetically encapsulating microsystems on site
US6509623B2 (en) * 2000-06-15 2003-01-21 Newport Fab, Llc Microelectronic air-gap structures and methods of forming the same

Also Published As

Publication number Publication date
AU2003243451A8 (en) 2004-03-19
WO2004021398A2 (en) 2004-03-11
AU2003243451A1 (en) 2004-03-19
EP1540736A4 (en) 2006-03-08
KR20050044799A (en) 2005-05-12
EP1540736A2 (en) 2005-06-15
WO2004021398A3 (en) 2004-06-03

Similar Documents

Publication Publication Date Title
US6877209B1 (en) Method for sealing an active area of a surface acoustic wave device on a wafer
US7750420B2 (en) Integrated circuit having one or more conductive devices formed over a SAW and/or MEMS device
CN1741378B (en) Surface acoustic wave device and manufacturing method therefor, and communications equipment
US7351641B2 (en) Structure and method of forming capped chips
US20090152655A1 (en) Mems device
EP1734576A1 (en) Semiconductor device having through electrode and method of manufacturing the same
US20070052324A1 (en) Surface acoustic wave device and method for fabricating the same
JP7246775B2 (en) BAW resonator packaging module and packaging method
US7466022B2 (en) Wafer-level seal for non-silicon-based devices
CN101192817A (en) Acoustic wave device
JP2002016466A (en) Surface acoustic wave device and producing method therefor
JP2005537661A (en) Sealing of non-silicon-based devices at the wafer stage
CN114337585A (en) Single crystal film bulk acoustic resonator, preparation method thereof and filter
JP2008135998A (en) Surface acoustic wave device and its manufacturing method
CN100525097C (en) Electronic component and method for manufacturing the same
JP4741309B2 (en) Surface acoustic wave device and manufacturing method thereof
JP2006128930A (en) Surface acoustic wave device, method of manufacturing same, and communication device equipped therewith
JP4417747B2 (en) Surface acoustic wave device and manufacturing method thereof
CN111326482A (en) Packaging structure of surface acoustic wave device and wafer level packaging method thereof
US20120261816A1 (en) Device package substrate and method of manufacturing the same
CN109802031B (en) Packaging method and structure of surface acoustic wave device
KR101849851B1 (en) Aucostic sensor and method for manufacturing membrane for the aucostic sensor
KR100660964B1 (en) A surface acoustic wave filter for dual band and a Manufacturing Method
JPH04207308A (en) Surface acoustic wave element
JP2010057146A (en) Resonator, filter, duplexer, and method of manufacturing resonator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100119