JP2005303214A - Grinding method for semiconductor wafer - Google Patents
Grinding method for semiconductor wafer Download PDFInfo
- Publication number
- JP2005303214A JP2005303214A JP2004120954A JP2004120954A JP2005303214A JP 2005303214 A JP2005303214 A JP 2005303214A JP 2004120954 A JP2004120954 A JP 2004120954A JP 2004120954 A JP2004120954 A JP 2004120954A JP 2005303214 A JP2005303214 A JP 2005303214A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- grinding
- protective film
- semiconductor
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、複数の半導体素子が表面に形成された半導体ウェーハの裏面を研削して前記半導体ウェーハの厚みを均一にする半導体ウェーハの研削方法に関し、特に、半導体ウェーハの厚み精度が向上する研削方法に関するものである。 The present invention relates to a method for grinding a semiconductor wafer in which the thickness of the semiconductor wafer is made uniform by grinding the back surface of a semiconductor wafer having a plurality of semiconductor elements formed on the surface, and in particular, a grinding method that improves the thickness accuracy of the semiconductor wafer. It is about.
半導体チップをパッケージングして実装する際やCOG(Chip on Glass)実装する際などは、半導体チップに高度な厚み精度が要求される。そのために、IC、LSI等の集積回路が形成された半導体ウェーハの裏面研削が実施されている。 When packaging and mounting a semiconductor chip or COG (Chip on Glass) mounting, the semiconductor chip is required to have high thickness accuracy. For this purpose, backside grinding of semiconductor wafers on which integrated circuits such as IC and LSI are formed is performed.
一般には、図7に示すように、IC、LSI等の集積回路が複数形成された集積回路層1を持った半導体ウェーハ2(図7(a))に、回路保護用の保護テープ3をローラ3aにて表面に貼着し(図7(b))、保護テープ3を半導体ウェーハ2の外形に沿って切り抜いた後(図7(c))、半導体ウェーハ2を、裏面研削装置のチャックテーブル4に保護テープ3を下にして真空吸着にて保持し(図7(d))、上向きとなった裏面に回転する研削砥石5を接触させて押圧力を加えることにより所定の厚さまで研削し(図7(e))、研削終了後に保護テープ3を剥がしている(図7(f)(g))。
In general, as shown in FIG. 7, a
図8に示すように、集積回路層1の各集積回路を外部に電気接続するための金属バンプ6が表面に形成された半導体ウェーハ2については(図8(a))、金属バンプ6が埋まるほどに糊層3bが厚い保護テープ3を貼着したうえで(図8(b))、同様の手順を行うことにより(図8(c)(d)(e)(f)(g))、研削時の押圧力によって金属バンプ6に生じる応力を緩和し、応力の集中による金属バンプ6の変形や半導体ウェーハ2の割れの発生を防止している。
As shown in FIG. 8, for the
しかし保護テープ3を用いる裏面研削方法には様々な問題がある。
第1の問題は保護テープ3の厚みばらつきである。裏面研削用の保護テープ3は、一定の厚みのフィルムの表面にアクリル系接着剤を塗布して製造されているのであるが、接着剤の塗布むらなどが生じることがあり、その場合に保護テープ3としての厚みが3〜10μm程度ばらつく。このような保護テープ3の厚みばらつきの影響で、裏面研削装置の厚み加工精度は1〜2μm程度であるのに関わらず、保護テープ3を貼着して裏面研削される半導体ウェーハ2の厚みばらつきは大きくなり、4〜12μm程度のばらつきとなる。
However, the back grinding method using the
The first problem is the thickness variation of the
第2の問題は、保護テープ3の貼着時に半導体ウェーハ2の表面との間に気泡が挟み込まれることがあり、裏面研削時に気泡部分で半導体ウェーハ2の厚みが局部的に薄くなったり、半導体ウェーハ2に割れやクラックを生じることがある。
The second problem is that air bubbles may be sandwiched between the surface of the semiconductor wafer 2 when the
第3の問題は、保護テープ3による保護では金属バンプ6の応力を充分に取り除くことはできず、金属バンプ6の変形や半導体ウェーハ2の割れを完全には防止できないことである。
The third problem is that the protection by the
このため、半導体ウェーハ2に保護テープ3を貼着するのでなく、レジスト膜などを形成して、裏面研削する方法が提案されている。たとえば、図9に示すように、集積回路層1が表面に形成された半導体ウェーハ2(図9(a))に、集積回路層1を覆うようにレジスト膜7を形成し(図9(b))、集積回路層1の各集積回路に対応して金属バンプを形成すべき領域のレジスト膜7を光源8,フォトマスク9を用いて露光し(図9(c))、現像することにより複数の細孔10を形成し(図9(d))、各細孔10内にめっきを施して金属バンプ6を形成した後(図9(e))、半導体ウェーハ2を、レジスト膜7をチャックテーブル4に対面させて保持して所定の厚さまで裏面研削し(図9(f))、レジスト膜7を除去して(図9(g))、金属バンプ6を備えた半導体ウェーハ2を得る(図9(h))方法が開示されている(たとえば特許文献1)。
上記したレジスト膜7を用いる裏面研削方法では、それまでの方法で問題となっていた保護テープ3の貼着時の気泡混入による厚みばらつきや、気泡ないし応力による半導体ウェーハ2の割れや金属バンプ6の変形などは回避できる。
In the back surface grinding method using the
しかしその一方で、レジスト膜7などの保護膜は、半導体ウェーハ2の表面に滴下したレジストなどの液状樹脂材料を半導体ウェーハ2の回転によって塗り広げた後、ホットプレートなどで硬化させて形成するため、半導体ウェーハ2の中央部から外周方向に向かう膜厚ばらつきが生じたり、半導体ウェーハ2の外周縁部に樹脂材料の盛り上がりが生じることがある。したがってこの場合も、厚みばらつきの大きい膜を保護膜として裏面研削することになり、裏面研削後の半導体ウェーハ2の厚みばらつきを十分に改善することはできない。
However, on the other hand, the protective film such as the
本発明は上記問題を解決するもので、厚みばらつきを低減できる半導体ウェーハの研削方法を提供することを目的とする。 The present invention solves the above problems, and an object thereof is to provide a semiconductor wafer grinding method capable of reducing thickness variation.
上記課題を解決するために本発明は、半導体ウェーハの表面の半導体素子を保護テープで保護するのでなく、液状の樹脂材料で保護膜を形成して保護し、この保護膜の表面を半導体ウェーハの裏面研削に先立って研削して平坦化しておくもので、これにより裏面研削後の半導体ウェーハの厚み均一性を容易に著しく向上させることができる。 In order to solve the above problems, the present invention does not protect the semiconductor elements on the surface of the semiconductor wafer with a protective tape, but protects the surface of the semiconductor wafer by forming a protective film with a liquid resin material. Prior to the back surface grinding, the surface is ground and flattened, whereby the thickness uniformity of the semiconductor wafer after the back surface grinding can be easily remarkably improved.
第1の発明の半導体ウェーハの研削方法は、複数の半導体素子が表面に形成された半導体ウェーハの裏面を研削して前記半導体ウェーハの厚みを均一にする際に、前記半導体ウェーハの表面を覆って前記半導体素子を構成している集積回路や金属バンプを保護する保護膜を液状の樹脂材料により形成する工程と、前記保護膜の表面を研削して平坦化する工程と、前記平坦化された保護膜の表面をステージ上に接触保持して前記半導体ウェーハの裏面を研削し、研削終了後に保護膜を除去する工程とを行うことを特徴とする。 According to a first aspect of the present invention, there is provided a method for grinding a semiconductor wafer, wherein when the back surface of the semiconductor wafer having a plurality of semiconductor elements formed on the surface is ground to make the thickness of the semiconductor wafer uniform, the surface of the semiconductor wafer is covered. Forming a protective film for protecting an integrated circuit and metal bumps constituting the semiconductor element with a liquid resin material, grinding and planarizing a surface of the protective film, and the planarized protection And a step of grinding the back surface of the semiconductor wafer by holding the surface of the film in contact with a stage and removing the protective film after the grinding.
第2の発明の半導体ウェーハの研削方法は、複数の半導体素子が表面に形成された半導体ウェーハの裏面を研削して前記半導体ウェーハの厚みを均一にする半導体ウェーハの研削方法であって、前記半導体ウェーハの表面を覆って前記半導体素子を構成している集積回路を保護する保護膜をフォトレジスト材料により形成する工程と、前記半導体ウェーハの裏面をステージ上に接触保持して前記保護膜の表面を研削し平坦化する工程と、前記平坦化された保護膜に前記複数の半導体素子の外部端子を露出させる開口部をフォトリソグラフィ法により形成し、各開口部内に前記外部端子に接続する金属バンプをめっき法により形成する工程と、前記金属バンプを開口部内に有した保護膜の表面をステージ上に接触保持して前記半導体ウェーハの裏面を研削し、研削終了後に保護膜を除去する工程とを行うことを特徴とする。 A semiconductor wafer grinding method according to a second aspect of the present invention is a semiconductor wafer grinding method for grinding the back surface of a semiconductor wafer having a plurality of semiconductor elements formed on the surface thereof to make the thickness of the semiconductor wafer uniform. A step of forming a protective film covering the surface of the wafer and protecting the integrated circuit constituting the semiconductor element with a photoresist material; and holding the back surface of the semiconductor wafer on the stage so that the surface of the protective film is A step of grinding and flattening, and an opening for exposing the external terminals of the plurality of semiconductor elements are formed in the flattened protective film by photolithography, and metal bumps connected to the external terminals are formed in the openings. The step of forming by plating and the surface of the protective film having the metal bumps in the opening are held in contact on the stage to Grinding the surface, and performing the step of removing the protective film after the grinding completion.
第3の発明の半導体ウェーハの研削方法は、複数の半導体素子が表面に形成された半導体ウェーハの裏面を研削して前記半導体ウェーハの厚みを均一にする半導体ウェーハの研削方法であって、前記半導体ウェーハの表面を覆って前記半導体素子を構成している集積回路を保護する保護膜をフォトレジスト材料により形成する工程と、前記保護膜に前記複数の半導体素子の外部端子を露出させる開口部をフォトリソグラフィ法により形成し、各開口部内に前記外部端子に接続する金属バンプをめっき法により形成する工程と、前記金属バンプを有した半導体ウェーハの裏面をステージ上に接触保持して前記保護膜の表面を研削し平坦化する工程と、前記平坦化された保護膜の表面をステージ上に接触保持して前記半導体ウェーハの裏面を研削し、研削終了後に保護膜を除去する工程とを行うことを特徴とする。 According to a third aspect of the present invention, there is provided a semiconductor wafer grinding method for grinding a back surface of a semiconductor wafer having a plurality of semiconductor elements formed on the surface thereof to make the thickness of the semiconductor wafer uniform. Forming a protective film covering the surface of the wafer and protecting the integrated circuit constituting the semiconductor element with a photoresist material; and exposing openings for exposing the external terminals of the plurality of semiconductor elements to the protective film. A step of forming a metal bump connected to the external terminal in each opening by a plating method, and a surface of the protective film by holding the back surface of the semiconductor wafer having the metal bump on the stage in contact with each other Grinding the surface of the semiconductor wafer and grinding the back surface of the semiconductor wafer by holding the surface of the flattened protective film in contact with the stage. , And performs the step of removing the protective film after the grinding completion.
上記した半導体ウェーハの研削方法において、保護膜は、半導体素子の集積回路や金属バンプによって半導体ウェーハの表面に形成される段差よりも厚く形成し、前記金属バンプの高さよりも厚く残留するように研削することができる。 In the semiconductor wafer grinding method described above, the protective film is formed thicker than the step formed on the surface of the semiconductor wafer by the integrated circuit of the semiconductor element or the metal bump, and is ground so as to remain thicker than the height of the metal bump. can do.
また、上記した半導体ウェーハの研削方法において、保護膜は、半導体素子の集積回路や金属バンプによって半導体ウェーハの表面に形成される段差よりも厚く形成し、この保護膜を研削する際に金属バンプの頂部も研削することができる。 In the semiconductor wafer grinding method described above, the protective film is formed thicker than the step formed on the surface of the semiconductor wafer by the integrated circuit of the semiconductor element or the metal bump, and when the protective film is ground, The top can also be ground.
本発明の半導体ウェーハの研削方法によれば、従来の保護テープに代えて液状樹脂により保護膜を形成し、この保護膜を半導体ウェーハの裏面研削に先立って研削して平坦化するという容易な手法で、半導体ウェーハの厚みばらつきを回避できる。 According to the method for grinding a semiconductor wafer of the present invention, an easy method of forming a protective film with a liquid resin instead of the conventional protective tape, and grinding and planarizing the protective film prior to the back surface grinding of the semiconductor wafer. Thus, variation in the thickness of the semiconductor wafer can be avoided.
また剛性の高い樹脂を保護膜材料として選択することにより、裏面研削時に金属バンプにかかる応力を十分に軽減することができ、前記応力による金属バンプの変形や半導体ウェーハの割れを防止できる。 Further, by selecting a highly rigid resin as the protective film material, it is possible to sufficiently reduce the stress applied to the metal bumps during back surface grinding, and to prevent deformation of the metal bumps and cracking of the semiconductor wafer due to the stress.
従来の保護テープに起因する不都合、すなわち、保護テープの厚みばらつきによる半導体ウェーハの厚みばらつきや、保護テープと半導体ウェーハ表面との間に気泡が挟み込まれることによる半導体ウェーハの局部的薄化や割れやクラックを解消できる方法である。 Disadvantages caused by conventional protective tape, that is, semiconductor wafer thickness variation due to protective tape thickness variation, local thinning or cracking of semiconductor wafer due to air bubbles being sandwiched between the protective tape and the semiconductor wafer surface, This is a method that can eliminate cracks.
以下、本発明の半導体ウェーハの研削方法を、図面を参照しながら説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態における半導体ウェーハの研削方法を説明する工程断面図である。
Hereinafter, a semiconductor wafer grinding method of the present invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a process cross-sectional view illustrating a semiconductor wafer grinding method according to a first embodiment of the present invention.
図1(a)は研削対象の半導体ウェーハ2を示し、IC、LSI等の集積回路が複数形成された集積回路層1を表面に有している。
この半導体ウェーハ2の集積回路層1の上に、図1(b)に示すように、レジストやポリイミドなどの液状の樹脂材料を用いて塗布法などで保護膜11を形成する。この保護膜11は、集積回路層1の凹凸よりも厚くなるように形成する。塗布法としては、スピンコート法、ロールコート法、スリットコート法などを使用可能である。
FIG. 1A shows a
As shown in FIG. 1B, a
次に、図1(c)に示すように、半導体ウェーハ2をその裏面を下にして研削装置のチャックテーブル4上に載せ、真空吸着にて保持した状態で、上向きとなった保護膜11を研削砥石5を回転させて研削する。このときには、研削後の保護膜11の膜厚(t1)が研削前の保護膜11の最小膜厚(t2)よりも小さくなるように研削量を設定する。
Next, as shown in FIG. 1 (c), the
次に、図1(d)に示すように、半導体ウェーハ2をその保護膜11を下にしてチャックテーブル4上に載せ、真空吸着にて保持した状態で、図1(e)に示すように、上向きとなった半導体ウェーハ2の裏面を研削砥石5で研削する。このときには、半導体ウェーハ2の研削後厚みが所望の厚みとなるように研削量を設定する。この研削の後に、チップ破壊強度向上のために、必要に応じてポリッシングやエッチングなどを行ってもよい。
Next, as shown in FIG. 1 (d), as shown in FIG. 1 (e), the
次に、図1(f)に示すように、半導体ウェーハ2をチャックテーブル4から取り外し、保護膜11を有機溶剤などの剥離液や現像液などにて溶解させて除去して、図1(g)に示すような、集積回路層1を表面に有した所望厚み(t3)の半導体ウェーハ2を得る。
Next, as shown in FIG. 1 (f), the
以上のような研削方法によれば、保護膜11を含めた半導体ウェーハ2の研削後の仕上げ厚み精度は、保護膜11の表面を研削加工した後に半導体ウェーハ2の裏面を研削加工するため研削装置の厚み加工精度の2倍となり、研削装置(チャックテーブル4,研削砥石5)の厚み加工精度は1〜2μm程度であることから、1〜4μm程度となる。従来の保護テープを用いた研削方法での厚み加工精度は前述の通り4〜12μmなので、それに比べて大きく向上する。
According to the grinding method as described above, the finishing thickness accuracy after grinding of the
なお保護膜11の厚みは、研削前の厚みを5μm〜数百μmとし、研削後の厚みを1μm〜数百μmとすればよい。
(第2の実施形態)
図2は、本発明の第2の実施形態における半導体ウェーハの研削方法を説明する工程断面図である。
The thickness of the
(Second Embodiment)
FIG. 2 is a process cross-sectional view illustrating a semiconductor wafer grinding method according to the second embodiment of the present invention.
図2(a)は研削対象の半導体ウェーハ2を示し、IC、LSI等の集積回路が複数形成された集積回路層1と、この集積回路層1の各集積回路を外部に電気接続するための複数の金属バンプ6とを表面に有している。金属バンプ6は、金、半田、銅などにて、無電解めっき法、電解めっき法、印刷法などで形成されていてよい。
FIG. 2 (a) shows a
この半導体ウェーハ2の集積回路層1の上に、図2(b)に示すように、レジストやポリイミドなどの液状の樹脂材料を用いて塗布法などで保護膜11を形成する。この保護膜11は、金属バンプ6の高さよりも厚くなるように形成する。
As shown in FIG. 2B, a
次に、図2(c)に示すように、半導体ウェーハ2をその裏面を下にして研削装置のチャックテーブル4上に載せ、真空吸着にて保持した状態で、上向きとなった保護膜11を研削砥石5を回転させて研削する。このときには、研削後の保護膜11の膜厚(t1)が研削前の保護膜11の最小膜厚(t2)よりも小さく、かつ金属バンプ6の最大高さ(t4)よりも大きくなるように研削量を設定する。
Next, as shown in FIG. 2 (c), the
次に、図2(d)に示すように、半導体ウェーハ2をその保護膜11を下にしてチャックテーブル4上に載せ、真空吸着にて保持した状態で、図2(e)に示すように、上向きとなった半導体ウェーハ2の裏面を研削砥石5で研削する。このときには、半導体ウェーハ2の研削後厚みが所望の厚みとなるように研削量を設定する。この研削の後に、必要に応じてポリッシングやエッチングなどを行ってもよい。
Next, as shown in FIG. 2D, the
次に、図2(f)に示すように、半導体ウェーハ2をチャックテーブル4から取り外し、保護膜11を剥離液や現像液などにて溶解させて除去して、図2(g)に示すような、金属バンプ6,集積回路層1を表面に有した所望厚み(t3)の半導体ウェーハ2を得る。
Next, as shown in FIG. 2 (f), the
以上のようにすることで、第1の実施形態と同様に、保護膜11を含めた半導体ウェーハ2の研削後の仕上げ厚み精度が従来の保護テープを用いた研削方法に比べて大きく向上する。
As described above, as in the first embodiment, the finishing thickness accuracy after grinding of the
さらに、従来の保護テープやレジスト膜を用いた研削方法では、裏面研削時の金属バンプ6への応力を充分に取り除くことができず、金属バンプ6の変形や半導体ウェーハ2の割れを完全に防止できなかったのに対し、この第2の実施形態の研削方法では、剛性の高い樹脂材料を保護膜11用途に選択することで、金属バンプ6への応力を十分に取り除くことができ、金属バンプ6の変形や半導体ウェーハ2の割れを防止することができる。
Furthermore, the conventional grinding method using a protective tape or a resist film cannot sufficiently remove the stress on the
なお、保護膜11は研削前の厚みを数10μm〜数百μmとし、研削後の厚みを数μm〜数百μmとすればよい。また金属バンプ6は径が数μm〜数百μm、高さが数μm〜数百μmの範囲で、上記した条件を満たすように形成、研削すればよい。以下の各実施形態でも同様である。
(第3の実施形態)
図3は、本発明の第3の実施形態における半導体ウェーハの研削方法を説明する工程断面図である。
The
(Third embodiment)
FIG. 3 is a process cross-sectional view illustrating a semiconductor wafer grinding method according to a third embodiment of the present invention.
上記した第2の実施形態と同様に、図3(a)に示すような、IC、LSI等の集積回路が複数形成された集積回路層1と複数の金属バンプ6とを表面に有した半導体ウェーハ2を研削対象として、図3(b)に示すように、集積回路層1の上に塗布法などを用いてレジストやポリイミドなどの液状の樹脂材料を用いて塗布法などで保護膜11を形成する。保護膜11の厚みは金属バンプ6の高さよりも厚い。
Similar to the second embodiment described above, a semiconductor having an integrated
次に、図3(c)に示すように、半導体ウェーハ2をその裏面を下にして研削装置のチャックテーブル4上に載せ、真空吸着にて保持した状態で、上向きとなった保護膜11の表面を研削砥石5で研削するのであるが、このときに、研削後の保護膜11の膜厚(t1)が金属バンプ6の最小高さ(t5)よりも薄くなるように研削量を設定して、金属バンプ6の頂部も同時に研削し、金属バンプ6の高さを平準化する。
Next, as shown in FIG. 3 (c), the
その後は再び第2の実施形態と同様に、図3(d)に示すように、半導体ウェーハ2をその保護膜11を下にしてチャックテーブル4上に載せ、真空吸着にて保持した状態で、図3(e)に示すように、上向きとなった半導体ウェーハ2の裏面を研削砥石5で研削する。このときには、半導体ウェーハ2の研削後厚みが所望の厚みとなるように研削量を設定する。この研削の後に、必要に応じてポリッシングやエッチングなどを行ってもよい。
Thereafter, as in the second embodiment, as shown in FIG. 3 (d), the
そして、図3(f)に示すように、半導体ウェーハ2をチャックテーブル4から取り外し、保護膜11を剥離液や現像液などにて溶解させて除去して、図3(g)に示すような、金属バンプ6,集積回路層1を表面に有した所望厚み(t3)の半導体ウェーハ2を得る。
Then, as shown in FIG. 3 (f), the
この第3の実施形態の研削方法でも、保護膜11を含めた半導体ウェーハ2の研削後の仕上げ厚み精度が従来の保護テープを用いた研削方法に比べて大きく向上する。また、従来の保護テープやレジスト膜を用いた研削方法に比べて、金属バンプ6への応力を十分に取り除くことができ、金属バンプ6の変形や半導体ウェーハ2の割れを容易に防止できる。
(第4の実施形態)
図4は、本発明の第4の実施形態における半導体ウェーハの研削方法を説明する工程断面図である。
Even in the grinding method of the third embodiment, the finished thickness accuracy of the
(Fourth embodiment)
FIG. 4 is a process cross-sectional view illustrating a semiconductor wafer grinding method according to the fourth embodiment of the present invention.
図4(a)は研削対象の半導体ウェーハ2を示し、IC、LSI等の集積回路が複数形成された集積回路層1を表面に有している。
この半導体ウェーハの集積回路層1の上に、図4(b)に示すように、塗布法などを用いてフォトレジスト材料からなる保護膜11を形成する。この保護膜11は、集積回路層1の凹凸よりも厚くなるように形成する。
FIG. 4A shows a
On the
次に、図4(c)に示すように、半導体ウェーハ2をその裏面を下にして研削装置のチャックテーブル4上に載せ、真空吸着にて保持した状態で、上向きとなった保護膜11を研削砥石5を回転させて研削する。このときには、研削後の保護膜11の膜厚(t1)が研削前の保護膜11の最小膜厚(t2)よりも小さくなるように研削量を設定する。
Next, as shown in FIG. 4 (c), the
次に、図4(d)に示すように、プロジェクションアライナーやステッパ露光機などの露光装置において、フォトマスク9のパターンと半導体ウェーハ2の集積回路層1の各集積回路との位置合わせを行った後、光源8により、各集積回路上で金属バンプが形成されるべき部分の保護膜11(フォトレジスト材料によっては金属バンプが形成されるべきでない部分)を選択的に露光処理する。
Next, as shown in FIG. 4D, alignment of the pattern of the
次に、図4(e)に示すように、保護膜11を現像して、選択的に露光された部分(あるいは露光されなかった部分)に細孔10を形成する。
次に、図4(f)に示すように、細孔10の内部に無電解めっき法や電解めっき法などによりめっきを施して、金、半田、銅などの金属バンプ6を形成する。このとき、金属バンプ6の高さは、研削後の保護膜11の膜厚(t1)よりも低くなるように設定する。
Next, as shown in FIG. 4E, the
Next, as shown in FIG. 4 (f), the inside of the
次に、図4(g)に示すように、半導体ウェーハ2をその保護膜11を下にしてチャックテーブル4上に載せ、真空吸着にて保持した後、上向きとなった半導体ウェーハ2の裏面を研削砥石5で研削する。このときには、半導体ウェーハ2の研削後厚みが所望の厚みとなるように研削量を設定する。この研削の後に、必要に応じてポリッシングやエッチングなどを行ってもよい。
Next, as shown in FIG. 4 (g), the
次に、図4(h)に示すように、半導体ウェーハ2をチャックテーブル4から取り外し、保護膜11を剥離液や現像液などにて溶解させて除去して、図4(i)に示すような、金属バンプ6,集積回路層1を表面に有した所望厚み(t3)の半導体ウェーハ2を得る。
Next, as shown in FIG. 4 (h), the
この第4の実施形態の研削方法でも、保護膜11を含めた半導体ウェーハ2の研削後の仕上げ厚み精度が従来の保護テープを用いた研削方法に比べて大きく向上する。また、従来の保護テープやレジスト膜を用いた研削方法に比べて、金属バンプ6への応力を十分に取り除くことができ、金属バンプ6の変形や半導体ウェーハ2の割れを容易に防止できる。
(第5の実施形態)
図5は、本発明の第5の実施形態における半導体ウェーハの研削方法を説明する工程断面図である。
Also in the grinding method of the fourth embodiment, the finished thickness accuracy of the
(Fifth embodiment)
FIG. 5 is a process cross-sectional view illustrating a semiconductor wafer grinding method according to a fifth embodiment of the present invention.
図5(a)は研削対象の半導体ウェーハ2を示し、IC、LSI等の集積回路が複数形成された集積回路層1を表面に有している。
この半導体ウェーハの集積回路層1の上に、図5(b)に示すように、塗布法などを用いてフォトレジスト材料からなる保護膜11を形成する。この保護膜11は、集積回路層1の凹凸よりも厚くなるように形成する。
FIG. 5A shows a
On the
次に、図5(c)に示すように、プロジェクションアライナーやステッパ露光機などの露光装置において、フォトマスク9のパターンと半導体ウェーハ2の集積回路層1の各集積回路との位置合わせを行った後、光源8により、各集積回路上で金属バンプが形成されるべき部分の保護膜11(フォトレジスト材料によっては金属バンプが形成されるべきでない部分)を選択的に露光処理する。
Next, as shown in FIG. 5C, the alignment of the pattern of the
次に、図5(d)に示すように、保護膜11を現像して、選択的に露光された部分(あるいは露光されなかった部分)に細孔10を形成する。
次に、図5(e)に示すように、細孔10の内部に無電解めっき法や電解めっき法などによりめっきを施して、金、半田、銅などの金属バンプ6を形成する。このとき、金属バンプ6の高さは、保護膜11の膜厚よりも十分に低くなるように設定する。
Next, as shown in FIG. 5D, the
Next, as shown in FIG. 5 (e), the inside of the
次に、図5(f)に示すように、半導体ウェーハ2をその裏面を下にしてチャックテーブル4上に載せ、真空吸着にて保持した後、上向きとなった保護膜11を研削砥石5で研削する。このときには、研削後の保護膜11の膜厚(t1)が、研削前の保護膜11の最小膜厚(t2)よりも薄く、かつ金属バンプ6の最大高さ(t4)よりも厚くなるように研削量を設定する。
Next, as shown in FIG. 5 (f), the
次に、図5(g)に示すように、半導体ウェーハ2をその保護膜11を下にしてチャックテーブル4上に載せ、真空吸着にて保持した後、図5(h)に示すように、上向きとなった半導体ウェーハ2の裏面を研削砥石5で研削する。このときには、半導体ウェーハ2の研削後厚みが所望の厚みとなるように研削量を設定する。この研削の後に、必要に応じてポリッシングやエッチングなどを行ってもよい。
Next, as shown in FIG. 5 (g), the
次に、図5(i)に示すように、半導体ウェーハ2をチャックテーブル4から取り外し、保護膜11を剥離液や現像液などにて溶解させて除去して、図5(j)に示すような、金属バンプ6,集積回路層1を表面に有した所望厚み(t3)の半導体ウェーハ2を得る。
Next, as shown in FIG. 5 (i), the
この第5の実施形態の研削方法でも、保護膜11を含めた半導体ウェーハ2の研削後の仕上げ厚み精度が従来の保護テープを用いた研削方法に比べて大きく向上する。また、従来の保護テープやレジスト膜を用いた研削方法に比べて、金属バンプ6への応力を十分に取り除くことができ、金属バンプ6の変形や半導体ウェーハ2の割れを容易に防止できる。
(第6の実施形態)
図6は、本発明の第6の実施形態における半導体ウェーハの研削方法を説明する工程断面図である。
Also in the grinding method of the fifth embodiment, the finished thickness accuracy after grinding of the
(Sixth embodiment)
FIG. 6 is a process cross-sectional view illustrating a semiconductor wafer grinding method according to a sixth embodiment of the present invention.
上記した第5の実施形態と同様に、図6(a)に示すような、IC、LSI等の集積回路が複数形成された集積回路層1とを表面に有した半導体ウェーハ2を研削対象として、図6(b)に示すように、集積回路層1の上に塗布法などを用いてフォトレジスト材料からなる保護膜11を形成する。この保護膜11は、集積回路層1の凹凸よりも厚くなるように形成する。
Similar to the fifth embodiment described above, a
そして、図6(c)に示すように、プロジェクションアライナーやステッパ露光機などの露光装置において、フォトマスク9のパターンと半導体ウェーハ2の集積回路層1の各集積回路との位置合わせを行った後、光源8により、各集積回路上で金属バンプが形成されるべき部分の保護膜11(フォトレジスト材料によっては金属バンプが形成されるべきでない部分)を選択的に露光処理する。
Then, after aligning the pattern of the
そして、図6(d)に示すように、樹脂膜7を現像して、選択的に露光された部分(あるいは露光されなかった部分)に細孔10を形成し、図6(e)に示すように、細孔10の内部に無電解めっき法や電解めっき法などによりめっきを施して、金、半田、銅などの金属バンプ6を形成する。
Then, as shown in FIG. 6 (d), the
次に、図6(f)に示すように、半導体ウェーハ2をその裏面を下にしてチャックテーブル4上に載せ、真空吸着にて保持した後、上向きとなった保護膜11を研削砥石5で研削するのであるが、ここでは第5の実施形態と異なって、研削後の保護膜11の膜厚(t1)が、金属バンプの最小高さ(t5)よりも薄くなるように研削量を設定して、金属バンプ6の頂部も同時に研削し、金属バンプ6の高さを平準化する。
Next, as shown in FIG. 6 (f), the
その後は再び第5の実施形態と同様に、図6(g)に示すように、半導体ウェーハ2をその保護膜11を下にしてチャックテーブル4上に載せ、真空吸着にて保持した後、図6(h)に示すように、上向きとなった半導体ウェーハ2の裏面を研削砥石5で研削する。このときには、半導体ウェーハ2の研削後厚みが所望の厚みとなるように研削量を設定する。
Thereafter, as in the fifth embodiment, as shown in FIG. 6G, the
そして、図6(i)に示すように、半導体ウェーハ2をチャックテーブル4から取り外し、保護膜11を剥離液や現像液などにて溶解させて除去して、図6(j)に示すような、金属バンプ6,集積回路層1を表面に有した所望厚み(t3)の半導体ウェーハ2を得る。
Then, as shown in FIG. 6 (i), the
この第6の実施形態の研削方法でも、保護膜11を含めた半導体ウェーハ2の研削後の仕上げ厚み精度が従来の保護テープを用いた研削方法に比べて大きく向上する。また、従来の保護テープやレジスト膜を用いた研削方法に比べて、金属バンプ6への応力を十分に取り除くことができ、金属バンプ6の変形や半導体ウェーハ2の割れを容易に防止できる。
Even in the grinding method of the sixth embodiment, the finishing thickness accuracy after grinding of the
本発明の半導体ウェーハの研削方法は、保護テープを用いる従来の研削方法に代えて使用して厚み精度を向上させることができ、高度な厚み精度が要求されるパッケージ・実装に用いる半導体チップの製造に有用である。 The semiconductor wafer grinding method of the present invention can be used in place of the conventional grinding method using a protective tape to improve the thickness accuracy, and manufacture of semiconductor chips for use in packages and packaging that require high thickness accuracy. Useful for.
半導体ウェーハ上に金バンプを形成する場合も同等の厚み加工精度を実現でき、金属バンプ高さの平準化を同時に図ることも可能なので、特に高度なチップ厚み精度が要求されるCOG(Chip on Glass)などの実装に使用される半導体チップの製造にも非常に有効である。 Even when gold bumps are formed on a semiconductor wafer, equivalent thickness processing accuracy can be achieved, and metal bump heights can be leveled at the same time, so COG (Chip on Glass) that requires particularly high chip thickness accuracy. It is also very effective in the manufacture of semiconductor chips used for mounting.
1 集積回路層
2 半導体ウェーハ
4 チャックテーブル
5 研削砥石
6 金属バンプ
8 光源
9 フォトマスク
10 細孔(開口部)
11 保護膜
DESCRIPTION OF
11 Protective film
Claims (5)
前記半導体ウェーハの表面を覆って前記半導体素子を構成している集積回路や金属バンプを保護する保護膜を液状の樹脂材料により形成する工程と、
前記保護膜の表面を研削して平坦化する工程と、
前記平坦化された保護膜の表面をステージ上に接触保持して前記半導体ウェーハの裏面を研削し、研削終了後に保護膜を除去する工程と
を行う半導体ウェーハの研削方法。 A method for grinding a semiconductor wafer in which the back surface of a semiconductor wafer having a plurality of semiconductor elements formed on the front surface is ground to make the thickness of the semiconductor wafer uniform,
Forming a protective film that covers the surface of the semiconductor wafer and protects the integrated circuit and metal bumps constituting the semiconductor element with a liquid resin material;
Grinding and planarizing the surface of the protective film;
A method of grinding a semiconductor wafer, comprising: holding a surface of the planarized protective film in contact with a stage to grind the back surface of the semiconductor wafer; and removing the protective film after the grinding is completed.
前記半導体ウェーハの表面を覆って前記半導体素子を構成している集積回路を保護する保護膜をフォトレジスト材料により形成する工程と、
前記半導体ウェーハの裏面をステージ上に接触保持して前記保護膜の表面を研削し平坦化する工程と、
前記平坦化された保護膜に前記複数の半導体素子の外部端子を露出させる開口部をフォトリソグラフィ法により形成し、各開口部内に前記外部端子に接続する金属バンプをめっき法により形成する工程と、
前記金属バンプを開口部内に有した保護膜の表面をステージ上に接触保持して前記半導体ウェーハの裏面を研削し、研削終了後に保護膜を除去する工程と
を行う半導体ウェーハの研削方法。 A method for grinding a semiconductor wafer in which the back surface of a semiconductor wafer having a plurality of semiconductor elements formed on the front surface is ground to make the thickness of the semiconductor wafer uniform,
Forming a protective film that covers the surface of the semiconductor wafer and protecting the integrated circuit constituting the semiconductor element with a photoresist material;
A step of holding the back surface of the semiconductor wafer in contact with a stage and grinding and flattening the surface of the protective film;
Forming an opening exposing the external terminals of the plurality of semiconductor elements in the planarized protective film by a photolithography method, and forming a metal bump connected to the external terminal in each opening by a plating method;
A method for grinding a semiconductor wafer, comprising: holding a surface of a protective film having the metal bumps in an opening in contact with a stage, grinding a back surface of the semiconductor wafer, and removing the protective film after the grinding is completed.
前記半導体ウェーハの表面を覆って前記半導体素子を構成している集積回路を保護する保護膜をフォトレジスト材料により形成する工程と、
前記保護膜に前記複数の半導体素子の外部端子を露出させる開口部をフォトリソグラフィ法により形成し、各開口部内に前記外部端子に接続する金属バンプをめっき法により形成する工程と、
前記金属バンプを有した半導体ウェーハの裏面をステージ上に接触保持して前記保護膜の表面を研削し平坦化する工程と、
前記平坦化された保護膜の表面をステージ上に接触保持して前記半導体ウェーハの裏面を研削し、研削終了後に保護膜を除去する工程と
を行う半導体ウェーハの研削方法。 A method for grinding a semiconductor wafer in which the back surface of a semiconductor wafer having a plurality of semiconductor elements formed on the front surface is ground to make the thickness of the semiconductor wafer uniform,
Forming a protective film that covers the surface of the semiconductor wafer and protecting the integrated circuit constituting the semiconductor element with a photoresist material;
Forming an opening exposing the external terminals of the plurality of semiconductor elements in the protective film by a photolithography method, and forming a metal bump connected to the external terminal in each opening by a plating method;
The process of grinding and flattening the surface of the protective film by holding the back surface of the semiconductor wafer having the metal bumps in contact with the stage,
A method of grinding a semiconductor wafer, comprising: holding a surface of the planarized protective film in contact with a stage to grind the back surface of the semiconductor wafer; and removing the protective film after the grinding is completed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004120954A JP2005303214A (en) | 2004-04-16 | 2004-04-16 | Grinding method for semiconductor wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004120954A JP2005303214A (en) | 2004-04-16 | 2004-04-16 | Grinding method for semiconductor wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005303214A true JP2005303214A (en) | 2005-10-27 |
Family
ID=35334320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004120954A Withdrawn JP2005303214A (en) | 2004-04-16 | 2004-04-16 | Grinding method for semiconductor wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005303214A (en) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007149974A (en) * | 2005-11-28 | 2007-06-14 | Oki Electric Ind Co Ltd | Method for manufacturing semiconductor device |
WO2007138786A1 (en) * | 2006-06-01 | 2007-12-06 | Tokyo Ohka Kogyo Co., Ltd. | Method for reducing thickness of substrate, lamination system, and substrate thickness reduction system |
JP2008182015A (en) * | 2007-01-24 | 2008-08-07 | Disco Abrasive Syst Ltd | Method for grinding wafer |
JP2009004406A (en) * | 2007-06-19 | 2009-01-08 | Disco Abrasive Syst Ltd | Working method for substrate |
JP2009043931A (en) * | 2007-08-08 | 2009-02-26 | Disco Abrasive Syst Ltd | Rear-surface grinding method for wafer |
JP2011077094A (en) * | 2009-09-29 | 2011-04-14 | Disco Abrasive Syst Ltd | Method of grinding ground object |
KR101058922B1 (en) | 2008-01-30 | 2011-08-24 | 도쿄 세이미츄 코퍼레이션 리미티드 | Wafer processing method for processing wafers in which bumps are formed |
JP2012019127A (en) * | 2010-07-09 | 2012-01-26 | Disco Abrasive Syst Ltd | Processing method |
JP2013089692A (en) * | 2011-10-14 | 2013-05-13 | Denso Corp | Semiconductor device manufacturing method |
JP2013222934A (en) * | 2012-04-19 | 2013-10-28 | Disco Abrasive Syst Ltd | Method for grinding wafer |
JP2016092343A (en) * | 2014-11-11 | 2016-05-23 | 富士通株式会社 | Semiconductor device manufacturing method |
WO2018135492A1 (en) * | 2017-01-23 | 2018-07-26 | 東京エレクトロン株式会社 | Method of processing semiconductor substrate and device for processing semiconductor substrate |
KR20190078490A (en) * | 2017-12-26 | 2019-07-04 | 가부시기가이샤 디스코 | Machining apparatus of workpiece |
KR20190080735A (en) * | 2017-12-28 | 2019-07-08 | 가부시기가이샤 디스코 | Method and apparatus for processing a workpiece |
CN111863596A (en) * | 2020-07-21 | 2020-10-30 | 绍兴同芯成集成电路有限公司 | Manufacturing process of copper column and thick film copper plating structure of wafer |
CN111900083A (en) * | 2020-07-01 | 2020-11-06 | 上海华虹宏力半导体制造有限公司 | IGBT wafer thinning method |
JP7430111B2 (en) | 2020-05-08 | 2024-02-09 | 株式会社ディスコ | Processing method |
JP7474150B2 (en) | 2020-08-19 | 2024-04-24 | 株式会社ディスコ | A grinding method and apparatus for grinding a wafer after tape grinding. |
-
2004
- 2004-04-16 JP JP2004120954A patent/JP2005303214A/en not_active Withdrawn
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007149974A (en) * | 2005-11-28 | 2007-06-14 | Oki Electric Ind Co Ltd | Method for manufacturing semiconductor device |
WO2007138786A1 (en) * | 2006-06-01 | 2007-12-06 | Tokyo Ohka Kogyo Co., Ltd. | Method for reducing thickness of substrate, lamination system, and substrate thickness reduction system |
JP2007324370A (en) * | 2006-06-01 | 2007-12-13 | Tokyo Ohka Kogyo Co Ltd | Substrate thinning method, laminating system, and thinning system |
JP2008182015A (en) * | 2007-01-24 | 2008-08-07 | Disco Abrasive Syst Ltd | Method for grinding wafer |
JP2009004406A (en) * | 2007-06-19 | 2009-01-08 | Disco Abrasive Syst Ltd | Working method for substrate |
JP2009043931A (en) * | 2007-08-08 | 2009-02-26 | Disco Abrasive Syst Ltd | Rear-surface grinding method for wafer |
KR101058922B1 (en) | 2008-01-30 | 2011-08-24 | 도쿄 세이미츄 코퍼레이션 리미티드 | Wafer processing method for processing wafers in which bumps are formed |
JP2011077094A (en) * | 2009-09-29 | 2011-04-14 | Disco Abrasive Syst Ltd | Method of grinding ground object |
JP2012019127A (en) * | 2010-07-09 | 2012-01-26 | Disco Abrasive Syst Ltd | Processing method |
JP2013089692A (en) * | 2011-10-14 | 2013-05-13 | Denso Corp | Semiconductor device manufacturing method |
JP2013222934A (en) * | 2012-04-19 | 2013-10-28 | Disco Abrasive Syst Ltd | Method for grinding wafer |
JP2016092343A (en) * | 2014-11-11 | 2016-05-23 | 富士通株式会社 | Semiconductor device manufacturing method |
KR102426328B1 (en) * | 2017-01-23 | 2022-07-28 | 도쿄엘렉트론가부시키가이샤 | Semiconductor substrate processing method and semiconductor substrate processing apparatus |
KR20190108151A (en) * | 2017-01-23 | 2019-09-23 | 도쿄엘렉트론가부시키가이샤 | Semiconductor substrate processing method and semiconductor substrate processing apparatus |
WO2018135492A1 (en) * | 2017-01-23 | 2018-07-26 | 東京エレクトロン株式会社 | Method of processing semiconductor substrate and device for processing semiconductor substrate |
TWI745532B (en) * | 2017-01-23 | 2021-11-11 | 日商東京威力科創股份有限公司 | Semiconductor substrate treatment method and treatment device |
JPWO2018135492A1 (en) * | 2017-01-23 | 2019-12-19 | 東京エレクトロン株式会社 | Semiconductor substrate processing method and semiconductor substrate processing apparatus |
JP7081919B2 (en) | 2017-12-26 | 2022-06-07 | 株式会社ディスコ | Processing equipment |
KR102619745B1 (en) | 2017-12-26 | 2023-12-29 | 가부시기가이샤 디스코 | Machining apparatus of workpiece |
KR20190078490A (en) * | 2017-12-26 | 2019-07-04 | 가부시기가이샤 디스코 | Machining apparatus of workpiece |
JP2019114742A (en) * | 2017-12-26 | 2019-07-11 | 株式会社ディスコ | Processing device |
JP2019121630A (en) * | 2017-12-28 | 2019-07-22 | 株式会社ディスコ | Processing method and processing device of workpiece |
CN110034020A (en) * | 2017-12-28 | 2019-07-19 | 株式会社迪思科 | The processing method and processing unit (plant) of machined object |
KR20190080735A (en) * | 2017-12-28 | 2019-07-08 | 가부시기가이샤 디스코 | Method and apparatus for processing a workpiece |
JP7115850B2 (en) | 2017-12-28 | 2022-08-09 | 株式会社ディスコ | Workpiece processing method and processing apparatus |
TWI804551B (en) * | 2017-12-28 | 2023-06-11 | 日商迪思科股份有限公司 | Processing device |
KR102605419B1 (en) * | 2017-12-28 | 2023-11-22 | 가부시기가이샤 디스코 | Method and apparatus for processing a workpiece |
CN110034020B (en) * | 2017-12-28 | 2024-02-20 | 株式会社迪思科 | Method and apparatus for processing workpiece |
JP7430111B2 (en) | 2020-05-08 | 2024-02-09 | 株式会社ディスコ | Processing method |
CN111900083B (en) * | 2020-07-01 | 2022-08-16 | 上海华虹宏力半导体制造有限公司 | IGBT wafer thinning method |
CN111900083A (en) * | 2020-07-01 | 2020-11-06 | 上海华虹宏力半导体制造有限公司 | IGBT wafer thinning method |
CN111863596A (en) * | 2020-07-21 | 2020-10-30 | 绍兴同芯成集成电路有限公司 | Manufacturing process of copper column and thick film copper plating structure of wafer |
CN111863596B (en) * | 2020-07-21 | 2023-05-26 | 绍兴同芯成集成电路有限公司 | Manufacturing process of copper column and thick film copper plating structure of wafer |
JP7474150B2 (en) | 2020-08-19 | 2024-04-24 | 株式会社ディスコ | A grinding method and apparatus for grinding a wafer after tape grinding. |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005303214A (en) | Grinding method for semiconductor wafer | |
US8053337B2 (en) | Method of manufacturing semiconductor device | |
JP4343286B2 (en) | Manufacturing method of semiconductor device | |
TWI469229B (en) | Methods for fabricating integrated circuit systems | |
JP6147250B2 (en) | Imaging device manufacturing method and semiconductor device manufacturing method | |
JP2001196404A (en) | Semiconductor device and method of manufacturing the same | |
KR20060093292A (en) | Semiconductor device and manufacturing method thereof | |
TWI692022B (en) | Manufacturing method of pad conditioner by reverse plating and pad conditioner manufactured thereof | |
CN1645597B (en) | Semiconductor device and method of manufacturing same | |
US20210098328A1 (en) | Semiconductor package and manufacturing method thereof | |
JP2001168128A (en) | Method for fabricating semiconductor device | |
TW200805471A (en) | Method of manufacturing semiconductor device | |
JP2010140987A (en) | Method of manufacturing semiconductor device | |
TW201903870A (en) | Wafer cutting method eliminating cracks generated during grinding and stress of the wafer, ensuring that the wafer does not crack due to the stress and guaranteeing the quality of the wafer, and increasing the yield of the chips | |
JP3638250B2 (en) | Alignment mark and method for manufacturing semiconductor device | |
JP2002299500A (en) | Method for fabricating chip electronic component and chip electronic component, method for producing dummy wafer for use in its fabrication and dummy wafer | |
TWI773915B (en) | Semiconductor device | |
JP2005277103A (en) | Semiconductor wafer, support, method of manufacturing semiconductor wafer, spacer and semiconductor device | |
JP3798760B2 (en) | Method for forming semiconductor wafer | |
KR20090044523A (en) | Method for manufacturing semiconductor device | |
JP2005166807A (en) | Method for manufacturing semiconductor element and method for segmenting substrate | |
JPH08162604A (en) | Manufacture of multichip module | |
JP2003094295A (en) | Semiconductor wafer grinding method, semiconductor wafer and protection material for semiconductor wafer | |
JP4529388B2 (en) | Manufacturing method of semiconductor device | |
JP2008130705A (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070312 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A761 | Written withdrawal of application |
Effective date: 20070731 Free format text: JAPANESE INTERMEDIATE CODE: A761 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20080430 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20080819 |