JP2005181920A - Pixel circuit, display device and its driving method - Google Patents

Pixel circuit, display device and its driving method Download PDF

Info

Publication number
JP2005181920A
JP2005181920A JP2003426278A JP2003426278A JP2005181920A JP 2005181920 A JP2005181920 A JP 2005181920A JP 2003426278 A JP2003426278 A JP 2003426278A JP 2003426278 A JP2003426278 A JP 2003426278A JP 2005181920 A JP2005181920 A JP 2005181920A
Authority
JP
Japan
Prior art keywords
transistor
tft
driving
display device
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003426278A
Other languages
Japanese (ja)
Inventor
Tetsuo Yamamoto
哲郎 山本
Katsuhide Uchino
勝秀 内野
Junichi Yamashita
淳一 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003426278A priority Critical patent/JP2005181920A/en
Publication of JP2005181920A publication Critical patent/JP2005181920A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a pixel circuit which can be realized by N-channel transistors causing no luminance change accompanying the changes in the current-voltage characteristics of a light-emitting element with the lapse of time, and to provide a display device in which the pixel circuits are arranged in a matrix, and to provide a method for driving the display device. <P>SOLUTION: In the pixel circuit 11 having at least an organic EL element 21 of which the cathode is connected to ground potential GND, a TFT 22 connected between the anode of the organic EL element 21 and positive power supply potential Vcc, a capacitor 23 connected between the gate and source of the TFT 22, and a TFT 24 for selectively inputting a signal, corresponding to luminance information from a data line 16, a TFT 25 is connected between the gate and source of the TFT 22 so that the emission/non-emission of the organic EL element 21 is controlled by the TFT 25. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、画素回路、表示装置およびその駆動方法に関し、特に流れる電流によって輝度が変化する電気光学素子を表示素子として有する画素回路、当該画素回路が行列状に配置されてなり、画素回路（画素）毎に能動素子を有して当該能動素子によって画素単位で表示駆動が行われる表示装置およびその駆動方法に関する。   The present invention relates to a pixel circuit, a display device, and a driving method thereof, and in particular, a pixel circuit having an electro-optic element whose luminance is changed by a flowing current as a display element, the pixel circuit being arranged in a matrix, and a pixel circuit (pixel The present invention relates to a display device in which each has an active element and display driving is performed in units of pixels by the active element, and a driving method thereof.

表示装置、例えば画素の表示素子として液晶セルを用いた液晶表示装置においては、液晶セルを含む画素を多数マトリクス状に配列し、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像の表示駆動が行われるようになっている。この表示駆動は、画素の表示素子として、流れる電流によって輝度が変化する電気光学素子、例えば有機ＥＬ(electroluminescence) 素子を用いた有機ＥＬ表示装置でも同様である。   In a display device, for example, a liquid crystal display device using a liquid crystal cell as a display element of a pixel, a number of pixels including the liquid crystal cell are arranged in a matrix, and the light intensity is controlled for each pixel according to image information to be displayed. Thus, image display driving is performed. This display drive is the same for an organic EL display device that uses an electro-optic element whose luminance is changed by a flowing current, for example, an organic EL (electroluminescence) element, as a display element of a pixel.

ただし、有機ＥＬ表示装置の場合は、画素の表示素子として、自発光素子である有機ＥＬ素子を用いたいわゆる自発光型の表示装置であるため、光源（バックライト）からの光強度を制御する液晶表示装置に比べて画像の視認性が高い、バックライトが不要、応答速度が速い等の利点を持っている。また、有機ＥＬ素子の発光輝度がそれに流れる電流値によって制御される、即ち有機ＥＬ素子が電流制御型であるという点で、液晶セルが電圧制御型である液晶表示装置とは大きく異なっている。   However, in the case of an organic EL display device, since it is a so-called self-luminous display device using an organic EL element which is a self-luminous element as a pixel display element, the light intensity from the light source (backlight) is controlled. Compared with a liquid crystal display device, it has advantages such as high image visibility, no need for a backlight, and high response speed. Further, the light emission luminance of the organic EL element is controlled by the value of the current flowing therethrough, that is, the organic EL element is of a current control type, which is greatly different from a liquid crystal display device in which the liquid crystal cell is of a voltage control type.

有機ＥＬ表示装置においては、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるものの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。このため、近年、画素内部の発光素子に流れる電流を、同様に画素内部に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor;ＴＦＴ)によって制御する、アクティブマトリクス方式の開発が盛んに行われている。   In the organic EL display device, as in the liquid crystal display device, a simple (passive) matrix method and an active matrix method can be adopted as the driving method. However, although the simple matrix display device has a simple structure, there is a problem that it is difficult to realize a large and high-definition display device. For this reason, in recent years, an active matrix in which a current flowing in a light emitting element in a pixel is controlled by an active element similarly provided in the pixel, for example, an insulated gate field effect transistor (generally, a thin film transistor (TFT)). There is a lot of development of methods.

図２１は、アクティブマトリクス型有機ＥＬ表示装置における画素回路（単位画素の回路）の従来例を示す回路図である。   FIG. 21 is a circuit diagram showing a conventional example of a pixel circuit (unit pixel circuit) in an active matrix organic EL display device.

この従来例に係る画素回路は、図２１から明らかなように、例えばカソード（陰極）が接地電位ＧＮＤに接続された有機ＥＬ素子１０１と、ドレインが有機ＥＬ素子１０１のアノード（陽極）に接続され、ソースが正電源電位Ｖｃｃに接続されたＰチャネルＴＦＴ１０２と、このＴＦＴ１０２のゲートと正電源電位Ｖｃｃとの間に接続されたキャパシタ１０３と、ソースがＴＦＴ１０２のゲートに、ゲートが走査線１０５に、ドレインがデータ線１０６にそれぞれ接続されたＰチャネルＴＦＴ１０４とを有する構成となっている（例えば、特許文献１，２参照）。   As is apparent from FIG. 21, the pixel circuit according to this conventional example has an organic EL element 101 having a cathode (cathode) connected to the ground potential GND and a drain connected to the anode (anode) of the organic EL element 101, for example. , A P-channel TFT 102 whose source is connected to the positive power supply potential Vcc, a capacitor 103 connected between the gate of the TFT 102 and the positive power supply potential Vcc, a source to the gate of the TFT 102, a gate to the scanning line 105, The P-channel TFT 104 has a drain connected to the data line 106 (see, for example, Patent Documents 1 and 2).

ここで、有機ＥＬ素子は多くの場合整流性があるため、ＯＬＥＤ(Organic Light Emitting Diode)と呼ばれることがある。したがって、図２１およびその他の図では、ＯＬＥＤとしてダイオードの記号を用いて示している。ただし、以下の説明において、ＯＬＥＤには必ずしも整流性が要求されるものではない。   Here, since organic EL elements often have a rectifying property, they are sometimes called OLEDs (Organic Light Emitting Diodes). Therefore, in FIG. 21 and other figures, a symbol of a diode is used as the OLED. However, in the following description, rectification is not necessarily required for the OLED.

続いて、上記構成の画素回路の動作について説明する。先ず、走査線１０５の電位を選択状態（ここでは、低レベル状態）とし、データ線１０６に書き込み電位Ｖｄａｔａを印加すると、ＴＦＴ１０４が導通してキャパシタ１０３が充電または放電される。これにより、ＴＦＴｌ０２のゲート電位は書き込み電位Ｖｄａｔａとなる。次に、走査線１０５の電位を非選択状態（ここでは、高レベル状態）とすると、走査線１０５とＴＦＴｌ０２とは電気的に切り離されるが、ＴＦＴｌ０２のゲート電位はキャパシタ１０３によって安定に保持される。   Next, the operation of the pixel circuit having the above configuration will be described. First, when the potential of the scanning line 105 is set to a selected state (here, a low level state) and the write potential Vdata is applied to the data line 106, the TFT 104 is turned on and the capacitor 103 is charged or discharged. As a result, the gate potential of the TFT 102 becomes the write potential Vdata. Next, when the potential of the scanning line 105 is set to a non-selected state (here, a high level state), the scanning line 105 and the TFT 102 are electrically disconnected, but the gate potential of the TFT 102 is stably held by the capacitor 103. .

そして、ＴＦＴｌ０２および有機ＥＬ素子１０１に流れる電流は、ＴＦＴｌ０２のゲート・ソース間電圧Ｖｇｓに応じた値となる。すると、有機ＥＬ素子１０１は、その電流値に応じた輝度で発光し続ける。ここで、データ線１０６を通して供給される輝度情報を、走査線１０５を選択し、ＴＦＴ１０４を通して画素内部に伝える動作を、以下、「書き込み」と呼ぶこととする。   The current flowing in the TFT 102 and the organic EL element 101 has a value corresponding to the gate-source voltage Vgs of the TFT 102. Then, the organic EL element 101 continues to emit light with a luminance corresponding to the current value. Here, the operation of selecting the scanning line 105 and transmitting the luminance information supplied through the data line 106 to the inside of the pixel through the TFT 104 is hereinafter referred to as “writing”.

上述したように、図２１の画素回路では、一度電位Ｖｄａｔａの書き込みを行えば、次に電位Ｖｄａｔａの書き込みが行われるまでの間、有機ＥＬ素子１０１は一定の輝度で発光を継続する。また、駆動トランジスタであるＴＦＴ１０２のゲート電圧を変化させることで、有機ＥＬ素子１０１に流れる電流値を制御している。このとき、ＴＦＴ１０２は、ソースが正電源電位Ｖｃｃに接続されており、常に飽和領域で動作しているため、下記の式（１）に示した電流値Ｉｄｓを持つ定電流源となっている。   As described above, in the pixel circuit in FIG. 21, once the potential Vdata is written, the organic EL element 101 continues to emit light at a constant luminance until the next potential Vdata is written. Further, the value of the current flowing through the organic EL element 101 is controlled by changing the gate voltage of the TFT 102 which is a driving transistor. At this time, the TFT 102 is a constant current source having a current value Ids shown in the following equation (1) because the source is connected to the positive power supply potential Vcc and always operates in the saturation region.

Ｉｄｓ＝１／２・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−｜Ｖｔｈ｜）2 ……（１）
ここで、ＶｔｈはＴＦＴ１０２のしきい値、μはキャリアの移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量、Ｖｇｓはゲート・ソース間電圧である。 Ids = 1/2 · μ (W / L) Cox (Vgs− | Vth |) 2 (1)
Here, Vth is the threshold value of the TFT 102, μ is the carrier mobility, W is the channel width, L is the channel length, Cox is the gate capacitance per unit area, and Vgs is the gate-source voltage.

単純マトリクス型表示装置では、各発光素子は、選択された瞬間にのみ発光する。これに対して、アクティブマトリクス型表示装置では、書き込み終了後も発光素子が発光を継続する。したがって、アクティブマトリクス型表示装置は、単純マトリクス型表示装置に比べて発光素子のピーク輝度、ピーク電流を下げることができるなどの点で、とりわけ大型・高精細の表示装置では有利となる。   In a simple matrix display device, each light emitting element emits light only at a selected moment. On the other hand, in the active matrix display device, the light emitting element continues to emit light even after writing is completed. Therefore, the active matrix display device is particularly advantageous in a large-sized and high-definition display device in that the peak luminance and peak current of the light-emitting element can be reduced as compared with the simple matrix display device.

図２２は、有機ＥＬ素子の電流−電圧特性（Ｉ−Ｖ特性）の経時変化を示す特性図である。図２２において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。   FIG. 22 is a characteristic diagram showing the change with time of the current-voltage characteristic (IV characteristic) of the organic EL element. In FIG. 22, the curve indicated by the solid line indicates the characteristic in the initial state, and the curve indicated by the broken line indicates the characteristic after change with time.

一般的に、有機ＥＬ素子のＩ−Ｖ特性は、図２２に示すように、時間が経過するにつれて劣化してしまう。ところが、図２１の画素回路では、先述したように、駆動トランジスタであるＴＦＴ１０２による定電流駆動のために有機ＥＬ素子１０１には定電流が流れ続け、有機ＥＬ素子のＩ−Ｖ特性が劣化してもその発光輝度が低下することはない。   Generally, the IV characteristic of an organic EL element deteriorates with time as shown in FIG. However, in the pixel circuit of FIG. 21, as described above, constant current continues to flow through the organic EL element 101 due to constant current driving by the TFT 102 which is a driving transistor, and the IV characteristics of the organic EL element deteriorate. However, the emission luminance does not decrease.

ところで、図２１の画素回路は、ＰチャネルのＴＦＴによって構成されている。ＰチャネルのＴＦＴに代えて、ＮチャネルのＴＦＴによって画素回路を構成することができれば、ＴＦＴ作成において、従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができるようになるため、ＴＦＴ基板の低コスト化を図ることができる。   By the way, the pixel circuit of FIG. 21 is configured by a P-channel TFT. If a pixel circuit can be constituted by N-channel TFTs instead of P-channel TFTs, a conventional amorphous silicon (a-Si) process can be used in TFT fabrication. Cost can be reduced.

ここで、ＰチャネルのＴＦＴをＮチャネルのＴＦＴに置き換えた画素回路について考察する。   Consider a pixel circuit in which a P-channel TFT is replaced with an N-channel TFT.

図２３は、図２１のＰチャネルＴＦＴをＮチャネルＴＦＴに置き換えた画素回路の構成を示す回路図である。   FIG. 23 is a circuit diagram showing a configuration of a pixel circuit in which the P-channel TFT in FIG. 21 is replaced with an N-channel TFT.

この画素回路は、図２３から明らかなように、例えばカソードが接地電位ＧＮＤに接続された有機ＥＬ素子２０１と、ソースが有機ＥＬ素子２０１のアノードに接続され、ドレインが正電源電位Ｖｃｃに接続されたＮチャネルＴＦＴ２０２と、このＴＦＴ２０２のゲートと正電源電位Ｖｃｃとの間に接続されたキャパシタ２０３と、ドレインがＴＦＴ２０２のゲートに、ゲートが走査線２０５に、ソースがデータ線２０６にそれぞれ接続されたＮチャネルＴＦＴ２０４とを有するソースフォロア回路構成となっている。   As is apparent from FIG. 23, this pixel circuit has, for example, an organic EL element 201 whose cathode is connected to the ground potential GND, a source connected to the anode of the organic EL element 201, and a drain connected to the positive power supply potential Vcc. The N-channel TFT 202, the capacitor 203 connected between the gate of the TFT 202 and the positive power supply potential Vcc, the drain connected to the gate of the TFT 202, the gate connected to the scanning line 205, and the source connected to the data line 206, respectively. The source follower circuit configuration has an N-channel TFT 204.

図２４は、初期状態における駆動トランジスタとしてのＴＦＴ２０２と有機ＥＬ素子２０１の動作点を示す図である。図２４において、横軸はＴＦＴ２０２のドレイン・ソース間電圧Ｖｄｓを、横軸はドレイン・ソース間電流Ｉｄｓをそれぞれ示している。図２４に示すように、ソース電圧はＴＦＴ２０２と有機ＥＬ素子２０１との動作点で決まり、ゲート電圧によって異なる値を持つ。このＴＦＴ２０２は飽和領域で駆動されるため、動作点のソース電圧に対したゲート・ソース間電圧Ｖｇｓに関して式（１）で与えられる電流値の電流Ｉｄｓを流す。   FIG. 24 is a diagram showing operating points of the TFT 202 as the driving transistor and the organic EL element 201 in the initial state. In FIG. 24, the horizontal axis represents the drain-source voltage Vds of the TFT 202, and the horizontal axis represents the drain-source current Ids. As shown in FIG. 24, the source voltage is determined by the operating point between the TFT 202 and the organic EL element 201, and has a different value depending on the gate voltage. Since the TFT 202 is driven in a saturation region, a current Ids having a current value given by the equation (1) is passed with respect to the gate-source voltage Vgs with respect to the source voltage at the operating point.

米国特許第５６８４３６５号明細書US Pat. No. 5,684,365 特開平８−２３４６８３号公報JP-A-8-234683

しかしながら、ＰチャネルのＴＦＴをＮチャネルのＴＦＴに置き換えた画素回路においても、有機ＥＬ素子のＩ−Ｖ特性の経時変化に伴う劣化は避けられず、これにより、図２５に示すように、動作点が変動してしまうため、駆動トランジスタであるＴＦＴ２０２に同じゲート電圧を印加したとしてもそのソース電圧は変動する。これにより、ＴＦＴ２０２のゲート・ソース間電圧Ｖｇｓが変化してしまい、当該ＴＦＴ２０２に流れる電流値が変動する。同時に、有機ＥＬ素子２０１に流れる電流値も変化するため、有機ＥＬ素子２０１のＩ−Ｖ特性が変化すると、それに伴って有機ＥＬ素子２０１の発光輝度も経時変化してしまう。   However, even in a pixel circuit in which a P-channel TFT is replaced with an N-channel TFT, deterioration due to aging of the IV characteristic of the organic EL element cannot be avoided. As a result, as shown in FIG. Therefore, even if the same gate voltage is applied to the TFT 202 which is a driving transistor, the source voltage fluctuates. As a result, the gate-source voltage Vgs of the TFT 202 changes, and the value of the current flowing through the TFT 202 changes. At the same time, since the current value flowing through the organic EL element 201 also changes, when the IV characteristic of the organic EL element 201 changes, the emission luminance of the organic EL element 201 also changes with time.

また、図２４の画素回路の変形例として、図２６に示すように、有機ＥＬ素子２０１のアノードを正電源電位Ｖｃｃに接続し、駆動トランジスタとしてのＮチャネルＴＦＴ２０２のドレインを有機ＥＬ素子２０１のカソードに、ソースを接地電位ＧＮＤにそれぞれ接続する回路構成を採ることも考えられる。   As a modification of the pixel circuit of FIG. 24, as shown in FIG. 26, the anode of the organic EL element 201 is connected to the positive power supply potential Vcc, and the drain of the N-channel TFT 202 as a drive transistor is connected to the cathode of the organic EL element 201. In addition, it is conceivable to adopt a circuit configuration in which the source is connected to the ground potential GND.

この変形例に係る画素回路においては、図２１のＰチャネルＴＦＴ１０２による駆動の場合と同様に、ＮチャネルＴＦＴ２０２はソース電位が接地電位ＧＮＤに固定され、定電流源として動作する。したがって、有機ＥＬ素子２０１のＩ−Ｖ特性の劣化による輝度変化を防止できる。   In the pixel circuit according to this modification, the source potential of the N-channel TFT 202 is fixed to the ground potential GND and operates as a constant current source, as in the case of driving by the P-channel TFT 102 of FIG. Therefore, a change in luminance due to deterioration of the IV characteristic of the organic EL element 201 can be prevented.

しかしながら、この変形例に係る画素回路では、駆動トランジスタであるＮチャネルＴＦＴ２０２を有機ＥＬ素子２０１のカソード側に接続する構成を採らざるを得ない。このカソード接続の構成を採るためには、有機ＥＬ素子に関して新規にアノード・カソードの電極の開発が必要である。このアノード・カソードの電極の開発は、現状の技術では非常に困難であるとされている。このような観点から、従来は、有機ＥＬ素子のＩ−Ｖ特性の経時変化に伴う輝度の変化を抑えたＮチャネルトランジスタによる画素回路の開発は為されていなかった。   However, in the pixel circuit according to this modification, a configuration in which the N-channel TFT 202 that is a driving transistor is connected to the cathode side of the organic EL element 201 must be adopted. In order to adopt this cathode connection configuration, it is necessary to develop a new anode / cathode electrode for the organic EL element. Development of the anode / cathode electrode is considered to be very difficult with the current technology. From such a viewpoint, conventionally, a pixel circuit using an N-channel transistor that suppresses a change in luminance due to a change with time in IV characteristics of an organic EL element has not been developed.

本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、発光素子の電流−電圧特性が経時変化しても、それに伴う輝度変化のないＮチャネルトランジスタによって実現可能な画素回路、当該画素回路が行列状に配置されてなる表示装置およびその駆動方法を提供することにある。   The present invention has been made in view of the above problems, and an object thereof is to be realized by an N-channel transistor that does not change in luminance even if the current-voltage characteristics of the light-emitting element change over time. A pixel circuit, a display device in which the pixel circuits are arranged in a matrix, and a driving method thereof are provided.

上記目的を達成するために、本発明では、一端が第１の電源電位に接続された電気光学素子と、前記電気光学素子の他端と第２の電源電位との間に接続された駆動トランジスタと、前記駆動トランジスタのゲートとソースの間に接続されたキャパシタと、前記駆動トランジスタのゲートに対して輝度情報に応じた信号を選択的に取り込む第１のスイッチングトランジスタとを有する画素回路において、前記駆動トランジスタのゲートとソースの間に第２のスイッチングトランジスタを接続し、当該第２のスイッチングトランジスタによって前記電気光学素子の発光／非発光を制御するようにする。   To achieve the above object, according to the present invention, an electro-optical element having one end connected to a first power supply potential, and a drive transistor connected between the other end of the electro-optical element and a second power supply potential And a capacitor connected between a gate and a source of the driving transistor, and a first switching transistor that selectively takes in a signal corresponding to luminance information to the gate of the driving transistor, A second switching transistor is connected between the gate and source of the driving transistor, and the light emission / non-light emission of the electro-optic element is controlled by the second switching transistor.

上記構成の画素回路において、第２のスイッチングトランジスタをオン状態することにより、駆動トランジスタのゲート・ソース間の電位差が０［Ｖ］となり、当該駆動トランジスタがオフ状態となるため、電気光学素子は非発光状態となる。この動作により、電気光学素子の非発光状態における駆動トランジスタのオン状態の時間を短縮でき、また電気光学素子の非発光期間に駆動トランジスタに流れる電流によって当該駆動トランジスタの閾値電圧Ｖｔｈの変動量を抑えることができる。   In the pixel circuit having the above structure, by turning on the second switching transistor, the potential difference between the gate and the source of the driving transistor becomes 0 [V] and the driving transistor is turned off. The light emission state is activated. With this operation, the time during which the drive transistor is on when the electro-optic element is not emitting light can be shortened, and the amount of fluctuation in the threshold voltage Vth of the drive transistor is suppressed by the current flowing through the drive transistor during the non-emission period of the electro-optic element. be able to.

本発明によれば、電気光学素子の非発光状態における駆動トランジスタのオン状態の時間を短くできるとともに、電気光学素子の非発光期間に駆動トランジスタに流れる電流によって当該駆動トランジスタの閾値電圧Ｖｔｈの変動量を抑えることができるため、電気光学素子の電流−電圧特性が経時変化しても、それに伴って輝度が変化しないようにすることができる。   According to the present invention, the on-state time of the drive transistor in the non-light-emitting state of the electro-optical element can be shortened, and the amount of change in the threshold voltage Vth of the drive transistor due to the current flowing in the drive transistor during the non-light-emitting period of the electro-optical element. Therefore, even if the current-voltage characteristic of the electro-optic element changes with time, the luminance can be prevented from changing accordingly.

以下、本発明の実施の形態について図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図１は、本発明に係るアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本例に係る尼マトリクス型表示装置は、流れる電流によって輝度が変化する電気光学素子を表示素子として含む画素（画素回路）１１がマトリクス状にｍ列ｎ行配列されてなる画素アレイ部１２を有している。ここでは、図面の簡略化のために、画素アレイ部１２が３列２行の画素配列を例に挙げて示している。   FIG. 1 is a block diagram showing an outline of the configuration of an active matrix display device according to the present invention. The matrix-type display device according to this example includes a pixel array unit 12 in which pixels (pixel circuits) 11 including electro-optic elements whose luminance is changed by a flowing current as display elements are arranged in m columns and n rows in a matrix. doing. Here, for simplification of the drawing, the pixel array unit 12 is illustrated by taking a pixel array of 3 columns and 2 rows as an example.

この画素アレイ部１２において、画素１２の各々に対して各行毎に走査線１３および２本の駆動線１４，１５が配線され、また各列毎にデータ線１６が配線されている。この画素アレイ部１２の周囲には、走査線１３を駆動する書き込み走査回路１７と、２本の駆動線１４，１５をそれぞれ駆動する第一，第二駆動走査回路１８，１９と、輝度情報に応じたデータ信号をデータ線１６に供給するデータ線駆動回路２０とが配置されている。   In the pixel array unit 12, a scanning line 13 and two drive lines 14 and 15 are wired for each row of each pixel 12, and a data line 16 is wired for each column. Around the pixel array section 12, there are a writing scanning circuit 17 for driving the scanning line 13, first and second driving scanning circuits 18 and 19 for driving the two driving lines 14 and 15, respectively, and luminance information. A data line driving circuit 20 for supplying a corresponding data signal to the data line 16 is arranged.

［第１実施形態］
図２は、表示素子として有機ＥＬ素子を用いた第１実施形態に係る画素回路の構成例を示す回路図である。本実施形態に係る画素回路１１は、有機ＥＬ素子２１、駆動トランジスタ２２、キャパシタ（画素容量）２３および第１〜第３のスイッチングトランジスタ２４〜２６を有する構成となっている。駆動トランジスタ２２およびスイッチングトランジスタ２４〜２６は、Ｎチャネル電界効果トランジスタ、例えばＮチャネルＴＦＴ（薄膜トランジスタ）である。以下、駆動トランジスタ２２およびスイッチングトランジスタ２４〜２６を、ＴＦＴ２２およびＴＦＴ２４〜２６と記す。 [First Embodiment]
FIG. 2 is a circuit diagram illustrating a configuration example of the pixel circuit according to the first embodiment using an organic EL element as a display element. The pixel circuit 11 according to the present embodiment includes an organic EL element 21, a drive transistor 22, a capacitor (pixel capacitance) 23, and first to third switching transistors 24 to 26. The drive transistor 22 and the switching transistors 24 to 26 are N-channel field effect transistors, for example, N-channel TFTs (thin film transistors). Hereinafter, the drive transistor 22 and the switching transistors 24-26 are referred to as TFT 22 and TFT 24-26.

図２において、有機ＥＬ素子２１はカソードが第１の電源電位（本例では、接地電位ＧＮＤ）に接続されて設けられている。ＴＦＴ２２は、有機ＥＬ素子２１を発光駆動する駆動トランジスタであり、ドレインが第２の電源電位（本例では、正電源電位Ｖｃｃ）に、ソースが有機ＥＬ素子２１のアノードにそれぞれ接続されてソースフォロア回路を形成している。キャパシタ２３は、一端がＴＦＴ２２のゲートに、他端がＴＦＴ２２のソースと有機ＥＬ素子２１のアノードの接続ノードＮ１１にそれぞれ接続されている。   In FIG. 2, the organic EL element 21 is provided with the cathode connected to the first power supply potential (in this example, the ground potential GND). The TFT 22 is a drive transistor that drives the organic EL element 21 to emit light, and has a drain connected to the second power supply potential (in this example, a positive power supply potential Vcc) and a source connected to the anode of the organic EL element 21, respectively. A circuit is formed. One end of the capacitor 23 is connected to the gate of the TFT 22, and the other end is connected to the connection node N 11 between the source of the TFT 22 and the anode of the organic EL element 21.

ＴＦＴ２４は、ソースがデータ線１６に、ゲートが走査線１３に、ドレインがＴＦＴ２２のゲートとキャパシタ２３の一端の接続ノードＮ１２にそれぞれ接続されている。ＴＦＴ２５は、ドレインが接続ノードＮ１２に、ソースが接続ノードＮ１１にそれぞれ接続されている。ＴＦＴ２６は、ドレインが接続ノードＮ１１に、ソースが接地電位ＧＮＤにそれぞれ接続されている。   The TFT 24 has a source connected to the data line 16, a gate connected to the scanning line 13, and a drain connected to the gate of the TFT 22 and a connection node N 12 at one end of the capacitor 23. The TFT 25 has a drain connected to the connection node N12 and a source connected to the connection node N11. The TFT 26 has a drain connected to the connection node N11 and a source connected to the ground potential GND.

続いて、上記構成の第１実施形態に係る画素回路１１を備えた有機ＥＬ表示装置の回路動作について、図３のタイミングチャートおよび図４〜図７の動作説明図を用いて説明する。   Subsequently, the circuit operation of the organic EL display device including the pixel circuit 11 according to the first embodiment having the above-described configuration will be described with reference to the timing chart of FIG. 3 and the operation explanatory diagrams of FIGS.

図３は、ある行の画素回路１１を駆動する際に、書き込み走査回路１７から走査線１３を介して画素回路１１に与えられる書き込み信号ｗｓ、第一，第二駆動走査回路１８，１９から駆動線１４，１５を介して画素回路１１に与えられる駆動信号ｄｓ１，ｄｓ２ならびにＴＦＴ２２のゲート電位Ｖｇおよびソース電位Ｖｓ（図２を参照）の１フィールド期間におけるタイミング関係を示すタイミングチャートである。   FIG. 3 shows a write signal ws supplied from the write scanning circuit 17 to the pixel circuit 11 via the scanning line 13 when driving the pixel circuit 11 in a certain row, and is driven from the first and second drive scanning circuits 18 and 19. 6 is a timing chart showing timing relationships in one field period of drive signals ds1, ds2 and a gate potential Vg and a source potential Vs (see FIG. 2) of a TFT 22 which are given to the pixel circuit 11 through lines 14 and 15;

通常の発光状態では、書き込み走査回路１７および第一，第二駆動走査回路１８，１９からそれぞれ出力される書き込み信号ｗｓおよび駆動信号ｄｓ１，ｄｓ２がほぼ接地電位ＧＮＤ（以下、「“Ｌ”レベル」と記す）にあるため、図４に示すように、ＴＦＴ２４〜２６はオフした状態にある。このとき、駆動トランジスタであるＴＦＴ２２は、飽和領域で動作するように設計されている。すなわち、ＴＦＴ２２は定電流源として動作する。したがって、有機ＥＬ素子２１に流れる電流Ｉｄｓは、先述した式（１）で示される値をとる。   In a normal light emission state, the write signal ws and the drive signals ds1 and ds2 output from the write scanning circuit 17 and the first and second drive scanning circuits 18 and 19, respectively, are almost ground potential GND (hereinafter referred to as “L” level). Therefore, as shown in FIG. 4, the TFTs 24 to 26 are in an off state. At this time, the TFT 22 as the driving transistor is designed to operate in a saturation region. That is, the TFT 22 operates as a constant current source. Therefore, the current Ids flowing through the organic EL element 21 takes a value represented by the above-described formula (1).

次に、第二駆動走査回路１９からほぼ正電源電位Ｖｃｃ（以下、「“Ｈ”レベル」と記す）の駆動信号ｄｓ２が出力されると、図５に示すように、当該駆動信号ｄｓ２に応答してＴＦＴ２５はオン状態となる。ＴＦＴ２５がオン状態になることにより、ＴＦＴ２２のゲート・ソース間の電位差が０［Ｖ］となるため、ＴＦＴ２２がオフ状態となる。したがって、有機ＥＬ素子２１には電流Ｉｄｓが流れず、当該有機ＥＬ素子２１は非発光状態となる。すなわち、ＴＦＴ２５がオン状態となることで、有機ＥＬ素子２１の発光期間が終了し、非発光期間に入る。有機ＥＬ素子２１が非発光状態となることで、ＴＦＴ２２のソース電位Ｖｓ（接続ノードＮ１１の電位）およびゲート電位Ｖｇ（接続ノードＮ１２の電位）は、有機ＥＬ素子２１の閾値電圧ＶｔｈＥＬという値をとる。   Next, when a drive signal ds2 having a substantially positive power supply potential Vcc (hereinafter referred to as “H” level) is output from the second drive scanning circuit 19, as shown in FIG. 5, the drive signal ds2 responds to the drive signal ds2. Then, the TFT 25 is turned on. When the TFT 25 is turned on, the potential difference between the gate and the source of the TFT 22 becomes 0 [V], so that the TFT 22 is turned off. Therefore, the current Ids does not flow through the organic EL element 21, and the organic EL element 21 enters a non-light emitting state. That is, when the TFT 25 is turned on, the light emission period of the organic EL element 21 ends and the non-light emission period starts. When the organic EL element 21 is in a non-light emitting state, the source potential Vs (potential of the connection node N11) and the gate potential Vg (potential of the connection node N12) of the TFT 22 take values of the threshold voltage VthEL of the organic EL element 21. .

続いて、駆動信号ｄｓ２が“Ｌ”レベルになることで、図６に示すように、ＴＦＴ２５がオフ状態となり、次いで第一駆動走査回路１８から出力される駆動信号ｄｓ１が“Ｈ”レベルになることで、ＴＦＴ２６がオン状態となってＴＦＴ２２のソース電位Ｖｓを接地電位ＧＮＤとする。しかる後、書き込み走査回路１７から出力される書き込み信号ｗｓが１水平走査期間（１Ｈ）に亘って“Ｈ”レベルになることで、ＴＦＴ２４がオン状態となって入力信号レベルＶｉｎをキャパシタ２３に書き込む。このとき、ＴＦＴ２２のソース電位Ｖｓは接地電位ＧＮＤにあるため、キャパシタ２３には入力信号レベルＶｉｎという値が書き込まれる。その後、書き込み信号ｗｓが“Ｌ”レベルとなり、ＴＦＴ２４がオフ状態になることで、キャパシタ２３への入力信号レベルＶｉｎの書き込みが終了する。   Subsequently, when the drive signal ds2 becomes “L” level, as shown in FIG. 6, the TFT 25 is turned off, and then the drive signal ds1 output from the first drive scanning circuit 18 becomes “H” level. As a result, the TFT 26 is turned on, and the source potential Vs of the TFT 22 is set to the ground potential GND. Thereafter, the write signal ws output from the write scanning circuit 17 becomes “H” level over one horizontal scanning period (1H), so that the TFT 24 is turned on and the input signal level Vin is written to the capacitor 23. . At this time, since the source potential Vs of the TFT 22 is at the ground potential GND, a value called the input signal level Vin is written in the capacitor 23. After that, the write signal ws becomes “L” level and the TFT 24 is turned off, whereby the writing of the input signal level Vin to the capacitor 23 is completed.

その後、第一駆動走査回路１８から出力される駆動信号ｄｓ１が“Ｌ”レベルになることにより、図７に示すように、ＴＦＴ２５がオフ状態となって再び発光期間に入る。ＴＦＴ２６がオフ状態となることにより、ＴＦＴ２２ソース電位Ｖｓが上昇し、有機ＥＬ素子２１に電流が流れる。ＴＦＴ２２のゲート・ソース間にはキャパシタ２３が接続されているため、ＴＦＴ２２のソース電位Ｖｓが変動するにも拘わらず、ＴＦＴ２２のゲート・ソース間電圧Ｖｇｓは常に入力信号レベルＶｉｎに保たれている。このとき、ＴＦＴ２２が飽和領域で動作しているため、ＴＦＴ２２に流れる電流値Ｉｄｓ′は、先述した式（１）で示された値となり、ゲート・ソース間電圧Ｖｇｓである入力信号レベルＶｉｎによって決められる。この電流値Ｉｄｓ′は有機ＥＬ素子２１にも同様に流れるため、当該有機ＥＬ素子２１は発光する。   Thereafter, when the drive signal ds1 output from the first drive scanning circuit 18 becomes “L” level, the TFT 25 is turned off and the light emission period starts again as shown in FIG. When the TFT 26 is turned off, the TFT 22 source potential Vs rises and a current flows through the organic EL element 21. Since the capacitor 23 is connected between the gate and source of the TFT 22, the gate-source voltage Vgs of the TFT 22 is always kept at the input signal level Vin even though the source potential Vs of the TFT 22 varies. At this time, since the TFT 22 operates in the saturation region, the current value Ids ′ flowing through the TFT 22 becomes the value represented by the above-described equation (1) and is determined by the input signal level Vin which is the gate-source voltage Vgs. It is done. Since the current value Ids ′ flows in the same manner in the organic EL element 21, the organic EL element 21 emits light.

上述したように、第１実施形態に係る画素回路１１では、ＮチャネルＴＦＴを用いたソースフォロア回路構成において、駆動トランジスタであるＴＦＴ２２のゲート・ソース間にキャパシタ２３を接続するとともに、ＴＦＴ２２のソースをスイッチングトランジスタであるＴＦＴ２６を介して固定電位（本例では、接地電位ＧＮＤ）に接続するようにしたことを特徴としている。本実施形態に係る画素回路ではさらに、ＴＦＴ２２のゲートとソース間にスイッチングトランジスタであるＴＦＴ２５を接続し、当該ＴＦＴ２５のスイッチングによって有機ＥＬ素子２１の発光／非発光期間を決定するようにしたことを特徴としている。   As described above, in the pixel circuit 11 according to the first embodiment, in the source follower circuit configuration using the N-channel TFT, the capacitor 23 is connected between the gate and the source of the TFT 22 as the driving transistor, and the source of the TFT 22 is connected. It is characterized in that it is connected to a fixed potential (ground potential GND in this example) via a TFT 26 which is a switching transistor. In the pixel circuit according to this embodiment, a TFT 25 as a switching transistor is further connected between the gate and source of the TFT 22, and the light emission / non-light emission period of the organic EL element 21 is determined by switching of the TFT 25. It is said.

ここで、ＴＦＴ２２のゲート・ソース間にキャパシタ２３を接続するとともに、ＴＦＴ２２のソースをＴＦＴ２６を介して固定電位（本例では、接地電位ＧＮＤ）に選択的に接続する構成を採ることによる作用効果について説明する。   Here, regarding the operational effect by adopting a configuration in which the capacitor 23 is connected between the gate and the source of the TFT 22 and the source of the TFT 22 is selectively connected to the fixed potential (the ground potential GND in this example) via the TFT 26. explain.

入力電圧Ｖｉｎをキャパシタ２３に書き込む時間に、ＴＦＴ２６をオン状態にしてＴＦＴ２２のソース電位Ｖｓを接地電位ＧＮＤに設定し、キャパシタ２３に充電される電圧を入力電圧Ｖｉｎに確定させる。キャパシタ２３への書き込み終了後、有機ＥＬ素子２１の発光期間において、ＴＦＴ２６をオフ状態にすることで、有機ＥＬ素子２１に電流が流れ始める。このとき、ＴＦＴ２２のゲート・ソース間にはキャパシタ２３が存在するため、ＴＦＴ２２のソース電位Ｖｓの変動に拘わらず、ＴＦＴ２２のゲート・ソース間の電位差は常に入力電圧Ｖｉｎである。   At the time when the input voltage Vin is written to the capacitor 23, the TFT 26 is turned on, the source potential Vs of the TFT 22 is set to the ground potential GND, and the voltage charged in the capacitor 23 is determined as the input voltage Vin. After the writing to the capacitor 23 is completed, the TFT 26 is turned off during the light emission period of the organic EL element 21, whereby a current starts to flow through the organic EL element 21. At this time, since the capacitor 23 exists between the gate and the source of the TFT 22, the potential difference between the gate and the source of the TFT 22 is always the input voltage Vin regardless of the fluctuation of the source potential Vs of the TFT 22.

また、ＴＦＴ２２は定電流源として動作するため、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化し、これに伴ってＴＦＴ２２のソース電位Ｖｓが変化したとしても、キャパシタ２３によってＴＦＴ２２のゲート・ソース間電位Ｖｇｓが一定に保たれているので、有機ＥＬ素子２１に流れる電流は変わらず、その発光輝度も一定に保たれる。したがって、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化しても、それに伴う輝度劣化のない画像表示が可能になる。   Further, since the TFT 22 operates as a constant current source, even if the IV characteristic of the organic EL element 21 changes with time, and the source potential Vs of the TFT 22 changes accordingly, the capacitor 23 causes the gate-source connection of the TFT 22 to be changed. Since the potential Vgs is kept constant, the current flowing through the organic EL element 21 does not change, and the light emission luminance is also kept constant. Therefore, even if the IV characteristic of the organic EL element 21 changes with time, it is possible to display an image without luminance deterioration associated therewith.

また、Ｎチャネルトランジスタを用いたソースフォロア回路によって画素回路を構成することができるために、現状のアノード・カソード電極の有機ＥＬ素子をそのまま用いても、当該有機ＥＬ素子の駆動が可能になる。しかも、Ｎチャネルのみのトランジスタを用いて画素回路を構成することができ、ＴＦＴ作成においてもアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができるようになるため、ＴＦＴ基板の低コスト化が図れることになる。   In addition, since the pixel circuit can be configured by a source follower circuit using N-channel transistors, the organic EL element can be driven even if the current organic EL elements of the anode and cathode electrodes are used as they are. In addition, a pixel circuit can be configured using only N-channel transistors, and an amorphous silicon (a-Si) process can be used in TFT fabrication, so that the cost of the TFT substrate can be reduced. become.

次に、ＴＦＴ２２のゲートとソース間にＴＦＴ２５を接続し、当該ＴＦＴ２５のスイッチングによって有機ＥＬ素子２１の発光／非発光期間を決定する構成を採ることによる作用効果について説明する。   Next, the operation and effect of connecting the TFT 25 between the gate and the source of the TFT 22 and determining the light emission / non-light emission period of the organic EL element 21 by switching the TFT 25 will be described.

先ず、ＴＦＴ２５を設けない場合について考えると、有機ＥＬ素子２１の非発光期間中でも、ＴＦＴ２２，２６はオン状態であり、これらＴＦＴ２２，２６には電流が流れるため、有機ＥＬ素子２１が発光していなくても、時間が経過するにつれてＴＦＴ２２，２６それぞれの閾値電圧Ｖｔｈが変動してゆく。ここで、駆動トランジスタであるＴＦＴ２２の閾値電圧Ｖｔｈが画素ごとに変動してしまうと、画素ごとに電流値が大きくばらついてしまい、均一な画質を得ることができない。また、ＴＦＴ２６の閾値電圧Ｖｔｈが変動すると、ＴＦＴ２４をオン状態にして輝度情報に応じた信号電圧をキャパシタ２３に書き込むときに、ＴＦＴ２２のソース電位Ｖｓがばらついてしまい、これが画にざらつきとなって現れることになる。   First, considering the case where the TFT 25 is not provided, the TFTs 22 and 26 are in an ON state even during the non-light emission period of the organic EL element 21, and a current flows through these TFTs 22 and 26, so that the organic EL element 21 does not emit light. However, the threshold voltages Vth of the TFTs 22 and 26 change as time passes. Here, if the threshold voltage Vth of the TFT 22 as the driving transistor varies from pixel to pixel, the current value varies greatly from pixel to pixel, and uniform image quality cannot be obtained. Further, when the threshold voltage Vth of the TFT 26 fluctuates, the source potential Vs of the TFT 22 varies when the signal voltage corresponding to the luminance information is written to the capacitor 23 with the TFT 24 turned on, and this appears as roughness in the image. It will be.

これに対して、ＴＦＴ２２のゲートとソース間にＴＦＴ２５を接続し、当該ＴＦＴ２５をオン状態することにより、ＴＦＴ２２のゲート・ソース間の電位差が０［Ｖ］となり、ＴＦＴ２２がオフ状態となるため、有機ＥＬ素子２１には電流Ｉｄｓが流れず、当該有機ＥＬ素子２１は非発光状態となる。この動作により、１フィールド期間内においてＴＦＴ２２，２６がオンしている時間を短くできるとともに、有機ＥＬ素子２１の非発光期間にＴＦＴ２２，２６に流れる電流によってこれらＴＦＴ２２，２６の各閾値電圧Ｖｔｈの変動量を抑えることができる。   In contrast, when the TFT 25 is connected between the gate and the source of the TFT 22 and the TFT 25 is turned on, the potential difference between the gate and the source of the TFT 22 becomes 0 [V], and the TFT 22 is turned off. The current Ids does not flow through the EL element 21, and the organic EL element 21 enters a non-light emitting state. With this operation, the time during which the TFTs 22 and 26 are turned on within one field period can be shortened, and the threshold voltage Vth of the TFTs 22 and 26 varies due to the current flowing through the TFTs 22 and 26 during the non-light emitting period of the organic EL element 21. The amount can be reduced.

因みに、ポリシリコンやアモルファスシリコンＴＦＴを用いた回路においては、トランジスタに流れた電流量や、電流が流れた時間によってその閾値電圧Ｖｔｈが変動し、特にアモルファスシリコンＴＦＴにおいては顕著である。したがって、ＴＦＴ２５のスイッチングによって有機ＥＬ素子２１の発光／非発光期間を決定することによる閾値電圧Ｖｔｈの変動量の低減効果は大である。また、有機ＥＬ素子２１を非発光状態にするＴＦＴ２５の動作により、非発光期間に画素回路内に貫通電流が流れないため、消費電力も少なく抑えることができる。   Incidentally, in a circuit using polysilicon or amorphous silicon TFTs, the threshold voltage Vth varies depending on the amount of current flowing through the transistor and the time during which the current flows, and this is particularly noticeable in amorphous silicon TFTs. Therefore, the effect of reducing the variation amount of the threshold voltage Vth by determining the light emission / non-light emission period of the organic EL element 21 by switching the TFT 25 is great. Further, the operation of the TFT 25 that brings the organic EL element 21 into the non-light emitting state prevents a through current from flowing in the pixel circuit during the non-light emitting period, so that the power consumption can be reduced.

［第２実施形態］
図８は、表示素子として有機ＥＬ素子を用いた第２実施形態に係る画素回路の構成例を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。 [Second Embodiment]
FIG. 8 is a circuit diagram showing a configuration example of a pixel circuit according to the second embodiment using an organic EL element as a display element. In FIG. 8, the same parts as those in FIG. .

本実施形態に係る画素回路３１は、第１実施形態に係る画素回路１１と同様に、有機ＥＬ素子２１、駆動トランジスタであるＴＦＴ２２、キャパシタ２３および第１〜第３のスイッチングトランジスタであるＴＦＴ２４〜２６を有する構成となっている。第１実施形態に係る画素回路１１と異なるのは、ＴＦＴ２４とＴＦＴ２６を同じ書き込み信号ｗｓによって同じタイミング（位相）で駆動するようにした点である。   Similar to the pixel circuit 11 according to the first embodiment, the pixel circuit 31 according to the present embodiment includes an organic EL element 21, a TFT 22 that is a driving transistor, a capacitor 23, and TFTs 24 to 26 that are first to third switching transistors. It has composition which has. The difference from the pixel circuit 11 according to the first embodiment is that the TFT 24 and the TFT 26 are driven at the same timing (phase) by the same write signal ws.

この構成を採ることにより、第１実施形態に係る画素回路１１では書き込み走査回路１７の他に、２つの駆動走査回路１８，１９が必要であったのに対して、ＴＦＴ２６の駆動に用いていた一方の駆動走査回路１８を省略することができる。すなわち、その分だけ、有機ＥＬ表示装置全体の回路構成を簡略化できることになる。   By adopting this configuration, the pixel circuit 11 according to the first embodiment required two drive scanning circuits 18 and 19 in addition to the write scanning circuit 17, but used it to drive the TFT 26. One drive scanning circuit 18 can be omitted. That is, the circuit configuration of the entire organic EL display device can be simplified accordingly.

続いて、上記構成の第２実施形態に係る画素回路３１を備えた有機ＥＬ表示装置の回路動作について、図９のタイミングチャートおよび図１０〜図１３の動作説明図を用いて説明する。   Next, the circuit operation of the organic EL display device including the pixel circuit 31 according to the second embodiment having the above-described configuration will be described with reference to the timing chart of FIG. 9 and the operation explanatory diagrams of FIGS.

図９は、ある行の画素回路３１を駆動する際に、書き込み走査回路１７から走査線１３を介して画素回路３１に与えられる書き込み信号ｗｓ、駆動走査回路１９から駆動線１５を介して画素回路３１に与えられる駆動信号ｄｓならびにＴＦＴ２２のゲート電位Ｖｇおよびソース電位Ｖｓの１フィールド期間におけるタイミング関係を示すタイミングチャートである。   FIG. 9 shows a write signal ws given from the write scanning circuit 17 to the pixel circuit 31 via the scanning line 13 when driving the pixel circuit 31 in a certain row, and a pixel circuit from the drive scanning circuit 19 via the drive line 15. 32 is a timing chart showing the timing relationship in one field period of the drive signal ds given to 31 and the gate potential Vg and source potential Vs of the TFT 22.

通常の発光状態では、書き込み走査回路１７および駆動走査回路１９からそれぞれ出力される書き込み信号ｗｓおよび駆動信号ｄｓが“Ｌ”レベルにあるため、図１０に示すように、ＴＦＴ２４〜２６はオフした状態にある。次に、駆動走査回路１９から出力される駆動信号ｄｓが“Ｈ”レベルになることで、図１１に示すように、ＴＦＴ２５はオン状態となる。ＴＦＴ２５がオン状態になることにより、ＴＦＴ２２のゲート・ソース間電圧Ｖｇｓが０［Ｖ］となるため、ＴＦＴ２２がオフ状態となる。したがって、有機ＥＬ素子２１には電流Ｉｄｓが流れず、当該有機ＥＬ素子２１は非発光状態となる。有機ＥＬ素子２１が非発光状態となることで、ＴＦＴ２２のソース電位Ｖｓが有機ＥＬ素子２１の閾値電圧ＶｔｈＥＬという値となる。   In the normal light emission state, the write signal ws and the drive signal ds output from the write scanning circuit 17 and the drive scanning circuit 19 are at the “L” level, respectively, so that the TFTs 24 to 26 are turned off as shown in FIG. It is in. Next, when the drive signal ds output from the drive scanning circuit 19 becomes “H” level, the TFT 25 is turned on as shown in FIG. When the TFT 25 is turned on, the gate-source voltage Vgs of the TFT 22 becomes 0 [V], so that the TFT 22 is turned off. Therefore, the current Ids does not flow through the organic EL element 21, and the organic EL element 21 enters a non-light emitting state. When the organic EL element 21 is in a non-light emitting state, the source potential Vs of the TFT 22 becomes a value called the threshold voltage VthEL of the organic EL element 21.

次に、駆動信号ｄｓが“Ｌ”レベルになることで、図１２に示すように、ＴＦＴ２４，２６が共にオン状態となってＴＦＴ２２のソース電位Ｖｓを接地電位ＧＮＤに、ゲート電位Ｖｇを入力信号レベルＶｉｎとし、キャパシタ２３にその値を書き込む。その後、書き込み信号ｗｓが“Ｌ”レベルとなり、図１３に示すように、ＴＦＴ２４，２６が共にオフ状態になることで、キャパシタ２３への入力信号レベルＶｉｎの書き込みが終了すると同時に発光期間に入る。これにより、ＴＦＴ２２のソース電位Ｖｓが上昇し、ＴＦＴ２２のゲート・ソース間電圧Ｖｇｓ、即ち入力信号レベルＶｉｎによって決まる値Ｉｄｓ′の電流が有機ＥＬ素子２１に流れることとなり、その結果、有機ＥＬ素子２１は発光する。   Next, when the drive signal ds becomes “L” level, as shown in FIG. 12, the TFTs 24 and 26 are both turned on, the source potential Vs of the TFT 22 is set to the ground potential GND, and the gate potential Vg is set to the input signal. The level Vin is set and the value is written in the capacitor 23. Thereafter, the write signal ws becomes the “L” level, and both the TFTs 24 and 26 are turned off as shown in FIG. 13, so that the light emission period starts simultaneously with the completion of the writing of the input signal level Vin to the capacitor 23. As a result, the source potential Vs of the TFT 22 rises, and the gate-source voltage Vgs of the TFT 22, that is, a current having a value Ids ′ determined by the input signal level Vin flows to the organic EL element 21, and as a result, the organic EL element 21. Emits light.

上述したように、第２実施形態に係る画素回路３１においては、ＴＦＴ２４とＴＦＴ２６を同じ書き込み信号ｗｓによって同じタイミング（位相）で駆動する構成を採ることにより、１フィールド期間内においてＴＦＴ２２，２６がオンしている時間を短くすることができるため、第１実施形態に係る画素回路３１と同様の作用効果、即ち有機ＥＬ素子２１のＩ−Ｖ特性の経時変化に伴う輝度劣化のない画像表示が可能であるとともに、ＴＦＴの閾値電圧Ｖｔｈの変動に対応でき、かつ低消費電力化が可能であることに加えて、ＴＦＴ２６の駆動に用いていた一方の駆動走査回路１８を省略することができる分だけ、有機ＥＬ表示装置全体の回路構成を簡略化できる。   As described above, in the pixel circuit 31 according to the second embodiment, the TFTs 22 and 26 are turned on within one field period by adopting a configuration in which the TFTs 24 and 26 are driven at the same timing (phase) by the same write signal ws. Since the operation time can be shortened, the same effect as the pixel circuit 31 according to the first embodiment, that is, the image display without the luminance deterioration accompanying the time-dependent change of the IV characteristic of the organic EL element 21 is possible. In addition to being able to cope with fluctuations in the threshold voltage Vth of the TFT and reducing power consumption, one drive scanning circuit 18 used for driving the TFT 26 can be omitted. The circuit configuration of the entire organic EL display device can be simplified.

［第３実施形態］
図１４は、表示素子として有機ＥＬ素子を用いた第３実施形態に係る画素回路の構成例を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。 [Third Embodiment]
FIG. 14 is a circuit diagram showing a configuration example of a pixel circuit according to the third embodiment using an organic EL element as a display element. In FIG. 14, the same parts as those in FIG. .

本実施形態に係る画素回路４１は、有機ＥＬ素子２１、駆動トランジスタであるＴＦＴ２２、キャパシタ２３および第１，第２のスイッチングトランジスタであるＴＦＴ２４，２５を有する構成となっており、第１，第２実施形態に係る画素回路１１，３１とは、第３のスイッチングトランジスタであるＴＦＴ２６を持っていない点で相違している。   The pixel circuit 41 according to the present embodiment includes an organic EL element 21, a TFT 22 that is a driving transistor, a capacitor 23, and TFTs 24 and 25 that are first and second switching transistors. The pixel circuits 11 and 31 according to the embodiment are different from each other in that the TFTs 26 that are the third switching transistors are not provided.

このように、ＴＦＴ２６を省略することで、その分だけ画素回路４１を構成する素子数を削減できるとともに、第２実施形態に係る画素回路３１と同様に、ＴＦＴ２６の駆動に用いていた一方の駆動走査回路１８を省略することができる分だけ、有機ＥＬ表示装置全体の回路構成を簡略化できる。   In this way, by omitting the TFT 26, the number of elements constituting the pixel circuit 41 can be reduced by that amount, and one drive used for driving the TFT 26, as in the pixel circuit 31 according to the second embodiment. Since the scanning circuit 18 can be omitted, the circuit configuration of the entire organic EL display device can be simplified.

続いて、上記構成の第３実施形態に係る画素回路４１を備えた有機ＥＬ表示装置の回路動作について、図１５のタイミングチャートおよび図１６〜図１９の動作説明図を用いて説明する。   Next, the circuit operation of the organic EL display device including the pixel circuit 41 according to the third embodiment having the above-described configuration will be described with reference to the timing chart of FIG. 15 and the operation explanatory diagrams of FIGS.

図１４は、ある行の画素回路４１を駆動する際に、書き込み走査回路１７から走査線１３を介して画素回路４１に与えられる書き込み信号ｗｓ、駆動走査回路１９から駆動線１５を介して画素回路４１に与えられる駆動信号ｄｓならびにＴＦＴ２２のゲート電位Ｖｇおよびソース電位Ｖｓの１フィールド期間におけるタイミング関係を示すタイミングチャートである。   FIG. 14 shows a write signal ws given from the write scanning circuit 17 to the pixel circuit 41 via the scanning line 13 when driving the pixel circuit 41 in a certain row, and a pixel circuit from the drive scanning circuit 19 via the drive line 15. 41 is a timing chart showing the timing relationship in one field period of the drive signal ds given to 41 and the gate potential Vg and source potential Vs of the TFT 22;

通常の発光状態では、書き込み走査回路１７および駆動走査回路１９からそれぞれ出力される書き込み信号ｗｓおよび駆動信号ｄｓが“Ｌ”レベルにあるため、図１６に示すように、ＴＦＴ２４，２５はオフした状態にある。次に、駆動走査回路１９から出力される駆動信号ｄｓが“Ｈ”レベルになることで、図１７に示すように、ＴＦＴ２６はオン状態となる。ＴＦＴ２５がオン状態になることで、ＴＦＴ２２のゲート・ソース間電圧Ｖｇｓが０［Ｖ］となるため、ＴＦＴ２２がオフ状態となる。したがって、有機ＥＬ素子２１には電流Ｉｄｓが流れず、当該有機ＥＬ素子２１は非発光状態となる。有機ＥＬ素子２１が非発光状態となることで、ＴＦＴ２２のソース電位Ｖｓが有機ＥＬ素子２１の閾値電圧ＶｔｈＥＬという値となる。   In the normal light emission state, the write signal ws and the drive signal ds output from the write scanning circuit 17 and the drive scanning circuit 19 are at the “L” level, respectively, so that the TFTs 24 and 25 are turned off as shown in FIG. It is in. Next, when the drive signal ds output from the drive scanning circuit 19 becomes “H” level, the TFT 26 is turned on as shown in FIG. Since the TFT 25 is turned on, the gate-source voltage Vgs of the TFT 22 becomes 0 [V], so that the TFT 22 is turned off. Therefore, the current Ids does not flow through the organic EL element 21, and the organic EL element 21 enters a non-light emitting state. When the organic EL element 21 is in a non-light emitting state, the source potential Vs of the TFT 22 becomes a value called the threshold voltage VthEL of the organic EL element 21.

次に、駆動信号ｄｓが“Ｌ”レベルになることで、図１８に示すように、ＴＦＴ２４がオン状態となってＴＦＴ２２のゲート電位Ｖｇを入力信号レベルＶｉｎとし、キャパシタ２３にその値を書き込む。一般的に、有機ＥＬ素子２１は、図２０に示すように、ダイオード接続のトランジスタＱと容量Ｃで表される。したがって、ＴＦＴ２２のゲート電位Ｖｇの変動量に対してソース電位Ｖｓは、式（２）で表される量ΔＶだけ変動する。
ΔＶ＝Ｃｐｉｘ×Ｖｉｎ／（Ｃｐｉｘ＋Ｃｅｌ） …（２） Next, when the drive signal ds becomes “L” level, as shown in FIG. 18, the TFT 24 is turned on, the gate potential Vg of the TFT 22 is set to the input signal level Vin, and the value is written in the capacitor 23. In general, the organic EL element 21 is represented by a diode-connected transistor Q and a capacitor C as shown in FIG. Therefore, the source potential Vs varies by the amount ΔV expressed by the equation (2) with respect to the variation amount of the gate potential Vg of the TFT 22.
ΔV = Cpix × Vin / (Cpix + Cel) (2)

ここで、Ｃｐｉｘは画素容量であるキャパシタ２３の容量値、Ｃｅｌは有機ＥＬ素子２１の容量値をそれぞれ示している。そして、その変動量ΔＶの係数は、キャパシタ２３の容量値Ｃｐｉｘと有機ＥＬ素子２１の容量値Ｃｅｌによって決定される。この係数をαとすると、Ｖｉｎ入力時にキャパシタ２３にはＶｉｎ−α{（Ｖｉｎ−ＶｔｈＥＬ）＋ＶｔｈＥＬ}＝（１−α）（Ｖｉｎ−ＶｔｈＥＬ）という値が充電される。   Here, Cpix represents the capacitance value of the capacitor 23 which is a pixel capacitance, and Cel represents the capacitance value of the organic EL element 21. The coefficient of the variation ΔV is determined by the capacitance value Cpix of the capacitor 23 and the capacitance value Cel of the organic EL element 21. When this coefficient is α, the capacitor 23 is charged with a value of Vin−α {(Vin−VthEL) + VthEL} = (1−α) (Vin−VthEL) when Vin is input.

その後、書き込み信号ｗｓが“Ｌ”レベルとなり、図１９に示すように、ＴＦＴ２４がオフ状態になることで、キャパシタ２３への入力信号レベルＶｉｎの書き込みが終了すると同時に発光期間に入る。これにより、ＴＦＴ２２のソース電位Ｖｓが上昇し、キャパシタ２３に充電された値に応じた電流Ｉｄｓ*の電流が有機ＥＬ素子２１に流れることとなり、その結果、有機ＥＬ素子２１は発光する。 Thereafter, the write signal ws becomes the “L” level, and the TFT 24 is turned off as shown in FIG. 19, so that the light emission period starts simultaneously with the completion of the writing of the input signal level Vin to the capacitor 23. As a result, the source potential Vs of the TFT 22 rises, and a current Ids * corresponding to the value charged in the capacitor 23 flows to the organic EL element 21. As a result, the organic EL element 21 emits light.

上述したように、第３実施形態に係る画素回路４１においては、ＴＦＴ２２のゲートとソース間に第２のスイッチングトランジスタであるＴＦＴ２５を接続し、当該ＴＦＴ２５のスイッチングによって有機ＥＬ素子２１の発光／非発光を決定するようにしたことにより、１フィールド期間内においてＴＦＴ２２がオンしている時間を短くすることができるため、有機ＥＬ素子２１のＩ−Ｖ特性の経時変化に伴う輝度劣化のない画像表示が可能であるとともに、ＴＦＴの閾値電圧Ｖｔｈの変動に対応でき、かつ低消費電力化が可能であり、さらには、画素回路４１を３つのトランジスタで構成できることによって素子数を削減できるとともに、第２実施形態に係る画素回路３１と同様に、ＴＦＴ２６の駆動に用いていた一方の駆動走査回路１８を省略することができる分だけ、有機ＥＬ表示装置全体の回路構成を簡略化できる。   As described above, in the pixel circuit 41 according to the third embodiment, the TFT 25 that is the second switching transistor is connected between the gate and the source of the TFT 22, and light emission / non-light emission of the organic EL element 21 is performed by switching the TFT 25. Since the time during which the TFT 22 is on can be shortened within one field period, the image display without luminance deterioration due to the time-dependent change of the IV characteristic of the organic EL element 21 can be achieved. In addition to being able to cope with fluctuations in the threshold voltage Vth of the TFT and reducing power consumption, the pixel circuit 41 can be composed of three transistors, thereby reducing the number of elements and performing the second implementation. Similarly to the pixel circuit 31 according to the embodiment, one drive scanning circuit 18 used for driving the TFT 26 is used. Extent that it is possible to omit, can simplify the circuit configuration of the entire organic EL display device.

なお、上記各実施形態では、画素の表示素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、これに限られるものではなく、流れる電流によって輝度が変化する電気光学素子を画素の表示素子として用いた表示装置全般に適用可能である。   In each of the above-described embodiments, the case where the present invention is applied to an organic EL display device using an organic EL element as a pixel display element has been described as an example. However, the present invention is not limited to this, and luminance is increased by a flowing current. The present invention is applicable to all display devices using a changing electro-optic element as a pixel display element.

本発明に係るアクティブマトリクス型表示装置の構成の概略を示すブロック図である。1 is a block diagram illustrating an outline of a configuration of an active matrix display device according to the present invention. 第１実施形態に係る画素回路の構成例を示す回路図である。FIG. 3 is a circuit diagram illustrating a configuration example of a pixel circuit according to the first embodiment. 第１実施形態に係る画素回路の動作を説明するためのタイミングチャートである。3 is a timing chart for explaining the operation of the pixel circuit according to the first embodiment. 第１実施形態に係る画素回路の動作説明図（その１）である。FIG. 6 is an operation explanatory diagram (part 1) of the pixel circuit according to the first embodiment; 第１実施形態に係る画素回路の動作説明図（その２）である。FIG. 6 is an operation explanatory diagram (No. 2) of the pixel circuit according to the first embodiment. 第１実施形態に係る画素回路の動作説明図（その３）である。FIG. 6 is an operation explanatory diagram (part 3) of the pixel circuit according to the first embodiment; 第１実施形態に係る画素回路の動作説明図（その４）である。FIG. 10 is an operation explanatory diagram (part 4) of the pixel circuit according to the first embodiment; 第２実施形態に係る画素回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the pixel circuit which concerns on 2nd Embodiment. 第２実施形態に係る画素回路の動作を説明するためのタイミングチャートである。12 is a timing chart for explaining the operation of the pixel circuit according to the second embodiment. 第２実施形態に係る画素回路の動作説明図（その１）である。FIG. 10 is an operation explanatory diagram (part 1) of the pixel circuit according to the second embodiment. 第２実施形態に係る画素回路の動作説明図（その２）である。FIG. 12 is an operation explanatory diagram (part 2) of the pixel circuit according to the second embodiment. 第２実施形態に係る画素回路の動作説明図（その３）である。FIG. 12 is an operation explanatory diagram (part 3) of the pixel circuit according to the second embodiment. 第２実施形態に係る画素回路の動作説明図（その４）である。FIG. 12 is an operation explanatory diagram (part 4) of the pixel circuit according to the second embodiment. 第３実施形態に係る画素回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the pixel circuit which concerns on 3rd Embodiment. 第３実施形態に係る画素回路の動作を説明するためのタイミングチャートである。12 is a timing chart for explaining the operation of the pixel circuit according to the third embodiment. 第３実施形態に係る画素回路の動作説明図（その１）である。FIG. 10 is an operation explanatory diagram (part 1) of the pixel circuit according to the third embodiment. 第３実施形態に係る画素回路の動作説明図（その２）である。It is operation | movement explanatory drawing (the 2) of the pixel circuit which concerns on 3rd Embodiment. 第３実施形態に係る画素回路の動作説明図（その３）である。FIG. 12 is an operation explanatory diagram (part 3) of the pixel circuit according to the third embodiment. 第３実施形態に係る画素回路の動作説明図（その４）である。FIG. 14 is an operation explanatory diagram (part 4) of the pixel circuit according to the third embodiment. 第３実施形態に係る画素回路の等価回路図である。FIG. 6 is an equivalent circuit diagram of a pixel circuit according to a third embodiment. 従来例に係る画素回路を示す回路図である。It is a circuit diagram which shows the pixel circuit which concerns on a prior art example. 有機ＥＬ素子のＩ−Ｖ特性の経時変化を示す特性図であるIt is a characteristic view which shows a time-dependent change of the IV characteristic of an organic EL element. ＮチャネルＴＦＴで構成した従来例に係る画素回路を示す回路図である。It is a circuit diagram which shows the pixel circuit which concerns on the prior art example comprised by N channel TFT. 初期状態における駆動トランジスタであるＴＦＴと有機ＥＬ素子の動作点を示す図である。It is a figure which shows the operating point of TFT which is a drive transistor in an initial state, and an organic EL element. 経時変化後の駆動トランジスタであるＴＦＴと有機ＥＬ素子の動作点を示す図である。It is a figure which shows the operating point of TFT which is a drive transistor after a time-dependent change, and an organic EL element. ＮチャネルＴＦＴのソースを接地電位に接続した構成の画素回路を示す回路図である。It is a circuit diagram showing a pixel circuit having a configuration in which the source of an N-channel TFT is connected to the ground potential.

符号の説明Explanation of symbols

１１，３１，４１…画素（画素回路）、１２…画素アレイ部、１３…走査線、１４，１５…駆動線、１６…データ線、１７…書き込み走査回路、１８…第一駆動走査回路、１９…第二駆動走査回路、２０…データ線駆動回路、２１…有機ＥＬ素子、２２…駆動トランジスタ（ＴＦＴ）、２３…キャパシタ（画素容量）、２４〜２６…スイッチングトランジスタ（ＴＦＴ）   DESCRIPTION OF SYMBOLS 11, 31, 41 ... Pixel (pixel circuit), 12 ... Pixel array part, 13 ... Scanning line, 14, 15 ... Drive line, 16 ... Data line, 17 ... Write scanning circuit, 18 ... First drive scanning circuit, 19 2nd drive scanning circuit, 20 ... data line drive circuit, 21 ... organic EL element, 22 ... drive transistor (TFT), 23 ... capacitor (pixel capacitance), 24-26 ... switching transistor (TFT)

Claims (16)

一端が第１の電源電位に接続された電気光学素子と、
前記電気光学素子の他端と第２の電源電位との間に接続された駆動トランジスタと、
前記駆動トランジスタのゲートとソースの間に接続されたキャパシタと、
前記駆動トランジスタのゲートに対して輝度情報に応じた信号を選択的に取り込む第１のスイッチングトランジスタと、
前記駆動トランジスタのゲートとソースの間に接続され、前記電気光学素子の発光／非発光を制御する第２のスイッチングトランジスタと
を有することを特徴とする画素回路。 An electro-optic element having one end connected to the first power supply potential;
A drive transistor connected between the other end of the electro-optic element and a second power supply potential;
A capacitor connected between a gate and a source of the driving transistor;
A first switching transistor that selectively takes in a signal according to luminance information to the gate of the driving transistor;
And a second switching transistor connected between a gate and a source of the drive transistor and controlling light emission / non-light emission of the electro-optic element. 前記駆動トランジスタは、Ｎチャネル電界効果トランジスタである
ことを特徴とする請求項１記載の画素回路。 The pixel circuit according to claim 1, wherein the driving transistor is an N-channel field effect transistor. 前記駆動トランジスタのソースと前記第１の電源電位との間に接続された第３のスイッチングトランジスタをさらに有する
ことを特徴とする請求項１記載の画素回路。 The pixel circuit according to claim 1, further comprising a third switching transistor connected between a source of the driving transistor and the first power supply potential. 前記駆動トランジスタおよび前記第１乃至第３のスイッチングトランジスタは、Ｎチャネル電界効果トランジスタである
ことを特徴とする請求項３記載の画素回路。 The pixel circuit according to claim 3, wherein the driving transistor and the first to third switching transistors are N-channel field effect transistors. 一端が第１の電源電位に接続された電気光学素子と、前記電気光学素子の他端と第２の電源電位との間に接続された駆動トランジスタと、前記駆動トランジスタのゲートとソースの間に接続されたキャパシタと、前記駆動トランジスタのゲートとデータ線との間に接続された第１のスイッチングトランジスタと、前記駆動トランジスタのゲートとソースの間に接続され、前記電気光学素子の発光／非発光を制御する第２のスイッチングトランジスタとを有する画素回路が行列状に配置されてなる画素アレイ部と、
前記データ線に輝度情報に応じた信号を供給するデータ線駆動回路と、
前記第１のスイッチングトランジスタを駆動する書き込み走査回路と、
前記第２のスイッチングトランジスタを駆動する第一駆動走査回路と
を備えたことを特徴とする表示装置。 An electro-optic element having one end connected to the first power supply potential, a drive transistor connected between the other end of the electro-optic element and the second power supply potential, and between the gate and source of the drive transistor A connected capacitor; a first switching transistor connected between the gate of the driving transistor and a data line; and a light emitting / non-emitting of the electro-optic element connected between the gate and source of the driving transistor. A pixel array unit in which pixel circuits each having a second switching transistor for controlling the pixel circuit are arranged in a matrix;
A data line driving circuit for supplying a signal corresponding to luminance information to the data line;
A write scanning circuit for driving the first switching transistor;
And a first drive scanning circuit for driving the second switching transistor. 前記駆動トランジスタは、Ｎチャネル電界効果トランジスタである
ことを特徴とする請求項５記載の表示装置。 The display device according to claim 5, wherein the driving transistor is an N-channel field effect transistor. 前記画素回路は、前記駆動トランジスタのソースと前記第１の電源電位との間に接続された第３のスイッチングトランジスタをさらに有する
ことを特徴とする請求項５記載の表示装置。 The display device according to claim 5, wherein the pixel circuit further includes a third switching transistor connected between a source of the driving transistor and the first power supply potential. 前記駆動トランジスタおよび前記第１乃至第３のスイッチングトランジスタは、Ｎチャネル電界効果トランジスタである
ことを特徴とする請求項７記載の表示装置。 The display device according to claim 7, wherein the driving transistor and the first to third switching transistors are N-channel field effect transistors. 前記第３のスイッチングトランジスタを駆動する第二駆動走査回路をさらに備えた
ことを特徴とする請求項７記載の表示装置。 The display device according to claim 7, further comprising a second drive scanning circuit that drives the third switching transistor. 前記書き込み走査回路は、前記第３のスイッチングトランジスタの駆動を兼ねる
ことを特徴とする請求項７記載の表示装置。 The display device according to claim 7, wherein the writing scanning circuit also serves to drive the third switching transistor. 一端が第１の電源電位に接続された電気光学素子と、前記電気光学素子の他端と第２の電源電位との間に接続された駆動トランジスタと、前記駆動トランジスタのゲートとソースの間に接続されたキャパシタと、前記駆動トランジスタのゲートとデータ線との間に接続された第１のスイッチングトランジスタと、前記駆動トランジスタのゲートとソースの間に接続された第２のスイッチングトランジスタとを有する画素回路が行列状に配置されてなる表示装置の駆動方法であって、
前記第２のスイッチングトランジスタのスイッチングによって前記電気光学素子の発光／非発光期間を決定する
ことを特徴とする表示装置の駆動方法。 An electro-optic element having one end connected to the first power supply potential, a drive transistor connected between the other end of the electro-optic element and the second power supply potential, and between the gate and source of the drive transistor A pixel having a connected capacitor, a first switching transistor connected between the gate and the data line of the driving transistor, and a second switching transistor connected between the gate and the source of the driving transistor A driving method of a display device in which circuits are arranged in a matrix,
A driving method of a display device, wherein a light emission / non-light emission period of the electro-optic element is determined by switching of the second switching transistor. 前記駆動トランジスタは、Ｎチャネル電界効果トランジスタである
ことを特徴とする請求項１１記載の表示装置の駆動方法。 The method for driving a display device according to claim 11, wherein the driving transistor is an N-channel field effect transistor. 前記画素回路は、前記駆動トランジスタのソースと前記第１の電源電位との間に接続された第３のスイッチングトランジスタをさらに有する
ことを特徴とする請求項１１記載の表示装置の駆動方法。 The display device driving method according to claim 11, wherein the pixel circuit further includes a third switching transistor connected between a source of the driving transistor and the first power supply potential. 前記駆動トランジスタおよび前記第１乃至第３のスイッチングトランジスタは、Ｎチャネル電界効果トランジスタである
ことを特徴とする請求項１３記載の表示装置の駆動方法。 The method for driving a display device according to claim 13, wherein the driving transistor and the first to third switching transistors are N-channel field effect transistors. 前記第３のスイッチングトランジスタをオン状態にし、しかる後前記第１のスイッチングトランジスタをオン状態にし、当該第１のスイッチングトランジスタによって前記データ線から輝度情報に応じた信号を取り込んで前記キャパシタに書き込む
ことを特徴とする請求項１３記載の表示装置の駆動方法。 The third switching transistor is turned on, and then the first switching transistor is turned on, and a signal corresponding to luminance information is taken from the data line by the first switching transistor and written to the capacitor. The method for driving a display device according to claim 13. 前記第１，第３のスイッチングトランジスタを同じタイミングでオン状態にし、当該第１のスイッチングトランジスタによって前記データ線から輝度情報に応じた信号を取り込んで前記キャパシタに書き込む
ことを特徴とする請求項１３記載の表示装置の駆動方法。
14. The first and third switching transistors are turned on at the same timing, and a signal corresponding to luminance information is captured from the data line by the first switching transistor and written to the capacitor. Method for driving the display device.
JP2003426278A 2003-12-24 2003-12-24 Pixel circuit, display device and its driving method Pending JP2005181920A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003426278A JP2005181920A (en) 2003-12-24 2003-12-24 Pixel circuit, display device and its driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003426278A JP2005181920A (en) 2003-12-24 2003-12-24 Pixel circuit, display device and its driving method

Publications (1)

Publication Number Publication Date
JP2005181920A true JP2005181920A (en) 2005-07-07

Family

ID=34785855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003426278A Pending JP2005181920A (en) 2003-12-24 2003-12-24 Pixel circuit, display device and its driving method

Country Status (1)

Country Link
JP (1) JP2005181920A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007032361A1 (en) * 2005-09-15 2007-03-22 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2007086347A (en) * 2005-09-21 2007-04-05 Eastman Kodak Co Display device
JP2008191451A (en) * 2007-02-06 2008-08-21 Seiko Epson Corp Electro-optical device, electronic device, and driving method of electro-optical device
JP2009047765A (en) * 2007-08-15 2009-03-05 Sony Corp Display device and electronic device
JP2015043093A (en) * 2014-10-07 2015-03-05 ソニー株式会社 Display device
US9972282B2 (en) 2007-11-09 2018-05-15 Sony Corporation Electroluminescent display panel and electronic device
CN108877655A (en) * 2018-07-03 2018-11-23 深圳吉迪思电子科技有限公司 A kind of pixel circuit, display screen and electronic equipment

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007032361A1 (en) * 2005-09-15 2007-03-22 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US7969390B2 (en) 2005-09-15 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR101298969B1 (en) * 2005-09-15 2013-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and driving method thereof
KR101322195B1 (en) 2005-09-15 2013-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and driving method thereof
US8698709B2 (en) 2005-09-15 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2007086347A (en) * 2005-09-21 2007-04-05 Eastman Kodak Co Display device
JP2008191451A (en) * 2007-02-06 2008-08-21 Seiko Epson Corp Electro-optical device, electronic device, and driving method of electro-optical device
JP2009047765A (en) * 2007-08-15 2009-03-05 Sony Corp Display device and electronic device
US9972282B2 (en) 2007-11-09 2018-05-15 Sony Corporation Electroluminescent display panel and electronic device
US10803834B2 (en) 2007-11-09 2020-10-13 Sony Corporation Electroluminescent display panel and electronic device
JP2015043093A (en) * 2014-10-07 2015-03-05 ソニー株式会社 Display device
CN108877655A (en) * 2018-07-03 2018-11-23 深圳吉迪思电子科技有限公司 A kind of pixel circuit, display screen and electronic equipment

Similar Documents

Publication Publication Date Title
US20230048033A1 (en) Pixel circuit, display device, and method of driving pixel circuit
US7847761B2 (en) Method for driving display and display
US20070120795A1 (en) Pixel circuit, display device, and method for driving pixel circuit
US20060256058A1 (en) Pixel circuit, display device method for controlling pixel circuit
US20100289832A1 (en) Display apparatus
JP4529467B2 (en) Pixel circuit and display device
WO2005045797A1 (en) Pixel circuit, display apparatus, and method for driving pixel circuit
JP2006227237A (en) Display device and display method
JP4590831B2 (en) Display device and pixel circuit driving method
JP2007108380A (en) Display device and driving method of display device
US20210056901A1 (en) Display device and method for driving same
JP2006243526A (en) Display device, and pixel driving method
JP4706288B2 (en) Pixel circuit and display device
JP2010266493A (en) Driving method for pixel circuit and display apparatus
JP2005215102A (en) Pixel circuit, display apparatus, and driving method for same
JP4687026B2 (en) Display device and driving method of display device
JP5034208B2 (en) Display device and driving method of display device
JP4639674B2 (en) Display device and driving method of display device
JP4747528B2 (en) Pixel circuit and display device
JP2005181920A (en) Pixel circuit, display device and its driving method
JP2008158303A (en) Display device
JP2005202070A (en) Display device and pixel circuit
JP2007206515A (en) Light emitting diode driving circuit and display device using the same
JP2008026514A (en) Display device
JP2006084682A (en) Pixel circuit and display device