JP2005011133A - Voltage regulator - Google Patents
Voltage regulator Download PDFInfo
- Publication number
- JP2005011133A JP2005011133A JP2003175732A JP2003175732A JP2005011133A JP 2005011133 A JP2005011133 A JP 2005011133A JP 2003175732 A JP2003175732 A JP 2003175732A JP 2003175732 A JP2003175732 A JP 2003175732A JP 2005011133 A JP2005011133 A JP 2005011133A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- voltage
- leakage current
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、ボルテージレギュレータに関し、特に、出力トランジスタのオフリーク電流による出力電圧の変動を抑制する技術に関する。
【0002】
【従来の技術】
ボルテージレギュレータの基本構成は、図1に示すようなものである。即ち、ボルテージレギュレータは、第1の電源端子11と出力端子12との間に接続された出力トランジスタQ11と、出力端子12と第2の電源端子(接地端子)13との間に接続され、出力端子12の電圧(出力電圧VO)を分圧する1対の直列接続された抵抗R11及びR12と、入力端子14の入力電圧VIと抵抗R11及びR12で分圧された電圧とを比較して出力トランジスタQ11を制御するオペアンプOP11とを有している。
【0003】
図1のボルテージレギュレータの入力端子14に基準電圧(=VI)を与えることにより、出力端子2に出力される出力電圧VOは、理想的には、VO=VI(R11/R12+1)、となり、電源電圧に依存せず安定化される。
【0004】
ところが、実際には、出力トランジスタQ11にリーク電流が発生することがあり、出力電圧は変動する。そこで、従来から出力トランジスタに発生するリーク電流を吸収して出力電圧の変動を抑えるように構成されたボルテージレギュレータが知られている。
【0005】
従来のリーク電流に対する対策を施したボルテージレギュレータは、図2に示すように構成されている(例えば、特許文献1参照。)。
【0006】
詳述すると、図2のボルテージレギュレータは、第1の電源端子21及び出力端子22にソース及びドレインが夫々接続された第1のトランジスタQ21と、出力端子22と第2の電源端子23との間に直列接続された第1、第2及び第3の抵抗R21,R22およびR23と、出力端子22及び第2の電源端子にドレイン及びソースが夫々接続された第2のトランジスタQ22と、反転入力端子が入力端子23に接続され非反転入力端子が第1の抵抗R21と第2の抵抗R22との接続点に接続されるとともに、その出力端子が第1のトランジスタQ21のゲートに接続された第1のオペアンプOP1と、反転入力端子が入力端子23に接続され、非反転入力端子が第2の抵抗R22と第3の抵抗R23との接続点に接続されるとともに、その出力端子が第1のトランジスタQ21のゲートに接続された第2のオペアンプOP2とを有している。
【0007】
このボルテージレギュレータにおいて、第1のオペアンプOP21は、図1のオペアンプ同様、出力電圧を安定化させるように、即ち、VO=VI(R21/(R22+R23)+1)となるように、第1のトランジスタQ1を制御する。その際、第1のトランジスタQ21がオフした状態であるにもかかわらずリーク電流が流れてしまうと、出力端子22の出力電圧VOが上昇する。第2のオペアンプOP22は、出力電圧VOの上昇に伴い第2の抵抗R22と第3の抵抗R23との接続点における電圧が上昇して入力電圧VIを超えると、第2のトランジスタQ22をオンさせ、リーク電流を吸収する。こうして、図2のボルテージレギュレータでは、出力トランジスタである第1のトランジスタにリーク電流が発生しても、それを吸収して、出力電圧が変動することを抑制することができる。
【0008】
【特許文献1】
特開平6−138961号公報(特に、第1図)
【0009】
【発明が解決しようとする課題】
従来のボルテージレギュレータは、出力トランジスタのリーク電流による出力電圧の変動を抑制するためにオペアンプを用いており、構成が複雑であるという問題点がある。
【0010】
そこで、本発明は、より簡易な構成でありながら、出力トランジスタに発生するリーク電流による出力電圧の変動を十分に抑制することができるボルテージレギュレータを提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明によれば、電源端子(VDD)と出力端子(Vout)との間に接続された出力トランジスタ(31)と、該出力トランジスタを介して前記電源端子から前記出力端子へ供給される出力電圧を分圧して検出電圧を生成するための分圧回路(32)と、基準電圧と前記検出電圧とに基づいて前記出力トランジスタを制御し前記出力電圧を安定化させるオペアンプ(36)とを備えたボルテージレギュレータにおいて、前記基準電圧から独立動作して前記出力トランジスタのリーク電流を吸収するリーク電流吸収回路(41)を設けたことを特徴とするボルテージレギュレータが得られる。
【0012】
具体的には、上記ボルテージレギュレータにおいて、前記リーク電流吸収回路(41A)は、前記出力端子に接続された第1の抵抗(45)と、当該抵抗と接地との間に接続されたリーク電流制御用トランジスタ(48)と、前記出力端子と前記接地との間で互いに直列に接続され、かつその接続点に前記リーク電流制御用トランジスタの制御端子が接続された第2及び第3の抵抗(46,47)と、を備えている。
【0013】
あるいは、上記ボルテージレギュレータにおいて、前記リーク電流吸収回路(41B)は、前記出力端子に接続された抵抗(61)と、当該抵抗と接地との間に接続されたリーク電流制御用トランジスタ(62)とを備え、前記トランジスタの制御端子に、前記オペアンプへ供給されるオン/オフ信号を反転した反転信号が供給されるようにしてある。
【0014】
なお、上記かっこ内の符号は、本発明の理解を容易にするために付したものであって、何ら本発明を限定するものではない。
【0015】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【0016】
図3に本発明の一実施の形態に係るボルテージレギュレータ30の概略構成を示す。
【0017】
図示のボルテージレギュレータ30は、ソース及びドレインが夫々電源端子VDD及び出力端子Voutに接続された出力トランジスタ31と、出力トランジスタ31を介して出力端子Voutへ供給される出力電圧を分圧して検出電圧とする分圧回路32と、位相補正用コンデンサ33と、基準電圧を発生させるための定電流源34及び基準電圧源35と、検出電圧と基準電圧とを比較して出力トランジスタ31を制御するオペアンプ36と、電流制限回路37と、NOT回路対38と、分離用トランジスタ39と、入力抵抗40と、分圧回路32と並列に(即ち、出力端子Voutと接地との間に)接続されたリーク電流吸収回路41とを備えている。
【0018】
このボルテージレギュレータ30では、ON/OFF端子CEにハイレベル“H”が入力されると、オペアンプ36が動作する。オペアンプ36には、その反転入力端子に定電流源34及び基準電圧源35により生成された基準電圧が、非反転入力端子に分圧回路32で出力電圧を分圧して得た検出電圧が与えられる。それゆえ、オペアンプ36は、ON/OFF端子CEにハイレベル“H”が入力されると、分圧電圧が基準電圧に一致するように出力トランジスタ31を制御する。つまりオペアンプ36は、分圧電圧が基準電圧よりも低い場合には、出力トランジスタ31をオンさせて、出力電圧を上昇させる一方、分圧電圧が基準電圧以上の場合には、出力トランジスタ31をオフさせて、出力電圧を降下させる。
【0019】
一方、ON/OFF端子CEにローレベル“L”が入力されると、オペアンプ36は動作を停止する。このとき、出力トランジスタ31のゲートは、電流制限回路37の働きによりハイレベルに維持され、出力トランジスタ31はオフしたままとなる。
【0020】
リーク電流吸収回路41は、出力トランジスタ31がオフしているときにこの出力トランジスタ31に流れるリーク電流を吸収する。出力トランジスタ31に流れるリーク電流は、ON/OFF端子CEにローレベルが供給されたとき、あるいは軽負荷時であって高温時(例えば、85℃以上)に発生し易い。
【0021】
リーク電流吸収回路41は、例えば、図4に示すように構成される。即ち、このリーク電流吸収回路41は、出力端子Voutに一端が接続された第1の抵抗45と、出力端子Voutと接地との間で互いに直列に接続された第2及び第3の抵抗46及び47と、ドレインが第1の抵抗45の他端に接続され、ソースが接地され、ゲートが第2の抵抗46と第3の抵抗47との接続点に接続されたリーク電流吸収用トランジスタ48とを有している。
【0022】
このリーク電流吸収回路41では、出力端子Voutに供給される出力電圧を第2の抵抗46と第3の抵抗47とで分圧した分圧電圧が所定値以上になったとき、リーク電流吸収用トランジスタ48がオンさせて、出力トランジスタ31に発生したリーク電流を吸収する。これにより、出力トランジスタ31がオフしているときのリーク電流による出力電圧の上昇を防止することができる。しかも、リーク電流吸収用トランジスタ48を制御するためにオペアンプを必要としない。
【0023】
なお、図4のリーク電流吸収回路41では、周囲の温度変化によりリーク電流吸収用トランジスタ48の特性(しきい値)が変化するおそれがある。つまり、このリーク電流吸収回路41は、周囲の温度変化により出力電圧を安定化させることができなくなるおそれがある。
【0024】
そこで、リーク電流吸収用トランジスタ48の温度特性を補償するために、図5に示すように、第1の抵抗45と並列に接続された温度補償用トランジスタ51を設けるようにしてもよい。このリーク電流吸収回路41Aでは、周囲の温度変化に伴いリーク電流吸収用トランジスタ48のしきい値が上昇し(例えば、0.6V→1.1V)、出力電圧が所定値以上になったにもかかわらず、リーク電流吸収用トランジスタ48がオンしないような場合に、温度補償用トランジスタ51がオンしてリーク電流吸収用トランジスタ48のソース・ドレイン間電圧を大きくし、それによってリーク電流吸収用トランジスタ48をオンさせる。その結果、このリーク電流吸収回路41Aは、周囲の温度変化の影響を殆ど受けること無く、出力電圧を安定化させることができる。
【0025】
また、リーク電流吸収回路41は、図6に示すように構成されてもよい。このリーク電流吸収回路41Bは、一端が出力端子Voutに接続された抵抗61と、ドレインが抵抗61の他端に接続され、ソースが接地され、ゲートがNOT回路対38の2つのNOT回路の接続点に接続されたリーク電流吸収用トランジスタ62とを有している。
【0026】
図6のリーク電流吸収回路41Bでは、ON/OFF端子CEへの入力がローレベルになると、その反転信号であるハイレベルがリーク電流吸収用トランジスタ62のゲートに与えられる。その結果、リーク電流吸収用トランジスタ62ががオンし、出力トランジスタ31に流れるリーク電流を吸収する。
【0027】
以上のようにして、本実施の形態に係るボルテージレギュレータによれば、簡易な構成でありながら、出力トランジスタのリーク電流を吸収することができ、安定した出力電圧を得ることができる。
【0028】
以上、本発明について一実施の形態に即して説明したが、本発明は上記実施の形態に限定されるものではない。
【0029】
例えば、上記実施の形態では出力トランジスタ31としてpチャネルMOSトランジスタを用いた場合について説明したが、出力トランジスタは、nチャネルMOSトランジスタでも、PNPあるいはNPNバイポーラトランジスタでもよい。これらの場合の出力トランジスタとオペアンプとの接続関係を、図7(a),(b)及び(c)にそれぞれ示す。
【0030】
また、リーク電流吸収用トランジスタについても、上記実施の形態ではnチャネルMOSトランジスタを用いたが、別のタイプのトランジスタを用いることができる。
【0031】
【発明の効果】
本発明によれば、基準電圧から独立して動作するリーク電流吸収回路を設け、出力トランジスタに発生するリーク電流を吸収するようにしたことで、簡易な構成でありながら、出力電圧の変動を十分に抑制することができる。
【図面の簡単な説明】
【図1】従来のボルテージレギュレータの基本構成を示す回路図である。
【図2】従来のリーク電流対策を施したボルテージレギュレータの構成を示す回路図である。
【図3】本発明の一実施の形態に係るボルテージレギュレータの構成を示す回路図である。
【図4】図3のボルテージレギュレータに用いられるリーク電流吸収回路の一構成例を説明するための回路図である。
【図5】図4のボルテージレギュレータの変形例を説明するための回路図である。
【図6】図3のボルテージレギュレータに用いられるリーク電流吸収回路の他の構成例を説明するための回路図である。
【図7】(a),(b)及び(c)は、図3のボルテージレギュレータに出力トランジスタとして使用可能な各種トランジスタとオペアンプとの接続関係を示す回路図である。
【符号の説明】
30 ボルテージレギュレータ
31 出力トランジスタ
32 分圧回路
33 出力コンデンサ
34 定電流源
35 基準電圧源
36 オペアンプ
37 電流制限回路
38 NOT回路対
39 分離用トランジスタ
40 入力抵抗
41 リーク電流吸収回路
45 第1の抵抗
46 第2の抵抗
47 第3の抵抗
48 リーク電流吸収用トランジスタ
51 温度補償用トランジスタ
61 抵抗
62 リーク電流吸収用トランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a voltage regulator, and more particularly to a technique for suppressing fluctuations in output voltage due to an off-leak current of an output transistor.
[0002]
[Prior art]
The basic configuration of the voltage regulator is as shown in FIG. In other words, the voltage regulator is connected between the output transistor Q11 connected between the first
[0003]
By applying a reference voltage (= VI) to the
[0004]
However, actually, a leakage current may be generated in the output transistor Q11, and the output voltage varies. Therefore, a voltage regulator is conventionally known that is configured to absorb a leak current generated in the output transistor and suppress fluctuations in the output voltage.
[0005]
A conventional voltage regulator with a countermeasure against leakage current is configured as shown in FIG. 2 (see, for example, Patent Document 1).
[0006]
More specifically, the voltage regulator of FIG. 2 includes a first transistor Q21 having a source and a drain connected to the first power supply terminal 21 and the output terminal 22, respectively, and between the output terminal 22 and the second power supply terminal 23. First, second, and third resistors R21, R22, and R23 connected in series, a second transistor Q22 having a drain and a source connected to the output terminal 22 and the second power supply terminal, respectively, and an inverting input terminal Is connected to the input terminal 23, the non-inverting input terminal is connected to the connection point between the first resistor R21 and the second resistor R22, and the output terminal is connected to the gate of the first transistor Q21. The operational amplifier OP1 and the inverting input terminal are connected to the input terminal 23, the non-inverting input terminal is connected to the connection point between the second resistor R22 and the third resistor R23, and Output terminals of and a second operational amplifier OP2 connected to the gate of the first transistor Q21.
[0007]
In this voltage regulator, the first operational amplifier OP21, like the operational amplifier of FIG. 1, stabilizes the output voltage, that is, the first transistor Q1 so that VO = VI (R21 / (R22 + R23) +1). To control. At this time, if a leak current flows even though the first transistor Q21 is off, the output voltage VO at the output terminal 22 rises. The second operational amplifier OP22 turns on the second transistor Q22 when the voltage at the connection point between the second resistor R22 and the third resistor R23 increases and exceeds the input voltage VI as the output voltage VO increases. Absorbs leakage current. In this way, in the voltage regulator of FIG. 2, even if a leakage current occurs in the first transistor that is an output transistor, it can be absorbed and suppressed from changing the output voltage.
[0008]
[Patent Document 1]
Japanese Patent Laid-Open No. 6-138916 (particularly FIG. 1)
[0009]
[Problems to be solved by the invention]
The conventional voltage regulator uses an operational amplifier in order to suppress fluctuations in the output voltage due to the leakage current of the output transistor, and has a problem that the configuration is complicated.
[0010]
Therefore, an object of the present invention is to provide a voltage regulator that can sufficiently suppress fluctuations in output voltage due to leakage current generated in an output transistor, while having a simpler configuration.
[0011]
[Means for Solving the Problems]
According to the present invention, the output transistor (31) connected between the power supply terminal (VDD) and the output terminal (Vout), and the output voltage supplied from the power supply terminal to the output terminal via the output transistor A voltage dividing circuit (32) for generating a detection voltage by dividing the voltage and an operational amplifier (36) for controlling the output transistor based on a reference voltage and the detection voltage and stabilizing the output voltage. In the voltage regulator, it is possible to obtain a voltage regulator characterized by including a leakage current absorption circuit (41) that operates independently from the reference voltage and absorbs the leakage current of the output transistor.
[0012]
Specifically, in the voltage regulator, the leakage current absorption circuit (41A) includes a first resistor (45) connected to the output terminal and a leakage current control connected between the resistor and the ground. Transistor (48), and the second and third resistors (46) connected in series between the output terminal and the ground, and connected to the control terminal of the leakage current control transistor at the connection point. 47).
[0013]
Alternatively, in the voltage regulator, the leakage current absorption circuit (41B) includes a resistor (61) connected to the output terminal and a leakage current control transistor (62) connected between the resistor and the ground. The inverted signal obtained by inverting the on / off signal supplied to the operational amplifier is supplied to the control terminal of the transistor.
[0014]
In addition, the code | symbol in the said parenthesis is attached | subjected in order to make an understanding of this invention easy, Comprising: This invention is not limited at all.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0016]
FIG. 3 shows a schematic configuration of a
[0017]
The illustrated
[0018]
In this
[0019]
On the other hand, when the low level “L” is input to the ON / OFF terminal CE, the
[0020]
The leak
[0021]
For example, the leakage
[0022]
In this leakage
[0023]
In the leakage
[0024]
Therefore, in order to compensate for the temperature characteristics of the leakage
[0025]
Further, the leakage
[0026]
In the leakage
[0027]
As described above, according to the voltage regulator according to the present embodiment, the leakage current of the output transistor can be absorbed and a stable output voltage can be obtained with a simple configuration.
[0028]
While the present invention has been described with reference to one embodiment, the present invention is not limited to the above embodiment.
[0029]
For example, although the case where a p-channel MOS transistor is used as the
[0030]
As for the leakage current absorbing transistor, an n-channel MOS transistor is used in the above embodiment, but another type of transistor can be used.
[0031]
【The invention's effect】
According to the present invention, the leakage current absorption circuit that operates independently from the reference voltage is provided so as to absorb the leakage current generated in the output transistor, so that the fluctuation of the output voltage can be sufficiently suppressed even with a simple configuration. Can be suppressed.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a basic configuration of a conventional voltage regulator.
FIG. 2 is a circuit diagram showing a configuration of a voltage regulator with a conventional countermeasure against leakage current.
FIG. 3 is a circuit diagram showing a configuration of a voltage regulator according to an embodiment of the present invention.
4 is a circuit diagram for explaining a configuration example of a leakage current absorption circuit used in the voltage regulator of FIG. 3;
5 is a circuit diagram for explaining a modification of the voltage regulator of FIG. 4; FIG.
6 is a circuit diagram for explaining another configuration example of a leakage current absorption circuit used in the voltage regulator of FIG. 3;
7A, 7B, and 7C are circuit diagrams showing connection relationships between various transistors that can be used as output transistors in the voltage regulator of FIG. 3 and operational amplifiers.
[Explanation of symbols]
30
Claims (4)
前記基準電圧から独立動作して前記出力トランジスタのリーク電流を吸収するリーク電流吸収回路を設けたことを特徴とするボルテージレギュレータ。An output transistor connected between the power supply terminal and the output terminal; and a voltage dividing circuit for dividing the output voltage supplied from the power supply terminal to the output terminal via the output transistor to generate a detection voltage; In a voltage regulator including an operational amplifier that controls the output transistor based on a reference voltage and the detection voltage and stabilizes the output voltage,
A voltage regulator comprising a leakage current absorption circuit that operates independently of the reference voltage and absorbs a leakage current of the output transistor.
前記リーク電流吸収回路は、前記出力端子に接続された第1の抵抗と、当該第1の抵抗と接地との間に接続されたリーク電流制御用トランジスタと、前記出力端子と前記接地との間で互いに直列接続され、かつその接続点に前記リーク電流制御用トランジスタの制御端子が接続された第2及び第3の抵抗と、を備えていることを特徴とするボルテージレギュレータ。The voltage regulator according to claim 1,
The leakage current absorption circuit includes a first resistor connected to the output terminal, a leakage current control transistor connected between the first resistor and the ground, and between the output terminal and the ground. A voltage regulator comprising: a second resistor and a third resistor connected in series to each other and having a connection point connected to a control terminal of the leakage current control transistor.
前記第1の抵抗と平行に前記リーク電流制御用トランジスタの温度特性を補償する温度補償用トランジスタを接続したことを特徴とするボルテージレギュレータ。The voltage regulator according to claim 2,
2. A voltage regulator comprising: a temperature compensation transistor for compensating a temperature characteristic of the leakage current control transistor in parallel with the first resistor.
前記リーク電流吸収回路は、前記出力端子に接続された抵抗と、当該抵抗と接地との間に接続されたリーク電流制御用トランジスタとを備え、
前記トランジスタの制御端子に、前記オペアンプへ供給されるオン/オフ信号を反転した反転信号が供給されるようにしたことを特徴とするボルテージレギュレータ。The voltage regulator according to claim 1,
The leakage current absorption circuit includes a resistor connected to the output terminal, and a leakage current control transistor connected between the resistor and the ground,
A voltage regulator, wherein an inverted signal obtained by inverting an on / off signal supplied to the operational amplifier is supplied to a control terminal of the transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003175732A JP2005011133A (en) | 2003-06-20 | 2003-06-20 | Voltage regulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003175732A JP2005011133A (en) | 2003-06-20 | 2003-06-20 | Voltage regulator |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005011133A true JP2005011133A (en) | 2005-01-13 |
Family
ID=34098787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003175732A Withdrawn JP2005011133A (en) | 2003-06-20 | 2003-06-20 | Voltage regulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005011133A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007219861A (en) * | 2006-02-16 | 2007-08-30 | Ricoh Co Ltd | Voltage regulator |
JP2010211721A (en) * | 2009-03-12 | 2010-09-24 | Rohm Co Ltd | Regulator circuit |
WO2011104933A1 (en) * | 2010-02-25 | 2011-09-01 | シャープ株式会社 | Bias circuit, lna, lnb, receiver for communication, transmitter for communication, and sensor system |
JP2011176760A (en) * | 2010-02-25 | 2011-09-08 | Sharp Corp | Bias circuit, lna, lnb, receiver for communication, transmitter for communication, and sensor system |
EP2648061A1 (en) * | 2012-04-06 | 2013-10-09 | Dialog Semiconductor GmbH | Output transistor leakage compensation for ultra low-power LDO regulator |
KR101332102B1 (en) | 2012-05-14 | 2013-11-21 | 삼성전기주식회사 | Temperature compensation voltage output circuit in variable power source and method thereof |
CN103427774A (en) * | 2012-05-24 | 2013-12-04 | 意法半导体研发(深圳)有限公司 | Operational transconductance amplifier with enhanced current sinking capacity |
JP2014048698A (en) * | 2012-08-29 | 2014-03-17 | Rohm Co Ltd | Leak current absorption circuit, voltage generating circuit, power source device |
CN104571243A (en) * | 2013-10-22 | 2015-04-29 | 精工电子有限公司 | Voltage regulator |
-
2003
- 2003-06-20 JP JP2003175732A patent/JP2005011133A/en not_active Withdrawn
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007219861A (en) * | 2006-02-16 | 2007-08-30 | Ricoh Co Ltd | Voltage regulator |
JP2010211721A (en) * | 2009-03-12 | 2010-09-24 | Rohm Co Ltd | Regulator circuit |
TWI449326B (en) * | 2010-02-25 | 2014-08-11 | Sharp Kk | Bias circuit, LNA, LNB, communication receiver, communication transmitter and sensing system |
JP2011176760A (en) * | 2010-02-25 | 2011-09-08 | Sharp Corp | Bias circuit, lna, lnb, receiver for communication, transmitter for communication, and sensor system |
CN102771047A (en) * | 2010-02-25 | 2012-11-07 | 夏普株式会社 | Bias circuit, LNA, LNB, receiver for communication, transmitter for communication, and sensor system |
WO2011104933A1 (en) * | 2010-02-25 | 2011-09-01 | シャープ株式会社 | Bias circuit, lna, lnb, receiver for communication, transmitter for communication, and sensor system |
CN102771047B (en) * | 2010-02-25 | 2014-12-03 | 夏普株式会社 | Bias circuit, LNA, LNB, receiver for communication, transmitter for communication, and sensor system |
EP2648061A1 (en) * | 2012-04-06 | 2013-10-09 | Dialog Semiconductor GmbH | Output transistor leakage compensation for ultra low-power LDO regulator |
KR101332102B1 (en) | 2012-05-14 | 2013-11-21 | 삼성전기주식회사 | Temperature compensation voltage output circuit in variable power source and method thereof |
US8907653B2 (en) | 2012-05-14 | 2014-12-09 | Samsung Electro-Mechanics Co., Ltd. | Circuit of outputting temperature compensation power voltage from variable power and method thereof |
CN103427774A (en) * | 2012-05-24 | 2013-12-04 | 意法半导体研发(深圳)有限公司 | Operational transconductance amplifier with enhanced current sinking capacity |
JP2014048698A (en) * | 2012-08-29 | 2014-03-17 | Rohm Co Ltd | Leak current absorption circuit, voltage generating circuit, power source device |
CN104571243A (en) * | 2013-10-22 | 2015-04-29 | 精工电子有限公司 | Voltage regulator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10481625B2 (en) | Voltage regulator | |
US7196504B2 (en) | Constant-voltage circuit, semiconductor device using the same, and constant-voltage outputting method | |
US9600006B2 (en) | Short activation time voltage regulator | |
US8665020B2 (en) | Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same | |
US7944194B2 (en) | Reference current generator circuit for low-voltage applications | |
US7821324B2 (en) | Reference current generating circuit using on-chip constant resistor | |
US20130033247A1 (en) | Voltage regulator | |
KR101018950B1 (en) | Constant voltage outputting circuit | |
US20080284501A1 (en) | Reference bias circuit for compensating for process variation | |
US20080191673A1 (en) | Series regulator circuit | |
JP2008217203A (en) | Regulator circuit | |
JP6884472B2 (en) | Voltage regulator | |
US7956588B2 (en) | Voltage regulator | |
TWI448868B (en) | Voltage regulator | |
JP2005011133A (en) | Voltage regulator | |
US7420414B2 (en) | Amplifier, and step-down regulator and operational amplifier using the amplifier | |
JP2009289048A (en) | Voltage regulator | |
JP2005316788A (en) | Power supply circuit | |
US8138742B2 (en) | Semiconductor circuits capable of mitigating unwanted effects caused by input signal variations | |
US11171612B2 (en) | Gain modulation circuit | |
US10700647B2 (en) | Source follower | |
JP2014164702A (en) | Voltage regulator | |
JP6079184B2 (en) | Regulator circuit | |
JP5203809B2 (en) | Current mirror circuit | |
JP2008306562A (en) | Operation amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050926 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080707 |