JP2004326564A

JP2004326564A - Nonvolatile semiconductor memory device

Info

Publication number: JP2004326564A
Application number: JP2003122051A
Authority: JP
Inventors: Manabu Kawabata; 学川端; Tsuneo Uenishi; 恒雄上西
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-04-25
Filing date: 2003-04-25
Publication date: 2004-11-18

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nonvolatile semiconductor memory device to prevent unintended system control from being executed according to wrong system control information when any unexpected accident and so on causes a bit error in the system control information stored in the nonvolatile semiconductor memory device. <P>SOLUTION: System control information A is stored in a first storage region 111. System control information B is created by performing predetermined transformation process to the system control information A and stored in a second storage region 112. When this device is switched on, the system control information A and B stored in the nonvolatile memory device 11 are read, and the read and decoded system control information B and the system control information A are compared. When they are verified to be the same information, a system control permission signal 161 is outputted and system control is executed based on the system control information A. When they are verified to be different information, an error signal 162 is outputted and the device is not permitted to work. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、不揮発性半導体メモリ装置に関し、特に、不揮発性半導体メモリシステムの制御情報等の重要な情報のエラー検出を実現し、信頼性の向上を期するための技術に関する。
【０００２】
【従来の技術】
従来の冗長救済や内部電圧補正可能な不揮発性半導体メモリ装置について、以下に説明する。
図５は、従来の不揮発性半導体メモリ装置の構成を示すブロック図である。
【０００３】
図５において、５１はフラッシュＥＥＰＲＯＭからなり冗長救済用の冗長ブロックを含む不揮発性半導体メモリ、５２はメモリ制御部、５３は変数レジスタ、５４はデコーダ、５５はメモリ用電源ユニット、５１１は不揮発性半導体メモリ５１の冗長情報や、不揮発性半導体メモリ装置の内部電圧補正情報等を含むシステム制御情報であり、不揮発性半導体メモリ５１に記憶されている。
【０００４】
以上のように構成された不揮発性半導体メモリ装置の動作について説明する。不揮発性半導体メモリ装置に電源が投入されると、メモリ制御部５２の命令に従って不揮発性半導体メモリ５１から変数レジスタ５３にシステム制御情報５１１が転送される。デコーダ５４では、変数レジスタ５３に格納されているシステム制御情報５１１の内容に従って不揮発性半導体メモリ５１の選択先ブロックを切り替えることで冗長置換を行う。また、メモリ用電源ユニット５５では、変数レジスタ５３に格納されているシステム制御情報５１１の内容に従って不揮発性半導体メモリ装置の内部電圧補正を行う。
【０００５】
【特許文献１】
特開２００１−２９７０３８号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、不測の事故等により不揮発性半導体メモリ５１に記憶しているシステム制御情報５１１にビットエラーが発生した場合、電源投入時に誤ったシステム制御情報５１１が変数レジスタ５３に転送され、デコーダ５４およびメモリ用電源ユニット５５では、誤ったシステム制御情報５１１に従って意図しない冗長置換や、内部電圧補正が実行されてしまうため、結果として不揮発性半導体メモリ装置が誤動作してしまう恐れがあった。
【０００７】
また、上記従来の構成では、不揮発性半導体メモリ５１に記憶しているシステム制御情報５１１が、正常に読み出し可能な場合と、誤読み出しをする場合との境界付近でビットエラーを発生するような状態、すなわちエラービットの変動が中途半端で不安定な状態のとき、電源投入時に正しいシステム制御情報５１１が変数レジスタ５３に転送され、正しく冗長置換や内部電圧補正が実行されることもあれば、電源投入時に誤ったシステム制御情報５１１が変数レジスタ５３に転送され、誤った冗長置換や内部電圧補正が実行されることもあるため、結果として不揮発性半導体メモリ装置が不安定な動作をしてしまう恐れがあった。
【０００８】
本発明は、上記問題点を解消するためになされたものであり、不揮発性半導体メモリ装置のシステム制御情報等の重要な情報のエラー検出を行い、信頼性を向上させることのできる不揮発性半導体メモリ装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１にかかる不揮発性半導体メモリ装置は、予め所定の記憶領域に不揮発的に記憶されたシステム制御情報に基づいてシステム制御を行う不揮発性半導体メモリ装置において、第１のシステム制御情報を格納する第１の記憶領域と、所定の変換処理を施した前記第１のシステム制御情報を第２のシステム制御情報として格納する第２の記憶領域とを有する不揮発性半導体メモリと、当該装置の電源投入時に、前記第１の記憶領域に格納された前記第１のシステム制御情報と、前記第２の記憶領域に格納された前記第２のシステム制御情報とを各々読み出し、一時的に格納する複数のデータバッファと、前記データバッファに格納された前記第２のシステム制御情報を、前記所定の変換処理と逆の処理であるデコード処理を行なうデコーダと、前記第１のシステム制御情報と、前記第２のシステム制御情報が前記デコーダによりデコード処理された結果とを比較し、不一致のときはエラー信号を外部に出力するエラー検知手段とを具備することを特徴とするものである。
【００１０】
これにより、不測の事故等により、前記第１のシステム制御情報、あるいは前記第２のシステム制御情報のいずれかにビットエラーが発生したことを簡単に検知することができ、その結果、誤ったシステム制御情報に従って意図しない冗長置換や、内部電圧補正が実行されてしまう、というような不揮発性半導体メモリ装置の誤動作を防止することができる。
【００１１】
また、本発明の請求項２にかかる不揮発性半導体メモリ装置は、予め所定の記憶領域に不揮発的に記憶されたシステム制御情報に基づいてシステム制御を行う不揮発性半導体メモリ装置において、第１のシステム制御情報を格納する第１の記憶領域と、前記第１のシステム制御情報の反転データを第２のシステム制御情報として格納する第２の記憶領域とを有する不揮発性半導体メモリと、当該装置の電源投入時に、前記第１の記憶領域に格納された前記第１のシステム制御情報と、前記第２の記憶領域に格納された前記第２のシステム制御情報とを各々読み出し、一時的に格納する複数のデータバッファと、前記データバッファに格納された第２のシステム制御情報が、前記第１のシステム制御情報の反転データであるか否かを判定し、反転データでないときはエラー信号を外部に出力するエラー検知手段とを具備することを特徴とするものである。
【００１２】
これにより、不測の事故等により、前記第１のシステム制御情報、あるいは前記第２のシステム制御情報のいずれかにビットエラーが発生したことを簡単に検知することができ、その結果、誤ったシステム制御情報に従って意図しない冗長置換や、内部電圧補正が実行されてしまう、というような不揮発性半導体メモリ装置の誤動作を防止することができる。
【００１３】
また、本発明の請求項３にかかる不揮発性半導体メモリ装置は、請求項１または請求項２に記載の不揮発性半導体メモリ装置において、前記エラー検知手段によりエラー信号が出力された際、前記不揮発性半導体メモリの未使用領域である第３の記憶領域に対して、ビットエラー検出情報を書き込む書き込み制御手段と、当該装置の電源投入時に、前記第３の記憶領域に格納されているデータを読み出し、該読み出されたデータが前記ビットエラー検出情報であるときは、エラー信号を外部に出力する第２のエラー検知手段とを具備することを特徴とするものである。
【００１４】
これにより、ビットエラー検出情報により、当該システム制御情報が過去に一度でもビットエラーが発生したシステム制御情報であるかを認知することができるため、当該装置の誤動作をより一層防止し、不揮発性半導体メモリに格納されているシステム制御情報の信頼性の向上を実現することができる。
【００１５】
また、本発明の請求項４にかかる不揮発性半導体メモリ装置は、請求項１または請求項２に記載の不揮発性半導体メモリ装置において、前記エラー検知手段によりエラー信号が出力された際、前記不揮発性半導体メモリの複数の記憶領域に格納されている複数のシステム制御情報の内、所定のシステム制御情報を格納している記憶領域に対してビットエラー検出情報を書き込む書き込み制御手段を備え、前記エラー検知手段は、前記書き込み制御手段により前記所定のシステム制御情報を格納している記憶領域に前記ビットエラー検出情報が書き込まれた後は、常にエラー信号を出力することを特徴とするものである。
【００１６】
これにより、より簡単、かつ小規模な回路構成でビットエラーの発生履歴を認知することができ、不揮発性半導体メモリに格納されているシステム制御情報の信頼性をより向上させることができる。
【００１７】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１にかかる不揮発性半導体メモリ装置について、図面を参照しながら説明する。
図１は、本実施の形態１による不揮発性半導体メモリ装置の構成を示すブロック図である。
【００１８】
図１において、１１はフラッシュＥＥＰＲＯＭからなる不揮発性半導体メモリ、１２は制御回路、１３はデータバッファＡ、１４はデータバッファＢ、１５はデコーダ、１６は比較器である。
【００１９】
また、１１１は第１のシステム制御情報（システム制御情報Ａ）を格納する第１の記憶領域、１１２は所定の変換処理を施した第１のシステム制御情報を第２のシステム制御情報（システム制御情報Ｂ）として格納する第２の記憶領域である。
【００２０】
また、１２１は制御回路１２から不揮発性半導体メモリ１１に出力されるシステム制御情報転送命令、１６１はシステム制御情報Ａに基づき冗長置換や内部電圧補正等の不揮発性半導体メモリ装置のシステム制御の実行を許可するシステム制御許可信号、１６２はシステム制御情報Ａ、あるいはシステム制御情報Ｂのいずれかでビットエラーを発生していることを本不揮発性半導体メモリ装置の外部に通知するエラー信号である。
【００２１】
次に、動作について説明する。
不揮発性半導体メモリ装置に電源が投入されると、制御回路１２から不揮発性半導体メモリ１１に対してシステム制御情報転送命令１２１が出力される。そして、不揮発性半導体メモリ１１の第１の記憶領域１１１に格納されているシステム制御情報Ａ、および第２の記憶領域１１２に格納されているシステム制御情報ＢがデータバッファＡ１３およびデータバッファＢ１４に各々転送され、データバッファＡ１３にはシステム制御情報Ａが一時格納され、データバッファＢ１４にはシステム制御情報Ｂが一時格納される。
【００２２】
データバッファＢ１４に一時格納されたシステム制御情報Ｂは、デコーダ１５に転送され、デコーダ１５により所定の変換を施す前の状態にデコードされ、比較器１６に入力され、データバッファＡ１３に一時格納されたシステム制御情報Ａも、デコーダ１５によりデコードされたシステム制御情報Ｂと同じタイミングで比較器１６に入力される。比較器１６では、入力されたシステム制御情報Ａとデコードされたシステム制御情報Ｂが同一の情報であるか否かを比較する。
【００２３】
比較の結果、同一の情報であると判断した場合にはシステム制御許可信号１６１を出力し、システム制御情報Ａに基づいて不揮発性半導体メモリ装置のシステム制御を実行する。
【００２４】
また、同一の情報ではないと判断した場合にはエラー信号１６２を出力し、本不揮発性半導体メモリ装置の外部の制御回路、あるいはソフトウェア制御により、該不揮発性半導体メモリ装置の動作を禁止する。
【００２５】
このような実施の形態１による不揮発性半導体メモリ装置では、システム制御情報Ａ、および該システム制御情報Ａに所定の変換処理を施したシステム制御情報Ｂを不揮発性半導体メモリ１１に記憶しておき、当該装置の電源投入時に、不揮発性半導体メモリ１１に記憶されているシステム制御情報Ａとシステム制御情報Ｂを読み出し、該読み出したシステム制御情報Ｂをデコード処理した結果がシステム制御情報Ａと一致するかどうかを比較し、一致しなければエラー信号１６２を出力して当該装置の動作を禁止するようにしたので、システム制御情報Ａの信頼性向上を実現するとともに、ビットエラー発生による不揮発性半導体メモリ装置の誤動作を防止することができる。
【００２６】
（実施の形態２）
以下、本発明の実施の形態２にかかる不揮発性半導体メモリ装置について図面を参照しながら説明する。
図２は、本実施の形態２による不揮発性半導体メモリ装置の構成を示すブロック図である。
【００２７】
図２において、２１はフラッシュＥＥＰＲＯＭからなる不揮発性半導体メモリ、２２は制御回路、２３はデータバッファＡ、２４はデータバッファＢ、２５は比較器である。
【００２８】
また、２１１は第１のシステム制御情報（システム制御情報Ａ）を格納する第１の記憶領域、２１２は第１のシステム制御情報の反転データを第２のシステム制御情報（システム制御情報Ｂ）として格納する第２の記憶領域である。
【００２９】
また、２２１は制御回路２２から不揮発性半導体メモリ２１に出力されるシステム制御情報転送命令、２５１はシステム制御情報Ａに基づき冗長置換や内部電圧補正等の不揮発性半導体メモリ装置のシステム制御の実行を許可するシステム制御許可信号、２５２はシステム制御情報Ａ、あるいはシステム制御情報Ｂのいずれかでビットエラーを発生していることを本不揮発性半導体メモリ装置の外部に通知するエラー信号である。
【００３０】
以上のように構成された不揮発性半導体メモリ装置の動作について説明する。
不揮発性半導体メモリ装置に電源が投入されると、制御回路２２から不揮発性半導体メモリ２１に対してシステム制御情報転送命令２２１が出力される。そして、不揮発性半導体メモリ２１の第１の記憶領域２１１に格納されているシステム制御情報Ａ、および第２の記憶領域２１２に格納されているシステム制御情報ＢがデータバッファＡ２３およびデータバッファＢ２４に各々転送され、データバッファＡ２３にはシステム制御情報Ａが一時格納され、データバッファＢ２４にはシステム制御情報Ｂが一時格納される。
【００３１】
データバッファＡ２３に一時格納されたシステム制御情報ＡとデータバッファＢ２４に一時格納されたシステム制御情報Ｂは、同じタイミングで比較器２５に入力される。比較器２５では、入力されたシステム制御情報Ａとシステム制御情報Ｂの排他的論理和をとることにより、システム制御情報Ｂがシステム制御情報Ａの反転データであるか否かを比較する。
【００３２】
比較の結果、システム制御情報Ｂがシステム制御情報Ａの反転データであると判断した場合にはシステム制御許可信号２５１を出力し、システム制御情報Ａに基づいて不揮発性半導体メモリ装置のシステム制御を実行する。
【００３３】
また、システム制御情報Ｂがシステム制御情報Ａの反転データではないと判断した場合にはエラー信号２５２を出力し、本不揮発性半導体メモリ装置の外部の制御回路、あるいはソフトウェア制御により、該不揮発性半導体メモリ装置の動作を禁止する。
【００３４】
このような実施の形態２による不揮発性半導体メモリ装置では、システム制御情報Ａ、および該システム制御情報Ａの反転データであるシステム制御情報Ｂを不揮発性半導体メモリ２１に記憶しておき、当該装置の電源投入時に、不揮発性半導体メモリ２１に記憶されているシステム制御情報Ａとシステム制御情報Ｂを読み出し、該読み出したシステム制御情報Ｂがシステム制御情報Ａを反転させたものであるかどうかを比較し、反転データでなければエラー信号２５２を出力して当該装置の動作を禁止するようにしたので、システム制御情報Ａの信頼性向上を実現するとともに、ビットエラー発生による不揮発性半導体メモリ装置の誤動作を防止することができる。また、重要なシステム制御情報を異なる複数のデータに変換して複数の記憶領域に記憶させる際、異なる複数のデータをシステム制御情報とシステム制御情報の反転データとの２種類のデータとすることで、前記実施の形態１で示すような異なるデータ同士の内容を比較するためのデコーダが不要となり、より簡単かつ小規模な回路構成でビットエラーを検出することができる。
【００３５】
（実施の形態３）
以下、本実施の形態３にかかる不揮発性半導体メモリ装置について図面を参照しながら説明する。
図３は、本実施の形態３による不揮発性半導体メモリ装置の構成を示すブロック図である。
【００３６】
図３において、３１はフラッシュＥＥＰＲＯＭからなる不揮発性半導体メモリ、３２は制御回路、３３はデータバッファＡ、３４はデータバッファＢ、３５はデータバッファＣ、３６は比較器、３７は判定回路である。
【００３７】
また、３１１は第１のシステム制御情報（システム制御情報Ａ）を格納する第１の記憶領域、３１２は第１のシステム制御情報の反転データを第２のシステム制御情報（システム制御情報Ｂ）として格納する第２の記憶領域、３１３は不揮発性半導体メモリ３１のビットエラー発生履歴を示すビットエラー検出情報が書き込まれる第３の記憶領域である。
【００３８】
また、３２１は制御回路３２から不揮発性半導体メモリ３１に出力されるビットエラー検出情報転送命令、３２２は制御回路３２から不揮発性半導体メモリ３１に出力されるシステム制御情報転送命令、３２３は制御回路３２から不揮発性半導体メモリ３１に出力されるビットエラー検出情報書込み命令、３６１はシステム制御情報Ａに基づき冗長置換や内部電圧補正等の不揮発性半導体メモリ装置のシステム制御の実行を許可するシステム制御許可信号、３６２はシステム制御情報Ａ、あるいはシステム制御情報Ｂのいずれかでビットエラーが発生していることを本不揮発性半導体メモリ装置の外部および制御回路３２に通知するエラー信号、３７１は判定回路３７から制御回路３２に出力されるシステム制御情報転送許可信号、３７２はシステム制御情報Ａ、あるいはシステム制御情報Ｂのいずれかで過去にビットエラーを発生していることを本不揮発性半導体メモリ装置の外部に通知するエラー信号である。
【００３９】
次に、動作を説明する。
不揮発性半導体メモリ装置に電源が投入されると、制御回路３２から不揮発性半導体メモリ３１に対してビットエラー検出情報転送命令３２１が出力される。そして、不揮発性半導体メモリ３１の第３の記憶領域３１３に記憶されているビットエラー検出情報がデータバッファＣ３５に転送され、データバッファＣ３５にはビットエラー検出情報が一時格納される。
【００４０】
データバッファＣ３５に一時格納されたビットエラー検出情報は、続いて判定回路３７に入力される。判定回路３７では、入力されたビットエラー検出情報の内容が、不揮発性半導体メモリ３１において過去にビットエラーを発生していないことを示す内容である場合にはシステム制御情報転送許可信号３７１を出力し、不揮発性半導体メモリ３１において過去にビットエラーを発生していることを示す内容である場合にはエラー信号３７２を出力する。このエラー信号３７２が出力されたときは、本不揮発性半導体メモリ装置の外部の制御回路、あるいはソフトウェア制御により、該不揮発性半導体メモリ装置の動作を禁止する。なお、ビットエラー検出情報の初期状態は過去にビットエラーを発生していないことを示す内容である。
【００４１】
判定回路３７から制御回路３２にシステム制御情報転送許可信号３７１が入力されると、制御回路３２から不揮発性半導体メモリ３１に対してシステム制御情報転送命令３２２が出力される。そして、不揮発性半導体メモリ３１の第１の記憶領域３１１に格納されているシステム制御情報Ａ、および第２の記憶領域３１２に格納されているシステム制御情報Ｂが、データバッファＡ３３およびデータバッファＢ３４に各々転送され、データバッファＡ３３にはシステム制御情報Ａが一時格納され、データバッファＢ３４にはシステム制御情報Ｂが一時格納される。
【００４２】
データバッファＡ３３に一時格納されたシステム制御情報ＡとデータバッファＢ３４に一時格納されたシステム制御情報Ｂは同じタイミングで比較器３６に入力される。比較器３６では、入力されたシステム制御情報Ａとシステム制御情報Ｂの排他的論理和をとることにより、システム制御情報Ｂがシステム制御情報Ａの反転データであるか否かを比較する。
【００４３】
上記比較の結果、システム制御情報Ｂがシステム制御情報Ａの反転データであると判断した場合にはシステム制御許可信号３６１を出力し、システム制御情報Ａに基づいて不揮発性半導体メモリ装置のシステム制御を実行する。
【００４４】
一方、システム制御情報Ｂがシステム制御情報Ａの反転データではないと判断した場合には不揮発性半導体メモリ装置外部および制御回路３２にエラー信号３６２を出力し、本不揮発性半導体メモリ装置の外部の制御回路、あるいはソフトウェア制御により、該不揮発性半導体メモリ装置の動作を禁止するとともに、制御回路３２から不揮発性半導体メモリ３１に対してビットエラー検出情報書込み命令３２３を出力し、不揮発性半導体メモリ３１に格納されているビットエラー検出情報を、過去にビットエラーを発生していることを示すデータに書き換える。
【００４５】
このような実施の形態３による不揮発性半導体メモリ装置では、システム制御情報Ａ、および該システム制御情報Ａの反転データであるシステム制御情報Ｂを不揮発性半導体メモリ３１に記憶しておき、当該装置の電源投入時に、不揮発性半導体メモリ３１に記憶されているシステム制御情報Ａとシステム制御情報Ｂを読み出し、該読み出したシステム制御情報Ｂがシステム制御情報Ａを反転させたものであるかどうかを比較し、反転データでなければエラー信号３６２を出力して当該装置の動作を禁止するようにしたので、システム制御情報Ａの信頼性向上を実現するとともに、ビットエラー発生による不揮発性半導体メモリ装置の誤動作を防止することができる。
【００４６】
また、本実施の形態３による不揮発性半導体メモリ装置では、比較器３６によりエラー信号が出力された際、不揮発性半導体メモリ３１の未使用領域である第３の記憶領域３１３にビットエラー検出情報を書き込み、該ビットエラー検出情報が書き込まれた後は常にエラー信号３７２を出力し、当該装置の動作を禁止するようにしたので、フラッシュＥＥＰＲＯＭで不揮発的に記憶しているシステム制御情報が、正常に読み出し可能な場合と誤読み出しをする場合との境界付近でビットエラーを発生するような状態、すなわちエラービットの変動が中途半端で不安定な状態であっても、システム制御情報において過去に一度でもビットエラーが発生した場合は、システム制御情報を格納している記憶領域とは独立した記憶領域に書き込まれたビットエラー検出情報によりビットエラーの発生履歴を認知して、不揮発性半導体メモリの動作を禁止することができるため、より一層不揮発性半導体メモリのシステム制御情報の信頼性の向上を実現することができる。
【００４７】
なお、本実施の形態３では、システム制御情報Ｂをシステム制御情報Ａの反転データとし、かつ比較器３６ではシステム制御情報Ｂがシステム制御情報Ａの反転データであるか否かを比較する構成として説明したが、前記実施の形態１に示すようにシステム制御情報Ａに所定の変換を施したものをシステム制御情報Ｂとし、かつデータバッファＢ３４と比較器３６の間にシステム制御情報Ｂを所定の変換を施す前の情報にデコードするデコーダを追加し、比較器３６ではシステム制御情報Ａとデコード後のシステム制御情報Ｂが同一の情報であるか否かを比較する構成でも構わない。
【００４８】
（実施の形態４）
以下、本発明の実施の形態４にかかる不揮発性半導体メモリ装置について図面を参照しながら説明する。
図４は、本実施の形態４による不揮発性半導体メモリ装置の構成を示すブロック図である。
【００４９】
図４において、４１はフラッシュＥＥＰＲＯＭからなる不揮発性半導体メモリ、４２は制御回路、４３はデータバッファＡ、４４はデータバッファＢ、４５は比較器である。
【００５０】
また、４１１は第１のシステム制御情報（システム制御情報Ａ）を格納する第１の記憶領域、４１２は第１のシステム制御情報の反転データを第２のシステム制御情報（システム制御情報Ｂ）として格納する第２の記憶領域であり、４１１ａは第１の記憶領域４１１に書き込まれるビットエラー検出情報である。
【００５１】
また、４２１は制御回路４２から不揮発性半導体メモリ４１に出力されるシステム制御情報転送命令、４２２は制御回路４２から不揮発性半導体メモリ４１に出力されるビットエラー検出情報書込み命令、４５１はシステム制御情報Ａに基づき冗長置換や内部電圧補正等の不揮発性半導体メモリ装置のシステム制御の実行を許可するシステム制御許可信号、４５２はシステム制御情報Ａ、あるいはシステム制御情報Ｂのいずれかでビットエラーを発生していることを本不揮発性半導体メモリ装置の外部および制御回路４２に通知するエラー信号である。
【００５２】
次に、動作を説明する。
不揮発性半導体メモリ装置に電源が投入されると、制御回路４２から不揮発性半導体メモリ４１に対してシステム制御情報転送命令４２１が出力される。そして、不揮発性半導体メモリ４１の第１の記憶領域４１１に格納されているシステム制御情報Ａ、および第２の記憶領域４１２に格納されているシステム制御情報ＢがデータバッファＡ４３およびデータバッファＢ４４に各々転送され、データバッファＡ４３にはシステム制御情報Ａが一時格納され、データバッファＢ４４にはシステム制御情報Ｂが一時格納される。
【００５３】
データバッファＡ４３に一時格納されたシステム制御情報ＡとデータバッファＢ４４に一時格納されたシステム制御情報Ｂは同じタイミングで比較器４５に入力される。比較器４５では、入力されたシステム制御情報Ａとシステム制御情報Ｂの排他的論理和をとることにより、システム制御情報Ｂがシステム制御情報Ａの反転データであるか否かを比較する。
【００５４】
比較の結果、システム制御情報Ｂがシステム制御情報Ａの反転データであると判断された場合、システム制御許可信号４５１を出力し、システム制御情報Ａに基づいて不揮発性半導体メモリ装置のシステム制御を実行する。
【００５５】
また、システム制御情報Ｂがシステム制御情報Ａの反転データではないと判断された場合、不揮発性半導体メモリ装置外部および制御回路４２にエラー信号４５２を出力し、不揮発性半導体メモリ装置外部の制御回路やソフトウェア制御により不揮発性半導体メモリ装置の動作を禁止するとともに、制御回路４２から不揮発性半導体メモリ４１に対してビットエラー検出情報書込み命令４２２を出力し、不揮発性半導体メモリ４１の第１の記憶領域４１１に格納されているシステム制御情報Ａの一部、あるいは全てにビットエラー検出情報４１１ａを書き込む。なお、ビットエラー検出情報４１１ａは、通常のシステム制御情報Ａでは使用しないデータで構成されており、システム制御情報Ａにビットエラー検出情報４１１ａを書き込むことで、システム制御情報Ａの内容が書き換えられてしまうため、以降比較器４５は常にエラー信号４５２を出力する。
【００５６】
このような実施の形態４による不揮発性半導体メモリ装置では、システム制御情報Ａ、および該システム制御情報Ａの反転データであるシステム制御情報Ｂを不揮発性半導体メモリ４１に記憶しておき、当該装置の電源投入時に、不揮発性半導体メモリ４１に記憶されているシステム制御情報Ａとシステム制御情報Ｂを読み出し、該読み出したシステム制御情報Ｂがシステム制御情報Ａを反転させたものであるかどうかを比較し、反転データでなければエラー信号４５２を出力して当該装置の動作を禁止するようにしたので、システム制御情報Ａの信頼性向上を実現するとともに、ビットエラー発生による不揮発性半導体メモリ装置の誤動作を防止する。
【００５７】
また、本実施の形態４による不揮発性半導体メモリ装置では、システム制御情報の過去のビットエラー発生履歴を示すビットエラー検出情報を、システム制御情報を格納している記憶領域とは独立した記憶領域に書き込むのではなく、システム制御情報を格納している複数の記憶領域の一部の領域に対してビットエラー検出情報を書き込むようにしたので、電源投入時、前記実施の形態３に示すように、始めにエラー検出情報を確認するといった特別なパワーオンシーケンスが不要となり、より簡単かつ小規模な回路構成でビットエラーの発生履歴を認知し、不揮発性半導体メモリのシステム制御情報の信頼性の向上を実現することができる。
【００５８】
なお、ここではシステム制御情報Ｂをシステム制御情報Ａの反転データとし、かつ比較器４５ではシステム制御情報Ｂがシステム制御情報Ａの反転データであるか否かを比較する構成として説明したが、前記実施の形態１に示すようにシステム制御情報Ａに所定の変換を施したものをシステム制御情報Ｂとし、かつデータバッファＢ４４と比較器４５の間にシステム制御情報Ｂを所定の変換を施す前の情報にデコードするデコーダを追加し、比較器４５ではシステム制御情報Ａとデコード後のシステム制御情報Ｂが同一の情報であるか否かを比較する構成でも構わない。
【００５９】
【発明の効果】
以上のように、本発明の請求項１にかかる不揮発性半導体メモリ装置によれば、予め所定の記憶領域に不揮発的に記憶されたシステム制御情報に基づいてシステム制御を行う不揮発性半導体メモリ装置において、第１のシステム制御情報を格納する第１の記憶領域と、所定の変換処理を施した前記第１のシステム制御情報を第２のシステム制御情報として格納する第２の記憶領域とを有する不揮発性半導体メモリと、当該装置の電源投入時に、前記第１の記憶領域に格納された前記第１のシステム制御情報と、前記第２の記憶領域に格納された前記第２のシステム制御情報とを各々読み出し、一時的に格納する複数のデータバッファと、前記データバッファに格納された前記第２のシステム制御情報を、前記所定の変換処理と逆の処理であるデコード処理を行なうデコーダと、前記第１のシステム制御情報と、前記第２のシステム制御情報が前記デコーダによりデコード処理された結果とを比較し、不一致のときはエラー信号を外部に出力するエラー検知手段とを具備することより、不測の事故等により、前記第１のシステム制御情報、あるいは前記第２のシステム制御情報のいずれかにビットエラーが発生したことを簡単に検知することができ、その結果、誤ったシステム制御情報に従って意図しない冗長置換や、内部電圧補正が実行されてしまう、というような不揮発性半導体メモリ装置の誤動作を防止することができる。
【００６０】
また、本発明の請求項２にかかる不揮発性半導体メモリ装置によれば、予め所定の記憶領域に不揮発的に記憶されたシステム制御情報に基づいてシステム制御を行う不揮発性半導体メモリ装置において、第１のシステム制御情報を格納する第１の記憶領域と、前記第１のシステム制御情報の反転データを第２のシステム制御情報として格納する第２の記憶領域とを有する不揮発性半導体メモリと、当該装置の電源投入時に、前記第１の記憶領域に格納された前記第１のシステム制御情報と、前記第２の記憶領域に格納された前記第２のシステム制御情報とを各々読み出し、一時的に格納する複数のデータバッファと、前記データバッファに格納された第２のシステム制御情報が、前記第１のシステム制御情報の反転データであるか否かを判定し、反転データでないときはエラー信号を外部に出力するエラー検知手段とを具備することより、不測の事故等により、前記第１のシステム制御情報、あるいは前記第２のシステム制御情報のいずれかにビットエラーが発生したことを簡単に検知することができ、その結果、誤ったシステム制御情報に従って意図しない冗長置換や、内部電圧補正が実行されてしまう、というような不揮発性半導体メモリ装置の誤動作を防止することができる。
【００６１】
また、本発明の請求項３にかかる不揮発性半導体メモリ装置によれば、請求項１または請求項２に記載の不揮発性半導体メモリ装置において、前記エラー検知手段によりエラー信号が出力された際、前記不揮発性半導体メモリの未使用領域である第３の記憶領域に対して、ビットエラー検出情報を書き込む書き込み制御手段と、当該装置の電源投入時に、前記第３の記憶領域に格納されているデータを読み出し、該読み出されたデータが前記ビットエラー検出情報であるときは、エラー信号を外部に出力する第２のエラー検知手段とを具備することより、ビットエラー検出情報により、当該システム制御情報が過去に一度でもビットエラーが発生したシステム制御情報であるかを認知することができるため、当該装置の誤動作をより一層防止し、不揮発性半導体メモリに格納されているシステム制御情報の信頼性の向上を実現することができる。
【００６２】
また、本発明の請求項４にかかる不揮発性半導体メモリ装置は、請求項１または請求項２に記載の不揮発性半導体メモリ装置において、前記エラー検知手段によりエラー信号が出力された際、前記不揮発性半導体メモリの複数の記憶領域に格納されている複数のシステム制御情報の内、所定のシステム制御情報を格納している記憶領域に対してビットエラー検出情報を書き込む書き込み制御手段を備え、前記エラー検知手段は、前記書き込み制御手段により前記所定のシステム制御情報を格納している記憶領域に前記ビットエラー検出情報が書き込まれた後は、常にエラー信号を出力するようにしたので、より簡単、かつ小規模な回路構成でビットエラーの発生履歴を認知することができ、不揮発性半導体メモリに格納されているシステム制御情報の信頼性をより向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における不揮発性半導体メモリ装置の構成を示すブロック図である。
【図２】本発明の実施の形態２における不揮発性半導体メモリ装置の構成を示すブロック図である。
【図３】本発明の実施の形態３における不揮発性半導体メモリ装置の構成を示すブロック図である。
【図４】本発明の実施の形態４における不揮発性半導体メモリ装置の構成を示すブロック図である。
【図５】従来の不揮発性半導体メモリ装置の構成を示すブロック図である。
【符号の説明】
１１不揮発性半導体メモリ（フラッシュＥＥＰＲＯＭ）
１２制御回路
１３データバッファＡ
１４データバッファＢ
１５デコーダ
１６比較器
１１１第１の記憶領域
１１２第２の記憶領域
１２１システム制御情報転送命令
１６１システム制御許可信号
１６２エラー信号
２１不揮発性半導体メモリ（フラッシュＥＥＰＲＯＭ）
２２制御回路
２３データバッファＡ
２４データバッファＢ
２５比較器
２１１第１の記憶領域
２１２第２の記憶領域
２２１システム制御情報転送命令
２５１システム制御許可信号
２５２エラー信号
３１不揮発性半導体メモリ（フラッシュＥＥＰＲＯＭ）
３２制御回路
３３データバッファＡ
３４データバッファＢ
３５データバッファＣ
３６比較器
３７判定回路
３１１第１の記憶領域
３１２第２の記憶領域
３１３第３の記憶領域
３２１ビットエラー検出情報転送命令
３２２システム制御情報転送命令
３２３ビットエラー検出情報書込み命令
３６１システム制御許可信号
３６２エラー信号
３７１システム制御情報転送許可信号
３７２エラー信号
４１不揮発性半導体メモリ（フラッシュＥＥＰＲＯＭ）
４２制御回路
４３データバッファＡ
４４データバッファＢ
４５比較器
４１１第１の記憶領域
４１１ａビットエラー検出情報
４１２第２の記憶領域
４２１システム制御情報転送命令
４２２ビットエラー検出情報書込み命令
４５１システム制御許可信号
４５２エラー信号
５１不揮発性半導体メモリ（フラッシュＥＥＰＲＯＭ）
５２メモリ制御部
５３変数レジスタ
５４デコーダ
５５メモリ用電源ユニット
５１１システム制御情報記憶領域[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a nonvolatile semiconductor memory device, and more particularly to a technique for realizing error detection of important information such as control information of a nonvolatile semiconductor memory system and improving reliability.
[0002]
[Prior art]
A conventional nonvolatile semiconductor memory device capable of redundancy repair and internal voltage correction will be described below.
FIG. 5 is a block diagram showing a configuration of a conventional nonvolatile semiconductor memory device.
[0003]
In FIG. 5, reference numeral 51 denotes a nonvolatile semiconductor memory comprising a flash EEPROM and including a redundancy block for redundancy relief, 52 a memory control unit, 53 a variable register, 54 a decoder, 55 a power supply unit for memory, and 511 a nonvolatile semiconductor memory. This is system control information including redundant information of the memory 51 and internal voltage correction information of the nonvolatile semiconductor memory device, and is stored in the nonvolatile semiconductor memory 51.
[0004]
The operation of the nonvolatile semiconductor memory device configured as described above will be described. When power is applied to the nonvolatile semiconductor memory device, system control information 511 is transferred from the nonvolatile semiconductor memory 51 to the variable register 53 according to a command from the memory control unit 52. The decoder 54 performs redundancy replacement by switching the selected block of the nonvolatile semiconductor memory 51 according to the contents of the system control information 511 stored in the variable register 53. Further, the memory power supply unit 55 corrects the internal voltage of the nonvolatile semiconductor memory device according to the contents of the system control information 511 stored in the variable register 53.
[0005]
[Patent Document 1]
JP 2001-297038 A
[0006]
[Problems to be solved by the invention]
However, in the above-described conventional configuration, when a bit error occurs in the system control information 511 stored in the nonvolatile semiconductor memory 51 due to an unexpected accident or the like, the erroneous system control information 511 is transferred to the variable register 53 when the power is turned on. However, in the decoder 54 and the memory power supply unit 55, unintended redundancy replacement or internal voltage correction is performed in accordance with incorrect system control information 511, and as a result, the nonvolatile semiconductor memory device may malfunction. Was.
[0007]
Further, in the above-described conventional configuration, the system control information 511 stored in the non-volatile semiconductor memory 51 is in a state where a bit error occurs near a boundary between a case where normal reading is possible and a case where reading is erroneous. That is, when the variation of the error bit is halfway and unstable, the correct system control information 511 is transferred to the variable register 53 when the power is turned on, and the redundancy replacement or the internal voltage correction is executed correctly. Incorrect system control information 511 is transferred to the variable register 53 when the power is turned on, and erroneous redundancy replacement or internal voltage correction may be performed. As a result, the nonvolatile semiconductor memory device may operate in an unstable manner. was there.
[0008]
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and a nonvolatile semiconductor memory capable of detecting an error of important information such as system control information of a nonvolatile semiconductor memory device and improving reliability. It is intended to provide a device.
[0009]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, a nonvolatile semiconductor memory device according to claim 1 of the present invention performs a system control based on system control information stored in a nonvolatile manner in a predetermined storage area in advance. , A first storage area for storing first system control information, and a second storage area for storing the first system control information subjected to a predetermined conversion process as second system control information A nonvolatile semiconductor memory, the first system control information stored in the first storage area when the apparatus is powered on, and the second system control information stored in the second storage area. A plurality of data buffers for respectively reading and temporarily storing the data, and processing the second system control information stored in the data buffer by a process reverse to the predetermined conversion process. A decoder that performs a decoding process, compares the first system control information with the result of the second system control information decoded by the decoder, and outputs an error signal to the outside if they do not match. And a detecting means.
[0010]
As a result, it is possible to easily detect that a bit error has occurred in either the first system control information or the second system control information due to an unexpected accident or the like. It is possible to prevent a malfunction of the nonvolatile semiconductor memory device such as an unintended redundancy replacement or an internal voltage correction being executed according to the control information.
[0011]
The nonvolatile semiconductor memory device according to claim 2 of the present invention is a nonvolatile semiconductor memory device that performs system control based on system control information previously stored in a predetermined storage area in a nonvolatile manner. A non-volatile semiconductor memory having a first storage area for storing control information, a second storage area for storing inverted data of the first system control information as second system control information, At the time of insertion, the plurality of the first system control information stored in the first storage area and the second system control information stored in the second storage area are respectively read and temporarily stored. And determining whether the second system control information stored in the data buffer is inverted data of the first system control information. If not data is characterized in that it comprises an error detection means for outputting an error signal to the outside.
[0012]
As a result, it is possible to easily detect that a bit error has occurred in either the first system control information or the second system control information due to an unexpected accident or the like. It is possible to prevent a malfunction of the nonvolatile semiconductor memory device such as an unintended redundancy replacement or an internal voltage correction being executed according to the control information.
[0013]
According to a third aspect of the present invention, in the nonvolatile semiconductor memory device according to the first or second aspect, when the error detection unit outputs an error signal, Writing control means for writing bit error detection information to a third storage area that is an unused area of the semiconductor memory; and reading data stored in the third storage area when the apparatus is powered on; When the read data is the bit error detection information, a second error detection means for outputting an error signal to the outside is provided.
[0014]
Thus, it is possible to recognize from the bit error detection information whether the system control information is the system control information in which a bit error has occurred at least once in the past. The reliability of the system control information stored in the memory can be improved.
[0015]
According to a fourth aspect of the present invention, in the nonvolatile semiconductor memory device according to the first or second aspect, when the error detecting unit outputs an error signal, Writing control means for writing bit error detection information to a storage area storing predetermined system control information among a plurality of system control information stored in a plurality of storage areas of the semiconductor memory; The means is characterized in that after the bit error detection information is written in the storage area storing the predetermined system control information by the write control means, an error signal is always output.
[0016]
As a result, the occurrence history of bit errors can be recognized with a simpler and smaller circuit configuration, and the reliability of the system control information stored in the nonvolatile semiconductor memory can be further improved.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
(Embodiment 1)
Hereinafter, a nonvolatile semiconductor memory device according to a first embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a configuration of the nonvolatile semiconductor memory device according to the first embodiment.
[0018]
In FIG. 1, reference numeral 11 denotes a nonvolatile semiconductor memory composed of a flash EEPROM, 12 denotes a control circuit, 13 denotes a data buffer A, 14 denotes a data buffer B, 15 denotes a decoder, and 16 denotes a comparator.
[0019]
Reference numeral 111 denotes a first storage area for storing first system control information (system control information A), and reference numeral 112 denotes first system control information subjected to a predetermined conversion process to second system control information (system control information A). This is a second storage area for storing information B).
[0020]
Reference numeral 121 denotes a system control information transfer instruction output from the control circuit 12 to the nonvolatile semiconductor memory 11, and reference numeral 161 denotes execution of system control of the nonvolatile semiconductor memory device such as redundancy replacement and internal voltage correction based on the system control information A. A permitted system control signal 162 is an error signal for notifying the outside of the nonvolatile semiconductor memory device that a bit error has occurred in either the system control information A or the system control information B.
[0021]
Next, the operation will be described.
When power is applied to the nonvolatile semiconductor memory device, the control circuit 12 outputs a system control information transfer command 121 to the nonvolatile semiconductor memory 11. Then, the system control information A stored in the first storage area 111 and the system control information B stored in the second storage area 112 of the nonvolatile semiconductor memory 11 are stored in the data buffer A13 and the data buffer B14, respectively. The data buffer A13 temporarily stores the system control information A, and the data buffer B14 temporarily stores the system control information B.
[0022]
The system control information B temporarily stored in the data buffer B14 is transferred to the decoder 15, is decoded by the decoder 15 to a state before performing a predetermined conversion, is input to the comparator 16, and is temporarily stored in the data buffer A13. The system control information A is also input to the comparator 16 at the same timing as the system control information B decoded by the decoder 15. The comparator 16 compares whether the input system control information A and the decoded system control information B are the same information.
[0023]
As a result of the comparison, if it is determined that they are the same information, the system control permission signal 161 is output, and the system control of the nonvolatile semiconductor memory device is executed based on the system control information A.
[0024]
If it is determined that the information is not the same, an error signal 162 is output, and the operation of the nonvolatile semiconductor memory device is prohibited by a control circuit or software control external to the nonvolatile semiconductor memory device.
[0025]
In such a nonvolatile semiconductor memory device according to the first embodiment, the system control information A and the system control information B obtained by performing a predetermined conversion process on the system control information A are stored in the nonvolatile semiconductor memory 11, When the power of the device is turned on, the system control information A and the system control information B stored in the nonvolatile semiconductor memory 11 are read, and whether the result of decoding the read system control information B matches the system control information A In this case, an error signal 162 is output to prohibit the operation of the device, and the reliability of the system control information A is improved. Can be prevented from malfunctioning.
[0026]
(Embodiment 2)
Hereinafter, a nonvolatile semiconductor memory device according to a second embodiment of the present invention will be described with reference to the drawings.
FIG. 2 is a block diagram showing a configuration of the nonvolatile semiconductor memory device according to the second embodiment.
[0027]
In FIG. 2, reference numeral 21 denotes a nonvolatile semiconductor memory formed of a flash EEPROM, 22 denotes a control circuit, 23 denotes a data buffer A, 24 denotes a data buffer B, and 25 denotes a comparator.
[0028]
Reference numeral 211 denotes a first storage area for storing first system control information (system control information A), and 212 denotes inverted data of the first system control information as second system control information (system control information B). This is a second storage area for storing.
[0029]
Reference numeral 221 denotes a system control information transfer command output from the control circuit 22 to the nonvolatile semiconductor memory 21. Reference numeral 251 denotes execution of system control of the nonvolatile semiconductor memory device such as redundancy replacement and internal voltage correction based on the system control information A. A system control permission signal 252 to be permitted is an error signal for notifying the outside of the nonvolatile semiconductor memory device that a bit error has occurred in either the system control information A or the system control information B.
[0030]
The operation of the nonvolatile semiconductor memory device configured as described above will be described.
When power is supplied to the nonvolatile semiconductor memory device, the control circuit 22 outputs a system control information transfer command 221 to the nonvolatile semiconductor memory 21. Then, the system control information A stored in the first storage area 211 and the system control information B stored in the second storage area 212 of the nonvolatile semiconductor memory 21 are stored in the data buffer A23 and the data buffer B24, respectively. The data buffer A23 temporarily stores the system control information A, and the data buffer B24 temporarily stores the system control information B.
[0031]
The system control information A temporarily stored in the data buffer A23 and the system control information B temporarily stored in the data buffer B24 are input to the comparator 25 at the same timing. The comparator 25 performs an exclusive OR operation on the input system control information A and the system control information B to compare whether or not the system control information B is inverted data of the system control information A.
[0032]
As a result of the comparison, when it is determined that the system control information B is inverted data of the system control information A, the system control permission signal 251 is output, and the system control of the nonvolatile semiconductor memory device is executed based on the system control information A. I do.
[0033]
If it is determined that the system control information B is not the inverted data of the system control information A, an error signal 252 is output, and the nonvolatile semiconductor memory device is controlled by a control circuit external to the nonvolatile semiconductor memory device or by software control. Inhibit the operation of the memory device.
[0034]
In such a nonvolatile semiconductor memory device according to the second embodiment, system control information A and system control information B which is inverted data of the system control information A are stored in the nonvolatile semiconductor memory 21, and When the power is turned on, the system control information A and the system control information B stored in the nonvolatile semiconductor memory 21 are read, and it is compared whether the read system control information B is obtained by inverting the system control information A. If the data is not inverted data, the error signal 252 is output to prohibit the operation of the device, thereby improving the reliability of the system control information A and preventing the malfunction of the nonvolatile semiconductor memory device due to the occurrence of a bit error. Can be prevented. When converting important system control information into a plurality of different data and storing them in a plurality of storage areas, the plurality of different data are converted into two types of data, that is, system control information and inverted data of the system control information. A decoder for comparing the contents of different data as shown in the first embodiment is not required, and a bit error can be detected with a simpler and smaller circuit configuration.
[0035]
(Embodiment 3)
Hereinafter, a nonvolatile semiconductor memory device according to the third embodiment will be described with reference to the drawings.
FIG. 3 is a block diagram showing a configuration of the nonvolatile semiconductor memory device according to the third embodiment.
[0036]
In FIG. 3, reference numeral 31 denotes a nonvolatile semiconductor memory formed of a flash EEPROM, 32 denotes a control circuit, 33 denotes a data buffer A, 34 denotes a data buffer B, 35 denotes a data buffer C, 36 denotes a comparator, and 37 denotes a determination circuit.
[0037]
Reference numeral 311 denotes a first storage area for storing first system control information (system control information A). Reference numeral 312 denotes inverted data of the first system control information as second system control information (system control information B). A second storage area 313 for storing is a third storage area in which bit error detection information indicating a bit error occurrence history of the nonvolatile semiconductor memory 31 is written.
[0038]
321 is a bit error detection information transfer instruction output from the control circuit 32 to the nonvolatile semiconductor memory 31; 322 is a system control information transfer instruction output from the control circuit 32 to the nonvolatile semiconductor memory 31; 361 is a system control permission signal for permitting execution of system control of the nonvolatile semiconductor memory device such as redundancy replacement or internal voltage correction based on the system control information A. , 362 are error signals notifying the outside of the nonvolatile semiconductor memory device and the control circuit 32 that a bit error has occurred in either the system control information A or the system control information B. The system control information transfer permission signal 372 output to the control circuit 32 is Stem control information A, or that generates a bit error in the past in one of system control information B is an error signal that notifies the outside of the non-volatile semiconductor memory device.
[0039]
Next, the operation will be described.
When power is applied to the nonvolatile semiconductor memory device, the control circuit 32 outputs a bit error detection information transfer instruction 321 to the nonvolatile semiconductor memory 31. Then, the bit error detection information stored in the third storage area 313 of the nonvolatile semiconductor memory 31 is transferred to the data buffer C35, and the bit error detection information is temporarily stored in the data buffer C35.
[0040]
The bit error detection information temporarily stored in the data buffer C35 is subsequently input to the determination circuit 37. The determination circuit 37 outputs a system control information transfer permission signal 371 when the content of the input bit error detection information is a content indicating that no bit error has occurred in the nonvolatile semiconductor memory 31 in the past. If the content indicates that a bit error has occurred in the nonvolatile semiconductor memory 31 in the past, an error signal 372 is output. When the error signal 372 is output, the operation of the nonvolatile semiconductor memory device is prohibited by a control circuit external to the nonvolatile semiconductor memory device or by software control. The initial state of the bit error detection information indicates that no bit error has occurred in the past.
[0041]
When the system control information transfer permission signal 371 is input from the determination circuit 37 to the control circuit 32, a system control information transfer instruction 322 is output from the control circuit 32 to the nonvolatile semiconductor memory 31. Then, the system control information A stored in the first storage area 311 of the nonvolatile semiconductor memory 31 and the system control information B stored in the second storage area 312 are stored in the data buffer A33 and the data buffer B34. Each is transferred, and the system control information A is temporarily stored in the data buffer A33, and the system control information B is temporarily stored in the data buffer B34.
[0042]
The system control information A temporarily stored in the data buffer A33 and the system control information B temporarily stored in the data buffer B34 are input to the comparator 36 at the same timing. The comparator 36 performs an exclusive OR operation on the input system control information A and the system control information B to compare whether or not the system control information B is inverted data of the system control information A.
[0043]
As a result of the comparison, when it is determined that the system control information B is inverted data of the system control information A, a system control permission signal 361 is output, and the system control of the nonvolatile semiconductor memory device is performed based on the system control information A. Execute.
[0044]
On the other hand, when it is determined that the system control information B is not the inverted data of the system control information A, an error signal 362 is output to the outside of the nonvolatile semiconductor memory device and to the control circuit 32 to control the outside of the nonvolatile semiconductor memory device. The operation of the nonvolatile semiconductor memory device is prohibited by a circuit or software control, and a bit error detection information write command 323 is output from the control circuit 32 to the nonvolatile semiconductor memory 31 and stored in the nonvolatile semiconductor memory 31. The bit error detection information is rewritten to data indicating that a bit error has occurred in the past.
[0045]
In the non-volatile semiconductor memory device according to the third embodiment, the system control information A and the system control information B, which is inverted data of the system control information A, are stored in the non-volatile semiconductor memory 31, and When the power is turned on, the system control information A and the system control information B stored in the nonvolatile semiconductor memory 31 are read, and it is compared whether or not the read system control information B is obtained by inverting the system control information A. If the data is not inverted data, the error signal 362 is output to prohibit the operation of the device, so that the reliability of the system control information A is improved and the malfunction of the nonvolatile semiconductor memory device due to the occurrence of a bit error is prevented. Can be prevented.
[0046]
In the nonvolatile semiconductor memory device according to the third embodiment, when the error signal is output from the comparator 36, the bit error detection information is stored in the third storage area 313, which is an unused area of the nonvolatile semiconductor memory 31. After the writing and the bit error detection information are written, an error signal 372 is always output to prohibit the operation of the device, so that the system control information stored in a nonvolatile manner in the flash EEPROM can be normally read. In a state where a bit error occurs near the boundary between the case where reading is possible and the case where reading is erroneously performed, that is, even if the fluctuation of the error bit is halfway and unstable, even once in the past in the system control information, When a bit error occurs, data is written to a storage area independent of the storage area that stores system control information. And recognizes the occurrence history of bit error by Ttoera detection information, it is possible to prohibit the operation of the nonvolatile semiconductor memory, it is possible to realize a further improvement in the reliability of the system control information in the nonvolatile semiconductor memory.
[0047]
In the third embodiment, the system control information B is used as inverted data of the system control information A, and the comparator 36 compares whether the system control information B is inverted data of the system control information A. As described in the first embodiment, the system control information A obtained by performing a predetermined conversion on the system control information A is referred to as the system control information B, and the system control information B is provided between the data buffer B 34 and the comparator 36 by the predetermined conversion. A decoder for decoding the information before the conversion may be added, and the comparator 36 may compare the system control information A with the decoded system control information B to determine whether they are the same information.
[0048]
(Embodiment 4)
Hereinafter, a nonvolatile semiconductor memory device according to a fourth embodiment of the present invention will be described with reference to the drawings.
FIG. 4 is a block diagram showing a configuration of the nonvolatile semiconductor memory device according to the fourth embodiment.
[0049]
In FIG. 4, reference numeral 41 denotes a nonvolatile semiconductor memory composed of a flash EEPROM, 42 denotes a control circuit, 43 denotes a data buffer A, 44 denotes a data buffer B, and 45 denotes a comparator.
[0050]
Reference numeral 411 denotes a first storage area for storing first system control information (system control information A), and 412 denotes inverted data of the first system control information as second system control information (system control information B). This is a second storage area for storing, and 411a is bit error detection information written in the first storage area 411.
[0051]
Reference numeral 421 denotes a system control information transfer instruction output from the control circuit 42 to the nonvolatile semiconductor memory 41, 422 denotes a bit error detection information write instruction output from the control circuit 42 to the nonvolatile semiconductor memory 41, and 451 denotes system control information. A system control permission signal 452 for permitting execution of system control of the nonvolatile semiconductor memory device such as redundancy replacement and internal voltage correction based on A. A bit error 452 occurs in either system control information A or system control information B. This is an error signal that notifies the control circuit and the outside of the nonvolatile semiconductor memory device that the non-volatile semiconductor memory device is operating.
[0052]
Next, the operation will be described.
When power is applied to the nonvolatile semiconductor memory device, a system control information transfer instruction 421 is output from the control circuit 42 to the nonvolatile semiconductor memory 41. Then, the system control information A stored in the first storage area 411 and the system control information B stored in the second storage area 412 of the nonvolatile semiconductor memory 41 are stored in the data buffer A43 and the data buffer B44, respectively. The system control information A is temporarily stored in the data buffer A43, and the system control information B is temporarily stored in the data buffer B44.
[0053]
The system control information A temporarily stored in the data buffer A43 and the system control information B temporarily stored in the data buffer B44 are input to the comparator 45 at the same timing. The comparator 45 compares the input system control information A and the system control information B with each other to determine whether the system control information B is inverted data of the system control information A.
[0054]
As a result of the comparison, when it is determined that the system control information B is the inverted data of the system control information A, a system control permission signal 451 is output, and the system control of the nonvolatile semiconductor memory device is executed based on the system control information A. I do.
[0055]
If it is determined that the system control information B is not the inverted data of the system control information A, an error signal 452 is output to the outside of the nonvolatile semiconductor memory device and to the control circuit 42, and the control circuit outside the nonvolatile semiconductor memory device The operation of the nonvolatile semiconductor memory device is prohibited by software control, and a bit error detection information write command 422 is output from the control circuit 42 to the nonvolatile semiconductor memory 41, and the first storage area 411 of the nonvolatile semiconductor memory 41 is The bit error detection information 411a is written in part or all of the system control information A stored in. The bit error detection information 411a is composed of data that is not used in the normal system control information A. By writing the bit error detection information 411a in the system control information A, the contents of the system control information A are rewritten. Therefore, the comparator 45 always outputs the error signal 452 thereafter.
[0056]
In the non-volatile semiconductor memory device according to the fourth embodiment, the system control information A and the system control information B, which is the inverted data of the system control information A, are stored in the non-volatile semiconductor memory 41. When the power is turned on, the system control information A and the system control information B stored in the nonvolatile semiconductor memory 41 are read, and it is compared whether or not the read system control information B is obtained by inverting the system control information A. If the data is not inverted data, the error signal 452 is output to prohibit the operation of the device, so that the reliability of the system control information A is improved and the malfunction of the nonvolatile semiconductor memory device due to the occurrence of a bit error is prevented. To prevent.
[0057]
Further, in the nonvolatile semiconductor memory device according to the fourth embodiment, the bit error detection information indicating the past bit error occurrence history of the system control information is stored in a storage area independent of the storage area storing the system control information. Instead of writing, the bit error detection information is written to a part of the plurality of storage areas storing the system control information. Therefore, when the power is turned on, as shown in the third embodiment, A special power-on sequence, such as checking error detection information at the beginning, is no longer necessary, and the bit error occurrence history can be recognized with a simpler and smaller circuit configuration to improve the reliability of the system control information of the nonvolatile semiconductor memory. Can be realized.
[0058]
Here, the system control information B is assumed to be inverted data of the system control information A, and the comparator 45 has been described as a configuration for comparing whether the system control information B is inverted data of the system control information A. System control information A obtained by subjecting system control information A to predetermined conversion as described in Embodiment 1 is referred to as system control information B, and system control information B is provided between data buffer B 44 and comparator 45 before the predetermined conversion. A decoder for decoding information may be added, and the comparator 45 may compare the system control information A and the decoded system control information B to determine whether they are the same information.
[0059]
【The invention's effect】
As described above, according to the non-volatile semiconductor memory device according to the first aspect of the present invention, in the non-volatile semiconductor memory device which performs system control based on system control information stored in a non-volatile manner in a predetermined storage area in advance. Having a first storage area for storing first system control information, and a second storage area for storing the first system control information subjected to a predetermined conversion process as second system control information The non-volatile semiconductor memory, the first system control information stored in the first storage area and the second system control information stored in the second storage area when the device is powered on. A plurality of data buffers each of which is read and temporarily stored, and the second system control information stored in the data buffer is a process reverse to the predetermined conversion process. An error detector for comparing a decoder for performing code processing with a result of decoding of the first system control information and the second system control information by the decoder, and outputting an error signal to the outside if they do not match; Means, it is possible to easily detect that a bit error has occurred in either the first system control information or the second system control information due to an unexpected accident or the like. As a result, it is possible to prevent a malfunction of the nonvolatile semiconductor memory device such as an unintended redundancy replacement or an internal voltage correction being executed in accordance with incorrect system control information.
[0060]
Further, according to the nonvolatile semiconductor memory device of the present invention, in the nonvolatile semiconductor memory device for performing system control based on system control information previously stored in a predetermined storage area in a nonvolatile manner, A non-volatile semiconductor memory having a first storage area for storing the first system control information, a second storage area for storing the inverted data of the first system control information as the second system control information, and the device When the power is turned on, the first system control information stored in the first storage area and the second system control information stored in the second storage area are respectively read and temporarily stored. A plurality of data buffers, and determining whether the second system control information stored in the data buffer is inverted data of the first system control information. And error detecting means for outputting an error signal to the outside when the data is not inverted data, so that a bit is added to either the first system control information or the second system control information due to an unexpected accident or the like. It is possible to easily detect that an error has occurred, and as a result, to prevent a malfunction of the nonvolatile semiconductor memory device such as an unintended redundancy replacement or an internal voltage correction being performed according to incorrect system control information. can do.
[0061]
Further, according to the nonvolatile semiconductor memory device of claim 3 of the present invention, in the nonvolatile semiconductor memory device according to claim 1 or 2, when the error detection unit outputs an error signal, Writing control means for writing bit error detection information to a third storage area, which is an unused area of the nonvolatile semiconductor memory, and data stored in the third storage area when the apparatus is powered on. When the read data is the bit error detection information, the system control information includes a second error detection unit that outputs an error signal to the outside. It is possible to recognize whether or not the system control information has a bit error even once in the past, further preventing the device from malfunctioning. , It is possible to realize an improvement of the reliability of the system control information stored in the nonvolatile semiconductor memory.
[0062]
According to a fourth aspect of the present invention, in the nonvolatile semiconductor memory device according to the first or second aspect, when the error detecting unit outputs an error signal, Writing control means for writing bit error detection information to a storage area storing predetermined system control information among a plurality of system control information stored in a plurality of storage areas of the semiconductor memory; The unit is configured to always output an error signal after the bit error detection information is written in the storage area storing the predetermined system control information by the writing control unit. The history of bit errors can be recognized with a large-scale circuit configuration, and system control stored in non-volatile semiconductor memory is possible. It is possible to improve the reliability of the information.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a nonvolatile semiconductor memory device according to a first embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration of a nonvolatile semiconductor memory device according to a second embodiment of the present invention.
FIG. 3 is a block diagram showing a configuration of a nonvolatile semiconductor memory device according to a third embodiment of the present invention.
FIG. 4 is a block diagram showing a configuration of a nonvolatile semiconductor memory device according to a fourth embodiment of the present invention.
FIG. 5 is a block diagram showing a configuration of a conventional nonvolatile semiconductor memory device.
[Explanation of symbols]
11 Non-volatile semiconductor memory (flash EEPROM)
12 Control circuit
13 Data buffer A
14 Data buffer B
15 Decoder
16 Comparators
111 first storage area
112 Second storage area
121 System control information transfer instruction
161 System control permission signal
162 Error signal
21 Non-volatile semiconductor memory (flash EEPROM)
22 Control circuit
23 Data buffer A
24 Data buffer B
25 Comparator
211 first storage area
212 second storage area
221 System control information transfer instruction
251 System control permission signal
252 error signal
31 Nonvolatile semiconductor memory (flash EEPROM)
32 control circuit
33 Data buffer A
34 Data buffer B
35 Data buffer C
36 comparator
37 Judgment circuit
311 First storage area
312 Second storage area
313 third storage area
321 bit error detection information transfer instruction
322 System control information transfer instruction
323-bit error detection information write instruction
361 System control permission signal
362 error signal
371 System control information transfer permission signal
372 error signal
41 Non-volatile semiconductor memory (flash EEPROM)
42 control circuit
43 Data buffer A
44 Data buffer B
45 comparator
411 First Storage Area
411a Bit error detection information
412 Second storage area
421 System control information transfer instruction
422 bit error detection information write instruction
451 System control permission signal
452 error signal
51 Non-volatile semiconductor memory (flash EEPROM)
52 Memory control unit
53 variable registers
54 decoder
55 Power supply unit for memory
511 System control information storage area

Claims

In a nonvolatile semiconductor memory device that performs system control based on system control information stored in a predetermined storage area in a nonvolatile manner in advance,
Non-volatile storage having a first storage area for storing first system control information and a second storage area for storing the first system control information subjected to a predetermined conversion process as second system control information A semiconductor memory;
When the power of the apparatus is turned on, the first system control information stored in the first storage area and the second system control information stored in the second storage area are read out, respectively, and temporarily read out. Multiple data buffers to be stored in
A decoder for performing a decoding process, which is a process reverse to the predetermined conversion process, on the second system control information stored in the data buffer;
Error detecting means for comparing the first system control information with a result of the second system control information decoded by the decoder, and outputting an error signal to the outside if the result does not match,
A nonvolatile semiconductor memory device characterized by the above-mentioned.

In a nonvolatile semiconductor memory device that performs system control based on system control information stored in a predetermined storage area in a nonvolatile manner in advance,
A nonvolatile semiconductor memory having a first storage area for storing first system control information, and a second storage area for storing inverted data of the first system control information as second system control information;
When the power of the apparatus is turned on, the first system control information stored in the first storage area and the second system control information stored in the second storage area are read out, respectively, and temporarily read out. Multiple data buffers to be stored in
Error detecting means for judging whether or not the second system control information stored in the data buffer is inverted data of the first system control information, and outputting an error signal to the outside if the data is not inverted; Comprising,
A nonvolatile semiconductor memory device characterized by the above-mentioned.

The nonvolatile semiconductor memory device according to claim 1 or 2,
Write control means for writing bit error detection information to a third storage area, which is an unused area of the nonvolatile semiconductor memory, when an error signal is output by the error detection means;
When the power of the apparatus is turned on, the data stored in the third storage area is read, and when the read data is the bit error detection information, an error signal is output to the outside. Detecting means,
A nonvolatile semiconductor memory device characterized by the above-mentioned.

The nonvolatile semiconductor memory device according to claim 1 or 2,
When an error signal is output by the error detection means, a storage area storing predetermined system control information among a plurality of system control information stored in a plurality of storage areas of the nonvolatile semiconductor memory. Write control means for writing bit error detection information by
The error detection unit, after the bit error detection information is written to the storage area storing the predetermined system control information by the write control unit, always outputs an error signal,
A nonvolatile semiconductor memory device characterized by the above-mentioned.