JP2004186558A

JP2004186558A - GaN SYSTEM SEMICONDUCTOR DEVICE EQUIPPED WITH CURRENT BREAKER

Info

Publication number: JP2004186558A
Application number: JP2002353794A
Authority: JP
Inventors: Kiyoteru Yoshida; 清輝吉田
Original assignee: Furukawa Electric Co Ltd
Current assignee: Furukawa Electric Co Ltd
Priority date: 2002-12-05
Filing date: 2002-12-05
Publication date: 2004-07-02
Anticipated expiration: 2022-12-05
Also published as: JP4748498B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a GaN group semiconductor device capable of previously preventing the flow of an abnormal current into a circuit and immediately and automatically restoring a current state as a semiconductor device for a high output microwave switching device. <P>SOLUTION: In the GaN group semiconductor device with a current breaker, a hetero electric field junction transistor 10A and a polymer switch 10B which are GaN group semiconductor materials are formed on the same substrate and the polymer switch 10B having a recovery function is connected to the hetero electric field effect transistor 10A in series. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、ＧａＮ系半導体装置に関し、更に詳しくは、ＧａＮ系半導体材料から成る電界効果トランジスタ装置に関する。
【０００２】
【従来の技術】
ＧａＮ系半導体材料を用いたヘテロ接合電界効果トランジスタ（ＨｅｔｅｒｏｊｕｎｃｔｉｏｎＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ。以下、ＨＦＥＴと称す。）は、高速動作が可能で、オン電圧が低く、しかも耐圧が高い長所を持っており、高周波での高温動作や高電圧での大電流動作が可能である。また、ＧａＮ系材料を用いているため高温環境にも耐えられることから、高出力マイクロ波スイッチング装置用に各種デバイスが開発研究されている。
【０００３】
ＧａＮ系半導体材料を用いたＨＦＥＴの１例を図９に示す（例えば、非特許文献１参照。）。
ＨＦＥＴは、基板の上にＡｌＮバッファー層、ノンドープＧａＮ層、ノンドープＡｌＧａＮ層が、この順序で積層されており、前記ＧａＮ層と前記ＡｌＧａＮ層のヘテロ接合界面に２次元電子ガス層が生じている。
【０００４】
また、上記のヘテロ接合界面の両端に接して低抵抗のＧａＮ層が形成され、その上に、それぞれオーミック接合してＴｉ／Ａｌから成るソース電極とドレイン電極が形成されている。また、ノンドープＡｌＧａＮ層の上には、ショットキー接合させるために、Ｐｔ／Ａｕから成るゲート電極が形成されている。
【０００５】
【非特許文献１】
エス・エム・ツェ（Ｓ．Ｍ．Ｓｚｅ）編、「モダンセミコンダクタデバイスフィジックス（ＭｏｄｅｒｎＳｅｍｉｃｏｎｄｕｃｔｏｒＤｅｖｉｃｅＰｈｙｓｉｃｓ）」、（米国）、ジョンワイリー・サンズ（ＪｏｈｎＷｉｌｅｙ＆Ｓｏｎｓ）、１９９８年、ｐ．１２５
【０００６】
【発明が解決しようとする課題】
上記の構造のＨＦＥＴは、いくつかの優れた長所を持っているが、現在までのところ、前記構造のＨＦＥＴをそのままＧａＮ系半導体装置（以下、ＨＦＥＴ装置と称す）として回路に組み込んで高出力マイクロ波スイッチング装置を構成すると以下のようなことが起こる場合があった。
【０００７】
すなわち、上記のＨＦＥＴの場合、例えばサージ電圧がドレイン側に印加されると、それに伴う大電流によるＨＦＥＴの発熱が生じてＨＦＥＴが破壊されることがあった。
また、ＨＦＥＴは通常ノーマリオン状態で動作させるために、何らかの原因による異常（サージ電圧印加や冷却不足などによる熱暴走等）でゲート電極が故障するとＨＦＥＴは常に導通状態（オン状態）となり、回路がショートして他の装置（デバイス）まで破壊されることがあった。
【０００８】
このような問題に対しては、従来のパワーＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦＥＴ）装置やＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）装置等において行われているように、何らかの異常による大電流がＨＦＥＴ側に流れ込むのを防止する電流遮断器を付加する構造の有効性が考えられる。
そのために使用可能な電流遮断器としては、例えば、ヒューズ方式やブレーカ方式による電流遮断器がある。しかし、装置を現状回復するためには、ヒューズ方式の場合は交換作業が必要であり、ブレーカの場合は再度ブレーカをオンする必要がある。また、大電流が流れはじめた時にその異常を検知して瞬時に電流遮断する（ラッチオフ）方式を採用する場合は、上記のブレーカと同様に外部信号を入れて（ラッチオン）、装置を回復させる必要があった。
【０００９】
したがって、上記のスイッチング装置を採用した場合、ＨＦＥＴの自動的な機能回復の点からいえば、何らかの異常事態により動作を一時停止させたとしても、異常事態が去れば直ちに現状回復できる装置であることが好ましい。
また、例えばＳｉ系の整流素子をＨＦＥＴの前段に接続し、定格以上の電流が流れたときに前記整流素子を破壊させるという方式も考えられる。しかしこの場合も整流素子の交換作業が伴うとともに、Ｓｉ系の整流素子では大電流用のＨＦＥＴに内蔵またはコンパクトに付加することが困難であった。
【００１０】
しかも、上記の整流素子をＨＦＥＴに付加するには、大電流が流れた時、高速で電流遮断できる整流素子であることが必要である。整流素子から漏れた電流が上述したようにＨＦＥＴ側に流れ込み、ＨＦＥＴを破壊してしまうからである。しかしながら、Ｓｉ系の整流素子はｐｎ接合による整流素子であるため高速動作には自ずから限界があり、上記した条件を満たさないという問題がある。
【００１１】
次に、ＨＦＥＴの前段に電流遮断器を付加するとともに、ＨＦＥＴの信頼性をさらに高めるために、ソース・ドレイン間の逆負荷電流電圧用の整流素子やソース・ゲート間の高速スイッチング動作時の突入電流やサージ電圧によるゲート電極の破壊防止用の整流素子を付加したＨＦＥＴが考えられる。
しかし、例えばｐｎ接合構造の逆負荷電流電圧用の整流素子（例えばツェナーダイオード）の場合、オン抵抗が１０ｍΩｃｍ^２程度、オン電圧が１．２〜１．５Ｖ程度である。そのために、それをＨＦＥＴに付加した場合、整流素子による損失が無視できず、周波数および出力電流が大きくなるにつれ、その差はより顕著になる。
【００１２】
その上、上記のツェナーダイオードは、Ｓｉ系材料のため耐圧は数十Ｖ程度と低く、３００Ｖ程度あるサージ電圧に耐えるためには、ツェナーダイオードを数段以上重ねる必要があり、これをＨＦＥＴに内蔵すると基板に形成しうるＨＦＥＴの数が少なくなってしまう。
また、例えば３００℃以上の高温環境下で使用する場合に、熱暴走がなく、信頼性よく動作させるにはＳｉ系材料の整流素子は用いることができなかった。
【００１３】
本発明は、上記した問題を解決するためになされたもので、ＧａＮ系半導体材料の特性を活かし、さらに安定動作を保証する高い信頼性と高い効率を備えた高出力マイクロ波スイッチング用のＧａＮ系半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記した目的を達成するために、本発明においては、ＩＩＩ−Ｖ族窒化物半導体層から成るＧａＮ系電界効果トランジスタと、電流遮断器と、を有するＧａＮ系電界効果トランジスタ装置であって、前記電界効果トランジスタと前記電流遮断器とが直列接続され、かつ、前記電流遮断器は回復機能を有することを特徴とする電流遮断器付きＧａＮ系電界効果トランジスタが提供される。
【００１５】
また、ＩＩＩ−Ｖ族窒化物半導体層から成るＧａＮ系電界効果トランジスタと、整流素子と、を有するＧａＮ系電界効果トランジスタ装置であって、前記電界効果トランジスタと前記整流素子とが直列接続され、かつ、前記整流素子は前記ＧａＮ系電界効果トランジスタと同一のショットキー特性を有するＧａＮ系ショットキー整流素子であることを特徴とする電流遮断器付きＧａＮ系ＦＥＴ半導体装置が提供される。
【００１６】
【発明の実施の形態】
（回復可能な電流遮断器付きＨＦＥＴ装置の場合）
図１に、本発明の電流遮断器付きＨＦＥＴ装置の一実施例を示す。
図１（ａ）に示すように、本発明の装置１０は、ＨＦＥＴ１０Ａ及び回復機能を持つポリマスイッチ（ＰｏｓｉｔｉｖｅＴｅｍｐｅｒａｔｕｒｅＣｏｅｆｆｉｃｉｅｎｔｄｅｖｉｃｅ）１０Ｂとで構成されている。具体的には、ＨＦＥＴ１０Ａはノーマリオンタイプで、ソース電極Ｓ側を接地し、ドレイン電極Ｄ側に入力された電圧Ｖｉｎによる電流がゲート電極Ｇ側のゲート駆動バイアスに合わせてソース電極Ｓ側に流れる。また、ポリマスイッチ１０Ｂは、ＨＦＥＴ１０Ａのドレイン側の前段に直列に接続されている。
【００１７】
ポリマスイッチ１０Ｂは、後述するように、金属電極に導電ポリマを挟んだ三層構造をしており、電流密度が数Ａ／ｃｍ^２程度での動作が可能なのでＨＦＥＴ装置への内蔵が可能である。
図１（ｂ）に、装置１０の構造断面図を示す。
ＨＦＥＴ装置１０は、同一の基板の上に形成されたＨＦＥＴ１０Ａとポリマスイッチ１０Ｂとで構成されている。
【００１８】
ＨＦＥＴ１０Ａは、半絶縁性のサファイア基板１１の上に、ＧａＮバッファ層１２を介して、ＩＩＩ−Ｖ族窒化物半導体層であるアンドープの高抵抗のＧａＮ層１３が形成され、このＧａＮ層１３の上に、ＧａＮ層１３よりバンドギャップエネルギーの大きいＩＩＩ−Ｖ族窒化物半導体層であるアンドープの高抵抗のＡｌＧａＮ層１４が形成されている。また、ＧａＮ層１３とＡｌＧａＮ層１４とのヘテロ接合部に接続して、低抵抗のｎ型ＧａＮ層１５がＧａＮ層１３の上に二個形成されている。したがって、ＧａＮ層１３とＡｌＧａＮ層１４とのヘテロ接合界面近傍には、２次元電子ガス層（図中の破線で示す）１９が発生する。また、ｎ型ＧａＮ層１５上にオーミック接合して、ソース電極１６及びドレイン電極１７がそれぞれ形成されている。また、ＡｌＧａＮ層１４の上にショットキー接合して、ゲート電極１８が形成されている。
【００１９】
また、ポリマスイッチ１０Ｂは同一基板の上に、上記したＨＦＥＴ１０Ａの近傍に形成されており、ＧａＮ層１３の上に絶縁層ＳｉＯ_２２２，下部電極２３，導電ポリマ２４，上部電極２５の順序で積層された構造になっている。
次に、ＨＦＥＴ装置１０の製造法の１例について、図２（ａ）〜（ｅ）を用いて説明する。
【００２０】
ここではＨＦＥＴ用の高品位の活性層を形成するために、結晶成長室とパターニング室を有する超高真空ガスソースＭＢＥ（ｇａｓｓｏｕｒｃｅｍｏｌｅｃｕｌａｒｂｅａｍｅｐｉｔａｘｙ）装置を用いた。他に、有機金属気相成長法（ＭＯＣＶＤ法）を適用して形成することができる。また、ハライド気相成長（ＨＶＰＥ：ｈａｌｉｄｅｖａｐｏｒｐｈａｓｅｅｐｉｔａｘｙ）法を採用してもよい。
【００２１】
まず、結晶成長室において、先ずサファイア基板１１の上に、ジメチルヒドラジン（５×１０^−５Ｔｏｒｒ）とメタルＧａ（５×１０^−７Ｔｏｒｒ）を用いて、結晶成長温度６４０℃で厚さ５０ｎｍのＧａＮバッファ層１２を形成する。なお、上記の実施形態では、基板として半絶縁性基板を使用したが、シリコン等の絶縁性または半絶縁性基板やＳｉＣ、ＧａＡｓ，ＧａＰ等の導電性基板を用いてもよい。
【００２２】
次に、メタルＧａ（５×１０^−７Ｔｏｒｒ）はそのままとしておき、窒素源をアンモニア（５×１０^−５Ｔｏｒｒ）に切り換え、成長温度を７８０℃に上昇して厚さ２０００ｎｍのアンドープのＧａＮ層１３をエピタキシャル結晶成長させる。なお、ＧａＮ層１３を高抵抗化するために、キャリア濃度は２×１０^１６ｃｍ^−３以下となるように成膜条件を設定した。このＧａＮ層１３のバンドギャップエネルギー（Ｅｇ）は約３．４ｅＶである。
【００２３】
ついで、成長温度を７８０℃に保ったまま、ＧａＮ層１３の上にＡｌ（１×１０^−７Ｔｏｒｒ）、Ｇａ（５×１０^−７Ｔｏｒｒ）、アンモニア（５×１０^−５Ｔｏｒｒ）を用い厚さ３０ｎｍの高抵抗のアンドープのＡｌ_０．２Ｇａ_０．８Ｎ層１４を形成した。このＡｌ_０．２Ｇａ_０．８Ｎ層１４のバンドギャップエネルギー（Ｅｇ）は約４．０ｅＶである（図２（ａ）参照）。ＧａＮ層１３とＡｌ_０．２Ｇａ_０．８Ｎ層１４はヘテロ接合界面となっており、２次元電子ガス層１９を生じている（図の破線で示す）。
【００２４】
ついで、プラズマＣＶＤ（ｐｌａｓｍａ−ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）装置を用いて、上記のＡｌ_０．２Ｇａ_０．８Ｎ層１４の表面にＳｉＯ_２膜を堆積させ、フォトレジストおよびウェットエッチング法またはドライエッチング法でＳｉＯ_２膜を選択的にエッチング除去して、所定の形状のＳｉＯ_２パターン２０を形成する。
次に、ＲＩＥ（ｒｅａｃｔｉｖｅｉｏｎｅｔｃｈｉｎｇ）装置を用いてＳｉＯ_２の開口部からドライエッチングして、Ａｌ_０．２Ｇａ_０．８Ｎ層１４の全部と、その下に位置するＧａＮ層１３の一部をエッチング除去する。ここでは、ＧａＮ層１３は、Ａｌ_０．２Ｇａ_０．８Ｎ層１４の接合界面から深さ４０ｎｍまでの部分２１をエッチング除去した（図２（ｂ）参照）。
【００２５】
エッチング後、Ｓｉを２×１０^１９ｃｍ^−３ドープした厚さ４０ｎｍのｎ型ＧａＮ層１５をソース及びドレイン電極用にエッチング除去した箇所に選択的に成長させる（図２（ｃ）参照）。
このようにすると、ｎ型ＧａＮ層の上に形成させたソース及びドレイン電極のオーミックコンタクト性を高めることができる。また、ＧａＮ層１３とＡｌ_０．２Ｇａ_０．８Ｎ層１４のヘテロ接合界面に発生する２次元電子ガス層１９の端部をｎ型ＧａＮ層１５の側部に接して配置できるため、２次元電子ガス層１９とｎ型ＧａＮ層１５との電気的な導通が良好になる。
【００２６】
なお、ｎ型ドーパントとしては、ＴｅやＳｎ等も好適に用いることができる。また、上記のコンタクト層はｎ型ＧａＮ材料に限定されるものではなく、例えばＳｉなどをドープしたＩｎＧａＮ、ＩｎＧａＡｌＮ、ＩｎＧａＮＡｓ、ＩｎＧａＮＰなどを用いることができる。また、ＧａＮよりバンドギャップが小さいＧａＡｓ，ＩｎＧａＡｓなどもソース、ドレイン電極のコンタクト材料として使用することができる。
【００２７】
ついで、ソース電極とドレイン電極用の所定場所にマスクパターンを形成し、二個のｎ型ＧａＮ層１５の上にそれぞれ耐熱性が高く、しかもオーミック接合するＴａ−Ｓｉ／Ａｕ積層構造のソース電極１６及びドレイン電極１７をＥＣＲスパッタ装置を用いて同時成膜して形成する。同様にして、ソース電極１６とドレイン電極１７に挟まれたＡｌ_０．２Ｇａ_０．８Ｎ層１４の上にはショットキー接合するＰｔ／Ａｕ積層構造のゲート電極１８を形成する（図２（ｄ）参照）。このようにしてＨＦＥＴ１０Ａを得ることができる。本実施例では、ＨＦＥＴのゲート長は１μｍ、ゲート幅は１００μｍとした。
【００２８】
ソース電極とドレイン電極の材料としては、上記のＴａ−Ｓｉの他に、Ｔｉ−Ｓｉ，Ａｌ−Ｓｉ，Ｔａ−Ｓｉのような、耐熱性およびコンタクト性に優れたシリサイド合金等を好適に用いることができる。
また、ゲート電極の材料としては、上記のＰｔの他に，Ｗ，Ｐｄ，Ａｇ，Ａｕ，Ｎｉ等を好適に用いることができる。
【００２９】
ついで、ポリマスイッチ１０Ｂを上記のＨＦＥＴ１０Ａの近傍に形成する。なお、以下において、ＳｉＯ_２の形成及び除去、フォトレジストとマスクパターンの形成及び除去の工程については、必要な場合にのみ言及する。
先ず、プラズマＣＶＤ装置を用いて、ポリマスイッチ１０Ｂが形成される所定の場所に、アンドープＧａＮ層１３の上に絶縁性のあるＳｉＯ_２層２２を形成し、次にＥＣＲスパッタ装置を用いてＳｉＯ_２層２２の上に下部電極２３を形成する。そして、スピンコート法を用いて導電ポリマ２４を下部電極２３の上に塗り、例えば１００℃の高温処理で硬化安定させる。再びＥＣＲスパッタ装置を用いて上部電極２５を形成する。このようにして、ポリマスイッチ１０Ｂを得ることができる。なお、上部および下部電極の材料、ポリマスイッチの大きさ、および導電ポリマーの厚さは所定のＨＦＥＴ定格に合わせて決めればよい（図２（ｅ）参照）。
【００３０】
このような一連の工程を経て、図１（ｂ）に示すＨＦＥＴ１０Ａ及びポリマスイッチ１０Ｂが同一基板上に形成される。上記のような構造にすれば、ＨＦＥＴ１０Ａとポリマスイッチ１０ＢはＳｉＯ_２層２２を介して電気的に完全分離できる。
その後、ドレイン電極１７と下部電極２３が基板１１に形成された配線パターンで接続され、また、上部電極２５は入力側に接続され、図１（ｂ）の回路に示したように、ＨＦＥＴ１０Ａとポリマスイッチ１０Ｂが直列接続される（図示せず）。
【００３１】
なお、上記の説明では、ＨＦＥＴ１０Ａ及びポリマスイッチ１０Ｂの製造工程を別々に行う場合で説明したが、共通化できる工程があればそれを取り入れて工程を簡略化してもよい。
上部及び下部電極にサンドイッチされた導電ポリマ２４は、定格以内の電流では低抵抗であるが、定格以上の異常電流が流れると導電ポリマ２４の温度が上昇する。そして、導電ポリマ２４の抵抗が急激に上がり電流を遮断する。異常電流がなくなるとポリマ２４の温度が下がり、再び低抵抗になる。すなわち、改めて外部信号を入れてラッチオンさせる必要はなく、自動的に装置を原状回復することができる。
【００３２】
なお、図２（ｂ）の工程の代わりに、図３に示すように、上記の溝部２１を形成する時に、ドライエッチング条件を変えて、ＡｌＧａＮ層１４の下部にアンダーカット部２６を形成してもよい。例えば、ＡｌＧａＮ層１４の側部直下から２０ｎｍ程度幅方向に食い込んだ状態でエッチングしておく。このようにしておくと、ｎ型ＧａＮ層１５を選択成長させたときに、このアンダーカット部２６にもｎ型ＧａＮ層１５が埋設され、２次元電子ガス層１９との導通をさらによくすることができる（その他の工程は図２（ａ）、（ｃ）〜（ｅ）と全く同様である）。以下の実施例においても、上記の方法を好適に用いることができる。
【００３３】
また、回復機能を持つ電流遮断整流素子として他にセレン整流器があげられる。セレン整流器はポリマスイッチと違い、電流密度は５０〜１００ｍＡ／ｃｍ^２と小さく、大電流用ＨＦＥＴには内蔵できない。しかし、ｐ型半導体であるセレンは多数キャリアのみが電流に寄与するので、回復時間が理論的になく、高速動作に向いているため、ＨＦＥＴ１０Ａに外付けしたＨＦＥＴ装置２０として使用することも好適に可能である（図示せず）。
【００３４】
（ＨＦＥＴと同一のショットキー特性を持つ電流遮断器付きＧａＮ系ＨＦＥＴ装置の場合）
図４に、本発明の他の実施例としてＨＦＥＴと同一のショットキー特性を有する電流遮断器付きＧａＮ系ＨＦＥＴ装置４０の断面図を示す。
ＨＦＥＴ装置４０は、上述したＨＦＥＴ１０Ａと同一基板に形成されたＧａＮ系ショットキー整流素子４０Ｂとで構成されている。また、ドレイン電極１７とカソード電極４１、また、アノード電極４２と入力側とが、基板１１に形成された配線パターンで接続されており、ＨＦＥＴ１０Ａと整流素子４０Ｂが直列接続されている（図示せず）。
【００３５】
整流素子４０Ｂは、ＨＦＥＴ１０Ａの構造から、ソース電極部分あるいはドレイン電極部分を省いた構成でできている。すなわち、カソード電極４１はｎ型ＧａＮ層１５の上に形成されたＴａ−Ｓｉ／Ａｕ積層電極と同様であり、アノード電極４２は、ＡｌＧａＮ層１４の上に形成されたＰｔ／Ａｕ積層電極と同様である。アノード電極４２の下のＡｌＧａＮ層１５とＧａＮ層１３の界面には２次元電子ガス層１９が生じている。また、同一材料を用いているため、整流素子４０ＢはＨＦＥＴ１０Ａとほぼ同様のショットキー特性を持っている。
【００３６】
よって、ＨＦＥＴ装置４０の製造法は、上述したＨＦＥＴ１０の製造工程と基本的に同じであり以下の点を除いて詳細説明を省く。
整流素子４０Ｂは、基板に形成できるＨＦＥＴの数を大きくするためにＨＦＥＴ１０Ａのすぐ近傍に形成されている。そのため、ＨＦＥＴ１０Ａと整流素子４０Ｂとの素子分離が必要であり、素子分離領域４３が形成されている。具体的には、例えば、ＡｌＧａＮ層１４の全部と、その下に位置するＧａＮ層１３の一部を、ドライエッチング法で除去しておく。こうすることで、ＧａＮ層１３とＡｌＧａＮ層１５のヘテロ接合界面に生じる２次元電子ガス層を除去でき、またエッチング除去して露出したＧａＮ層は高抵抗であるため、ＨＦＥＴ１０Ａと整流素子４０Ｂを完全に分離することができる。必要があれば、プラズマＣＶＤ装置を用いて、例えば絶縁性のあるＳｉＯ_２を埋め込んでおく。
【００３７】
以上のように本実施形態では、ＨＦＥＴ１０Ａ及び整流素子４０Ｂが、共通の材料を用いた共通の工程によって同時的に形成される。即ち、ＨＦＥＴ１０Ａおよび整流素子４０Ｂを作製する工程で、選択的エッチングや選択的エピタキシャル結晶成長のためのマスクパターンに修正を加えるだけで、何ら工程を煩雑化したり増加したりする必要はない。
【００３８】
従って、ＨＦＥＴ１０Ａと整流素子４０Ｂをそれぞれ別々の電子部品として作製し、接続する場合に較べて、製造コストの低減を実現するのみならず、集積化によるＨＦＥＴ装置の小型化を達成し、延いては高出力マイクロ波スイッチング装置の小型化を実現することができる。
また、同一材料を用いているため、ＨＦＥＴ１０Ａおよび整流素子４０Ｂのオン抵抗および耐圧はほぼ同じである。上記の実施例では、整流素子４０Ｂの耐圧は６００Ｖを超えた。また、オン抵抗は２４ｍΩｃｍ^２以下になり、順方向電圧は０．３Ｖ付近から立ち上がった。耐熱性は３００℃を越えることができた。
【００３９】
以上のように、ポリマスイッチ、セレン整流器、またはＧａＮ系ショットキー整流素子をＨＦＥＴに付加することで、高出力マイクロ波スイッチング装置用の電流遮断器付きＨＦＥＴ装置が実現できる。
さらに、上述したように、ＨＦＥＴ装置は、動作瞬時の突入電流又はサージ電圧の印可によるＨＦＥＴの破壊を防止するための逆負荷電流電圧用整流素子を付加することが有効である。その場合、製造工程が共用でき、オン抵抗が小さく、耐圧に優れ、かつ、高速動作が可能な上記の整流素子４０Ｂと同構造の整流素子が好適である。
【００４０】
図５に、上記の１実施例のＨＦＥＴ装置５０を示す。
図５（ａ）の回路において、逆負荷電流電圧用ＧａＮ系ショットキー整流素子４０Ｃは前記ＧａＮ系ショットキー整流素子４０Ｂと全く同じ構造で、アノード電極側がＨＦＥＴ１０Ａのソース電極側と、カソード電極側がＨＦＥＴ１０Ａのドレイン電極側と接続した構成になっている。
【００４１】
上記の回路にした場合、整流素子４０Ｃはドレイン電極側の大電圧を防止でき、ドレイン側から電流を流すことがない。一方、ソース電極側からの突入電流やサージ電圧をＨＦＥＴ１０Ａを通さずにドレイン側にパスさせることができる。
図５（ｂ）に、その構造断面図を示す。
上記のＨＦＥＴ１０Ａ、整流素子４０Ｂ，及び整流素子４０Ｃは、すべて同一基板の上に形成されており、整流素子４０Ｂおよび整流素子４０Ｃは単に配線が異なるだけである。また、整流素子４０Ｃを素子分離するために、ＨＦＥＴ１０Ａとの間に分離領域５１が形成されている。
【００４２】
また、電極間の配線は図５（ａ）の回路に基づいて基板に形成された配線パターンを介して行われている。すなわち、整流素子４０Ｂのカソード電極４１はＨＦＥＴ１０Ａのドレイン電極１７及び整流素子４０Ｃのカソード電極４１と接続され、整流素子４０Ｃのアノード電極４２はＨＦＥＴ１０Ａのソース電極１６と接続されている。その他の配線については、上述した実施例から明らかであるので説明を省く。
【００４３】
なお、製造工程は基本的にＨＦＥＴ装置４０と同様であるため、その説明は省略する。また、上記の実施例ではＨＦＥＴ１０Ａの左右に整流素子４０Ｂ，４０Ｃを形成したが、設計および製造工程によっては自由に配置換えしてもよい。
上記の実施例では、三個の機能素子を互いに分離して形成したが、ＨＦＥＴ１０Ａのソース電極１６と整流素子４０Ｃのカソード電極４１を兼用することも可能である。
【００４４】
図６に上記の１実施例のＨＦＥＴ装置６０の断面図を示す。
図において、ＨＦＥＴ１０Ａのソース電極１６は整流素子４０Ｃのカソード電極４１と兼用されており、アノード電極４２はその左側に形成されている。また、整流素子４０ＢはＨＦＥＴ１０Ａの右側に形成されており、素子分離領域６１で完全に分離されている。なお、電極間の配線は、図５に示した実施例と基本的に同様であるので、詳細説明を省く。
【００４５】
この実施例の場合は、ＨＦＥＴ１０Ａと整流素子４０Ｃを完全分離させた場合に比べて基板に形成するＨＦＥＴの集積度を上げることができる。
上記の実施例は、同一基板への３つの機能素子の同時形成が可能である。そのため、ＨＦＥＴ作成プロセスにおいて、これらの構造を多数連結することで大電流動作が容易に実現できる。また、３つの機能素子はすべて高温動作にすぐれたＧａＮ系半導体であるため、高温環境に強く、また熱暴走に強い、信頼性の高いＨＦＥＴ装置が実現できる。
【００４６】
さらに、上記の整流素子４０Ｂ，４０Ｃの代わりに、さらにオン抵抗、オン電圧の低い複合アノード型ショットキー整流素子７０Ｄを用いることも好適に可能である。
図７に、上記の１実施例のＨＦＥＴ装置７０を示す。
図７（ａ）は、複合アノード型ＧａＮ系ショットキー整流素子７０Ｄの断面図、図７（ｂ）はＨＦＥＴ装置７０の断面図である。
【００４７】
整流素子７０Ｄは、図７（ａ）に示すように、半絶縁性のサファイア基板１１上に、厚さ５０ｎｍのＧａＮバッファ層１２を介して、厚さ２０００ｎｍ、５×１０^１９ｃｍ^−３の高不純物濃度のｎ型ＧａＮ層７１が積層されている。
このｎ型ＧａＮ層７１上には、表面の一部が凸部形状に突出しているｎ型ＧａＮ層７２が形成されている。このｎ型ＧａＮ層７２の不純物濃度は、２×１０^１７ｃｍ^−３程度の低濃度であり、その平坦部の厚さは５００ｎｍ、凸部の幅及び高さはそれぞれ２０００ｎｍ及び２０００ｎｍである。なお、ｎ型ＧａＮ層７２の不純物濃度は２×１０^１７ｃｍ^−３程度に限定する必要はなく、好ましくは２×１０^１７ｃｍ^−３以下であればよい。
【００４８】
また、ｎ型ＧａＮ層７２の平坦部の表面及び凸部の側面は、ｎ型ＧａＮ層７２よりもバンドギャップエネルギーの大きい厚さ３０ｎｍのアンドープのＡｌ_０．２Ｇａ_０．８Ｎ層７３によって被覆されている。ここで、ｎ型ＧａＮ層７２とＡｌ_０．２Ｇａ_０．８Ｎ層７３との界面はヘテロ接合をなすため、そのヘテロ接合面近傍には２次元電子ガス層７４が発生する（図中に点線で示す）。
【００４９】
また、ｎ型ＧａＮ層７２の凸部の上面にショットキー接合して、第１のアノード電極としてのＴｉ電極７５が形成されている。Ｔｉ電極７５とｎ型ＧａＮ層７２との接合面には、０．３ｅＶのショットキーバリアが生じる。なお、第１のアノード電極をなす材質は、Ｔｉに限定されない。例えばＷやＡｇ等、ｎ型ＧａＮ層７２に対して０．８ｅＶより低いショットキーバリアを生じる金属であればよい。
【００５０】
また、Ｔｉ電極７５上及びＡｌ_０．２Ｇａ_０．８Ｎ層７３上には、第２のアノード電極としてのＰｔ電極７６が形成されている。このＰｔ電極７６は、Ｔｉ電極７５に電気的に接続していると共に、ｎ型ＧａＮ層７２の凸部の側面にＡｌ_０．２Ｇａ_０．８Ｎ層７３を介してショットキー接合している。従って、ここでは、Ｐｔ電極７６はｎ型ＧａＮ層７２に直接にはショットキー接合していない。しかし、Ｐｔ電極７６がｎ型ＧａＮ層７２に直接にショットキー接合した場合には、その接合面に１．０ｅＶのショットキーバリアが生じる。なお、第２のアノード電極をなす材質は、Ｐｔに限定されない。例えばＮｉやＰｄやＡｕ等、ｎ型ＧａＮ層７２に対して０．８ｅＶより高いショットキーバリアを生じる金属であればよい。
【００５１】
そして、ｎ型ＧａＮ層７２の凸部の上面にショットキー接合しているＴｉ電極７５と、ｎ型ＧａＮ層７２の凸部の側面にＡｌ_０．２Ｇａ_０．８Ｎ層７３を介してショットキー接合しているＰｔ電極７６とから複合アノード電極８０が構成されている。
また、Ｐｔ電極７６、Ａｌ_０．２Ｇａ_０．８Ｎ層７３、及びｎ型ＧａＮ層７２の各側面、並びにｎ型ＧａＮ層７１の表面は、ＳｉＯ_２膜８１によって被覆されている。また、ＳｉＯ_２膜８１に形成された開口部を介して、ｎ型ＧａＮ層７１上にオーミック接合するＴａ−Ｓｉ層からなるカソード電極８２が形成されている。
【００５２】
このような複合アノード型ＧａＮ系ショットキー整流素子７０Ｄは、上述した整流素子３０Ｂよりさらにオン電圧が低く、０．１〜０．３Ｖのオン電圧が得られ、また、耐圧は５００Ｖ程度可能である。よって、整流素子４０Ｂを用いた場合よりさらにＨＦＥＴ装置の損失を低減できるため、ＨＦＥＴ装置の整流素子として好適に用いることができる。
【００５３】
図７（ｂ）は、上記の１実施例であるＨＦＥＴ装置７０の断面図である。
図において、ＧａＮバッファ層１２より上の製造工程は別々に行われるが、ＡｌＧａＮ層、電極形成、およびＳｉＯ_２層等は同時形成または加工することができる。なお、電極間の配線は基本的に図５に示した実施例と同様であり、詳細説明を省く。
【００５４】
このように、上述したＨＦＥＴ装置４０、５０，６０等が同一製造工程でできたのに比べ、ＨＦＥＴ装置７０の場合は上述したように製造工程が複雑になる。高出力マイクロ波スイッチング装置の要求性能に合わせて好適に選ぶことができる。
ゲート・ドレイン間に何らかの異常で高電圧が掛かり大電流が流れるとゲート電極が破壊されることがある。しかし、従来のパワーＭＯＳＦＥＴに比べてＧａＮ系ＨＦＥＴのゲート・ドレイン間の耐圧は６００Ｖ程度と極めて高く、また、ソース電極側は接地されており、ゲート電極側は限られた小さな領域の最大１００Ｖ程度の駆動電源で構成されているため、外部負荷が接続されているドレイン電極側よりサージ電圧等の高電圧が掛かる確率は極めて低い。
【００５５】
しかしながら、ゲート電極の保護素子としてＳｉ系材料のｐｎ接合ツェナーダイオードを同一基板に内蔵させてさらにＨＦＥＴ装置の信頼性を増すことも好適に可能である。
図８は、上記の１実施例のＨＦＥＴ装置８０を示す。
ＨＦＥＴ装置８０は、図８（ａ）の回路に示すように、ＨＦＥＴ１０Ａ、整流素子３０Ｂ，３０Ｃ、および二つのツェナーダイオードを互いに極性を向き合わせたゲート保護素子８０Ｂとの構成からなる。このような構成にすれば、ツェナーダイオードの降伏電圧Ｚｂで、ＨＦＥＴ１０Ａのゲート・ソース間のどちら側にもＺｂ以上の電圧が掛かることを防止することができる。ＨＦＥＴのゲート・ソース間耐圧Ｖｂよりツェナーダイオードの降伏電圧Ｚｂを低く設定しておくことはいうまでもない。
【００５６】
ツェナーダイオード側の降伏電圧を上げるためには、必要に応じてツェナーダイオードを直列に重ねて形成すればよい。ただ、基板に形成するＨＦＥＴの集積度が落ちるデメリットがある。
図８（ｂ）は、ＨＦＥＴ装置８０の構造断面図である。
図に示すように、二個のｐｎ接合ツェナーダイオード８０Ａ、ＨＦＥＴ１０Ａ、および整流素子３０Ｂ、３０Ｃとが同一基板に形成されている。
【００５７】
二個のツェナーダイオード８０ＡはＳｉＯ_２層９１で素子分離されており、ｎ型の島９２の中に、ｐ型ベース領域９３とｎ型コレクタ領域９４が形成されている。また、ｐ型ベース領域９３の中にｎ型エミッタ領域９５が形成されている。ｐ型ベース領域９３内にベース電極９６が、また、ｎ型エミッタ領域９５内にエミッタ電極９７が形成されている（なお、上記のツェナーダイオードの製造方法については省く）。
【００５８】
上記の電気的に完全分離された四つの機能素子は、図８（ａ）の回路に従って基板に形成された配線パターンで電極間配線が行われる。すなわち、ツェナーダイオード８０Ｂのベース電極９６同士が接続され、一方のエミッタ電極９７がゲート電極１８側に、他方のエミッタ電極９７がＨＦＥＴ１０Ａのソース電極１６に接続される。その他の配線については、上述した実施例から明らかであるので説明を省く。
【００５９】
こうして作製されたツェナーダイオードの耐圧は約９Ｖであるので、ゲート印可電圧及びゲート耐圧を考慮してツェナーダイオードを数段重ねる必要がある。以上に述べてきた実施形態では、ＨＦＥＴ１０Ａ、整流素子３０Ｂ、３０Ｃ、及びｐｎ接合ツェナーダイオード８０Ｂとを同一基板上に形成した場合について説明した。その他にも、ＨＦＥＴ１０Ａと上述した各種の整流素子およびポリマスイッチを好適に組み合わせて所望のＨＦＥＴ装置を構成することが可能である。
【００６０】
また、上述した実施例ではすべてＨＦＥＴに前記の整流素子やポリマスイッチを付加したＨＦＥＴ装置で説明したが、これらの整流素子やポリマスイッチは従来のＳｉ系ＭＯＳＦＥＴやＨＥＭＴ（Ｈｉｇｈｅｌｅｃｔｒｏｎｍｏｂｉｌｉｔｙｔｒａｎｓｉｓｔｏｒ）等にも適用できることはあきらかである。
【００６１】
【発明の効果】
本発明の電流遮断器付きＧａＮ系半導体装置を高出力マイクロ波スイッチング装置用のデバイスとして用いれば、サージ電圧や熱暴走等の異常が生じた場合、直ちに回路を遮断できるか、または異常がなくなれば直ちに原状回復できるため、信頼性の高いデバイスを形成することができる。また、高温環境下においても信頼性の高い動作を保証できる。
【図面の簡単な説明】
【図１】本発明の実施例を示す回路およびその断面図である。
【図２】図１の実施例の製造工程を示す図である。
【図３】図１の１変形例を説明する断面図である。
【図４】本発明の他の実施例を示す断面図である。
【図５】本発明のさらに別の実施例を示す回路図およびその断面図である。
【図６】本発明の別の実施例を示す断面図である。
【図７】本発明において、複合アノードショットキー整流素子を付加した応用例を示す断面図である。
【図８】本発明において、ゲート保護素子を付加した応用例を示す断面図である。
【図９】従来のＨＦＥＴ装置構造を示す説明図である。
【符号の説明】
１０、４０〜８０ＨＦＥＴ装置
１０ＡＨＦＥＴ
１０Ｂポリマスイッチ
４０ＢＧａＮ系ショットキー整流素子
４０ＣＧａＮ系ショットキー整流素子
７０Ｄ複合アノードショットキー整流素子
８０Ａ、８０Ｂツェナーダイオード
１１サファイア基板
１２ＧａＮバッファ層
１３アンドープＧａＮ層
１４アンドープＡｌＧａＮ層
１５ｎ型ＧａＮ層
１６ソース電極
１７ドレイン電極
１８ゲート電極
１９２次元電子ガス層
４１カソード電極
４２アノード電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a GaN-based semiconductor device, and more particularly, to a field-effect transistor device made of a GaN-based semiconductor material.
[0002]
[Prior art]
A heterojunction field effect transistor (hereinafter, referred to as an HFET) using a GaN-based semiconductor material has advantages of high-speed operation, low on-voltage, high withstand voltage, and high frequency. High-temperature operation and high-current operation at high voltage. Further, since a GaN-based material is used, it can withstand a high-temperature environment, and various devices for a high-power microwave switching device have been developed and studied.
[0003]
One example of an HFET using a GaN-based semiconductor material is shown in FIG. 9 (for example, see Non-Patent Document 1).
In the HFET, an AlN buffer layer, a non-doped GaN layer, and a non-doped AlGaN layer are stacked on a substrate in this order, and a two-dimensional electron gas layer is formed at a heterojunction interface between the GaN layer and the AlGaN layer.
[0004]
A low-resistance GaN layer is formed in contact with both ends of the heterojunction interface, and a source electrode and a drain electrode made of Ti / Al are formed thereon by ohmic junction. A gate electrode made of Pt / Au is formed on the non-doped AlGaN layer for Schottky junction.
[0005]
[Non-patent document 1]
SM Sze, ed., "Modern Semiconductor Device Physics", (USA), John Wiley & Sons, 1998, p. 125
[0006]
[Problems to be solved by the invention]
Although the HFET having the above structure has some excellent advantages, up to now, the HFET having the above structure is directly incorporated into a circuit as a GaN-based semiconductor device (hereinafter, referred to as an HFET device) to form a high-output micro device. When the wave switching device is configured, the following may occur.
[0007]
That is, in the case of the above-described HFET, for example, when a surge voltage is applied to the drain side, heat generated by the HFET due to a large current accompanying the surge voltage may cause the HFET to be destroyed.
In addition, since the HFET is normally operated in a normally-on state, if the gate electrode fails due to an abnormality (thermal runaway due to application of a surge voltage, insufficient cooling, or the like) for some reason, the HFET is always in a conductive state (on state), and the circuit is turned on. In some cases, short-circuits and other devices were destroyed.
[0008]
In order to solve such a problem, a large current caused by some abnormality flows into the HFET side as in a conventional power MOSFET (Metal Oxide Semiconductor FET) device or an IGBT (Insulated Gate Bipolar Transistor) device. It is conceivable that the structure of adding a current breaker for prevention is effective.
As a current breaker that can be used for that purpose, for example, there is a current breaker of a fuse type or a breaker type. However, in order to recover the current state of the apparatus, replacement is required in the case of the fuse system, and the breaker needs to be turned on again in the case of the breaker. Further, in the case of employing a system in which an abnormality is detected when a large current starts to flow and the current is interrupted instantaneously (latch-off), an external signal needs to be input (latch-on) as in the case of the above-described breaker to recover the device. was there.
[0009]
Therefore, when the above-described switching device is adopted, in terms of the automatic recovery of the function of the HFET, even if the operation is temporarily stopped due to some abnormal situation, the device can be immediately restored after the abnormal situation has left. Is preferred.
Further, for example, a method in which a Si-based rectifying element is connected in front of the HFET and the rectifying element is destroyed when a current exceeding a rated value flows is also conceivable. However, in this case as well, replacement of the rectifying element is required, and it is difficult for the Si-based rectifying element to be built in or compactly added to the HFET for a large current.
[0010]
Moreover, in order to add the above rectifying element to the HFET, it is necessary that the rectifying element can cut off the current at a high speed when a large current flows. This is because the current leaked from the rectifier flows into the HFET side as described above, and destroys the HFET. However, since the Si-based rectifying element is a rectifying element using a pn junction, there is naturally a limit to high-speed operation, and there is a problem that the above-mentioned conditions are not satisfied.
[0011]
Next, in addition to adding a current breaker in front of the HFET, in order to further enhance the reliability of the HFET, a rectifier for reverse load current voltage between the source and drain and inrush during high-speed switching operation between the source and gate An HFET to which a rectifying element for preventing the gate electrode from being destroyed by a current or a surge voltage is considered.
However, in the case of a rectifying element (for example, a Zener diode) for a reverse load current voltage having a pn junction structure, the ON resistance is 10 mΩcm. ² And the ON voltage is about 1.2 to 1.5V. Therefore, when it is added to the HFET, the loss due to the rectifying element cannot be ignored, and the difference becomes more remarkable as the frequency and the output current increase.
[0012]
In addition, the above-mentioned Zener diode has a low withstand voltage of about several tens of volts due to a Si-based material, and in order to withstand a surge voltage of about 300 V, it is necessary to stack several or more Zener diodes, and this is built into the HFET. Then, the number of HFETs that can be formed on the substrate decreases.
Further, for example, when used in a high temperature environment of 300 ° C. or higher, there is no thermal runaway, and a rectifying element made of a Si-based material cannot be used for reliable operation.
[0013]
The present invention has been made in order to solve the above-mentioned problems, and utilizes a characteristic of a GaN-based semiconductor material, and furthermore, has a high reliability and a high efficiency for ensuring a stable operation. It is an object to provide a semiconductor device.
[0014]
[Means for Solving the Problems]
To achieve the above object, according to the present invention, there is provided a GaN-based field-effect transistor device including a GaN-based field-effect transistor composed of a group III-V nitride semiconductor layer and a current breaker, An effect transistor and the current breaker are connected in series, and the current breaker has a recovery function. A GaN-based field effect transistor with a current breaker is provided.
[0015]
A GaN-based field-effect transistor device including a GaN-based field-effect transistor including a group III-V nitride semiconductor layer and a rectifying element, wherein the field-effect transistor and the rectifying element are connected in series, and The rectifying element is a GaN-based Schottky rectifying element having the same Schottky characteristics as the GaN-based field-effect transistor.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
(In case of HFET device with recoverable current breaker)
FIG. 1 shows an embodiment of an HFET device with a current breaker according to the present invention.
As shown in FIG. 1A, the device 10 of the present invention includes an HFET 10A and a polymer switch (Positive Temperature Coefficient device) 10B having a recovery function. Specifically, the HFET 10A is a normally-on type, the source electrode S side is grounded, and a current due to the voltage Vin input to the drain electrode D side flows to the source electrode S side in accordance with the gate drive bias on the gate electrode G side. . Further, the polymer switch 10B is connected in series at the preceding stage on the drain side of the HFET 10A.
[0017]
As described later, the polymer switch 10B has a three-layer structure in which a conductive polymer is sandwiched between metal electrodes, and has a current density of several A / cm. ² Since the operation can be performed at about the same level, it can be built in the HFET device.
FIG. 1B shows a structural cross-sectional view of the device 10.
The HFET device 10 includes an HFET 10A and a polymer switch 10B formed on the same substrate.
[0018]
In the HFET 10A, an undoped high-resistance GaN layer 13 which is a group III-V nitride semiconductor layer is formed on a semi-insulating sapphire substrate 11 via a GaN buffer layer 12. In addition, an undoped high-resistance AlGaN layer 14 which is a III-V group nitride semiconductor layer having a larger band gap energy than the GaN layer 13 is formed. Further, two low-resistance n-type GaN layers 15 are formed on the GaN layer 13 so as to be connected to the heterojunction between the GaN layer 13 and the AlGaN layer 14. Therefore, a two-dimensional electron gas layer (indicated by a broken line in the figure) 19 is generated near the heterojunction interface between the GaN layer 13 and the AlGaN layer 14. Further, a source electrode 16 and a drain electrode 17 are formed on the n-type GaN layer 15 by ohmic junction. A gate electrode 18 is formed on the AlGaN layer 14 by Schottky junction.
[0019]
The polymer switch 10B is formed on the same substrate in the vicinity of the HFET 10A, and the insulating layer SiO ₂ 22, a lower electrode 23, a conductive polymer 24, and an upper electrode 25 are laminated in this order.
Next, an example of a method of manufacturing the HFET device 10 will be described with reference to FIGS.
[0020]
Here, in order to form a high-quality active layer for HFET, an ultra-high vacuum gas source MBE (gas source molecular beam epitaxy) apparatus having a crystal growth chamber and a patterning chamber was used. Alternatively, it can be formed by applying a metal organic chemical vapor deposition method (MOCVD method). Alternatively, a halide vapor phase epitaxy (HVPE) method may be employed.
[0021]
First, in a crystal growth chamber, dimethylhydrazine (5 × 10 ^-5 Torr) and metal Ga (5 × 10 ^-7 The GaN buffer layer 12 having a thickness of 50 nm is formed at a crystal growth temperature of 640 ° C. using Torr). In the above embodiment, a semi-insulating substrate is used as a substrate, but an insulating or semi-insulating substrate such as silicon or a conductive substrate such as SiC, GaAs, or GaP may be used.
[0022]
Next, metal Ga (5 × 10 ^-7 Torr) and the nitrogen source was ammonia (5 × 10 ^-5 Torr), the growth temperature is increased to 780 ° C., and an undoped GaN layer 13 having a thickness of 2000 nm is epitaxially grown. In order to increase the resistance of the GaN layer 13, the carrier concentration is 2 × 10 ¹⁶ cm ^-3 The film forming conditions were set as follows. The band gap energy (Eg) of the GaN layer 13 is about 3.4 eV.
[0023]
Then, while maintaining the growth temperature at 780 ° C., Al (1 × 10 ^-7 Torr), Ga (5 × 10 ^-7 Torr), ammonia (5 × 10 ^-5 High-resistance undoped Al with a thickness of 30 nm using Torr) _0.2 Ga _0.8 An N layer 14 was formed. This Al _0.2 Ga _0.8 The band gap energy (Eg) of the N layer 14 is about 4.0 eV (see FIG. 2A). GaN layer 13 and Al _0.2 Ga _0.8 The N layer 14 is a heterojunction interface, and has a two-dimensional electron gas layer 19 (shown by a broken line in the figure).
[0024]
Next, the above-mentioned Al was formed using a plasma CVD (plasma-chemical vapor deposition) apparatus. _0.2 Ga _0.8 SiO on the surface of the N layer 14 ₂ A film is deposited, and a photoresist and SiO 2 are formed by a wet etching method or a dry etching method. ₂ The film is selectively etched away to obtain a predetermined shape of SiO. ₂ The pattern 20 is formed.
Next, the SiO 2 was etched using a reactive ion etching (RIE) device. ₂ Dry etching from the opening of _0.2 Ga _0.8 The entire N layer 14 and a part of the GaN layer 13 located thereunder are removed by etching. Here, the GaN layer 13 is made of Al _0.2 Ga _0.8 A portion 21 from the junction interface of the N layer 14 to a depth of 40 nm was removed by etching (see FIG. 2B).
[0025]
After etching, 2 × 10 Si ¹⁹ cm ^-3 The doped n-type GaN layer 15 having a thickness of 40 nm is selectively grown at a portion where the source and drain electrodes have been etched away (see FIG. 2C).
By doing so, the ohmic contact properties of the source and drain electrodes formed on the n-type GaN layer can be improved. The GaN layer 13 and the Al _0.2 Ga _0.8 Since the end of the two-dimensional electron gas layer 19 generated at the heterojunction interface of the N layer 14 can be arranged in contact with the side of the n-type GaN layer 15, the electrical connection between the two-dimensional electron gas layer 19 and the n-type GaN layer 15 can be made. Electrical conduction is improved.
[0026]
In addition, as the n-type dopant, Te, Sn, or the like can be suitably used. Further, the contact layer is not limited to the n-type GaN material. For example, InGaN, InGaAlN, InGaNAs, InGaNP, or the like doped with Si or the like can be used. Also, GaAs, InGaAs, and the like, which have a smaller band gap than GaN, can be used as the contact material for the source and drain electrodes.
[0027]
Next, a mask pattern is formed at predetermined locations for the source electrode and the drain electrode, and the source electrode 16 of a Ta-Si / Au multilayer structure having high heat resistance and ohmic junction is formed on each of the two n-type GaN layers 15. And the drain electrode 17 are formed by simultaneous film formation using an ECR sputtering apparatus. Similarly, the Al sandwiched between the source electrode 16 and the drain electrode 17 _0.2 Ga _0.8 A gate electrode 18 having a Pt / Au multilayer structure with a Schottky junction is formed on the N layer 14 (see FIG. 2D). Thus, the HFET 10A can be obtained. In this embodiment, the gate length of the HFET is 1 μm and the gate width is 100 μm.
[0028]
As a material for the source electrode and the drain electrode, besides the above-described Ta-Si, a silicide alloy having excellent heat resistance and contact properties, such as Ti-Si, Al-Si, and Ta-Si, is preferably used. Can be.
Further, as a material of the gate electrode, W, Pd, Ag, Au, Ni, or the like can be suitably used in addition to the above-mentioned Pt.
[0029]
Next, the polymer switch 10B is formed near the HFET 10A. In the following, SiO 2 ₂ The steps of forming and removing a photoresist and forming and removing a photoresist and a mask pattern will be described only when necessary.
First, using a plasma CVD apparatus, an insulating SiO 2 is formed on the undoped GaN layer 13 at a predetermined position where the polymer switch 10B is formed. ₂ A layer 22 is formed, and then SiO 2 is formed using an ECR sputtering apparatus. ₂ A lower electrode 23 is formed on the layer 22. Then, the conductive polymer 24 is applied on the lower electrode 23 by using a spin coating method, and the curing is stabilized by, for example, a high-temperature treatment at 100 ° C. The upper electrode 25 is formed again using the ECR sputtering device. Thus, the polymer switch 10B can be obtained. The material of the upper and lower electrodes, the size of the polymer switch, and the thickness of the conductive polymer may be determined in accordance with a predetermined HFET rating (see FIG. 2E).
[0030]
Through such a series of steps, the HFET 10A and the polymer switch 10B shown in FIG. 1B are formed on the same substrate. With the above structure, the HFET 10A and the polymer switch 10B are made of SiO ₂ Electrical complete isolation can be achieved via the layer 22.
Thereafter, the drain electrode 17 and the lower electrode 23 are connected by a wiring pattern formed on the substrate 11, and the upper electrode 25 is connected to the input side. As shown in the circuit of FIG. Switch 10B is connected in series (not shown).
[0031]
In the above description, the case where the manufacturing steps of the HFET 10A and the polymer switch 10B are performed separately has been described. However, if there are steps that can be shared, the steps may be simplified by incorporating them.
The conductive polymer 24 sandwiched between the upper and lower electrodes has a low resistance at a current within the rating, but the temperature of the conductive polymer 24 rises when an abnormal current exceeding the rating flows. Then, the resistance of the conductive polymer 24 rises sharply and interrupts the current. When the abnormal current disappears, the temperature of the polymer 24 decreases, and the resistance becomes low again. That is, it is not necessary to input an external signal again to latch on, and the device can be automatically restored to its original state.
[0032]
Note that, instead of the step of FIG. 2B, as shown in FIG. 3, when the above-described groove 21 is formed, the undercut portion 26 is formed under the AlGaN layer 14 by changing the dry etching conditions. Is also good. For example, etching is performed in a state where the AlGaN layer 14 is cut into the width direction by about 20 nm from immediately below the side portion. By doing so, when the n-type GaN layer 15 is selectively grown, the n-type GaN layer 15 is also buried in the undercut portion 26 so that conduction with the two-dimensional electron gas layer 19 is further improved. (The other steps are exactly the same as those shown in FIGS. 2A and 2C to 2E). In the following examples, the above method can be preferably used.
[0033]
Another selenium rectifier is another current interrupting rectifier having a recovery function. The selenium rectifier has a current density of 50-100 mA / cm unlike polymer switches. ² And cannot be built into a large current HFET. However, selenium, which is a p-type semiconductor, has only a majority carrier contributing to the current, and therefore has no theoretical recovery time and is suitable for high-speed operation. Therefore, the selenium is preferably used as the HFET device 20 externally attached to the HFET 10A. Possible (not shown).
[0034]
(In the case of a GaN-based HFET device with a current breaker having the same Schottky characteristics as an HFET)
FIG. 4 is a sectional view of a GaN-based HFET device 40 with a current breaker having the same Schottky characteristics as an HFET as another embodiment of the present invention.
The HFET device 40 includes the above-described HFET 10A and a GaN-based Schottky rectifier 40B formed on the same substrate. The drain electrode 17 and the cathode electrode 41, and the anode electrode 42 and the input side are connected by a wiring pattern formed on the substrate 11, and the HFET 10A and the rectifying element 40B are connected in series (not shown). ).
[0035]
The rectifying element 40B has a configuration in which a source electrode portion or a drain electrode portion is omitted from the structure of the HFET 10A. That is, the cathode electrode 41 is similar to the Ta-Si / Au multilayer electrode formed on the n-type GaN layer 15, and the anode electrode 42 is similar to the Pt / Au multilayer electrode formed on the AlGaN layer 14. It is. A two-dimensional electron gas layer 19 is formed at the interface between the AlGaN layer 15 and the GaN layer 13 below the anode electrode 42. Further, since the same material is used, the rectifying element 40B has almost the same Schottky characteristics as the HFET 10A.
[0036]
Therefore, the manufacturing method of the HFET device 40 is basically the same as the manufacturing process of the HFET 10 described above, and detailed description is omitted except for the following points.
The rectifying element 40B is formed immediately near the HFET 10A in order to increase the number of HFETs that can be formed on the substrate. Therefore, element isolation between the HFET 10A and the rectifying element 40B is required, and the element isolation region 43 is formed. Specifically, for example, the entire AlGaN layer 14 and a part of the GaN layer 13 located thereunder are removed by dry etching. By doing so, the two-dimensional electron gas layer generated at the heterojunction interface between the GaN layer 13 and the AlGaN layer 15 can be removed, and the GaN layer exposed by etching has a high resistance. Can be separated. If necessary, using a plasma CVD device, for example, insulating SiO 2 ₂ Is embedded.
[0037]
As described above, in the present embodiment, the HFET 10A and the rectifying element 40B are simultaneously formed by a common process using a common material. That is, in the process of manufacturing the HFET 10A and the rectifying device 40B, it is not necessary to complicate or increase the process at all, only by modifying the mask pattern for selective etching or selective epitaxial crystal growth.
[0038]
Therefore, as compared with the case where the HFET 10A and the rectifying element 40B are manufactured and connected as separate electronic components, not only the manufacturing cost can be reduced, but also the HFET device can be downsized by integration, and The miniaturization of the high-power microwave switching device can be realized.
Further, since the same material is used, the on-resistance and the withstand voltage of the HFET 10A and the rectifying element 40B are almost the same. In the above embodiment, the withstand voltage of the rectifying element 40B exceeded 600V. The on-resistance is 24 mΩcm ² As shown below, the forward voltage rose from around 0.3V. Heat resistance could exceed 300 ° C.
[0039]
As described above, by adding a polymer switch, a selenium rectifier, or a GaN-based Schottky rectifier to an HFET, an HFET device with a current breaker for a high-power microwave switching device can be realized.
Further, as described above, it is effective for the HFET device to add a reverse load current voltage rectifying element for preventing the HFET from being destroyed due to the application of an inrush current or a surge voltage at the moment of operation. In this case, a rectifying element having the same structure as the rectifying element 40B, which can share a manufacturing process, has low on-resistance, has excellent withstand voltage, and can operate at high speed, is preferable.
[0040]
FIG. 5 shows the HFET device 50 of the above-described one embodiment.
5A, the GaN-based Schottky rectifier for reverse load current voltage 40C has exactly the same structure as the GaN-based Schottky rectifier 40B, and the anode side is the source electrode side of the HFET 10A and the cathode side is the HFET 10A. Is connected to the drain electrode side.
[0041]
In the case of the above circuit, the rectifying element 40C can prevent a large voltage on the drain electrode side, and does not allow a current to flow from the drain side. On the other hand, inrush current or surge voltage from the source electrode side can be passed to the drain side without passing through the HFET 10A.
FIG. 5B shows a sectional view of the structure.
The HFET 10A, the rectifying element 40B, and the rectifying element 40C are all formed on the same substrate, and the rectifying element 40B and the rectifying element 40C are simply different in wiring. In addition, an isolation region 51 is formed between the rectifier 40C and the HFET 10A to isolate the rectifier 40C.
[0042]
The wiring between the electrodes is performed via a wiring pattern formed on the substrate based on the circuit of FIG. That is, the cathode 41 of the rectifier 40B is connected to the drain electrode 17 of the HFET 10A and the cathode 41 of the rectifier 40C, and the anode 42 of the rectifier 40C is connected to the source 16 of the HFET 10A. Other wirings are apparent from the above-described embodiment, and thus description thereof is omitted.
[0043]
Since the manufacturing process is basically the same as that of the HFET device 40, the description is omitted. Although the rectifiers 40B and 40C are formed on the left and right of the HFET 10A in the above embodiment, they may be freely rearranged depending on the design and manufacturing process.
In the above embodiment, three functional elements are formed separately from each other, but it is also possible to use the source electrode 16 of the HFET 10A and the cathode electrode 41 of the rectifying element 40C together.
[0044]
FIG. 6 is a cross-sectional view of the HFET device 60 according to the above-described embodiment.
In the figure, the source electrode 16 of the HFET 10A is also used as the cathode electrode 41 of the rectifier 40C, and the anode electrode 42 is formed on the left side. The rectifying element 40B is formed on the right side of the HFET 10A, and is completely separated by the element isolation region 61. Note that the wiring between the electrodes is basically the same as that of the embodiment shown in FIG. 5, and a detailed description thereof will be omitted.
[0045]
In the case of this embodiment, the degree of integration of the HFET formed on the substrate can be increased as compared with the case where the HFET 10A and the rectifying element 40C are completely separated.
In the above embodiment, three functional elements can be simultaneously formed on the same substrate. Therefore, a large current operation can be easily realized by connecting a large number of these structures in the HFET manufacturing process. Further, since all three functional elements are GaN-based semiconductors excellent in high-temperature operation, a highly reliable HFET device that is resistant to a high-temperature environment and resistant to thermal runaway can be realized.
[0046]
Further, instead of the rectifying elements 40B and 40C, it is also possible to suitably use a composite anode type Schottky rectifying element 70D having a further lower on-resistance and on-voltage.
FIG. 7 shows the HFET device 70 of the above-described embodiment.
FIG. 7A is a cross-sectional view of the composite anode type GaN-based Schottky rectifier 70D, and FIG. 7B is a cross-sectional view of the HFET device 70.
[0047]
As shown in FIG. 7A, a rectifying element 70D is formed on a semi-insulating sapphire substrate 11 via a 50-nm-thick GaN buffer layer 12 with a thickness of 2000 nm and a thickness of 5 × 10 5. ¹⁹ cm ^-3 The n-type GaN layer 71 having a high impurity concentration is stacked.
On the n-type GaN layer 71, an n-type GaN layer 72 having a part of the surface protruding in a convex shape is formed. The impurity concentration of this n-type GaN layer 72 is 2 × 10 ¹⁷ cm ^-3 The thickness of the flat portion is 500 nm, and the width and height of the convex portion are 2000 nm and 2000 nm, respectively. The impurity concentration of the n-type GaN layer 72 is 2 × 10 ¹⁷ cm ^-3 It is not necessary to limit to about 2 × 10 ¹⁷ cm ^-3 The following may be sufficient.
[0048]
The surface of the flat portion and the side surface of the convex portion of the n-type GaN layer 72 are undoped Al having a band gap energy larger than that of the n-type GaN layer 72 and having a thickness of 30 nm. _0.2 Ga _0.8 It is covered by the N layer 73. Here, the n-type GaN layer 72 and Al _0.2 Ga _0.8 Since the interface with the N layer 73 forms a heterojunction, a two-dimensional electron gas layer 74 is generated near the heterojunction surface (indicated by a dotted line in the figure).
[0049]
Also, a Ti electrode 75 as a first anode electrode is formed by Schottky junction with the upper surface of the projection of the n-type GaN layer 72. A 0.3 eV Schottky barrier is generated at the junction between the Ti electrode 75 and the n-type GaN layer 72. The material forming the first anode electrode is not limited to Ti. For example, any metal that causes a Schottky barrier lower than 0.8 eV with respect to the n-type GaN layer 72, such as W or Ag, may be used.
[0050]
In addition, on the Ti electrode 75 and Al _0.2 Ga _0.8 On the N layer 73, a Pt electrode 76 as a second anode electrode is formed. This Pt electrode 76 is electrically connected to the Ti electrode 75 and has Al _0.2 Ga _0.8 Schottky junction is performed via the N layer 73. Therefore, here, the Pt electrode 76 is not directly in Schottky junction with the n-type GaN layer 72. However, when the Pt electrode 76 is directly Schottky-bonded to the n-type GaN layer 72, a Schottky barrier of 1.0 eV is generated on the bonding surface. Note that the material forming the second anode electrode is not limited to Pt. For example, a metal such as Ni, Pd, or Au that generates a Schottky barrier higher than 0.8 eV for the n-type GaN layer 72 may be used.
[0051]
Then, a Ti electrode 75 that is Schottky-bonded to the upper surface of the projection of the n-type GaN layer 72 and an Al _0.2 Ga _0.8 A composite anode electrode 80 is constituted by the Pt electrode 76 which is in Schottky junction with the N layer 73 interposed therebetween.
Further, the Pt electrode 76, Al _0.2 Ga _0.8 Each side surface of the N layer 73 and the n-type GaN layer 72 and the surface of the n-type GaN layer 71 are made of SiO 2 ₂ It is covered by the film 81. In addition, SiO ₂ A cathode electrode 82 made of a Ta-Si layer that is in ohmic contact is formed on the n-type GaN layer 71 through an opening formed in the film 81.
[0052]
Such a composite anode type GaN-based Schottky rectifier 70D has a lower on-state voltage than the above-described rectifier 30B, an on-state voltage of 0.1 to 0.3 V is obtained, and a withstand voltage of about 500 V is possible. . Therefore, the loss of the HFET device can be further reduced as compared with the case where the rectifying device 40B is used, so that it can be suitably used as a rectifying device of the HFET device.
[0053]
FIG. 7B is a cross-sectional view of the HFET device 70 according to the one embodiment.
In the figure, the manufacturing steps above the GaN buffer layer 12 are performed separately, but the AlGaN layer, electrode formation, and SiO 2 ₂ Layers and the like can be formed or processed simultaneously. The wiring between the electrodes is basically the same as that of the embodiment shown in FIG. 5, and the detailed description is omitted.
[0054]
As described above, the manufacturing process of the HFET device 70 is complicated as described above, while the above-described HFET devices 40, 50, 60, etc. are manufactured in the same manufacturing process. It can be suitably selected according to the required performance of the high-power microwave switching device.
When a high voltage is applied between the gate and the drain due to some abnormality and a large current flows, the gate electrode may be destroyed. However, the breakdown voltage between the gate and the drain of the GaN-based HFET is extremely high at about 600 V as compared with the conventional power MOSFET, and the source electrode side is grounded, and the gate electrode side has a limited small area of about 100 V at the maximum. Therefore, the probability that a high voltage such as a surge voltage is applied from the drain electrode side to which an external load is connected is extremely low.
[0055]
However, it is also possible to preferably increase the reliability of the HFET device by incorporating a pn junction Zener diode of a Si-based material as the protection element for the gate electrode on the same substrate.
FIG. 8 shows the HFET device 80 of the above-described embodiment.
As shown in the circuit of FIG. 8A, the HFET device 80 has a configuration including an HFET 10A, rectifying elements 30B and 30C, and a gate protection element 80B in which two zener diodes have opposite polarities. With such a configuration, it is possible to prevent a voltage higher than Zb from being applied to either side between the gate and the source of the HFET 10A at the breakdown voltage Zb of the Zener diode. It goes without saying that the breakdown voltage Zb of the Zener diode is set lower than the gate-source breakdown voltage Vb of the HFET.
[0056]
In order to increase the breakdown voltage on the Zener diode side, Zener diodes may be formed in series as necessary. However, there is a disadvantage that the integration degree of the HFET formed on the substrate is reduced.
FIG. 8B is a structural sectional view of the HFET device 80.
As shown in the figure, two pn junction Zener diodes 80A, HFET 10A, and rectifying elements 30B and 30C are formed on the same substrate.
[0057]
The two Zener diodes 80A are made of SiO. ₂ Elements are separated by a layer 91, and a p-type base region 93 and an n-type collector region 94 are formed in an n-type island 92. Further, an n-type emitter region 95 is formed in the p-type base region 93. A base electrode 96 is formed in the p-type base region 93, and an emitter electrode 97 is formed in the n-type emitter region 95 (the method of manufacturing the Zener diode is omitted).
[0058]
In the above-mentioned four functional elements which are electrically completely separated, inter-electrode wiring is performed by a wiring pattern formed on a substrate according to the circuit of FIG. That is, the base electrodes 96 of the Zener diode 80B are connected to each other, one emitter electrode 97 is connected to the gate electrode 18 side, and the other emitter electrode 97 is connected to the source electrode 16 of the HFET 10A. Other wirings are apparent from the above-described embodiment, and thus description thereof is omitted.
[0059]
Since the Zener diode thus manufactured has a withstand voltage of about 9 V, it is necessary to stack several Zener diodes in consideration of the gate application voltage and the gate withstand voltage. In the embodiment described above, the case where the HFET 10A, the rectifying elements 30B and 30C, and the pn junction Zener diode 80B are formed on the same substrate has been described. In addition, a desired HFET device can be configured by suitably combining the HFET 10A with the various rectifying elements and polymer switches described above.
[0060]
In the above-described embodiments, the HFET device in which the rectifier and the polymer switch are added to the HFET has been described. It is clear that can also be applied.
[0061]
【The invention's effect】
If the GaN-based semiconductor device with a current breaker of the present invention is used as a device for a high-power microwave switching device, if an abnormality such as a surge voltage or a thermal runaway occurs, the circuit can be cut off immediately or if the abnormality disappears. Since the original state can be immediately restored, a highly reliable device can be formed. Also, highly reliable operation can be ensured even in a high temperature environment.
[Brief description of the drawings]
FIG. 1 is a circuit showing an embodiment of the present invention and a sectional view thereof.
FIG. 2 is a view showing a manufacturing process of the embodiment of FIG. 1;
FIG. 3 is a cross-sectional view illustrating a modified example of FIG.
FIG. 4 is a sectional view showing another embodiment of the present invention.
FIG. 5 is a circuit diagram and a sectional view showing still another embodiment of the present invention.
FIG. 6 is a sectional view showing another embodiment of the present invention.
FIG. 7 is a sectional view showing an application example in which a composite anode Schottky rectifier is added in the present invention.
FIG. 8 is a sectional view showing an application example in which a gate protection element is added in the present invention.
FIG. 9 is an explanatory view showing a conventional HFET device structure.
[Explanation of symbols]
10, 40-80 HFET devices
10A HFET
10B polymer switch
40B GaN-based Schottky rectifier
40C GaN-based Schottky rectifier
70D composite anode Schottky rectifier
80A, 80B Zener diode
11 Sapphire substrate
12 GaN buffer layer
13 Undoped GaN layer
14 Undoped AlGaN layer
15 n-type GaN layer
16 Source electrode
17 Drain electrode
18 Gate electrode
19 Two-dimensional electron gas layer
41 Cathode electrode
42 Anode electrode

Claims

A GaN-based field-effect transistor comprising a III-V nitride semiconductor layer;
A current breaker, and a GaN-based semiconductor device comprising:
The GaN-based semiconductor device with a current breaker, wherein the field effect transistor and the current breaker are connected in series, and the current breaker has a recovery function.

The GaN-based semiconductor device with a current breaker according to claim 1, wherein the current breaker having the recovery function is a polymer switch or a selenium rectifier.

The GaN-based semiconductor device with a current breaker according to claim 1, wherein the GaN-based electric field transistor and the polymer switch are formed on the same substrate.

A GaN-based field-effect transistor comprising a III-V nitride semiconductor layer;
A GaN-based semiconductor device comprising:
The GaN-based field-effect transistor and the rectifier are connected in series, and the rectifier is a GaN-based Schottky rectifier having substantially the same Schottky characteristics as the GaN-based field-effect transistor. GaN-based semiconductor device with a current breaker.

The GaN-based semiconductor device with a current breaker according to claim 4, wherein the GaN-based field-effect transistor and the GaN-based Schottky rectifier are formed on the same substrate.

The GaN-based semiconductor device with a current breaker according to any one of claims 1 to 5, wherein a GaN-based Schottky rectifier as a rectifier for reverse load current voltage protection is connected in parallel to the GaN-based field-effect transistor. .

7. The GaN-based semiconductor device with a current breaker according to claim 6, wherein the GaN-based Schottky rectifier for protecting the reverse load current voltage and the GaN-based field-effect transistor have substantially the same Schottky characteristics.

The GaN-based semiconductor device with a current breaker according to claim 7, wherein the GaN-based Schottky rectifier for protecting the reverse load current / voltage is formed on the same substrate.

The GaN-based semiconductor device with a current breaker according to claim 8, wherein the source electrode of the GaN-based field effect transistor and the cathode electrode of the GaN-based Schottky rectifier are a common electrode.

The GaN-based semiconductor device with a current breaker according to any one of claims 1 to 9, further comprising a constant voltage rectifier for surge voltage protection.

The GaN-based semiconductor device with a current breaker according to claim 10, wherein the constant voltage rectifier is formed on the same substrate.

The GaN-based field-effect transistor includes: a substrate; a stacked structure in which a buffer layer and a GaN-based first semiconductor layer are formed on the substrate in this order; and a heterojunction disposed on the first semiconductor layer. A GaN-based second semiconductor layer having a larger band gap than the first semiconductor layer, and a GaN-based third semiconductor layer disposed at another location on the first semiconductor layer. ,
12. The current interrupt according to claim 1, wherein a gate electrode is formed on the second semiconductor layer, and a source electrode and a drain electrode are formed on the third semiconductor layer, respectively. GaN-based semiconductor device.

The second semiconductor layer is disposed on the first semiconductor layer in a heterojunction with a portion removed by etching between the second semiconductor layer and the first semiconductor layer, and the third semiconductor layer is 13. The GaN-based semiconductor device with a current breaker according to claim 12, wherein the side portion of the second semiconductor layer and the portion removed by etching are buried.

14. The GaN-based semiconductor device with a current breaker according to claim 13, wherein the etched portion has an undercut portion below the second semiconductor layer. 15.

The GaN-based Schottky rectifying element is disposed on the substrate, in a stacked structure in which a buffer layer and the first semiconductor layer are formed in this order, and in a heterojunction on the first semiconductor layer. A second semiconductor layer having a band gap larger than that of the first semiconductor layer, and a GaN-based third semiconductor layer disposed at another position on the first semiconductor layer;
12. The semiconductor device according to claim 4, further comprising: an anode electrode formed by a Schottky junction on the second semiconductor layer; and a cathode electrode formed by an ohmic junction on the third semiconductor layer. GaN-based semiconductor device with current breaker.

The second semiconductor layer is disposed on the first semiconductor layer in a heterojunction with a portion removed by etching between the second semiconductor layer and the first semiconductor layer, and the third semiconductor layer is The GaN-based semiconductor device with a current breaker according to claim 15, wherein the side portion of the second semiconductor layer and the portion removed by etching are buried.

17. The GaN-based semiconductor device with a current breaker according to claim 16, wherein the etched-off portion has an undercut portion below the second semiconductor layer.

The first semiconductor layer of the GaN-based field effect transistor and the GaN-based Schottky rectifier is an undoped GaN layer, the second semiconductor layer is an undoped AlGaN layer, and the third semiconductor layer is an n-type GaN layer. The GaN-based semiconductor device with a current breaker according to claim 4, wherein: