JP2004153125A - 加工用マスクの形成方法及び半導体装置の製造方法 - Google Patents
加工用マスクの形成方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004153125A JP2004153125A JP2002318165A JP2002318165A JP2004153125A JP 2004153125 A JP2004153125 A JP 2004153125A JP 2002318165 A JP2002318165 A JP 2002318165A JP 2002318165 A JP2002318165 A JP 2002318165A JP 2004153125 A JP2004153125 A JP 2004153125A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- processing
- resin film
- inorganic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】トリレベルレジストを用いるも、当該トリレベルレジストの構成要素である最下層の第１の樹脂膜にパターン不良を発生せしめることなく、更なる微細パターン形成にも十分に対応できる加工用マスクを実現する。
【解決手段】プラズマＣＶＤ法による無機物膜の成膜温度よりも耐熱温度が高い有機樹脂であるポリアリール系樹脂膜１１、プラズマＣＶＤ法により形成され、膜密度が高く、欠陥の少ない無機質膜であるシリコン酸化膜１２、及びフォトレジスト膜１３からなるトリレベルレジストを用いて微細加工を行う。
【選択図】 図１
【解決手段】プラズマＣＶＤ法による無機物膜の成膜温度よりも耐熱温度が高い有機樹脂であるポリアリール系樹脂膜１１、プラズマＣＶＤ法により形成され、膜密度が高く、欠陥の少ない無機質膜であるシリコン酸化膜１２、及びフォトレジスト膜１３からなるトリレベルレジストを用いて微細加工を行う。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、リソグラフィーによる微細加工に用いられる加工用マスクの形成方法及びこの加工用マスクを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、半導体基板やその上に形成された被加工物をフォトリソグラフィーにより微細加工するに際して、露光装置の光源にはＫｒＦレーザが、レジストには単層のものが通常用いられている。
【０００３】
半導体装置の世代が進むにつれて、より微細なパターン形成技術が求められており、露光装置の光源もＫｒＦレーザから、より短波長であるＡｒＦレーザへ変遷する傾向にある。ところが、ＡｒＦレーザによる露光には専用のレジストが用いられるが、ＫｒＦレジストのように厚膜でパターン形成することができないという問題点がある。その対策として、いわゆるトリレベルレジストの採用が検討されている。このトリレベルレジストは、図５に示すように、半導体基板１０１上で、膜厚０．２５μｍ〜０．３５μｍ程度の下層レジスト１０２、膜厚０．１μｍ〜０．５μｍ程度の無機ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜１０３、及び膜厚０．２５μｍ〜０．３５μｍ程度の上層レジスト１０４が順次積層された３層構造に構成されている。
【０００４】
このトリレベルレジストを用いてフォトリソグラフィーを行うには、先ず図６（ａ）に示すように、上層レジスト１０４をＡｒＦレーザ光により所望のパターンを露光し、これを現像する。続いて、図６（ｂ）に示すように、上層レジスト１０４をマスクとして無機ＳＯＧ層１０３をエッチングする。そして、図６（ｃ）に示すように、無機ＳＯＧ層１０３をマスクとして下層レジスト１０２をエッチングし、前記パターンの形成されたレジストマスク１０５が完成する。このトリレベルレジストによれば、レジストと無機ＳＯＧとのエッチングレートの差異を利用し、ＡｒＦレーザによる微細加工が可能となる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述のトリレベルレジストを用いたレジストマスクを形成する場合、図７に示すように、無機ＳＯＧ膜１０３には基板面内で膜質のバラツキによるエッチングレートの不均一な部位が生じ、これに起因して下層レジスト１０２のエッチング時に無機ＳＯＧ膜１０３の欠陥が下層レジスト１０２に転写され、パターン不良１１１が発生するという問題がある。
【０００６】
また、そもそもレジストと無機ＳＯＧとの選択比は高々２０〜３０程度に過ぎず、このトリレベルレジストでは近時における半導体デバイスの更なる微細化に十分対応することが困難である。
【０００７】
そこで本発明は、上記の課題に鑑みてなされたものであり、トリレベルレジストを用いるも、当該トリレベルレジストの構成要素である最下層の第１の樹脂膜にパターン不良を発生せしめることなく、更なる微細パターン形成にも十分に対応できる加工用マスクの形成方法、及びこの加工用マスクを用いて更なる高集積化を可能とする半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【０００９】
本発明の加工用マスクの形成方法は、被加工物上に第１の樹脂膜を形成する工程と、前記絶縁膜上にＣＶＤ法により緻密且つ均一な無機物膜を形成する工程と、前記無機物膜上に第２の樹脂膜を形成する工程とを含む。
【００１０】
本発明の半導体装置の製造方法は、半導体基板の上方に形成された被加工物上に第１の樹脂膜を形成する工程と、前記絶縁膜上にＣＶＤ法により緻密且つ均一な無機物膜を形成する工程と、前記無機物膜上に第２の樹脂膜を形成する工程と、前記第１の樹脂膜、前記無機物膜、及び前記第２の樹脂膜を加工し、所望形状の加工用マスクを形成する工程と、前記加工用マスクを用いて前記被加工物を加工する工程とを含む。
【００１１】
【発明の実施の形態】
以下、本発明を適用した好適な諸実施形態について、図面を参照しながら詳細に説明する。
【００１２】
（第１の実施形態）
本実施形態では、本発明を適用したフォトリソグラフィーによる加工用マスクの形成方法を開示する。
図１は、本実施形態による加工用マスクの形成方法を工程順に示す概略断面図である。ここでは、半導体基板の表層を微細加工する際の加工用マスクについて例示する。
【００１３】
先ず、図１（ａ）に示すように、半導体基板１を用意し、図１（ｂ）に示すように、この半導体基板１上に下層樹脂膜となる耐熱性樹脂膜を形成する。具体的には、後述するプラズマＣＶＤ法による無機物膜の成膜温度よりも耐熱温度が高く（例えば３００℃以上）、ここでは４００℃で焼成される有機樹脂であるポリアリール系樹脂膜１１を形成する。なお、この耐熱性樹脂膜としては、ポリアリール系樹脂の替わりにポリイミド樹脂やベンゾシクロブテン等を用いても良い。このポリアリール系樹脂膜１１を膜厚２００ｎｍ程度に塗布し、ホットプレートでＮ２雰囲気中にて３００℃のベーク処理を行った後、炉内でＮ２雰囲気中にて４００℃の焼成処理を行う。
【００１４】
続いて、図１（ｃ）に示すように、プラズマＣＶＤ法により、ポリアリール系樹脂膜１１上に無機物膜としてシリコン酸化膜１２を膜厚１００ｎｍ程度に形成する。このときの成膜条件としては、ソースガスとしてＳｉＨ４、Ｎ２Ｏ、Ｎ２の混合ガスを用い、ガス流量（ｓｃｃｍ）をＳｉＨ４／Ｎ２Ｏ／Ｎ２＝３２／４８０／４５００とし、ＲＦ電力を３２０Ｗ、圧力を４．５Ｔｏｒｒ（≒６００Ｐａ）、処理温度（基板温度）を４００℃とする。このように形成されるシリコン酸化膜１２は、膜面のほぼ全域にわたって緻密且つ均一（均質）であり、膜密度が高く、欠陥の少ない無機質膜である。なお、前記無機物膜としては、シリコン酸化膜の替わりにシリコン窒化膜やシリコンカーバイド膜等を形成するようにしても良い。
【００１５】
続いて、図１（ｄ）に示すように、シリコン酸化膜１２上にＡｒＦレーザ光を感光光とするフォトレジスト膜１３を膜厚３００ｎｍ程度に塗布する。これにより、ポリアリール系樹脂膜１１、シリコン酸化膜１２、及びフォトレジスト膜１３からなるトリレベルレジストが構成される。
【００１６】
続いて、図１（ｅ）に示すように、ＡｒＦレーザを光源として所望のパターンをフォトレジスト膜１３に縮小投影して露光した後、これを現像処理して、フォトレジスト膜１３に加工パターン１３ａを形成する。
【００１７】
続いて、図１（ｆ）に示すように、フォトレジスト膜１３をマスクとして、シリコン酸化膜１２をエッチングし、シリコン酸化膜１２に加工パターン１３ａに倣った加工パターン１２ａを形成する。
【００１８】
そして、図１（ｇ）に示すように、シリコン酸化膜１２をマスクとして、ポリアリール系樹脂膜１１をエッチングし、ポリアリール系樹脂膜１１に加工パターン１２ａに倣った加工パターン１１ａを形成する。これにより、ポリアリール系樹脂膜１１及びシリコン酸化膜１２からなり、加工パターン１１ａ，１２ａからなる加工パターン２ａの形成された加工用マスク２が完成する。この加工用マスク２を用いて半導体基板１をエッチングし、加工パターン２ａに倣った微細加工を施すことになる。
【００１９】
以上説明したように、本実施形態によれば、加工用マスク２の形成にトリレベルレジストを用いるも、当該トリレベルレジストの中間層である無機物膜１２をプラズマＣＶＤ法で形成することにより、シリコン酸化膜１２を均一且つ膜密度が高くレジストとの選択比が１００程度のものとすることができる。これにより、当該トリレベルレジストの最下層であるポリアリール系樹脂膜１１にパターン不良を発生せしめることなく所望の加工パターンを備えた薄い加工用マスク２を得ることができ、これにより更なる微細パターン加工にも十分に対応することが可能となる。
【００２０】
また、ポリアリール系樹脂膜１１としては、シリコン酸化膜１２のプラズマＣＶＤ法による成膜温度よりも耐熱温度が高いため、プラズマＣＶＤによる悪影響の懸念はなく、欠陥パターンのない高品質の耐熱性樹脂膜が保証される。
【００２１】
−変形例−
ここで、本実施形態の変形例について説明する。この変形例では、トリレベルレジストに反射防止膜を付加形成する。
図２は、本実施形態の変形例における加工用マスクの形成方法の主工程を示す概略断面図である。なお、第１の実施形態と同様の構成部材等については同符号を記して説明を省略する。
【００２２】
先ず、図２（ａ）に示すように、半導体基板１を用意し、図２（ｂ）に示すように、この半導体基板１上に下層樹脂膜となる耐熱性樹脂膜を形成する。具体的には、後述するプラズマＣＶＤ法による無機物膜の成膜温度よりも耐熱温度が高く（例えば３００℃以上）、ここでは３５０℃で焼成される有機樹脂であるポリイミド樹脂膜３１を形成する。この耐熱性樹脂膜としては、ポリイミド樹脂の替わりにポリアリール系樹脂やベンゾシクロブテン等を用いても良い。なお、このポリイミド樹脂膜３１を膜厚２００ｎｍ程度に塗布し、ホットプレートでＮ２雰囲気中にて２５０℃のベーク処理を行った後、炉内でＮ２雰囲気中にて３５０℃の焼成処理を行う。
【００２３】
続いて、図２（ｃ）に示すように、プラズマＣＶＤ法により、ポリイミド樹脂膜３１上に無機物膜としてシリコン酸化膜３２を膜厚１００ｎｍ程度に形成する。このときの成膜条件としては、ソースガスとしてＴＥＯＳ、及びＯ２の混合ガスを用い、ガス流量（ｓｃｃｍ）をＴＥＯＳ／Ｏ２＝１／９５００とし、ＲＦ電力をＨＦが３５０Ｗ、ＬＦが６５０Ｗとし、圧力を２．４Ｔｏｒｒ（≒３２０Ｐａ）、処理温度（基板温度）を３５０℃とする。このように形成されるシリコン酸化膜３２は、膜面のほぼ全域にわたって緻密且つ均一（均質）であり、膜密度が高く、欠陥の少ない無機質膜である。なお、前記無機物膜としては、シリコン酸化膜の替わりにシリコン窒化膜やシリコンカーバイド膜等を形成するようにしても良い。
【００２４】
続いて、図２（ｄ）に示すように、シリコン酸化膜３２上に例えば商品名ＡＲＣ３９（日産化学製）を材料として膜厚８０ｎｍ程度の反射防止膜３３を形成する。
【００２５】
続いて、図２（ｅ）に示すように、反射防止膜３３上にＡｒＦレーザ光を感光光とするフォトレジスト膜１３を膜厚３００ｎｍ程度に塗布する。これにより、ポリイミド樹脂膜３１、シリコン酸化膜３２、及びフォトレジスト膜１３を有し、シリコン酸化膜３２とフォトレジスト膜１３との間に反射防止膜３３を有してなるトリレベルレジストが構成される。
【００２６】
続いて、図２（ｆ）に示すように、ＡｒＦレーザを光源として所望のパターンをフォトレジスト膜１３に縮小投影して露光した後、これを現像処理して、フォトレジスト膜１３に加工パターン１３ａを形成する。
【００２７】
続いて、図２（ｇ）に示すように、フォトレジスト膜１３をマスクとして、反射防止膜３３及びシリコン酸化膜３２をエッチングした後、反射防止膜１４及び残存するフォトレジスト膜１３を除去し、シリコン酸化膜３２に加工パターン１３ａに倣った加工パターン３２ａを形成する。
【００２８】
そして、図２（ｈ）に示すように、シリコン酸化膜３２をマスクとして、ポリイミド樹脂膜３１をエッチングし、ポリイミド樹脂膜３１に加工パターン３２ａに倣った加工パターン３１ａを形成する。これにより、ポリイミド樹脂膜３１及びシリコン酸化膜３２からなり、加工パターン３１ａ，３２ａからなる加工パターン３ａの形成された加工用マスク３が完成する。この加工用マスク３を用いて半導体基板１をエッチングし、加工パターン３ａに倣った微細加工を施すことになる。
【００２９】
以上説明したように、本変形例によれば、加工用マスク２の形成にトリレベルレジストを用いるも、当該トリレベルレジストの中間層である無機物膜１２をプラズマＣＶＤ法で形成することにより、シリコン酸化膜３２を均一且つ膜密度が高くレジストとの選択比が１００程度のものとすることができる。これにより、当該トリレベルレジストの最下層であるポリイミド樹脂膜３１にパターン不良を発生せしめることなく所望の加工パターンを備えた薄い加工用マスク３を得ることができ、これにより更なる微細パターン加工にも十分に対応することが可能となる。
【００３０】
また、ポリイミド樹脂膜３１としては、シリコン酸化膜３２のプラズマＣＶＤ法による成膜温度よりも耐熱温度が高いため、プラズマＣＶＤによる悪影響の懸念はなく、欠陥パターンのない高品質の耐熱性樹脂膜が保証される。
【００３１】
更に、フォトレジスト膜１３の下層に反射防止膜３３を形成したため、半導体基板１からの反射の影響を抑えて、より微細な加工パターンの形成が可能となる。
【００３２】
（第２の実施形態）
本実施形態では、第１の実施形態で開示した加工用マスクの形成方法を半導体装置の製造方法に適用した具体例について説明する。ここでは、半導体装置としてＭＯＳトランジスタを例示する。
図３及び図４は、本実施形態によるＭＯＳトランジスタの製造方法の主工程を示す概略断面図である。
【００３３】
始めに、図３（ａ）に示すように、ＭＯＳトランジスタの主構成を形成する。
具体的には、シリコン半導体基板２１上に素子分離構造、ここではＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法により素子分離構造２２を形成し、素子活性領域を画定する。
【００３４】
続いて、半導体基板１上にゲート絶縁膜２３を形成した後、ＣＶＤ法により多結晶シリコン膜を堆積し、フォトリソグラフィー及びこれに続くエッチングにより多結晶シリコン膜及びゲート絶縁膜２３を電極形状に加工し、ゲート電極２４をパターン形成する。
【００３５】
続いて、ゲート電極２４をマスクとして、当該ゲート電極２４の両側における半導体基板１の表層に不純物をイオン注入し、ソース／ドレイン２５を形成する。
【００３６】
続いて、ゲート電極２４を覆うように、ＣＶＤ法により層間絶縁膜２６を堆積した後、フォトリソグラフィー及びこれに続くエッチングを層間絶縁膜２４に施し、ゲート電極２４及びソース／ドレイン２６の表面の一部を露出させるコンタクト孔２７を形成し、これらコンタクト孔２７を埋め込むように層間絶縁膜２４上にアルミ合金層２８をスパッタ法により形成する。
【００３７】
そして、ゲート電極２４及びソース／ドレイン２５と接続される配線を形成する際に、上述の加工用マスクの形成方法を利用する。勿論、この形成方法はゲート電極２４や種々の絶縁膜の微細加工にも適用できる。
【００３８】
即ち、図３（ｂ）に示すように、第１の実施形態の図１（ｂ）〜図１（ｄ）の各工程を経て、アルミ合金層２８上にポリアリール系樹脂膜１１、シリコン酸化膜１２、及びフォトレジスト膜１３からなるトリレベルレジストを形成する。
【００３９】
続いて、図３（ｃ）に示すように、ＡｒＦレーザを光源として所望のパターンをフォトレジスト膜１３に縮小投影して露光した後、これを現像処理して、フォトレジスト膜１３に配線パターン１３ｂを形成する。
【００４０】
続いて、図４（ａ）に示すように、フォトレジスト膜１３をマスクとして、シリコン酸化膜１２をエッチングし、シリコン酸化膜１２に配線パターン１３ｂに倣った配線パターン１２ｂを形成する。
【００４１】
続いて、図４（ｂ）に示すように、シリコン酸化膜１２をマスクとして、ポリアリール系樹脂膜１１をエッチングし、ポリアリール系樹脂膜１１に配線パターン１２ｂに倣った配線パターン１１ｂを形成する。これにより、ポリアリール系樹脂膜１１及びシリコン酸化膜１２からなり、配線パターン１１ｂ，１２ｂからなる配線パターン４ｂの形成された加工用マスク４が完成する。
【００４２】
続いて、図４（ｃ）に示すように、加工用マスク４を用いてアルミ合金層２８をエッチングする。そして、加工用マスク３１を有機溶剤等を用いて除去し、ゲート電極２４及びソース／ドレイン２５の各々と電気的に接続されてなる配線２９をパターン形成する。
【００４３】
しかる後、更なる層間絶縁膜やビア孔、上層配線等の形成を経て、ＭＯＳトランジスタを完成させる。なお、この上層配線の形成にも、上述の加工マスクの形成方法を用いることが好適である。
【００４４】
以上説明したように、本実施形態によれば、加工用マスク４の形成にトリレベルレジストを用いるも、当該トリレベルレジストの中間層である無機物膜１２をプラズマＣＶＤ法で形成することにより、シリコン酸化膜１２を均一且つ膜密度が高くレジストとの選択比が１００程度のものとすることができる。これにより、当該トリレベルレジストの最下層であるポリアリール系樹脂膜１１にパターン不良を発生せしめることなく所望の加工パターンを備えた薄い加工用マスク２を得ることができ、これにより更なる微細パターン加工にも十分に対応することが可能となる。これにより、微細な配線２９を確実にパターン形成することができ、信頼性の高いＭＯＳトランジスタが実現する。
【００４５】
なお、本実施形態では、半導体装置としてＭＯＳトランジスタを例示したが、本発明のこれに限定されることなく、ＤＲＡＭやＥＥＰＲＯＭ等の半導体記憶装置、液晶表示装置等、およそリソグラフィーによる微細加工を要する装置の製造に適用可能である。
【００４６】
以下、本発明の諸態様を付記としてまとめて記載する。
【００４７】
（付記１）被加工物上に第１の樹脂膜を形成する工程と、
前記絶縁膜上にＣＶＤ法により無機物膜を形成する工程と、
前記無機物膜上に第２の樹脂膜を形成する工程と
を含むことを特徴とする加工用マスクの形成方法。
【００４８】
（付記２）前記第１の樹脂膜が耐熱性樹脂を含むことを特徴とする付記１に記載の加工用マスクの形成方法。
【００４９】
（付記３）前記第１の樹脂膜の耐熱温度が３００℃以上であることを特徴とする付記２に記載の加工用マスクの形成方法。
【００５０】
（付記４）前記第１の樹脂膜の耐熱温度が前記無機物膜の成膜温度よりも高いことを特徴とする付記１〜３のいずれか１項に記載の加工用マスクの形成方法。
【００５１】
（付記５）前記無機物膜をプラズマＣＶＤ法により形成することを特徴とする付記１〜４のいずれか１項に記載の加工用マスクの形成方法。
【００５２】
（付記６）前記無機物膜がシリコン酸化物、シリコン窒化物、及びシリコンカーバイドから選ばれた少なくとも１種を含むことを特徴とする付記１〜５のいずれか１項に記載の加工用マスクの形成方法。
【００５３】
（付記７）前記無機物膜上に反射防止膜を形成する工程を含み、
前記反射防止膜上に前記第２の樹脂膜を形成することを特徴とする付記１〜６のいずれか１項に記載の加工用マスクの形成方法。
【００５４】
（付記８）半導体基板の上方に形成された被加工物上に第１の樹脂膜を形成する工程と、
前記絶縁膜上にＣＶＤ法により無機物膜を形成する工程と、
前記無機物膜上に第２の樹脂膜を形成する工程と、
前記第１の樹脂膜、前記無機物膜、及び前記第２の樹脂膜を加工し、所望形状の加工用マスクを形成する工程と、
前記加工用マスクを用いて前記被加工物を加工する工程と
を含むことを特徴とする半導体装置の製造方法。
【００５５】
（付記９）前記第１の樹脂膜が耐熱性樹脂を含むことを特徴とする付記８に記載の半導体装置の製造方法。
【００５６】
（付記１０）前記第１の樹脂膜の耐熱温度が３００℃以上であることを特徴とする付記９に記載の半導体装置の製造方法。
【００５７】
（付記１１）前記第１の樹脂膜の耐熱温度が前記無機物膜の成膜温度よりも高いことを特徴とする付記８〜１０のいずれか１項に記載の半導体装置の製造方法。
【００５８】
（付記１２）前記無機物膜をプラズマＣＶＤ法により形成することを特徴とする付記８〜１１のいずれか１項に記載の半導体装置の製造方法。
【００５９】
（付記１３）前記無機物膜がシリコン酸化物、シリコン窒化物、及びシリコンカーバイドから選ばれた少なくとも１種を含むことを特徴とする付記８〜１２のいずれか１項に記載の半導体装置の製造方法。
【００６０】
（付記１４）前記無機物膜上に反射防止膜を形成する工程を含み、
前記反射防止膜上に前記第２の樹脂膜を形成することを特徴とする付記８〜１３のいずれか１項に記載の半導体装置の製造方法。
【００６１】
【発明の効果】
本発明によれば、トリレベルレジストを用いるも、当該トリレベルレジストの構成要素である最下層の第１の樹脂膜にパターン不良を発生せしめることなく、更なる微細パターン形成にも十分に対応できる加工用マスクの形成方法、及びこの加工用マスクを用いて更なる高集積化を可能とする半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】第１の実施形態による加工用マスクの形成方法を工程順に示す概略断面図である。
【図２】第１の実施形態の変形例における加工用マスクの形成方法の主工程を示す概略断面図である。
【図３】第２の実施形態によるＭＯＳトランジスタの製造方法の主工程を示す概略断面図である。
【図４】図３に引き続き、第２の実施形態によるＭＯＳトランジスタの製造方法の主工程を示す概略断面図である。
【図５】従来のトリレベルレジストの概略構成を示す断面図である。
【図６】従来のトリレベルレジストの形成方法を示す概略断面図である。
【図７】従来のトリレベルレジストに欠陥が発生した様子を示す概略断面図である。
【符号の説明】
１，２１ 半導体基板
２，３，４ 加工用マスク
２ａ，３ａ，１１ａ，１２ａ，１３ａ，３１ａ，３２ａ 加工パターン
４ｂ，１１ｂ，１２ｂ，１３ｂ 配線パターン
１１ ポリアリール系樹脂膜
１２，３２ シリコン酸化膜
１３ フォトレジスト膜
２２ 素子分離構造
２３ ゲート絶縁膜
２４ ゲート電極
２５ ソース／ドレイン
２６ 層間絶縁膜
２７ コンタクト孔
２８ アルミ合金層
２９ 配線
３１ ポリイミド樹脂膜
３３ 反射防止膜
【発明の属する技術分野】
本発明は、リソグラフィーによる微細加工に用いられる加工用マスクの形成方法及びこの加工用マスクを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、半導体基板やその上に形成された被加工物をフォトリソグラフィーにより微細加工するに際して、露光装置の光源にはＫｒＦレーザが、レジストには単層のものが通常用いられている。
【０００３】
半導体装置の世代が進むにつれて、より微細なパターン形成技術が求められており、露光装置の光源もＫｒＦレーザから、より短波長であるＡｒＦレーザへ変遷する傾向にある。ところが、ＡｒＦレーザによる露光には専用のレジストが用いられるが、ＫｒＦレジストのように厚膜でパターン形成することができないという問題点がある。その対策として、いわゆるトリレベルレジストの採用が検討されている。このトリレベルレジストは、図５に示すように、半導体基板１０１上で、膜厚０．２５μｍ〜０．３５μｍ程度の下層レジスト１０２、膜厚０．１μｍ〜０．５μｍ程度の無機ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜１０３、及び膜厚０．２５μｍ〜０．３５μｍ程度の上層レジスト１０４が順次積層された３層構造に構成されている。
【０００４】
このトリレベルレジストを用いてフォトリソグラフィーを行うには、先ず図６（ａ）に示すように、上層レジスト１０４をＡｒＦレーザ光により所望のパターンを露光し、これを現像する。続いて、図６（ｂ）に示すように、上層レジスト１０４をマスクとして無機ＳＯＧ層１０３をエッチングする。そして、図６（ｃ）に示すように、無機ＳＯＧ層１０３をマスクとして下層レジスト１０２をエッチングし、前記パターンの形成されたレジストマスク１０５が完成する。このトリレベルレジストによれば、レジストと無機ＳＯＧとのエッチングレートの差異を利用し、ＡｒＦレーザによる微細加工が可能となる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述のトリレベルレジストを用いたレジストマスクを形成する場合、図７に示すように、無機ＳＯＧ膜１０３には基板面内で膜質のバラツキによるエッチングレートの不均一な部位が生じ、これに起因して下層レジスト１０２のエッチング時に無機ＳＯＧ膜１０３の欠陥が下層レジスト１０２に転写され、パターン不良１１１が発生するという問題がある。
【０００６】
また、そもそもレジストと無機ＳＯＧとの選択比は高々２０〜３０程度に過ぎず、このトリレベルレジストでは近時における半導体デバイスの更なる微細化に十分対応することが困難である。
【０００７】
そこで本発明は、上記の課題に鑑みてなされたものであり、トリレベルレジストを用いるも、当該トリレベルレジストの構成要素である最下層の第１の樹脂膜にパターン不良を発生せしめることなく、更なる微細パターン形成にも十分に対応できる加工用マスクの形成方法、及びこの加工用マスクを用いて更なる高集積化を可能とする半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【０００９】
本発明の加工用マスクの形成方法は、被加工物上に第１の樹脂膜を形成する工程と、前記絶縁膜上にＣＶＤ法により緻密且つ均一な無機物膜を形成する工程と、前記無機物膜上に第２の樹脂膜を形成する工程とを含む。
【００１０】
本発明の半導体装置の製造方法は、半導体基板の上方に形成された被加工物上に第１の樹脂膜を形成する工程と、前記絶縁膜上にＣＶＤ法により緻密且つ均一な無機物膜を形成する工程と、前記無機物膜上に第２の樹脂膜を形成する工程と、前記第１の樹脂膜、前記無機物膜、及び前記第２の樹脂膜を加工し、所望形状の加工用マスクを形成する工程と、前記加工用マスクを用いて前記被加工物を加工する工程とを含む。
【００１１】
【発明の実施の形態】
以下、本発明を適用した好適な諸実施形態について、図面を参照しながら詳細に説明する。
【００１２】
（第１の実施形態）
本実施形態では、本発明を適用したフォトリソグラフィーによる加工用マスクの形成方法を開示する。
図１は、本実施形態による加工用マスクの形成方法を工程順に示す概略断面図である。ここでは、半導体基板の表層を微細加工する際の加工用マスクについて例示する。
【００１３】
先ず、図１（ａ）に示すように、半導体基板１を用意し、図１（ｂ）に示すように、この半導体基板１上に下層樹脂膜となる耐熱性樹脂膜を形成する。具体的には、後述するプラズマＣＶＤ法による無機物膜の成膜温度よりも耐熱温度が高く（例えば３００℃以上）、ここでは４００℃で焼成される有機樹脂であるポリアリール系樹脂膜１１を形成する。なお、この耐熱性樹脂膜としては、ポリアリール系樹脂の替わりにポリイミド樹脂やベンゾシクロブテン等を用いても良い。このポリアリール系樹脂膜１１を膜厚２００ｎｍ程度に塗布し、ホットプレートでＮ２雰囲気中にて３００℃のベーク処理を行った後、炉内でＮ２雰囲気中にて４００℃の焼成処理を行う。
【００１４】
続いて、図１（ｃ）に示すように、プラズマＣＶＤ法により、ポリアリール系樹脂膜１１上に無機物膜としてシリコン酸化膜１２を膜厚１００ｎｍ程度に形成する。このときの成膜条件としては、ソースガスとしてＳｉＨ４、Ｎ２Ｏ、Ｎ２の混合ガスを用い、ガス流量（ｓｃｃｍ）をＳｉＨ４／Ｎ２Ｏ／Ｎ２＝３２／４８０／４５００とし、ＲＦ電力を３２０Ｗ、圧力を４．５Ｔｏｒｒ（≒６００Ｐａ）、処理温度（基板温度）を４００℃とする。このように形成されるシリコン酸化膜１２は、膜面のほぼ全域にわたって緻密且つ均一（均質）であり、膜密度が高く、欠陥の少ない無機質膜である。なお、前記無機物膜としては、シリコン酸化膜の替わりにシリコン窒化膜やシリコンカーバイド膜等を形成するようにしても良い。
【００１５】
続いて、図１（ｄ）に示すように、シリコン酸化膜１２上にＡｒＦレーザ光を感光光とするフォトレジスト膜１３を膜厚３００ｎｍ程度に塗布する。これにより、ポリアリール系樹脂膜１１、シリコン酸化膜１２、及びフォトレジスト膜１３からなるトリレベルレジストが構成される。
【００１６】
続いて、図１（ｅ）に示すように、ＡｒＦレーザを光源として所望のパターンをフォトレジスト膜１３に縮小投影して露光した後、これを現像処理して、フォトレジスト膜１３に加工パターン１３ａを形成する。
【００１７】
続いて、図１（ｆ）に示すように、フォトレジスト膜１３をマスクとして、シリコン酸化膜１２をエッチングし、シリコン酸化膜１２に加工パターン１３ａに倣った加工パターン１２ａを形成する。
【００１８】
そして、図１（ｇ）に示すように、シリコン酸化膜１２をマスクとして、ポリアリール系樹脂膜１１をエッチングし、ポリアリール系樹脂膜１１に加工パターン１２ａに倣った加工パターン１１ａを形成する。これにより、ポリアリール系樹脂膜１１及びシリコン酸化膜１２からなり、加工パターン１１ａ，１２ａからなる加工パターン２ａの形成された加工用マスク２が完成する。この加工用マスク２を用いて半導体基板１をエッチングし、加工パターン２ａに倣った微細加工を施すことになる。
【００１９】
以上説明したように、本実施形態によれば、加工用マスク２の形成にトリレベルレジストを用いるも、当該トリレベルレジストの中間層である無機物膜１２をプラズマＣＶＤ法で形成することにより、シリコン酸化膜１２を均一且つ膜密度が高くレジストとの選択比が１００程度のものとすることができる。これにより、当該トリレベルレジストの最下層であるポリアリール系樹脂膜１１にパターン不良を発生せしめることなく所望の加工パターンを備えた薄い加工用マスク２を得ることができ、これにより更なる微細パターン加工にも十分に対応することが可能となる。
【００２０】
また、ポリアリール系樹脂膜１１としては、シリコン酸化膜１２のプラズマＣＶＤ法による成膜温度よりも耐熱温度が高いため、プラズマＣＶＤによる悪影響の懸念はなく、欠陥パターンのない高品質の耐熱性樹脂膜が保証される。
【００２１】
−変形例−
ここで、本実施形態の変形例について説明する。この変形例では、トリレベルレジストに反射防止膜を付加形成する。
図２は、本実施形態の変形例における加工用マスクの形成方法の主工程を示す概略断面図である。なお、第１の実施形態と同様の構成部材等については同符号を記して説明を省略する。
【００２２】
先ず、図２（ａ）に示すように、半導体基板１を用意し、図２（ｂ）に示すように、この半導体基板１上に下層樹脂膜となる耐熱性樹脂膜を形成する。具体的には、後述するプラズマＣＶＤ法による無機物膜の成膜温度よりも耐熱温度が高く（例えば３００℃以上）、ここでは３５０℃で焼成される有機樹脂であるポリイミド樹脂膜３１を形成する。この耐熱性樹脂膜としては、ポリイミド樹脂の替わりにポリアリール系樹脂やベンゾシクロブテン等を用いても良い。なお、このポリイミド樹脂膜３１を膜厚２００ｎｍ程度に塗布し、ホットプレートでＮ２雰囲気中にて２５０℃のベーク処理を行った後、炉内でＮ２雰囲気中にて３５０℃の焼成処理を行う。
【００２３】
続いて、図２（ｃ）に示すように、プラズマＣＶＤ法により、ポリイミド樹脂膜３１上に無機物膜としてシリコン酸化膜３２を膜厚１００ｎｍ程度に形成する。このときの成膜条件としては、ソースガスとしてＴＥＯＳ、及びＯ２の混合ガスを用い、ガス流量（ｓｃｃｍ）をＴＥＯＳ／Ｏ２＝１／９５００とし、ＲＦ電力をＨＦが３５０Ｗ、ＬＦが６５０Ｗとし、圧力を２．４Ｔｏｒｒ（≒３２０Ｐａ）、処理温度（基板温度）を３５０℃とする。このように形成されるシリコン酸化膜３２は、膜面のほぼ全域にわたって緻密且つ均一（均質）であり、膜密度が高く、欠陥の少ない無機質膜である。なお、前記無機物膜としては、シリコン酸化膜の替わりにシリコン窒化膜やシリコンカーバイド膜等を形成するようにしても良い。
【００２４】
続いて、図２（ｄ）に示すように、シリコン酸化膜３２上に例えば商品名ＡＲＣ３９（日産化学製）を材料として膜厚８０ｎｍ程度の反射防止膜３３を形成する。
【００２５】
続いて、図２（ｅ）に示すように、反射防止膜３３上にＡｒＦレーザ光を感光光とするフォトレジスト膜１３を膜厚３００ｎｍ程度に塗布する。これにより、ポリイミド樹脂膜３１、シリコン酸化膜３２、及びフォトレジスト膜１３を有し、シリコン酸化膜３２とフォトレジスト膜１３との間に反射防止膜３３を有してなるトリレベルレジストが構成される。
【００２６】
続いて、図２（ｆ）に示すように、ＡｒＦレーザを光源として所望のパターンをフォトレジスト膜１３に縮小投影して露光した後、これを現像処理して、フォトレジスト膜１３に加工パターン１３ａを形成する。
【００２７】
続いて、図２（ｇ）に示すように、フォトレジスト膜１３をマスクとして、反射防止膜３３及びシリコン酸化膜３２をエッチングした後、反射防止膜１４及び残存するフォトレジスト膜１３を除去し、シリコン酸化膜３２に加工パターン１３ａに倣った加工パターン３２ａを形成する。
【００２８】
そして、図２（ｈ）に示すように、シリコン酸化膜３２をマスクとして、ポリイミド樹脂膜３１をエッチングし、ポリイミド樹脂膜３１に加工パターン３２ａに倣った加工パターン３１ａを形成する。これにより、ポリイミド樹脂膜３１及びシリコン酸化膜３２からなり、加工パターン３１ａ，３２ａからなる加工パターン３ａの形成された加工用マスク３が完成する。この加工用マスク３を用いて半導体基板１をエッチングし、加工パターン３ａに倣った微細加工を施すことになる。
【００２９】
以上説明したように、本変形例によれば、加工用マスク２の形成にトリレベルレジストを用いるも、当該トリレベルレジストの中間層である無機物膜１２をプラズマＣＶＤ法で形成することにより、シリコン酸化膜３２を均一且つ膜密度が高くレジストとの選択比が１００程度のものとすることができる。これにより、当該トリレベルレジストの最下層であるポリイミド樹脂膜３１にパターン不良を発生せしめることなく所望の加工パターンを備えた薄い加工用マスク３を得ることができ、これにより更なる微細パターン加工にも十分に対応することが可能となる。
【００３０】
また、ポリイミド樹脂膜３１としては、シリコン酸化膜３２のプラズマＣＶＤ法による成膜温度よりも耐熱温度が高いため、プラズマＣＶＤによる悪影響の懸念はなく、欠陥パターンのない高品質の耐熱性樹脂膜が保証される。
【００３１】
更に、フォトレジスト膜１３の下層に反射防止膜３３を形成したため、半導体基板１からの反射の影響を抑えて、より微細な加工パターンの形成が可能となる。
【００３２】
（第２の実施形態）
本実施形態では、第１の実施形態で開示した加工用マスクの形成方法を半導体装置の製造方法に適用した具体例について説明する。ここでは、半導体装置としてＭＯＳトランジスタを例示する。
図３及び図４は、本実施形態によるＭＯＳトランジスタの製造方法の主工程を示す概略断面図である。
【００３３】
始めに、図３（ａ）に示すように、ＭＯＳトランジスタの主構成を形成する。
具体的には、シリコン半導体基板２１上に素子分離構造、ここではＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法により素子分離構造２２を形成し、素子活性領域を画定する。
【００３４】
続いて、半導体基板１上にゲート絶縁膜２３を形成した後、ＣＶＤ法により多結晶シリコン膜を堆積し、フォトリソグラフィー及びこれに続くエッチングにより多結晶シリコン膜及びゲート絶縁膜２３を電極形状に加工し、ゲート電極２４をパターン形成する。
【００３５】
続いて、ゲート電極２４をマスクとして、当該ゲート電極２４の両側における半導体基板１の表層に不純物をイオン注入し、ソース／ドレイン２５を形成する。
【００３６】
続いて、ゲート電極２４を覆うように、ＣＶＤ法により層間絶縁膜２６を堆積した後、フォトリソグラフィー及びこれに続くエッチングを層間絶縁膜２４に施し、ゲート電極２４及びソース／ドレイン２６の表面の一部を露出させるコンタクト孔２７を形成し、これらコンタクト孔２７を埋め込むように層間絶縁膜２４上にアルミ合金層２８をスパッタ法により形成する。
【００３７】
そして、ゲート電極２４及びソース／ドレイン２５と接続される配線を形成する際に、上述の加工用マスクの形成方法を利用する。勿論、この形成方法はゲート電極２４や種々の絶縁膜の微細加工にも適用できる。
【００３８】
即ち、図３（ｂ）に示すように、第１の実施形態の図１（ｂ）〜図１（ｄ）の各工程を経て、アルミ合金層２８上にポリアリール系樹脂膜１１、シリコン酸化膜１２、及びフォトレジスト膜１３からなるトリレベルレジストを形成する。
【００３９】
続いて、図３（ｃ）に示すように、ＡｒＦレーザを光源として所望のパターンをフォトレジスト膜１３に縮小投影して露光した後、これを現像処理して、フォトレジスト膜１３に配線パターン１３ｂを形成する。
【００４０】
続いて、図４（ａ）に示すように、フォトレジスト膜１３をマスクとして、シリコン酸化膜１２をエッチングし、シリコン酸化膜１２に配線パターン１３ｂに倣った配線パターン１２ｂを形成する。
【００４１】
続いて、図４（ｂ）に示すように、シリコン酸化膜１２をマスクとして、ポリアリール系樹脂膜１１をエッチングし、ポリアリール系樹脂膜１１に配線パターン１２ｂに倣った配線パターン１１ｂを形成する。これにより、ポリアリール系樹脂膜１１及びシリコン酸化膜１２からなり、配線パターン１１ｂ，１２ｂからなる配線パターン４ｂの形成された加工用マスク４が完成する。
【００４２】
続いて、図４（ｃ）に示すように、加工用マスク４を用いてアルミ合金層２８をエッチングする。そして、加工用マスク３１を有機溶剤等を用いて除去し、ゲート電極２４及びソース／ドレイン２５の各々と電気的に接続されてなる配線２９をパターン形成する。
【００４３】
しかる後、更なる層間絶縁膜やビア孔、上層配線等の形成を経て、ＭＯＳトランジスタを完成させる。なお、この上層配線の形成にも、上述の加工マスクの形成方法を用いることが好適である。
【００４４】
以上説明したように、本実施形態によれば、加工用マスク４の形成にトリレベルレジストを用いるも、当該トリレベルレジストの中間層である無機物膜１２をプラズマＣＶＤ法で形成することにより、シリコン酸化膜１２を均一且つ膜密度が高くレジストとの選択比が１００程度のものとすることができる。これにより、当該トリレベルレジストの最下層であるポリアリール系樹脂膜１１にパターン不良を発生せしめることなく所望の加工パターンを備えた薄い加工用マスク２を得ることができ、これにより更なる微細パターン加工にも十分に対応することが可能となる。これにより、微細な配線２９を確実にパターン形成することができ、信頼性の高いＭＯＳトランジスタが実現する。
【００４５】
なお、本実施形態では、半導体装置としてＭＯＳトランジスタを例示したが、本発明のこれに限定されることなく、ＤＲＡＭやＥＥＰＲＯＭ等の半導体記憶装置、液晶表示装置等、およそリソグラフィーによる微細加工を要する装置の製造に適用可能である。
【００４６】
以下、本発明の諸態様を付記としてまとめて記載する。
【００４７】
（付記１）被加工物上に第１の樹脂膜を形成する工程と、
前記絶縁膜上にＣＶＤ法により無機物膜を形成する工程と、
前記無機物膜上に第２の樹脂膜を形成する工程と
を含むことを特徴とする加工用マスクの形成方法。
【００４８】
（付記２）前記第１の樹脂膜が耐熱性樹脂を含むことを特徴とする付記１に記載の加工用マスクの形成方法。
【００４９】
（付記３）前記第１の樹脂膜の耐熱温度が３００℃以上であることを特徴とする付記２に記載の加工用マスクの形成方法。
【００５０】
（付記４）前記第１の樹脂膜の耐熱温度が前記無機物膜の成膜温度よりも高いことを特徴とする付記１〜３のいずれか１項に記載の加工用マスクの形成方法。
【００５１】
（付記５）前記無機物膜をプラズマＣＶＤ法により形成することを特徴とする付記１〜４のいずれか１項に記載の加工用マスクの形成方法。
【００５２】
（付記６）前記無機物膜がシリコン酸化物、シリコン窒化物、及びシリコンカーバイドから選ばれた少なくとも１種を含むことを特徴とする付記１〜５のいずれか１項に記載の加工用マスクの形成方法。
【００５３】
（付記７）前記無機物膜上に反射防止膜を形成する工程を含み、
前記反射防止膜上に前記第２の樹脂膜を形成することを特徴とする付記１〜６のいずれか１項に記載の加工用マスクの形成方法。
【００５４】
（付記８）半導体基板の上方に形成された被加工物上に第１の樹脂膜を形成する工程と、
前記絶縁膜上にＣＶＤ法により無機物膜を形成する工程と、
前記無機物膜上に第２の樹脂膜を形成する工程と、
前記第１の樹脂膜、前記無機物膜、及び前記第２の樹脂膜を加工し、所望形状の加工用マスクを形成する工程と、
前記加工用マスクを用いて前記被加工物を加工する工程と
を含むことを特徴とする半導体装置の製造方法。
【００５５】
（付記９）前記第１の樹脂膜が耐熱性樹脂を含むことを特徴とする付記８に記載の半導体装置の製造方法。
【００５６】
（付記１０）前記第１の樹脂膜の耐熱温度が３００℃以上であることを特徴とする付記９に記載の半導体装置の製造方法。
【００５７】
（付記１１）前記第１の樹脂膜の耐熱温度が前記無機物膜の成膜温度よりも高いことを特徴とする付記８〜１０のいずれか１項に記載の半導体装置の製造方法。
【００５８】
（付記１２）前記無機物膜をプラズマＣＶＤ法により形成することを特徴とする付記８〜１１のいずれか１項に記載の半導体装置の製造方法。
【００５９】
（付記１３）前記無機物膜がシリコン酸化物、シリコン窒化物、及びシリコンカーバイドから選ばれた少なくとも１種を含むことを特徴とする付記８〜１２のいずれか１項に記載の半導体装置の製造方法。
【００６０】
（付記１４）前記無機物膜上に反射防止膜を形成する工程を含み、
前記反射防止膜上に前記第２の樹脂膜を形成することを特徴とする付記８〜１３のいずれか１項に記載の半導体装置の製造方法。
【００６１】
【発明の効果】
本発明によれば、トリレベルレジストを用いるも、当該トリレベルレジストの構成要素である最下層の第１の樹脂膜にパターン不良を発生せしめることなく、更なる微細パターン形成にも十分に対応できる加工用マスクの形成方法、及びこの加工用マスクを用いて更なる高集積化を可能とする半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】第１の実施形態による加工用マスクの形成方法を工程順に示す概略断面図である。
【図２】第１の実施形態の変形例における加工用マスクの形成方法の主工程を示す概略断面図である。
【図３】第２の実施形態によるＭＯＳトランジスタの製造方法の主工程を示す概略断面図である。
【図４】図３に引き続き、第２の実施形態によるＭＯＳトランジスタの製造方法の主工程を示す概略断面図である。
【図５】従来のトリレベルレジストの概略構成を示す断面図である。
【図６】従来のトリレベルレジストの形成方法を示す概略断面図である。
【図７】従来のトリレベルレジストに欠陥が発生した様子を示す概略断面図である。
【符号の説明】
１，２１ 半導体基板
２，３，４ 加工用マスク
２ａ，３ａ，１１ａ，１２ａ，１３ａ，３１ａ，３２ａ 加工パターン
４ｂ，１１ｂ，１２ｂ，１３ｂ 配線パターン
１１ ポリアリール系樹脂膜
１２，３２ シリコン酸化膜
１３ フォトレジスト膜
２２ 素子分離構造
２３ ゲート絶縁膜
２４ ゲート電極
２５ ソース／ドレイン
２６ 層間絶縁膜
２７ コンタクト孔
２８ アルミ合金層
２９ 配線
３１ ポリイミド樹脂膜
３３ 反射防止膜
Claims (10)
- 被加工物上に第１の樹脂膜を形成する工程と、
前記絶縁膜上にＣＶＤ法により無機物膜を形成する工程と、
前記無機物膜上に第２の樹脂膜を形成する工程と
を含むことを特徴とする加工用マスクの形成方法。 - 前記第１の樹脂膜が耐熱性樹脂を含むことを特徴とする請求項１に記載の加工用マスクの形成方法。
- 前記第１の樹脂膜の耐熱温度が前記無機物膜の成膜温度よりも高いことを特徴とする請求項１又は２に記載の加工用マスクの形成方法。
- 前記無機物膜をプラズマＣＶＤ法により形成することを特徴とする請求項１〜３のいずれか１項に記載の加工用マスクの形成方法。
- 前記無機物膜上に反射防止膜を形成する工程を含み、
前記反射防止膜上に前記第２の樹脂膜を形成することを特徴とする請求項１〜４のいずれか１項に記載の加工用マスクの形成方法。 - 半導体基板の上方に形成された被加工物上に第１の樹脂膜を形成する工程と、
前記絶縁膜上にＣＶＤ法により無機物膜を形成する工程と、
前記無機物膜上に第２の樹脂膜を形成する工程と、
前記第１の樹脂膜、前記無機物膜、及び前記第２の樹脂膜を加工し、所望形状の加工用マスクを形成する工程と、
前記加工用マスクを用いて前記被加工物を加工する工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記第１の樹脂膜が耐熱性樹脂を含むことを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記第１の樹脂膜の耐熱温度が前記無機物膜の成膜温度よりも高いことを特徴とする請求項６又は７に記載の半導体装置の製造方法。
- 前記無機物膜をプラズマＣＶＤ法により形成することを特徴とする請求項６〜８のいずれか１項に記載の半導体装置の製造方法。
- 前記無機物膜上に反射防止膜を形成する工程を含み、
前記反射防止膜上に前記第２の樹脂膜を形成することを特徴とする請求項６〜９のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002318165A JP2004153125A (ja) | 2002-10-31 | 2002-10-31 | 加工用マスクの形成方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002318165A JP2004153125A (ja) | 2002-10-31 | 2002-10-31 | 加工用マスクの形成方法及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004153125A true JP2004153125A (ja) | 2004-05-27 |
Family
ID=32461370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002318165A Pending JP2004153125A (ja) | 2002-10-31 | 2002-10-31 | 加工用マスクの形成方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004153125A (ja) |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007063054A (ja) * | 2005-08-30 | 2007-03-15 | Asahi Kasei Chemicals Corp | 無機物膜の製造方法 |
| EP2011829A1 (en) | 2007-07-04 | 2009-01-07 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method |
| EP2011830A1 (en) | 2007-07-04 | 2009-01-07 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method |
| EP2063319A1 (en) | 2007-11-22 | 2009-05-27 | Shin-Etsu Chemical Co., Ltd. | Metal oxide-containing film-forming composition, metal oxide-containing film, metal oxide-containing film-bearing substrate, and patterning method |
| US7678529B2 (en) | 2005-11-21 | 2010-03-16 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing film forming composition, silicon-containing film serving as etching mask, substrate processing intermediate, and substrate processing method |
| EP2172808A1 (en) | 2008-10-02 | 2010-04-07 | Shinetsu Chemical Co., Ltd. | Metal oxide-containing film-forming composition metal oxide-containing film-formed substrate, and patterning process |
| EP2172807A1 (en) | 2008-10-02 | 2010-04-07 | Shinetsu Chemical Co., Ltd. | Composition for forming silicon-containing film, silicon-containing film-formed substrate and patterning process |
| US7855043B2 (en) | 2006-06-16 | 2010-12-21 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method |
| US7910283B2 (en) | 2005-11-21 | 2011-03-22 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing antireflective coating forming composition, silicon-containing antireflective coating, substrate processing intermediate, and substrate processing method |
| EP2426558A1 (en) | 2010-09-01 | 2012-03-07 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing film-forming composition, silicon-containing film-formed substrate, and patterning process |
| EP2500775A2 (en) | 2011-03-15 | 2012-09-19 | Shin-Etsu Chemical Co., Ltd. | Patterning process and composition for forming silicon-containing film usable therefor |
| EP2518562A2 (en) | 2011-04-28 | 2012-10-31 | Shin-Etsu Chemical Co., Ltd. | A patterning process |
| US8329376B2 (en) | 2006-04-11 | 2012-12-11 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method |
| US8343711B2 (en) | 2009-04-24 | 2013-01-01 | Shin-Etsu Chemical Co., Ltd. | Patterning process |
| EP2540780A1 (en) | 2011-06-28 | 2013-01-02 | Shin-Etsu Chemical Co., Ltd. | Composition for forming resist underlayer film and patterning process using the same |
| EP2560049A2 (en) | 2011-08-17 | 2013-02-20 | Shin-Etsu Chemical Co., Ltd. | Composition for forming a silicon-containing resist underlayer film and patterning processing using the same |
| EP2599818A1 (en) | 2011-11-29 | 2013-06-05 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing resist underlayer film-forming composition and patterning process |
| EP2599819A1 (en) | 2011-11-29 | 2013-06-05 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing resist underlayer film-forming composition and patterning process |
| EP2628744A1 (en) | 2012-02-14 | 2013-08-21 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing surface modifier, resist underlayer film composition containing this, and patterning process |
| EP2628745A1 (en) | 2012-02-14 | 2013-08-21 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing surface modifier, resist lower layer film-forming composition containing the same, and patterning process |
| EP2657240A1 (en) | 2012-04-23 | 2013-10-30 | Shin-Etsu Chemical Co., Ltd. | Silicon compound, silicon-containing compound, composition for forming resits underlayer film containing the same and patterning process |
| US9005883B2 (en) | 2012-10-01 | 2015-04-14 | Shin-Estu Chemical Co., Ltd. | Patterning process |
| US9377690B2 (en) | 2013-01-08 | 2016-06-28 | Shin-Etsu Chemical Co., Ltd. | Compositon for forming metal oxide-containing film and patterning process |
| US9971245B2 (en) | 2015-02-05 | 2018-05-15 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing polymer, silicon-containing compound, composition for forming a resist under layer film, and patterning process |
| EP3770209A1 (en) | 2019-07-23 | 2021-01-27 | Shin-Etsu Chemical Co., Ltd. | Composition for forming silicon-containing resist underlayer film and patterning process |
| EP4250008A1 (en) | 2022-03-25 | 2023-09-27 | Shin-Etsu Chemical Co., Ltd. | Composition for forming silicon-containing metal hard mask and patterning process |
| US11914295B2 (en) | 2018-11-21 | 2024-02-27 | Shin-Etsu Chemical Co., Ltd. | Thermosetting iodine- and silicon-containing material, composition containing the material for forming resist underlayer film for EUV lithography, and patterning process |
| EP4369100A1 (en) | 2022-11-08 | 2024-05-15 | Shin-Etsu Chemical Co., Ltd. | Compound for forming metal-containing film, composition for forming metal-containing film, and patterning process |
-
2002
- 2002-10-31 JP JP2002318165A patent/JP2004153125A/ja active Pending
Cited By (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007063054A (ja) * | 2005-08-30 | 2007-03-15 | Asahi Kasei Chemicals Corp | 無機物膜の製造方法 |
| US7910283B2 (en) | 2005-11-21 | 2011-03-22 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing antireflective coating forming composition, silicon-containing antireflective coating, substrate processing intermediate, and substrate processing method |
| US7678529B2 (en) | 2005-11-21 | 2010-03-16 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing film forming composition, silicon-containing film serving as etching mask, substrate processing intermediate, and substrate processing method |
| US8329376B2 (en) | 2006-04-11 | 2012-12-11 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method |
| US7855043B2 (en) | 2006-06-16 | 2010-12-21 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method |
| KR101225248B1 (ko) * | 2006-06-16 | 2013-01-22 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 규소 함유막 형성용 조성물, 규소 함유막, 규소 함유막형성 기판 및 이를 이용한 패턴 형성 방법 |
| US7875417B2 (en) | 2007-07-04 | 2011-01-25 | Shin-Etsu Chemical Co., Ltd. | Silicone-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method |
| US8652750B2 (en) | 2007-07-04 | 2014-02-18 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method |
| EP2011830A1 (en) | 2007-07-04 | 2009-01-07 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method |
| EP2011829A1 (en) | 2007-07-04 | 2009-01-07 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method |
| EP2063319A1 (en) | 2007-11-22 | 2009-05-27 | Shin-Etsu Chemical Co., Ltd. | Metal oxide-containing film-forming composition, metal oxide-containing film, metal oxide-containing film-bearing substrate, and patterning method |
| US8026038B2 (en) | 2007-11-22 | 2011-09-27 | Shin-Etsu Chemical Co., Ltd. | Metal oxide-containing film-forming composition, metal oxide-containing film, metal oxide-containing film-bearing substrate, and patterning method |
| EP2172807A1 (en) | 2008-10-02 | 2010-04-07 | Shinetsu Chemical Co., Ltd. | Composition for forming silicon-containing film, silicon-containing film-formed substrate and patterning process |
| EP2172808A1 (en) | 2008-10-02 | 2010-04-07 | Shinetsu Chemical Co., Ltd. | Metal oxide-containing film-forming composition metal oxide-containing film-formed substrate, and patterning process |
| US8029974B2 (en) | 2008-10-02 | 2011-10-04 | Shin-Etsu Chemical Co., Ltd. | Metal oxide-containing film-forming composition, metal oxide-containing film-formed substrate, and patterning process |
| US8852844B2 (en) | 2008-10-02 | 2014-10-07 | Shin-Etsu Chemical Co., Ltd. | Composition for forming silicon-containing film, silicon-containing film-formed substrate and patterning process |
| US8343711B2 (en) | 2009-04-24 | 2013-01-01 | Shin-Etsu Chemical Co., Ltd. | Patterning process |
| US8501386B2 (en) | 2010-09-01 | 2013-08-06 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing film-forming composition, silicon-containing film-formed substrate, and patterning process |
| EP2426558A1 (en) | 2010-09-01 | 2012-03-07 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing film-forming composition, silicon-containing film-formed substrate, and patterning process |
| US8835102B2 (en) | 2011-03-15 | 2014-09-16 | Shin-Etsu Chemical Co., Ltd. | Patterning process and composition for forming silicon-containing film usable therefor |
| US8951711B2 (en) | 2011-03-15 | 2015-02-10 | Shin-Etsu Chemical Co., Ltd. | Patterning process and composition for forming silicon-containing film usable therefor |
| EP2500775A2 (en) | 2011-03-15 | 2012-09-19 | Shin-Etsu Chemical Co., Ltd. | Patterning process and composition for forming silicon-containing film usable therefor |
| US8859189B2 (en) | 2011-04-28 | 2014-10-14 | Shin-Etsu Chemical Co., Ltd. | Patterning process |
| EP2518562A2 (en) | 2011-04-28 | 2012-10-31 | Shin-Etsu Chemical Co., Ltd. | A patterning process |
| US8951917B2 (en) | 2011-06-28 | 2015-02-10 | Shin-Etsu Chemical Co., Ltd. | Composition for forming resist underlayer film and patterning process using the same |
| EP2540780A1 (en) | 2011-06-28 | 2013-01-02 | Shin-Etsu Chemical Co., Ltd. | Composition for forming resist underlayer film and patterning process using the same |
| EP2560049A2 (en) | 2011-08-17 | 2013-02-20 | Shin-Etsu Chemical Co., Ltd. | Composition for forming a silicon-containing resist underlayer film and patterning processing using the same |
| US8932953B2 (en) | 2011-08-17 | 2015-01-13 | Shin-Etsu Chemical Co., Ltd. | Composition for forming a silicon-containing resist underlayer film and patterning process using the same |
| EP2599819A1 (en) | 2011-11-29 | 2013-06-05 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing resist underlayer film-forming composition and patterning process |
| US8715913B2 (en) | 2011-11-29 | 2014-05-06 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing resist underlayer film-forming composition and patterning process |
| US8945820B2 (en) | 2011-11-29 | 2015-02-03 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing resist underlayer film-forming composition and patterning process |
| EP2599818A1 (en) | 2011-11-29 | 2013-06-05 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing resist underlayer film-forming composition and patterning process |
| EP2628745A1 (en) | 2012-02-14 | 2013-08-21 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing surface modifier, resist lower layer film-forming composition containing the same, and patterning process |
| EP2628744A1 (en) | 2012-02-14 | 2013-08-21 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing surface modifier, resist underlayer film composition containing this, and patterning process |
| US9069247B2 (en) | 2012-02-14 | 2015-06-30 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing surface modifier, resist lower layer film-forming composition containing the same, and patterning process |
| US9075309B2 (en) | 2012-02-14 | 2015-07-07 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing surface modifier, resist underlayer film composition containing this, and patterning process |
| EP2657240A1 (en) | 2012-04-23 | 2013-10-30 | Shin-Etsu Chemical Co., Ltd. | Silicon compound, silicon-containing compound, composition for forming resits underlayer film containing the same and patterning process |
| US9005883B2 (en) | 2012-10-01 | 2015-04-14 | Shin-Estu Chemical Co., Ltd. | Patterning process |
| US9377690B2 (en) | 2013-01-08 | 2016-06-28 | Shin-Etsu Chemical Co., Ltd. | Compositon for forming metal oxide-containing film and patterning process |
| US9971245B2 (en) | 2015-02-05 | 2018-05-15 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing polymer, silicon-containing compound, composition for forming a resist under layer film, and patterning process |
| US11914295B2 (en) | 2018-11-21 | 2024-02-27 | Shin-Etsu Chemical Co., Ltd. | Thermosetting iodine- and silicon-containing material, composition containing the material for forming resist underlayer film for EUV lithography, and patterning process |
| EP3770209A1 (en) | 2019-07-23 | 2021-01-27 | Shin-Etsu Chemical Co., Ltd. | Composition for forming silicon-containing resist underlayer film and patterning process |
| EP4250008A1 (en) | 2022-03-25 | 2023-09-27 | Shin-Etsu Chemical Co., Ltd. | Composition for forming silicon-containing metal hard mask and patterning process |
| EP4369100A1 (en) | 2022-11-08 | 2024-05-15 | Shin-Etsu Chemical Co., Ltd. | Compound for forming metal-containing film, composition for forming metal-containing film, and patterning process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004153125A (ja) | 加工用マスクの形成方法及び半導体装置の製造方法 | |
| US8673544B2 (en) | Method of forming openings | |
| KR100876808B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| US6156485A (en) | Film scheme to solve high aspect ratio metal etch masking layer selectivity and improve photo I-line PR resolution capability in quarter-micron technology | |
| US6136679A (en) | Gate micro-patterning process | |
| US7384728B2 (en) | Method of fabricating a semiconductor device | |
| US20080102643A1 (en) | Patterning method | |
| US20010055843A1 (en) | Method for fabricating semiconductor device | |
| KR100539257B1 (ko) | 패턴 형성을 위한 반도체 구조 및 패턴 형성 방법 | |
| US20070178410A1 (en) | Method of forming three-dimensional lithographic pattern | |
| KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| US20070178409A1 (en) | Exposure method of forming three-dimensional lithographic pattern | |
| CN102147568A (zh) | 光刻图案化方法及双重图案化方法 | |
| US7906272B2 (en) | Method of forming a pattern of a semiconductor device | |
| US7087533B2 (en) | Method for fabricating semiconductor device | |
| JP2008016839A (ja) | 半導体素子の微細パターン形成方法 | |
| JP2570154B2 (ja) | 半導体装置の製造方法 | |
| JP2004200659A (ja) | 微細パターン形成方法 | |
| US20040157168A1 (en) | Method of improving pattern profile of thin photoresist layer | |
| KR100685618B1 (ko) | 반도체 소자의 제조 방법 | |
| CN111863600A (zh) | 增加固体材料层和流体材料层之间贴附性的方法 | |
| JPH11265888A (ja) | 半導体装置の平坦化方法 | |
| JPH0373526A (ja) | パターン形成方法 | |
| JPH05175193A (ja) | 半導体装置の回路パターン形成方法 | |
| JPH08335629A (ja) | 層間絶縁膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20051007 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20070427 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070508 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20070706 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20080115 Free format text: JAPANESE INTERMEDIATE CODE: A02 |