JP2003068996A - Method for manufacturing laminated silicon substrate - Google Patents
Method for manufacturing laminated silicon substrateInfo
- Publication number
- JP2003068996A JP2003068996A JP2001252042A JP2001252042A JP2003068996A JP 2003068996 A JP2003068996 A JP 2003068996A JP 2001252042 A JP2001252042 A JP 2001252042A JP 2001252042 A JP2001252042 A JP 2001252042A JP 2003068996 A JP2003068996 A JP 2003068996A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon
- wafers
- etching
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は張り合わせシリコ
ン基板の製造方法、詳しくはＳＯＩウェーハ、張り合わ
せ誘電体分離ウェーハなどの張り合わせシリコン基板の
製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a bonded silicon substrate, and more particularly to a method for manufacturing a bonded silicon substrate such as an SOI wafer and a bonded dielectric isolation wafer.
【０００２】[0002]
【従来の技術】張り合わせシリコン基板は、デバイスが
作製される活性層用ウェーハと、これを支持する支持基
板用ウェーハとから構成されている。通常、これらの活
性層用ウェーハと支持基板用ウェーハとは、図２の従来
手段に係る張り合わせシリコン基板の製造方法を示すフ
ローシートに沿って作製される。すなわち、ブロック切
断された単結晶シリコンインゴットをスライスして多数
枚のシリコンウェーハを作製する。ここでは、活性層用
をシリコンウェーハ１１、支持基板用をシリコンウェー
ハ１２とする。次いで、これらのシリコンウェーハ１
１，１２の外周部を面取りする。その後、ラップ盤によ
り両シリコンウェーハ１１，１２の表裏両面をラッピン
グし、それから両ウェーハ１１，１２を混酸に浸漬し、
ラップ、面取りの歪みを除去する。続くＰＣＲ工程で
は、両シリコンウェーハ１１，１２の外周部の面取り面
を研磨布によって鏡面に仕上げし、さらに、研磨装置に
より各シリコンウェーハ１１，１２の表面を鏡面研磨す
る。その後、シリコンウェーハ１１だけを洗浄し、さら
に熱酸化装置の反応管に収納して熱酸化処理する。これ
により、シリコンウェーハ１１の表裏面に熱酸化膜１１
ａが形成される。それから、両ウェーハ１１，１２を最
終洗浄する。2. Description of the Related Art A bonded silicon substrate is composed of an active layer wafer on which a device is manufactured and a supporting substrate wafer for supporting the active layer wafer. Usually, the wafer for active layer and the wafer for supporting substrate are produced along a flow sheet showing a method for producing a bonded silicon substrate according to the conventional means of FIG. That is, a block-cut single crystal silicon ingot is sliced to produce many silicon wafers. Here, the silicon wafer 11 is used for the active layer and the silicon wafer 12 is used for the supporting substrate. Then, these silicon wafers 1
Chamfer the outer peripheral portions of 1 and 12. Then, the front and back surfaces of both silicon wafers 11 and 12 are lapped by a lapping machine, and then both wafers 11 and 12 are immersed in a mixed acid,
Remove wrap and chamfer distortion. In the subsequent PCR step, the chamfered surfaces of the outer peripheral portions of both silicon wafers 11 and 12 are mirror-finished with a polishing cloth, and the surfaces of the silicon wafers 11 and 12 are mirror-polished with a polishing machine. After that, only the silicon wafer 11 is washed, and further housed in a reaction tube of a thermal oxidation device for thermal oxidation treatment. As a result, the thermal oxide film 11 is formed on the front and back surfaces of the silicon wafer 11.
a is formed. Then, both wafers 11 and 12 are finally cleaned.
【０００３】得られた活性層用ウェーハ１１と支持基板
用ウェーハ１２とは室温で重ね合わせ、これを加熱炉の
石英反応管内に装入する。そして、石英反応管内に、直
接、高純度のＯ2 ガスまたは不活性ガス（Ｎ2 ガスなど
や酸素と水素の燃焼により生成した水蒸気）を導入し、
炉内温度１１００℃〜１２００℃、加熱時間１〜２時間
の条件で、この張り合わせウェーハ１３の張り合わせ強
度を高める張り合わせ熱処理を施す。それから、超音波
を照射して張り合わせ界面のボイド検査を行い、次に活
性層用ウェーハ１１の外周部を面取りし、張り合わせウ
ェーハ１３の外周部の不完全張り合わせ部を除去し、そ
の後、活性層用ウェーハ１１に表面研削・表面研磨を施
して所定厚さとし、そして洗浄する。なお、この表面研
削時に、活性層用ウェーハ１１の表面に形成された酸化
膜１１ａが除去される。The active layer wafer 11 and the supporting substrate wafer 12 thus obtained are superposed at room temperature, and they are placed in a quartz reaction tube of a heating furnace. Then, a high-purity O 2 gas or an inert gas (N 2 gas or the like or steam generated by the combustion of oxygen and hydrogen) is directly introduced into the quartz reaction tube,
A bonding heat treatment for increasing the bonding strength of the bonded wafer 13 is performed under the conditions of a furnace temperature of 1100 ° C. to 1200 ° C. and a heating time of 1 to 2 hours. Then, ultrasonic waves are radiated to perform a void inspection of the bonding interface, and then the outer peripheral portion of the active layer wafer 11 is chamfered to remove the incompletely bonded portion on the outer peripheral portion of the bonded wafer 13, and then the active layer The wafer 11 is subjected to surface grinding / surface polishing to a predetermined thickness and then washed. During the surface grinding, the oxide film 11a formed on the surface of the active layer wafer 11 is removed.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、従来の
張り合わせシリコン基板の製造方法によれば、これらの
活性層用ウェーハ１１および支持基板用ウェーハ１２
は、エッチング工程でフッ酸／硝酸／酢酸（体積比で
１：３：２または１：６：３）からなる混酸が使われて
いた。混酸での酸エッチングはエッチングレートが大き
く、エッチング時間が短くなる反面、結晶面方位に依ら
ずにエッチングが進行する等方性エッチングの性質があ
り、シリコンウェーハ１１，１２の表面もあれやすい。
よって、エッチドウェーハの外周部の断面形状が円形に
近づき、丸みを帯びていた。そのため、後の研磨工程に
おいて、例えばシリコンウェーハ１１，１２をキャリア
プレートにワックス貼着して研磨布により研磨する際、
この断面略円形状を有するウェーハの外周部が、キャリ
アプレートに圧接された状態で加工される。これによ
り、研磨後、キャリアプレートからシリコンウェーハ１
１，１２を剥離すると、ウェーハ外周部が立ち上がった
形状を呈していた（外力を加えていない条件で平面にウ
ェーハを載置したとき、その表面中央部よりも外周縁部
分の数ミリの領域が例えば０．２〜１．０μｍ程度高い
ことをいう）。よって、それぞれが外周立ちした活性層
用ウェーハ１１と支持基板用ウェーハ１２とを張り合わ
せることで、活性層用ウェーハ１１と支持基板用ウェー
ハ１２との外周部付近の張り合わせ界面にボイドが多発
するおそれがあった。However, according to the conventional method for manufacturing a bonded silicon substrate, the active layer wafer 11 and the supporting substrate wafer 12 are manufactured.
Used a mixed acid composed of hydrofluoric acid / nitric acid / acetic acid (volume ratio 1: 3: 2 or 1: 6: 3) in the etching process. The acid etching with mixed acid has a large etching rate and shortens the etching time, but has the property of isotropic etching in which the etching progresses regardless of the crystal plane orientation, and the surfaces of the silicon wafers 11 and 12 are easily damaged.
Therefore, the cross-sectional shape of the outer peripheral portion of the etched wafer became round and rounded. Therefore, in a subsequent polishing step, for example, when the silicon wafers 11 and 12 are wax-bonded to a carrier plate and polished with a polishing cloth,
The outer peripheral portion of the wafer having a substantially circular cross section is processed while being pressed against the carrier plate. As a result, after polishing, the silicon wafer 1 is removed from the carrier plate.
When 1 and 12 were peeled off, the outer peripheral portion of the wafer had a rising shape (when the wafer is placed on a flat surface under the condition that no external force is applied, a region of a few millimeters in the outer peripheral edge portion than the central portion of the surface is For example, it is about 0.2 to 1.0 μm higher). Therefore, by sticking the active layer wafer 11 and the supporting substrate wafer 12 that stand on the outer periphery, respectively, voids may frequently occur at the bonding interface between the active layer wafer 11 and the supporting substrate wafer 12 near the outer peripheral portion. was there.
【０００５】[0005]
【発明の目的】この発明は、エッチングを原因としたウ
ェーハ張り合わせ界面におけるボイドの発生を低減する
ことができる張り合わせシリコン基板の製造方法を提供
することを、その目的としている。An object of the present invention is to provide a method for manufacturing a bonded silicon substrate capable of reducing the occurrence of voids at the wafer bonding interface due to etching.
【０００６】[0006]
【課題を解決するための手段】請求項１に記載の発明
は、活性層用シリコンウェーハおよびまたは支持基板用
シリコンウェーハをアルカリ性エッチング液によりアル
カリエッチする工程と、このアルカリエッチされた活性
層用シリコンウェーハと支持基板用シリコンウェーハと
を張り合わせて張り合わせウェーハを得る工程と、この
張り合わせウェーハを熱処理する工程とを備えた張り合
わせシリコン基板の製造方法である。According to a first aspect of the present invention, there is provided a step of alkali-etching a silicon wafer for active layer and / or a silicon wafer for supporting substrate with an alkaline etching solution, and the alkali-etched silicon for active layer. A method for manufacturing a bonded silicon substrate comprising a step of bonding a wafer and a supporting substrate silicon wafer to obtain a bonded wafer, and a step of heat-treating the bonded wafer.
【０００７】張り合わせる際の活性層用シリコンウェー
ハおよび支持基板用シリコンウェーハは、その両者がベ
アウェーハまたはシリコン酸化膜により被われたもので
もよい。また、いずれか一方のウェーハがシリコン酸化
膜で被われたものでもよい。アルカリエッチが施される
のは、活性層用ウェーハだけでもよい。または、支持基
板用ウェーハだけでもよい。さらに、活性層用ウェーハ
と支持基板用ウェーハとの両方でもよい。両ウェーハを
アルカリエッチした方が、ボイドの発生率はより低い。
アルカリ性エッチング液としては、例えばＫＯＨ、Ｎａ
ＯＨ、アンモニア系エッチング液などを採用することが
できる。The silicon wafer for active layer and the silicon wafer for supporting substrate at the time of bonding may be both covered with a bare wafer or a silicon oxide film. Further, one of the wafers may be covered with a silicon oxide film. Only the active layer wafer may be alkali-etched. Alternatively, only the wafer for the supporting substrate may be used. Further, both the active layer wafer and the supporting substrate wafer may be used. The rate of void formation is lower when both wafers are alkali-etched.
Examples of the alkaline etching solution include KOH and Na
OH, an ammonia-based etching solution, etc. can be adopted.
【０００８】アルカリ性エッチング液の温度は、例えば
５０〜１００℃である。そのエッチング時間は、例えば
３０〜６０分間である。エッチングされたシリコンウェ
ーハは、その後、面取り面が研磨布によって鏡面仕上げ
され（ＰＣＲ加工）、さらに研磨装置によりウェーハの
表面が鏡面研磨される。また、張り合わせ熱処理時のウ
ェーハの加熱温度は限定されない。例えば１０００〜１
２００℃である。そして、この張り合わせ熱処理の加熱
時間は例えば１〜２時間である。The temperature of the alkaline etching solution is, for example, 50 to 100 ° C. The etching time is, for example, 30 to 60 minutes. After that, the chamfered surface of the etched silicon wafer is mirror-finished by a polishing cloth (PCR processing), and the surface of the wafer is mirror-polished by a polishing device. Moreover, the heating temperature of the wafer during the bonding heat treatment is not limited. For example, 1000 to 1
It is 200 ° C. The heating time of this laminating heat treatment is, for example, 1 to 2 hours.
【０００９】請求項２に記載の発明は、上記アルカリ性
エッチング液がＫＯＨである請求項１に記載の張り合わ
せシリコン基板の製造方法である。The invention according to claim 2 is the method for producing a bonded silicon substrate according to claim 1, wherein the alkaline etching solution is KOH.
【００１０】[0010]
【作用】この発明によれば、活性層用のシリコンウェー
ハおよびまたは支持基板用のシリコンウェーハをエッチ
ングする際、ウェーハにアルカリエッチを施す。アルカ
リエッチは結晶面方位に依ってエッチング速度が異なる
異方性エッチングの特性を有し、これにより、エッチド
ウェーハの外周部の断面形状はその周辺部が丸まりにく
くなる。その結果、後工程の研削または研磨において、
例えばシリコンウェーハをキャリアプレートにワックス
貼着して研削または研磨を施した場合でも、また、真空
吸着でウェーハを研磨定盤に保持して研磨を行った場合
でも、加工後に剥離されたウェーハの上記外周立ちを抑
えることができる。その結果、後工程でこの外周立ちが
減少した活性層用ウェーハおよびまたは支持基板用ウェ
ーハを張り合わせることで、両ウェーハ間の張り合わせ
界面でのボイドの発生を抑えることができる。According to the present invention, when the silicon wafer for the active layer and / or the silicon wafer for the supporting substrate is etched, the wafer is subjected to alkali etching. The alkali etching has the characteristic of anisotropic etching in which the etching rate varies depending on the crystal plane orientation, and as a result, the cross-sectional shape of the outer peripheral portion of the etched wafer is less likely to be rounded in the peripheral portion. As a result, in the subsequent grinding or polishing,
For example, even when a silicon wafer is wax-bonded to a carrier plate and subjected to grinding or polishing, or when the wafer is held on a polishing platen by vacuum suction and polished, the above-described wafer peeled off is processed. It is possible to suppress standing around the circumference. As a result, it is possible to suppress the occurrence of voids at the bonding interface between the two wafers by bonding the wafer for active layer and / or the wafer for supporting substrate whose peripheral rise is reduced in the subsequent process.
【００１１】[0011]
【発明の実施の形態】以下、この発明の一実施例に係る
張り合わせシリコン基板の製造方法を説明する。図１
は、この発明の一実施例に係る張り合わせシリコン基板
の製造方法のフローシートである。この実施例によれ
ば、図１に示すように、あらかじめ単結晶シリコンから
なる表面が鏡面仕上げされた活性層用ウェーハと支持基
板用ウェーハとを用意する。具体的には、ブロック切断
後の単結晶シリコンインゴットをスライスし、多数枚の
厚さ約９００μｍ、６インチ用のシリコンウェーハを得
る。ここでは便宜上、活性層用をシリコンウェーハ１
１、支持基板用をシリコンウェーハ１２とする。次い
で、シリコンウェーハ１１，１２の外周部に面取りを施
す。ここでは、＃６００の砥粒を結合材によって結合し
た面取り砥石を使用し、１００μｍ程度の加工取り代と
なるように研削する。続いて、ラップ盤により、シリコ
ンウェーハ１１，１２の表裏両面をラッピングする。片
面で２０〜５０μｍ、両面で４０〜１００μｍ程度がラ
ッピングされる。BEST MODE FOR CARRYING OUT THE INVENTION A method of manufacturing a bonded silicon substrate according to an embodiment of the present invention will be described below. Figure 1
FIG. 3 is a flow sheet of a method for manufacturing a bonded silicon substrate according to an embodiment of the present invention. According to this embodiment, as shown in FIG. 1, an active layer wafer and a support substrate wafer, which are made of single crystal silicon and whose surfaces are mirror-finished in advance, are prepared. Specifically, the single crystal silicon ingot after the block cutting is sliced to obtain a large number of silicon wafers having a thickness of about 900 μm and 6 inches. Here, for convenience, the silicon wafer 1 is used for the active layer.
1. A silicon wafer 12 is used for the supporting substrate. Next, the outer peripheral portions of the silicon wafers 11 and 12 are chamfered. Here, a chamfering grindstone in which # 600 abrasive grains are bonded by a binder is used, and grinding is performed so as to provide a machining allowance of about 100 μm. Then, both sides of the silicon wafers 11 and 12 are lapped by a lapping machine. Lapping is performed on one side of 20 to 50 μm and on both sides of about 40 to 100 μm.
【００１２】その後、シリコンウェーハ１１，１２をア
ルカリ性エッチング液に浸漬し、ラップ時のひずみ、面
取り時のひずみなどを除去する。アルカリ性エッチング
液には、４８％のＫＯＨ水溶液が用いられる。エッチン
グ液の温度は６０℃、エッチング時間は４５分である。
ここでは、片面で１０μｍ、両面で２０μｍをエッチン
グする。それから、シリコンウェーハ１１，１２の表裏
両面をチャックに吸着した状態で、ウェーハ外周部にＰ
ＣＲ加工を施す。ＰＣＲ加工では、面取り面が研磨布に
より鏡面仕上げされる。ここでの加工取り代は、片面で
１．０〜３．０μｍ程度である。After that, the silicon wafers 11 and 12 are immersed in an alkaline etching solution to remove the strain during lap and the strain during chamfering. A 48% KOH aqueous solution is used as the alkaline etching solution. The temperature of the etching solution is 60 ° C., and the etching time is 45 minutes.
Here, 10 μm is etched on one side and 20 μm is etched on both sides. Then, while the front and back surfaces of the silicon wafers 11 and 12 are attracted to the chuck, P is attached to the wafer outer peripheral portion.
Apply CR processing. In the PCR processing, the chamfered surface is mirror-finished with a polishing cloth. The machining allowance here is about 1.0 to 3.0 μm on one side.
【００１３】続く研磨工程では、研磨装置を使用し、シ
リコンウェーハ１１，１２の表面を１０〜２０μｍ研磨
する。この結果、エッチング後のシリコンウェーハの歪
みが除去され、また、ＰＣＲ加工で発生したシリコンウ
ェーハ１１，１２の吸着面のあれなどが除去される。次
に、シリコンウェーハ１１だけを洗浄し、さらに熱酸化
装置の反応管に収納し、１１００℃、６０〜１２０分だ
け熱酸化処理する。これにより、シリコンウェーハ１１
の表裏面に熱酸化膜１１ａが形成される。その後、こう
して得られた活性層用ウェーハ１１と支持基板用ウェー
ハ１２とを、(1) アンモニア水、過酸化水素水、水の混
液からなるＳＣ−１液による洗浄、または、(2) このＳ
Ｃ−１液による洗浄後に５％の希ＨＦ液を用いて洗浄す
る。それから、純水により水洗し、これらの鏡面同士を
室温で重ね合わせて張り合わせることで、張り合わせウ
ェーハ１３を作製する。In the subsequent polishing step, a polishing apparatus is used to polish the surfaces of the silicon wafers 11 and 12 by 10 to 20 μm. As a result, the distortion of the silicon wafer after etching is removed, and the roughening of the suction surfaces of the silicon wafers 11 and 12 generated by the PCR process is removed. Next, only the silicon wafer 11 is washed, further housed in a reaction tube of a thermal oxidation device, and thermally oxidized at 1100 ° C. for 60 to 120 minutes. As a result, the silicon wafer 11
Thermal oxide films 11a are formed on the front and back surfaces of the. After that, the active layer wafer 11 and the supporting substrate wafer 12 thus obtained are washed with (1) SC-1 liquid consisting of a mixture of aqueous ammonia, hydrogen peroxide and water, or (2) this S
After the cleaning with the C-1 liquid, the cleaning is performed with a 5% dilute HF liquid. Then, the wafer is washed with pure water, and these mirror surfaces are laminated at room temperature and bonded to each other, whereby the bonded wafer 13 is manufactured.
【００１４】張り合わせウェーハ１３を、容量がおよそ
１３０リットルの石英反応管内に装入する。そして、石
英反応管内に、直接、高純度のＯ2 ガスまたは不活性ガ
ス（Ｎ2 ガスなど）、または、酸素と水素の燃焼によっ
て生成した水蒸気を導入し、炉内温度１１００℃、加熱
時間２時間または１２００℃、加熱時間１時間の条件
で、この張り合わせウェーハ１３の張り合わせ強度を高
める張り合わせ熱処理を施す。それから、超音波探傷装
置を用いて、張り合わせウェーハ１３に超音波を照射し
て張り合わせ界面のボイド検査を行う。次に、活性層用
ウェーハ１１の外周部を面取りし、張り合わせウェーハ
１３の外周部の不完全張り合わせ部を除去する。続い
て、活性層用ウェーハ１１に表面研削および表面研磨を
施した後、仕上げ洗浄が行われる。なお、この表面研削
時に、活性層用ウェーハ１１の表面に堆積された酸化膜
１１ａが除去される。The bonded wafer 13 is loaded into a quartz reaction tube having a volume of approximately 130 liters. Then, a high-purity O 2 gas or an inert gas (N 2 gas or the like) or steam generated by the combustion of oxygen and hydrogen is directly introduced into the quartz reaction tube, and the furnace temperature is 1100 ° C. and the heating time is 2 The bonding heat treatment for increasing the bonding strength of the bonded wafer 13 is performed under the conditions of time or 1200 ° C. and heating time of 1 hour. Then, an ultrasonic flaw detector is used to irradiate the bonded wafer 13 with ultrasonic waves to perform a void inspection of the bonded interface. Next, the outer peripheral portion of the active layer wafer 11 is chamfered to remove the incompletely bonded portion on the outer peripheral portion of the bonded wafer 13. Then, after performing surface grinding and surface polishing on the active layer wafer 11, a final cleaning is performed. During the surface grinding, the oxide film 11a deposited on the surface of the active layer wafer 11 is removed.
【００１５】このように、活性層用のシリコンウェーハ
１１と支持基板用のシリコンウェーハ１２とをアルカリ
エッチしたので、エッチレートが小さく、異方性エッチ
ングとなる。これにより、エッチドウェーハ１１，１２
の外周部の断面形状は、ウェーハ周辺部のコーナーが必
要以上に丸みを帯びることが無くなり、その結果、後工
程の研磨時において、シリコンウェーハ１１，１２をキ
ャリアプレートにワックス貼着して研磨しても、また、
真空吸着によりウェーハを定盤に保持して研磨を行って
も、研磨後に剥離されたウェーハ１１の外周立ちを抑え
ることができる。その結果、後工程でこの外周立ちが減
少した活性層用ウェーハ１１およびまたは支持基板用ウ
ェーハ１２を張り合わせることで、両ウェーハ間の張り
合わせ界面でのボイドの発生を抑えることができる。As described above, since the silicon wafer 11 for the active layer and the silicon wafer 12 for the supporting substrate are alkali-etched, the etching rate is small and anisotropic etching is performed. As a result, the etched wafers 11 and 12 are
As for the cross-sectional shape of the outer peripheral portion of the wafer, the corners of the peripheral portion of the wafer are not rounded more than necessary. But again
Even if the wafer is held on the surface plate by vacuum suction and polished, the outer peripheral rise of the wafer 11 peeled off after polishing can be suppressed. As a result, by bonding the active layer wafer 11 and / or the supporting substrate wafer 12 whose outer peripheral rise is reduced in the subsequent step, it is possible to suppress the occurrence of voids at the bonding interface between the two wafers.
【００１６】ここで、表１にシリコンウェーハ（活性層
用ウェーハおよび支持基板用ウェーハ）の外周立ちと、
張り合わせ界面に発生するボイドとの関係を表示する。
シリコンウェーハは、一実施例と同じ条件で製造された
ものとする。ウェーハの外周立ちは、土井精密株式会社
製の形状測定装置「ウェハーコム２０００」を使用して
測定した。表１中の(1) は、張り合わせ直前の処理がＳ
Ｃ−１洗浄の場合であり、(2) は、張り合わせ直前の処
理がＳＣ−１洗浄＋希ＨＦ洗浄の場合である。ボイドの
測定範囲は、張り合わせウェーハの外周から半径方向内
側へ向かって６ｍｍまでとした。表１中の各数値は、２
５枚の張り合わせウェーハに発生したボイドの平均個数
である。Here, in Table 1, the outer circumference of the silicon wafer (the wafer for the active layer and the wafer for the supporting substrate),
Display the relationship with voids generated at the bonding interface.
It is assumed that the silicon wafer is manufactured under the same conditions as the one example. The outer circumference of the wafer was measured using a shape measuring device “Wafercom 2000” manufactured by Doi Precision Co., Ltd. In (1) of Table 1, the process immediately before pasting is S
This is the case of C-1 cleaning, and (2) is the case where the treatment immediately before bonding is SC-1 cleaning + dilute HF cleaning. The void measurement range was 6 mm from the outer periphery of the bonded wafer toward the inner side in the radial direction. Each numerical value in Table 1 is 2
It is the average number of voids generated in five bonded wafers.
【００１７】[0017]
【表１】 [Table 1]
【００１８】表１からも明らかなように、シリコンウェ
ーハの外周立ちが１．０μｍ以上、０．８μｍ、０．６
μｍ…と小さくなるほど、張り合わせ直前の洗浄条件
(1) ，(2) のいずれも、ボイドの発生個数が減少した。
特に、外周立ちが０．４μｍ以下では、洗浄条件(1) ，
(2) のいずれもボイドの発生はウェーハ１枚当たり１個
未満であった。しかも、外周立ちが０．２μｍ以下で洗
浄条件(1) の場合には、ボイドは検出されなかった。こ
のことから、ウェーハの外周立ちを低減すれば、張り合
わせ界面におけるボイドの発生が抑えられることがわか
った。As is apparent from Table 1, the outer peripheral standing of the silicon wafer is 1.0 μm or more, 0.8 μm, 0.6.
The smaller the value is μm, the cleaning conditions immediately before bonding.
In both (1) and (2), the number of generated voids decreased.
Especially when the outer circumference is 0.4 μm or less, the cleaning conditions (1),
In both cases (2), the number of voids was less than 1 per wafer. Moreover, no void was detected when the outer circumference was 0.2 μm or less and the cleaning condition (1) was satisfied. From this, it was found that the occurrence of voids at the bonding interface can be suppressed by reducing the outer peripheral rise of the wafer.
【００１９】[0019]
【発明の効果】この発明によれば、活性層用ウェーハお
よびまたは支持基板用ウェーハに異方性エッチングの特
性を有するアルカリエッチを施すので、エッチドウェー
ハの外周部に、従来の酸エッチの場合のような断面の丸
みや垂れの部分が現出しない。その結果、研削または研
磨後、ウェーハに外周立ちが生じにくく、外周立ちして
いない活性層用ウェーハおよびまたは支持基板用ウェー
ハを張り合わせることで、両ウェーハの張り合わせ界面
へのボイドの発生を抑制することができる。According to the present invention, since the wafer for active layer and / or the wafer for supporting substrate is subjected to alkali etching having the characteristic of anisotropic etching, the outer peripheral portion of the etched wafer is subjected to conventional acid etching. The rounded or sagging part of the cross section does not appear. As a result, after grinding or polishing, the wafer is less likely to have an outer peripheral edge, and by bonding the active layer wafer and the supporting substrate wafer that do not have the outer peripheral edge, it is possible to suppress the occurrence of voids at the bonding interface between both wafers. be able to.
【図１】この発明の一実施例に係る張り合わせシリコン
基板の製造方法のフローシートである。FIG. 1 is a flow sheet of a method for manufacturing a bonded silicon substrate according to an embodiment of the present invention.
【図２】従来手段に係る張り合わせシリコン基板の製造
方法のフローシートである。FIG. 2 is a flow sheet of a method for manufacturing a bonded silicon substrate according to a conventional means.
１１ 活性層用ウェーハ、 １２ 支持基板用ウェーハ、 １３ 張り合わせウェーハ。 11 Active layer wafer, 12 Wafer for supporting substrate, 13 Bonded wafer.
Claims (2)
支持基板用シリコンウェーハをアルカリ性エッチング液
によりアルカリエッチする工程と、 このアルカリエッチされた活性層用シリコンウェーハと
支持基板用シリコンウェーハとを張り合わせて張り合わ
せウェーハを得る工程と、 この張り合わせウェーハを熱処理する工程とを備えた張
り合わせシリコン基板の製造方法。1. A step of alkali-etching a silicon wafer for active layer and / or a silicon wafer for supporting substrate with an alkaline etching solution, and a wafer for laminating the silicon wafer for active layer and the silicon wafer for supporting substrate which are subjected to the alkali etching And a step of heat-treating the bonded wafer, the method for manufacturing a bonded silicon substrate.
ある請求項１に記載の張り合わせシリコン基板の製造方
法。2. The method for producing a bonded silicon substrate according to claim 1, wherein the alkaline etching solution is KOH.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001252042A JP2003068996A (en) | 2001-08-22 | 2001-08-22 | Method for manufacturing laminated silicon substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001252042A JP2003068996A (en) | 2001-08-22 | 2001-08-22 | Method for manufacturing laminated silicon substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003068996A true JP2003068996A (en) | 2003-03-07 |
Family
ID=19080586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001252042A Pending JP2003068996A (en) | 2001-08-22 | 2001-08-22 | Method for manufacturing laminated silicon substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003068996A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079109A (en) * | 2003-08-29 | 2005-03-24 | Sumitomo Mitsubishi Silicon Corp | Method for manufacturing lamination soi wafer, lamination soi wafer manufactured by the method |
| JP2009176918A (en) * | 2008-01-24 | 2009-08-06 | Sumco Corp | Method of manufacturing soi substrate |
| US7781309B2 (en) | 2005-12-22 | 2010-08-24 | Sumco Corporation | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method |
| US10910256B2 (en) | 2012-09-04 | 2021-02-02 | Soitec | Pseudo-substrate with improved efficiency of usage of single crystal material |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04226031A (en) * | 1990-05-18 | 1992-08-14 | Fujitsu Ltd | Manufacture of semiconductor wafer and semiconductor device |
| JPH04340215A (en) * | 1991-01-23 | 1992-11-26 | Sumitomo Metal Mining Co Ltd | Junction method of semiconductor substrate |
| JPH1092777A (en) * | 1996-09-12 | 1998-04-10 | Komatsu Electron Metals Co Ltd | Manufacture of semiconductor wafer |
| JP2000196048A (en) * | 1998-12-24 | 2000-07-14 | Hyundai Electronics Ind Co Ltd | Manufacture of soi wafer |
| JP2000315634A (en) * | 1999-04-30 | 2000-11-14 | Mitsubishi Materials Silicon Corp | Silicon wafer for bonding and manufacture of bonded substrate |
| JP2001085648A (en) * | 1999-07-15 | 2001-03-30 | Shin Etsu Handotai Co Ltd | Method for manufacturing bonding wafer and bonding wafer |
| JP2001345435A (en) * | 2000-03-29 | 2001-12-14 | Shin Etsu Handotai Co Ltd | Silicon wafer, manufacturing method of laminated wafer and laminated wafer thereof |
-
2001
- 2001-08-22 JP JP2001252042A patent/JP2003068996A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04226031A (en) * | 1990-05-18 | 1992-08-14 | Fujitsu Ltd | Manufacture of semiconductor wafer and semiconductor device |
| JPH04340215A (en) * | 1991-01-23 | 1992-11-26 | Sumitomo Metal Mining Co Ltd | Junction method of semiconductor substrate |
| JPH1092777A (en) * | 1996-09-12 | 1998-04-10 | Komatsu Electron Metals Co Ltd | Manufacture of semiconductor wafer |
| JP2000196048A (en) * | 1998-12-24 | 2000-07-14 | Hyundai Electronics Ind Co Ltd | Manufacture of soi wafer |
| JP2000315634A (en) * | 1999-04-30 | 2000-11-14 | Mitsubishi Materials Silicon Corp | Silicon wafer for bonding and manufacture of bonded substrate |
| JP2001085648A (en) * | 1999-07-15 | 2001-03-30 | Shin Etsu Handotai Co Ltd | Method for manufacturing bonding wafer and bonding wafer |
| JP2001345435A (en) * | 2000-03-29 | 2001-12-14 | Shin Etsu Handotai Co Ltd | Silicon wafer, manufacturing method of laminated wafer and laminated wafer thereof |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079109A (en) * | 2003-08-29 | 2005-03-24 | Sumitomo Mitsubishi Silicon Corp | Method for manufacturing lamination soi wafer, lamination soi wafer manufactured by the method |
| JP4581349B2 (en) * | 2003-08-29 | 2010-11-17 | 株式会社Ｓｕｍｃｏ | Manufacturing method of bonded SOI wafer |
| US7781309B2 (en) | 2005-12-22 | 2010-08-24 | Sumco Corporation | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method |
| US7855129B2 (en) | 2005-12-22 | 2010-12-21 | Sumco Corporation | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method |
| JP2009176918A (en) * | 2008-01-24 | 2009-08-06 | Sumco Corp | Method of manufacturing soi substrate |
| US10910256B2 (en) | 2012-09-04 | 2021-02-02 | Soitec | Pseudo-substrate with improved efficiency of usage of single crystal material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4846915B2 (en) | Manufacturing method of bonded wafer | |
| KR100789205B1 (en) | Production method for silicon wafer and soi wafer, and soi wafer | |
| JP2006222453A (en) | Silicon wafer, method for manufacturing the same, and soi wafer | |
| JP5521582B2 (en) | Manufacturing method of bonded wafer | |
| TWI251875B (en) | Manufacturing method of bonding wafer | |
| JP2003068996A (en) | Method for manufacturing laminated silicon substrate | |
| JP2007260793A (en) | Wafer substrate polishing method and wafer made of piezoelectric single crystal | |
| JP2005294682A (en) | Alkali etchant for controlling surface roughness of semiconductor wafer | |
| JP4224871B2 (en) | Manufacturing method of semiconductor substrate | |
| JP2001085648A (en) | Method for manufacturing bonding wafer and bonding wafer | |
| JP3430499B2 (en) | Semiconductor wafer and method of manufacturing the same | |
| JP3551300B2 (en) | Manufacturing method of high flatness wafer | |
| JP5515253B2 (en) | Manufacturing method of semiconductor wafer | |
| JP4075426B2 (en) | Silicon wafer manufacturing method | |
| JP2009176918A (en) | Method of manufacturing soi substrate | |
| JP2003151939A (en) | Method of manufacturing soi substrate | |
| JP3945130B2 (en) | Manufacturing method of bonded dielectric isolation wafer | |
| JP3584824B2 (en) | High flatness semiconductor wafer and method of manufacturing the same | |
| JP3962972B2 (en) | Manufacturing method of bonded substrates | |
| JP3430500B2 (en) | Method for manufacturing semiconductor wafer and method for measuring surface flatness of semiconductor wafer | |
| JP2004087523A (en) | Method of manufacturing semiconductor wafer | |
| JP2003298030A (en) | Pasted board and its manufacturing method | |
| JPH11340443A (en) | Soi wafer and method for creating the sane | |
| JP2001196341A (en) | Method of manufacturing semiconductor wafer | |
| JPH11297666A (en) | Method of processing semiconductor wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110307 |