JP2002366427A - プロセッサ間通信システム及びそれに用いるプロセッサ間通信方法 - Google Patents
プロセッサ間通信システム及びそれに用いるプロセッサ間通信方法Info
- Publication number
- JP2002366427A JP2002366427A JP2001170377A JP2001170377A JP2002366427A JP 2002366427 A JP2002366427 A JP 2002366427A JP 2001170377 A JP2001170377 A JP 2001170377A JP 2001170377 A JP2001170377 A JP 2001170377A JP 2002366427 A JP2002366427 A JP 2002366427A
- Authority
- JP
- Japan
- Prior art keywords
- address
- packet
- conversion
- processor
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 受信装置でのアドレス変換のオーバヘッドの
削減や隠蔽を図ることが可能なプロセッサ間通信システ
ムを提供する。 【解決手段】 送信装置４はコマンドの最初のパケット
を送る前に書込みアドレス（アドレス変換パケット）を
送る。受信装置５はアドレス変換パケットを受取ると、
書込みアドレスのアドレス変換を先行して行う。また、
受信装置５はプロセッサ間通信中に発生するアドレス変
換を先行して行うことで、ページ毎に発生する送り元及
び宛先でのアドレス変換のオーバヘッドを削減する。さ
らに、送信装置４は総ページ数を宛先に教えることで、
最後のページ以降の無駄なアドレス変換を抑止する。
削減や隠蔽を図ることが可能なプロセッサ間通信システ
ムを提供する。 【解決手段】 送信装置４はコマンドの最初のパケット
を送る前に書込みアドレス（アドレス変換パケット）を
送る。受信装置５はアドレス変換パケットを受取ると、
書込みアドレスのアドレス変換を先行して行う。また、
受信装置５はプロセッサ間通信中に発生するアドレス変
換を先行して行うことで、ページ毎に発生する送り元及
び宛先でのアドレス変換のオーバヘッドを削減する。さ
らに、送信装置４は総ページ数を宛先に教えることで、
最後のページ以降の無駄なアドレス変換を抑止する。
Description
【０００１】
【発明の属する技術分野】本発明はプロセッサ間通信シ
ステム及びそれに用いるプロセッサ間通信方法に関し、
特に複数のプロセッサがネットワークによって結合され
た並列コンピュータにおいてデータの読出しアドレスと
書込みアドレスとに論理アドレスを使ったプロセッサ間
通信方法に関する。
ステム及びそれに用いるプロセッサ間通信方法に関し、
特に複数のプロセッサがネットワークによって結合され
た並列コンピュータにおいてデータの読出しアドレスと
書込みアドレスとに論理アドレスを使ったプロセッサ間
通信方法に関する。
【０００２】
【従来の技術】従来、プロセッサ間の通信においては、
宛先プロセッサでのデータ書込みアドレスを間違える
と、宛先プロセッサをシステムダウンさせる可能性があ
る。そのため、さまざまな手段によって宛先プロセッサ
を保護している。
宛先プロセッサでのデータ書込みアドレスを間違える
と、宛先プロセッサをシステムダウンさせる可能性があ
る。そのため、さまざまな手段によって宛先プロセッサ
を保護している。
【０００３】例えば、受信バッファ領域を決めて、プロ
セッサ間通信ではこの領域以外には書込むことができな
くする方法がある（以下、第１の従来技術とする）。こ
の場合、書込みアドレスは宛先プロセッサの受信装置が
決定した物理アドレスか、送り元プロセッサが指定して
きた物理アドレスを、宛先プロセッサの受信装置がマス
ク等によって限定している。
セッサ間通信ではこの領域以外には書込むことができな
くする方法がある（以下、第１の従来技術とする）。こ
の場合、書込みアドレスは宛先プロセッサの受信装置が
決定した物理アドレスか、送り元プロセッサが指定して
きた物理アドレスを、宛先プロセッサの受信装置がマス
ク等によって限定している。
【０００４】また、書込みアドレスを物理アドレスでは
なく、論理アドレスで送り元が指定する方法もある（以
下、第２の従来技術とする）。この場合、宛先プロセッ
サの受信装置がアドレス変換を行って物理アドレスに変
換している。この方法では受信装置でアドレス変換して
得られる物理アドレスを特定のアドレスの範囲に制限す
ることができるため、宛先プロセッサを保護することが
できる。仮に、指定された書込みアドレスが不正な場合
にはアドレス変換が失敗することになる。
なく、論理アドレスで送り元が指定する方法もある（以
下、第２の従来技術とする）。この場合、宛先プロセッ
サの受信装置がアドレス変換を行って物理アドレスに変
換している。この方法では受信装置でアドレス変換して
得られる物理アドレスを特定のアドレスの範囲に制限す
ることができるため、宛先プロセッサを保護することが
できる。仮に、指定された書込みアドレスが不正な場合
にはアドレス変換が失敗することになる。
【０００５】上述した第１の従来技術では、受信バッフ
ァ領域からユーザ領域へのデータのコピーが必要にな
り、プロセッサ間通信のスループット性能とレイテンシ
性能とを確保することが難しい。そのため、第２の従来
技術の書込みアドレスを論理アドレスで指定する方法が
使われることが多い。
ァ領域からユーザ領域へのデータのコピーが必要にな
り、プロセッサ間通信のスループット性能とレイテンシ
性能とを確保することが難しい。そのため、第２の従来
技術の書込みアドレスを論理アドレスで指定する方法が
使われることが多い。
【０００６】しかしながら、第２の従来技術では指定さ
れた論理アドレスから物理アドレスに変換する手段が必
要である。このアドレス変換はページを単位に行われ、
通常ページサイズは４Ｋバイト等である。そのため、プ
ロセッサ間通信で大量にデータを送るには、変換テーブ
ルが非常に大きなものになり、受信装置内に全てを保持
することができなくなる。したがって、変換テーブル全
体を主記憶装置上に実装し、必要に応じて受信装置が主
記憶装置から変換テーブルの一部を読出してアドレス変
換を行うことになる。
れた論理アドレスから物理アドレスに変換する手段が必
要である。このアドレス変換はページを単位に行われ、
通常ページサイズは４Ｋバイト等である。そのため、プ
ロセッサ間通信で大量にデータを送るには、変換テーブ
ルが非常に大きなものになり、受信装置内に全てを保持
することができなくなる。したがって、変換テーブル全
体を主記憶装置上に実装し、必要に応じて受信装置が主
記憶装置から変換テーブルの一部を読出してアドレス変
換を行うことになる。
【０００７】そのため、アドレス変換では主記憶装置へ
のアクセスが発生し、プロセッサ間通信のオーバヘッド
となる。特に、パケットを受信した時にアドレス変換の
ために主記憶装置をアクセスすると、パケット内のデー
タの書込みをアドレス変換後でないと行うことができな
いため、その間、ネットワークを止めてしまうこととな
り、他のプロセッサ間通信にも影響を与える。このよう
なオーバヘッドを削減することが、プロセッサ間通信の
性能を向上するためには必要となる。
のアクセスが発生し、プロセッサ間通信のオーバヘッド
となる。特に、パケットを受信した時にアドレス変換の
ために主記憶装置をアクセスすると、パケット内のデー
タの書込みをアドレス変換後でないと行うことができな
いため、その間、ネットワークを止めてしまうこととな
り、他のプロセッサ間通信にも影響を与える。このよう
なオーバヘッドを削減することが、プロセッサ間通信の
性能を向上するためには必要となる。
【０００８】
【発明が解決しようとする課題】上述した従来のプロセ
ッサ間の通信では、並列計算機システムにおいて宛先プ
ロセッサでの書込みアドレスを論理アドレスで指定した
場合、受信装置でのアドレス変換のオーバヘッドを削減
したり、そのオーバヘッドを隠蔽したりすることが困難
である。
ッサ間の通信では、並列計算機システムにおいて宛先プ
ロセッサでの書込みアドレスを論理アドレスで指定した
場合、受信装置でのアドレス変換のオーバヘッドを削減
したり、そのオーバヘッドを隠蔽したりすることが困難
である。
【０００９】そこで、本発明の目的は上記の問題点を解
消し、受信装置でのアドレス変換のオーバヘッドの削減
や隠蔽を図ることができるプロセッサ間通信システム及
びそれに用いるプロセッサ間通信方法を提供することに
ある。
消し、受信装置でのアドレス変換のオーバヘッドの削減
や隠蔽を図ることができるプロセッサ間通信システム及
びそれに用いるプロセッサ間通信方法を提供することに
ある。
【００１０】
【課題を解決するための手段】本発明による第１のプロ
セッサ間通信システムは、複数のプロセッサ各々がネッ
トワークによって結合される並列コンピュータのプロセ
ッサ間通信システムであって、宛先プロセッサへのデー
タ送信時に論理アドレスで指定された前記宛先プロセッ
サでの書込みアドレスのアドレス変換を依頼するための
パケットを前記宛先プロセッサに送信する送信手段と、
送り元プロセッサから送られてきた書込みアドレスを物
理アドレスに変換する手段と、その変換結果を前記アド
レス変換を依頼するためのパケットの後に送られてくる
データの書込みアドレスとする手段とを前記複数のプロ
セッサ各々に備えている。
セッサ間通信システムは、複数のプロセッサ各々がネッ
トワークによって結合される並列コンピュータのプロセ
ッサ間通信システムであって、宛先プロセッサへのデー
タ送信時に論理アドレスで指定された前記宛先プロセッ
サでの書込みアドレスのアドレス変換を依頼するための
パケットを前記宛先プロセッサに送信する送信手段と、
送り元プロセッサから送られてきた書込みアドレスを物
理アドレスに変換する手段と、その変換結果を前記アド
レス変換を依頼するためのパケットの後に送られてくる
データの書込みアドレスとする手段とを前記複数のプロ
セッサ各々に備えている。
【００１１】また、本発明による第１のプロセッサ間通
信システムの送信手段は、前記論理アドレスで指定され
た送信データの読出しアドレスを物理アドレスに変換す
る前に前記宛先プロセッサに対して前記書込みアドレス
のアドレス変換を依頼するパケットを送信している。
信システムの送信手段は、前記論理アドレスで指定され
た送信データの読出しアドレスを物理アドレスに変換す
る前に前記宛先プロセッサに対して前記書込みアドレス
のアドレス変換を依頼するパケットを送信している。
【００１２】さらに、本発明による第１のプロセッサ間
通信システムの送信データを送るパケットにおいて前記
書込みアドレスを指定しておき、先に送られたアドレス
変換を依頼するパケットに付加された書込みアドレスと
前記送信データを送るパケットに指定された書込みアド
レスとが異なる時に前記送信データを送るパケットに指
定された書込みアドレスを再変換して用いる。
通信システムの送信データを送るパケットにおいて前記
書込みアドレスを指定しておき、先に送られたアドレス
変換を依頼するパケットに付加された書込みアドレスと
前記送信データを送るパケットに指定された書込みアド
レスとが異なる時に前記送信データを送るパケットに指
定された書込みアドレスを再変換して用いる。
【００１３】本発明による第２のプロセッサ間通信シス
テムは、複数のプロセッサ各々がネットワークによって
結合される並列コンピュータのプロセッサ間通信システ
ムであって、宛先プロセッサでのパケット受信時に論理
アドレスで指定された前記宛先プロセッサでの書込みア
ドレスを物理アドレスに変換する手段と、その変換結果
を記憶する手段と、記憶している変換結果が使えなくな
る前に次に必要となるアドレス変換を先行して行う手段
とを前記複数のプロセッサ各々に備えている。
テムは、複数のプロセッサ各々がネットワークによって
結合される並列コンピュータのプロセッサ間通信システ
ムであって、宛先プロセッサでのパケット受信時に論理
アドレスで指定された前記宛先プロセッサでの書込みア
ドレスを物理アドレスに変換する手段と、その変換結果
を記憶する手段と、記憶している変換結果が使えなくな
る前に次に必要となるアドレス変換を先行して行う手段
とを前記複数のプロセッサ各々に備えている。
【００１４】本発明による第３のプロセッサ間通信シス
テムは、複数のプロセッサ各々がネットワークによって
結合される並列コンピュータのプロセッサ間通信システ
ムであって、宛先プロセッサへのデータ送信時に論理ア
ドレスで指定された送信データの読出しアドレスを物理
アドレスに変換する手段と、その変換結果を記憶する手
段と、記憶している変換結果が使えなくなる前に次に必
要となるアドレス変換を先行して行う手段とを前記複数
のプロセッサ各々に備えている。
テムは、複数のプロセッサ各々がネットワークによって
結合される並列コンピュータのプロセッサ間通信システ
ムであって、宛先プロセッサへのデータ送信時に論理ア
ドレスで指定された送信データの読出しアドレスを物理
アドレスに変換する手段と、その変換結果を記憶する手
段と、記憶している変換結果が使えなくなる前に次に必
要となるアドレス変換を先行して行う手段とを前記複数
のプロセッサ各々に備えている。
【００１５】本発明による第４のプロセッサ間通信シス
テムは、複数のプロセッサ各々がネットワークによって
結合される並列コンピュータのプロセッサ間通信システ
ムであって、宛先プロセッサでのパケット受信時に論理
アドレスで指定された前記宛先プロセッサでの書込みア
ドレスを物理アドレスに変換する手段と、その変換結果
を記憶する手段と、記憶している変換結果が使えなくな
る前に次に必要となるアドレス変換を先行して行う手段
と、宛先プロセッサへのデータ送信時に論理アドレスで
指定された送信データの読出しアドレスを物理アドレス
に変換する手段と、その変換結果を記憶する手段と、記
憶している変換結果が使えなくなる前に次に必要となる
アドレス変換を先行して行う手段とを前記複数のプロセ
ッサ各々に備え、前記送信データを送るパケットにおい
て前記書込みアドレスを指定しておき、先に送られたア
ドレス変換を依頼するパケットに付加された書込みアド
レスと前記送信データを送るパケットに指定された書込
みアドレスとが異なる時に前記送信データを送るパケッ
トに指定された書込みアドレスを再変換して用いるよう
にしている。
テムは、複数のプロセッサ各々がネットワークによって
結合される並列コンピュータのプロセッサ間通信システ
ムであって、宛先プロセッサでのパケット受信時に論理
アドレスで指定された前記宛先プロセッサでの書込みア
ドレスを物理アドレスに変換する手段と、その変換結果
を記憶する手段と、記憶している変換結果が使えなくな
る前に次に必要となるアドレス変換を先行して行う手段
と、宛先プロセッサへのデータ送信時に論理アドレスで
指定された送信データの読出しアドレスを物理アドレス
に変換する手段と、その変換結果を記憶する手段と、記
憶している変換結果が使えなくなる前に次に必要となる
アドレス変換を先行して行う手段とを前記複数のプロセ
ッサ各々に備え、前記送信データを送るパケットにおい
て前記書込みアドレスを指定しておき、先に送られたア
ドレス変換を依頼するパケットに付加された書込みアド
レスと前記送信データを送るパケットに指定された書込
みアドレスとが異なる時に前記送信データを送るパケッ
トに指定された書込みアドレスを再変換して用いるよう
にしている。
【００１６】また、本発明による第４のプロセッサ間通
信システムでは、１つの通信コマンドで複数のパケット
によってデータが送られる場合、アドレス変換を依頼す
るパケットをそのコマンドの最初のデータを送るパケッ
トの前だけに送り、その後にデータを送るパケットだけ
を送るようにしている。
信システムでは、１つの通信コマンドで複数のパケット
によってデータが送られる場合、アドレス変換を依頼す
るパケットをそのコマンドの最初のデータを送るパケッ
トの前だけに送り、その後にデータを送るパケットだけ
を送るようにしている。
【００１７】さらに、本発明による第４のプロセッサ間
通信システムのアドレス変換結果を記憶する記憶手段
は、送り元プロセッサ毎に変換結果を管理し、同じ送り
元プロセッサに対して現在使用中の変換結果と先行して
アドレス変換した結果との２つの変換結果を記憶するよ
うにしている。
通信システムのアドレス変換結果を記憶する記憶手段
は、送り元プロセッサ毎に変換結果を管理し、同じ送り
元プロセッサに対して現在使用中の変換結果と先行して
アドレス変換した結果との２つの変換結果を記憶するよ
うにしている。
【００１８】さらにまた、第４のプロセッサ間通信シス
テムのアドレス変換を要求するパケットにそのコマンド
で送る総データ長の受信側でのページ数を指定して送
り、前記宛先プロセッサにおいてそのページ数をカウン
トダウンすることで前記コマンドで書かれる最後のペー
ジを予測し、前記最後のページ以降の無駄な先行するア
ドレス変換を抑止するようにしている。
テムのアドレス変換を要求するパケットにそのコマンド
で送る総データ長の受信側でのページ数を指定して送
り、前記宛先プロセッサにおいてそのページ数をカウン
トダウンすることで前記コマンドで書かれる最後のペー
ジを予測し、前記最後のページ以降の無駄な先行するア
ドレス変換を抑止するようにしている。
【００１９】本発明による第１のプロセッサ間通信方法
は、複数のプロセッサ各々がネットワークによって結合
される並列コンピュータのプロセッサ間通信方法であっ
て、宛先プロセッサでのパケット受信時に論理アドレス
で指定された前記宛先プロセッサでの書込みアドレスの
アドレス変換を依頼するためのパケットを前記宛先プロ
セッサに送信するステップと、送り元プロセッサから送
られてきた書込みアドレスを物理アドレスに変換するス
テップと、その変換結果を前記アドレス変換を依頼する
ためのパケットの後に送られてくるデータの書込みアド
レスとするステップとを前記複数のプロセッサ各々に備
えている。
は、複数のプロセッサ各々がネットワークによって結合
される並列コンピュータのプロセッサ間通信方法であっ
て、宛先プロセッサでのパケット受信時に論理アドレス
で指定された前記宛先プロセッサでの書込みアドレスの
アドレス変換を依頼するためのパケットを前記宛先プロ
セッサに送信するステップと、送り元プロセッサから送
られてきた書込みアドレスを物理アドレスに変換するス
テップと、その変換結果を前記アドレス変換を依頼する
ためのパケットの後に送られてくるデータの書込みアド
レスとするステップとを前記複数のプロセッサ各々に備
えている。
【００２０】また、本発明による第１のプロセッサ間通
信方法の書込みアドレスのアドレス変換を依頼するため
のパケットを送信するステップが、前記論理アドレスで
指定された送信データの読出しアドレスを物理アドレス
に変換する前に前記宛先プロセッサに対して前記書込み
アドレスのアドレス変換を依頼するパケットを送信して
いる。
信方法の書込みアドレスのアドレス変換を依頼するため
のパケットを送信するステップが、前記論理アドレスで
指定された送信データの読出しアドレスを物理アドレス
に変換する前に前記宛先プロセッサに対して前記書込み
アドレスのアドレス変換を依頼するパケットを送信して
いる。
【００２１】さらに、本発明による第１のプロセッサ間
通信方法の送信データを送るパケットにおいて前記書込
みアドレスを指定しておき、先に送られたアドレス変換
を依頼するパケットに付加された書込みアドレスと前記
送信データを送るパケットに指定された書込みアドレス
とが異なる時に前記送信データを送るパケットに指定さ
れた書込みアドレスを再変換して用いている。
通信方法の送信データを送るパケットにおいて前記書込
みアドレスを指定しておき、先に送られたアドレス変換
を依頼するパケットに付加された書込みアドレスと前記
送信データを送るパケットに指定された書込みアドレス
とが異なる時に前記送信データを送るパケットに指定さ
れた書込みアドレスを再変換して用いている。
【００２２】本発明による第２のプロセッサ間通信方法
は、複数のプロセッサ各々がネットワークによって結合
される並列コンピュータのプロセッサ間通信方法であっ
て、宛先プロセッサでのパケット受信時に論理アドレス
で指定された前記宛先プロセッサでの書込みアドレスを
物理アドレスに変換するステップと、その変換結果を記
憶するステップと、記憶している変換結果が使えなくな
る前に次に必要となるアドレス変換を先行して行うステ
ップとを前記複数のプロセッサ各々に備えている。
は、複数のプロセッサ各々がネットワークによって結合
される並列コンピュータのプロセッサ間通信方法であっ
て、宛先プロセッサでのパケット受信時に論理アドレス
で指定された前記宛先プロセッサでの書込みアドレスを
物理アドレスに変換するステップと、その変換結果を記
憶するステップと、記憶している変換結果が使えなくな
る前に次に必要となるアドレス変換を先行して行うステ
ップとを前記複数のプロセッサ各々に備えている。
【００２３】本発明による第３のプロセッサ間通信方法
は、複数のプロセッサ各々がネットワークによって結合
される並列コンピュータのプロセッサ間通信方法であっ
て、宛先プロセッサへのデータ送信時に論理アドレスで
指定された送信データの読出しアドレスを物理アドレス
に変換するステップと、その変換結果を記憶するステッ
プと、記憶している変換結果が使えなくなる前に次に必
要となるアドレス変換を先行して行うステップとを前記
複数のプロセッサ各々に備えている。
は、複数のプロセッサ各々がネットワークによって結合
される並列コンピュータのプロセッサ間通信方法であっ
て、宛先プロセッサへのデータ送信時に論理アドレスで
指定された送信データの読出しアドレスを物理アドレス
に変換するステップと、その変換結果を記憶するステッ
プと、記憶している変換結果が使えなくなる前に次に必
要となるアドレス変換を先行して行うステップとを前記
複数のプロセッサ各々に備えている。
【００２４】本発明による第４のプロセッサ間通信方法
は、複数のプロセッサ各々がネットワークによって結合
される並列コンピュータのプロセッサ間通信システムで
あって、宛先プロセッサでのパケット受信時に論理アド
レスで指定された前記宛先プロセッサでの書込みアドレ
スを物理アドレスに変換するステップと、その変換結果
を記憶するステップと、記憶している変換結果が使えな
くなる前に次に必要となるアドレス変換を先行して行う
ステップと、宛先プロセッサへのデータ送信時に論理ア
ドレスで指定された送信データの読出しアドレスを物理
アドレスに変換するステップと、その変換結果を記憶す
るステップと、記憶している変換結果が使えなくなる前
に次に必要となるアドレス変換を先行して行うステップ
とを前記複数のプロセッサ各々に備え、前記送信データ
を送るパケットにおいて前記書込みアドレスを指定して
おき、先に送られたアドレス変換を依頼するパケットに
付加された書込みアドレスと前記送信データを送るパケ
ットに指定された書込みアドレスとが異なる時に前記送
信データを送るパケットに指定された書込みアドレスを
再変換して用いるようにしている。
は、複数のプロセッサ各々がネットワークによって結合
される並列コンピュータのプロセッサ間通信システムで
あって、宛先プロセッサでのパケット受信時に論理アド
レスで指定された前記宛先プロセッサでの書込みアドレ
スを物理アドレスに変換するステップと、その変換結果
を記憶するステップと、記憶している変換結果が使えな
くなる前に次に必要となるアドレス変換を先行して行う
ステップと、宛先プロセッサへのデータ送信時に論理ア
ドレスで指定された送信データの読出しアドレスを物理
アドレスに変換するステップと、その変換結果を記憶す
るステップと、記憶している変換結果が使えなくなる前
に次に必要となるアドレス変換を先行して行うステップ
とを前記複数のプロセッサ各々に備え、前記送信データ
を送るパケットにおいて前記書込みアドレスを指定して
おき、先に送られたアドレス変換を依頼するパケットに
付加された書込みアドレスと前記送信データを送るパケ
ットに指定された書込みアドレスとが異なる時に前記送
信データを送るパケットに指定された書込みアドレスを
再変換して用いるようにしている。
【００２５】また、本発明による第４のプロセッサ間通
信方法では、１つの通信コマンドで複数のパケットによ
ってデータが送られる場合、前記アドレス変換を依頼す
るパケットをそのコマンドの最初のデータを送るパケッ
トの前だけに送り、その後に前記データを送るパケット
だけを送るようにしている。
信方法では、１つの通信コマンドで複数のパケットによ
ってデータが送られる場合、前記アドレス変換を依頼す
るパケットをそのコマンドの最初のデータを送るパケッ
トの前だけに送り、その後に前記データを送るパケット
だけを送るようにしている。
【００２６】さらに、本発明による第４のプロセッサ間
通信方法の変換結果を記憶するステップは、送り元プロ
セッサ毎に変換結果を管理し、同じ送り元プロセッサに
対して現在使用中の変換結果と先行してアドレス変換し
た結果との２つの変換結果を記憶するようにしている。
通信方法の変換結果を記憶するステップは、送り元プロ
セッサ毎に変換結果を管理し、同じ送り元プロセッサに
対して現在使用中の変換結果と先行してアドレス変換し
た結果との２つの変換結果を記憶するようにしている。
【００２７】さらにまた、本発明による第４のプロセッ
サ間通信方法のアドレス変換を要求するパケットにその
コマンドで送る総データ長の受信側でのページ数を指定
して送り、前記宛先プロセッサにおいてそのページ数を
カウントダウンすることで前記コマンドで書かれる最後
のページを予測し、前記最後のページ以降の無駄な先行
するアドレス変換を抑止するようにしている。
サ間通信方法のアドレス変換を要求するパケットにその
コマンドで送る総データ長の受信側でのページ数を指定
して送り、前記宛先プロセッサにおいてそのページ数を
カウントダウンすることで前記コマンドで書かれる最後
のページを予測し、前記最後のページ以降の無駄な先行
するアドレス変換を抑止するようにしている。
【００２８】すなわち、本発明の第１のプロセッサ間通
信システムでは、宛先プロセッサでの書込みアドレスが
論理アドレスで指定されている場合、宛先プロセッサで
の書込みアドレスのアドレス変換を先行して行うための
アドレス変換を依頼するパケットを送っている。また、
読出しアドレスも論理アドレスで指定されている場合に
は、このアドレス変換を依頼するパケットを、読出しア
ドレスを変換する前に送って先行するアドレス変換を早
く始められるようにしている。
信システムでは、宛先プロセッサでの書込みアドレスが
論理アドレスで指定されている場合、宛先プロセッサで
の書込みアドレスのアドレス変換を先行して行うための
アドレス変換を依頼するパケットを送っている。また、
読出しアドレスも論理アドレスで指定されている場合に
は、このアドレス変換を依頼するパケットを、読出しア
ドレスを変換する前に送って先行するアドレス変換を早
く始められるようにしている。
【００２９】本発明の第２のプロセッサ間通信システム
では、続けて送られてくるデータの書込みアドレスのア
ドレス変換を先行してできるようにし、１つのコマンド
のデータ転送中に発生するアドレス変換を事前に行うこ
とによって、宛先プロセッサでの書込みアドレスのアド
レス変換のオーバヘッドを隠蔽している。
では、続けて送られてくるデータの書込みアドレスのア
ドレス変換を先行してできるようにし、１つのコマンド
のデータ転送中に発生するアドレス変換を事前に行うこ
とによって、宛先プロセッサでの書込みアドレスのアド
レス変換のオーバヘッドを隠蔽している。
【００３０】本発明の第３のプロセッサ間通信システム
では、読出しアドレスも論理アドレスで指定されている
場合、読出しアドレスのアドレス変換を先行してできる
ようにすることで、１つのコマンドのデータ転送中に発
生する読出しアドレスのアドレス変換のオーバヘッドを
隠蔽している。
では、読出しアドレスも論理アドレスで指定されている
場合、読出しアドレスのアドレス変換を先行してできる
ようにすることで、１つのコマンドのデータ転送中に発
生する読出しアドレスのアドレス変換のオーバヘッドを
隠蔽している。
【００３１】本発明の第４のプロセッサ間通信では、読
出しアドレス、書込みアドレスのアドレス変換を先行し
て行えるようにし、１つのコマンドのデータ転送中の読
出しアドレス及び書込みアドレスのアドレス変換のオー
バヘッドを隠蔽している。また、１つのコマンドが複数
のパケットで送られる場合には、書込みアドレスのアド
レス変換を依頼するパケットを最初の１回だけ送り、書
込みアドレスのアドレス変換をデータが到着する前に行
えるようにしている。さらに、書込みアドレスのアドレ
ス変換結果は送り元プロセッサ毎に管理し、あるプロセ
ッサが送ったパケットの書込みアドレスのアドレス変換
結果が、他のプロセッサからのパケットによって壊され
ないようにしている。さらにまた、アドレス変換を依頼
するパケットに書込み領域のページ数を付加して送り、
先行して行われる書込みアドレスの変換が最後のページ
で止まり、不必要な先行アドレス変換を行わないように
している。これによって、必要なアドレス変換が無駄な
アドレス変換に邪魔されることを防いでいる。
出しアドレス、書込みアドレスのアドレス変換を先行し
て行えるようにし、１つのコマンドのデータ転送中の読
出しアドレス及び書込みアドレスのアドレス変換のオー
バヘッドを隠蔽している。また、１つのコマンドが複数
のパケットで送られる場合には、書込みアドレスのアド
レス変換を依頼するパケットを最初の１回だけ送り、書
込みアドレスのアドレス変換をデータが到着する前に行
えるようにしている。さらに、書込みアドレスのアドレ
ス変換結果は送り元プロセッサ毎に管理し、あるプロセ
ッサが送ったパケットの書込みアドレスのアドレス変換
結果が、他のプロセッサからのパケットによって壊され
ないようにしている。さらにまた、アドレス変換を依頼
するパケットに書込み領域のページ数を付加して送り、
先行して行われる書込みアドレスの変換が最後のページ
で止まり、不必要な先行アドレス変換を行わないように
している。これによって、必要なアドレス変換が無駄な
アドレス変換に邪魔されることを防いでいる。
【００３２】上述したように、送り側プロセッサの送信
装置が送るデータの読出しアドレスのアドレス変換やデ
ータ読出しを行う前に、宛先プロセッサに書込みアドレ
スのアドレス変換を依頼するパケットを送ることによっ
て、先行して書込みアドレスのアドレス変換を行い、デ
ータ到着時にアドレス変換の必要がないので、書込みア
ドレスを論理アドレスで指定したプロセッサ間通信にお
いて、宛先プロセッサの受信装置でのアドレス変換の時
間を削減することが可能となる。
装置が送るデータの読出しアドレスのアドレス変換やデ
ータ読出しを行う前に、宛先プロセッサに書込みアドレ
スのアドレス変換を依頼するパケットを送ることによっ
て、先行して書込みアドレスのアドレス変換を行い、デ
ータ到着時にアドレス変換の必要がないので、書込みア
ドレスを論理アドレスで指定したプロセッサ間通信にお
いて、宛先プロセッサの受信装置でのアドレス変換の時
間を削減することが可能となる。
【００３３】また、本発明を用いない場合、宛先プロセ
ッサの受信装置のアドレス変換の時間を短くするには、
アドレス変換テーブルを受信装置内に全て保持しておく
必要があるが、本発明を用いると、アドレス変換を先行
して行い、その結果だけを記憶すれば、データ到着時に
はその結果を用いることが可能となるので、アドレス変
換結果を保持するための記憶手段の容量を少なくするこ
とが可能となる。
ッサの受信装置のアドレス変換の時間を短くするには、
アドレス変換テーブルを受信装置内に全て保持しておく
必要があるが、本発明を用いると、アドレス変換を先行
して行い、その結果だけを記憶すれば、データ到着時に
はその結果を用いることが可能となるので、アドレス変
換結果を保持するための記憶手段の容量を少なくするこ
とが可能となる。
【００３４】さらに、１つのコマンドで送られるデータ
が複数のページになる場合、読出しアドレスのアドレス
変換、書込みアドレスのアドレス変換を先行して行うこ
とによって、プロセッサ間の通信がアドレス変換によっ
て中断されることなく行われる。したがって、受信装置
でのアドレス変換のオーバヘッドの削減や隠蔽を図るこ
とが可能となる。
が複数のページになる場合、読出しアドレスのアドレス
変換、書込みアドレスのアドレス変換を先行して行うこ
とによって、プロセッサ間の通信がアドレス変換によっ
て中断されることなく行われる。したがって、受信装置
でのアドレス変換のオーバヘッドの削減や隠蔽を図るこ
とが可能となる。
【００３５】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１は本発明の一実施例によ
るプロセッサ間通信システムの構成を示すブロック図で
ある。図１において、本発明の一実施例によるプロセッ
サ間通信システムは複数のプロセッサ１−１〜１−ｎが
ネットワーク１００に接続された並列コンピュータであ
る。プロセッサ１−１〜１−ｎはそれぞれＣＰＵ２と、
主記憶装置３と、送信装置４と、受信装置５とから構成
されている。
図面を参照して説明する。図１は本発明の一実施例によ
るプロセッサ間通信システムの構成を示すブロック図で
ある。図１において、本発明の一実施例によるプロセッ
サ間通信システムは複数のプロセッサ１−１〜１−ｎが
ネットワーク１００に接続された並列コンピュータであ
る。プロセッサ１−１〜１−ｎはそれぞれＣＰＵ２と、
主記憶装置３と、送信装置４と、受信装置５とから構成
されている。
【００３６】送信装置４はコマンド読出し回路４１と、
コマンドレジスタ４２と、パケット生成回路４３と、ア
ドレス変換回路４４と、ＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ
Ｆｉｒｓｔ Ｏｕｔ）メモリ４５とから構成されてい
る。
コマンドレジスタ４２と、パケット生成回路４３と、ア
ドレス変換回路４４と、ＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ
Ｆｉｒｓｔ Ｏｕｔ）メモリ４５とから構成されてい
る。
【００３７】コマンド読出し回路４１はＣＰＵ２からの
送信要求によって、主記憶装置３上に設けられたコマン
ドキュー３１からコマンド３１ａを読出し、コマンド３
１ａの内容を検査し、エラーがなければ、コマンドレジ
スタ４２に格納する。
送信要求によって、主記憶装置３上に設けられたコマン
ドキュー３１からコマンド３１ａを読出し、コマンド３
１ａの内容を検査し、エラーがなければ、コマンドレジ
スタ４２に格納する。
【００３８】パケット生成回路４３はコマンドジスタ４
２内のコマンド３１ａに書かれた読出しアドレスをアド
レス変換回路４４を使って論理アドレスから物理アドレ
スに変換する。また、パケット生成回路４３はコマンド
レジスタ４２内の宛先プロセッサ等の情報を使ってパケ
ットのヘッダを生成する。
２内のコマンド３１ａに書かれた読出しアドレスをアド
レス変換回路４４を使って論理アドレスから物理アドレ
スに変換する。また、パケット生成回路４３はコマンド
レジスタ４２内の宛先プロセッサ等の情報を使ってパケ
ットのヘッダを生成する。
【００３９】さらに、パケット生成回路４３はアドレス
変換回路４４によって変換された物理読出しアドレスか
らのデータの読出しを主記憶装置３に依頼し、読出した
送信データ３２をパケットとしてネットワーク１００に
送出す。さらにまた、パケット生成回路４３はコマンド
レジスタ４２内の宛先プロセッサの書込みアドレスから
アドレス変換パケットを生成し、ネットワーク１００に
送出す。
変換回路４４によって変換された物理読出しアドレスか
らのデータの読出しを主記憶装置３に依頼し、読出した
送信データ３２をパケットとしてネットワーク１００に
送出す。さらにまた、パケット生成回路４３はコマンド
レジスタ４２内の宛先プロセッサの書込みアドレスから
アドレス変換パケットを生成し、ネットワーク１００に
送出す。
【００４０】アドレス変換回路４４はコマンドレジスタ
４２内の読出しアドレスを論理アドレスから物理アドレ
スに変換する。その際、アドレス変換回路４４は主記憶
装置３上のページテーブル３３の情報を参照してアドレ
ス変換を行う。ネットワーク１００とパケット生成回路
４３との間にはＦＩＦＯメモリ４５があり、データ幅の
変換やエラー検出符号等の作成を行う。
４２内の読出しアドレスを論理アドレスから物理アドレ
スに変換する。その際、アドレス変換回路４４は主記憶
装置３上のページテーブル３３の情報を参照してアドレ
ス変換を行う。ネットワーク１００とパケット生成回路
４３との間にはＦＩＦＯメモリ４５があり、データ幅の
変換やエラー検出符号等の作成を行う。
【００４１】受信装置５はＦＩＦＯメモリ５１と、送り
元プロセッサ番号レジスタ５２と、書込みアドレスレジ
スタ５３と、アドレス変換回路５４と、データ書込み回
路５７と、総ページ数カウンタ５８とから構成されてい
る。
元プロセッサ番号レジスタ５２と、書込みアドレスレジ
スタ５３と、アドレス変換回路５４と、データ書込み回
路５７と、総ページ数カウンタ５８とから構成されてい
る。
【００４２】ＦＩＦＯメモリ５１はネットワーク１００
から送られてきたパケットを一時的に格納する。送り元
プロセッサ番号レジスタ５２はパケットヘッダに含まれ
る、そのパケットを送信したプロセッサのプロセッサ番
号を格納する。書込みアドレスレジスタ５３はパケット
ヘッダに含まれている、パケットのデータの書込みアド
レスを格納する。
から送られてきたパケットを一時的に格納する。送り元
プロセッサ番号レジスタ５２はパケットヘッダに含まれ
る、そのパケットを送信したプロセッサのプロセッサ番
号を格納する。書込みアドレスレジスタ５３はパケット
ヘッダに含まれている、パケットのデータの書込みアド
レスを格納する。
【００４３】アドレス変換回路５４は書込みアドレスレ
ジスタ５３内の書込みアドレスを論理アドレスから物理
アドレスに変換し、データ書込み回路５７に物理書込み
アドレスを渡す。アドレス変換回路５４内には変換テー
ブル５５があり、論理ページ番号５５ａと物理ページ番
号５５ｂとの対応表が格納されている。この対応表は主
記憶装置３上のページテーブル３３の値を参照して書換
えられる。また、アドレス変換回路５４は送り元プロセ
ッサ番号レジスタ５２内の送り元プロセッサ番号を使っ
て変換テーブル５５の論理アドレス５５ａを読出し、そ
の値と書込みアドレスレジスタ５３内の論理ページ番号
５９とを比較するための比較器５６を持つ。
ジスタ５３内の書込みアドレスを論理アドレスから物理
アドレスに変換し、データ書込み回路５７に物理書込み
アドレスを渡す。アドレス変換回路５４内には変換テー
ブル５５があり、論理ページ番号５５ａと物理ページ番
号５５ｂとの対応表が格納されている。この対応表は主
記憶装置３上のページテーブル３３の値を参照して書換
えられる。また、アドレス変換回路５４は送り元プロセ
ッサ番号レジスタ５２内の送り元プロセッサ番号を使っ
て変換テーブル５５の論理アドレス５５ａを読出し、そ
の値と書込みアドレスレジスタ５３内の論理ページ番号
５９とを比較するための比較器５６を持つ。
【００４４】データ書込み回路５７はパケットで送られ
てきた受信データ３４を、主記憶装置３上の、アドレス
変換回路５４から出力された書込みアドレスに書込む。
総ページ数カウンタ５８は１つのコマンドで送られるデ
ータの書込み側でのページ数を格納し、１つのページを
アドレス変換する毎に１ずつ減らしていき、最後のペー
ジ以降の先行するアドレス変換を行わないようにする。
総ページ数カウンタ５８は送り元プロセッサ毎にそれぞ
れのページ数をカウントする。
てきた受信データ３４を、主記憶装置３上の、アドレス
変換回路５４から出力された書込みアドレスに書込む。
総ページ数カウンタ５８は１つのコマンドで送られるデ
ータの書込み側でのページ数を格納し、１つのページを
アドレス変換する毎に１ずつ減らしていき、最後のペー
ジ以降の先行するアドレス変換を行わないようにする。
総ページ数カウンタ５８は送り元プロセッサ毎にそれぞ
れのページ数をカウントする。
【００４５】図２（ａ）は本発明の一実施例で用いられ
るアドレス変換パケットの構成を示す図であり、図２
（ｂ）は本発明の一実施例で用いられる通常のパケット
の構成を示す図である。すなわち、図２には本発明の一
実施例によるプロセッサ間通信システムで通信される２
種類のパケットの形式を示している。
るアドレス変換パケットの構成を示す図であり、図２
（ｂ）は本発明の一実施例で用いられる通常のパケット
の構成を示す図である。すなわち、図２には本発明の一
実施例によるプロセッサ間通信システムで通信される２
種類のパケットの形式を示している。
【００４６】アドレス変換パケットＡは宛先プロセッサ
番号Ａ１と、送り元プロセッサ番号Ａ２と、書込み論理
アドレスＡ３と、総転送ページ数Ａ４とから構成されて
いる。宛先プロセッサ番号Ａ１はネットワーク１００内
でのルーティングに使われ、総転送ページ数Ａ４は１つ
のコマンドで送る書込み側での総ページ数である。
番号Ａ１と、送り元プロセッサ番号Ａ２と、書込み論理
アドレスＡ３と、総転送ページ数Ａ４とから構成されて
いる。宛先プロセッサ番号Ａ１はネットワーク１００内
でのルーティングに使われ、総転送ページ数Ａ４は１つ
のコマンドで送る書込み側での総ページ数である。
【００４７】通常のパケットＢは宛先プロセッサ番号Ｂ
１と、送り元プロセッサ番号Ｂ２と、データ長Ｂ３と、
書込み論理アドレスＢ４と、データＢ５とから構成され
ている。データ長Ｂ３はこのパケットで送るデータの長
さである。
１と、送り元プロセッサ番号Ｂ２と、データ長Ｂ３と、
書込み論理アドレスＢ４と、データＢ５とから構成され
ている。データ長Ｂ３はこのパケットで送るデータの長
さである。
【００４８】図３は図１の変換テーブル５５の詳細な構
成を示す図である。図３において、変換テーブル５５は
各送り元プロセッサ番号毎に２つの論理ページ番号５５
２，５５５と物理ページ番号５５３，５５６との組みを
格納することができる。それぞれにはその物理ページ番
号が有効かどうかを示すビット５５４，５５７が付加さ
れている。また、それぞれの送り元プロセッサ番号の組
みのどちらが現在使われている情報かを示すビット５５
１を持つ。先行してアドレス変換した結果はこのビット
５５１で現在使われていない方に格納される。
成を示す図である。図３において、変換テーブル５５は
各送り元プロセッサ番号毎に２つの論理ページ番号５５
２，５５５と物理ページ番号５５３，５５６との組みを
格納することができる。それぞれにはその物理ページ番
号が有効かどうかを示すビット５５４，５５７が付加さ
れている。また、それぞれの送り元プロセッサ番号の組
みのどちらが現在使われている情報かを示すビット５５
１を持つ。先行してアドレス変換した結果はこのビット
５５１で現在使われていない方に格納される。
【００４９】変換テーブル５５から送り元プロセッサ番
号６０１によって選ばれた２つの論理ページ番号は２つ
の比較器５６ａ，５６ｂで、書込みアドレスレジスタ５
３からの論理ページ番号５９と比較され、その結果がＭ
ＵＸ（ｍｕｌｔｉｐｌｅｘｅｒ）６０で物理アドレスを
選択するのに使われる。
号６０１によって選ばれた２つの論理ページ番号は２つ
の比較器５６ａ，５６ｂで、書込みアドレスレジスタ５
３からの論理ページ番号５９と比較され、その結果がＭ
ＵＸ（ｍｕｌｔｉｐｌｅｘｅｒ）６０で物理アドレスを
選択するのに使われる。
【００５０】通常のアドレス変換の処理は以下のように
なる。送り元プロセッサ番号６０１によって選ばれた２
つの論理ページ番号５５２，５５５を書込みアドレスレ
ジスタ５２からの論理ページ番号５９と比較する。も
し、同じものがあれば、物理アドレス５５３、５５６か
らＭＵＸ６０によって選択してアドレス変換に使用され
る。
なる。送り元プロセッサ番号６０１によって選ばれた２
つの論理ページ番号５５２，５５５を書込みアドレスレ
ジスタ５２からの論理ページ番号５９と比較する。も
し、同じものがあれば、物理アドレス５５３、５５６か
らＭＵＸ６０によって選択してアドレス変換に使用され
る。
【００５１】この時、物理ページ番号が有効でない場合
にはその情報が主記憶装置３上のページテーブル３３か
ら読出している途中なので、その読出しを待って、アド
レス変換に使用する。また、ＭＵＸ６０で選択したもの
がビット５５１で示された現在使用しているものと違う
場合には、ビット５５１を書き替えておく。
にはその情報が主記憶装置３上のページテーブル３３か
ら読出している途中なので、その読出しを待って、アド
レス変換に使用する。また、ＭＵＸ６０で選択したもの
がビット５５１で示された現在使用しているものと違う
場合には、ビット５５１を書き替えておく。
【００５２】もし、どちらの論理ページ番号５５２，５
５５も異なる場合にはページテーブル３３をアクセスす
る必要があるが、本発明を用いて先行してアドレス変換
を行っている場合にはこのようなことは起こらない。
５５も異なる場合にはページテーブル３３をアクセスす
る必要があるが、本発明を用いて先行してアドレス変換
を行っている場合にはこのようなことは起こらない。
【００５３】次に、先行して行うアドレス変換の処理に
ついて述べる。送り元プロセッサ番号６０１によって選
ばれた２つの論理ページ番号５５２，５５５のうち、現
在使っているのがどちらかを示すビット５５１で現在使
っていない方に、書込みアドレスレジスタ５３からの論
理ページ番号５９を書込む。その後に、対応するその物
理ページが有効かどうかを示すビット５５４，５５７の
いずれかを無効にしてから、主記憶装置３上のページテ
ーブル３３をアクセスして物理ページ番号を読出し、変
換テーブル５５の物理ページ番号５５３，５５６のいず
れかに書込み、有効ビット５５４，５５７のいずれかを
有効にする。
ついて述べる。送り元プロセッサ番号６０１によって選
ばれた２つの論理ページ番号５５２，５５５のうち、現
在使っているのがどちらかを示すビット５５１で現在使
っていない方に、書込みアドレスレジスタ５３からの論
理ページ番号５９を書込む。その後に、対応するその物
理ページが有効かどうかを示すビット５５４，５５７の
いずれかを無効にしてから、主記憶装置３上のページテ
ーブル３３をアクセスして物理ページ番号を読出し、変
換テーブル５５の物理ページ番号５５３，５５６のいず
れかに書込み、有効ビット５５４，５５７のいずれかを
有効にする。
【００５４】図４は本発明の一実施例による送り元プロ
セッサでのコマンドの処理手順を示すフローチャートで
あり、図５は本発明の一実施例による宛先プロセッサで
のパケットの処理手順を示すフローチャートである。こ
れら図１〜図５を参照して本発明の一実施例によるコマ
ンド及びパケットの処理手順について説明する。
セッサでのコマンドの処理手順を示すフローチャートで
あり、図５は本発明の一実施例による宛先プロセッサで
のパケットの処理手順を示すフローチャートである。こ
れら図１〜図５を参照して本発明の一実施例によるコマ
ンド及びパケットの処理手順について説明する。
【００５５】送り元プロセッサでコマンド処理が行われ
る場合、プロセッサ１−１からはアドレス変換パケット
Ａで宛先プロセッサに書込み論理アドレスＡ３と総転送
ページ数Ａ４とが送信される。その後、プロセッサ１−
１は読出しアドレスのアドレス変換を開始し（図４ステ
ップＳ１）、読出しアドレスのアドレス変換が終了する
のを待つ（図４ステップＳ２）。
る場合、プロセッサ１−１からはアドレス変換パケット
Ａで宛先プロセッサに書込み論理アドレスＡ３と総転送
ページ数Ａ４とが送信される。その後、プロセッサ１−
１は読出しアドレスのアドレス変換を開始し（図４ステ
ップＳ１）、読出しアドレスのアドレス変換が終了する
のを待つ（図４ステップＳ２）。
【００５６】プロセッサ１−１はアドレス変換が終了す
ると、１パケット分のデータの読出しを行い（図４ステ
ップＳ３）、パケットを送信する（図４ステップＳ
４）。今送ったパケットが最後のパケットでなければ
（図４ステップＳ５）、プロセッサ１−１は読出しアド
レスの先行アドレス変換が必要かどうかを判断し（図４
ステップＳ６）、もし、読出しアドレスの先行アドレス
変換が必要であれば、読出しアドレスの先行アドレス変
換を開始する（図４ステップＳ６）。
ると、１パケット分のデータの読出しを行い（図４ステ
ップＳ３）、パケットを送信する（図４ステップＳ
４）。今送ったパケットが最後のパケットでなければ
（図４ステップＳ５）、プロセッサ１−１は読出しアド
レスの先行アドレス変換が必要かどうかを判断し（図４
ステップＳ６）、もし、読出しアドレスの先行アドレス
変換が必要であれば、読出しアドレスの先行アドレス変
換を開始する（図４ステップＳ６）。
【００５７】読出しアドレスの先行アドレス変換が必要
かどうかは読出したアドレスがページ境界に近付いてい
るかどうかで判断し、先行アドレス変換の結果が必要に
なるまでに先行アドレス変換が終了するようなタイミン
グで開始する。この処理を最後のパケットを送り終るま
で続ける。
かどうかは読出したアドレスがページ境界に近付いてい
るかどうかで判断し、先行アドレス変換の結果が必要に
なるまでに先行アドレス変換が終了するようなタイミン
グで開始する。この処理を最後のパケットを送り終るま
で続ける。
【００５８】続いて、宛先プロセッサでパケット処理が
行われる場合、プロセッサ１−１はパケットを受信する
と、それがアドレス変換パケットＡかどうかを調べる
（図５ステップＳ１１）。コマンドの最初のパケットは
アドレス変換パケットＡなので、パケットに指定された
書込みアドレスの先行アドレス変換を行う（図５ステッ
プＳ１２）。
行われる場合、プロセッサ１−１はパケットを受信する
と、それがアドレス変換パケットＡかどうかを調べる
（図５ステップＳ１１）。コマンドの最初のパケットは
アドレス変換パケットＡなので、パケットに指定された
書込みアドレスの先行アドレス変換を行う（図５ステッ
プＳ１２）。
【００５９】そのうちに、通常のパケットが送られてく
ると（図５ステップＳ１１）、プロセッサ１−１は先行
アドレス変換が終了しているかどうかを調べ、終了する
まで待つ（図５ステップＳ１３）。アドレス変換が終了
したかどうかは、図３に示す変換テーブル５５の送り元
プロセッサ番号と論理ページ番号とが同じ変換テーブル
のエントリの物理ページ番号で有効になっているかどう
かで判断する。
ると（図５ステップＳ１１）、プロセッサ１−１は先行
アドレス変換が終了しているかどうかを調べ、終了する
まで待つ（図５ステップＳ１３）。アドレス変換が終了
したかどうかは、図３に示す変換テーブル５５の送り元
プロセッサ番号と論理ページ番号とが同じ変換テーブル
のエントリの物理ページ番号で有効になっているかどう
かで判断する。
【００６０】アドレス変換が終了すると、プロセッサ１
−１はデータを書込み（図５ステップＳ１４）、先行の
アドレス変換が必要かどうかを調べる（図５ステップＳ
１５）。先行のアドレス変換は読出しアドレスのアドレ
ス変換と同じように、先行のアドレス変換結果を使用す
るパケットが到着する前にアドレス変換が終了している
タイミングで行う。また、総ページ数カウンタ５８が現
在のページが最後のページでないことを示している場合
にのみ先行アドレス変換を行う（図５ステップＳ１
６）。
−１はデータを書込み（図５ステップＳ１４）、先行の
アドレス変換が必要かどうかを調べる（図５ステップＳ
１５）。先行のアドレス変換は読出しアドレスのアドレ
ス変換と同じように、先行のアドレス変換結果を使用す
るパケットが到着する前にアドレス変換が終了している
タイミングで行う。また、総ページ数カウンタ５８が現
在のページが最後のページでないことを示している場合
にのみ先行アドレス変換を行う（図５ステップＳ１
６）。
【００６１】このように、送り側プロセッサの送信装置
４が送るデータの読出しアドレスのアドレス変換やデー
タ読出しを行う前に、宛先プロセッサに書込みアドレス
のアドレス変換を依頼するパケットを送ることによっ
て、先行して書込みアドレスのアドレス変換を行い、デ
ータ到着時にアドレス変換の必要がなくなるので、書込
みアドレスを論理アドレスで指定したプロセッサ間通信
において、宛先プロセッサの受信装置５でのアドレス変
換の時間を削減することができる。
４が送るデータの読出しアドレスのアドレス変換やデー
タ読出しを行う前に、宛先プロセッサに書込みアドレス
のアドレス変換を依頼するパケットを送ることによっ
て、先行して書込みアドレスのアドレス変換を行い、デ
ータ到着時にアドレス変換の必要がなくなるので、書込
みアドレスを論理アドレスで指定したプロセッサ間通信
において、宛先プロセッサの受信装置５でのアドレス変
換の時間を削減することができる。
【００６２】また、本実施例を用いない場合、宛先プロ
セッサの受信装置のアドレス変換の時間を短くするには
アドレス変換テーブルを受信装置内に全て保持しておく
必要があるが、本実施例を用いた場合にはアドレス変換
を先行して行い、その結果だけを記憶すれば、データ到
着時にはその結果を用いることができ、アドレス変換結
果を保持するための記憶手段の容量が少なくていいこと
である。
セッサの受信装置のアドレス変換の時間を短くするには
アドレス変換テーブルを受信装置内に全て保持しておく
必要があるが、本実施例を用いた場合にはアドレス変換
を先行して行い、その結果だけを記憶すれば、データ到
着時にはその結果を用いることができ、アドレス変換結
果を保持するための記憶手段の容量が少なくていいこと
である。
【００６３】さらに、１つのコマンドで送られるデータ
が複数のページになる場合、読出しアドレスのアドレス
変換、書込みアドレスのアドレス変換を先行して行うこ
とによって、プロセッサ間通信をアドレス変換によって
中断することなく行うことができる。したがって、受信
装置５でのアドレス変換のオーバヘッドの削減や隠蔽を
図ることができる。
が複数のページになる場合、読出しアドレスのアドレス
変換、書込みアドレスのアドレス変換を先行して行うこ
とによって、プロセッサ間通信をアドレス変換によって
中断することなく行うことができる。したがって、受信
装置５でのアドレス変換のオーバヘッドの削減や隠蔽を
図ることができる。
【００６４】
【発明の効果】以上説明したように本発明によれば、複
数のプロセッサ各々がネットワークによって結合される
並列コンピュータのプロセッサ間通信システムにおい
て、複数のプロセッサ各々が、宛先プロセッサへのデー
タ送信時に論理アドレスで指定された宛先プロセッサで
の書込みアドレスのアドレス変換を依頼するためのパケ
ットを宛先プロセッサに送信し、送り元プロセッサから
送られてきた書込みアドレスを物理アドレスに変換し、
その変換結果を、アドレス変換を依頼するためのパケッ
トの後に送られてくるデータの書込みアドレスとするこ
とによって、受信装置でのアドレス変換のオーバヘッド
の削減や隠蔽を図ることができるという効果がある。
数のプロセッサ各々がネットワークによって結合される
並列コンピュータのプロセッサ間通信システムにおい
て、複数のプロセッサ各々が、宛先プロセッサへのデー
タ送信時に論理アドレスで指定された宛先プロセッサで
の書込みアドレスのアドレス変換を依頼するためのパケ
ットを宛先プロセッサに送信し、送り元プロセッサから
送られてきた書込みアドレスを物理アドレスに変換し、
その変換結果を、アドレス変換を依頼するためのパケッ
トの後に送られてくるデータの書込みアドレスとするこ
とによって、受信装置でのアドレス変換のオーバヘッド
の削減や隠蔽を図ることができるという効果がある。
【図１】本発明の一実施例によるプロセッサ間通信シス
テムの構成を示すブロック図である。
テムの構成を示すブロック図である。
【図２】（ａ）は本発明の一実施例で用いられるアドレ
ス変換パケットの構成を示す図、（ｂ）は本発明の一実
施例で用いられる通常のパケットの構成を示す図であ
る。
ス変換パケットの構成を示す図、（ｂ）は本発明の一実
施例で用いられる通常のパケットの構成を示す図であ
る。
【図３】図１の変換テーブルの詳細な構成を示す図であ
る。
る。
【図４】本発明の一実施例による送り元プロセッサでの
コマンドの処理手順を示すフローチャートである。
コマンドの処理手順を示すフローチャートである。
【図５】本発明の一実施例による宛先プロセッサでのパ
ケットの処理手順を示すフローチャートである。
ケットの処理手順を示すフローチャートである。
１−１〜１−ｎ プロセッサ ２ ＣＰＵ ３ 主記憶装置 ４ 送信装置 ５ 受信装置 ３１ コマンドキュー ３１ａ コマンド ３２ 送信データ ３３ ページテーブル ３３ａ，５５ｂ，５５３，５５６ 物理ページ番号 ３４ 受信データ ４１ コマンド読出し回路 ４２ コマンドレジスタ ４３ パケット生成回路 ４４，５４ アドレス変換回路 ４５，５１ ＦＩＦＯメモリ ５２ 送り元プロセッサ番号レジスタ ５３ 書込みアドレスレジスタ ５５ 変換テーブル ５５ａ，５５２，５５５ 論理ページ番号 ５６，５６ａ，５６ｂ 比較器 ５７ データ書込み回路 ５８ 総ページ数カウンタ ５９ 書込みアドレスレジスタからの論理ページ番号 ６０ ＭＵＸ １００ ネットワーク ５０１ 現在使っているのが０か１かを示すビット ５５４，５５７ 物理ページ番号が有効かどうかを示す
ビット ６０１ 送り元プロセッサ番号 Ａ アドレス変換パケット Ａ１，Ｂ１ 宛先プロセッサ番号 Ａ２，Ｂ２ 送り元プロセッサ番号 Ａ３，Ｂ３ 書込み論理アドレス Ａ４ 総転送ページ数 Ｂ 通常のパケット Ｂ５ データ長
ビット ６０１ 送り元プロセッサ番号 Ａ アドレス変換パケット Ａ１，Ｂ１ 宛先プロセッサ番号 Ａ２，Ｂ２ 送り元プロセッサ番号 Ａ３，Ｂ３ 書込み論理アドレス Ａ４ 総転送ページ数 Ｂ 通常のパケット Ｂ５ データ長
Claims (18)
- 【請求項１】 複数のプロセッサ各々がネットワークに
よって結合される並列コンピュータのプロセッサ間通信
システムであって、宛先プロセッサへのデータ送信時に
論理アドレスで指定された前記宛先プロセッサでの書込
みアドレスのアドレス変換を依頼するためのパケットを
前記宛先プロセッサに送信する送信手段と、送り元プロ
セッサから送られてきた書込みアドレスを物理アドレス
に変換する手段と、その変換結果を前記アドレス変換を
依頼するためのパケットの後に送られてくるデータの書
込みアドレスとする手段とを前記複数のプロセッサ各々
に有することを特徴とするプロセッサ間通信システム。 - 【請求項２】 前記送信手段は、前記論理アドレスで指
定された送信データの読出しアドレスを物理アドレスに
変換する前に前記宛先プロセッサに対して前記書込みア
ドレスのアドレス変換を依頼するパケットを送信するよ
うにしたことを特徴とする請求項１記載のプロセッサ間
通信システム。 - 【請求項３】 前記送信データを送るパケットにおいて
前記書込みアドレスを指定しておき、先に送られたアド
レス変換を依頼するパケットに付加された書込みアドレ
スと前記送信データを送るパケットに指定された書込み
アドレスとが異なる時に前記送信データを送るパケット
に指定された書込みアドレスを再変換して用いるように
したことを特徴とする請求項２記載のプロセッサ間通信
システム。 - 【請求項４】 複数のプロセッサ各々がネットワークに
よって結合される並列コンピュータのプロセッサ間通信
システムであって、宛先プロセッサでのパケット受信時
に論理アドレスで指定された前記宛先プロセッサでの書
込みアドレスを物理アドレスに変換する手段と、その変
換結果を記憶する手段と、記憶している変換結果が使え
なくなる前に次に必要となるアドレス変換を先行して行
う手段とを前記複数のプロセッサ各々に有することを特
徴とするプロセッサ間通信システム。 - 【請求項５】 複数のプロセッサ各々がネットワークに
よって結合される並列コンピュータのプロセッサ間通信
システムであって、宛先プロセッサへのデータ送信時に
論理アドレスで指定された送信データの読出しアドレス
を物理アドレスに変換する手段と、その変換結果を記憶
する手段と、記憶している変換結果が使えなくなる前に
次に必要となるアドレス変換を先行して行う手段とを前
記複数のプロセッサ各々に有することを特徴とするプロ
セッサ間通信システム。 - 【請求項６】 複数のプロセッサ各々がネットワークに
よって結合される並列コンピュータのプロセッサ間通信
システムであって、宛先プロセッサでのパケット受信時
に論理アドレスで指定された前記宛先プロセッサでの書
込みアドレスを物理アドレスに変換する手段と、その変
換結果を記憶する手段と、記憶している変換結果が使え
なくなる前に次に必要となるアドレス変換を先行して行
う手段と、宛先プロセッサへのデータ送信時に論理アド
レスで指定された送信データの読出しアドレスを物理ア
ドレスに変換する手段と、その変換結果を記憶する手段
と、記憶している変換結果が使えなくなる前に次に必要
となるアドレス変換を先行して行う手段とを前記複数の
プロセッサ各々に有し、前記送信データを送るパケット
において前記書込みアドレスを指定しておき、先に送ら
れたアドレス変換を依頼するパケットに付加された書込
みアドレスと前記送信データを送るパケットに指定され
た書込みアドレスとが異なる時に前記送信データを送る
パケットに指定された書込みアドレスを再変換して用い
るようにしたことを特徴とするプロセッサ間通信システ
ム。 - 【請求項７】 １つの通信コマンドで複数のパケットに
よってデータが送られる場合、前記アドレス変換を依頼
するパケットをそのコマンドの最初のデータを送るパケ
ットの前だけに送り、その後に前記データを送るパケッ
トだけを送るようにしたことを特徴とする請求項６記載
のプロセッサ間通信システム。 - 【請求項８】 前記変換結果を記憶する記憶手段は、送
り元プロセッサ毎に変換結果を管理し、同じ送り元プロ
セッサに対して現在使用中の変換結果と先行してアドレ
ス変換した結果との２つの変換結果を記憶するようにし
たことを特徴とする請求項７記載のプロセッサ間通信シ
ステム。 - 【請求項９】 前記アドレス変換を要求するパケットに
そのコマンドで送る総データ長の受信側でのページ数を
指定して送り、前記宛先プロセッサにおいてそのページ
数をカウントダウンすることで前記コマンドで書かれる
最後のページを予測し、前記最後のページ以降の無駄な
先行するアドレス変換を抑止するようにしたことを特徴
とする請求項８記載のプロセッサ間通信システム。 - 【請求項１０】 複数のプロセッサ各々がネットワーク
によって結合される並列コンピュータのプロセッサ間通
信方法であって、宛先プロセッサでのパケット受信時に
論理アドレスで指定された前記宛先プロセッサでの書込
みアドレスのアドレス変換を依頼するためのパケットを
前記宛先プロセッサに送信するステップと、送り元プロ
セッサから送られてきた書込みアドレスを物理アドレス
に変換するステップと、その変換結果を前記アドレス変
換を依頼するためのパケットの後に送られてくるデータ
の書込みアドレスとするステップとを前記複数のプロセ
ッサ各々に有することを特徴とするプロセッサ間通信方
法。 - 【請求項１１】 前記書込みアドレスのアドレス変換を
依頼するためのパケットを送信するステップは、前記論
理アドレスで指定された送信データの読出しアドレスを
物理アドレスに変換する前に前記宛先プロセッサに対し
て前記書込みアドレスのアドレス変換を依頼するパケッ
トを送信するようにしたことを特徴とする請求項１０記
載のプロセッサ間通信方法。 - 【請求項１２】 前記送信データを送るパケットにおい
て前記書込みアドレスを指定しておき、先に送られたア
ドレス変換を依頼するパケットに付加された書込みアド
レスと前記送信データを送るパケットに指定された書込
みアドレスとが異なる時に前記送信データを送るパケッ
トに指定された書込みアドレスを再変換して用いるよう
にしたことを特徴とする請求項１１記載のプロセッサ間
通信方法。 - 【請求項１３】 複数のプロセッサ各々がネットワーク
によって結合される並列コンピュータのプロセッサ間通
信方法であって、宛先プロセッサでのパケット受信時に
論理アドレスで指定された前記宛先プロセッサでの書込
みアドレスを物理アドレスに変換するステップと、その
変換結果を記憶するステップと、記憶している変換結果
が使えなくなる前に次に必要となるアドレス変換を先行
して行うステップとを前記複数のプロセッサ各々に有す
ることを特徴とするプロセッサ間通信方法。 - 【請求項１４】 複数のプロセッサ各々がネットワーク
によって結合される並列コンピュータのプロセッサ間通
信方法であって、宛先プロセッサへのデータ送信時に論
理アドレスで指定された送信データの読出しアドレスを
物理アドレスに変換するステップと、その変換結果を記
憶するステップと、記憶している変換結果が使えなくな
る前に次に必要となるアドレス変換を先行して行うステ
ップとを前記複数のプロセッサ各々に有することを特徴
とするプロセッサ間通信方法。 - 【請求項１５】 複数のプロセッサ各々がネットワーク
によって結合される並列コンピュータのプロセッサ間通
信システムであって、宛先プロセッサでのパケット受信
時に論理アドレスで指定された前記宛先プロセッサでの
書込みアドレスを物理アドレスに変換するステップと、
その変換結果を記憶するステップと、記憶している変換
結果が使えなくなる前に次に必要となるアドレス変換を
先行して行うステップと、宛先プロセッサへのデータ送
信時に論理アドレスで指定された送信データの読出しア
ドレスを物理アドレスに変換するステップと、その変換
結果を記憶するステップと、記憶している変換結果が使
えなくなる前に次に必要となるアドレス変換を先行して
行うステップとを前記複数のプロセッサ各々に有し、前
記送信データを送るパケットにおいて前記書込みアドレ
スを指定しておき、先に送られたアドレス変換を依頼す
るパケットに付加された書込みアドレスと前記送信デー
タを送るパケットに指定された書込みアドレスとが異な
る時に前記送信データを送るパケットに指定された書込
みアドレスを再変換して用いるようにしたことを特徴と
するプロセッサ間通信方法。 - 【請求項１６】 １つの通信コマンドで複数のパケット
によってデータが送られる場合、前記アドレス変換を依
頼するパケットをそのコマンドの最初のデータを送るパ
ケットの前だけに送り、その後に前記データを送るパケ
ットだけを送るようにしたことを特徴とする請求項１５
記載のプロセッサ間通信方法。 - 【請求項１７】 前記変換結果を記憶するステップは、
送り元プロセッサ毎に変換結果を管理し、同じ送り元プ
ロセッサに対して現在使用中の変換結果と先行してアド
レス変換した結果との２つの変換結果を記憶するように
したことを特徴とする請求項１６記載のプロセッサ間通
信方法。 - 【請求項１８】 前記アドレス変換を要求するパケット
にそのコマンドで送る総データ長の受信側でのページ数
を指定して送り、前記宛先プロセッサにおいてそのペー
ジ数をカウントダウンすることで前記コマンドで書かれ
る最後のページを予測し、前記最後のページ以降の無駄
な先行するアドレス変換を抑止するようにしたことを特
徴とする請求項１７記載のプロセッサ間通信方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001170377A JP3800037B2 (ja) | 2001-06-06 | 2001-06-06 | プロセッサ間通信システム及びそれに用いるプロセッサ間通信方法 |
| US10/161,636 US7136933B2 (en) | 2001-06-06 | 2002-06-05 | Inter-processor communication systems and methods allowing for advance translation of logical addresses |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001170377A JP3800037B2 (ja) | 2001-06-06 | 2001-06-06 | プロセッサ間通信システム及びそれに用いるプロセッサ間通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002366427A true JP2002366427A (ja) | 2002-12-20 |
| JP3800037B2 JP3800037B2 (ja) | 2006-07-19 |
Family
ID=19012306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001170377A Expired - Fee Related JP3800037B2 (ja) | 2001-06-06 | 2001-06-06 | プロセッサ間通信システム及びそれに用いるプロセッサ間通信方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7136933B2 (ja) |
| JP (1) | JP3800037B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7882166B2 (en) | 2003-02-21 | 2011-02-01 | Nec Corporation | Inter-computer data transfer method and inter-computer network system |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4100256B2 (ja) * | 2003-05-29 | 2008-06-11 | 株式会社日立製作所 | 通信方法および情報処理装置 |
| PL2259774T3 (pl) | 2008-02-27 | 2013-04-30 | Biomet Biologics Llc | Sposoby i kompozycje dla wprowadzania antagonisty receptora interleukiny-1 |
| JP2009301101A (ja) * | 2008-06-10 | 2009-12-24 | Nec Corp | プロセッサ間通信システム、プロセッサ、プロセッサ間通信方法、および、通信方法 |
| BR112012005749A2 (pt) * | 2009-09-16 | 2019-09-24 | Siemens Ag | método de execução de uma subestação de um sistema de fornecimento de energia elétrica |
| CN102098271B (zh) | 2009-12-10 | 2015-01-07 | 华为技术有限公司 | 用户信息的获取方法、装置和系统 |
| US9934079B2 (en) * | 2010-05-27 | 2018-04-03 | International Business Machines Corporation | Fast remote communication and computation between processors using store and load operations on direct core-to-core memory |
| US9329996B2 (en) * | 2011-04-27 | 2016-05-03 | Veris Industries, Llc | Branch circuit monitor with paging register |
| GB2493340A (en) * | 2011-07-28 | 2013-02-06 | St Microelectronics Res & Dev | Address mapping of boot transactions between dies in a system in package |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60205648A (ja) | 1984-03-29 | 1985-10-17 | Nec Corp | 入出力制御装置 |
| JPS62251943A (ja) | 1986-04-25 | 1987-11-02 | Hitachi Ltd | チヤネル装置のメモリアドレス制御方式 |
| JPH01226055A (ja) | 1988-03-05 | 1989-09-08 | Nec Corp | アドレス変換方式 |
| JPH0589056A (ja) | 1991-09-27 | 1993-04-09 | Nec Corp | マルチプロセツサ通信方式およびマルチプロセツサ通信装置 |
| JPH0588983A (ja) | 1991-09-30 | 1993-04-09 | Fujitsu Ltd | チヤネル装置の動的アドレス変換方法 |
| JP3080457B2 (ja) | 1991-12-26 | 2000-08-28 | 富士通株式会社 | 分散アドレス変換方式 |
| JPH0619785A (ja) | 1992-03-27 | 1994-01-28 | Matsushita Electric Ind Co Ltd | 分散共有仮想メモリーとその構成方法 |
| JP2736237B2 (ja) | 1995-03-06 | 1998-04-02 | 技術研究組合新情報処理開発機構 | 遠隔メモリアクセス制御装置 |
| US5978894A (en) | 1995-11-27 | 1999-11-02 | Hitachi, Ltd. | Method of interprocessor data transfer using a network, virtual addresses and paging, a buffer, flags, data transfer status information and user accessible storage areas in main memory |
| JPH09212474A (ja) | 1995-11-27 | 1997-08-15 | Hitachi Ltd | プロセッサ間データ転送方法およびそれに適した計算機システム |
| JP2830833B2 (ja) * | 1996-04-30 | 1998-12-02 | 日本電気株式会社 | プロセッサ間通信方法及びそれに用いるプロセッサ |
| JP3296240B2 (ja) | 1997-03-28 | 2002-06-24 | 日本電気株式会社 | バス接続装置 |
| US6971520B2 (en) | 1997-09-05 | 2005-12-06 | Chad Fulda | Card holder and display |
| JP3237599B2 (ja) | 1998-01-16 | 2001-12-10 | 日本電気株式会社 | マルチプロセッサシステム及びマルチプロセッサシステムにおけるデータ転送方法 |
| JPH11345199A (ja) | 1998-06-01 | 1999-12-14 | Nec Corp | 入出力制御装置及びそのデータの先取り方法 |
| GB2339037B (en) | 1998-07-03 | 2002-11-20 | Advanced Risc Mach Ltd | Memory address translation in a data processing system |
| JP2000067009A (ja) | 1998-08-20 | 2000-03-03 | Hitachi Ltd | 主記憶共有型マルチプロセッサ |
| JP3376956B2 (ja) | 1999-05-14 | 2003-02-17 | 日本電気株式会社 | プロセッサ間通信装置 |
| JP3594082B2 (ja) | 2001-08-07 | 2004-11-24 | 日本電気株式会社 | 仮想アドレス間データ転送方式 |
-
2001
- 2001-06-06 JP JP2001170377A patent/JP3800037B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-05 US US10/161,636 patent/US7136933B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7882166B2 (en) | 2003-02-21 | 2011-02-01 | Nec Corporation | Inter-computer data transfer method and inter-computer network system |
Also Published As
| Publication number | Publication date |
|---|---|
| US7136933B2 (en) | 2006-11-14 |
| JP3800037B2 (ja) | 2006-07-19 |
| US20030005071A1 (en) | 2003-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5752078A (en) | System for minimizing latency data reception and handling data packet error if detected while transferring data packet from adapter memory to host memory | |
| JP4755390B2 (ja) | メモリを介してデータ処理システムの間でデータのフローを制御する方法および装置 | |
| US6236658B1 (en) | Method and apparatus for message routing, including a content addressable memory | |
| US6757768B1 (en) | Apparatus and technique for maintaining order among requests issued over an external bus of an intermediate network node | |
| JP4755391B2 (ja) | メモリを介してデータ処理システムの間でデータのフローを制御する方法および装置 | |
| JP3996454B2 (ja) | 分割サーバにおけるドメイン間低オーバヘッドメッセージ受渡しのためのシステム及び方法 | |
| JP4317365B2 (ja) | 周辺デバイスからホスト・コンピュータ・システムに割込みを転送する方法および装置 | |
| US9015380B2 (en) | Exchanging message data in a distributed computer system | |
| JP3127523B2 (ja) | 通信制御装置およびデータ送信方法 | |
| EP1629644A1 (en) | Method and system for maintenance of packet order using caching | |
| AU2003234641B2 (en) | Inter-chip processor control plane | |
| JP3800037B2 (ja) | プロセッサ間通信システム及びそれに用いるプロセッサ間通信方法 | |
| JP2002084311A (ja) | パケット転送処理装置 | |
| JP3376956B2 (ja) | プロセッサ間通信装置 | |
| US6058437A (en) | D.M.A. device that handles cache misses by managing an address of an area allotted via a daemon processor | |
| JP3189269B2 (ja) | ネットワークプリンタ | |
| JP2924783B2 (ja) | リモートリード処理方法およびその装置 | |
| US20040193830A1 (en) | Method and apparatus for address translation pre-fetch | |
| JPH11149455A (ja) | メモリディスク共有方法及びその実施装置 | |
| WO2022024562A1 (ja) | 並列分散計算システム | |
| JP4514411B2 (ja) | バス間通信インタフェース装置 | |
| JP2953362B2 (ja) | Ｌａｎのスイッチング装置 | |
| JP2005526335A (ja) | 複数のコヒーレンシー・グラニュールをサポートするデータ転送ユニット | |
| JPH11203260A (ja) | マルチプロセッサシステム及びマルチプロセッサシステムにおけるデータ転送方法 | |
| JP2000029823A (ja) | バスアクセス制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060417 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3800037 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |