JP2002289912A - Planar light-emitting element, planar light-emitting element array, and manufacturing method of the array - Google Patents

Planar light-emitting element, planar light-emitting element array, and manufacturing method of the array

Info

Publication number
JP2002289912A
JP2002289912A JP2001086569A JP2001086569A JP2002289912A JP 2002289912 A JP2002289912 A JP 2002289912A JP 2001086569 A JP2001086569 A JP 2001086569A JP 2001086569 A JP2001086569 A JP 2001086569A JP 2002289912 A JP2002289912 A JP 2002289912A
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor layer
light
emitting device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001086569A
Other languages
Japanese (ja)
Inventor
Masahiro Okuda
昌宏 奥田
Seiichi Miyazawa
誠一 宮澤
Migaku Ezaki
琢 江崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001086569A priority Critical patent/JP2002289912A/en
Publication of JP2002289912A publication Critical patent/JP2002289912A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a planar light-emitting element which improves light emission efficiency by efficiently extracting the emitted light to the outside, and to provide its manufacturing method. SOLUTION: The planar light-emitting element has a light-emitting active layer 105 caught by a first conductivity-type semiconductor layer 104 and a second conductivity-type semiconductor layer 106. Moreover, this element has a structure such that a first groove structure, which reaches the second conductivity-type of semiconductor layer 106 from the first conductivity-type of semiconductor layer 104 is formed, and that a second groove structure, which reaches the first conductivity-type semiconductor layer 104 from the surface of the second conductivity-type semiconductor layer 106, is made in the direction crossing the first groove structure.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、表示装置、照明装
置、光記録装置などに用いられる発光ダイオード、面発
光レーザ、及びそれらの電極の形成方法に係わり、さら
に詳しくは、当該面型発光素子から出射した光が電極に
よって遮られることの無い様な電極構成を持つ面型発光
素子に関する。さらには、当該面型発光素子から出射し
た光を効率良く外部に導き出す構造を備えた面型発光素
子、半導体レーザなどの反射鏡を設けた共振型の発光素
子であって発生光が電極に遮られること無く効率良く反
射鏡に導かれる構造を備えた面型発光素子に関する。ま
た、これら面型発光素子をアレー状に集積化した構成に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting diode and a surface emitting laser used in a display device, a lighting device, an optical recording device, and the like, and a method of forming these electrodes. The present invention relates to a surface light-emitting device having an electrode configuration such that light emitted from an electrode is not blocked by an electrode. Further, a surface light emitting device having a structure for efficiently guiding light emitted from the surface light emitting device to the outside, or a resonance light emitting device provided with a reflecting mirror such as a semiconductor laser, wherein generated light is blocked by the electrodes. The present invention relates to a surface light-emitting device having a structure that can be efficiently guided to a reflecting mirror without being covered. In addition, the present invention relates to a configuration in which these surface light emitting elements are integrated in an array.

【0002】[0002]

【従来の技術】従来、発光ダイオード(LED)や面発光型
の半導体レーザ(LD)などの面型発光素子は、表示装置、
照明或いは光記録装置等の光源として使われている。
2. Description of the Related Art Conventionally, surface-emitting devices such as light-emitting diodes (LEDs) and surface-emitting semiconductor lasers (LD) have been used in display devices,
It is used as a light source for lighting or optical recording devices.

【0003】この中で、活性層がn型クラッド層とp型ク
ラッド層とで挟持され、活性層のバンドギャップエネル
ギーが両側のクラッド層のバンドギャップエネルギーよ
り小さくなるように材料が選ばれたダブルヘテロ接合構
造のLEDやLDは、発光効率が高い。したがって、面発光
型のLEDは、信号機、自動車のテールランプ、大面積の
カラー表示装置など、面発光型のLDは、光通信用のアレ
ー状光源、レーザビームプリンタなどの書き込み用光源
などにも使われようとしている。
[0003] Among them, a double layer is formed in which an active layer is sandwiched between an n-type cladding layer and a p-type cladding layer, and a material is selected such that the band gap energy of the active layer is smaller than the band gap energies of the cladding layers on both sides. LEDs and LDs with a heterojunction structure have high luminous efficiency. Therefore, surface-emitting type LEDs are used for traffic lights, car tail lamps, large-area color display devices, etc., and surface-emitting type LDs are also used as array-like light sources for optical communication, writing light sources for laser beam printers, etc. I'm going.

【0004】この様なLEDにおいては、LEDチップの表面
側から放射される光を利用するため、表面側に設けられ
る電極は小さく形成されるが、それでも、電極の真下で
発光し電極側に進んだ光は電極で反射されて有効に利用
することができない。そのため、このようなムダな発光
をなくして更に発光効率を高めるために、素子内部にお
いて、発光部と電極との相対的位置関係を調整して、外
部への有効な光取出しを行える例が、たとえば、特開平
4-229665号公報に記載されている。
In such an LED, an electrode provided on the surface side is formed small in order to utilize light radiated from the surface side of the LED chip, but still emits light immediately below the electrode and proceeds to the electrode side. Light is reflected by the electrodes and cannot be used effectively. Therefore, in order to eliminate such wasteful light emission and further enhance the luminous efficiency, an example in which the relative positional relationship between the light emitting portion and the electrode is adjusted inside the device to enable effective light extraction to the outside, For example,
It is described in JP-A-4-229665.

【0005】このLEDでは、図11にその断面構造が示さ
れる様に、発光表面側の電極1101と上部クラッド層1106
との間であって該電極1101の真下に、上部クラッド層11
06と異なる導電型の半導体層などからなる電流阻止層11
04がキャップ層1105上に設けられている。この構造によ
り、発光表面側の電極1101と基板1109裏面側の電極1110
との間に形成される電流路は、電極1101を出て下方に向
かいながら電流拡散層1103中を横に広がって電流阻止層
1104を避けて活性層1107に至る。
In this LED, as shown in the sectional structure of FIG. 11, an electrode 1101 on the light emitting surface side and an upper cladding layer 1106
And directly below the electrode 1101, the upper cladding layer 11
Current blocking layer 11 made of a semiconductor layer with a conductivity type different from 06
04 is provided on the cap layer 1105. With this structure, the electrode 1101 on the light emitting surface side and the electrode 1110 on the back side of the substrate 1109
The current path formed between the current diffusion layer 1103 and the current blocking layer
It reaches the active layer 1107 avoiding 1104.

【0006】すなわち、この構造においては、上下クラ
ッド層1106、1108及びこれらに挟まれた活性層1107から
なる発光層のうちの電流が通過する部分で発生する光
が、上方に向かっても、その真上に金属膜で形成される
電極1101が存在していないため、これによって光が遮ら
れるというムダが起こらない。そのため、前記発光層で
発生する光の取出し効率が高く、輝度の向上を図ること
ができる。
That is, in this structure, light generated in a portion of the light-emitting layer, which is composed of the upper and lower cladding layers 1106 and 1108 and the active layer 1107 sandwiched between them, through which current flows, is directed upward. Since the electrode 1101 formed of a metal film does not exist directly above, there is no waste of blocking light. Therefore, the efficiency of extracting light generated in the light emitting layer is high, and the luminance can be improved.

【0007】しかしながら、この様な従来のLEDにおい
ては、 (1)電流阻止層1104をエッチングする工程が途中に挿入
されるため、連続エピタキシャル成長工程が一工程余分
に必要となる。 (2)上部電極1101では、発光した光が遮られることを防
げるが、下部電極1110で遮られる光は利用することがで
きない。 (3)この様な面型の発光素子をアレー状に多数個並べる
際には、電極の構成が難しい。 といった問題点がある。
However, in such a conventional LED, (1) a step of etching the current blocking layer 1104 is inserted in the middle, so that an additional continuous epitaxial growth step is required. (2) Although the emitted light can be prevented from being blocked by the upper electrode 1101, the light blocked by the lower electrode 1110 cannot be used. (3) When arranging a large number of such planar light emitting elements in an array, it is difficult to form electrodes. There is such a problem.

【0008】本発明は、この様な問題を解決すべく、エ
ピタキシャル成長工程の数を増やすことなく、外部に光
を取り出すことができない場所で発光させるムダをなく
して、発光した光を外部に効率良く取り出し、発光効率
を向上させた面型の発光素子、及びその製造法を提供す
ることを目的とする。さらには、当該面型発光素子から
出射した光を効率良く外部に導き出す構造を備えた面型
発光素子、半導体レーザなどの反射鏡を設けた共振型の
発光素子であって発生光が電極に遮られること無く効率
良く反射鏡に導かれる構造を備えた面型発光素子、これ
ら面型の発光素子を梯子状やマトリクス状のアレー状に
集積化した構成を提供することを目的とする。
In order to solve such a problem, the present invention eliminates the need for increasing the number of epitaxial growth steps, eliminates wasteful light emission at a place where light cannot be extracted outside, and efficiently emits emitted light to the outside. It is an object of the present invention to provide a planar light emitting element with improved light emission efficiency, and a method for manufacturing the same. Further, a surface light emitting device having a structure for efficiently guiding light emitted from the surface light emitting device to the outside, or a resonance light emitting device provided with a reflecting mirror such as a semiconductor laser, wherein generated light is blocked by the electrodes. It is an object of the present invention to provide a surface light-emitting element having a structure that can be efficiently guided to a reflecting mirror without being provided, and a configuration in which these surface light-emitting elements are integrated in a ladder-like or matrix-like array.

【0009】[0009]

【課題を解決するための手段】この課題を解決するため
の本発明の面型発光素子は、第一の導電型の半導体層と
第二の導電型の半導体層に挟まれた少なくとも1層以上
の発光活性層を有する面型の発光素子であって、前記第
一の導電型の半導体層の表面から前記第二の導電型の半
導体層まで達する第1の溝構造が形成され、さらに、前
記第1の溝構造と交差する方向に前記第二の導電型の半
導体層の表面から前記第一の導電型の半導体層まで達す
る第2の溝構造が形成された構造を持つことを特徴とす
る。
According to a first aspect of the present invention, there is provided a surface light emitting device having at least one layer sandwiched between a first conductive type semiconductor layer and a second conductive type semiconductor layer. A planar light-emitting element having a light-emitting active layer, wherein a first groove structure reaching from the surface of the first conductive type semiconductor layer to the second conductive type semiconductor layer is formed, It has a structure in which a second groove structure extending from the surface of the semiconductor layer of the second conductivity type to the semiconductor layer of the first conductivity type in a direction intersecting with the first groove structure is formed. .

【0010】発光活性層が溝構造の無い部分のみに残っ
てその真上及び真下が光出力面になる様に、第1の溝構
造と第2の溝構造は、半導体積層構造の上方から見て重
なった部分を持つように交差する方向に伸びる必要があ
る。この交差する方向は、典型的には、直交する方向で
あるが、斜めに交わる方向に伸びていてもよい。
The first groove structure and the second groove structure are viewed from above the semiconductor laminated structure so that the light emitting active layer remains only in the portion having no groove structure and the light output surface is located immediately above and below it. It is necessary to extend in the direction of intersection so as to have overlapping parts. This intersecting direction is typically an orthogonal direction, but may extend obliquely.

【0011】このような構成により、活性層で発生した
光は、その真上及び真下から外れた部分に形成される電
極に全く遮られること無く放出される。さらに、この光
放出面に、金属、或いは誘電体又は半導体の多層膜から
なる光反射鏡を設けることにより、活性層で発生した光
は、上記の如く形成される電極に全く遮られること無
く、この反射鏡に到達することになり、効率の良い共振
器型の発光素子や面発光型のレーザが構成できる。
With such a configuration, the light generated in the active layer is emitted without any interruption by the electrodes formed directly above and below the active layer. Further, by providing a light reflecting mirror made of a metal, or a dielectric or semiconductor multilayer film on the light emitting surface, light generated in the active layer is not blocked at all by the electrodes formed as described above, Since the light reaches the reflector, an efficient cavity type light emitting element or a surface emitting laser can be constructed.

【0012】さらに、この発光素子を一次元や二次元の
アレー状に集積化した時、隣り合う発光素子間で、発光
のクロストークの無い、良好な発光特性が得られる。特
に、この発光素子の構造を用いて、カラーディスプレイ
を構成すれば、色純度の高いディスプレイが得られる。
Further, when the light emitting elements are integrated in a one-dimensional or two-dimensional array, good light-emitting characteristics with no light emission crosstalk between adjacent light-emitting elements can be obtained. In particular, when a color display is formed using the structure of the light emitting element, a display with high color purity can be obtained.

【0013】上記基本構成に基づいて、以下の如きより
具体的な態様が可能である。前記第1の溝構造と前記第2
の溝構造は、それぞれ、直線状に伸びた平行な一対の溝
から成り得る。後述の実施例はこの例である。
Based on the above basic configuration, the following more specific modes are possible. The first groove structure and the second groove structure
Can each be composed of a pair of parallel grooves extending linearly. An embodiment described later is this example.

【0014】前記第一の導電型の半導体層の表面部又は
/及び前記第二の導電型の半導体層の表面部に接するよ
うに、前記面型の発光素子構造を保持する基体が設けら
れ得る。この発光素子構造を保持する基体は、典型的に
は、発光活性層から出射する光に対して透光性の基体で
ある。
A substrate holding the surface light emitting element structure may be provided so as to be in contact with the surface of the first conductive type semiconductor layer and / or the surface of the second conductive type semiconductor layer. . The substrate that holds the light emitting element structure is typically a substrate that transmits light emitted from the light emitting active layer.

【0015】前記第1の溝構造と前記第2の溝構造のそれ
ぞれの底部の半導体層面上(この位置は図1の破線で示
される)、またはその裏側の半導体層面上(この位置は
図1の符号107で示される位置である)にオーミック電極
が形成され得る。
On the semiconductor layer surface at the bottom of each of the first groove structure and the second groove structure (the position is indicated by a broken line in FIG. 1), or on the semiconductor layer surface on the back side thereof (the position is (The position indicated by reference numeral 107).

【0016】前記発光素子の第1の導電型或いは第2の導
電型の半導体層面に接触するオーミック電極の上部にお
いて、少なくとも発光素子の光出力面部分を除いた部分
に電極が形成されている光透過性の基板が貼り合わされ
てもよい。
A light having an electrode formed on at least a portion excluding a light output surface portion of a light emitting element above an ohmic electrode in contact with a semiconductor layer of the first conductivity type or the second conductivity type of the light emitting element. A transparent substrate may be attached.

【0017】前記光透過性の基体の中或いは表面に、蛍
光体がドープ或いは塗布されて、表示装置などに用いら
れ得る。また、上記の面型発光素子は一次元或いは二次
元のアレー状に容易に配置され得る。この場合、典型的
には、各面型発光素子は同構造を有し、各面型発光素子
の前記第1の溝構造と前記第2の溝構造は、それぞれ、平
行に形成される。
A fluorescent substance can be doped or applied to the inside or the surface of the light-transmitting substrate and used for a display device or the like. Further, the above-mentioned surface light emitting elements can be easily arranged in a one-dimensional or two-dimensional array. In this case, typically, each surface light emitting element has the same structure, and the first groove structure and the second groove structure of each surface light emitting element are respectively formed in parallel.

【0018】更に、上記課題を解決するための本発明の
面型発光素子を製造方法は、第一の導電型の半導体層と
第二の導電型の半導体層に挟まれた少なくとも1層以上
の発光活性層を有する面型発光素子の製造方法であっ
て、選択エッチングにより、剥離することのできる層を
持つ半導体基板上に、前記第一の導電型の半導体層、前
記発光活性層、前記第二の導電型の半導体層を含む発光
素子構造を順次積層した後に、前記第二の導電型の半導
体層の表面から前記第一の導電型の半導体層まで達する
第1の溝をエッチングにより形成し、さらに、前記第二
の導電型の半導体層を下にして、第一の基体に前記発光
素子構造の積層された前記半導体基板を貼り合わせ、選
択エッチングにより、前記剥離することのできる層を選
択的に取り除くことによって前記半導体基板を除去した
後に、前に作製した第1の溝と交差する方向に、前記第
一の導電型の半導体層の表面から前記第二の導電型の半
導体層まで達する第2の溝をエッチングにより形成する
ことによって面型発光素子を製造することを特徴とす
る。これにより、上記構造の面型発光素子を容易に製造
できる。
Further, a method of manufacturing a surface-emitting light emitting device according to the present invention for solving the above-mentioned problems includes a method of manufacturing at least one layer between a semiconductor layer of a first conductivity type and a semiconductor layer of a second conductivity type. A method of manufacturing a surface-emitting light-emitting element having a light-emitting active layer, wherein a semiconductor layer of a first conductivity type, the light-emitting active layer, After sequentially laminating a light emitting element structure including a semiconductor layer of the second conductivity type, a first groove extending from the surface of the semiconductor layer of the second conductivity type to the semiconductor layer of the first conductivity type is formed by etching. Further, the semiconductor substrate having the light emitting element structure laminated thereon is attached to a first base with the semiconductor layer of the second conductivity type facing down, and the layer that can be separated is selected by selective etching. To remove After removing the semiconductor substrate, a second surface extending from the surface of the semiconductor layer of the first conductivity type to the semiconductor layer of the second conductivity type in a direction intersecting with the previously formed first groove. A surface light emitting device is manufactured by forming a groove by etching. Thereby, the surface light emitting device having the above structure can be easily manufactured.

【0019】この面型発光素子の製造方法において、前
記第1の溝をエッチングにより形成した後に、前記第1の
溝の形成されない前記第二の導電型の半導体層の光出力
面以外の部分に第二の導電型の半導体層とオーミック接
触を持つ電極を形成し、さらに、前記第二の導電型の半
導体層を下にして、前記第二の導電型の半導体層とオー
ミック接触を持つ電極に電気的な接触を持つ第一の電極
の配された第一の基体に前記発光素子構造の積層された
前記半導体基板を貼り合わせ、選択エッチングにより、
前記剥離することのできる層を剥離して前記半導体基板
を除去した後に、前に作製した第1の溝と交差する方向
に、前記第一の導電型の半導体層の表面から前記第二の
導電型の半導体層まで達する第2の溝をエッチングによ
り形成し、前記第2の溝の形成されない前記第一の導電
型の半導体層の光出力面以外の部分に第一の導電型の半
導体層とオーミック接触を持つ電極を形成し、前記第一
の導電型の半導体層とオーミック接触を持つ電極と電気
的な接触を持つ第二の電極の配された第二の基体を貼り
合わせることによって面型発光素子を製造し得る。
In this method of manufacturing a surface light emitting device, after the first groove is formed by etching, a portion other than the light output surface of the semiconductor layer of the second conductivity type where the first groove is not formed is formed. Forming an electrode having an ohmic contact with the semiconductor layer of the second conductivity type, and further forming the electrode with an ohmic contact with the semiconductor layer of the second conductivity type with the semiconductor layer of the second conductivity type down; By laminating the semiconductor substrate having the light emitting element structure laminated to a first base where a first electrode having electrical contact is arranged, by selective etching,
After removing the semiconductor substrate by peeling the layer that can be peeled, in the direction intersecting with the first groove previously produced, the second conductive layer from the surface of the semiconductor layer of the first conductive type. Forming a second groove to reach the semiconductor layer of the mold by etching, the first conductive type semiconductor layer in a portion other than the light output surface of the semiconductor layer of the first conductive type where the second groove is not formed, An electrode having ohmic contact is formed, and the first conductive type semiconductor layer is bonded to an electrode having ohmic contact with a second substrate provided with a second electrode having electrical contact with the semiconductor layer of the first conductivity type. A light emitting device can be manufactured.

【0020】前記第一の基体と第二の基体の少なくとも
一方は、典型的には、前記発光活性層から出射する光に
対して透光性の基体である。
At least one of the first substrate and the second substrate is typically a substrate that transmits light emitted from the light emitting active layer.

【0021】また、前記選択エッチングにより、剥離す
ることのできる層を持つ半導体基板は、前記半導体基板
と少なくとも組成の異なる半導体層を有する半導体基
板、少なくとも多孔質半導体層を有する半導体基板、S
i、GaAs、InPのいずれかの基板であったりする。
The semiconductor substrate having a layer which can be separated by the selective etching includes a semiconductor substrate having a semiconductor layer having at least a composition different from that of the semiconductor substrate, a semiconductor substrate having at least a porous semiconductor layer,
The substrate may be any one of i, GaAs, and InP.

【0022】この製造方法において、共通の材料を用い
て共通の工程により同構造の面型発光素子の一次元アレ
ー或いは二次元アレーを製造することもできる。
In this manufacturing method, a one-dimensional array or a two-dimensional array of surface light-emitting elements having the same structure can be manufactured using a common material and a common process.

【0023】[0023]

【発明の実施の形態】以下に、本発明の実施の形態を説
明すべく、具体的な実施例を図を参照しながら説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, specific embodiments will be described with reference to the drawings to explain embodiments of the present invention.

【0024】(第1の実施例)図1は本発明の第1の実施
例の構成を示す模式的な斜視図である。図1において、1
01は透明基板、102は透明基板101上に設けられた電極、
103はp型のオーミック電極、104はp型の半導体エピタキ
シャル成長層、105は活性層、106はn型の半導体エピタ
キシャル成長層、107はn型のオーミック電極である。
(First Embodiment) FIG. 1 is a schematic perspective view showing the structure of a first embodiment of the present invention. In FIG. 1, 1
01 is a transparent substrate, 102 is an electrode provided on the transparent substrate 101,
103 is a p-type ohmic electrode, 104 is a p-type semiconductor epitaxial growth layer, 105 is an active layer, 106 is an n-type semiconductor epitaxial growth layer, and 107 is an n-type ohmic electrode.

【0025】この構造において、透明基板101上の電極1
02とp型のオーミックコンタクト電極103は、発光活性層
105の直下に設けられていない形態を持つので、発光活
性層105で発生した光は、電極に遮られること無く、透
明基板101を通して下方に出射する。また、n型のオーミ
ックコンタクト電極107も、活性層105の直上に設けられ
ていないので、活性層105で発生した光は、電極に遮ら
れること無くn型の半導体エピタキシャル層106を通し
て、上方に出射する。したがって、本実施例の構造にお
いては、発光活性層105で発生した光は、上方の電極107
にも、下方の電極102、103にも遮られること無く、外部
に放出される。
In this structure, the electrode 1 on the transparent substrate 101
02 and the p-type ohmic contact electrode 103 are
Since it has a form not provided directly below 105, light generated in the light emitting active layer 105 is emitted downward through the transparent substrate 101 without being blocked by the electrodes. In addition, since the n-type ohmic contact electrode 107 is not provided immediately above the active layer 105, light generated in the active layer 105 is emitted upward through the n-type semiconductor epitaxial layer 106 without being blocked by the electrode. I do. Therefore, in the structure of this embodiment, light generated in the light emitting active layer 105
In addition, the light is emitted outside without being blocked by the lower electrodes 102 and 103.

【0026】図2(a)-(j)を用いて、本発明の第1の実施
例の発光素子を作製する方法について説明する。本実施
例では、発光層105としてGaAlAsを用いた例を示す。
With reference to FIGS. 2A to 2J, a method for fabricating the light emitting device of the first embodiment of the present invention will be described. In this embodiment, an example in which GaAlAs is used for the light-emitting layer 105 will be described.

【0027】まず、3インチ径の(001)n-GaAs基板201を
用意して(図2(a))、この上にエッチング層となるAlAs
層202をエピタキシャル成長する(図2(b))。
First, a (001) n-GaAs substrate 201 having a diameter of 3 inches is prepared (FIG. 2A), and AlAs serving as an etching layer is formed thereon.
The layer 202 is epitaxially grown (FIG. 2B).

【0028】これには、n-GaAs基板を洗浄した後、表面
を硫酸系のエッチング液でエッチングして、薄い酸化膜
を形成した後に、分子線エピタキシャル装置にセッティ
ングする。そして、砒素ビームを照射しながら基板温度
を600℃に保持して、酸化膜を除去した後に、ガリウム
の固体ソースをK(クヌードセン)セルで加熱すること
により、ガリウムビームを照射し、GaAs層を500nmエピ
タキシャル成長させる。
For this, after cleaning the n-GaAs substrate, the surface is etched with a sulfuric acid-based etchant to form a thin oxide film, and then set in a molecular beam epitaxy apparatus. Then, the substrate temperature is maintained at 600 ° C. while irradiating the arsenic beam, and after removing the oxide film, the solid source of gallium is heated by a K (Knudsen) cell to irradiate the gallium beam to form a GaAs layer. Epitaxial growth of 500nm.

【0029】その後、アルミニウムの固体ソースによ
り、Alビームを照射して、200nmのAlAs層202をエピタキ
シャル成長する。
After that, an Al beam is irradiated from a solid source of aluminum to epitaxially grow a 200 nm AlAs layer 202.

【0030】この後、再び、ガリウムビームを照射し
て、n-GaAs層203をエピタキシャル成長した(図2(c))
後、n−Al0.6Ga0.4As層204、i(intrinsic)−Al0.3Ga0.7
As層205(図1の活性層105にあたる)、p−Al0.6Ga0.4As
層206を順次積層する(図2(d))。この時のそれぞれのエ
ピタキシャル層204、205、206の膜厚は、それぞれ、10
μm、200nm、10μmとした。
Thereafter, the gallium beam was again irradiated to epitaxially grow the n-GaAs layer 203 (FIG. 2 (c)).
After that, the n-Al 0.6 Ga 0.4 As layer 204, i (intrinsic) -Al 0.3 Ga 0.7
As layer 205 (corresponding to active layer 105 in FIG. 1), p-Al 0.6 Ga 0.4 As
The layers 206 are sequentially laminated (FIG. 2 (d)). At this time, the thickness of each of the epitaxial layers 204, 205 and 206 is 10
μm, 200 nm, and 10 μm.

【0031】次に、このウエハを結晶成長装置より取り
出し、幅100μmのストライプ(図2の紙面垂直方向に伸
びる)をフォトリソグラフィーによってパターニングし
た後に、Tiからなるエッチングマスクを用いて活性層20
5の下部に達するまでエッチングを行なう。ここでは、
ストライプは〈110〉方向に形成し、Cl2によるリアクテ
ィブイオンエッチング(RIE)により、深さ12μmまでエッ
チングを行った。
Next, the wafer is taken out from the crystal growing apparatus, and a stripe having a width of 100 μm (extending in the direction perpendicular to the paper surface of FIG. 2) is patterned by photolithography. Then, the active layer 20 is etched using a Ti etching mask.
Etch until the lower part of 5 is reached. here,
The stripes were formed in the <110> direction, and were etched to a depth of 12 μm by reactive ion etching (RIE) using Cl 2 .

【0032】この次に、図2(e)のように、p型のオーミ
ック電極207をストライプの頂上部分に作製する。
Next, as shown in FIG. 2E, a p-type ohmic electrode 207 is formed on the top of the stripe.

【0033】この後、水素雰囲気中において400℃で20
分間熱アニールを行うことにより、オーミック接合を形
成する。このp型のオーミック電極207は、光出力面とな
る部分には形成せず、ストライプ状に形成した頂上部分
の一部に形成する(図1参照)。本実施例では、100μm
×1OOμmの光出力面を形成し、電極部はこの両側に50μ
m×1OOμmの大きさに形成した。
After that, in a hydrogen atmosphere at 400 ° C. for 20 minutes.
An ohmic junction is formed by performing thermal annealing for one minute. The p-type ohmic electrode 207 is not formed on a portion serving as a light output surface, but is formed on a part of a stripe-shaped top portion (see FIG. 1). In this embodiment, 100 μm
× 1OOμm light output surface is formed, and the electrodes are 50μ on both sides.
It was formed in a size of m × 100 μm.

【0034】さらに、この後に、エッチングにより形成
した溝部を埋めるように、ポリイミド膜208を形成する
(図2(f))。
Thereafter, a polyimide film 208 is formed so as to fill the groove formed by the etching (FIG. 2F).

【0035】次に、ダイシングソー等により、上記スト
ライプ方向にストライプ状の発光素子を各々切り離す。
そして、透明基体209上に中央部に孔の開いた電極210を
作製し、この上に、図2(g)に示すように、互いの中央部
の孔が整列されると共に電極210上にp型のオーミック電
極207が重なるようにして、半田等により、ウエハを逆
様にして固定する。本実施例では、中央部の電極210の
開口部の大きさを10Oμm×1OOμmとした。
Next, the light emitting elements in the form of stripes are cut off in the stripe direction by a dicing saw or the like.
Then, an electrode 210 having a hole at the center thereof is formed on the transparent substrate 209, and the holes at the center of each other are aligned on the electrode 210 as shown in FIG. The wafer is fixed upside down with solder or the like so that the ohmic electrodes 207 of the mold overlap. In this embodiment, the size of the opening of the electrode 210 at the center is 100 μm × 100 μm.

【0036】次に、エピタキシャル成長層を基板201か
ら剥離する。これには、予め透明基板209を耐腐食性の
レジストで保護した後に、エッチング層となるAlAs層20
2を選択エッチングする溶液にて、エッチングを行い、
エピタキシャル成長層を基板201から剥離する(図2
(h))。
Next, the epitaxial growth layer is separated from the substrate 201. This involves protecting the transparent substrate 209 in advance with a corrosion-resistant resist, and then etching the AlAs layer 20 as an etching layer.
Perform etching with a solution that selectively etches 2,
The epitaxial growth layer is separated from the substrate 201 (FIG.
(h)).

【0037】さらに、この基板のn型エピタキシャル層2
04から、先に形成した溝方向と直交する方向に溝部を形
成する(図2(h)では現れていないが、図の紙面内の方向
に、手前と奥側に形成する)。このために、ここでは、
Cl2によるリアクティブイオンエッチング(RIE)により、
深さ12μmに達するまでエッチングを行った。
Further, the n-type epitaxial layer 2 of the substrate
From 04, a groove portion is formed in a direction orthogonal to the previously formed groove direction (not shown in FIG. 2 (h), but formed on the near side and the far side in the direction of the paper of the drawing). For this purpose, here
By reactive ion etching (RIE) with Cl 2
The etching was performed until the depth reached 12 μm.

【0038】この後、発光面を遮らないように、中央部
の孔を挟んでn型のオーミック電極211を形成する(図2
(i))。
Thereafter, an n-type ohmic electrode 211 is formed so as not to block the light emitting surface with the hole at the center part interposed therebetween (FIG. 2).
(i)).

【0039】この後に、図2(j)に示すように、透明基体
212上に中央部に孔の開いた電極213を作製し、互いの中
央部の孔が整列されると共にこの電極213とn型のオーミ
ック電極211が重なるように、透明基体212を逆様にして
固定する。
Thereafter, as shown in FIG.
The electrode 213 having a hole at the center thereof is formed on 212, and the transparent substrate 212 is turned upside down so that the holes at the center of each other are aligned and the electrode 213 and the n-type ohmic electrode 211 overlap. Fix it.

【0040】以上のような工程により、面型発光素子が
形成される。作製されたAlGaAsダブルヘテロ構造の発光
素子の電極210、213に、図3に示すように電源301を接続
し、電流を流したところ、透明基体であるガラス基板20
9および212を通して、高輝度の発光が確認された。注入
した電流に対する発光の量子効率は、この発光をすべて
積算した状態で、約20%であった。
Through the above steps, a surface light emitting device is formed. A power supply 301 was connected to the electrodes 210 and 213 of the fabricated AlGaAs double heterostructure light emitting element as shown in FIG. 3 and a current was applied.
Through 9 and 212, high-luminance light emission was confirmed. The quantum efficiency of light emission with respect to the injected current was about 20% when all the light emissions were integrated.

【0041】(第2の実施例)図4は本発明の第2の実施
例を表す概略構成図である。ここで、401は透明基板、4
02は透明基板401上に設けられた中央部に孔を有する電
極、403はp型のオーミック電極、404はp型の半導体エピ
タキシャル成長層、405は活性層、406はn型の半導体エ
ピタキシャル成長層、407はn型のオーミック電極、408
と409は各々一対のオーミック電極403、407に挟まれて
形成された反射鏡である。
(Second Embodiment) FIG. 4 is a schematic configuration diagram showing a second embodiment of the present invention. Here, 401 is a transparent substrate, 4
02 is an electrode having a hole in the center provided on the transparent substrate 401, 403 is a p-type ohmic electrode, 404 is a p-type semiconductor epitaxial growth layer, 405 is an active layer, 406 is an n-type semiconductor epitaxial growth layer, 407 Is an n-type ohmic electrode, 408
And 409 are reflecting mirrors formed between a pair of ohmic electrodes 403 and 407, respectively.

【0042】図5(a)-(j)を用いて、本発明の第2の実施
例の発光素子を作製する方法について説明する。本実施
例でも、発光層としてGaAlAsを用いた例を示す。
A method for manufacturing a light emitting device according to the second embodiment of the present invention will be described with reference to FIGS. This embodiment also shows an example in which GaAlAs is used as the light emitting layer.

【0043】このような構成の面型の発光素子を作製す
るには、本実施例では、まず、GaAs基板501を用意して
(図5(a))、その上に表面部の孔が塞がれた多孔質層50
2を作製する(図5(b))。
In order to manufacture a planar light emitting device having such a configuration, in this embodiment, first, a GaAs substrate 501 is prepared (FIG. 5A), and a hole in the surface portion is closed thereon. Separated porous layer 50
2 is produced (FIG. 5 (b)).

【0044】これには、450μmの厚みを持ったn型の(10
0)方位を持つ2インチ径のGaAs基板501をイソプロピルア
ルコール、メチルアルコールで、順次、超音波洗浄した
後に、裏面にInを付け、電気的な接触をとる。さらに、
この基板501をHCl水溶液にて陽極化成を行なう。この
時、加える電圧を徐々に増加させながら電流を測定して
行なった。最終的に5mA/cm2の電流を流して10分間陽極
化成を行なった後の多孔質層502の厚さは10ミクロン、
空孔率は20%であった。
This includes an n-type (10 μm) having a thickness of 450 μm.
0) A 2-inch diameter GaAs substrate 501 having an orientation is ultrasonically cleaned with isopropyl alcohol and methyl alcohol sequentially, and then In is attached to the back surface to make electrical contact. further,
This substrate 501 is anodized with an aqueous HCl solution. At this time, the current was measured while gradually increasing the applied voltage. Finally, the thickness of the porous layer 502 after anodizing for 10 minutes by passing a current of 5 mA / cm 2 is 10 microns,
The porosity was 20%.

【0045】次に、この基板をMBE装置の中に搬入し、
固体ソースにより砒素ビームを照射しながら、基板の温
度を徐々に上昇させ、最終的に600℃まで上げて、この
まま、20分間保持する。この時、同時にRHEED(Reflecti
on High Energy ElectronDiffraction)のパターンを観
察した所、ハロパターンからスポットパターン、ストリ
ークパターンヘと徐々に変化し、最終的に2×4の表面再
構成が確認され、表面の空孔を閉塞する層が形成された
ことが確認された。
Next, the substrate is carried into the MBE apparatus,
While irradiating the arsenic beam with a solid source, the temperature of the substrate is gradually raised, and finally raised to 600 ° C., and held for 20 minutes. At this time, RHEED (Reflecti
on High Energy Electron Diffraction) pattern, the pattern gradually changed from a halo pattern to a spot pattern and streak pattern, and finally a 2 × 4 surface reconstruction was confirmed. The formation was confirmed.

【0046】次に、続けて、MBE法によって、GaAs/AlGa
Asダブルヘテロ構造をエピタキシャル成長する。これに
は、基板温度を600℃に保ったまま、砒素の固体ソース
をKセルで加熱することにより砒素ビームを基板に照射
しながら、ガリウムの固体ソースをKセルで加熱するこ
とによりガリウムビームを照射し、n-GaAs層503をエピ
タキシャル成長する(図5(c))。
Next, the GaAs / AlGa is continuously formed by the MBE method.
As double heterostructure is epitaxially grown. To do this, while the substrate temperature is maintained at 600 ° C, the gallium beam is heated by heating the solid source of gallium in the K cell while irradiating the substrate with the arsenic beam by heating the solid source of arsenic in the K cell. Irradiation is performed to epitaxially grow the n-GaAs layer 503 (FIG. 5C).

【0047】この後、n−Al0.6Ga0.4As層504、i−Al0.3
Ga0.7As層505、p−Al0.6Ga0.4As層506を順次積層する
(図5(d))。この時のそれぞれのエピタキシャル層の膜厚
は、それぞれ、5μm、200nm、5μmとした。
Thereafter, the n-Al 0.6 Ga 0.4 As layer 504, i-Al 0.3
Ga 0.7 As layer 505 and p-Al 0.6 Ga 0.4 As layer 506 are sequentially laminated
(FIG. 5 (d)). At this time, the thicknesses of the respective epitaxial layers were 5 μm, 200 nm, and 5 μm, respectively.

【0048】次に、このウエハを結晶成長装置より取り
出し、幅100μmのストライプをフォトリソグラフィーに
よってパターニングした後に、Tiからなるエッチングマ
スクを用いて、活性層505の下部に達するまで、エッチ
ングを行なう(図5(e))。ここでは、ストライプは〈11
0〉方向に形成し、Cl2によるリアクティブイオンエッチ
ング(RIE)により、深さ6μmまでエッチングを行った。
Next, the wafer is taken out of the crystal growing apparatus, and a stripe having a width of 100 μm is patterned by photolithography. Thereafter, etching is performed using an etching mask made of Ti until the wafer reaches a lower portion of the active layer 505 (FIG. 5 (e)). Here, the stripe is <11
0> direction, and was etched to a depth of 6 μm by reactive ion etching (RIE) using Cl 2 .

【0049】この次に、中央部の孔を挟んだ一対のp型
のオーミック電極507をストライプの頂上部分に作製す
る(図5(e))。この後、水素雰囲気中において400℃で20
分間熱アニールを行うことにより、オーミック接合を形
成する。このp型のオーミック電極507は、上に述べた様
に、中央部の光出力面となる部分には形成せず、ストラ
イプ状に形成した頂上部分の一部に形成する。
Next, a pair of p-type ohmic electrodes 507 sandwiching the central hole is formed on the top of the stripe (FIG. 5E). Then, at 400 ° C. in a hydrogen atmosphere for 20 minutes.
An ohmic junction is formed by performing thermal annealing for one minute. As described above, the p-type ohmic electrode 507 is not formed on the central portion serving as the light output surface, but is formed on a part of the top portion formed in a stripe shape.

【0050】また、上記中央部の孔の光出射面には、Si
02/Ti02から成る多層膜514を形成し、活性層505から出
射する光が効率良く反射する構造を作る。本実施例で
は、100μm×1OOμmの光出力面を形成し、電極部507は
この両側に50μm×100μmの大きさに形成した。
Further, the light exit surface of the hole at the center is provided with Si
A multilayer film 514 made of O 2 / TiO 2 is formed to create a structure in which light emitted from the active layer 505 is efficiently reflected. In the present embodiment, a light output surface of 100 μm × 100 μm was formed, and the electrode portions 507 were formed on both sides in a size of 50 μm × 100 μm.

【0051】さらにこの後に、エッチングにより形成し
た溝部を埋めるように、絶縁膜508を形成する(図5
(f))。本実施例では、絶縁膜508としてポリイミドを使
用した。
After that, an insulating film 508 is formed so as to fill the groove formed by the etching.
(f)). In this embodiment, polyimide is used for the insulating film 508.

【0052】次に、ストライプ方向にダイシングソー等
により、各ストライプ状の発光素子を切り離す。その後
に、図5(g)に示すように、透明基体509上に中央部に孔
の開いた電極510を作製し、この上に、p型のオーミック
電極507が重なるように、半田等により、ウエハを逆様
にして固定する。本実施例では、電極510の中央部の開
口部の大きさを100μm×1OOμmとした。
Next, each stripe-shaped light emitting element is cut off in the stripe direction by a dicing saw or the like. After that, as shown in FIG. 5 (g), an electrode 510 having a hole at the center is formed on the transparent substrate 509, and a p-type ohmic electrode 507 is superimposed on the electrode 510 by soldering or the like. The wafer is fixed upside down. In this embodiment, the size of the opening at the center of the electrode 510 is 100 μm × 100 μm.

【0053】次に、エピタキシャル成長層を基板501か
ら剥離する。これには、予め透明基板509を耐腐食性の
レジストで保護した後に、エッチング層となるポーラス
層502を選択エッチングする溶液にて、エッチングを行
い、エピタキシャル成長層を基板501から剥離する(図5
(h))。この時のエッチング液は、本実施例において
は、硫酸・過酸化水素系のエッチャントを用いた。
Next, the epitaxial growth layer is separated from the substrate 501. To this end, after protecting the transparent substrate 509 with a corrosion-resistant resist in advance, etching is performed with a solution for selectively etching the porous layer 502 serving as an etching layer, and the epitaxial growth layer is peeled from the substrate 501 (FIG. 5).
(h)). In this example, a sulfuric acid / hydrogen peroxide-based etchant was used as an etchant at this time.

【0054】さらに、この基板のn型エピタキシャル層
から、先に形成した溝方向と直交する方向に溝部を形成
する。このために、ここでは、Cl2によるリアクティブ
イオンエッチング(RIE)により、深さ6μmに達するまで
エッチングを行った。
Further, a groove is formed from the n-type epitaxial layer of the substrate in a direction perpendicular to the direction of the groove previously formed. For this reason, here, etching was performed by reactive ion etching (RIE) using Cl 2 until the depth reached 6 μm.

【0055】この後、発光面を遮らないように、n型の
オーミック電極511を形成する(図5(i))。また、さら
に、発光面に光反射鏡515を形成する。ここでは、Ti02/
Si02から成る誘電体の多層膜を電子線蒸着法により形成
した。この光反射鏡515は、光を一部透過する薄膜の金
属(Auなど)により形成しても構わない。また、半導体ヘ
テロ構造の多層膜を形成してもよい。
Thereafter, an n-type ohmic electrode 511 is formed so as not to block the light emitting surface (FIG. 5 (i)). Further, a light reflecting mirror 515 is formed on the light emitting surface. Here, Ti0 2 /
A dielectric multilayer film consisting of Si0 2 was formed by electron beam evaporation method. The light reflecting mirror 515 may be formed of a thin metal (such as Au) that partially transmits light. Further, a multilayer film having a semiconductor heterostructure may be formed.

【0056】この後に、図5(j)に示すように、透明基体
512上に中央部に孔の開いた電極513を作製し、この中央
部の孔と光反射鏡515が整列されると共にこの電極513と
n型のオーミック電極511が重なるように、透明基体512
を逆様にして固定する。
Thereafter, as shown in FIG.
An electrode 513 having a hole at the center is formed on 512, and the hole at the center and the light reflecting mirror 515 are aligned and this electrode 513 is formed.
The transparent substrate 512 is placed so that the n-type ohmic electrode 511 overlaps.
Is fixed upside down.

【0057】以上のような工程により発光素子が形成さ
れる。作製されたAlGaAsダブルヘテロ構造の発光素子の
電極に、図3に示すように電源301を接続し、電流を流し
たところ、反射鏡514及び反射鏡515が形成されているた
め、上下方向に指向性の良い光が出射された。注入した
電流に対する発光の量子効率は、この上下に出射する発
光をすべて積算した状態で、約20%であった。
The light emitting device is formed by the steps described above. As shown in FIG. 3, a power supply 301 was connected to the electrodes of the fabricated AlGaAs double heterostructure light emitting element, and when a current was passed, the reflecting mirrors 514 and 515 were formed. Good light was emitted. The quantum efficiency of the light emission with respect to the injected current was about 20% in a state where the light emission emitted vertically was integrated.

【0058】本実施例において、反射鏡514、515もエピ
タキシャル成長によって作製するなどの工夫を行うこと
で、さらに活性層505に近づけた構造にして、反射鏡51
4、515の間に形成される光共振器での光損失を少なくし
た面発光型の半導体レーザを構成することもできる。
In the present embodiment, the reflecting mirrors 514 and 515 are also made to have a structure closer to the active layer 505 by making a contrivance such as manufacturing them by epitaxial growth.
A surface-emitting type semiconductor laser in which light loss in the optical resonator formed between 4, 515 can be reduced.

【0059】(第3の実施例)次に、本発明の第3の実施
例を説明する。本実施例は、少なくとも窒素を含む窒化
物系の化合物半導体から成る発光活性層で発光される光
が、電極に遮られることなく、外部に放出される構造を
持つ発光素子である。
(Third Embodiment) Next, a third embodiment of the present invention will be described. This embodiment is a light-emitting element having a structure in which light emitted from a light-emitting active layer made of a nitride-based compound semiconductor containing at least nitrogen is emitted outside without being blocked by an electrode.

【0060】このような構成の面型の発光素子を作製す
るには、先ず、GaAs基板上に表面部の孔の塞がれた多孔
質層を作製する。この作製は、本実施例でも、第2の実
施例と同様な方法で行った。
In order to manufacture a surface light emitting device having such a structure, first, a porous layer having a surface portion whose holes are closed is formed on a GaAs substrate. This fabrication was performed in the present embodiment in the same manner as in the second embodiment.

【0061】次に、この基板を搬入したMBE装置の中
に、続けて、NH3ソースを導入して、表面層の塞がれた
多孔質GaAs層の表面部を窒化した後に、Gaビームを照射
して、n-GaN層を10μm成長する。その後、n−Al0.2Ga
0.8N層、n-In0.25Ga0.75N活性層、p−Al0.2Ga0.8N層、p
-GaN層を10μm成長する。
Next, an NH 3 source was continuously introduced into the MBE apparatus carrying the substrate to nitride the surface of the porous GaAs layer whose surface layer was closed. Irradiation grows the n-GaN layer to 10 μm. Then, n-Al 0.2 Ga
0.8 N layer, n-In 0.25 Ga 0.75 N active layer, p-Al 0.2 Ga 0.8 N layer, p
-Grow the GaN layer to 10 μm.

【0062】その後、さらに、活性層の下部に達するま
で、ここでは、深さ12μmまで、エッチングを行う。こ
こでは、Cl2によるリアクティブイオンエッチング(RIE)
により、エッチングを行った。
Thereafter, etching is further performed until reaching the lower portion of the active layer, here, to a depth of 12 μm. Here, reactive ion etching (RIE) with Cl 2
Etching was performed.

【0063】この次に、p型のオーミック電極804をスト
ライプの頂上部分に作製する。ここでは、電極としてNi
(1000Å)/Au(3000Å)を用いた。この後、水素雰囲気中
において400℃で20分間熱アニールを行うことにより、
オーミック接合を形成する。このp型のオーミック電極
は、光出力面となる部分には形成せず、ストライプ状に
形成した頂上部分の一部に形成する。
Next, a p-type ohmic electrode 804 is formed on the top of the stripe. Here, Ni is used as the electrode.
(1000Å) / Au (3000Å) was used. Thereafter, by performing thermal annealing at 400 ° C. for 20 minutes in a hydrogen atmosphere,
An ohmic junction is formed. The p-type ohmic electrode is not formed on a portion serving as a light output surface, but is formed on a part of a stripe-shaped top portion.

【0064】さらに、この後に、エッチングにより形成
した溝部を埋めるように、絶縁体膜を形成する。本実施
例でもポリイミド膜を用いた。
Thereafter, an insulator film is formed so as to fill the groove formed by the etching. Also in this example, a polyimide film was used.

【0065】次に、透明ガラス基板上に孔の空いた電極
を作製し、この上に、上記p型のオーミック電極が重な
るように、ウエハを逆様にして固定する。
Next, an electrode having a hole is formed on a transparent glass substrate, and the wafer is fixed upside down so that the p-type ohmic electrode overlaps the electrode.

【0066】次に、エピタキシャル成長層を基板から剥
離する。これには、まず、基板を研磨液を用いた研磨に
より薄膜化し、その後、硫酸系のエッチング溶液によ
り、GaAs基板部分および多孔質部分を全て取り去り、Ga
Nの発光ダイオード部分のみが残るようになるまでエッ
チングを行う。
Next, the epitaxial growth layer is separated from the substrate. To this end, first, the substrate is thinned by polishing using a polishing liquid, and then the GaAs substrate portion and the porous portion are all removed with a sulfuric acid-based etching solution, and Ga is removed.
Etching is performed until only the N light emitting diode portion remains.

【0067】さらに、この基板のn型エピタキシャル層
から、先に形成した溝方向と直交する方向に溝部を形成
する。このために、ここでは、Cl2によるリアクティブ
イオンエッチング(RIE)により、深さ12μmに達するまで
エッチングを行った。
Further, a groove is formed from the n-type epitaxial layer of the substrate in a direction orthogonal to the direction of the groove previously formed. For this reason, here, etching was performed by reactive ion etching (RIE) using Cl 2 until the depth reached 12 μm.

【0068】この次に、Ti(500Å)/Al(1μm)/Auからな
るn型オーミック電極を作製する。最後に、別の透明ガ
ラス基板上に孔の空いた電極を作製し、該n型のオーミ
ック電極の上に、該孔の空いた電極が重なるように、こ
の透明ガラス基板を逆様にして半田等を用いて固定す
る。
Next, an n-type ohmic electrode made of Ti (500 °) / Al (1 μm) / Au is manufactured. Finally, an electrode with a hole is formed on another transparent glass substrate, and the transparent glass substrate is turned upside down so that the electrode with the hole overlaps the n-type ohmic electrode. Fix using

【0069】以上のような工程により、発光素子が形成
される。作製されたInGaNダブルヘテロ構造の発光素子
の電極に電源を接続し、電流を流したところ、ガラス面
および半導体層を通して、高輝度の発光が確認された。
注入した電流に対する発光の量子効率は、この発光をす
べて積算した状態で、約20%であった。
By the steps described above, a light emitting element is formed. When a power supply was connected to the electrode of the manufactured light emitting element having the InGaN double hetero structure and a current was passed, high-luminance light emission was confirmed through the glass surface and the semiconductor layer.
The quantum efficiency of light emission with respect to the injected current was about 20% when all the light emissions were integrated.

【0070】なお、本実施例においては、活性層として
InGaNを用いた例を示したが、これに限るものではな
く、AlxGayIn1−x−yNで表される一般の窒化物半導体を
活性層とした構造や、AlxGayIn1−x−yAszN1−z或いはA
lxGayIn1−x−yPzN1−zなどの窒化物半導体を活性層と
した構造でもよい。
In this embodiment, the active layer
Although an example using InGaN has been described, the present invention is not limited to this, and a structure using a general nitride semiconductor represented by Al x Ga y In 1-x-y N as an active layer, an Al x Ga y In 1−x−y As z N 1−z or A
l x Ga y In 1-x -y P z N 1-z a nitride semiconductor such as may be the structure as an active layer.

【0071】(第4の実施例)図6は本発明の第4の実施
例を表す構成図である。本実施例は第1、第2、或いは第
3の実施例の発光素子を1次元のアレー状に集積化したも
のである。
(Fourth Embodiment) FIG. 6 is a block diagram showing a fourth embodiment of the present invention. This embodiment is the first, second, or
In this example, the light emitting devices of the third embodiment are integrated in a one-dimensional array.

【0072】この素子の作製方法は第、第2、或いは第3
の実施例と同様であるので、ここでは省略する。ただ
し、アレー化するため、図6(a)、(c)に示す構造の電極6
02、608がパターニングされた透光性基板601、609が設
けられているところが異なる。尚、図6において、603は
p型のオーミック電極、604はp型の半導体エピタキシャ
ル成長層、605は活性層、606はn型の半導体エピタキシ
ャル成長層、607はn型のオーミック電極である。
The device can be manufactured by the second, third, or third method.
Since this embodiment is the same as the embodiment, the description is omitted here. However, in order to form an array, the electrode 6 having the structure shown in FIGS.
The difference is that translucent substrates 601 and 609 in which 02 and 608 are patterned are provided. In FIG. 6, 603 is
A p-type ohmic electrode, 604 is a p-type semiconductor epitaxial growth layer, 605 is an active layer, 606 is an n-type semiconductor epitaxial growth layer, and 607 is an n-type ohmic electrode.

【0073】この発光素子アレーを図7のように結線
し、電源Vd1〜Vdnにより、それぞれ独立の電位を与えた
所、それぞれの発光素子の発光量を独立に制御すること
が可能になった。このような発光素子アレーは、LEDプ
リンタの書き込み用光源として、或いは、FAX、スキャ
ナ等の密着型の読み取り用の照明手段として、用いるこ
とができる。
This light-emitting element array was connected as shown in FIG. 7, and when potentials were applied independently by the power supplies Vd1 to Vdn, it was possible to independently control the light emission amount of each light-emitting element. Such a light-emitting element array can be used as a writing light source of an LED printer or as a contact-type reading illumination means such as a facsimile or a scanner.

【0074】(第5の実施例)本発明の第5の実施例を構
成図を第8図に示す。本実施例は、本発明の発光素子を
用いてXYの単純マトリックスを構成したものである。
(Fifth Embodiment) FIG. 8 is a block diagram showing a fifth embodiment of the present invention. In this embodiment, a simple matrix of XY is formed using the light emitting element of the present invention.

【0075】この図において、801は透明基板、802は透
明基板801上に設けられた電極、803はp型のオーミック
電極、804はp型の半導体エピタキシャル成長層、805は
活性層、806はn型の半導体エピタキシャル成長層、807
はn型のオーミック電極、809は透明基板、808は透明基
板809上に設けられた電極である。
In this figure, 801 is a transparent substrate, 802 is an electrode provided on the transparent substrate 801, 803 is a p-type ohmic electrode, 804 is a p-type semiconductor epitaxial growth layer, 805 is an active layer, and 806 is an n-type. Semiconductor epitaxial growth layer, 807
Denotes an n-type ohmic electrode, 809 denotes a transparent substrate, and 808 denotes an electrode provided on the transparent substrate 809.

【0076】このような構成の面型の発光素子を作製す
るには、GaAs基板上に表面層の塞がれた多孔質層を作製
する。この作製は、本実施例でも、第2の実施例と同様
な方法で行った。
In order to manufacture a surface light emitting device having such a structure, a porous layer whose surface layer is closed is formed on a GaAs substrate. This fabrication was performed in the present embodiment in the same manner as in the second embodiment.

【0077】次に、この基板を搬入したMBE装置の中
に、続けて、NH3ソースを導入して、表面層の塞がれた
多孔質GaAs層の表面部を窒化した後に、Gaビームを照射
して、n-GaN層を10μm成長する。その後、n−Al0.2Ga
0.8N層、n−In0.25Ga0.75N活性層805、p− Al0.2Ga0.8N
層、p-GaN層を10μm成長する。
Next, an NH 3 source was continuously introduced into the MBE apparatus into which the substrate was carried, and the surface of the porous GaAs layer whose surface layer was closed was nitrided. Irradiation grows the n-GaN layer to 10 μm. Then, n-Al 0.2 Ga
0.8 N layer, n-In 0.25 Ga 0.75 N active layer 805, p-Al 0.2 Ga 0.8 N
A layer and a p-GaN layer are grown by 10 μm.

【0078】その後、さらに、活性層の下部に達するま
で、ここでは、深さ12μmまで、エッチングを行う。こ
こでは、Cl2によるリアクティブイオンエッチング(RIE)
により、エッチングを行った。
Thereafter, the etching is further performed until reaching the lower portion of the active layer, here, to a depth of 12 μm. Here, reactive ion etching (RIE) with Cl 2
Etching was performed.

【0079】この次に、p型のオーミック電極803をスト
ライプの頂上部分に作製する。ここでは、電極としてNi
(1000Å)/Au(3000Å)を用いた。この後、水素雰囲気中
において400℃で20分間熱アニールを行うことにより、
オーミック接合を形成する。このp型のオーミック電極8
03は、光出力面となる部分には形成せず、ストライプ状
に形成した頂上部分の一部に形成する。
Next, a p-type ohmic electrode 803 is formed on the top of the stripe. Here, Ni is used as the electrode.
(1000Å) / Au (3000Å) was used. Thereafter, by performing thermal annealing at 400 ° C. for 20 minutes in a hydrogen atmosphere,
An ohmic junction is formed. This p-type ohmic electrode 8
03 is not formed on a portion serving as a light output surface, but is formed on a part of a top portion formed in a stripe shape.

【0080】さらに、この後に、エッチングにより形成
した溝部を埋めるように、絶縁体膜(不図示)を形成す
る。本実施例でもポリイミド膜を用いた。
Thereafter, an insulator film (not shown) is formed so as to fill the groove formed by the etching. Also in this example, a polyimide film was used.

【0081】次に、透明ガラス基板801上に孔の空いた
アレー状の電極802を作製し、この上に、p型のオーミッ
ク電極803が重なるように、ウエハを逆様にして、固定
する。
Next, an array-shaped electrode 802 having a hole is formed on a transparent glass substrate 801, and the wafer is fixed upside down so that a p-type ohmic electrode 803 is overlapped thereon.

【0082】次に、エピタキシャル成長層を基板から剥
離する。これには、まず、基板を研磨液を用いた研磨に
より薄膜化し、その後、硫酸系のエッチング溶液によ
り、GaAs基板部分および多孔質部分をすべて取り去り、
GaNの発光ダイオード部分のみが残るようにするまで、
エッチングを行う。
Next, the epitaxial growth layer is separated from the substrate. To do this, first, the substrate is thinned by polishing using a polishing liquid, and then the GaAs substrate portion and the porous portion are all removed using a sulfuric acid-based etching solution.
Until only the light emitting diode part of GaN remains
Perform etching.

【0083】さらに、この基板のn型エピタキシャル層
から、先に形成した溝方向と直交する方向に溝部を形成
する。このために、ここでは、Cl2によるリアクティブ
イオンエッチング(RIE)により、深さ12μmに達するまで
エッチングを行った。
Further, a groove is formed from the n-type epitaxial layer of the substrate in a direction orthogonal to the direction of the groove previously formed. For this reason, here, etching was performed by reactive ion etching (RIE) using Cl 2 until the depth reached 12 μm.

【0084】この次に、Ti(500Å)/Al(1μm)/Auからな
るオーミック電極807を作製する。最後に、透明ガラス
基板809上に孔の空いたアレー状の電極808を作製し、こ
の上に、n型のオーミック電極807が重なるように、半田
等を用いて固定する。
Next, an ohmic electrode 807 made of Ti (500 °) / Al (1 μm) / Au is manufactured. Finally, an array-shaped electrode 808 having a hole is formed on the transparent glass substrate 809, and the n-type ohmic electrode 807 is fixed thereon using solder or the like so as to overlap.

【0085】以上のような工程により、マトリックス状
に配列された発光素子が形成される。作製されたInGaN
ダブルヘテロ構造の発光素子の電極802、808に図9のよ
うに電源を接続し、電流を流したところ、ガラス面を通
して、高輝度の発光が確認された。注入した電流に対す
る発光の量子効率は、この発光をすべて積算した状態
で、約20%であった。
Through the steps described above, light emitting elements arranged in a matrix are formed. InGaN fabricated
When a power supply was connected to the electrodes 802 and 808 of the light emitting element having a double hetero structure as shown in FIG. 9 and a current was applied, high-luminance light emission was confirmed through the glass surface. The quantum efficiency of light emission with respect to the injected current was about 20% when all the light emissions were integrated.

【0086】この時、各オーミック電極のコンタクト抵
抗を充分小さくすることにより、光出力時の動作電圧を
Vfとした時、Vf/2の電圧で流れる電流を光出力時に流れ
る電流の1/1000以下にすることが可能になる。これによ
り、単純マトリックスの構成で、各素子を個々に駆動し
て、発光、非発光を制御することが可能になる。
At this time, the operating voltage at the time of light output is reduced by sufficiently reducing the contact resistance of each ohmic electrode.
When Vf is used, the current flowing at the voltage of Vf / 2 can be made 1/1000 or less of the current flowing at the time of optical output. This makes it possible to control light emission and non-light emission by driving each element individually in a simple matrix configuration.

【0087】(第6の実施例)本発明による第6の実施例
は、GaN系材料によって青色から紫外光(420〜380nm)を
発するレーザ或いはLEDを上記実施例の様にガラス基板
に貼り付けて2次元アレー化した例である。このとき、
ガラス基板には画素(ピクセル)ごとにR、G、Bの蛍光を
発する蛍光体を塗布しておくことにより、青色から紫外
光の光励起によるフルカラー表示素子として適用され
る。
(Sixth Embodiment) In a sixth embodiment according to the present invention, a laser or LED that emits blue to ultraviolet light (420 to 380 nm) using a GaN-based material is attached to a glass substrate as in the above embodiment. This is an example of a two-dimensional array. At this time,
A glass substrate is coated with a phosphor that emits R, G, and B fluorescent light for each pixel, so that the glass substrate is applied as a full-color display element by light excitation from blue to ultraviolet light.

【0088】画素としては、ピクセル径25μmφ、間隔7
5μm程度で実現でき、面積も原理的には非常に大きくで
きるため、薄型大画面フルカラー表示素子を提供でき
る。発光源として低しきい値レーザやLED用いるため、
消費電力が小さく輝度の高い表示ができ、高電圧、真空
が必要でないことが利点である。
As the pixels, the pixel diameter is 25 μmφ, and the interval is 7
Since it can be realized at about 5 μm and the area can be very large in principle, a thin large-screen full-color display element can be provided. Since a low threshold laser or LED is used as a light source,
Advantageously, display with low power consumption and high luminance can be performed, and high voltage and vacuum are not required.

【0089】この発光素子の製造方法は第5の実施例と
同様である。第6の実施例の面発光半導体デバイスを用
いて作製されたフルカラー表示素子の例を図10に示す。
図10の様に、表示素子用のガラス板1001に約60mm平方単
位のGaN系発光素子1002を複数並べて構成している。発
光素子1002中の四角の部分が1つの画素に相当してい
る。
The method for manufacturing this light emitting element is the same as that of the fifth embodiment. FIG. 10 shows an example of a full-color display element manufactured using the surface emitting semiconductor device of the sixth embodiment.
As shown in FIG. 10, a plurality of GaN-based light emitting elements 1002 having a unit of about 60 mm are arranged on a glass plate 1001 for a display element. A square portion in the light emitting element 1002 corresponds to one pixel.

【0090】図10で描いたGaN発光素子(四角の部分に
1つずつある)の数は図中のものに制限されるものでは
なく、ガラス板面積を大きくして多数集積すれば60イン
チ程度の大画面にも対応できる。
The number of GaN light-emitting elements (one in each square) drawn in FIG. 10 is not limited to the number shown in the figure, but is about 60 inches if the glass plate area is increased and many are integrated. It can also handle large screens.

【0091】本実施例では、RGBの並びが三角状で、互
いに頂点と底辺を互い違いになる様に並べた。しかし、
RGBの並べ方は図10のものに限られるものではなく、各
色の輝度に応じて画素数の割合を制御してもよい。
In this embodiment, the arrangement of RGB is triangular, and the vertexes and bases are arranged alternately. But,
The arrangement of RGB is not limited to that of FIG. 10, and the ratio of the number of pixels may be controlled according to the luminance of each color.

【0092】[0092]

【発明の効果】以上に説明したように、本発明では、選
択エッチングにより、剥離することのできる基板を用
い、典型的には、この基板上に発光層となる活性層を含
むダブルヘテロ型構造をエピタキシャル結晶成長させた
後に、この構造の上面(エピタキシャル成長面)から活性
層の下まで達する溝をエッチングにより形成し、その後
エピタキシャル成長面を下にして、他の基板にこのエピ
タキシャル成長層のみを転写した後に、前に作製した溝
と交差する方向に、活性層の下まで達する溝を形成した
構造を用い、それぞれの溝部、または、その溝部の裏側
のエピタキシャル成長面に電極を形成した構造を持つ発
光素子を作製した。
As described above, in the present invention, a substrate which can be separated by selective etching is used. After epitaxial crystal growth, a groove extending from the upper surface of this structure (epitaxial growth surface) to below the active layer is formed by etching, then the epitaxial growth surface is turned down, and only this epitaxial growth layer is transferred to another substrate. A light emitting device having a structure in which a groove is formed to reach below the active layer in a direction intersecting with the previously prepared groove, and an electrode is formed on each groove or on the epitaxial growth surface on the back side of the groove. Produced.

【0093】このような構成により、活性層で発生した
光は、形成した電極に全く遮られること無く放出され
る。さらに、この光放出面に金属、或いは誘電体又は半
導体の多層膜からなる光反射鏡を設けることにより、活
性層で発生した光は、形成した電極に全く遮られること
無く、この反射鏡に到達することになり、効率の良い共
振器型の発光素子や面発光型のレーザが構成できる。
With such a configuration, light generated in the active layer is emitted without any interruption by the formed electrodes. Further, by providing a light reflecting mirror made of a metal, dielectric or semiconductor multilayer film on the light emitting surface, light generated in the active layer reaches the reflecting mirror without being completely blocked by the formed electrodes. As a result, an efficient resonator type light emitting element or a surface emitting type laser can be constructed.

【0094】また、この発光素子を梯子状に配置するこ
とにより、それぞれの発光素子を独立に駆動することが
可能な、一次元状に並んだ発光素子のアレーが構成で
き、しかも、各電極に光が遮蔽されることの無い効率の
良い発光が得られる。
By arranging the light-emitting elements in a ladder shape, an array of one-dimensionally arranged light-emitting elements can be formed, in which each light-emitting element can be driven independently. Efficient light emission without blocking light is obtained.

【0095】さらには、この発光素子を単純マトリック
スの構成に配置することにより、それぞれの発光素子を
独立に駆動することが可能な、二次元状に並んだ発光素
子のアレーが構成でき、しかも、各電極に光が遮蔽され
ることの無い効率の良い発光が得られる。
Further, by arranging the light emitting elements in a simple matrix configuration, an array of two-dimensionally arranged light emitting elements capable of independently driving each light emitting element can be formed. Efficient light emission can be obtained without light being shielded by each electrode.

【0096】さらに、この発光素子を一次元や二次元の
アレー状に集積化した時、隣り合う発光素子間で、発光
のクロストークの無い良好な発光特性が得られ、特に、
この発光素子の構造を用いてカラーディスプレイを構成
すれば、色純度の高いディスプレイが得られる。
Further, when the light emitting devices are integrated in a one-dimensional or two-dimensional array, good light emitting characteristics without light emission crosstalk can be obtained between adjacent light emitting devices.
When a color display is formed using the structure of the light-emitting element, a display with high color purity can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の発光素子の構造を表す概
略構成図。
FIG. 1 is a schematic configuration diagram illustrating a structure of a light emitting device according to a first embodiment of the present invention.

【図2】本発明の第1実施例の発光素子を作製する工程を
表す図。
FIG. 2 is a diagram illustrating a step of manufacturing the light emitting device according to the first embodiment of the present invention.

【図3】本発明の第1実施例の発光素子の駆動方法を表す
図。
FIG. 3 is a diagram illustrating a driving method of the light emitting device according to the first embodiment of the present invention.

【図4】本発明の第2の実施例の発光素子の構造を表す概
略構成図。
FIG. 4 is a schematic configuration diagram illustrating a structure of a light emitting device according to a second embodiment of the present invention.

【図5】本発明の第2の実施例の発光素子を作製する工程
を表す図。
FIG. 5 is a diagram illustrating a step of manufacturing a light-emitting element according to a second example of the present invention.

【図6】本発明の第4の実施例の梯子状の発光素子アレー
の構造を表す概略構成図。
FIG. 6 is a schematic configuration diagram illustrating a structure of a ladder-shaped light emitting element array according to a fourth embodiment of the present invention.

【図7】本発明の第4の実施例の梯子状の発光素子アレー
の駆動方法を表す概略構成図。
FIG. 7 is a schematic configuration diagram illustrating a driving method of a ladder-shaped light emitting element array according to a fourth embodiment of the present invention.

【図8】本発明の第5の実施例のマトリクス状の発光素子
アレーの構造を表す概略構成図。
FIG. 8 is a schematic configuration diagram illustrating a structure of a matrix light emitting element array according to a fifth embodiment of the present invention.

【図9】本発明の第5の実施例のマトリクス状の発光素子
アレーの駆動方法を表す概略構成図。
FIG. 9 is a schematic configuration diagram illustrating a driving method of a matrix light emitting element array according to a fifth embodiment of the present invention.

【図10】本発明の第5の実施例のマトリクス状の発光素
子アレーを用いたディスプレイを表す概略構成図。
FIG. 10 is a schematic configuration diagram illustrating a display using a matrix light-emitting element array according to a fifth embodiment of the present invention.

【図11】従来の面発光型発光素子の構造を表す概略構成
図。
FIG. 11 is a schematic configuration diagram illustrating a structure of a conventional surface-emitting light emitting device.

【符号の説明】[Explanation of symbols]

101,209,212,401,509,512,601,609,801,809:基体 102,402,602,608,802,808:基体上に設けられた電極 103,207403,507,603,803:p型のオーミック電極 104,404,604,804:p型の半導体エピタキシャル成長層 105,405,605,805:活性層 106,406,606,806:n型の半導体エピタキシャル成長層 107,211,407,511,607,807:n型のオーミック電極 201,501:半導体基板 202,502:エッチング層 203,503:n-GaAs半導体層 204,504:n-Al0.6Ga0.4As層 205,505:i-Al0.3Ga0.7As層 206,506:p-Al0.6Ga0.4As層 208,508:絶縁膜 210,213,510,513:電極 301:電源 408,409,514,515:光反射鏡 1001:ガラス基板 1002:発光素子アレー 1101:上部電極 1102:コンタクト層 1103:電流拡散層 1104:電流阻止層 1105:キャップ層 1106:上部クラッド層 1107:活性層 1108:下部クラッド層 1109:基板 1110:下部電極101,209,212,401,509,512,601,609,801,809: Substrate 102,402,602,608,802,808: Electrode provided on the substrate 103,207403,507,603,803: P-type ohmic electrode 104,404,604,804: P-type semiconductor epitaxial growth layer 105,405,605,805: Active layer 106,406,606,806: N-type semiconductor epitaxial layer 107, N-type 407, N-type semiconductor 407, N-type semiconductor 807 201,501: Semiconductor substrate 202,502: Etched layer 203,503: n-GaAs semiconductor layer 204,504: n-Al 0.6 Ga 0.4 As layer 205,505: i-Al 0.3 Ga 0.7 As layer 206,506: p-Al 0.6 Ga 0.4 As layer 208,508: Insulating film 210,213,510,513 : Electrode 301: Power supply 408, 409, 514, 515: Light reflecting mirror 1001: Glass substrate 1002: Light emitting element array 1101: Upper electrode 1102: Contact layer 1103: Current diffusion layer 1104: Current blocking layer 1105: Cap layer 1106: Upper cladding layer 1107: Active layer 1108: Lower cladding layer 1109: Substrate 1110: Lower electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 江崎 琢 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 5F041 AA03 CA04 CA12 CA34 CA35 CA36 CA40 CA46 CA66 CA74 CA76 CA77 CA82 CA92 CA93 CB01 CB02 CB25 EE25 FF01 FF06 FF11 5F073 AB02 AB17 BA02 BA06 BA09 CA04 CB02 DA06 DA25 DA35 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Taku Ezaki 3-30-2 Shimomaruko, Ota-ku, Tokyo F-term in Canon Inc. (reference) 5F041 AA03 CA04 CA12 CA34 CA35 CA36 CA40 CA46 CA66 CA74 CA76 CA77 CA82 CA92 CA93 CB01 CB02 CB25 EE25 FF01 FF06 FF11 5F073 AB02 AB17 BA02 BA06 BA09 CA04 CB02 DA06 DA25 DA35

Claims (26)

【特許請求の範囲】[Claims] 【請求項1】第一の導電型の半導体層と第二の導電型の
半導体層に挟まれた少なくとも1層以上の発光活性層を
有する面型の発光素子において、前記第一の導電型の半
導体層の表面から前記第二の導電型の半導体層まで達す
る第1の溝構造が形成され、さらに、前記第1の溝構造と
交差する方向に前記第二の導電型の半導体層の表面から
前記第一の導電型の半導体層まで達する第2の溝構造が
形成された構造を持つことを特徴とする面型発光素子。
1. A planar light emitting device having at least one light emitting active layer sandwiched between a semiconductor layer of a first conductivity type and a semiconductor layer of a second conductivity type, wherein: A first groove structure reaching from the surface of the semiconductor layer to the semiconductor layer of the second conductivity type is formed, and further, from the surface of the semiconductor layer of the second conductivity type in a direction intersecting with the first groove structure. A surface light emitting device having a structure in which a second groove structure reaching the semiconductor layer of the first conductivity type is formed.
【請求項2】前記第2の溝構造は前記第1の溝構造と直交
する方向に形成されていることを特徴とする請求項1記
載の面型発光素子。
2. The surface light emitting device according to claim 1, wherein said second groove structure is formed in a direction orthogonal to said first groove structure.
【請求項3】前記第1の溝構造と前記第2の溝構造は、そ
れぞれ、直線状に伸びた平行な一対の溝から成ることを
特徴とする請求項1又は3記載の面型発光素子。
3. The surface light emitting device according to claim 1, wherein each of the first groove structure and the second groove structure comprises a pair of parallel grooves extending linearly. .
【請求項4】前記第一の導電型の半導体層の表面部又は
/及び前記第二の導電型の半導体層の表面部に接するよ
うに、前記面型の発光素子構造を保持する基体が設けら
れていることを特徴とする請求項1乃至3の何れかに記
載の面型発光素子。
4. A substrate holding the planar light emitting element structure is provided so as to be in contact with the surface of the first conductive semiconductor layer and / or the surface of the second conductive semiconductor layer. The surface light-emitting device according to claim 1, wherein:
【請求項5】前記発光素子構造を保持する基体は、前記
発光活性層から出射する光に対して透光性の基体である
ことを特徴とする請求項4記載の面型発光素子。
5. The surface light emitting device according to claim 4, wherein the substrate holding the light emitting device structure is a substrate transparent to light emitted from the light emitting active layer.
【請求項6】前記第1の溝構造と前記第2の溝構造のそれ
ぞれの底部の半導体層面上またはその裏側の半導体層面
上にオーミック電極が形成されていることを特徴とする
請求項1乃至5の何れかに記載の面型発光素子。
6. An ohmic electrode is formed on the semiconductor layer surface at the bottom of each of the first groove structure and the second groove structure or on the semiconductor layer surface on the back side thereof. 5. The surface light emitting device according to any one of 5.
【請求項7】前記発光活性層の真上及び真下の発光素子
の光出力面に、誘電体の多層膜、半導体の多層膜、或い
は金属から成る光反射鏡が形成されていることを特徴と
する請求項1乃至6の何れかに記載の面型発光素子。
7. A light reflecting mirror made of a dielectric multilayer film, a semiconductor multilayer film, or a metal is formed on the light output surface of the light emitting element immediately above and below the light emitting active layer. The surface light-emitting device according to claim 1.
【請求項8】前記発光素子の第1の導電型の半導体層面
に接触するオーミック電極の上部において、少なくとも
発光素子の光出力面部分を除いた部分に電極が形成され
ている光透過性の基板が貼り合わされていることを特徴
とする請求項6又は7記載の面型発光素子。
8. A light-transmitting substrate having an electrode formed on at least a portion of the ohmic electrode in contact with a semiconductor layer surface of the first conductivity type of the light emitting element except for a light output surface of the light emitting element. The surface light emitting device according to claim 6, wherein is bonded.
【請求項9】前記発光素子の第2の導電型の半導体層面
に接触するオーミック電極の上部において、少なくとも
発光素子の光出力面部分を除いた部分に電極が形成され
ている光透過性の基板が貼り合わされていることを特徴
とする請求項6又は7に記載の面型発光素子。
9. A light-transmitting substrate having an electrode formed on at least a portion of the ohmic electrode in contact with a semiconductor layer surface of the second conductivity type of the light emitting element except for a light output surface of the light emitting element. The surface light emitting device according to claim 6, wherein is bonded.
【請求項10】前記光透過性の基体の中或いは表面に、
蛍光体がドープ或いは塗布されていることを特徴とする
請求項5乃至9の何れかに記載の面型発光素子。
10. The method according to claim 10, wherein the light-transmitting substrate is provided inside or on the surface thereof.
10. The surface light emitting device according to claim 5, wherein a phosphor is doped or coated.
【請求項11】請求項1乃至10の何れかに記載の面型
発光素子を一次元のアレー状に配置したことを特徴とす
る面型発光素子アレー。
11. A surface light emitting element array, wherein the surface light emitting elements according to claim 1 are arranged in a one-dimensional array.
【請求項12】請求項1乃至10の何れかに記載の面型
発光素子を二次元のアレー状に配置したことを特徴とす
る面型発光素子アレー。
12. A surface light-emitting element array, wherein the surface light-emitting elements according to claim 1 are arranged in a two-dimensional array.
【請求項13】前記各面型発光素子は同構造を有し、各
面型発光素子の前記第1の溝構造と前記第2の溝構造は、
それぞれ、平行に形成されていることを特徴とする請求
項11又は12記載の面型発光素子アレー。
13. The surface light-emitting device has the same structure, and the first groove structure and the second groove structure of each surface light-emitting device are:
13. The planar light emitting element array according to claim 11, wherein each is formed in parallel.
【請求項14】請求項12又は13記載の面型発光素子
アレーを有することを特徴とするディスプレイ。
14. A display comprising the surface light-emitting element array according to claim 12.
【請求項15】第一の導電型の半導体層と第二の導電型
の半導体層に挟まれた少なくとも1層以上の発光活性層
を有する面型発光素子の製造方法において、選択エッチ
ングにより、剥離することのできる層を持つ半導体基板
上に、前記第一の導電型の半導体層、前記発光活性層、
前記第二の導電型の半導体層を含む発光素子構造を順次
積層した後に、前記第二の導電型の半導体層の表面から
前記第一の導電型の半導体層まで達する第1の溝をエッ
チングにより形成し、さらに、前記第二の導電型の半導
体層を下にして、第一の基体に前記発光素子構造の積層
された前記半導体基板を貼り合わせ、選択エッチングに
より、前記剥離することのできる層を選択的に取り除く
ことによって前記半導体基板を除去した後に、前に作製
した第1の溝と交差する方向に、前記第一の導電型の半
導体層の表面から前記第二の導電型の半導体層まで達す
る第2の溝をエッチングにより形成することによって面
型発光素子を製造することを特徴とする面型発光素子を
製造方法。
15. A method for manufacturing a surface light emitting device having at least one light emitting active layer sandwiched between a semiconductor layer of a first conductivity type and a semiconductor layer of a second conductivity type. On a semiconductor substrate having a layer that can be, the first conductivity type semiconductor layer, the light emitting active layer,
After sequentially laminating the light emitting element structures including the second conductivity type semiconductor layer, etching the first groove from the surface of the second conductivity type semiconductor layer to the first conductivity type semiconductor layer by etching Forming, further bonding the semiconductor substrate on which the light emitting element structure is laminated to the first base with the semiconductor layer of the second conductivity type down, and the layer capable of being separated by selective etching After the semiconductor substrate is removed by selectively removing the semiconductor layer of the second conductivity type from the surface of the semiconductor layer of the first conductivity type in a direction intersecting with the previously formed first groove. A method for manufacturing a surface light-emitting device, comprising: manufacturing a surface light-emitting device by forming a second groove that reaches the surface by etching.
【請求項16】前記第2の溝は前記第1の溝と直交する方
向に形成されることを特徴とする請求項15記載の面型
発光素子の製造方法。
16. The method according to claim 15, wherein the second groove is formed in a direction orthogonal to the first groove.
【請求項17】前記第1の溝と前記第2の溝は、それぞ
れ、直線状に伸びた平行な一対の溝から成ることを特徴
とする請求項15又は16記載の面型発光素子の製造方
法。
17. The manufacturing method according to claim 15, wherein the first groove and the second groove each comprise a pair of parallel grooves extending linearly. Method.
【請求項18】前記第一の基体が前記発光活性層から出
射する光に対して透光性の基体であることを特徴とする
請求項15乃至17の何れかに記載の記載の面型発光素
子の製造方法。
18. The planar light emitting device according to claim 15, wherein the first substrate is a substrate that transmits light emitted from the light emitting active layer. Device manufacturing method.
【請求項19】前記第1の溝をエッチングにより形成し
た後に、前記第1の溝の形成されない前記第二の導電型
の半導体層の光出力面以外の部分に第二の導電型の半導
体層とオーミック接触を持つ電極を形成し、さらに、前
記第二の導電型の半導体層を下にして、前記第二の導電
型の半導体層とオーミック接触を持つ電極に電気的な接
触を持つ第一の電極の配された第一の基体に前記発光素
子構造の積層された前記半導体基板を貼り合わせ、選択
エッチングにより、前記剥離することのできる層を剥離
して前記半導体基板を除去した後に、前に作製した第1
の溝と交差する方向に、前記第一の導電型の半導体層の
表面から前記第二の導電型の半導体層まで達する第2の
溝をエッチングにより形成し、前記第2の溝の形成され
ない前記第一の導電型の半導体層の光出力面以外の部分
に第一の導電型の半導体層とオーミック接触を持つ電極
を形成し、前記第一の導電型の半導体層とオーミック接
触を持つ電極と電気的な接触を持つ第二の電極の配され
た第二の基体を貼り合わせることによって面型発光素子
を製造する請求項15乃至17の何れかに記載の記載の
面型発光素子の製造方法。
19. After forming the first groove by etching, a second conductive type semiconductor layer is formed on a portion other than the light output surface of the second conductive type semiconductor layer where the first groove is not formed. Forming an electrode having an ohmic contact with the second conductive type semiconductor layer, and having an electrical contact with the electrode having an ohmic contact with the second conductive type semiconductor layer. After bonding the semiconductor substrate on which the light emitting element structure is laminated to the first base on which the electrodes are arranged, and by selectively etching, the layer that can be separated is removed and the semiconductor substrate is removed. The first made in
In the direction intersecting the grooves, a second groove is formed by etching from the surface of the semiconductor layer of the first conductivity type to the semiconductor layer of the second conductivity type, wherein the second groove is not formed. An electrode having ohmic contact with the first conductive type semiconductor layer is formed in a portion other than the light output surface of the first conductive type semiconductor layer, and an electrode having ohmic contact with the first conductive type semiconductor layer. The method for manufacturing a surface light emitting device according to any one of claims 15 to 17, wherein the surface light emitting device is manufactured by bonding a second substrate on which a second electrode having electrical contact is arranged. .
【請求項20】前記第一の基体と第二の基体の少なくと
も一方が前記発光活性層から出射する光に対して透光性
の基体であることを特徴とする請求項19記載の面型発
光素子の製造方法。
20. The planar light emitting device according to claim 19, wherein at least one of said first base and said second base is a base which is transparent to light emitted from said light emitting active layer. Device manufacturing method.
【請求項21】前記発光活性層の真上及び真下の発光素
子の光出力面に、誘電体の多層膜、半導体の多層膜、或
いは金属から成る光反射鏡を形成することを特徴とする
請求項15乃至20の何れかに記載の面型発光素子の製
造方法。
21. A light reflecting mirror made of a dielectric multilayer film, a semiconductor multilayer film, or a metal is formed on the light output surface of the light emitting element immediately above and below the light emitting active layer. Item 21. The method for manufacturing a surface light-emitting device according to any one of Items 15 to 20.
【請求項22】前記選択エッチングにより、剥離するこ
とのできる層を持つ半導体基板が、前記半導体基板と少
なくとも組成の異なる半導体層を有する半導体基板であ
ることを特徴とする請求項15乃至21の何れかに記載
の面型発光素子の製造方法。
22. The semiconductor substrate according to claim 15, wherein the semiconductor substrate having a layer which can be separated by the selective etching is a semiconductor substrate having a semiconductor layer having at least a composition different from that of the semiconductor substrate. 13. A method for manufacturing a surface light emitting device according to
【請求項23】前記選択エッチングにより、剥離するこ
とのできる層を持つ半導体基板が、少なくとも多孔質半
導体層を有する半導体基板であることを特徴とする請求
項15乃至21の何れかに記載の面型発光素子の製造方
法。
23. The surface according to claim 15, wherein the semiconductor substrate having a layer which can be separated by the selective etching is a semiconductor substrate having at least a porous semiconductor layer. Method for manufacturing a light emitting device.
【請求項24】前記選択エッチングにより、剥離するこ
とのできる層を持つ半導体基板が、Si、GaAs、InPのい
ずれかの基板であることを特徴とする請求項15乃至2
1の何れかに記載の面型発光素子の製造方法。
24. The semiconductor device according to claim 15, wherein the semiconductor substrate having a layer which can be separated by the selective etching is any one of Si, GaAs and InP.
2. The method for manufacturing a surface light emitting device according to claim 1.
【請求項25】共通の材料を用いて共通の工程により同
構造の面型発光素子の一次元アレーを製造することを特
徴とする請求項15乃至24の何れかに記載の面型発光
素子の製造方法。
25. The planar light emitting device according to claim 15, wherein a one-dimensional array of the planar light emitting device having the same structure is manufactured by a common process using a common material. Production method.
【請求項26】共通の材料を用いて共通の工程により同
構造の面型発光素子の二次元アレーを製造することを特
徴とする請求項15乃至24の何れかに記載の面型発光
素子の製造方法。
26. The planar light emitting device according to claim 15, wherein a two-dimensional array of surface light emitting devices having the same structure is manufactured by a common process using a common material. Production method.
JP2001086569A 2001-03-26 2001-03-26 Planar light-emitting element, planar light-emitting element array, and manufacturing method of the array Pending JP2002289912A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001086569A JP2002289912A (en) 2001-03-26 2001-03-26 Planar light-emitting element, planar light-emitting element array, and manufacturing method of the array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001086569A JP2002289912A (en) 2001-03-26 2001-03-26 Planar light-emitting element, planar light-emitting element array, and manufacturing method of the array

Publications (1)

Publication Number Publication Date
JP2002289912A true JP2002289912A (en) 2002-10-04

Family

ID=18941927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001086569A Pending JP2002289912A (en) 2001-03-26 2001-03-26 Planar light-emitting element, planar light-emitting element array, and manufacturing method of the array

Country Status (1)

Country Link
JP (1) JP2002289912A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005091390A1 (en) * 2004-03-18 2005-09-29 Showa Denko K.K. Group iii nitride semiconductor light-emitting device and producing method thereof
JP2006352085A (en) * 2005-03-14 2006-12-28 Philips Lumileds Lightng Co Llc Wavelength conversion semiconductor light emitting device
JP2009105451A (en) * 2009-02-09 2009-05-14 Oki Data Corp Laminate and method of manufacturing semiconductor device
JP2009283806A (en) * 2008-05-26 2009-12-03 Stanley Electric Co Ltd Production process of semiconductor device
US8040934B2 (en) 2009-02-06 2011-10-18 Sony Corporation Vertical cavity surface emitting laser and method of manufacturing thereof
KR20120034912A (en) * 2010-10-04 2012-04-13 엘지이노텍 주식회사 A light emitting device
JP2013219374A (en) * 2002-11-11 2013-10-24 Oki Data Corp Semiconductor device manufacturing method, semiconductor device, optical print head using the same and image formation apparatus
JP2016042580A (en) * 2007-01-17 2016-03-31 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ Optical systems fabricated by printing-based assembly
JP2017195308A (en) * 2016-04-21 2017-10-26 スタンレー電気株式会社 Surface emitting laser device and method of manufacturing the same

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013219374A (en) * 2002-11-11 2013-10-24 Oki Data Corp Semiconductor device manufacturing method, semiconductor device, optical print head using the same and image formation apparatus
US8816384B2 (en) 2002-11-11 2014-08-26 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
WO2005091390A1 (en) * 2004-03-18 2005-09-29 Showa Denko K.K. Group iii nitride semiconductor light-emitting device and producing method thereof
JP2006352085A (en) * 2005-03-14 2006-12-28 Philips Lumileds Lightng Co Llc Wavelength conversion semiconductor light emitting device
US10361180B2 (en) 2007-01-17 2019-07-23 The Board Of Trustees Of The University Of Illinois Optical systems fabricated by printing-based assembly
JP2016042580A (en) * 2007-01-17 2016-03-31 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ Optical systems fabricated by printing-based assembly
US9601671B2 (en) 2007-01-17 2017-03-21 The Board Of Trustees Of The University Of Illinois Optical systems fabricated by printing-based assembly
US10424572B2 (en) 2007-01-17 2019-09-24 The Board Of Trustees Of The University Of Illinois Optical systems fabricated by printing-based assembly
US10504882B2 (en) 2007-01-17 2019-12-10 The Board Of Trustees Of The University Of Illinois Optical systems fabricated by printing-based assembly
US11309305B2 (en) 2007-01-17 2022-04-19 The Board Of Trustees Of The University Of Illinois Optical systems fabricated by printing-based assembly
JP2009283806A (en) * 2008-05-26 2009-12-03 Stanley Electric Co Ltd Production process of semiconductor device
US8040934B2 (en) 2009-02-06 2011-10-18 Sony Corporation Vertical cavity surface emitting laser and method of manufacturing thereof
JP2009105451A (en) * 2009-02-09 2009-05-14 Oki Data Corp Laminate and method of manufacturing semiconductor device
KR20120034912A (en) * 2010-10-04 2012-04-13 엘지이노텍 주식회사 A light emitting device
KR101646665B1 (en) * 2010-10-04 2016-08-08 엘지이노텍 주식회사 A light emitting device
JP2017195308A (en) * 2016-04-21 2017-10-26 スタンレー電気株式会社 Surface emitting laser device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP4054631B2 (en) Semiconductor light emitting device and method for manufacturing the same, LED lamp, and LED display device
US7714343B2 (en) Light emitting device
JP4909533B2 (en) Semiconductor laser device and manufacturing method thereof
KR100926319B1 (en) Light emitting diode device having advanced light extraction efficiency and preparation method thereof
KR20080087135A (en) Nitride semiconductor light emitting element
JP2019012744A (en) Semiconductor light-emitting element and manufacturing method thereof
JP4029565B2 (en) Nitride semiconductor laser array
JPH10321910A (en) Light-emitting semiconductor element
EP1435667A1 (en) Semiconductor light-emitting device, image display, illuminator, and its manufacturing method
JP3843245B2 (en) Semiconductor light emitting element and semiconductor light emitting device
JP3505478B2 (en) Nitride-based semiconductor laser device and method of manufacturing nitride-based semiconductor laser device
JP2002289912A (en) Planar light-emitting element, planar light-emitting element array, and manufacturing method of the array
JP2003051610A (en) Led element
JP4493041B2 (en) Nitride semiconductor light emitting device
KR101069362B1 (en) Semiconductor light emitting device
KR101032987B1 (en) Semiconductor light emitting device
JP5277066B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP3602929B2 (en) Group III nitride semiconductor light emitting device
JPH1093186A (en) Nitride semiconductor laser element
US20160118547A1 (en) Light-emitting device and method of producing the same
JP2004128107A (en) Optical semiconductor device
KR101124470B1 (en) Semiconductor light emitting device
JP2002076435A (en) Semiconductor light emitting element
JP2003060233A (en) Semiconductor light-emitting element, manufacturing method therefor, and semiconductor light-emitting device
US20230016028A1 (en) Semiconductor light-emitting component and light-emitting device