JP2002215106A - Electro-optical device, electronic equipment, and projective display device - Google Patents

Electro-optical device, electronic equipment, and projective display device

Info

Publication number
JP2002215106A
JP2002215106A JP2001007911A JP2001007911A JP2002215106A JP 2002215106 A JP2002215106 A JP 2002215106A JP 2001007911 A JP2001007911 A JP 2001007911A JP 2001007911 A JP2001007911 A JP 2001007911A JP 2002215106 A JP2002215106 A JP 2002215106A
Authority
JP
Japan
Prior art keywords
line
light
electro
pixel
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001007911A
Other languages
Japanese (ja)
Other versions
JP3800962B2 (en
Inventor
Takashi Kurumisawa
孝 胡桃澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001007911A priority Critical patent/JP3800962B2/en
Publication of JP2002215106A publication Critical patent/JP2002215106A/en
Application granted granted Critical
Publication of JP3800962B2 publication Critical patent/JP3800962B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To compensate for variation in a gradation characteristic caused by a leak current of pixel transistors in an electro-optical device such as a liquid crystal panel. SOLUTION: In the same process as that of the pixel transistors, a plurality of transistors 302,..., 302 for measurement are formed, and these are connected in parallel. Since a leak current Id1 approximately proportional to the leak current of the pixel transistors can be obtained from this parallel circuit, the gradation characteristic (a voltage to be applied to the pixel transistors) is corrected by a leakage correction circuit 314 based on the leak current Id1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、画像情報の表示に
用いて好適な電気光学装置および電子機器並びに投射型
表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electro-optical device, an electronic apparatus, and a projection display device suitable for displaying image information.

【0002】[0002]

【背景技術】電気光学装置、例えば、電気光学材料とし
て液晶を用いた液晶表示装置は、陰極線管(CRT)に
代わるディスプレイデバイスとして、各種情報処理機器
の表示部や液晶テレビなどに広く用いられている。ここ
で、従来の電気光学装置は、例えば、次のように構成さ
れている。すなわち、従来の電気光学装置は、マトリク
ス状に配列した画素電極と、この画素電極に接続された
TFT(Thin Film Transistor:薄膜トランジスタ)の
ようなスイッチング素子などが設けられた素子基板と、
画素電極に対向する対向電極が形成された対向基板と、
これら両基板との問に充填された電気光学材料たる液晶
とから構成される。
2. Description of the Related Art Electro-optical devices, for example, liquid crystal display devices using liquid crystal as an electro-optical material, are widely used as display devices in place of cathode ray tubes (CRTs) for display sections of various information processing equipment and liquid crystal televisions. I have. Here, the conventional electro-optical device is configured as follows, for example. That is, a conventional electro-optical device includes an element substrate provided with pixel electrodes arranged in a matrix and a switching element such as a TFT (Thin Film Transistor) connected to the pixel electrodes;
A counter substrate on which a counter electrode facing the pixel electrode is formed,
A liquid crystal, which is an electro-optical material, is filled between these two substrates.

【0003】そして、このような構成において、走査線
を介してスイッチング素子に走査信号を印加すると、当
該スイッチング素子が導通状態となる。この導通状態の
際に、データ線を介して画素電極に、階調に応じた電圧
の画像信号を印加すると、当該画素電極および対向電極
の間の液晶層に画像信号の電圧に応じた電荷が蓄積され
る。電荷蓄積後、当該スイッチング素子をオフ状態とし
ても、当該液晶層における電荷の蓄積は、液晶層自身の
容量性や蓄積容量などによって維持される。このよう
に、各スイッチング素子を駆動させ、蓄積させる電荷量
を階調に応じて制御すると、画素毎に液晶の配向状態が
変化するので、画素毎に光が変調され表示する濃度が変
化することになる。このため、階調を表示することが可
能となるのである。
In such a configuration, when a scanning signal is applied to a switching element via a scanning line, the switching element becomes conductive. In this conductive state, when an image signal of a voltage corresponding to the gradation is applied to the pixel electrode via the data line, a charge corresponding to the voltage of the image signal is applied to the liquid crystal layer between the pixel electrode and the counter electrode. Stored. After the charge storage, even if the switching element is turned off, the charge storage in the liquid crystal layer is maintained by the capacitance of the liquid crystal layer itself, the storage capacitance, and the like. As described above, when the switching elements are driven and the amount of charge to be stored is controlled in accordance with the gradation, the alignment state of the liquid crystal changes for each pixel, so that light is modulated for each pixel and the displayed density changes. become. Therefore, it is possible to display gradation.

【0004】この際、各画素の液晶層に電荷を蓄積させ
るのは1画面を表示するための期間に対して、その一部
の期間で良いため、第1に、走査線駆動回路によって、
各走査線を順次選択するとともに、その走査線の選択期
間において、第2に、データ線駆動回路によって、デー
タ線を順次選択し、第3に、選択されたデータ線に、階
調に応じた電圧の画像信号をサンプリングする構成によ
り、走査線およびデータ線を複数の画素について共通化
した時分割マルチプレックス駆動が可能となる。
At this time, since it is sufficient that the charge is stored in the liquid crystal layer of each pixel in a part of the period for displaying one screen, first, the scanning line driving circuit uses
Each scanning line is sequentially selected, and during the selection period of the scanning line, secondly, the data lines are sequentially selected by the data line driving circuit, and thirdly, the selected data line is selected according to the gradation. The configuration for sampling the voltage image signal enables time-division multiplex driving in which the scanning lines and the data lines are shared by a plurality of pixels.

【0005】これにより、各画素毎に着目すると、液晶
層に印加される電圧は、理想的には1画面を表示するた
めに必要なフレーム周期の周期を半周期とする方形波状
になる。しかし、実際にはTFTにおいてリーク電流が
生じるため、液晶層への印加電圧は完全な方形波状にな
らず、フレーム周期内で徐々にその絶対値が低下する。
このため、予めリーク電流の影響を加味して、液晶層に
印加される電圧を補正しておくことが一般的である。
Thus, when attention is paid to each pixel, the voltage applied to the liquid crystal layer ideally becomes a square wave having a half cycle of a frame cycle necessary for displaying one screen. However, actually, since a leak current occurs in the TFT, the voltage applied to the liquid crystal layer does not form a perfect square wave, and its absolute value gradually decreases within a frame period.
For this reason, it is general that the voltage applied to the liquid crystal layer is corrected in advance in consideration of the influence of the leak current.

【0006】[0006]

【発明が解決しようとする課題】しかし、このリーク電
流は、液晶層に照射される光の照度に応じて大きく変動
し、またTFTの経年変化によっても変動するため、画
一的に補正を行うことは困難である。特に、液晶プロジ
ェクタ等においては、液晶パネルに対する照度が強く、
しかもランプ温度、連続点灯時間に応じてランプの輝度
変化があり、個々の機器でも照度が異なり、さらにRG
B各色によって(光の波長が異なるため)TFTへの照
射エネルギーが異なるため、TFTのリーク電流の大き
さが異なる。このような様々な状況に対応して階調特性
を調整することは、きわめて煩雑であった。なお、液晶
プロジェクタのランプの輝度を自動測定し階調特性を補
正する技術は知られている(特開平10−55030号
公報)が、かかる技術ではTFTの経年変化等に対応で
きないという問題がある。この発明は上述した事情に鑑
みてなされたものであり、TFT等スイッチング素子の
リーク電流に対して階調特性を自動的に補正できる電気
光学装置および電子機器並びに投射型表示装置を提供す
ることを目的としている。
However, since the leak current greatly varies depending on the illuminance of the light applied to the liquid crystal layer, and also varies with the aging of the TFT, the leak current is uniformly corrected. It is difficult. In particular, in a liquid crystal projector or the like, the illuminance on the liquid crystal panel is strong,
In addition, the brightness of the lamp changes according to the lamp temperature and the continuous lighting time, and the illuminance differs for each device.
Since the irradiation energy to the TFT is different for each color B (because the wavelength of light is different), the magnitude of the leak current of the TFT is different. Adjusting the tone characteristics in response to such various situations has been extremely complicated. A technique for automatically measuring the luminance of a lamp of a liquid crystal projector and correcting gradation characteristics is known (Japanese Patent Laid-Open No. 10-55030), but such a technique has a problem that it cannot cope with aging of a TFT or the like. . The present invention has been made in view of the above-described circumstances, and provides an electro-optical device, an electronic device, and a projection display device that can automatically correct gradation characteristics with respect to leakage current of a switching element such as a TFT. The purpose is.

【0007】[0007]

【課題を解決するための手段】上記課題を解決するため
本発明にあっては、下記構成を具備することを特徴とす
る。なお、括弧内は例示である。請求項1記載の構成に
あっては、素子基板(101)上に配置され、画素電圧
が印加される複数の画素電極(118)と、選択期間に
導通状態になることにより、前記画素電圧を前記画素電
極に印加し、非選択期間に非導通状態となることによ
り、前記画素電圧を前記画素電極に保持するスイッチン
グ素子(116)と、前記スイッチング素子(116)
のダミー素子(302)を含む電流源と、前記電流源に
流れる電流に応じて前記画素電圧を補正する補正回路
(二次ガンマ補正回路202)とを有することを特徴と
する。また、請求項2記載の構成にあっては、素子基板
上に配置され、画素電圧が印加される複数の画素電極
と、選択期間に導通状態になることにより、前記画素電
圧を前記画素電極に印加し、非選択期間に非導通状態と
なることにより、前記画素電圧を前記画素電極に保持す
るスイッチング素子(116)と、前記スイッチング素
子を光照射から遮光する遮光膜(データ線114)と、
前記スイッチング素子のダミー素子(302)を含む電
流源と、前記電流源に流れる電流に応じて前記画素電圧
を補正する補正回路(二次ガンマ補正回路202)とを
有することを特徴とする。さらに、請求項3記載の構成
にあっては、請求項2記載の電気光学装置において、前
記ダミー素子を光照射から遮光する遮光膜(遮光ライン
382)を有することを特徴とする。さらに、請求項4
記載の構成にあっては、請求項1乃至4記載の電気光学
装置において、前記電流源は、並列接続された複数の前
記ダミー素子を有することを特徴とする。さらに、請求
項5記載の構成にあっては、請求項1乃至4記載の電気
光学装置において、前記スイッチング素子は、TFTか
らなることを特徴とする。さらに、請求項6記載の構成
にあっては、請求項1乃至5記載の電気光学装置におい
て、前記ダミー素子は前記スイッチング素子と同一工程
で製造されることを特徴とする。さらに、請求項7記載
の構成にあっては、請求項1乃至6記載の電気光学装置
において、前記電流源は、前記素子基板(101)上に
配設された第1のライン(360)と、該第1のライン
(360)に略平行に配設された第2のライン(36
4)と、該第1および第2のラインの間に介挿された第
3のライン(362)と、該第3のライン(362)上
に形成された複数のダミー素子(302)と、前記第1
または第2のラインの何れかと前記第3のライン(36
2)とを接続する第1のリード線(380)と、前記第
1のライン(360)と前記複数のダミー素子の入力端
とを接続する第2のリード線(368,……,368)
と、前記第2のライン(360)と前記複数のダミー素
子の出力端とを接続する第3のリード線(374,…
…,374)とを有することを特徴とする。また、請求
項8記載の構成にあっては、請求項1乃至7の何れかに
記載の電気光学装置を備えることを特徴とする。また、
請求項9記載の構成にあっては、光源(1431)と、
前記光源からの光を変調する光変調装置(100R,1
00G,100B)と、前記光変調装置により変調され
た光を投射する投射レンズ(1437)を有する投射型
表示装置(1430)において、前記光変調装置は、素
子基板(101)上に配置され、画素電圧が印加される
複数の画素電極(118)と、選択期間に導通状態にな
ることにより、前記画素電圧を前記画素電極に印加し、
非選択期間に非導通状態となることにより、前記画素電
圧を前記画素電極に保持するスイッチング素子(11
6)と、前記スイッチング素子を光照射から遮光する遮
光膜(データ線114)と、前記スイッチング素子のダ
ミー素子(302)を含む電流源と、前記電流源に流れ
る電流に応じて前記画素電圧を補正する補正回路(二次
ガンマ補正回路202)とを有することを特徴とする。
さらに、請求項10記載の構成にあっては、請求項9記
載の投射型表示装置において、前記ダミー素子を光照射
から遮光する遮光膜(遮光ライン382)を有すること
を特徴とする。さらに、請求項11記載の構成にあって
は、請求項9または10記載の投射型表示装置におい
て、前記電流源は、並列接続された複数の前記ダミー素
子を有することを特徴とする。さらに、請求項12記載
の構成にあっては、請求項10乃至11記載の投射型表
示装置において、前記スイッチング素子は、TFTから
なることを特徴とする。さらに、請求項13記載の構成
にあっては、請求項9乃至12記載の投射型表示装置に
おいて、前記ダミー素子は前記スイッチング素子と同一
工程で製造されることを特徴とする。さらに、請求項1
4記載の構成にあっては、請求項9乃至13記載の投射
型表示装置において、前記電流源は、前記素子基板(1
01)上に配設された第1のライン(360)と、該第
1のライン(360)に略平行に配設された第2のライ
ン(364)と、該第1および第2のラインの間に介挿
された第3のライン(362)と、該第3のライン(3
62)上に形成された複数のダミー素子(302)と、
前記第1または第2のラインの何れかと前記第3のライ
ンとを接続する第1のリード線(380)と、前記第1
のラインと前記複数のダミー素子の入力端とを接続する
第2のリード線(368,……,368)と、前記第2
のラインと前記複数のダミー素子の出力端とを接続する
第3のリード線(374,……,374)とを有するこ
とを特徴とする。
Means for Solving the Problems In order to solve the above problems, the present invention is characterized by having the following constitution. Note that the contents in parentheses are examples. In the configuration according to the first aspect, the plurality of pixel electrodes (118) disposed on the element substrate (101) and to which the pixel voltage is applied are brought into a conductive state during a selection period to reduce the pixel voltage. A switching element (116) for applying the voltage to the pixel electrode to be in a non-conductive state during a non-selection period, thereby holding the pixel voltage on the pixel electrode; and a switching element (116).
And a correction circuit (secondary gamma correction circuit 202) for correcting the pixel voltage according to the current flowing through the current source. In the configuration according to claim 2, the pixel voltage is applied to the pixel electrode by being placed on the element substrate and being in a conductive state during a selection period with the plurality of pixel electrodes to which the pixel voltage is applied. A switching element (116) for holding the pixel voltage on the pixel electrode by applying a non-conductive state during the non-selection period, a light shielding film (data line 114) for shielding the switching element from light irradiation,
A current source including a dummy element (302) of the switching element, and a correction circuit (secondary gamma correction circuit 202) that corrects the pixel voltage according to a current flowing through the current source. Furthermore, the configuration according to claim 3 is the electro-optical device according to claim 2, further comprising a light-shielding film (light-shielding line 382) that shields the dummy element from light irradiation. Claim 4
In the configuration described above, in the electro-optical device according to any one of claims 1 to 4, the current source includes a plurality of the dummy elements connected in parallel. Further, according to a fifth aspect of the present invention, in the electro-optical device according to the first to fourth aspects, the switching element comprises a TFT. Further, according to a sixth aspect of the present invention, in the electro-optical device according to the first to fifth aspects, the dummy element is manufactured in the same process as the switching element. Furthermore, in the configuration according to claim 7, in the electro-optical device according to claims 1 to 6, the current source is connected to a first line (360) provided on the element substrate (101). , A second line (36) disposed substantially parallel to the first line (360).
4), a third line (362) interposed between the first and second lines, and a plurality of dummy elements (302) formed on the third line (362). The first
Alternatively, one of the second lines and the third line (36
2), and a second lead (368,..., 368) connecting the first line (360) to the input terminals of the plurality of dummy elements.
And third lead wires (374,...) Connecting the second line (360) and the output terminals of the plurality of dummy elements.
, 374). An eighth aspect of the invention is characterized by including the electro-optical device according to any one of the first to seventh aspects. Also,
In a configuration according to claim 9, a light source (1431);
An optical modulator (100R, 1) for modulating light from the light source
00G, 100B) and a projection display device (1430) having a projection lens (1437) for projecting light modulated by the light modulation device, the light modulation device is disposed on an element substrate (101); A plurality of pixel electrodes (118) to which a pixel voltage is applied and a conductive state during a selection period, whereby the pixel voltage is applied to the pixel electrode;
The non-conductive state during the non-selection period causes the switching element (11) that holds the pixel voltage to the pixel electrode.
6), a light-shielding film (data line 114) for shielding the switching element from light irradiation, a current source including a dummy element (302) of the switching element, and a pixel voltage according to a current flowing through the current source. And a correction circuit (secondary gamma correction circuit 202) for performing correction.
Further, according to a tenth aspect of the invention, in the projection type display device according to the ninth aspect, a light shielding film (light shielding line 382) for shielding the dummy element from light irradiation is provided. Further, in the configuration according to claim 11, in the projection type display device according to claim 9 or 10, the current source has a plurality of the dummy elements connected in parallel. According to a twelfth aspect of the present invention, in the projection display device according to the tenth to eleventh aspects, the switching element is formed of a TFT. According to a thirteenth aspect of the present invention, in the projection display device according to the ninth to twelfth aspects, the dummy element is manufactured in the same step as the switching element. Further, claim 1
In the configuration according to the fourth aspect, in the projection type display device according to the ninth to thirteenth aspects, the current source is connected to the element substrate (1).
01) a first line (360) disposed thereon, a second line (364) disposed substantially parallel to the first line (360), and the first and second lines. And a third line (362) inserted between the third line (3)
62) a plurality of dummy elements (302) formed thereon;
A first lead wire (380) for connecting either the first or second line to the third line;
.., 368 connecting the lines of the plurality of dummy elements to the input terminals of the plurality of dummy elements.
, And third lead wires (374,..., 374) connecting the output terminals of the plurality of dummy elements.

【0008】[0008]

【発明の実施の形態】1.実施形態の構成 1.1.全体構成 次に、本発明の一実施形態の電気光学装置の構成を図
1,図2を参照し説明する。なお、図2は主として電気
光学装置の素子基板に実装される部分、図1は主として
素子基板とは別体として実装される回路部分のブロック
図である。図1において電気光学装置には、図示せぬ上
位装置から8ビットのビデオデータ、その垂直同期信号
Vsync、水平同期信号Hsync、画素クロックC
LKおよびI 2C BUS(登録商標)制御信号が供給
される。202は二次ガンマ補正回路であり、該ビデオ
データの階調特性を補正し、9ビットのバス幅で、階調
補正された補正ビデオデータを出力する。
BEST MODE FOR CARRYING OUT THE INVENTION Configuration of embodiment 1.1. Next, the configuration of an electro-optical device according to an embodiment of the present invention will be described.
This will be described with reference to FIG. FIG. 2 mainly shows electricity.
FIG. 1 mainly shows a portion mounted on an element substrate of an optical device.
Circuit block mounted separately from the element substrate
FIG. In FIG. 1, an electro-optical device includes
8-bit video data from the unit and its vertical synchronization signal
Vsync, horizontal synchronization signal Hsync, pixel clock C
LK and I TwoSupplied with C BUS (registered trademark) control signal
Is done. Reference numeral 202 denotes a secondary gamma correction circuit,
Corrects the gradation characteristics of the data and uses a 9-bit bus width to
The corrected corrected video data is output.

【0009】204は多相展開回路であり、該補正ビデ
オデータを、多相展開(ここでは6層展開)する。すな
わち、補正ビデオデータにおける各ドットの画素値の持
続時間が6倍に伸張され、6ドットの画素値を同時にラ
ッチできるようにこれらのタイミングが補正される。次
に、206はデータ反転・非反転選択回路であり、1ド
ット毎に画素値の極性が反転するように、これら画素値
の一部を反転させる。208はデジタル/アナログ(D
/A)コンバータであり、データ反転・非反転選択回路
206から出力された画素値をアナログ信号である多相
ビデオデータVID1〜6に変換し出力する。この多相
ビデオデータVID1〜6は、ビデオアンプ210−1
〜6を介して増幅される。
Reference numeral 204 denotes a multi-phase expansion circuit, which performs multi-phase expansion (here, 6-layer expansion) of the corrected video data. That is, the duration of the pixel value of each dot in the corrected video data is extended six times, and these timings are corrected so that the pixel values of 6 dots can be latched simultaneously. Next, a data inversion / non-inversion selection circuit 206 inverts some of these pixel values so that the polarity of the pixel values is inverted every dot. 208 is a digital / analog (D
/ A) A converter that converts the pixel values output from the data inversion / non-inversion selection circuit 206 into multi-phase video data VID1 to VID6, which are analog signals, and outputs the same. The polyphase video data VID1 to VID6 are supplied to the video amplifier 210-1.
66.

【0010】212はIC制御回路であり、I
BUS制御信号に基づいて、電気光学装置内の各部を制
御する。214はLCDタイミング発生回路であり、水
平同期信号Hsync、垂直同期信号Vsyncに基づ
いて、各種タイミング信号を生成する。これらタイミン
グ信号のうち、主要なものについて説明しておく。な
お、これらタイミング信号の波形例を図8に示してお
く。
[0010] 212 is I 2 C controller, I 2 C
Each part in the electro-optical device is controlled based on the BUS control signal. An LCD timing generation circuit 214 generates various timing signals based on the horizontal synchronization signal Hsync and the vertical synchronization signal Vsync. The main ones among these timing signals will be described. FIG. 8 shows waveform examples of these timing signals.

【0011】まず、CLXは、電気光学装置の表示用の
クロック信号であり、画素クロックCLKの相数倍(こ
こでは6倍)のクロック周期を有し、デューティ比50
%の信号である。/CLXはその反転信号である(な
お、本明細書において、反転信号には信号名の先頭に
「/」を付すこととする)。DXはラインスタートパル
スであり、電気光学装置における各ラインの先頭におい
て立ち上がる。NRGはプリチャージ信号であり、プリ
チャージを行うべきタイミングすなわちラインスタート
パルスDXよりも若干早く立ち上がる。ENB1,EN
B2はラッチイネーブル信号であり、多相ビデオデータ
VID1〜6が安定するタイミングにおいて交互にHレ
ベルに立ち上がる信号である。CLYは電気光学装置の
ラインクロック信号であり、所定のラインクロック周期
を有し、デューティ比50%の信号である。DYはフレ
ームスタートパルスであり、電気光学装置における各フ
レームの先頭において立ち上がる。BIASOおよびB
IASEは奇数ドット極性信号および偶数ドット極性信
号であり、対応する画素に対する液晶層への印加電圧の
極性(換言すれば対応するビデオデータVID1〜6の
極性)を示す信号である。すなわち、印加電圧の極性
は、これらの信号がLレベルであれば正極性、Hレベル
であれば負極性であることを示す。
First, CLX is a clock signal for display of the electro-optical device, has a clock cycle of the number of phases of the pixel clock CLK (here, six times), and has a duty ratio of 50.
% Signal. / CLX is its inverted signal (in this specification, the inverted signal is prefixed with "/"). DX is a line start pulse, which rises at the head of each line in the electro-optical device. NRG is a precharge signal, which rises slightly earlier than the timing at which precharge is to be performed, that is, the line start pulse DX. ENB1, EN
B2 is a latch enable signal, which rises to the H level alternately at the timing when the multi-phase video data VID1 to VID6 are stabilized. CLY is a line clock signal of the electro-optical device, has a predetermined line clock cycle, and has a duty ratio of 50%. DY is a frame start pulse, which rises at the beginning of each frame in the electro-optical device. BIASO and B
IASE is an odd dot polarity signal and an even dot polarity signal, and is a signal indicating the polarity of the voltage applied to the liquid crystal layer for the corresponding pixel (in other words, the polarity of the corresponding video data VID1 to VID6). That is, the polarity of the applied voltage indicates a positive polarity when these signals are at the L level and a negative polarity when these signals are at the H level.

【0012】216はD/Aコンバータであり、I
BUS制御信号から必要なアナログ信号を生成する。
Sub Brightnessは輝度調整信号であり、ユーザのパネル
操作等に基づく輝度調整指令を示す信号である。Bias_C
OMは輝度調整信号Sub Brightnessの基準電位信号であ
る。NRSHはプリチャージ電位最大値信号、NRSL
はプリチャージ電位最小値信号であり、各々プリチャー
ジ電位の最大値と最小値とを示す。LCCOMは対向電
極電位であり、対向電極に印加される。
Reference numeral 216 denotes a D / A converter, which is I 2 C
A necessary analog signal is generated from the BUS control signal.
Sub Brightness is a brightness adjustment signal, and is a signal indicating a brightness adjustment command based on a user's panel operation or the like. Bias_C
OM is a reference potential signal of the brightness adjustment signal Sub Brightness. NRSH is a precharge potential maximum value signal, NRSL
Is a precharge potential minimum value signal, which indicates the maximum value and the minimum value of the precharge potential, respectively. LCCOM is a counter electrode potential and is applied to the counter electrode.

【0013】222は差動アンプであり、輝度調整信号
Sub Brightnessおよび基準電位信号Bias_COMの差分を増
幅し、その結果をゲイン信号として奇数ドットのビデオ
データVID1,3,5を出力するビデオアンプ210
−1,3,5に与える。同様に、差動アンプ224は、
輝度調整信号Sub Brightnessおよび基準電位信号Bias_C
OMの差分を増幅し、その結果をゲインとして偶数ドット
のビデオデータVID2,4,6を出力するビデオアン
プ210−2,4,6に与える。
Reference numeral 222 denotes a differential amplifier, which is a luminance adjustment signal.
Video amplifier 210 that amplifies the difference between Sub Brightness and reference potential signal Bias_COM, and outputs the result as a gain signal to output video data VID1, 3, 5 of odd-numbered dots.
-1, 3 and 5. Similarly, the differential amplifier 224 is
Brightness adjustment signal Sub Brightness and reference potential signal Bias_C
The difference of OM is amplified, and the result is given as a gain to video amplifiers 210-2, 4, 6 that output video data VID2, 4, 6 of even-numbered dots.

【0014】218,220はスイッチング回路であ
り、輝度調整信号Sub Brightnessおよび基準電位信号Bi
as_COMをストレート接続またはクロス接続して差動アン
プ222,224に供給する。スイッチング回路21
8,220の接続状態(ストレートまたはクロス)は、
極性信号BIASO,BIASEに応じて相補的に切り
換えられる。これにより、ビデオアンプ210−1,
3,5およびビデオアンプ210−2,4,6には、そ
れぞれ極性が異なり絶対値の等しいゲイン信号が供給さ
れることになる。
Reference numerals 218 and 220 denote switching circuits, which are a luminance adjustment signal Sub Brightness and a reference potential signal Bi.
As_COM is supplied to the differential amplifiers 222 and 224 through straight connection or cross connection. Switching circuit 21
8, 220 connection state (straight or cross)
Complementary switching is performed according to the polarity signals BIASO and BIASE. Thereby, the video amplifiers 210-1 and 210-1,
Gain signals having different polarities and equal absolute values are supplied to the video amplifiers 3 and 5 and the video amplifiers 210-2, 4 and 6, respectively.

【0015】次に、230,232は差動アンプであ
り、プリチャージ電位最大値信号NRSHおよびプリチ
ャージ電位最小値信号NRSLの差分を増幅し、各々奇
数ドットプリチャージ電位NRS1および偶数ドットプ
リチャージ電位NRS2を出力する。226,228は
スイッチング回路であり、スイッチング回路218,2
20と同様に、極性信号BIASO,BIASEに応じ
て相補的に接続状態(ストレートまたはクロス)を切り
換えてプリチャージ電位最大値信号NRSHおよびプリ
チャージ電位最小値信号NRSLを差動アンプ230,
232に供給する。これにより、プリチャージ電位NR
S1,NRS2は、それぞれ極性が異なり絶対値の等し
い電位になる。
Next, reference numerals 230 and 232 denote differential amplifiers which amplify the difference between the precharge potential maximum value signal NRSH and the precharge potential minimum value signal NRSL, respectively, and odd-numbered dot precharge potential NRS1 and even-numbered dot precharge potential, respectively. Outputs NRS2. Reference numerals 226 and 228 denote switching circuits.
As in the case of 20, the connection state (straight or cross) is switched complementarily in accordance with the polarity signals BIASO and BIASE to change the precharge potential maximum value signal NRSH and the precharge potential minimum value signal NRSL to the differential amplifier 230,
232. Thereby, the precharge potential NR
S1 and NRS2 have different polarities and equal potentials.

【0016】次に、図2において、素子基板上における
表示領域101aには、図においてX(行)方向に延在
して複数本の走査線112が形成されている。また、複
数本のデータ線114が、Y(列)方向に沿って延在し
て形成されている。そして、画素110は、走査線11
2とデータ線114との各交差に対応して設けられて、
マトリクス状に配列されている。ここで、説明の便宜
上、本実施形態では、走査線112の総本数をm本と
し、データ線114の総本数をn本として(m、nはそ
れぞれ2以上の整数)、m行×n列のマトリクス型表示
装置として説明する。
Next, in FIG. 2, in the display area 101a on the element substrate, a plurality of scanning lines 112 are formed extending in the X (row) direction in the figure. Further, a plurality of data lines 114 are formed extending along the Y (column) direction. The pixel 110 is connected to the scanning line 11
2 is provided corresponding to each intersection of the data line 114 and
They are arranged in a matrix. Here, for convenience of explanation, in this embodiment, the total number of the scanning lines 112 is m and the total number of the data lines 114 is n (m and n are integers of 2 or more), and m rows × n columns Will be described as a matrix type display device.

【0017】1.2.画素の構成 画素110の具体的な構成としては、例えば、図3
(a)に示されるものが挙げられる。この構成では、ト
ランジスタ(MOS型FET)116のゲート端が走査
線112に、ソース端がデータ線114に、ドレイン端
が画素電極118に、それぞれ接続されるとともに、画
素電極118と対向電極108との間に電気光学材料た
る液晶105が挟持されて液晶層が形成されている。こ
こで、対向電極108は、後述するように、実際には画
素電極118と対向するように対向基板に一面に形成さ
れる透明電極である。また、画素電極118は蓄積容量
119の一端に接続され、蓄積容量119の他端には所
定電圧VSSX,VSSYが印加され、液晶層に蓄積さ
れる電荷のリークを防止している。なお、この実施形態
では、蓄積容量119を画素電極118と所定電圧VS
SX,VSSYとの間に形成したが、画素電極118と
対向電極108間、画素電極118と接地電位GND
間、あるいは画素電極118とゲート線間等に形成して
も良い。
1.2. Configuration of Pixel As a specific configuration of the pixel 110, for example, FIG.
Examples shown in (a) are given. In this configuration, the gate end of the transistor (MOS type FET) 116 is connected to the scanning line 112, the source end is connected to the data line 114, the drain end is connected to the pixel electrode 118, and the pixel electrode 118 and the counter electrode 108 are connected to each other. A liquid crystal 105, which is an electro-optical material, is sandwiched therebetween to form a liquid crystal layer. Here, the opposing electrode 108 is a transparent electrode formed on one surface of the opposing substrate so as to actually face the pixel electrode 118 as described later. Further, the pixel electrode 118 is connected to one end of the storage capacitor 119, and predetermined voltages VSSX and VSSY are applied to the other end of the storage capacitor 119 to prevent leakage of electric charges stored in the liquid crystal layer. In this embodiment, the storage capacitor 119 is connected to the pixel electrode 118 and the predetermined voltage VS.
SX and VSSY, but between the pixel electrode 118 and the counter electrode 108, and between the pixel electrode 118 and the ground potential GND.
It may be formed between pixels or between the pixel electrode 118 and the gate line.

【0018】ここで、図3(a)に示される構成では、
トランジスタ116として一方のチャネル型のみが用い
られているために、オフセット電圧が必要となるが、図
3(b)に示されるように、Pチャネル型トランジスタ
とNチャネル型トランジスタとを相補的に組み合わせた
構成とすれば、オフセット電圧の影響をキャンセルする
ことができる。ただし、この相補型構成では、走査信号
として互いに排他的レベルを供給する必要が生じるた
め、1行の画素110に対して走査線112a,112
bの2本の走査線が必要となる。
Here, in the configuration shown in FIG.
Since only one channel type is used as the transistor 116, an offset voltage is required. However, as shown in FIG. 3B, a P-channel transistor and an N-channel transistor are complementarily combined. With such a configuration, the influence of the offset voltage can be canceled. However, in this complementary configuration, it is necessary to supply mutually exclusive levels as scanning signals, so that the scanning lines 112a, 112
Two scanning lines b are required.

【0019】1.3.二次ガンマ補正回路202の構成 次に、二次ガンマ補正回路202の詳細構成を図5を参
照し説明するが、その前提としてトランジスタ(MOS
型FET)を用いた照度測定の原理について説明してお
く。トランジスタのゲート端とドレイン端(ソース端で
もよい)を接続し、ソース−ドレイン間に0.3〜2[V]
程度の電圧VDDを印加すると、ドレイン端にはほとんど
電流が流れない。しかし、ここでトランジスタに光を照
射すると、照度に応じたリーク電流がドレイン端に流れ
る。
1.3. Configuration of Secondary Gamma Correction Circuit 202 Next, a detailed configuration of the secondary gamma correction circuit 202 will be described with reference to FIG.
The principle of illuminance measurement using a type FET) will be described. The gate end and drain end (or source end may be connected) of the transistor are connected, and between 0.3 and 2 [V]
When a voltage of about VDD is applied, almost no current flows to the drain end. However, when the transistor is irradiated with light, a leak current corresponding to the illuminance flows to the drain end.

【0020】電流の大きさはトランジスタの生成プロセ
ス等に応じて異なるが、ポリシリコンプロセスによって
形成されたトランジスタの一例では、500[lx]で20
[fA],500[klx]で20[pA],1[Mlx]で150[pA]程
度のリーク電流が発生する。従って、ドレイン電流を測
定することにより、照度を測定することが可能になる。
但し、トランジスタ1個あたりのリーク電流はきわめて
低いレベルであるため、数百〜数千個程度のトランジス
タを並列接続してリーク電流を測定すると好適である。
Although the magnitude of the current varies depending on the transistor generation process and the like, in the example of the transistor formed by the polysilicon process, 500 [lx] equals 20.
Leakage current of about 20 [pA] occurs at [fA], 500 [klx], and about 150 [pA] occurs at 1 [Mlx]. Therefore, it is possible to measure the illuminance by measuring the drain current.
However, since the leakage current per transistor is extremely low, it is preferable to measure several hundred to several thousand transistors in parallel to measure the leakage current.

【0021】図5において302,……,302は画素
ドライブ用トランジスタ116と同一プロセスにおいて
素子基板内に形成された測定用トランジスタであり、数
百〜数千個程度並列接続されている。従って、素子基板
に光が照射されると、これら測定用トランジスタの並列
回路にリーク電流Idlが流れる。304,306は抵抗
器、308はオペアンプであり、これらによって増幅器
が形成されている。すなわち、リーク電流Idlに対し
て、該増幅器より「−Idl・R2」の電圧が出力される。
In FIG. 5, 302,..., 302 are measurement transistors formed in the element substrate in the same process as the pixel drive transistors 116, and are connected in parallel in the order of hundreds to thousands. Therefore, when the element substrate is irradiated with light, a leak current Idl flows in a parallel circuit of these measurement transistors. 304 and 306 are resistors, and 308 is an operational amplifier, which forms an amplifier. That is, the amplifier outputs a voltage of “−Idl · R2” with respect to the leak current Idl.

【0022】310はアナログ/デジタル(A/D)コ
ンバータであり、この増幅結果に基づいて、リーク電流
Idlの測定値をデジタル値として出力する。312はル
ックアップテーブルであり、リーク電流Idlが所定の基
準値であると仮定した状態におけるビデオデータの階調
補正特性が記憶されている。すなわち、液晶の透過率は
印加電圧に応じて図7(a)に示すようにノンリニアに変
化する(ノーマリーホワイトの場合)ため、同図(b)に
示すように、ビデオデータの階調に応じて透過率がリニ
アに変化するように、ビデオデータの階調に対応して液
晶層に印加すべき電圧指令値がルックアップテーブル3
12に記憶されているのである。但し、リーク電流の増
加に応じて、同図(a)の特性は同図(c)のように変化す
る。すなわち、リーク電流が増加すると、同一の透過率
を得るためにより高い電圧を印加する必要が生じる。図
5において314はリーク補正回路であり、リーク電流
Idlの測定値に基づいて上記電圧指令値を補正し、その
結果を多相展開回路204に供給する。この補正は、具
体的には液晶への印加電圧の増幅率を変化させるもので
あり、デジタル的な演算によって可能である。また図5
では、デジタル的な演算による例を挙げたが、オペアン
プ308からの電圧値を用い、アナログ増幅することに
よっても補正できる。ただし、デジタル演算では非線型
な演算が可能であり、液晶の非線型特性も加味したより
細かい調整が可能であること、液晶材料が変更された場
合にも演算データを簡単に変更可能である利点を有す
る。
An analog / digital (A / D) converter 310 outputs a measured value of the leak current Idl as a digital value based on the amplification result. Reference numeral 312 denotes a look-up table which stores gradation correction characteristics of video data in a state where the leak current Idl is assumed to be a predetermined reference value. That is, since the transmittance of the liquid crystal changes non-linearly according to the applied voltage as shown in FIG. 7A (in the case of normally white), as shown in FIG. The voltage command value to be applied to the liquid crystal layer corresponding to the gradation of the video data is set in the lookup table 3 so that the transmittance changes linearly in response to the gradation.
12 is stored. However, the characteristic of FIG. 3A changes as shown in FIG. 3C according to the increase of the leak current. That is, when the leak current increases, it becomes necessary to apply a higher voltage to obtain the same transmittance. In FIG. 5, reference numeral 314 denotes a leak correction circuit which corrects the voltage command value based on the measured value of the leak current Idl and supplies the result to the multiphase expansion circuit 204. This correction specifically changes the amplification factor of the voltage applied to the liquid crystal, and can be performed by digital calculation. FIG.
In the above, an example using digital calculation has been described, but correction can also be made by analog amplification using the voltage value from the operational amplifier 308. However, the advantage of digital calculation is that nonlinear calculation is possible, finer adjustment is possible in consideration of the nonlinear characteristics of liquid crystal, and calculation data can be easily changed even when the liquid crystal material is changed. Having.

【0023】1.4.ドライバ等の構成 説明を再び図2に戻す。252,254はYドライバで
あり、m個(走査線112の本数)のラッチ回路から構
成されている。Yドライバ252,254においては、
フレームの最初に供給されるフレームスタートパルスD
Yがラインクロック信号CLYの立上がりおよび立下が
りタイミングに同期して各ラッチ回路に順次転送され、
ラッチされた結果が走査線112の各々に走査信号G1,
G2,G3,…,Gmとして順次排他的に供給される。なお、
Yドライバ252,254は全く同一の走査信号G1,G
2,G3,…,Gmを走査線112の両端から供給するが、こ
れは走査線112上のインピーダンスや寄生容量等の影
響を最小限に抑制するためである。
1.4. The description of the configuration of the driver and the like is returned to FIG. Reference numerals 252 and 254 denote Y drivers, each of which includes m latch circuits (the number of scanning lines 112). In the Y drivers 252 and 254,
Frame start pulse D supplied at the beginning of a frame
Y is sequentially transferred to each latch circuit in synchronization with the rising and falling timings of the line clock signal CLY,
The latched result is applied to each of the scan lines 112 by the scan signal G1,
, Gm are sequentially and exclusively supplied. In addition,
The Y drivers 252 and 254 have exactly the same scanning signals G1 and G
2, G3,..., Gm are supplied from both ends of the scanning line 112 in order to minimize the influence of impedance, parasitic capacitance, and the like on the scanning line 112.

【0024】次に、250はXドライバであり、k個
(データ線114の本数/6)のラッチ回路(図示せ
ず)から構成されている。Xドライバ250において
は、各ラインの最初に供給されるラインスタートパルス
DXがクロック信号CLXの立上がりおよび立下がりタ
イミングに同期して各ラッチ回路に順次転送され、ラッ
チされた結果が信号P1,P2,P3,…,Pkとして出力され
る。図8に示すように、信号P1,P2,P3,…,Pkはクロ
ック信号CLXの1/2周期づつオーバーラップしてい
る。
Reference numeral 250 denotes an X driver, which comprises k (the number of data lines 114/6) latch circuits (not shown). In the X driver 250, the line start pulse DX supplied at the beginning of each line is sequentially transferred to each latch circuit in synchronization with the rising and falling timings of the clock signal CLX, and the latched result is output as signals P1, P2, .., Pk. As shown in FIG. 8, the signals P1, P2, P3,..., Pk overlap each other by a half cycle of the clock signal CLX.

【0025】258−1〜kはアンド回路であり、上記
信号Pi(但し、i=1,2,3, …,k)の添字iが奇数であ
る場合は信号Piとラッチイネーブル信号ENB1との
論理積をラッチ信号Qiとして出力する一方、添字iが
偶数である場合は信号Piとラッチイネーブル信号EN
B2との論理積をラッチ信号Qiとして出力する。この
結果、ラッチ信号Qiは、順次排他的に出力される。
Reference numerals 258-1 to 258-k denote AND circuits. When the subscript i of the signal Pi (where i = 1, 2, 3,..., K) is an odd number, a signal between the signal Pi and the latch enable signal ENB1 is obtained. While the logical product is output as the latch signal Qi, when the subscript i is an even number, the signal Pi and the latch enable signal EN are output.
The logical product with B2 is output as a latch signal Qi. As a result, the latch signals Qi are sequentially and exclusively output.

【0026】256はサンプルホールド回路であり、デ
ータ線114毎に設けられたトランジスタによって構成
されている。各トランジスタは、順次6個づつ組になっ
ており、各組を成すトランジスタのゲート端には、ラッ
チ信号Q1,Q2,……,Qkが印加される。これによ
り、その時点におけるビデオデータVID1〜6が、対
応する6本のデータ線114に印加される。260はプ
リチャージ回路であり、データ線114毎に設けられた
複数のトランジスタから構成されている。これらトラン
ジスタのゲート端に、プリチャージ信号NRGが印加さ
れると、奇数ドットに対応するデータ線114には奇数
ドットプリチャージ電位NRS1が、偶数ドットに対応
するデータ線114には偶数ドットプリチャージ電位N
RS2が同時に印加される。
Reference numeral 256 denotes a sample and hold circuit, which is constituted by transistors provided for each data line 114. .., Qk are applied to the gate terminals of the transistors forming each group. The latch signals Q1, Q2,. Thus, the video data VID1 to VID6 at that time are applied to the corresponding six data lines 114. Reference numeral 260 denotes a precharge circuit, which includes a plurality of transistors provided for each data line 114. When a precharge signal NRG is applied to the gate terminals of these transistors, an odd dot precharge potential NRS1 is applied to the data line 114 corresponding to the odd dot, and an even dot precharge potential is applied to the data line 114 corresponding to the even dot. N
RS2 is applied simultaneously.

【0027】1.5.液晶装置の構成 次に、上述した電気光学装置の構造について、図4
(a),(b)を参照して説明する。ここで、同図(a)は、電
気光学装置100の構成を示す平面図であり、同図(b)
は、同図(a)におけるA−A´断面図である。これらの
図において101は素子基板であり、その上面に画素電
極118などが形成されている。102は対向基板であ
り、その下面に対向電極108が形成されている。素子
基板101および対向電極108は、互いにシール材1
04によって一定の間隙を保って貼り合わせられ、この
間隙に電気光学材料としての液晶105が挟持されてい
る。なお、実際には、シール材104には切欠部分があ
って、ここを介して液晶105が封入された後、封止材
により封止されるが、これらの図においては省略されて
いる。ここで、素子基板101および対向基板102は
ガラスや石英などの非晶質基板である。そして、画素電
極118等は、素子基板101に半導体簿膜を堆積して
成るTFTによって形成されている。すなわち、電気光
学装置100は、透過型として用いられることになる。
1.5. Next, the structure of the above-described electro-optical device will be described with reference to FIG.
This will be described with reference to (a) and (b). Here, FIG. 1A is a plan view showing the configuration of the electro-optical device 100, and FIG.
FIG. 2 is a sectional view taken along the line AA ′ in FIG. In these figures, reference numeral 101 denotes an element substrate on which a pixel electrode 118 and the like are formed. Reference numeral 102 denotes a counter substrate on which a counter electrode 108 is formed. The element substrate 101 and the counter electrode 108 are mutually
The liquid crystal 105 serving as an electro-optical material is sandwiched in this gap by keeping a certain gap. Actually, the sealing material 104 has a cutout portion, and after the liquid crystal 105 is sealed through the cutout portion, it is sealed with a sealing material, but is omitted in these drawings. Here, the element substrate 101 and the counter substrate 102 are amorphous substrates such as glass and quartz. The pixel electrodes 118 and the like are formed by TFTs formed by depositing a semiconductor thin film on the element substrate 101. That is, the electro-optical device 100 is used as a transmission type.

【0028】さて、素子基板101において、シール材
104の内側かつ表示領域101aの外側領域には、各
種回路が形成されている。すなわち、図上で表示領域1
01aの左右にはYドライバ252,254が形成さ
れ、上方にはプリチャージ回路260が、また下方には
Xドライバ250が形成されている。さらに、表示領域
101aの右上,左上,右下,左下方向の領域302a
においては、多数の測定用トランジスタ302,……,
302が形成されている。
On the element substrate 101, various circuits are formed inside the sealant 104 and outside the display area 101a. That is, the display area 1 on the drawing
Y drivers 252 and 254 are formed on the left and right of 01a, a precharge circuit 260 is formed above, and an X driver 250 is formed below. Further, an area 302a in the upper right, upper left, lower right, lower left directions of the display area 101a
, A large number of measurement transistors 302,.
302 is formed.

【0029】また、素子基板101において、Xドライ
バ250が形成される領域の外側であって、シール材1
04を隔てた領域107には、複数の接続端子が形成さ
れ、ここから外側からの制御信号や電源電圧などが入力
される。一方、対向基板102の対向電極108は、基
板貼合部分における4隅のうち少なくとも1箇所におい
て設けられた導通材(図示省略)と、領域107に設け
られた接続端子とを介して、対向電極電位LCCOMが
対向電極108に印加される。
In the element substrate 101, the sealing material 1 is located outside the region where the X driver 250 is formed.
A plurality of connection terminals are formed in an area 107 separated from the area 04, from which a control signal and a power supply voltage from the outside are input. On the other hand, the counter electrode 108 of the counter substrate 102 is connected to a conductive material (not shown) provided in at least one of four corners of the substrate bonding portion and a connection terminal provided in the region 107. The potential LCCOM is applied to the counter electrode 108.

【0030】ほかに、対向基板102には、電気光学装
置100の用途に応じて、例えば、直視型であれば、第
1に、ストライプ状や、モザイク状、トライアングル状
等に配列したカラーフィルタが設けられ、第2に、例え
ば、金属材料や樹脂などからなる遮光膜(ブラックマト
リクス)が設けられる。なお、色光変調の用途の場合に
は、例えば、後述するプロジェクタのライトバルブとし
て用いる場合には、カラーフィルタは形成されない。ま
た、直視型の場合、電気光学装置100に光を素子基板
101側から照射するバックライトが必要に応じて設け
られる。
In addition, depending on the application of the electro-optical device 100, first, for example, in the case of a direct-view type, first, a color filter arranged in a stripe shape, a mosaic shape, a triangle shape, or the like is provided on the counter substrate 102. Second, a light-shielding film (black matrix) made of, for example, a metal material or a resin is provided. In the case of color light modulation, for example, when used as a light valve of a projector described later, no color filter is formed. In the case of a direct-view type, a backlight for irradiating the electro-optical device 100 with light from the element substrate 101 side is provided as necessary.

【0031】さらに、素子基板101およげ対向基板1
02の電極形成面には、それぞれ所定の方向にラビング
処理された配向膜(図示省略)など設けられて、電圧無
印加状態における液晶分子の配向方向を規定する一方、
対向基板102の側には、配向方向に応じた偏光子(図
示省略)が設けられる。ただし、液晶105として、高
分子中に微小粒として分散させた高分子分散型液晶を用
いれば、前述の配向膜や偏光子などが不要となる結果、
光利用効率が高まるので、高輝度化や低消費電力化など
の点において有効である。
Further, the element substrate 101 and the opposing substrate 1
An alignment film (not shown) rubbed in a predetermined direction is provided on the electrode forming surface of No. 02 to define the alignment direction of the liquid crystal molecules when no voltage is applied.
On the side of the counter substrate 102, a polarizer (not shown) corresponding to the orientation direction is provided. However, if a polymer-dispersed liquid crystal in which fine particles are dispersed in a polymer is used as the liquid crystal 105, the above-described alignment film, polarizer, and the like become unnecessary.
Since the light use efficiency is increased, it is effective in terms of high luminance and low power consumption.

【0032】1.6.トランジスタの素子構造 次に、素子基板101上における画素用のトランジスタ
116の構造を図6(a)を参照し説明する。図6(a)にお
いてデータ線114は縦方向に延在して設けられ、走査
線112はデータ線114から絶縁されつつ横方向に延
在して設けられている。そして、両者の交差箇所におい
て走査線112の上部にトランジスタ116が形成さ
れ、同時にトランジスタ116のゲート端が走査線11
2に接続されている。また、交差箇所近傍においてデー
タ線114にはコンタクト352が形成され、ここから
トランジスタ116の上方に向かってリード線354が
形成され、該リード線354の先端がトランジスタ11
6のソース端に接続されている。
1.6. Next, the structure of the transistor 116 for a pixel on the element substrate 101 will be described with reference to FIG. In FIG. 6A, the data lines 114 are provided to extend in the vertical direction, and the scanning lines 112 are provided to extend in the horizontal direction while being insulated from the data lines 114. A transistor 116 is formed above the scanning line 112 at the intersection of the two, and at the same time, the gate end of the transistor 116 is
2 are connected. Further, a contact 352 is formed on the data line 114 near the intersection, and a lead 354 is formed upward from the contact 352 to the upper side of the transistor 116.
6 is connected to the source end.

【0033】また、画素電極118においてもコンタク
ト356が形成され、ここからデータ線114に向かい
途中で折れ曲がってトランジスタ116の上方に向かう
リード線358が形成されている。そして、該リード線
358の先端がトランジスタ116のドレイン端に接続
されている。電気光学装置100が後述するプロジェク
タのライトバルブとして用いられる場合には、素子基板
101側から光が照射される。従って、データ線114
はトランジスタ116に照射される光を減衰させ、リー
ク電流を低減させる遮光膜としての役割を兼ねている。
A contact 356 is also formed in the pixel electrode 118, and a lead 358 which is bent from the contact 356 on the way to the data line 114 and extends upward from the transistor 116 is formed. The tip of the lead wire 358 is connected to the drain of the transistor 116. When the electro-optical device 100 is used as a light valve of a projector described later, light is emitted from the element substrate 101 side. Therefore, the data line 114
Also functions as a light-shielding film that attenuates light applied to the transistor 116 and reduces leakage current.

【0034】次に、測定用トランジスタ302,……,
302の構造を同図(b)を参照し説明する。図において
360はソースライン、362はゲートライン、364
はドレインラインであり、平行に延在して形成されてい
る。ゲートライン362およびドレインライン364の
端部には、各々コンタクト376,378が形成され、
両ラインはリード線380を介して結合されている。ゲ
ートライン362上には、ほぼ等間隔に測定用トランジ
スタ302,……,302が形成されている。
Next, the measuring transistors 302,.
The structure of 302 will be described with reference to FIG. In the figure, 360 is a source line, 362 is a gate line, 364
Is a drain line, which is formed to extend in parallel. Contacts 376 and 378 are formed at the ends of the gate line 362 and the drain line 364, respectively.
Both lines are connected via a lead 380. On the gate line 362, measuring transistors 302,..., 302 are formed at substantially equal intervals.

【0035】これら測定用トランジスタ302,……,
302の形成位置を挟むように、ソースライン360お
よびドレインライン364には、コンタクト366,…
…,366および372,……,372が形成されてい
る。そして、コンタクト366,……,366および3
72,……,372から測定用トランジスタ302,…
…,302の上方に向かって、リード線368,……,
368および374,……,374が形成されている。
リード線368,……,368の先端は測定用トランジ
スタ302,……,302のソース端に接続され、リー
ド線374,……,374の先端はこれらトランジスタ
のドレイン端に接続されている。
These measuring transistors 302,...
The source line 360 and the drain line 364 have contacts 366,.
, 366 and 372, ..., 372 are formed. And contacts 366,..., 366 and 3
72,..., 372 to the measuring transistor 302,.
, 302, lead wires 368,.
, 374 and 374 are formed.
, 368 are connected to the source ends of the measuring transistors 302,..., 302, and the ends of the leads 374,..., 374 are connected to the drain ends of these transistors.

【0036】そして、ソースライン360には、電圧VD
Dが印加され、図5に示した測定用トランジスタ30
2,……,302の並列回路が実現されている。また、
各測定用トランジスタ302,……,302の下方に
は、ゲートライン362等と直交する方向に遮光ライン
382,……,382が形成されている。これら遮光ラ
イン382,……,382は、図6(a)におけるデータ
線114に代えて照射光を減衰させるために設けられた
ものであり、測定用トランジスタ302のリーク電流と
画素用トランジスタ116のリーク電流特性との間にほ
ぼリニアな比例関係を付与することが可能になる。
The source line 360 has the voltage VD
D is applied, and the measuring transistor 30 shown in FIG.
,..., 302 are realized. Also,
, 382 are formed below the measuring transistors 302,..., 302 in a direction orthogonal to the gate lines 362 and the like. The light shielding lines 382,..., 382 are provided in place of the data lines 114 in FIG. It becomes possible to give a substantially linear proportional relationship with the leak current characteristic.

【0037】2.実施形態の動作 次に、上述した実施形態に係る電気光学装置の動作につ
いて説明する。図8は、この電気光学装置の動作を説明
するためのタイミングチャートである。まず、フレーム
スタートパルスDYがYドライバ252,254に供給
されると、クロック信号CLYにしたがった転送によっ
て、走査信号G1,G2,G3,…,Gmが1フレーム内で順次
排他的に出力される。
2. Next, the operation of the electro-optical device according to the above-described embodiment will be described. FIG. 8 is a timing chart for explaining the operation of the electro-optical device. First, when the frame start pulse DY is supplied to the Y drivers 252 and 254, the scanning signals G1, G2, G3,..., Gm are sequentially and exclusively output within one frame by the transfer according to the clock signal CLY. .

【0038】さて、走査信号G1,G2,G3,…,Gmは、そ
れぞれクロック信号CLYの半周期に相当するパルス幅
を有し、また、上から数えて1本目の走査線112に対
応する走査信号G1は、スタートパルスDYが供給され
た後、クロック信号CLYが最初に立ち上がってから、
少なくともクロック信号CLYの半周期だけ遅延して出
力される。そして、各走査信号G1,G2,G3,…,Gmが立
ち上がると、プリチャージ信号NRGおよびラインスタ
ートパルスDXが順次立ち上がる。
The scanning signals G1, G2, G3,..., Gm each have a pulse width corresponding to a half cycle of the clock signal CLY, and correspond to the first scanning line 112 counted from the top. After the start pulse DY is supplied and the clock signal CLY rises for the first time,
The output is delayed at least by a half cycle of the clock signal CLY. When the scanning signals G1, G2, G3,..., Gm rise, the precharge signal NRG and the line start pulse DX rise sequentially.

【0039】まず、上から1本目の走査線112に走査
信号G1が供給されると、表示領域101a内の1段目
の画素110内のトランジスタ116は全てオン状態に
なるが、各データ線114は全てハイインピーダンス状
態になっているため、蓄積容量119および画素電極1
18の電位は変化しない。ここでプリチャージ信号NR
Gが立ち上がると、プリチャージ回路260内のトラン
ジスタが全てオン状態に設定される。これにより、奇数
ドットに対応するデータ線114には奇数ドットプリチ
ャージ電位NRS1が、偶数ドットに対応するデータ線
114には偶数ドットプリチャージ電位NRS2が同時
に印加される。従って、1段目の全ての画素110に
は、プリチャージ電位NRS1またはNRS2が書き込
まれる。
First, when the scanning signal G1 is supplied to the first scanning line 112 from the top, all the transistors 116 in the first stage pixels 110 in the display area 101a are turned on. Are in a high impedance state, so that the storage capacitor 119 and the pixel electrode 1
The potential of 18 does not change. Here, the precharge signal NR
When G rises, all the transistors in the precharge circuit 260 are turned on. As a result, the odd-numbered dot precharge potential NRS1 is simultaneously applied to the data lines 114 corresponding to the odd-numbered dots, and the even-numbered dot precharge potential NRS2 is simultaneously applied to the data lines 114 corresponding to the even-numbered dots. Therefore, the precharge potential NRS1 or NRS2 is written to all the pixels 110 in the first stage.

【0040】次に、ラインスタートパルスDXがXドラ
イバ250に供給されると、クロック信号CLXに同期
して該ラインスタートパルスDXがXドライバ250内
でシフトされてゆく。そして、クロック信号CLXの1
/2周期づつオーバーラップする信号P1,P2,P3,…,
Pkが、該シフトされたラインスタートパルスDXに基
づいて順次出力される。一方、LCDタイミング発生回
路214から出力されるラッチイネーブル信号ENB
1,ENB2は、多相ビデオデータVID1〜6が安定
するタイミングにおいて交互にHレベルに立ち上がる。
Next, when the line start pulse DX is supplied to the X driver 250, the line start pulse DX is shifted in the X driver 250 in synchronization with the clock signal CLX. Then, the clock signal CLX 1
Signals P1, P2, P3,...
Pk are sequentially output based on the shifted line start pulse DX. On the other hand, latch enable signal ENB output from LCD timing generation circuit 214
1, ENB2 alternately rises to the H level at the timing when the multi-phase video data VID1 to VID6 are stabilized.

【0041】また、アンド回路258−1〜kにおいて
は、上記信号Pi(但し、i=1,2,3,…,k)の添字iが
奇数である場合は信号Piとラッチイネーブル信号EN
B1との論理積をラッチ信号Qiとして出力する一方、
添字iが偶数である場合は信号Piとラッチイネーブル
信号ENB2との論理積をラッチ信号Qiとして出力す
る。この結果、ラッチ信号Qiは、ビデオデータVID
1〜6が安定する期間、順次排他的に出力される。
In the AND circuits 258-1 to 258-k, when the subscript i of the signal Pi (where i = 1, 2, 3,..., K) is an odd number, the signal Pi and the latch enable signal EN
While outputting the logical product with B1 as a latch signal Qi,
If the subscript i is an even number, the logical product of the signal Pi and the latch enable signal ENB2 is output as the latch signal Qi. As a result, the latch signal Qi becomes the video data VID
During the period when 1 to 6 are stabilized, they are sequentially and exclusively output.

【0042】ここで、走査信号G1が立ち上がり、さら
に信号P1が立ち上がる期間の動作についてさらに詳細
に説明しておく。信号P1が立ち上がった後暫くすると
ラッチイネーブル信号ENB1が立ち上がり、これと同
期してラッチ信号Q1が立ち上がる。これにより、図2
のサンプルホールド回路256内で最左端ないし左から
6番目のトランジスタがオン状態になり、ビデオデータ
VID1〜6が左から1本目ないし6本目のデータ線1
14に印加される。
The operation during the period when the scanning signal G1 rises and the signal P1 rises will be described in more detail. Some time after the rise of the signal P1, the latch enable signal ENB1 rises, and in synchronization with this, the latch signal Q1 rises. As a result, FIG.
, The leftmost or sixth transistor from the left in the sample hold circuit 256 is turned on, and the video data VID1 to 6 are the first to sixth data lines 1 from the left.
14 is applied.

【0043】その際、上から1本目の走査線112には
Hレベルの電圧が印加されているから、該走査線112
と左から1本目ないし6本目のデータ線114との交差
に対応する6個のトランジスタ116を介して、蓄積容
量119および画素電極118にビデオデータVID1
〜6すなわち電圧が印加され、蓄積容量119および画
素電極118が充電される。なお、1本目の走査線11
2と、左から7本目以降のデータ線114との交差に対
応するトランジスタ116もオン状態になるが、これら
データ線114はハイインピーダンス状態になっている
ため、蓄積容量119および画素電極118の電位は変
化しない。
At this time, since an H-level voltage is applied to the first scanning line 112 from the top, the scanning line 112
Via the six transistors 116 corresponding to the intersections of the first and sixth data lines 114 from the left with respect to the storage capacitor 119 and the pixel electrode 118.
-6, that is, a voltage is applied, and the storage capacitor 119 and the pixel electrode 118 are charged. The first scanning line 11
2 and the transistor 116 corresponding to the intersection of the seventh and subsequent data lines 114 from the left are also turned on. However, since these data lines 114 are in a high impedance state, the potentials of the storage capacitor 119 and the pixel electrode 118 are changed. Does not change.

【0044】以後、同様にラッチ信号Q2,Q3,……,
Qkが順次立ち上がってゆくと、データ線114に6本
づつ排他的にビデオデータVID1〜6が供給され、上
から1段目のトランジスタ116の6個づつにこれらビ
デオデータVID1〜6が書き込まれてゆく。そして、
1段目の画素110に対する書き込みが全て終了する
と、上から2本目の走査線112には走査信号G2が供
給され(Hレベルの電圧が印加され)、2段目の画素1
10に対して、2段目のビデオデータVID1〜6が順
次書き込まれてゆく。以降同様な動作が、m本目の走査
線112に対応する走査信号Gmが出力されるまで繰り
返され、表示領域101a全体に渡ってビデオデータが
書き込まれる。さらに、フレームスタートパルスDYが
再び供給されると、表示領域101a全体に渡ってビデ
オデータが書き込まれる。以下同様な動作が、フレーム
スタートパルスDYが供給される毎に繰り返される。
Thereafter, similarly, latch signals Q2, Q3,.
As Qk sequentially rises, six video data VID1 to 6 are exclusively supplied to the data line 114, and these video data VID1 to 6 are written to the six transistors 116 in the first stage from the top. go. And
When all writing to the first-stage pixel 110 is completed, the scanning signal G2 is supplied to the second scanning line 112 from the top (H level voltage is applied), and the second-stage pixel 1
For 10, the video data VID1 to VID6 of the second stage are sequentially written. Thereafter, the same operation is repeated until the scanning signal Gm corresponding to the m-th scanning line 112 is output, and video data is written over the entire display area 101a. Furthermore, when the frame start pulse DY is supplied again, video data is written over the entire display area 101a. Hereinafter, the same operation is repeated every time the frame start pulse DY is supplied.

【0045】なお、画素110に書き込まれたビデオデ
ータ(画素電圧)は、次のフレームでプリチャージされ
るまで保持されると理想的であるが、実際には図8の最
下段に示すように、リーク電流によって画素電圧の絶対
値が低下してゆく。ここで、実線はリーク電流が少ない
場合の画素電圧特性であり、一点鎖線はリーク電流が多
い場合の画素電圧特性である。本実施形態においては、
画素用トランジスタ116に生ずるリーク電流にほぼ比
例するリーク電流が測定用トランジスタ302,……,
302を介して検出され、リーク補正回路314によっ
て階調のずれを補償するように信号レベルが補正される
から、リーク電流の増減が生じたとしても、高品質な画
像を得ることが可能である。
It is ideal that the video data (pixel voltage) written in the pixel 110 is held until it is precharged in the next frame. However, actually, as shown in the lowermost part of FIG. In addition, the absolute value of the pixel voltage decreases due to the leak current. Here, the solid line is the pixel voltage characteristic when the leak current is small, and the dashed line is the pixel voltage characteristic when the leak current is large. In the present embodiment,
The leakage current that is substantially proportional to the leakage current generated in the pixel transistor 116 is measured by the measurement transistors 302,.
Since the signal level is detected through the signal 302 and the signal level is corrected by the leak correction circuit 314 so as to compensate for the shift in gradation, a high-quality image can be obtained even if the leak current increases or decreases. .

【0046】3.電子機器の具体例 3.1.<プロジェクタ> 次に、上述した電気光学装置を具体的な電子機器に用い
た例のいくつかについて説明する。まず、上記実施形態
に係る電気光学装置をライトバルブとして用いた投射型
表示装置であるプロジェクタ1430について説明す
る。図12は、投射型表示装置の要部を示す概略構成図
である。図中、1431は光源、1442,1444は
ダイクロイックミラー、1443,1448,1449
は反射ミラー、1445は入射レンズ、1446はリレ
ーレンズ、1447は出射レンズ、100R,100
G,100Bは上記電気光学装置による液晶光変調装
置、1451はクロスダイクロイックプリズム、143
7は投射レンズを示す。光源1431はメタルハライド
等のランプ1440とランプの光を反射するリフレクタ
1441とからなる。青色光・緑色光反射のダイクロイ
ックミラー1442は、光源1431からの光束のうち
の赤色光を透過させるとともに、青色光と緑色光とを反
射する。透過した赤色光は反射ミラー1443で反射さ
れて、赤色光用液晶光変調装置100Rに入射される。
一方、ダイクロイックミラー42で反射された色光のう
ち緑色光は緑色光反射のダイクロイックミラー1444
によって反射され、緑色光用液晶光変調装置100Gに
入射される。一方、青色光は第2のダイクロイックミラ
ー1444も透過する。青色光に対しては、長い光路に
よる光損失を防ぐため、入射レンズ1445、リレーレ
ンズ1446、出射レンズ1447を含むリレーレンズ
系からなる導光手段が設けられ、これを介して青色光が
青色光用液晶光変調装置100Bに入射される。各光変
調装置により変調された3つの色光はクロスダイクロイ
ックプリズム1451に入射する。このプリズムは4つ
の直角プリズムが貼り合わされ、その内面に赤光を反射
する誘電体多層膜と青光を反射する誘電体多層膜とが十
字状に形成されている。これらの誘電体多層膜によって
3つの色光が合成されて、カラー画像を表す光が形成さ
れる。合成された光は、投射光学系である投射レンズ1
437によってスクリーン1452上に投射され、画像
が拡大されて表示される。
3. Specific examples of electronic device 3.1. <Projector> Next, some examples in which the above-described electro-optical device is used in specific electronic devices will be described. First, a projector 1430, which is a projection display device using the electro-optical device according to the above-described embodiment as a light valve, will be described. FIG. 12 is a schematic configuration diagram illustrating a main part of the projection display device. In the figure, 1431 is a light source, 1442 and 1444 are dichroic mirrors, 1443, 1448 and 1449.
Is a reflection mirror, 1445 is an entrance lens, 1446 is a relay lens, 1447 is an exit lens, 100R, 100
G and 100B are liquid crystal light modulators using the electro-optical device, 1451 is a cross dichroic prism, 143
Reference numeral 7 denotes a projection lens. The light source 1431 includes a lamp 1440 such as a metal halide and a reflector 1441 that reflects light from the lamp. The dichroic mirror 1442 that reflects blue light and green light transmits the red light of the light flux from the light source 1431 and reflects the blue light and the green light. The transmitted red light is reflected by the reflection mirror 1443 and is incident on the liquid crystal light modulation device for red light 100R.
On the other hand, among the color lights reflected by the dichroic mirror 42, green light is a dichroic mirror 1444 that reflects green light.
And is incident on the liquid crystal light modulator for green light 100G. On the other hand, the blue light also passes through the second dichroic mirror 1444. For blue light, in order to prevent light loss due to a long optical path, a light guiding means including a relay lens system including an entrance lens 1445, a relay lens 1446, and an exit lens 1447 is provided. Into the liquid crystal light modulation device 100B. The three color lights modulated by the respective light modulators enter the cross dichroic prism 1451. This prism is formed by bonding four right-angle prisms, and a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are formed in a cross shape on the inner surface. The three color lights are combined by these dielectric multilayer films to form light representing a color image. The combined light is transmitted through a projection lens 1 as a projection optical system.
The image is projected on the screen 1452 by the 437, and the image is enlarged and displayed.

【0047】次に、図9(a)は、反射型の上記実施形態
に係る電気光学装置をライトバルブとして用いたプロジ
ェクタの構成を示す平面図である。この図に示されるよ
うに、プロジェクタ1100内部には、偏光照明装置1
110がシステム光軸PLに沿って配置されている。こ
の偏光照明装置1110において、ランプ1112から
の出射光は、リフレクタ1114による反射で略平行な
光束となって、第1のインテグレータレンズ1120に
入射する。これにより、ランプ1112からの出射光
は、複数の中間光束に分割される。この分割された中間
光束は、第2のインテグレータレンズを光入射側に有す
る偏光変換素子1130によって、偏光方向がほぼ揃っ
た一種類の偏光光束(s偏光光束)に変換されて、偏光
照明装置1110から出射されることとなる。
Next, FIG. 9A is a plan view showing a configuration of a projector using a reflection type electro-optical device according to the embodiment as a light valve. As shown in this figure, inside the projector 1100, the polarized light illumination device 1 is provided.
110 is arranged along the system optical axis PL. In the polarized light illuminating device 1110, the light emitted from the lamp 1112 becomes a substantially parallel light beam due to reflection by the reflector 1114, and enters the first integrator lens 1120. As a result, the light emitted from the lamp 1112 is split into a plurality of intermediate light beams. The split intermediate light beam is converted into one type of polarized light beam (s-polarized light beam) having a substantially uniform polarization direction by a polarization conversion element 1130 having a second integrator lens on the light incident side. From the light source.

【0048】さて、偏光照明装置1110から出射され
たs偏光光束は、偏光ビームスプリッタ1140のs偏
光光束反射面1141によって反射される。この反射光
束のうち、青色光(B)の光束がダイクロイックミラー
1151の青色光反射層にて反射され、反射型の電気光
学装置100Bによって変調される。また、ダイクロイ
ックミラー1151の青色光反射層を透過した光束のう
ち、赤色光(R)の光束は、ダイクロイックミラー11
52の赤色光反射層にて反射され、反射型の電気光学装
置100Rによって変調される。一方、ダイクロイック
ミラー1151の青色光反射層を透過した光束のうち、
緑色光(G)の光束は、ダイクロイックミラー1152
の赤色光反射層を透過して、反射型の電気光学装置10
0Gによって変調される。
Now, the s-polarized light beam emitted from the polarized light illuminating device 1110 is reflected by the s-polarized light beam reflecting surface 1141 of the polarizing beam splitter 1140. Of this reflected light beam, the light beam of blue light (B) is reflected by the blue light reflecting layer of the dichroic mirror 1151, and is modulated by the reflection-type electro-optical device 100B. Further, among the light beams transmitted through the blue light reflecting layer of the dichroic mirror 1151, the light beam of red light (R) is
The light is reflected by the red light reflection layer 52 and is modulated by the reflection-type electro-optical device 100R. On the other hand, of the light flux transmitted through the blue light reflecting layer of the dichroic mirror 1151,
The luminous flux of the green light (G) passes through a dichroic mirror 1152
Of the reflection type electro-optical device 10
Modulated by 0G.

【0049】このようにして、電気光学装置100R,
100G,100Bによってそれぞれ色光変調された赤
色、緑色、青色の光は、ダイクロイックミラー115
2、1151、偏光ビームスプリッタ1140によって
順次合成された後、投写光学系1160によって、スク
リーン1170に投写されることとなる。なお、電気光
学装置100R、100Bおよび100Gには、ダイク
ロイックミラー1151、1152によって、R、G、
Bの各原色に対応する光束が入射するので、カラーフィ
ルタは必要ない。
Thus, the electro-optical device 100R,
The red, green, and blue lights, each of which is color-modulated by 100G and 100B, respectively,
2, 1151, and are sequentially synthesized by the polarizing beam splitter 1140, and then projected on the screen 1170 by the projection optical system 1160. Note that the electro-optical devices 100R, 100B, and 100G are provided with dichroic mirrors 1151 and 1152 for R, G,
Since a light beam corresponding to each primary color of B enters, no color filter is required.

【0050】3.2.<モバイル型コンピュータ> 次に、上記電気光学装置を、モバイル型のパーソナルコ
ンピュータに適用した例について説明する。図9(b)
は、このパーソナルコンピュータの構成を示す正面図で
ある。図において、モバイル型コンピュータ1200
は、キーボード1202を備えた本体部1204と、表
示ユニット1206とから構成されている。この表示ユ
ニット1206は、先に述べた電気光学装置100の後
方にバックライトを付加することにより構成されてい
る。
3.2. <Mobile Computer> Next, an example in which the electro-optical device is applied to a mobile personal computer will be described. Fig. 9 (b)
FIG. 1 is a front view showing the configuration of this personal computer. In the figure, a mobile computer 1200 is shown.
Is composed of a main body 1204 having a keyboard 1202 and a display unit 1206. The display unit 1206 is configured by adding a backlight behind the electro-optical device 100 described above.

【0051】3.3.<携帯電話器> さらに、上記電気光学装置を、携帯電話器に適用した例
について説明する。図9(c)は、この携帯電話器の構成
を示す斜視図である。図において、携帯電話器1300
は、複数の操作ボタン1302のほか、受話口130
4、送話口1306とともに、電気光学装置100を備
えるものである。この電気光学装置100にも、必要に
応じてその後方にバックライトが設けられる。
3.3. <Cellular Phone> Further, an example in which the electro-optical device is applied to a cellular phone will be described. FIG. 9C is a perspective view showing the configuration of the mobile phone. In the figure, a mobile phone 1300 is shown.
Is a plurality of operation buttons 1302 and an earpiece 130
4. The electro-optical device 100 is provided together with the mouthpiece 1306. The electro-optical device 100 is also provided with a backlight at the rear as necessary.

【0052】3.4.<その他> 電子機器としては、以上説明した他にも、液晶テレビ
や、ビューファインダ型、モニタ直視型のビデオテープ
レコーダ、カーナビゲーション装置、ページャ、電子手
帳、電卓、ワードプロセッサ、ワークステーション、テ
レビ電話、POS端末、タッチパネルを備えた機器等な
どが挙げられる。そして、これらの各種電子機器に対し
て、上述した電気光学装置が適用可能なのは言うまでも
ない。
3.4. <Others> In addition to the electronic devices described above, in addition to those described above, LCD televisions, viewfinders, video tape recorders of the direct-view monitor type, car navigation devices, pagers, electronic notebooks, calculators, word processors, workstations, video phones, Examples include a POS terminal, a device equipped with a touch panel, and the like. It goes without saying that the above-described electro-optical device can be applied to these various electronic devices.

【0053】4.変形例 本発明は上述した実施形態に限定されるものではなく、
例えば以下のように種々の変形が可能である。 (1)上記実施形態においては、測定用トランジスタ3
02,……,302の下方に遮光ライン382,……,
382を設け、測定用トランジスタ302,……,30
2のリーク電流特性が画素用トランジスタ116の特性
に略比例するようにした(図6(b)参照)。しかし、測
定用トランジスタ302,……,302のリーク電流と
トランジスタ116のリーク電流との関係が既知である
ならば、同図(c)に示すように遮光ライン382,…
…,382を除去してもよい。かかる構成によれば、測
定用トランジスタ302,……,302に光が直接照射
されるため、より大きなリーク電流を得ることが可能に
なる。
4. Modifications The present invention is not limited to the embodiments described above,
For example, various modifications are possible as follows. (1) In the above embodiment, the measurement transistor 3
02,..., 302, a light-shielding line 382,.
382, and the measuring transistors 302,.
The leak current characteristic of the pixel transistor 2 was made substantially proportional to the characteristic of the pixel transistor 116 (see FIG. 6B). However, if the relationship between the leakage current of the measurement transistors 302,..., 302 and the leakage current of the transistor 116 is known, the light shielding lines 382,.
, 382 may be removed. According to such a configuration, light is directly applied to the measurement transistors 302,..., 302, so that a larger leakage current can be obtained.

【0054】(2)また、測定用トランジスタ302,
……,302を配置する領域302aも、図4に示す位
置に限定されるものではない。例えば、図11に示すよ
うに、シール材104の内側であって、Yドライバ25
2,254、プリチャージ回路260およびXドライバ
250の外側の領域に領域302aを設け、ここに測定
用トランジスタ302,……,302を形成してもよ
い。
(2) The measuring transistor 302,
.., 302 are not limited to the positions shown in FIG. For example, as shown in FIG.
, 302, may be formed in a region outside the precharge circuit 260 and the X driver 250, and the measurement transistors 302,...

【0055】(3)電気光学装置100の駆動回路は、
図1,図2に示すものに限られず、種々の方式の駆動回
路を用いることができる。その一例を図10に示す。図
において二次ガンマ補正回路202は、上記実施形態の
ものと同様に構成されている。404は1相/2相展開
回路であり、二次ガンマ補正回路202から出力された
ビデオデータを2相のビデオデータに展開する。406
はデータ反転・非反転選択回路であり、該2相のビデオ
データのうち一方を反転し、他方を非反転状態に設定す
る。
(3) The driving circuit of the electro-optical device 100
The driving circuit is not limited to those shown in FIGS. 1 and 2 and various types of driving circuits can be used. One example is shown in FIG. In the figure, a secondary gamma correction circuit 202 is configured similarly to that of the above embodiment. Reference numeral 404 denotes a one-phase / two-phase expansion circuit that expands the video data output from the secondary gamma correction circuit 202 into two-phase video data. 406
Is a data inversion / non-inversion selection circuit, which inverts one of the two-phase video data and sets the other to a non-inversion state.

【0056】408,410はD/Aコンバータであ
り、406から出力された2相のビデオデータをそれぞ
れアナログ信号に変換する。変換されたビデオデータ
は、差動アンプ412,424を介してサンプルホール
ド回路416に供給される。サンプルホールド回路41
6はこれらビデオデータをラッチし、多相ビデオデータ
VID1〜6として出力する。この変形例においても、
測定用トランジスタ302,……,302から出力され
るリーク電流Idlに基づいて、リーク補正回路314に
よって信号レベルが補正される。この信号レベルの補正
は、2次ガンマ補正202において行われる。これによ
り、上記実施形態と同様にリーク電流の増減が生じたと
しても、高品質な画像を得ることが可能である。
Reference numerals 408 and 410 denote D / A converters, which convert the two-phase video data output from 406 into analog signals. The converted video data is supplied to the sample and hold circuit 416 via the differential amplifiers 412 and 424. Sample hold circuit 41
6 latches these video data and outputs them as multi-phase video data VID1 to VID6. Also in this modification,
The leak correction circuit 314 corrects the signal level based on the leak current Idl output from the measurement transistors 302,. This signal level correction is performed in the secondary gamma correction 202. As a result, a high-quality image can be obtained even if the leakage current increases or decreases as in the above embodiment.

【0057】(4)また、上記実施形態においては、電
気光学装置を構成する素子基板101をガラスや石英な
どの非晶質基板とし、ここに半導体簿膜を堆積してTF
Tを形成したが、本発明は、これに限られない。例え
ば、素子基板101を不透明な半導体基板によって構成
し、画素電極118をアルミニウムなどの反射性金属か
ら形成し、対向基板102をガラスなどから構成する
と、電気光学装置100を反射型として用いることがで
きる。
(4) In the above embodiment, the element substrate 101 constituting the electro-optical device is an amorphous substrate such as glass or quartz.
Although T was formed, the present invention is not limited to this. For example, when the element substrate 101 is formed of an opaque semiconductor substrate, the pixel electrode 118 is formed of a reflective metal such as aluminum, and the counter substrate 102 is formed of glass or the like, the electro-optical device 100 can be used as a reflection type. .

【0058】(5)さらに、上記実施形態は本発明を液
晶を用いた電気光学装置に適用した例を説明したが、他
の電気光学装置、特に、画素に印加する電圧等に応じて
階調表示を行う電気光学装置のすべてに適用可能であ
る。このような電気光学装置としてはエレクトロルミネ
ッセンス(EL)装置やプラズマディスプレイ(PD
P)装置などが考えられる。特に有機ELの場合は、液
晶のような交流駆動をする必要が無く、極性反転をしな
くて良い。ELやPDPの場合、自発光素子であるため
外部から強烈な光は入力されないが、自発光素子に近い
位置にTFTが配置されているため、この光によってス
イッチング素子(TFT)に光リークが発生する。この
場合、先の実施例のようにパネルの周辺に光リーク検出
素子を設けても良いが、より高精度な表示を実現するた
めには画素毎に光リーク検出素子を作り、制御すること
によって光リークによる画質劣化のない高画質な表示が
可能である。
(5) Further, in the above embodiment, an example in which the present invention is applied to an electro-optical device using a liquid crystal has been described. However, other electro-optical devices, in particular, gradations according to a voltage applied to a pixel and the like are described. The present invention is applicable to all electro-optical devices that perform display. Such an electro-optical device includes an electroluminescence (EL) device and a plasma display (PD).
P) Apparatus and the like are conceivable. In particular, in the case of an organic EL, there is no need to perform AC driving like a liquid crystal, and there is no need to perform polarity inversion. In the case of an EL or PDP, strong light is not input from the outside because it is a self-luminous element. However, since the TFT is arranged at a position close to the self-luminous element, light leaks to the switching element (TFT) due to this light. I do. In this case, a light leak detecting element may be provided around the panel as in the previous embodiment, but in order to realize more accurate display, a light leak detecting element is formed for each pixel and controlled. High quality image display without image quality degradation due to light leakage is possible.

【0059】(6)上記実施形態においては、走査信号
G1,G2,G3,…,Gmを順次排他的に出力することによっ
て走査線112を上から順に選択する例を挙げたが、走
査線112の選択順序はこれに限定されるものではな
く、例えば走査信号を「G1,G11,G21,…,G2,G12,G
22,…,G3,G13,G23,…」の如く、複数ライン毎に飛ば
しながら出力し、1フレーム内で全ラインの走査線11
2を選択するようにしてもよい。また、2系統のYドラ
イバ252,254が必ずしも同一の走査信号を出力す
る必要はなく、例えばYドライバ252は奇数ライン、
Yドライバ254は偶数ラインの走査信号を交互に出力
するようにしてもよい。
(6) In the above embodiment, an example is given in which the scanning lines 112 are selected in order from the top by sequentially and exclusively outputting the scanning signals G1, G2, G3,..., Gm. Is not limited to this. For example, the scanning signals may be expressed as “G1, G11, G21,..., G2, G12, G
22,..., G3, G13, G23,...
2 may be selected. Further, it is not always necessary that the two systems of Y drivers 252 and 254 output the same scanning signal.
The Y driver 254 may alternately output the scanning signals of the even lines.

【0060】[0060]

【発明の効果】以上説明したように本発明によれば、素
子基板101上に配設された電流源から第1のリーク電
流に対応する第2のリーク電流が出力され、この第2の
リーク電流に基づいて、補正回路が画素電圧を補正する
から、スイッチング素子の第1のリーク電流に対して、
階調特性を自動的に補正することが可能である。
As described above, according to the present invention, the second leak current corresponding to the first leak current is output from the current source provided on the element substrate 101, and the second leak current is output. Since the correction circuit corrects the pixel voltage based on the current, for the first leak current of the switching element,
It is possible to automatically correct the gradation characteristics.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施形態の電気光学装置の電気的
構成を示すブロック図(1/2)である。
FIG. 1 is a block diagram (1/2) illustrating an electrical configuration of an electro-optical device according to an embodiment of the present invention.

【図2】 本発明の一実施形態の電気光学装置の電気的
構成を示すブロック図(2/2)である。
FIG. 2 is a block diagram (2/2) illustrating an electrical configuration of the electro-optical device according to the embodiment of the invention.

【図3】 上記実施形態における画素の構成例を示す図
である。
FIG. 3 is a diagram showing a configuration example of a pixel in the embodiment.

【図4】 上記実施形態における電気光学装置の構造図
である。
FIG. 4 is a structural diagram of the electro-optical device according to the embodiment.

【図5】 二次ガンマ補正回路202の詳細構成を示す
ブロック図である。
FIG. 5 is a block diagram illustrating a detailed configuration of a secondary gamma correction circuit 202.

【図6】 画素用のトランジスタ116、測定用トラン
ジスタ302,……,302およびその周辺部分の構造
図である。
FIG. 6 is a structural diagram of a pixel transistor 116, measurement transistors 302,..., 302, and peripheral portions thereof.

【図7】 二次ガンマ補正回路202の動作説明図であ
る。
FIG. 7 is a diagram illustrating the operation of the secondary gamma correction circuit 202.

【図8】 上記実施形態の電気光学装置のタイミングチ
ャートである。
FIG. 8 is a timing chart of the electro-optical device according to the embodiment.

【図9】 同電気光学装置を適用した各種電子機器の例
を示す図である。
FIG. 9 is a diagram illustrating examples of various electronic apparatuses to which the electro-optical device is applied.

【図10】 上記実施形態の変形例における要部のブロ
ック図である。
FIG. 10 is a block diagram of a main part in a modified example of the embodiment.

【図11】 上記実施形態の他の変形例における電気光
学装置の構造図である。
FIG. 11 is a structural diagram of an electro-optical device according to another modification of the embodiment.

【図12】 上記電気光学装置を適用したプロジェクタ
の概略構成図である。
FIG. 12 is a schematic configuration diagram of a projector to which the electro-optical device is applied.

【符号の説明】[Explanation of symbols]

100……電気光学装置 100R,100G,100B……液晶光変調装置 101……素子基板 101a……表示領域 102……対向基板 104……シール材 105……液晶 107……領域 108……対向電極 110……画素 112……走査線 114……データ線 116……画素用トランジスタ(スイッチング素子) 118……画素電極 119……蓄積容量 202……二次ガンマ補正回路 204……多相展開回路 206……データ反転・非反転選択回路 208……D/Aコンバータ 210−1〜6……ビデオアンプ 212……IC制御回路 214……LCDタイミング発生回路 216……D/Aコンバータ 218,220……スイッチング回路 222,224……差動アンプ 226,228……スイッチング回路 230,232……差動アンプ 250……Xドライバ 252,254……Yドライバ 256……サンプルホールド回路 258−1〜k……アンド回路 260……プリチャージ回路 302,……,302……測定用トランジスタ(電流
源) 302a……領域 304,306……抵抗器 308……オペアンプ 310……A/Dコンバータ 312……ルックアップテーブル 314……リーク補正回路 352……コンタクト 354……リード線 356……コンタクト 358……リード線 360……ソースライン(第1のライン) 362……ゲートライン(第3のライン) 364……ドレインライン(第2のライン) 366,……,366……コンタクト 368,……,368……リード線 372,……,372……コンタクト 374,……,374……リード線 376,378……コンタクト 380……リード線 382,……,382……遮光ライン 406……データ反転・非反転選択回路 408,410……D/Aコンバータ 412,424……差動アンプ 416……サンプルホールド回路 1430……プロジェクタ 1431……光源 1437……投射レンズ
100 electro-optical device 100R, 100G, 100B liquid crystal light modulator 101 element substrate 101a display area 102 counter substrate 104 sealing material 105 liquid crystal 107 area 108 counter electrode 110 pixel 112 scanning line 114 data line 116 pixel transistor (switching element) 118 pixel electrode 119 storage capacitor 202 secondary gamma correction circuit 204 multi-phase expansion circuit 206 ...... data inversion and non-inversion selection circuit 208 ...... D / A converter 210-1~6 ...... video amplifier 212 ...... I 2 C control circuit 214 ...... LCD timing generator circuit 216 ...... D / A converter 218, 220 ... Switching circuits 222, 224 ... Differential amplifiers 226, 228 ... Switching circuits 230 , 232 Differential amplifier 250 X driver 252, 254 Y driver 256 Sample hold circuit 258-1 to 258-k AND circuit 260 Precharge circuit 302,,, 302 For measurement Transistor (current source) 302a Area 304, 306 Resistor 308 Operational amplifier 310 A / D converter 312 Look-up table 314 Leak correction circuit 352 Contact 354 Lead wire 356 ... Contact 358 Lead wire 360 Source line (first line) 362 Gate line (third line) 364 Drain line (second line) 366, 366, contact 368 , 368,… Lead wire 372,…, 372… Contact 374,… 374 Lead wires 376, 378 Contacts 380 Lead wires 382, 382, Light-shielding lines 406 Data inversion / non-inversion selection circuits 408, 410 D / A converters 412, 424 Differential amplifier 416 Sample hold circuit 1430 Projector 1431 Light source 1437 Projection lens

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 621 G09G 3/20 621M 5C080 641 641C 642 642C 642P 680 680C H04N 5/66 H04N 5/66 B Fターム(参考) 2H088 EA12 HA08 HA13 HA24 HA28 MA13 2H092 JA24 NA25 PA07 PA13 RA05 2H093 NA16 NA31 NA41 NA51 NC23 NC24 NC34 NC51 NC58 ND06 NE06 5C006 AA01 AA16 AC26 AF13 AF46 AF71 AF81 AF83 BB16 BB29 BC03 BC12 BC20 BF11 BF25 BF34 BF38 BF49 EA01 EB05 EC11 FA18 FA21 FA36 FA54 5C058 AA06 AA09 AB06 BA07 BA23 BB25 EA26 5C080 AA10 BB05 DD04 EE19 EE29 FF11 GG07 GG08 JJ02 JJ03 JJ04 JJ05 JJ06 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09G 3/20 621 G09G 3/20 621M 5C080 641 641C 642 642C 642P 680 680C H04N 5/66 H04N 5/66 B F-term (reference) 2H088 EA12 HA08 HA13 HA24 HA28 MA13 2H092 JA24 NA25 PA07 PA13 RA05 2H093 NA16 NA31 NA41 NA51 NC23 NC24 NC34 NC51 NC58 ND06 NE06 5C006 AA01 AA16 AC26 AF13 AF46 AF71 AF81 AF83 BB16 BB29 BF31 BF20 BC20 EB05 EC11 FA18 FA21 FA36 FA54 5C058 AA06 AA09 AB06 BA07 BA23 BB25 EA26 5C080 AA10 BB05 DD04 EE19 EE29 FF11 GG07 GG08 JJ02 JJ03 JJ04 JJ05 JJ06

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 素子基板上に配置され、画素電圧が印加
される複数の画素電極と、 選択期間に導通状態になることにより、前記画素電圧を
前記画素電極に印加し、非選択期間に非導通状態となる
ことにより、前記画素電圧を前記画素電極に保持するス
イッチング素子と、 前記スイッチング素子のダミー素子を含む電流源と、 前記電流源に流れる電流に応じて前記画素電圧を補正す
る補正回路とを有することを特徴とする電気光学装置。
A plurality of pixel electrodes disposed on an element substrate to which a pixel voltage is applied; and a conductive state during a selection period, whereby the pixel voltage is applied to the pixel electrode, and a non-selection period is applied to the pixel electrode. A switching element that holds the pixel voltage in the pixel electrode by being in a conductive state; a current source including a dummy element of the switching element; and a correction circuit that corrects the pixel voltage according to a current flowing through the current source. An electro-optical device comprising:
【請求項2】 素子基板上に配置され、画素電圧が印加
される複数の画素電極と、 選択期間に導通状態になることにより、前記画素電圧を
前記画素電極に印加し、非選択期間に非導通状態となる
ことにより、前記画素電圧を前記画素電極に保持するス
イッチング素子と、 前記スイッチング素子を光照射から遮光する遮光膜と、 前記スイッチング素子のダミー素子を含む電流源と、 前記電流源に流れる電流に応じて前記画素電圧を補正す
る補正回路とを有することを特徴とする電気光学装置。
2. A plurality of pixel electrodes which are arranged on an element substrate and to which a pixel voltage is applied are turned on during a selection period, so that the pixel voltage is applied to the pixel electrode and a non-selection period is applied to the pixel electrode. A switching element that holds the pixel voltage in the pixel electrode by being in a conductive state; a light-shielding film that shields the switching element from light irradiation; a current source including a dummy element of the switching element; A correction circuit for correcting the pixel voltage according to a flowing current.
【請求項3】 前記ダミー素子を光照射から遮光する遮
光膜を有することを特徴とする請求項2記載の電気光学
装置。
3. The electro-optical device according to claim 2, further comprising a light-shielding film that shields the dummy element from light irradiation.
【請求項4】 前記電流源は、並列接続された複数の前
記ダミー素子を有することを特徴とする請求項1乃至4
記載の電気光学装置。
4. The device according to claim 1, wherein the current source includes a plurality of the dummy elements connected in parallel.
An electro-optical device according to claim 1.
【請求項5】 前記スイッチング素子は、TFTからな
ることを特徴とする請求項1乃至4記載の電気光学装
置。
5. The electro-optical device according to claim 1, wherein the switching element comprises a TFT.
【請求項6】 前記ダミー素子は前記スイッチング素子
と同一工程で製造されることを特徴とする請求項1乃至
5記載の電気光学装置。
6. The electro-optical device according to claim 1, wherein the dummy element is manufactured in the same process as the switching element.
【請求項7】 前記電流源は、 前記素子基板上に配設された第1のラインと、 該第1のラインに略平行に配設された第2のラインと、 該第1および第2のラインの間に介挿された第3のライ
ンと、 該第3のライン上に形成された複数のダミー素子と、 前記第1または第2のラインの何れかと前記第3のライ
ンとを接続する第1のリード線と、 前記第1のラインと前記複数のダミー素子の入力端とを
接続する第2のリード線と、 前記第2のラインと前記複数のダミー素子の出力端とを
接続する第3のリード線とを有することを特徴とする請
求項1乃至6記載の電気光学装置。
7. The current source includes: a first line disposed on the element substrate; a second line disposed substantially in parallel with the first line; Connecting a third line interposed between the third line, a plurality of dummy elements formed on the third line, and the third line with one of the first or second line A first lead wire, a second lead wire connecting the first line to an input end of the plurality of dummy elements, and a second lead wire connecting the second line and an output end of the plurality of dummy elements. The electro-optical device according to claim 1, further comprising a third lead wire.
【請求項8】 請求項1乃至7の何れかに記載の電気光
学装置を備えることを特徴とする電子機器。
8. An electronic apparatus comprising the electro-optical device according to claim 1.
【請求項9】 光源と、前記光源からの光を変調する光
変調装置と、前記光変調装置により変調された光を投射
する投射レンズを有する投射型表示装置において、 前記光変調装置は、 素子基板上に配置され、画素電圧が印加される複数の画
素電極と、 選択期間に導通状態になることにより、前記画素電圧を
前記画素電極に印加し、非選択期間に非導通状態となる
ことにより、前記画素電圧を前記画素電極に保持するス
イッチング素子と、 前記スイッチング素子を光照射から遮光する遮光膜と、 前記スイッチング素子のダミー素子を含む電流源と、 前記電流源に流れる電流に応じて前記画素電圧を補正す
る補正回路とを有することを特徴とする投射型表示装
置。
9. A projection display device comprising: a light source; a light modulation device that modulates light from the light source; and a projection lens that projects light modulated by the light modulation device, wherein the light modulation device comprises: A plurality of pixel electrodes disposed on a substrate and to which a pixel voltage is applied; and being in a conductive state during a selection period, the pixel voltage is applied to the pixel electrode, and being in a non-conductive state during a non-selection period. A switching element that holds the pixel voltage on the pixel electrode, a light-shielding film that shields the switching element from light irradiation, a current source including a dummy element of the switching element, and a current flowing through the current source. And a correction circuit for correcting a pixel voltage.
【請求項10】 前記ダミー素子を光照射から遮光する
遮光膜を有することを特徴とする請求項9記載の投射型
表示装置。
10. The projection type display device according to claim 9, further comprising a light shielding film for shielding said dummy element from light irradiation.
【請求項11】 前記電流源は、並列接続された複数の
前記ダミー素子を有することを特徴とする請求項9また
は10記載の投射型表示装置。
11. The projection display device according to claim 9, wherein said current source has a plurality of said dummy elements connected in parallel.
【請求項12】 前記スイッチング素子は、TFTから
なることを特徴とする請求項10乃至11記載の投射型
表示装置。
12. The projection type display device according to claim 10, wherein said switching element comprises a TFT.
【請求項13】 前記ダミー素子は前記スイッチング素
子と同一工程で製造されることを特徴とする請求項9乃
至12記載の投射型表示装置。
13. The projection display device according to claim 9, wherein the dummy element is manufactured in the same process as the switching element.
【請求項14】 前記電流源は、 前記素子基板上に配設された第1のラインと、 該第1のラインに略平行に配設された第2のラインと、 該第1および第2のラインの間に介挿された第3のライ
ンと、 該第3のライン上に形成された複数のダミー素子と、 前記第1または第2のラインの何れかと前記第3のライ
ンとを接続する第1のリード線と、 前記第1のラインと前記複数のダミー素子の入力端とを
接続する第2のリード線と、 前記第2のラインと前記複数のダミー素子の出力端とを
接続する第3のリード線とを有することを特徴とする請
求項9乃至13記載の投射型表示装置。
14. The current source, comprising: a first line disposed on the element substrate; a second line disposed substantially parallel to the first line; Connecting a third line interposed between the third line, a plurality of dummy elements formed on the third line, and the third line with one of the first or second line A first lead wire, a second lead wire connecting the first line to an input end of the plurality of dummy elements, and a second lead wire connecting the second line and an output end of the plurality of dummy elements. 14. The projection type display device according to claim 9, further comprising a third lead wire.
JP2001007911A 2001-01-16 2001-01-16 Electro-optical device, electronic apparatus, and projection display device Expired - Fee Related JP3800962B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001007911A JP3800962B2 (en) 2001-01-16 2001-01-16 Electro-optical device, electronic apparatus, and projection display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001007911A JP3800962B2 (en) 2001-01-16 2001-01-16 Electro-optical device, electronic apparatus, and projection display device

Publications (2)

Publication Number Publication Date
JP2002215106A true JP2002215106A (en) 2002-07-31
JP3800962B2 JP3800962B2 (en) 2006-07-26

Family

ID=18875597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001007911A Expired - Fee Related JP3800962B2 (en) 2001-01-16 2001-01-16 Electro-optical device, electronic apparatus, and projection display device

Country Status (1)

Country Link
JP (1) JP3800962B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002287716A (en) * 2001-03-28 2002-10-04 Seiko Epson Corp Electrooptical device, electronic equipment, and projection type display device
JP2005031164A (en) * 2003-07-08 2005-02-03 Sony Corp Display device and projection type display device
WO2005076256A1 (en) * 2004-02-10 2005-08-18 Seiko Epson Corporation Photoelectric device, photoelectric device drive method, drive circuit, and electronic device
JP2009157306A (en) * 2007-12-28 2009-07-16 Seiko Epson Corp Electro-optical device and electronic apparatus
CN108169935A (en) * 2017-12-19 2018-06-15 武汉华星光电技术有限公司 Intercept the method and display panel of the electric leakage pixel of display panel

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002287716A (en) * 2001-03-28 2002-10-04 Seiko Epson Corp Electrooptical device, electronic equipment, and projection type display device
JP4665328B2 (en) * 2001-03-28 2011-04-06 セイコーエプソン株式会社 Electro-optical device, electronic apparatus, and projection display device
JP2005031164A (en) * 2003-07-08 2005-02-03 Sony Corp Display device and projection type display device
JP4569081B2 (en) * 2003-07-08 2010-10-27 ソニー株式会社 Display device and projection display device
WO2005076256A1 (en) * 2004-02-10 2005-08-18 Seiko Epson Corporation Photoelectric device, photoelectric device drive method, drive circuit, and electronic device
JP2009157306A (en) * 2007-12-28 2009-07-16 Seiko Epson Corp Electro-optical device and electronic apparatus
CN108169935A (en) * 2017-12-19 2018-06-15 武汉华星光电技术有限公司 Intercept the method and display panel of the electric leakage pixel of display panel

Also Published As

Publication number Publication date
JP3800962B2 (en) 2006-07-26

Similar Documents

Publication Publication Date Title
JP3570362B2 (en) Driving method of electro-optical device, image processing circuit, electro-optical device, and electronic apparatus
US8547304B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
KR100716480B1 (en) Image-correction-amount detecting device, circuit for driving electro-optical device, electro-optical device, and electronic apparatus
US7352348B2 (en) Driving circuit and driving method for electro-optical device
JP4196959B2 (en) ELECTRO-OPTICAL DEVICE, ITS DRIVE CIRCUIT, AND ELECTRONIC DEVICE
JP3659103B2 (en) Electro-optical device, driving circuit and driving method of electro-optical device, and electronic apparatus
US7358940B2 (en) Electro-optical device, circuit for driving electro-optical device, method of driving electro-optical device, and electronic apparatus
JP4691890B2 (en) Electro-optical device and electronic apparatus
TWI270048B (en) Drive circuit for electro-optical apparatus, method of driving electro-optical apparatus, electro-optical apparatus, and electronic equipment
JP4285314B2 (en) Electro-optic device
JP3800962B2 (en) Electro-optical device, electronic apparatus, and projection display device
JP2001100707A (en) Driving method of electrooptical device, driving circuit, electrooptical device and electronic equipment
JP4665328B2 (en) Electro-optical device, electronic apparatus, and projection display device
JPH11305743A (en) Liquid crystal display device
US20040150600A1 (en) Liquid-crystal apparatus, driving method therefor, and electronic unit
JP4386608B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP2004061631A (en) Optoelecronic device, flexible printed circuit board, and electronic device
JP2004233807A (en) Liquid crystal device and its driving method, and electronic equipment
JP2015197579A (en) Electro-optic device, electronic equipment, and method for driving electro-optic device
JP2008122747A (en) Driving circuit for electrooptical device, driving method of electrooptical device, electrooptical device and electronic apparatus
JP2010026201A (en) Device and method of driving electro-optical device, electro-optical device, and electronic apparatus
JP2006243758A (en) Electro-optical device, electronic equipment, and method of driving electro-optical device
JP2006330510A (en) Electro-optic device, driving method and electronic equipment
JP2006235282A (en) Electrooptical device and its driving method, and electronic apparatus
JP2004233968A (en) Liquid crystal device and its driving method, and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees