JP2002196832A - Reference voltage generating circuit and regulated current circuit using the same - Google Patents

Reference voltage generating circuit and regulated current circuit using the same

Info

Publication number
JP2002196832A
JP2002196832A JP2000398620A JP2000398620A JP2002196832A JP 2002196832 A JP2002196832 A JP 2002196832A JP 2000398620 A JP2000398620 A JP 2000398620A JP 2000398620 A JP2000398620 A JP 2000398620A JP 2002196832 A JP2002196832 A JP 2002196832A
Authority
JP
Japan
Prior art keywords
reference voltage
transistor
circuit
constant current
zapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000398620A
Other languages
Japanese (ja)
Inventor
Tsutomu Nishi
努 仁志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000398620A priority Critical patent/JP2002196832A/en
Publication of JP2002196832A publication Critical patent/JP2002196832A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the precision of a regulated current circuit. SOLUTION: This reference voltage generation circuit 10 is provided with zapping diodes D1 and D2 in parallel with resistors R4 and R5 for deciding an output reference voltage VR. The both edge of the resistors R4 and R5 are short-circuited by the zapping of the zapping diodes so that a reference voltage VR can be adjusted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、一定の基準電圧を
発生する基準電圧発生回路及びこれを用いた定電流回路
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference voltage generating circuit for generating a constant reference voltage and a constant current circuit using the same.

【0002】[0002]

【従来の技術】従来より、半導体集積回路(IC、LS
Iなど)において、各種の定電流回路が利用されてい
る。例えば、バッテリーへの充電に用いる充電器におい
ても定電流回路が使用される。この定電流回路は、例え
ば通常基準電圧発生回路からの基準電圧を基準抵抗に流
すことで定電流を得、この定電流をカレントミラーで取
り出し、定電流出力を得ている。
2. Description of the Related Art Conventionally, semiconductor integrated circuits (IC, LS
I etc.), various constant current circuits are used. For example, a constant current circuit is also used in a charger used for charging a battery. The constant current circuit obtains a constant current by, for example, passing a reference voltage from a normal reference voltage generating circuit through a reference resistor, and extracts the constant current with a current mirror to obtain a constant current output.

【0003】[0003]

【発明が解決しようとする課題】ここで、充電器に使用
する定電流回路では、出力定電流のばらつき精度とし
て、±2.5%以下の性能が要求される。一方、上述し
た従来の定電流回路では、電圧源のばらつき幅が約±
3.0%、ミラー回路のばらつき幅が約2.5%あり、
出力定電流のばらつきが±5%程度になってしまうとい
う問題があった。
Here, a constant current circuit used for a charger is required to have a performance of ± 2.5% or less as a variation accuracy of an output constant current. On the other hand, in the above-described conventional constant current circuit, the variation width of the voltage source is about ±
3.0%, the variation width of the mirror circuit is about 2.5%,
There is a problem that the variation of the output constant current is about ± 5%.

【0004】本発明は、上記課題に鑑みなされたもので
あり、より高精度の基準電圧を発生できる基準電圧発生
回路及びこれを用い高精度の定電流を発生することがで
きる定電流回路を提供することを目的とする。
The present invention has been made in view of the above problems, and provides a reference voltage generating circuit capable of generating a more accurate reference voltage and a constant current circuit capable of generating a highly accurate constant current using the same. The purpose is to do.

【0005】[0005]

【課題を解決するための手段】本発明は、一定の基準電
圧を発生する基準電圧発生回路であって、出力基準電圧
を決定する抵抗であって、少なくとも2つの抵抗を直列
接続した基準抵抗と、この基準抵抗の少なくとも1つと
並列接続したザッピングダイオードと、このザッピング
ダイオードに電圧を印加するためのパッドと、を有し、
パッドからの電圧印加によりザッピングダイオードをザ
ッピングすることで、基準抵抗の抵抗値を変更して出力
電圧値が変更可能なことを特徴とする。このように、ザ
ッピングダイオードをザッピングすることによって、出
力する基準電圧を任意に調整することができる。
According to the present invention, there is provided a reference voltage generating circuit for generating a constant reference voltage, comprising a resistor for determining an output reference voltage, wherein the reference resistor includes at least two resistors connected in series. A zapping diode connected in parallel with at least one of the reference resistors, and a pad for applying a voltage to the zapping diode,
By zapping the zapping diode by applying a voltage from a pad, the resistance value of the reference resistor can be changed to change the output voltage value. As described above, by zapping the zapping diode, the output reference voltage can be arbitrarily adjusted.

【0006】また、前記基準抵抗の両端及び中間部分の
少なくとも3つがそれぞれ独立のパッドに接続されてお
り、各パッド間の電圧を調整することによって、所望の
ザッピングを行うことができることが好適である。
Preferably, at least three of both ends and an intermediate portion of the reference resistor are connected to independent pads, and a desired zapping can be performed by adjusting a voltage between the pads. .

【0007】また、本発明は、前記基準電圧発生回路か
らの基準電圧を利用して定電流を発生する定電流回路で
あることを特徴とする。基準電圧の精度が高いため、出
力定電流の精度を向上することができる。
Further, the present invention is characterized in that the present invention is a constant current circuit for generating a constant current using a reference voltage from the reference voltage generating circuit. Since the accuracy of the reference voltage is high, the accuracy of the output constant current can be improved.

【0008】また、前記基準電圧をオペアンプ正入力端
を介し入力トランジスタの制御端に入力し、この入力ト
ランジスタとこの入力トランジスタの電流を流す基準抵
抗の接続点をを前記オペアンプに負帰還し、前記入力ト
ランジスタと前記基準抵抗の接続点の電位を基準電圧に
保つことで、基準抵抗に基準電圧に応じて定電流を流
し、この定電流をカレントミラーを介し出力することが
好適である。
The reference voltage is input to a control terminal of an input transistor via a positive input terminal of an operational amplifier, and a connection point between the input transistor and a reference resistor through which a current of the input transistor flows is negatively fed back to the operational amplifier. It is preferable that the potential at the connection point between the input transistor and the reference resistor be kept at the reference voltage so that a constant current flows through the reference resistor according to the reference voltage, and the constant current is output via a current mirror.

【0009】また、前記入力トランジスタ及びカレント
ミラーに使用するトランジスタは、前記オペアンプに使
用するトランジスタに比べ大きなサイズのトランジスタ
であることが好適である。カレントミラーを構成するト
ランジスタのサイズを大きくすることで、カレントミラ
ーの精度を向上することができる。これによって、基準
電圧の精度の向上とあわせ、トータルとしてばらつき
2.5%以下の精度で定電流を出力することができる。
Preferably, the transistors used for the input transistor and the current mirror are larger in size than the transistors used for the operational amplifier. The accuracy of the current mirror can be improved by increasing the size of the transistor forming the current mirror. Thus, the constant current can be output with an accuracy of 2.5% or less in total variation, together with the improvement of the accuracy of the reference voltage.

【0010】[0010]

【発明の実施の形態】以下、本発明の実施形態につい
て、図面に基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0011】図1は、本実施形態に係る定電流回路の構
成を示す図である。基準電圧発生回路10からの基準電
圧は、オペアンプOPの正入力端に入力される。このオ
ペアンプOPの出力はNPN形の入力トランジスタQE
のベースに接続されている。入力トランジスタQEのエ
ミッタは、基準抵抗RAを介しグランドに接続されてい
る。また、入力トランジスタQEのエミッタは、オペア
ンプOPの負入力端に負帰還されている。
FIG. 1 is a diagram showing a configuration of a constant current circuit according to the present embodiment. The reference voltage from the reference voltage generation circuit 10 is input to the positive input terminal of the operational amplifier OP. The output of the operational amplifier OP is an NPN-type input transistor QE.
Connected to the base. The emitter of the input transistor QE is connected to ground via a reference resistor RA. Further, the emitter of the input transistor QE is negatively fed back to the negative input terminal of the operational amplifier OP.

【0012】従って、入力トランジスタQEのエミッタ
が常に基準電圧になるようオペアンプOPが動作し、基
準電圧を基準抵抗RAの抵抗値で除算した定電流が基準
抵抗RA及び入力トランジスタQEに常時流れることに
なる。
Therefore, the operational amplifier OP operates so that the emitter of the input transistor QE always becomes the reference voltage, and a constant current obtained by dividing the reference voltage by the resistance value of the reference resistor RA always flows through the reference resistor RA and the input transistor QE. Become.

【0013】入力トランジスタQEのコレクタは、2つ
のPNP形トランジスタQA、QCを介し、電源VCC
に接続されている。すなわち、トランジスタQAのエミ
ッタは電源VCCに接続されており、このトランジスタ
QAのコレクタはトランジスタQCのエミッタに接続さ
れている。そして、トランジスタQCのコレクタがトラ
ンジスタQEのコレクタに接続されている。
The collector of the input transistor QE is connected to a power supply VCC via two PNP transistors QA and QC.
It is connected to the. That is, the emitter of the transistor QA is connected to the power supply VCC, and the collector of the transistor QA is connected to the emitter of the transistor QC. The collector of the transistor QC is connected to the collector of the transistor QE.

【0014】また、トランジスタQAのベースは、PN
P形のトランジスタQBのベースに接続され、トランジ
スタQCのベースは、PNP形のトランジスタQDのベ
ースに接続さている。トランジスタQBは、そのエミッ
タが電源VCCに接続されており、コレクタがトランジ
スタQDのエミッタに接続されている。そして、トラン
ジスタQBのコレクタベース間及びトランジスタQCの
コレクタベース間がショートされている。従って、トラ
ンジスタQA及びQB、トランジスタQC及びQDは、
それぞれカレントミラーを構成している。すなわち、ト
ランジスタQEに流れる電流はトランジスタQC、QA
に流れ、これと同一の電流がトランジスタQD、QBに
流れる。
The base of the transistor QA is PN
The base of the transistor QC is connected to the base of the P-type transistor QB, and the base of the transistor QC is connected to the base of the PNP-type transistor QD. The transistor QB has an emitter connected to the power supply VCC, and a collector connected to the emitter of the transistor QD. The collector-base of the transistor QB and the collector-base of the transistor QC are short-circuited. Therefore, the transistors QA and QB and the transistors QC and QD
Each constitutes a current mirror. That is, the current flowing through the transistor QE is
, And the same current flows through the transistors QD and QB.

【0015】従って、トランジスタQDのコレクタか
ら、トランジスタQEに流れる電流と同一の定電流I0
が出力される。
Therefore, the same constant current I0 as the current flowing from transistor QD to the transistor QE flows from the collector of transistor QD.
Is output.

【0016】このように、本実施形態では、入力トラン
ジスタQEに流れる電流と同一の電流を出力するため
に、2段のカレントミラーを使用している。これによっ
て、1段の場合に比べ、カレントミラーの精度が上昇
し、出力電流(定電流I0)の精度を高めることができ
る。
As described above, in this embodiment, a two-stage current mirror is used to output the same current as the current flowing through the input transistor QE. As a result, the accuracy of the current mirror is increased and the accuracy of the output current (constant current I0) can be increased as compared with the case of one stage.

【0017】さらに、本実施形態では、トランジスタQ
A〜QEのサイズを大きいものにしている。すなわち、
IC内部において通常使うトランジスタのサイズに比
べ、これらトランジスタQA〜QEのサイズを8倍にし
てある。これによって、カレントミラー回路の精度が向
上し、電源VCCの電圧が8〜15V程度変化した場合
においても出力定電流のばらつきを±0.5%程度に抑
えることができる。
Further, in this embodiment, the transistor Q
The sizes of A to QE are increased. That is,
The size of these transistors QA to QE is eight times as large as the size of transistors normally used inside the IC. As a result, the accuracy of the current mirror circuit is improved, and even when the voltage of the power supply VCC changes by about 8 to 15 V, the variation of the output constant current can be suppressed to about ± 0.5%.

【0018】次に、図2に本実施形態における基準電圧
発生回路10の構成を示す。起動回路20は、電源電圧
の立ち上がり時に所定の電位にまで上昇しその後またグ
ランドに戻る電圧を出力する。この起動回路の出力は、
NPNトランジスタQ1のベースに接続されている。こ
のトランジスタQ1にはトランジスタQ2が並列して接
続されている。すなわち、トランジスタQ1、Q2はコ
レクタ及びエミッタがそれぞれ共通接続されている。そ
して、トランジスタQ1、Q2のエミッタは、抵抗R1
を介しグランドに接続され、コレクタは、PNPトラン
ジスタQ3のコレクタに接続されている。
Next, FIG. 2 shows the configuration of the reference voltage generating circuit 10 in the present embodiment. The startup circuit 20 outputs a voltage that rises to a predetermined potential when the power supply voltage rises, and then returns to the ground. The output of this starting circuit is
It is connected to the base of NPN transistor Q1. A transistor Q2 is connected in parallel to the transistor Q1. That is, the collectors and the emitters of the transistors Q1 and Q2 are commonly connected. The emitters of the transistors Q1 and Q2 are connected to a resistor R1.
And the collector is connected to the collector of the PNP transistor Q3.

【0019】従って、電源の立ち上がり時においてトラ
ンジスタQ1がオンし、トランジスタQ3に電流が流
れ、その後はトランジスタQ2がオンし続けることにな
り、抵抗R1に決定される電流がトランジスタQ3、Q
4に流れる。
Therefore, when the power supply rises, the transistor Q1 turns on, a current flows through the transistor Q3, and thereafter the transistor Q2 keeps turning on, so that the current determined by the resistor R1 is changed by the transistors Q3, Q3.
Flow to 4.

【0020】トランジスタQ3のエミッタは電源VCC
に接続され、コレクタベース間は短絡されている。トラ
ンジスタQ3のベースには、同じくエミッタが電源VC
Cに接続されたPNPトランジスタQ4のベースが接続
されており、トランジスタQ3とQ4はカレントミラー
を構成している。
The emitter of the transistor Q3 has a power supply VCC.
And the collector and base are short-circuited. The emitter of the transistor Q3 also has a power supply VC.
The base of a PNP transistor Q4 connected to C is connected, and the transistors Q3 and Q4 form a current mirror.

【0021】トランジスタQ4のコレクタには、コレク
タベース間が短絡されたNPNトランジスタQ5のコレ
クタが接続されており、このトランジスタQ5のエミッ
タには、コレクタがグランドに接続されたPNPトラン
ジスタQ6のエミッタが接続されている。従って、トラ
ンジスタQ4に流れる電流がトランジスタQ5、Q6に
流れる。
The collector of the transistor Q4 is connected to the collector of an NPN transistor Q5 whose collector and base are short-circuited. The emitter of the transistor Q5 is connected to the emitter of a PNP transistor Q6 whose collector is connected to ground. Have been. Therefore, the current flowing through the transistor Q4 flows through the transistors Q5 and Q6.

【0022】トランジスタQ6のベースは、PNPトラ
ンジスタQ7のコレクタに接続され、このトランジスタ
Q7のエミッタはトランジスタQ2のベースに接続され
ている。また、トランジスタQ7のベースは、エミッタ
がトランジスタQ2のベースに接続され、コレクタエミ
ッタ間が短絡されたPNPトランジスタQ8のベースが
接続されている。従って、トランジスタQ7とQ8はカ
レントミラーを構成している。
The base of transistor Q6 is connected to the collector of PNP transistor Q7, and the emitter of transistor Q7 is connected to the base of transistor Q2. The base of the transistor Q7 has an emitter connected to the base of the transistor Q2 and the base of a PNP transistor Q8 whose collector and emitter are short-circuited. Therefore, transistors Q7 and Q8 constitute a current mirror.

【0023】トランジスタQ7のコレクタ及びトランジ
スタQ6のベースには、NPNトランジスタQ9のコレ
クタが接続されている。このトランジスタQ9のエミッ
タは、抵抗R3を介しグランドに接続されている。ま
た、トランジスタQ8のコレクタには、NPNトランジ
スタQ10のコレクタが接続されている。このトランジ
スタQ10のエミッタは、抵抗R2を介し、トランジス
タQ9のエミッタに接続されている。そして、トランジ
スタQ9のベースは、トランジスタQ10のベースに接
続されている。
The collector of the transistor Q7 and the base of the transistor Q6 are connected to the collector of an NPN transistor Q9. The emitter of the transistor Q9 is connected to the ground via the resistor R3. The collector of the transistor Q8 is connected to the collector of the NPN transistor Q10. The emitter of the transistor Q10 is connected to the emitter of the transistor Q9 via the resistor R2. The base of the transistor Q9 is connected to the base of the transistor Q10.

【0024】また、トランジスタQ5のベースには、N
PNトランジスタQ11のベースが接続されており、こ
のトランジスタQ11のコレクタは電源VCCに接続さ
れ、エミッタは、抵抗r7を介し、グランドに接続され
ている。また、トランジスタQ11のエミッタは、トラ
ンジスタQ2のベースに接続されるとともに、出力基準
電圧VRになっている。
The base of the transistor Q5 has N
The base of the PN transistor Q11 is connected, the collector of the transistor Q11 is connected to the power supply VCC, and the emitter is connected to the ground via the resistor r7. Further, the emitter of the transistor Q11 is connected to the base of the transistor Q2 and serves as the output reference voltage VR.

【0025】また、トランジスタQ11のエミッタであ
る出力基準電圧VRは、抵抗R4、R5、R6の直列接
続を介し、グランドに接続されている。この抵抗R5と
R6の接続点は、トランジスタQ9、Q10のベースに
接続されている。さらに、抵抗R4、R5には、ザッピ
ングダイオードD1、D2がグランドへの電流を阻止す
るようにそれぞれ並列接続されている。
The output reference voltage VR, which is the emitter of the transistor Q11, is connected to ground via a series connection of resistors R4, R5, R6. The connection point between the resistors R5 and R6 is connected to the bases of the transistors Q9 and Q10. Furthermore, zapping diodes D1 and D2 are connected in parallel to the resistors R4 and R5, respectively, so as to block current to the ground.

【0026】そして、ザッピングダイオードD1、D2
及び抵抗R4、R5の接続点には、パッドAが接続さ
れ、ザッピングダイオードD2のアノード端であるトラ
ンジスタQ9、Q10のベースには、パッドBが接続さ
れ、ザッピングダイオードD1のカソード端である出力
基準電圧VRには、パッドCが接続されている。従っ
て、パッドA,B,Cに所望の電圧を印加することによ
って、ザッピングダイオードD1、D2に別々に所望の
電圧を印加することができ、所望のザッピングダイオー
ドD1,D2をザッピングすることができる。
The zapping diodes D1 and D2
The pad A is connected to the connection point of the resistors R4 and R5, the pad B is connected to the bases of the transistors Q9 and Q10 which are the anode terminals of the zapping diode D2, and the output reference which is the cathode terminal of the zapping diode D1. The pad C is connected to the voltage VR. Therefore, by applying a desired voltage to the pads A, B, and C, a desired voltage can be separately applied to the zapping diodes D1 and D2, and the desired zapping diodes D1 and D2 can be zapped.

【0027】このような回路において、トランジスタQ
9と、Q10のVBEの差に応じた電流が抵抗R2に流
れ、この電流がトランジスタQ8、Q7、Q9に流れ、
これによってトランジスタQ9、Q10のベース電位V
0が決定される。そして、この電圧V0に対し、抵抗R
4、R5、R6の抵抗分割で決定される電圧が出力基準
電圧VRとなる。
In such a circuit, the transistor Q
9 and a current corresponding to the difference between VBEs of Q10 flows through the resistor R2, and this current flows through the transistors Q8, Q7 and Q9,
As a result, the base potential V of the transistors Q9 and Q10
0 is determined. Then, for this voltage V0, the resistance R
The voltage determined by the resistance division of R4, R5, and R6 becomes the output reference voltage VR.

【0028】そして、出力基準電圧VRが上昇した場
合、トランジスタQ9のベース電位が上昇し、トランジ
スタQ9のコレクタ電位が低下、これに伴いトランジス
タQ6のベース及びエミッタ電位が低下する。そして、
トランジスタQ5のベース電位が低下し、トランジスタ
Q11のベース電位が低下して、出力基準電圧VRが下
がりこれが一定に保たれる。一方、出力基準電圧VRが
下がった場合には、上記の場合とは逆にトランジスタQ
9のベース電位が下降し、トランジスタQ9のコレクタ
電位が上昇、これに伴いトランジスタQ6のベース及び
エミッタ電位が上昇する。そして、トランジスタQ5の
ベース電池が上昇し、トランジスタQ11のベース電位
が上昇して、出力基準電圧VRが上がりこれが一定に保
たれる。
When the output reference voltage VR rises, the base potential of the transistor Q9 rises, the collector potential of the transistor Q9 falls, and accordingly, the base and emitter potentials of the transistor Q6 fall. And
The base potential of the transistor Q5 decreases, the base potential of the transistor Q11 decreases, and the output reference voltage VR decreases, and is kept constant. On the other hand, when the output reference voltage VR decreases, the transistor Q
9, the base potential of the transistor Q9 rises, and the base potential of the transistor Q6 and the emitter potential of the transistor Q6 rise accordingly. Then, the base battery of the transistor Q5 rises, the base potential of the transistor Q11 rises, and the output reference voltage VR rises and is kept constant.

【0029】ここで、本回路の出力基準電圧VRは、抵
抗R4、R5、R6の比で決定される。すなわち、出力
基準電圧VR=V0(R4+R5+R6)/R6で決定
される。一方、ザッピングダイオードD1、D2は、カ
ソードの所定の+電位、アノードに所定の−電位を印加
することにより、ザッピングされ、ショート状態になる
ダイオードである。そこで、パッドA,B,Cの電位を
任意に制御することによって、ザッピングダイオードD
1、D2を任意にショート状態にすることができる。
Here, the output reference voltage VR of this circuit is determined by the ratio of the resistors R4, R5 and R6. That is, it is determined by the output reference voltage VR = V0 (R4 + R5 + R6) / R6. On the other hand, the zapping diodes D1 and D2 are diodes that are zapped and short-circuited by applying a predetermined + potential to the cathode and a predetermined − potential to the anode. Therefore, by controlling the potentials of the pads A, B and C arbitrarily, the zapping diode D
1, D2 can be arbitrarily brought into a short state.

【0030】従って、ザッピングダイオードD1、D2
のザッピングにより、抵抗R4、R5のいずれか、また
は両方をショートすることができる。そこで、(i)抵
抗R4、R5の直列接続そのまま、(ii)抵抗R4の
両端を短絡、(iii)抵抗R5の両端を短絡、(i
v)抵抗R4、R5の両方の両端を短絡、の4つの状態
をザッピングにより形成することができる。
Therefore, the zapping diodes D1, D2
, One or both of the resistors R4 and R5 can be short-circuited. Therefore, (i) both ends of the resistor R4 are short-circuited, (ii) both ends of the resistor R5 are short-circuited, (i)
v) The four states of both ends of the resistors R4 and R5 can be formed by zapping.

【0031】そこで、出力基準電圧VRの電圧をザッピ
ングによって、4段階に調整することができ、出力基準
電圧VRを所望のものに制御することができる。
Therefore, the voltage of the output reference voltage VR can be adjusted in four stages by zapping, and the output reference voltage VR can be controlled to a desired level.

【0032】これによって、ザッピングなしの場合に、
ばらつき幅が約3%であったものを、ばらつき幅±1%
以内に抑えることができる。
Thus, in the case without zapping,
Variation range of about 3%, variation range ± 1%
Within.

【0033】上述したように、手電流出力を構成するミ
ラー回路のトランジスタサイズを通常の場合の8倍程度
と大きくすることによって、この定電流回路のばらつき
を±1.5%以内と、従来の±2%程度に比べ小さくで
きる。そこで、基準電圧発生回路も含めた定電流回路全
体としてのばらつきを±2.5%以内にすることができ
る。
As described above, by increasing the transistor size of the mirror circuit constituting the hand current output to about eight times the normal case, the variation of the constant current circuit can be reduced to within ± 1.5%, and It can be smaller than about ± 2%. Thus, the variation of the entire constant current circuit including the reference voltage generating circuit can be kept within ± 2.5%.

【0034】このような本実施形態の回路を、充電器の
二次側回路の電流検出回路に使用した場合、その検出精
度が飛躍的に向上し、充電器のセットとしての性能アッ
プを図ることができる。さらに、従来は、高精度の定電
流を得る手段として、電源IC+ディスクリートトラン
ジスタ回路で構成していたが、本実施形態の回路によれ
ば、ICワンチップ化することが可能となり、セットの
信頼性向上、コストダウン、小型化を図ることができ
る。
When such a circuit of the present embodiment is used for a current detection circuit of a secondary circuit of a charger, the detection accuracy is dramatically improved, and the performance as a set of the charger is improved. Can be. Further, conventionally, as a means for obtaining a high-precision constant current, a power supply IC and a discrete transistor circuit have been used. However, according to the circuit of the present embodiment, the IC can be integrated into one chip, and the reliability of the set can be improved. Improvement, cost reduction, and downsizing can be achieved.

【0035】[0035]

【発明の効果】以上説明したように、ザッピングダイオ
ードをザッピングすることによって、出力する基準電圧
を任意に調整することができる。また、この基準電圧発
生回路を利用することで、出力定電流の精度を向上する
ことができる。
As described above, by zapping the zapping diode, the output reference voltage can be adjusted arbitrarily. Further, by using this reference voltage generation circuit, the accuracy of the output constant current can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 定電流回路の構成を示す図である。FIG. 1 is a diagram showing a configuration of a constant current circuit.

【図2】 基準電圧発生回路の構成を示す図である。FIG. 2 is a diagram illustrating a configuration of a reference voltage generation circuit.

【符号の説明】[Explanation of symbols]

10 基準電圧発生回路、20 起動回路、QA〜Q
E,Q1〜11 トランジスタ、RA,R1〜R7 抵
抗。
10 reference voltage generating circuit, 20 starting circuit, QA to Q
E, Q1 to 11 transistors, RA, R1 to R7 resistors.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 一定の基準電圧を発生する基準電圧発生
回路であって、 出力基準電圧を決定する抵抗であって、少なくとも2つ
の抵抗を直列接続した基準抵抗と、 この基準抵抗の少なくとも1つと並列接続したザッピン
グダイオードと、 このザッピングダイオードに電圧を印加するためのパッ
ドと、 を有し、 パッドからの電圧印加によりザッピングダイオードをザ
ッピングすることで、基準抵抗の抵抗値を変更して出力
電圧値が変更可能な基準電圧発生回路。
1. A reference voltage generating circuit for generating a constant reference voltage, comprising: a resistor for determining an output reference voltage, wherein at least two resistors are connected in series; A zapping diode connected in parallel; and a pad for applying a voltage to the zapping diode. The zapping of the zapping diode by applying a voltage from the pad changes the resistance value of the reference resistor to output voltage value. A reference voltage generation circuit that can be changed.
【請求項2】 請求項1に記載の回路において、 前記基準抵抗の両端及び中間部分の少なくとも3つがそ
れぞれ独立のパッドに接続されており、各パッド間の電
圧を調整することによって、所望のザッピングを行うこ
とができる基準電圧発生回路。
2. The circuit according to claim 1, wherein at least three of both ends and an intermediate portion of the reference resistor are connected to independent pads, and a desired zapping is performed by adjusting a voltage between the pads. Reference voltage generation circuit that can perform
【請求項3】 請求項1または2に記載の基準電圧発生
回路からの基準電圧を利用して定電流を発生する定電流
回路。
3. A constant current circuit for generating a constant current using a reference voltage from the reference voltage generation circuit according to claim 1.
【請求項4】 請求項3に記載の回路において、 前記基準電圧をオペアンプ正入力端を介し入力トランジ
スタの制御端に入力し、この入力トランジスタとこの入
力トランジスタの電流を流す基準抵抗の接続点をを前記
オペアンプに負帰還し、 前記入力トランジスタと前記基準抵抗の接続点の電位を
基準電圧に保つことで、基準抵抗に基準電圧に応じて定
電流を流し、 この定電流をカレントミラーを介し出力する定電流回
路。
4. The circuit according to claim 3, wherein the reference voltage is input to a control terminal of an input transistor through a positive input terminal of an operational amplifier, and a connection point between the input transistor and a reference resistor through which a current of the input transistor flows. Is fed back to the operational amplifier, and a constant current is applied to the reference resistor according to the reference voltage by maintaining a potential at a connection point between the input transistor and the reference resistor at a reference voltage, and the constant current is output via a current mirror. Constant current circuit.
【請求項5】 請求項4に記載の回路において、 前記入力トランジスタ及びカレントミラーに使用するト
ランジスタは、前記オペアンプに使用するトランジスタ
に比べ大きなサイズのトランジスタである定電流回路。
5. The constant current circuit according to claim 4, wherein the transistors used for the input transistor and the current mirror are larger in size than the transistors used for the operational amplifier.
JP2000398620A 2000-12-27 2000-12-27 Reference voltage generating circuit and regulated current circuit using the same Pending JP2002196832A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000398620A JP2002196832A (en) 2000-12-27 2000-12-27 Reference voltage generating circuit and regulated current circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000398620A JP2002196832A (en) 2000-12-27 2000-12-27 Reference voltage generating circuit and regulated current circuit using the same

Publications (1)

Publication Number Publication Date
JP2002196832A true JP2002196832A (en) 2002-07-12

Family

ID=18863547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000398620A Pending JP2002196832A (en) 2000-12-27 2000-12-27 Reference voltage generating circuit and regulated current circuit using the same

Country Status (1)

Country Link
JP (1) JP2002196832A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608189B1 (en) * 2002-12-27 2006-08-04 산요덴키가부시키가이샤 Tracking signal processing circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608189B1 (en) * 2002-12-27 2006-08-04 산요덴키가부시키가이샤 Tracking signal processing circuit

Similar Documents

Publication Publication Date Title
US20070103226A1 (en) Reference voltage generator
JPH03132812A (en) Bipolar/cmos regulator circuit
JPH11260423A (en) Voltage determination circuit and battery pack equipped with it
US4119869A (en) Constant current circuit
JPS6222283B2 (en)
JP2002196832A (en) Reference voltage generating circuit and regulated current circuit using the same
JPH09105763A (en) Comparator circuit
JPH0413692Y2 (en)
JPH07336200A (en) Comparison circuit
JP2900521B2 (en) Reference voltage generation circuit
JP3335984B2 (en) Current generator
JP2581163B2 (en) Direct connection type amplifier
JP2833053B2 (en) Transistor circuit
JPH0434567Y2 (en)
JP2650390B2 (en) Comparison device
JPS645369Y2 (en)
JPH0477329B2 (en)
JP2797621B2 (en) Comparator circuit
JPH0542489Y2 (en)
JP2661138B2 (en) Current amplifier circuit
JPH022545B2 (en)
JPH04329021A (en) Hysteresis comparator circuit
JPS6022568B2 (en) Power supply voltage monitoring circuit
JPH08204521A (en) Comparator circuit
JPH083769B2 (en) Constant current source circuit