JP2002044119A - Transmission unit - Google Patents

Transmission unit

Info

Publication number
JP2002044119A
JP2002044119A JP2000230667A JP2000230667A JP2002044119A JP 2002044119 A JP2002044119 A JP 2002044119A JP 2000230667 A JP2000230667 A JP 2000230667A JP 2000230667 A JP2000230667 A JP 2000230667A JP 2002044119 A JP2002044119 A JP 2002044119A
Authority
JP
Japan
Prior art keywords
unit
frame
cell
address
stm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000230667A
Other languages
Japanese (ja)
Other versions
JP4190707B2 (en
Inventor
Takeshi Matsumoto
松本  剛
Kenji Taniguchi
賢次 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000230667A priority Critical patent/JP4190707B2/en
Publication of JP2002044119A publication Critical patent/JP2002044119A/en
Application granted granted Critical
Publication of JP4190707B2 publication Critical patent/JP4190707B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a transmission unit without any classification that simplifies the management of a network and does not destroy an asynchronous frame on the occurrence of a fault in a transmission line. SOLUTION: The transmission unit that executes exchange processing between an asynchronous frame and a synchronous frame, is provided with a division means that divides the asynchronous frame into cells to the cell header of which a transmission destination unit address is added, a frame extract means that receives the synchronous frame to extract a cell inserted to a prescribed band, a cell analysis means that discriminates whether or not the extracted cell is addressed to its own transmission unit on the basis of the transmission destination unit address of the cell header of the extracted cell to decide relay/ reception/abort of the cell, a frame insertion means that inserts the cells divided by the division means and relayed cells to a prescribed band of the synchronous frame and transmits the resulting synchronous frame, and an assembly means that assembles the cells addressed to its own transmission unit into asynchronous frames and transmits the asynchronous frames.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、非同期フレームと
同期フレームとの間で交換処理をする伝送ユニットに関
する。特に、タイムスロットを使用した時分割多重によ
りネットワーク内の伝送を行う同期転送モード(Synchro
nous Transfer Mode:STM)方式を採用した伝送装置にお
いて、イーサネット(登録商標)のような非同期フレー
ムの収容に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmission unit for performing exchange processing between an asynchronous frame and a synchronous frame. In particular, synchronous transfer mode (Synchro mode) for transmitting data in a network by time division multiplexing using time slots
The present invention relates to accommodating an asynchronous frame such as Ethernet (registered trademark) in a transmission device adopting the nous Transfer Mode (STM) method.

【0002】[0002]

【従来の技術】イーサネット等の非同期データフレーム
はLANに収容されて、端末間で通信が行わるのが一般
的であるが、企業内ネットワーク等において、通信エリ
アを拡大する方法として、イーサネットフレームをST
Mフレームに収容して、伝送する方法がある。
2. Description of the Related Art Generally, asynchronous data frames such as Ethernet are accommodated in a LAN and communication is performed between terminals. As a method of expanding a communication area in a corporate network or the like, an Ethernet frame is used. ST
There is a method of transmitting data in an M frame.

【0003】図23は従来のイーサネットを収容するネ
ットワーク構成図である。図23に示すように、従来の
ネットワークは、イーサネットに接続される複数の端末
8#ij(i=1〜3,j=1,2)、複数の子ユニッ
ト2#i(i=1〜3)、中継ユニット4#A,4#
B、親ユニット6、0系STM伝送路3#0及び1系S
TM伝送路3#1より構成される。各子ユニット2#i
(i=1〜3)はイーサネットフレームを送受信する複
数の端末8#ij(j=1,2)を収容する。各子ユニ
ット2#iには予めSTMフレームの帯域が割り当てら
れている。
FIG. 23 is a diagram showing a network configuration accommodating a conventional Ethernet. As shown in FIG. 23, the conventional network includes a plurality of terminals 8 # ij (i = 1 to 3, j = 1, 2) connected to the Ethernet and a plurality of child units 2 # i (i = 1 to 3). ), Relay units 4 # A, 4 #
B, parent unit 6, system 0 STM transmission line 3 # 0 and system 1 S
It is composed of a TM transmission path 3 # 1. Each child unit 2 # i
(I = 1 to 3) accommodate a plurality of terminals 8 # ij (j = 1, 2) that transmit and receive Ethernet frames. Each child unit 2 # i is assigned a band of an STM frame in advance.

【0004】図24は従来のSTMフレーム構成図であ
る。図24に示すように、STMフレームはオーバヘッ
ド(SOH)及びペイロードから構成される。ペイロー
ドは各子ユニット2#i(i=1〜3)に対して、先頭
位置と送信レート(タイムスロット数)で示される帯域
(パス#i)が予め割り当てられている。例えば、子ユ
ニット2#1には、パス#1で示される帯域、子ユニッ
ト2#2には、パス#2で示される帯域、子ユニット2
#3には、パス#3で示される帯域が、それぞれ割り当
てられている。
FIG. 24 is a configuration diagram of a conventional STM frame. As shown in FIG. 24, the STM frame includes an overhead (SOH) and a payload. In the payload, a band (path #i) indicated by a head position and a transmission rate (the number of time slots) is assigned to each child unit 2 # i (i = 1 to 3) in advance. For example, the band indicated by the path # 1 is assigned to the child unit 2 # 1, the band indicated by the path # 2 is assigned to the child unit 2 # 2, and the child unit 2
The band indicated by path # 3 is allocated to # 3.

【0005】図25は従来の子ユニット2#iの構成図
である。物理インタフェース部10#iは、端末8#i
jから送信されたイーサネットフレームを受信して、0
系,1系伝送路挿入部12#0,12#1に出力する。
伝送路挿入部12#ij(j=0,1)は物理インタフ
ェース部10#iよりイーサネットフレームを受信し
て、該イーサネットフレームをSTMフレームに割り当
てられた、図24中のパス#iで示される帯域に挿入し
て、TSW13#ij(j=0,1)に出力する。TS
W13#ij(j=0,1)は、STM伝送路3#j
(j=0,1)及び伝送路挿入部12#ij(j=0,
1)よりSTMフレームを受信して、STMフレームに
多重化して、STM伝送路3#j(j=0,1)に送信
する。
FIG. 25 is a configuration diagram of a conventional child unit 2 # i. The physical interface unit 10 # i is connected to the terminal 8 # i
j receives the Ethernet frame transmitted from
Output to the system and system 1 transmission line insertion units 12 # 0 and 12 # 1.
The transmission line insertion unit 12 # ij (j = 0, 1) receives the Ethernet frame from the physical interface unit 10 # i, and the Ethernet frame is assigned to the STM frame, as indicated by a path #i in FIG. It is inserted into the band and output to TSW13 # ij (j = 0, 1). TS
W13 # ij (j = 0, 1) is the STM transmission path 3 # j
(J = 0, 1) and the transmission line insertion unit 12 # ij (j = 0,
The STM frame is received from 1), multiplexed into an STM frame, and transmitted to the STM transmission line 3 # j (j = 0, 1).

【0006】これにより、例えば、端末8#3j(j=
1,2)より送出されたイーサネットフレームは子ユニ
ット2#3によりSTMフレームのパス#3に該当する
タイムスロットに挿入されてSTM伝送路3#j(j=
0,1)に送信される。子ユニット2#3から送信され
たSTMフレームは子ユニット2#2によりSTMフレ
ームのパス#3に挿入される。また、端末8#21,8
#22から送信されたイーサネットフレームは子ユニッ
ト2#2によりSTMフレームのパス#2に挿入され
る。同様にして、端末8#11,8#12から送信され
たイーサネットフレームはSTMフレームのパス#1に
挿入される。このように、端末8#ij(i=1〜3,
j=1,2)から送信されたイーサネットフレームは、
STMフレームのパスi(i=1〜3)に挿入される。
中継ユニット4#Aは、STM伝送路3#j(j=0,
1)よりSTMフレームを受信して、STMフレームを
STM伝送路3#j(j=0,1)に中継する。
[0006] Thereby, for example, the terminal 8 # 3j (j =
The Ethernet frame transmitted from (1, 2) is inserted into the time slot corresponding to the path # 3 of the STM frame by the child unit 2 # 3, and the STM transmission path 3 # j (j =
0,1). The STM frame transmitted from the child unit 2 # 3 is inserted into the path # 3 of the STM frame by the child unit 2 # 2. Also, the terminals 8 # 21, 8
The Ethernet frame transmitted from # 22 is inserted into the path # 2 of the STM frame by the child unit 2 # 2. Similarly, Ethernet frames transmitted from terminals 8 # 11 and 8 # 12 are inserted into path # 1 of the STM frame. Thus, terminal 8 # ij (i = 1 to 3,
The Ethernet frame transmitted from j = 1, 2) is
It is inserted into the path i (i = 1 to 3) of the STM frame.
The relay unit 4 # A is connected to the STM transmission line 3 # j (j = 0,
1), the STM frame is received, and the STM frame is relayed to the STM transmission line 3 # j (j = 0, 1).

【0007】図26は従来の親ユニット6の構成図であ
る。TSW20#j(j=0,1)はSTM伝送路3#
j(j=0,1)よりSTMフレームを受信して、パス
#1,#2,#3に該当する出力端子に接続される伝送
路抽出部24#j(j=0,1)に出力する。伝送路抽
出部24#j(j=0,1)は各該当するパス#i(i
=1〜3)に収容されるタイムスロットからデータを抽
出して、系選択部26に出力する。系選択部26はAC
T系の0系伝送路抽出部24#0又は1系伝送路抽出部
24#1より出力される各パス#i(i=1〜3)のタ
イムスロットデータを選択して、イーサネットフレーム
スイッチ部20の該当端子Pi(i=1〜3)に出力す
る。イーサネットフレームスイッチ部20は各入力端子
Pi(i=1〜3)より入力されるタイムスロットデー
タをイーサネットフレームに組み立てる。そして、イー
サネットフレームのヘッダのMAC DAアドレスから
送信先となる子ユニット2#iに対応する出力端子Pi
(i=1〜3)に出力する。伝送路挿入部22#j(j
=0,1)はイーサネットフレームスイッチ部20の各
出力端子Pi(i=1〜3)より出力されるデータを対
応するSTMフレームに挿入して、TSW20#j(j
=0,1)に出力する。TSW20#j(j=0,1)
は、伝送路挿入部22#j(j=0,1)より入力され
るSTMフレームを多重化して、STM伝送路3#j
(j=0,1)に送信する。
FIG. 26 is a configuration diagram of a conventional parent unit 6. TSW20 # j (j = 0, 1) is an STM transmission line 3 #
j (j = 0, 1), and outputs the STM frame to the transmission path extraction unit 24 # j (j = 0, 1) connected to the output terminal corresponding to the path # 1, # 2, # 3. I do. The transmission path extraction unit 24 # j (j = 0, 1) transmits each corresponding path #i (i
= 1 to 3), and outputs the data to the system selection unit 26. The system selection unit 26
The Ethernet frame switch unit selects the time slot data of each path #i (i = 1 to 3) output from the T-system transmission line extraction unit 24 # 0 or 1-system transmission line extraction unit 24 # 1 of the T system, and 20 to the corresponding terminal Pi (i = 1 to 3). The Ethernet frame switch unit 20 assembles the time slot data input from each of the input terminals Pi (i = 1 to 3) into an Ethernet frame. Then, based on the MAC DA address in the header of the Ethernet frame, the output terminal Pi corresponding to the child unit 2 # i to be the transmission destination
(I = 1 to 3). The transmission line insertion unit 22 # j (j
= 0, 1) inserts data output from each output terminal Pi (i = 1 to 3) of the Ethernet frame switch unit 20 into the corresponding STM frame, and sets the TSW 20 # j (j
= 0, 1). TSW20 # j (j = 0, 1)
Multiplexes the STM frame input from the transmission line insertion unit 22 # j (j = 0, 1), and
(J = 0, 1).

【0008】中継ユニット4#CはSTM伝送路3#j
(j=0,1)よりSTMフレームを受信して、STM
伝送路3#j(j=01,)に送信する。各子ユニット
2#i(i=1〜3)はSTM伝送路3#j(j=0,
1)よりSTMフレームの該当するパス#i(i=1〜
3)に挿入されているタイムスロットデータをイーサネ
ットフレームに組み立てて、端末8#ij(j=1〜
2)に送信する。端末8#ij(j=1〜2)は、イー
サネットフレームのMAC DAアドレスが自身のMA
Cアドレスに一致する場合はイーサネットフレームを受
信する。これにより端末8#ijと端末8#kl(i≠
i)間でイーサネットフレームにより通信を行うことが
できる。
[0008] The relay unit 4 # C is connected to the STM transmission line 3 # j.
(J = 0, 1) to receive an STM frame
The signal is transmitted to the transmission path 3 # j (j = 01,). Each child unit 2 # i (i = 1 to 3) is connected to an STM transmission line 3 # j (j = 0,
From 1), the corresponding path #i of the STM frame (i = 1 to
The time slot data inserted in 3) is assembled into an Ethernet frame, and the terminal 8 # ij (j = 1 to 8)
Send to 2). The terminal 8 # ij (j = 1 to 2) sets the MAC DA address of the Ethernet frame to its own MA.
If the address matches the C address, an Ethernet frame is received. Thereby, terminal 8 # ij and terminal 8 # kl (i (
Communication can be performed between i) using an Ethernet frame.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、従来の
イーサネットを収容するネットワークでは、以下の問題
点があった。
However, a conventional network accommodating Ethernet has the following problems.

【0010】(1) STM網は完全な同期網であり、
一定の周期で決められているタイムスロット(帯域)に
対して各子ユニットはデータの挿入及び抽出を行うため
の先頭位置と幅を予め決めておく必要がある。即ち、固
定パスを構築する必要がある。従って、あるユニットが
使用している帯域は他の目的で別のユニットが使用する
ことはできない。3つ以上のユニット間でイーサネット
の通信を行う場合には、必ず各子ユニットからのパスを
他のパスにクロスコネクト(集約)する役割を持つ親ユ
ニットが必要となる。親ユニットは子ユニットのパスを
集約するには、各パス毎に伝送路挿入部、伝送路抽出部
が必要になること、イーサネットフレームスイッチ部の
ポートがパスの増加と伴に増加することから、回路規模
が大きくなり、親ユニットには物理上の制限(回路規模
等)により集約できるパスは限られてしまう。つまり、
通信できる子ユニットの数が限定されてしまう。より多
くの子ユニット間で通信を行う場合は親ユニットの数を
増やし、さらに親ユニット間のパスを構築する必要があ
る。よって、回路規模の増加による通信パスの本数が制
限されること、パス構築が複雑であること、パス数分の
帯域が必要であること及びユニットに親子の関係が必要
となりユニット種の増加による管理上の問題等がある。
(1) The STM network is a completely synchronous network,
It is necessary for each child unit to previously determine a head position and a width for inserting and extracting data with respect to a time slot (band) determined at a fixed cycle. That is, it is necessary to construct a fixed path. Therefore, the band used by one unit cannot be used by another unit for another purpose. When Ethernet communication is performed between three or more units, a parent unit having a role of cross-connecting (aggregating) a path from each child unit to another path is required. In order for the parent unit to aggregate the paths of the child units, a transmission line insertion unit and a transmission line extraction unit are required for each path, and the ports of the Ethernet frame switch unit increase with the number of paths, The circuit scale becomes large, and paths that can be aggregated in the parent unit are limited due to physical restrictions (such as circuit scale). That is,
The number of child units that can communicate is limited. When communication is performed between more child units, it is necessary to increase the number of parent units and to construct a path between the parent units. Therefore, the number of communication paths is limited due to the increase in the circuit scale, the path construction is complicated, the bandwidth for the number of paths is required, and the parent-child relationship is required for the units, and management is performed by increasing the number of unit types. There are the above problems.

【0011】(2) 信頼性向上の観点よりSTM伝送
路を2重化構成としている。しかし、STM伝送路への
送信側は収容する端末から送信されたイーサネットフレ
ームを収容したSTMフレームを0系,1系のSTM伝
送路に送出し、受信側は伝送路のアラーム情報を元に正
常な方路を選択している。しかし、切替はあくまでも帯
域単位である。つまり、データに含まれるイーサネット
フレームは意識していないため、伝送路アラームによる
方路切替時にイーサネットフレームを破壊してしまう可
能性がある。また、2重化伝送路では、各方路からの受
信データは経路長の相違により到着時刻にずれが生じる
場合がある。そのため、方路が切り替わった時に同じデ
ータを端末に送信してしまわないように切替後の系のデ
ータを一定時間(例えば、最大遅延時間)だけマスクす
るのが一般的であるが、このマスクされている間のイー
サネットフレームは捨てられてしまうという問題があ
る。
(2) The STM transmission line has a duplex configuration from the viewpoint of improving reliability. However, the transmitting side to the STM transmission line sends out the STM frame containing the Ethernet frame transmitted from the containing terminal to the 0-system and 1-system STM transmission lines, and the receiving side operates normally based on the alarm information of the transmission line. The right route. However, the switching is performed on a band-by-band basis. That is, since the Ethernet frame included in the data is not considered, there is a possibility that the Ethernet frame is destroyed at the time of switching the route due to the transmission path alarm. In the case of a duplex transmission path, the data received from each path may have a different arrival time due to a difference in path length. For this reason, it is common to mask the data of the switched system for a fixed time (for example, the maximum delay time) so that the same data is not transmitted to the terminal when the route is switched. There is a problem that the Ethernet frame is discarded during the operation.

【0012】本発明はこのような点に鑑みてなされたも
のであり、ユニット種別を無くしネットワークの管理を
簡単にすると共に伝送路障害時の系切替時に非同期フレ
ームを破壊することのない伝送ユニットを提供すること
を目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has been made in view of the above circumstances. Therefore, a transmission unit which eliminates unit types, simplifies network management, and does not destroy asynchronous frames at the time of system switching at the time of transmission line failure. The purpose is to provide.

【0013】[0013]

【課題を解決するための手段】図1は本発明の原理図で
ある。図1は本発明の原理図である。図1に示すよう
に、伝送ユニット30は、分割手段32、フレーム抽出
手段34、セル解析手段36、フレーム挿入手段38及
び組立手段40を具備する。
FIG. 1 is a diagram illustrating the principle of the present invention. FIG. 1 is a diagram illustrating the principle of the present invention. As shown in FIG. 1, the transmission unit 30 includes a dividing unit 32, a frame extracting unit 34, a cell analyzing unit 36, a frame inserting unit 38, and an assembling unit 40.

【0014】伝送ユニット30中の分割手段32は、端
末等が送出した、送信元アドレス、送信先アドレス及び
データを含む非同期フレームを、送信先アドレスに基づ
く送信先伝送ユニットに関する送信先ユニットアドレス
をセルヘッダに付加したセルに分割する。
The dividing means 32 in the transmission unit 30 converts the asynchronous frame including the source address, the destination address and the data transmitted by the terminal or the like into the destination unit address of the destination transmission unit based on the destination address in the cell header. Divide into cells added to.

【0015】フレーム抽出手段34は、同期フレームを
受信して、非同期フレームを収容するために割り当てら
れた所定帯域に挿入されたセルを抽出する。セル解析手
段36は、セル抽出手段34により抽出されたセルのセ
ルヘッダの送信先ユニットアドレスに従って、自伝送ユ
ニット30宛てであるかを判断して、セルの中継/受信
/破棄を決定する。
[0015] The frame extracting means 34 receives the synchronous frame, and extracts cells inserted in a predetermined band allocated to accommodate the asynchronous frame. The cell analysis unit 36 determines whether the cell is addressed to the own transmission unit 30 in accordance with the destination unit address of the cell header of the cell extracted by the cell extraction unit 34, and determines the relay / reception / discard of the cell.

【0016】フレーム挿入手段38は、分割手段32に
より分割されたセル及びセル解析手段36により中継で
あると決定されたセルを同期フレームの所定帯域に挿入
して、同期フレームを送出する。組立手段40は、セル
解析手段36により自伝送ユニット30宛てであると決
定されたセルを非同期フレームに組み立てて、該非同期
フレームを送出する。
The frame inserting means 38 inserts the cell divided by the dividing means 32 and the cell determined to be a relay by the cell analyzing means 36 into a predetermined band of the synchronous frame, and sends out the synchronous frame. The assembling means 40 assembles the cells determined to be addressed to the own transmission unit 30 by the cell analyzing means 36 into an asynchronous frame, and sends out the asynchronous frame.

【0017】[0017]

【発明の実施の形態】第1実施形態 図2は本発明の第1実施形態によるイーサネットを収容
するネットワークの構成図である。本実施形態は、企業
内ネットワーク等に適用される。また、イーサネットに
限らず非同期フレームを収容するネットワークに適用可
能であるが、本実施形態では、一例としてイーサネット
フレームを収容するネットワーク構成としている。ま
た、ネットワークはリング構成やスター構成等の各種形
態のネットワークに適用可能であるが、本実施形態では
一例としてリング構成としている。図2に示すように、
ネットワークは、複数のユニット50#i(i=1〜
4)、端末52#ijk(i=1〜4,j=1,2,k
=1〜n)、複数の他ユニット54#i(i=1〜
2)、複数の中継ユニット58#i(i=1〜2)、イ
ーサネットケーブル60#ij(j=1,2)、0系S
TM伝送路62#0及び1系STM伝送路62#1から
構成されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment FIG. 2 is a configuration diagram of a network accommodating Ethernet according to a first embodiment of the present invention. This embodiment is applied to a company network or the like. In addition, the present invention is applicable not only to a network accommodating asynchronous frames but also to a network accommodating asynchronous frames. However, in the present embodiment, a network configuration accommodating an Ethernet frame is used as an example. Further, the network is applicable to various types of networks such as a ring configuration and a star configuration, but in the present embodiment, a ring configuration is used as an example. As shown in FIG.
The network includes a plurality of units 50 # i (i = 1 to
4), terminal 52 # ijk (i = 1 to 4, j = 1, 2, k
= 1 to n), a plurality of other units 54 # i (i = 1 to
2), a plurality of relay units 58 # i (i = 1 to 2), the Ethernet cable 60 # ij (j = 1, 2), the 0-system S
It comprises a TM transmission line 62 # 0 and a 1-system STM transmission line 62 # 1.

【0018】各ユニット50#iは、ネットワーク内で
ユニークなユニットアドレスを有し、以下の機能を有す
る。
Each unit 50 # i has a unique unit address in the network and has the following functions.

【0019】 イーサネットケーブル60#ij(j
=1,2)に接続される端末52#ijk(k=1〜
n)から送出されたイーサネットフレームを受信して、
固定長のデータに分割する。後述する時刻情報や制御情
報等のヘッダを固定長のデータに付加して、セル化(以
下、IT(Integrated Transfer)セル)する。
The Ethernet cable 60 # ij (j
= 1,2) connected to the terminal 52 # ijk (k = 1 to
n) receives the Ethernet frame transmitted from
Divide into fixed length data. A header such as time information and control information, which will be described later, is added to the fixed-length data to make a cell (hereinafter, an IT (Integrated Transfer) cell).

【0020】 ITセルをSTMフレーム中の予め割
り当てられた帯域のタイムスロットに挿入する。本実施
形態でイーサネットフレームを収容するために割り当て
られる帯域は、複数のユニット50#i(i=1〜4)
について共通の帯域であり、STMフレーム中の先頭ア
ドレス及びタイムスロット数は同一である。帯域の割り
当てについては後で詳述する。
An IT cell is inserted into a time slot of a pre-allocated band in an STM frame. In this embodiment, the bandwidth allocated to accommodate the Ethernet frame is a plurality of units 50 # i (i = 1 to 4).
Are the same band, and the start address and the number of time slots in the STM frame are the same. The bandwidth allocation will be described later in detail.

【0021】 STM伝送路62#j(j=0,1)
からSTMフレームを受信して、以下の処理をする。
STM transmission line 62 # j (j = 0, 1)
And performs the following processing.

【0022】i)STMフレーム中のイーサネットフレ
ームが分割されたITセルを収容するために割り当てら
れた帯域のタイムスロットについては、タイムスロット
に挿入されているITセルの後述するセルヘッダより中
継/受信/破棄を決定する。
I) Regarding the time slot of the band allocated to accommodate the IT cell obtained by dividing the Ethernet frame in the STM frame, the relay / reception / reception / reception / reception from the cell header (described later) of the IT cell inserted in the time slot is performed. Decide to destroy.

【0023】・ITセルを中継する場合は、端末52#
ijkから送信されたイーサネットフレームに優先し
て、STMフレーム中の割り当てられた帯域にセルを挿
入して、STM伝送路62#0,62#1に送信する。
When relaying an IT cell, the terminal 52 #
Prior to the Ethernet frame transmitted from ijk, the cell is inserted into the allocated band in the STM frame and transmitted to the STM transmission lines 62 # 0 and 62 # 1.

【0024】・ITセルを受信する場合は、STM伝送
路62#j(j=0,1)から受信したSTMフレーム
より抽出されたITセルをイーサネットフレームに所定
のヘッダが付加されたフレーム(以下、ITフレーム)
にデセル化する。0系と1系の同一のイーサネットフレ
ームについて、最初にデセル化されたITフレームから
ヘッダを取り除いて、必要なヘッダ部分を付加して、イ
ーサネットフレームに変換する。変換したイーサネット
フレームをイーサネットケーブル60#ij(j=1,
2)に送出する。
When receiving an IT cell, the IT cell extracted from the STM frame received from the STM transmission line 62 # j (j = 0, 1) is a frame obtained by adding a predetermined header to an Ethernet frame (hereinafter referred to as an Ethernet frame). , IT frame)
To decelerate. For the same Ethernet frame of the 0-system and the 1-system, the header is removed from the IT frame that is first decellularized, a necessary header portion is added, and the frame is converted into an Ethernet frame. The converted Ethernet frame is connected to the Ethernet cable 60 # ij (j = 1,
Send to 2).

【0025】ii) STMフレーム中のイーサネットフ
レーム以外の電話端末56#i(i=1〜2)等に割り
当てられた帯域のタイムスロットに含まれるITセルと
は異なる他のデータをSTM伝送路62#j(j=0,
1)に中継する。
Ii) Other data different from IT cells included in the time slot of the band allocated to the telephone terminal 56 #i (i = 1 to 2) other than the Ethernet frame in the STM frame is transmitted to the STM transmission line 62. #J (j = 0,
Relay to 1).

【0026】各端末52#ijkは、固有のMACアド
レスを有し、イーサネットケーブル60#ijを通し
て、ユニット50#iに収容される。他ユニット54#
i(i=1〜2)は、電話端末56#iなどのイーサネ
ットフレーム以外のデータを扱う端末を収容するユニッ
トである。電話端末56#iから送出されたデータをS
TMフレームに割り当てられた帯域に挿入する。STM
伝送路62#j(j〜0,1)よりSTMフレームを受
信して、自身に割り当てられた帯域のタイムスロットデ
ータを電話端末56#iに送信、それ以外の帯域のデー
タをSTM伝送路62#j(j=0,1)に中継する。
Each terminal 52 # ijk has a unique MAC address, and is accommodated in the unit 50 # i through the Ethernet cable 60 # ij. Other unit 54 #
i (i = 1 to 2) is a unit that accommodates a terminal that handles data other than the Ethernet frame, such as the telephone terminal 56 # i. The data transmitted from the telephone terminal 56 # i is
It is inserted into the band allocated to the TM frame. STM
The STM frame is received from the transmission line 62 # j (j to 0, 1), the time slot data of the band allocated to itself is transmitted to the telephone terminal 56 # i, and the data of the other band is transmitted to the STM transmission line 62 # j. #J (j = 0, 1).

【0027】電話端末56#iは、他ユニット54#i
に収容されるイーサネットフレーム以外のデータを送受
信する端末である。中継ユニット58#i(i=1〜
2)は、STM伝送路62#j(j=0,1)からST
Mフレームを受信して、STM伝送路62#j(j=
0,1)に中継する中継伝送ユニットである。中継ユニ
ット58#i(i=1〜2)を設けたのは、STM伝送
路62#j(j=0,1)より伝送される信号レベルの
劣化の補償等を行うためである。
The telephone terminal 56 # i is connected to another unit 54 # i
This is a terminal that transmits and receives data other than the Ethernet frame accommodated in. Relay unit 58 # i (i = 1 to
2) is performed from the STM transmission line 62 # j (j = 0, 1) to the ST
Upon receiving the M frame, the STM transmission line 62 # j (j =
0, 1). The reason why the relay unit 58 # i (i = 1 to 2) is provided is to compensate for deterioration of the signal level transmitted from the STM transmission line 62 # j (j = 0, 1).

【0028】イーサネットケーブル60#ij(i=1
〜4,j=1,2)は、イーサネットフレームを伝送す
る伝送媒体であり、10BASE−5,10BASE−
2,10BASE−T等である。ユニット50#i(i
=1〜4)が収容するイーサネットケーブル60#ij
(j=1,2)の数に特に制限はないが、本実施形態で
は、2本としている。STM伝送路62#j(j=0,
1)は、STMフレームを伝送する伝送媒体である。S
TM伝送路62#0が0系、STM伝送路62#1が1
系である。本実施形態では、信頼性向上のために、ST
M伝送路が0系,1系と二重化されているが、リング構
成としている。図2に示すように、0系STM伝送路6
2#0を時計周り、1系STM伝送路62#1を反時計
周りとしている。
The Ethernet cable 60 # ij (i = 1
-4, j = 1, 2) are transmission media for transmitting Ethernet frames, and are 10BASE-5 and 10BASE-
2,10BASE-T and the like. Unit 50 # i (i
= 1 to 4) accommodates the Ethernet cable 60 # ij
Although the number of (j = 1, 2) is not particularly limited, it is two in the present embodiment. STM transmission line 62 # j (j = 0,
1) is a transmission medium for transmitting an STM frame. S
TM transmission line 62 # 0 is 0 system, STM transmission line 62 # 1 is 1
System. In the present embodiment, in order to improve reliability, ST
Although the M transmission line is duplicated with the 0 system and the 1 system, it has a ring configuration. As shown in FIG. 2, the 0-system STM transmission line 6
2 # 0 is clockwise and 1-system STM transmission line 62 # 1 is counterclockwise.

【0029】図3は図2中のユニット50#i(i=1
〜4)の構成図である。図3に示すように、各ユニット
50#iは、トランス70#ij(j=1,2)、物理
インタフェース部72#ij(j=1,2)、イーサネ
ットスイッチ部74#i、イーサネットフレーム処理部
78#i、プロセッサ部80#i、ブート用ROM82
#i、ワーク用RAM84#i、プロセッサバス86#
i、送信用デュアルポートRAM90#ij(j=0,
1)、セル化部92#ij(j=0,1)、選択部94
#ij(j=0,1)、送信制御部96#ij(j=
0,1)、中継用バッファ98#ij(j=0,1)、
STMフレーム挿入部100#ij(j=0,1)、帯
域設定部102#ij(j=0,1)、STMフレーム
抽出部104#ij(j=0,1)、セル解析部106
#ij(j=0,1)、デセル化部108#ij(j=
0,1)、受信用デュアルポートRAM110#ij
(j=0,1)及びTSW112#ij(j=0,1)
を有する。
FIG. 3 shows a unit 50 # i (i = 1) in FIG.
FIG. As shown in FIG. 3, each unit 50 # i includes a transformer 70 # ij (j = 1, 2), a physical interface unit 72 # ij (j = 1, 2), an Ethernet switch unit 74 # i, and an Ethernet frame process. Unit 78 # i, processor unit 80 # i, boot ROM 82
#I, work RAM 84 # i, processor bus 86 #
i, transmission dual port RAM 90 # ij (j = 0,
1), celling section 92 # ij (j = 0, 1), selecting section 94
#Ij (j = 0, 1), the transmission control unit 96 # ij (j =
0, 1), relay buffer 98 # ij (j = 0, 1),
STM frame insertion unit 100 # ij (j = 0,1), band setting unit 102 # ij (j = 0,1), STM frame extraction unit 104 # ij (j = 0,1), cell analysis unit 106
#Ij (j = 0, 1), decellularizing section 108 #ij (j =
0, 1), dual port RAM 110 # ij for reception
(J = 0, 1) and TSW112 # ij (j = 0, 1)
Having.

【0030】トランス70#ijはイーサネットケーブ
ル60#ijと物理インタフェース部72#ijとの間
をインタフェースする。物理インタフェース部72#i
jはイーサネットフレームレベルでの処理を行い、フレ
ームの正常性及び各種アラームの状態をチェックする。
イーサネットスイッチ部74#iはバッファ76#iを
使用して、イーサネットフレームのスイッチングを行
う。本実施形態では、イーサネットスイッチ部74#i
は3ポート(A,B,C)のスイッチングを行ってい
る。
The transformer 70 # ij interfaces between the Ethernet cable 60 # ij and the physical interface unit 72 # ij. Physical interface unit 72 # i
j performs processing at the Ethernet frame level and checks the normality of the frame and the status of various alarms.
The Ethernet switch unit 74 # i performs switching of the Ethernet frame using the buffer 76 # i. In the present embodiment, the Ethernet switch unit 74 # i
Performs switching of three ports (A, B, C).

【0031】スイッチ部74#iは、単純にポートA,
Bから入力されるイーサネットフレームを多重化してポ
ートCに出力し、ポートCより入力されるイーサネット
フレームをポートA,Bにマルチキャストするハブ機能
を持つものでも良い。また、イーサネットフレームに設
定されるMAC SAアドレスを記憶しておき、収容す
る端末52#ijkのMACアドレスの学習を行い、端
末52#ijk(j=1,2,k=1〜n)間で通信さ
れるイーサネットフレームはSTM伝送路62#0,6
2#1に送信せずに該当するイーサネットケーブル60
#ijに送信するブリッジ機能を持つものでも良い。
The switch unit 74 # i is simply a port A,
A hub having a hub function of multiplexing the Ethernet frame input from B and outputting the multiplexed Ethernet frame to port C and multicasting the Ethernet frame input from port C to ports A and B may be used. Also, the MAC SA address set in the Ethernet frame is stored, the MAC address of the terminal 52 # ijk to be accommodated is learned, and the terminal 52 # ijk (j = 1, 2, k = 1 to n) is learned. The Ethernet frame to be communicated is the STM transmission line 62 # 0,6.
Ethernet cable 60 without transmitting to 2 # 1
It may have a bridge function for transmitting to #ij.

【0032】ブリッジデバイスを使用すると、STM伝
送路62#j(j=0,1)側に送出されるイーサネッ
トフレームはMACアドレスによりフィルタリングが行
われた後のものであるため、単純にブロードキャストの
みを行うハブデバイスよりもSTM伝送路62#j(j
=0,1)に存在するイーサネットフレームの量を減ら
す効果がある。これはSTM伝送路62#j(j=0,
1)上のトラヒックの軽減に繋がる。イーサネットフレ
ーム処理部78#iはプロセッサ部80#iとのイーサ
ネットフレームのインタフェース機能を持つ。イーサネ
ットスイッチ部74#iからイーサネットフレームが受
信された場合にはプロセッサ部80#iに通知してフレ
ームの読み出しを要求する。プロセッサ部80#iより
イーサネットフレームが受信された場合にはイーサネッ
トスイッチ部74#iに送信する。
When the bridge device is used, the Ethernet frame transmitted to the STM transmission line 62 # j (j = 0, 1) is after the filtering by the MAC address. STM transmission line 62 # j (j
= 0, 1). This is because the STM transmission line 62 # j (j = 0,
1) It leads to the reduction of the above traffic. The Ethernet frame processing unit 78 # i has an interface function of an Ethernet frame with the processor unit 80 # i. When an Ethernet frame is received from the Ethernet switch unit 74 # i, the Ethernet frame is notified to the processor unit 80 # i to request reading of the frame. When an Ethernet frame is received from the processor unit 80 # i, it is transmitted to the Ethernet switch unit 74 # i.

【0033】図4は図3中のプロセッサ部80#iのイ
ーサネットフレーム送信に係わる機能ブロック図であ
る。図4に示すように、イーサネットフレーム送信に係
わるブロックは、イーサネットフレーム受信部120#
i、時刻情報獲得部122#i、時刻情報付加部124
#i、ユニットDAアドレス管理テーブル126#i、
ユニットDA獲得部128#i、ユニットSAアドレス
レジスタ130#i、ユニットSA獲得部132#i、
DA,SA,CNT付加部136#i、CRC付加部1
36#i、0系書込部138#i0及び1系書込部13
8#i1から構成される。
FIG. 4 is a functional block diagram relating to the transmission of an Ethernet frame by the processor unit 80 # i in FIG. As shown in FIG. 4, a block related to Ethernet frame transmission includes an Ethernet frame receiving unit 120 #.
i, time information obtaining unit 122 # i, time information adding unit 124
#I, the unit DA address management table 126 # i,
A unit DA acquisition unit 128 # i, a unit SA address register 130 # i, a unit SA acquisition unit 132 # i,
DA, SA, CNT adding section 136 # i, CRC adding section 1
36 # i, 0 system writing unit 138 # i0 and 1 system writing unit 13
8 # i1.

【0034】図5は、イーサネットフレーム、ITフレ
ーム、ITセル及びSTMフレームを示す図である。イ
ーサネットフレーム受信部120#iは、イーサネット
フレーム処理部78#iより通知を受けると、イーサネ
ットフレームを受信する。図5に示すように、ITフレ
ームはイーサネットフレームとヘッダ部から構成され
る。ここでは、ITフレームからイーサネットフレーム
のPreamble,SFD等の一部のヘッダ部が削除
してある。これは、これらが固定値であることからIT
フレームよりこれらを削除して効率的にイーサネットフ
レームをITセルに収容するためである。ITフレーム
は固定長のデータに分割され、ヘッダが付加されたIT
セルに収容される。
FIG. 5 is a diagram showing an Ethernet frame, an IT frame, an IT cell, and an STM frame. Upon receiving the notification from the Ethernet frame processing unit 78 # i, the Ethernet frame receiving unit 120 # i receives the Ethernet frame. As shown in FIG. 5, the IT frame includes an Ethernet frame and a header. Here, a part of the header part such as Preamble and SFD of the Ethernet frame is deleted from the IT frame. This is because these are fixed values,
This is because these are deleted from the frame and the Ethernet frame is efficiently accommodated in the IT cell. The IT frame is divided into fixed-length data, and the header is added to the IT frame.
Housed in a cell.

【0035】ITフレームのヘッダは、ユニットDA,
ユニットSA,CNT,LENGTH,TIMEから構
成される。このヘッダの中でCNT,ユニットDA,ユ
ニットSAは、ITフレームが収容されるITセルのヘ
ッダに設定される。ITセルの中継/受信/破棄の決定
に必要であるからである。
The header of the IT frame is composed of units DA,
It is composed of units SA, CNT, LENGTH, and TIME. In this header, CNT, unit DA, and unit SA are set in the header of the IT cell in which the IT frame is accommodated. This is because it is necessary to determine the relay / reception / discard of the IT cell.

【0036】ユニットDAはイーサネットフレームの送
信先の端末52#ljkが収容されるユニット50#j
のユニットアドレス/ユニットグループアドレス/ブロ
ードキャストユニットアドレスである。ユニットアドレ
スは、各ユニット50#i(i=1〜4)を一意的に特
定するためのアドレスである。本実施形態では、ユニッ
トDAアドレスが、ユニット固有のアドレスである。グ
ループアドレスとはユニット50#i(i=1〜4)を
グループに分類して、各グループに付与したアドレスを
いう。ブロードキャストユニットアドレスは、全てのユ
ニット50#i(i=1〜4)を通信相手とするブロー
ドキャスト通信の場合に指定されるアドレスである。
尚、グループユニットアドレスを使用する形態は第2実
施形態に、ブロードキャストユニットアドレスを使用す
る形態は第3実施形態において説明する。ユニットSA
は送信元である自ユニット50#iのユニットアドレス
である。周回セルを制御するために必要とされるもので
ある。
The unit DA is a unit 50 # j accommodating the terminal 52 # ljk to which the Ethernet frame is to be transmitted.
Unit address / unit group address / broadcast unit address. The unit address is an address for uniquely specifying each unit 50 # i (i = 1 to 4). In the present embodiment, the unit DA address is an address unique to the unit. The group address is an address assigned to each unit by classifying the units 50 # i (i = 1 to 4) into groups. The broadcast unit address is an address specified in the case of broadcast communication with all units 50 # i (i = 1 to 4) as communication partners.
A mode using a group unit address will be described in a second embodiment, and a mode using a broadcast unit address will be described in a third embodiment. Unit SA
Is the unit address of the own unit 50 # i that is the transmission source. This is required to control the circulating cell.

【0037】CNTはイーサネットフレームの中継・受
信等を制御するための制御情報であり、例えば、US
D,DL,RE,GPから成る。USDはITフレーム
が有効フレーム・無効フレームのいずれであるかを示す
フィールドである。例えば、USD=’1’が有効セ
ル、USD=’0’が無効セルである。DLはITフレ
ームが収容されるセルの個数を示す。REはセルを受信
したユニットが中継を行うかどうかを指示するフィール
ドである。例えば、RE=’1’ならセルを受信した後
も中継を行う。ユニット50#i(i=1〜4)間での
グループ通信やブロードキャスト通信等を行うためであ
る。グループ通信やブロードキャスト通信については第
2実施形態及び第3実施形態で説明する。本実施形態で
は、グループ通信やブロードキャスト通信ではなく、ユ
ニットDAアドレスにユニットアドレスを設定すること
により、ポイント−to−ポイント通信を行う(1対1
ユニット同士での通信)。GPはユニットDAアドレス
がグループアドレスであるか否かを示すフィールドであ
る。LENGTHはITフレームの長さを指定するフィ
ールドである。TIMEは時刻情報を示すフィールドで
ある。CRCはITフレームのCRCである。
CNT is control information for controlling relay / reception of an Ethernet frame.
D, DL, RE, and GP. USD is a field indicating whether the IT frame is a valid frame or an invalid frame. For example, USD = '1' is a valid cell, and USD = '0' is an invalid cell. DL indicates the number of cells in which the IT frame is accommodated. RE is a field that indicates whether the unit that has received the cell performs relaying. For example, if RE = '1', relaying is performed even after receiving a cell. This is for performing group communication, broadcast communication, and the like between the units 50 # i (i = 1 to 4). The group communication and the broadcast communication will be described in the second embodiment and the third embodiment. In the present embodiment, point-to-point communication is performed by setting a unit address to the unit DA address instead of group communication or broadcast communication (one-to-one communication).
Communication between units). GP is a field indicating whether or not the unit DA address is a group address. LENGTH is a field for specifying the length of the IT frame. TIME is a field indicating time information. CRC is the CRC of the IT frame.

【0038】時刻情報獲得部122#iは現在の時刻情
報を取得する。時刻情報は現在の時刻に関する情報であ
り、例えば、現在時刻又はカウンタ値である。時刻情報
付加部124#iはITフレームのヘッダのTIMEフ
ィールドに時刻情報を設定する。
The time information obtaining section 122 # i obtains current time information. The time information is information on the current time, for example, the current time or a counter value. The time information adding unit 124 # i sets time information in the TIME field of the header of the IT frame.

【0039】図6は図4中のユニットDAアドレス管理
テーブル126#iを示す図である。ユニットDAアド
レス管理テーブル126#iはイーサネットフレームの
MAC DAアドレスから該MACアドレスを有する端
末を収容するユニットのユニットアドレスを得るための
テーブルである。図6に示すように、ユニットDAアド
レス管理テーブル126#iにはネットワークに収容さ
れる各端末のMACアドレス及び該端末を収容するユニ
ットのユニットアドレスが登録されている。
FIG. 6 is a diagram showing the unit DA address management table 126 # i in FIG. The unit DA address management table 126 # i is a table for obtaining a unit address of a unit accommodating a terminal having the MAC address from the MAC DA address of the Ethernet frame. As shown in FIG. 6, the MAC address of each terminal accommodated in the network and the unit address of the unit accommodating the terminal are registered in the unit DA address management table 126 # i.

【0040】ユニットDA獲得部128#iはイーサネ
ットフレームよりブロードキャストフレームであるか否
かをチェックして、ブロードキャストフレームでなけれ
ば、イーサネットフレームのMAC DAアドレスをイ
ンデックスとしてユニットDAアドレス管理テーブル1
26#iを検索して、ユニットDAアドレスを獲得す
る。ユニットSAアドレスレジスタ130#iは自ユニ
ット50#iのユニットアドレスを記憶するレジスタで
ある。ユニットSA獲得部132#iは、自ユニット5
0#iのユニットアドレスをユニットSAアドレスレジ
スタ130#iより獲得する。
The unit DA acquisition unit 128 # i checks whether or not the frame is a broadcast frame from an Ethernet frame. If the frame is not a broadcast frame, the unit DA acquisition unit 128 # i uses the MAC DA address of the Ethernet frame as an index to store the unit DA address management table 1
26 # i is retrieved to obtain the unit DA address. The unit SA address register 130 # i is a register that stores the unit address of the own unit 50 # i. The unit SA acquisition section 132 # i
The unit address of 0 # i is obtained from the unit SA address register 130 # i.

【0041】DA,SA,CNT付加部134#iはI
Tフレームのヘッダに、ユニットDA、ユニットSA、
CNT、LENGTHを設定する。尚、CNTについて
は、USD=’1’,DL=セル数、イーサネットフレ
ームが、ブロードキャストフレームならばRE=’
1’,ユニットDAアドレス=ブロードキャストアドレ
ス,ブロードキャストフレームでなければRE=’
0’,GP=’0’とする。CRC付加部136#i
は、ITフレームのCRCを計算して、その最後尾にC
RCを設定する。0系書込部138#i0は、ITフレ
ームを送信用デュアルポートRAM90#i0に書き込
む。1系書込部138#i1は、ITフレームを送信用
デュアルポートRAM90#i1に書き込む。
The DA, SA, and CNT adding sections 134 # i
Unit DA, unit SA,
Set CNT and LENGTH. For CNT, USD = '1', DL = number of cells, RE = 'if the Ethernet frame is a broadcast frame
1 ', unit DA address = broadcast address, if not a broadcast frame, RE ='
0, GP = '0'. CRC adding section 136 # i
Calculates the CRC of the IT frame and adds C
Set RC. The 0-system writing unit 138 # i0 writes the IT frame into the transmission dual port RAM 90 # i0. The 1-system writing unit 138 # i1 writes the IT frame into the transmission dual port RAM 90 # i1.

【0042】図7は図3中のプロセッサ部80#iのイ
ーサネットフレーム受信に係わる機能ブロック図であ
る。図7に示すように、プロセッサ部80#iのイーサ
ネットフレーム受信に係わるブロックは、データ読出部
140#i、CRCチェック部142、時刻情報比較部
144#i及びイーサネットフレーム作成部146#i
より構成される。データ読出部140#iは、0系又は
1系のデセル化部108#i0又は108#i1よりI
Tフレームの書き込みの通知を受けると、通知を受けた
系の受信用デュアルポートRAM110#i0又は11
0#i1よりITフレームの読み出しを行う。
FIG. 7 is a functional block diagram relating to the reception of an Ethernet frame by the processor unit 80 # i in FIG. As shown in FIG. 7, the blocks related to the Ethernet frame reception of the processor unit 80 # i include a data read unit 140 # i, a CRC check unit 142, a time information comparison unit 144 # i, and an Ethernet frame creation unit 146 # i.
It is composed of The data reading unit 140 # i receives a signal from the decelerating unit 108 # i0 or 108 # i1
When receiving the notification of the writing of the T frame, the receiving dual port RAM 110 # i0 or 11
The IT frame is read from 0 # i1.

【0043】CRCチェック部142#iは、ITフレ
ームのCRCをチェックして、ITフレームの正当性を
チェックして、CRC異常であれぱ、ITフレームを破
棄する。時刻情報比較部144#iはITフレームのT
IMEフィールドに設定されている時刻情報を取り出
す。そして、取り出した時刻情報と同一の時刻情報がワ
ーク用RAM84#iに書き込まれているかをチェック
する。同一の時刻情報がワーク用RAM84#iに書き
込まれている場合は、ITフレームを破棄する。同一の
時刻情報がワーク用RAM84#iに書き込まれていな
い場合は、時刻情報をワーク用RAM84#iに書き込
む。これにより、正しいITフレームが早くデセル化さ
れたフレームが受信されて、異常なITフレーム又は到
着の遅いフレームは破棄される。
The CRC checking section 142 # i checks the CRC of the IT frame, checks the validity of the IT frame, and discards the IT frame if the CRC is abnormal. The time information comparing unit 144 # i uses the T
The time information set in the IME field is extracted. Then, it is checked whether the same time information as the extracted time information is written in the work RAM 84 # i. If the same time information has been written in the work RAM 84 # i, the IT frame is discarded. If the same time information has not been written to the work RAM 84 # i, the time information is written to the work RAM 84 # i. As a result, a frame in which a correct IT frame is decelerated earlier is received, and an abnormal IT frame or a late-arriving frame is discarded.

【0044】そのため、STM伝送路62#0又は62
#1に障害が発生してSTMフレームが入力されない場
合、例えば、ITフレームにITセルをデセル化してい
るときに、該イーネットフレームに含まれる後続するI
TセルがSTM伝送路62#0又は62#1の障害によ
り入力されなくなった場合でも、正常なSTM伝送路6
2#1又は62#0よりSTMフレームが入力されて、
該STMフレームに収容されるイーサネットフレームが
受信される。イーサネットフレーム作成部146#i
は、ITフレームからヘッダを削除し、Preambl
e等のヘッダ部分を付加して、イーサネットフレームに
組み立てて、イーサネットフレーム処理部78#iに送
信する。
Therefore, the STM transmission line 62 # 0 or 62
When an STM frame is not input due to a failure in # 1, for example, when an IT cell is decellularized into an IT frame, a subsequent I
Even if the T cell is no longer input due to a failure in the STM transmission line 62 # 0 or 62 # 1, the normal STM transmission line 6
STM frame is input from 2 # 1 or 62 # 0,
An Ethernet frame contained in the STM frame is received. Ethernet frame creation unit 146 # i
Removes the header from the IT frame and creates a Preambl
A header part such as e is added to assemble into an Ethernet frame and transmitted to the Ethernet frame processing unit 78 # i.

【0045】ブート用ROM82#iは、プロセッサ部
80#iが実行するプログラムを記憶するROMであ
る。ワーク用RAM84#iは、時刻情報を記憶するR
AMである。プロセッサバス86#iは、送信用デュア
ルポートRAM90#ij(j=0,1)等とを接続す
るバスである。送信用デュアルポートRAM90#ij
(j=0,1)は、ITフレームを蓄積するデュアルポ
ートRAMである。デュアルポートRAMとしたのは、
プロセッサ部80#iからの書込みとセル化部92#i
j(j=1,2)からの読出しを同時に行うことを可能
とするためである。
The boot ROM 82 # i is a ROM for storing a program executed by the processor unit 80 # i. The work RAM 84 # i stores the time information R
AM. The processor bus 86 # i is a bus that connects the transmission dual port RAM 90 # ij (j = 0, 1) and the like. Dual port RAM for transmission 90 # ij
(J = 0, 1) is a dual port RAM for storing IT frames. The reason for dual port RAM is
Writing from the processor unit 80 # i and the cell unit 92 # i
This is because reading from j (j = 1, 2) can be performed simultaneously.

【0046】セル化部92#ij(j=0,1)は、プ
ロセッサ部80#iより擬似イーネットフレームの書き
込みの通知を受けると、送信用デュアルポートRAM9
0#ij(j=0,1)よりITフレームの読み出しを
行う。読み出したITフレームを固定長に分割する。分
割した各固定長の部分に以下に示すヘッダを付加したI
Tセルを作成する。送信制御部96#ij(j=0,
1)の指示に従って、選択部94#ij(j=0,1)
にITセルを出力する。セルヘッダは、図6に示すよう
に、CNTフィールド,ユニットDAフィールド,ユニ
ットSAフィールド,LIFEフィールド及びHECフ
ィールドから構成される。CNTフィールド,ユニット
DAフィールド、ユニットSAフィールドは、ITフレ
ームのヘッダのものと同一である。LIFEフィールド
は、ITセルが無限に巡回することを防止するべく、初
期値、例えば、最大中継数が設定され、ユニット50#
i(i=1〜4)がITセルを中継する毎に当該値がデ
クリメントされる。そして、一定以上中継された場合、
例えば、当該フィールド値が0となった場合に、ITセ
ルが破棄される。HECフィールドはHECが設定され
る。
Upon receiving the notification of the writing of the pseudo-Enet frame from the processor unit 80 # i, the cell unit 92 # ij (j = 0, 1) receives the transmission dual port RAM 9
An IT frame is read from 0 # ij (j = 0, 1). The read IT frame is divided into fixed lengths. I which is obtained by adding a header shown below to each divided fixed length part
Create a T cell. Transmission control unit 96 # ij (j = 0,
According to the instruction of 1), the selection unit 94 # ij (j = 0, 1)
Output an IT cell. As shown in FIG. 6, the cell header includes a CNT field, a unit DA field, a unit SA field, a LIFE field, and an HEC field. The CNT field, the unit DA field, and the unit SA field are the same as those in the header of the IT frame. In the LIFE field, an initial value, for example, the maximum number of relays is set to prevent the IT cell from circulating indefinitely.
Each time i (i = 1 to 4) relays an IT cell, the value is decremented. And if relayed more than a certain amount,
For example, when the field value becomes 0, the IT cell is discarded. HEC is set in the HEC field.

【0047】選択部94#ij(j=0,1)は、送信
制御部96#ij(j=0,1)から指示を受けて、セ
ル化部92#ij(j=0,1)又は中継用バッファ9
8#ij(j=0,1)より出力されるITセルを選択
する。送信制御部96#ij(j=0,1)は、中継用
バッファ98#ij(j=0,1)にITセルが有れ
ば、優先的に中継用バッファ98#ij(j=0,1)
よりITセルを読み出し、中継用バッファ98#ij
(j=0,1)にITセルが無ければ、送信用デュアル
ポートRAM90#ij(j=0,1)にセル化部92
#ij(j=0,1)にITセルの出力を指示する。
The selector 94 # ij (j = 0, 1) receives an instruction from the transmission controller 96 # ij (j = 0, 1) and receives a command from the cell generator 92 # ij (j = 0, 1) or Relay buffer 9
8 # ij (j = 0, 1) is selected as an IT cell. The transmission control unit 96 # ij (j = 0, 1) gives priority to the relay buffer 98 # ij (j = 0, 1) if the relay buffer 98 # ij (j = 0, 1) has an IT cell. 1)
Read the IT cell from the relay buffer 98 # ij
If there is no IT cell at (j = 0,1), the transmission dual port RAM 90 # ij (j = 0,1) is stored in the cell unit 92.
Instruct #ij (j = 0, 1) to output an IT cell.

【0048】STMフレーム挿入部100#ij(j=
0,1)は、帯域設定部102#ij(j=0,1)よ
り帯域情報、即ち、STMフレームの先頭アドレス及び
帯域(タイムスロット数)を獲得すると、選択部94#
ij(j=0,1)より出力されるITセルを帯域情報
で指定されたタイムスロットに帯域で示されるビットレ
ートで挿入してSTMフレームを作成して、TSW11
2#ij(j=0,1)に出力する。帯域設定部102
#ij(j=0,1)は全端末52#ijk(i=1〜
4,j=1,2,k=1〜n)のイーサネットフレーム
を収容するための帯域情報を出力する。
STM frame insertion unit 100 # ij (j =
(0, 1) obtains the band information, that is, the start address of the STM frame and the band (the number of time slots) from the band setting unit 102 # ij (j = 0, 1), and then selects the selecting unit 94 #.
ij (j = 0, 1) is inserted into the time slot specified by the band information at the bit rate indicated by the band to create an STM frame, and the TSW 11
2 # ij (j = 0, 1). Band setting unit 102
#Ij (j = 0, 1) is assigned to all terminals 52 #ijk (i = 1 to
The bandwidth information for accommodating the Ethernet frame of (4, j = 1, 2, k = 1 to n) is output.

【0049】図8はSTMフレーム構成を示す図であ
る。本実施形態では、イーサネットフレームをSTMフ
レームに収容するための帯域は、例えば、図8に示すよ
うに、パス#1で示され、ペイロードの先頭から割り当
てられている。そして、全てのユニット50#i(i=
1〜4)についてイーサネットフレームを収容するため
の帯域は同一である。この帯域に該当するタイムスロッ
トにユニット50#i(i=1〜4)が収容する端末5
2#ijkから送信されたイーサネットフレームがIT
セルの形で収容されることになる。他データに該当する
帯域は、電話端末56#I(i=1〜2)等のイーサネ
ットフレーム以外のデータを収容する帯域である。ST
Mフレーム抽出部104#ij(j=0,1)はTSW
112#ij(j=0,1)より出力されるSTMフレ
ームを受信して、帯域設定部102#ij(j=0,
1)により設定された帯域に該当するタイムスロットを
抽出する。
FIG. 8 is a diagram showing the structure of an STM frame. In the present embodiment, the band for accommodating the Ethernet frame in the STM frame is indicated by a path # 1 as shown in FIG. 8, for example, and is allocated from the beginning of the payload. Then, all the units 50 # i (i =
The bandwidths for accommodating the Ethernet frames for the items 1 to 4) are the same. Terminal 5 accommodated by unit 50 # i (i = 1 to 4) in a time slot corresponding to this band
Ethernet frame sent from 2 # ijk is IT
It will be housed in the form of a cell. The band corresponding to the other data is a band accommodating data other than the Ethernet frame such as the telephone terminal 56 # I (i = 1 to 2). ST
The M frame extraction unit 104 # ij (j = 0, 1) uses the TSW
112 # ij (j = 0, 1) is received, and the band setting unit 102 # ij (j = 0, 1) receives the STM frame.
A time slot corresponding to the band set in 1) is extracted.

【0050】図9は図3中のセル解析部106#ij
(j=0,1)の構成図である。図9に示すように、セ
ル解析部106#ijは、セル入力部150#ij、セ
ルヘッダ抽出部152#ij、HECチェック部154
#ij、ユニットDA判定部156#ij、セル中継部
158#ij及びセルドロップ部160#ijを有す
る。セル入力部150#ijはSTMフレーム抽出部1
04#ijよりITセルを入力する。セルヘッダ抽出部
152#ijはセルヘッダを抽出する。HECチェック
部154#ijはセルヘッダのHECを算出して、HE
CエラーならばITセルを破棄する。
FIG. 9 shows a cell analyzer 106 # ij in FIG.
It is a block diagram of (j = 0,1). As shown in FIG. 9, the cell analysis unit 106 # ij includes a cell input unit 150 # ij, a cell header extraction unit 152 # ij, and an HEC check unit 154.
#Ij, a unit DA determination unit 156 # ij, a cell relay unit 158 # ij, and a cell drop unit 160 # ij. The cell input unit 150 # ij is the STM frame extraction unit 1
Input an IT cell from 04 # ij. Cell header extraction section 152 # ij extracts a cell header. The HEC check unit 154 # ij calculates the HEC of the cell header, and
If a C error occurs, the IT cell is discarded.

【0051】図10はセルの受信/中継/破棄の判断基
準を示す図である。ユニットDA判定部156#ij
は、図10に示す判定基準に従ってITセルの受信/中
継/破棄の判定を行う。尚、本実施形態では、ポイント
−to−ポイント通信又はマルチキャスト通信(イーサ
ネットフレームがマルチキャストフレームの場合)を使
用し、グループユニットアドレスを使用したグループ通
信を行わないので、グループ通信であるか等の判断の必
要がないが、グループ通信が指定された場合にも正常に
処理可能としている。
FIG. 10 is a diagram showing criteria for judging reception / relay / discard of a cell. Unit DA determination unit 156 # ij
Performs determination of reception / relay / discard of an IT cell according to the determination criteria shown in FIG. In the present embodiment, point-to-point communication or multicast communication (when the Ethernet frame is a multicast frame) is used, and the group communication using the group unit address is not performed. However, it is possible to process normally even when group communication is specified.

【0052】(1)USD=’0’ならばITセルを破棄
する。
(1) If USD = '0', the IT cell is discarded.

【0053】(2)HECエラーならばITセルを破棄す
る。
(2) If the error is a HEC error, the IT cell is discarded.

【0054】(3)LIFE=’0’ならばITセルを破
棄する。
(3) If LIFE = "0", the IT cell is discarded.

【0055】(4)SA=自ユニット50#iのユニット
アドレスならば、周回セルであり、ITセルを破棄す
る。
(4) If SA = unit address of own unit 50 # i, it is a circulating cell, and the IT cell is discarded.

【0056】(5)DA=0ならば、無効セルであると判
断して、ITセルを破棄する。
(5) If DA = 0, it is determined that the cell is an invalid cell, and the IT cell is discarded.

【0057】(6)USD=’1’且つSA≠自ユニット
アドレス且つGP=’0’且つDA=自ユニットアドレ
ス且つRE=’0’且つLIFE≠’0’の場合、IT
セルの受信を決定する。
(6) When USD = “1”, SA ≠ own unit address and GP = “0”, DA = own unit address, RE = “0”, and LIFE ≠ “0”, IT
Determine the reception of the cell.

【0058】(7)SD=’1’且つSA≠自ユニットア
ドレス且つGP=’0’且つDA=自ユニットアドレス
且つRE=’1’且つLIFE≠’0’の場合、ITセ
ルの受信及び中継を決定する。
(7) When SD = “1” and SA ≠ own unit address and GP = “0”, DA = own unit address, RE = “1” and LIFE ≠ “0”, reception and relay of IT cells To determine.

【0059】(8)USD=’1’且つSA≠自ユニット
アドレス且つGP=’0’且つDA≠自ユニットアドレ
ス且つRE=’0’且つLIFE≠’0’の場合、IT
セルの中継を決定する。
(8) If USD = “1” and SA ≠ own unit address and GP = “0”, DA ≠ own unit address and RE = “0” and LIFE ≠ “0”, IT
Determine the cell relay.

【0060】(9)USD=’1’且つSA≠自ユニット
アドレス且つGP=’0’且つDA≠自ユニットアドレ
ス且つRE=’1’且つLIFE≠’0’の場合、IT
セルの中継を決定する。
(9) If USD = “1” and SA ≠ own unit address and GP = “0” and DA ≠ own unit address and RE = “1” and LIFE ≠ “0”, IT
Determine the cell relay.

【0061】(10)USD=’1’且つSA≠自ユニット
アドレス且つGP=’0’且つDA=0又はAll’
F’且つRE=’0’且つLIFE≠’0’の場合、I
Tセルの受信を決定する。
(10) USD = “1” and SA ≠ own unit address and GP = “0” and DA = 0 or All ′
If F 'and RE =' 0 'and LIFE ≠' 0 ', then I
Determine T cell reception.

【0062】(11)USD=’1’且つSA≠自ユニット
アドレス且つGP=’0’且つDA=0又はAll’
F’且つRE=’1’且つLIFE≠’0’の場合、I
Tセルの受信及び中継を決定する。
(11) USD = “1” and SA ≠ Local unit address and GP = “0” and DA = 0 or All ′
If F 'and RE =' 1 'and LIFE ≠' 0 ', then I
Determine T cell reception and relay.

【0063】(12)USD=’1’且つSA≠自ユニット
アドレス且つGP=’1’且つDA=0又はAll’
F’且つLIFE≠’0’の場合、無効セルなのでIT
セルを破棄する。
(12) USD = “1” and SA ≠ own unit address and GP = “1” and DA = 0 or All ′
If F 'and LIFE ≠' 0 ', it is an invalid cell and IT
Discard the cell.

【0064】(13)USD=’1’且つSA≠自ユニット
アドレス且つGP=’1’且つDA=自グループユニッ
トアドレス且つRE=’0’且つLIFE≠’0’の場
合、ITセルの受信を決定する。
(13) When USD = “1” and SA ≠ local unit address and GP = “1”, DA = local group unit address, RE = “0” and LIFEL “0”, reception of an IT cell is performed. decide.

【0065】(14)USD=’1’且つSA≠自ユニット
アドレス且つGP=’0’且つDA≠自グループユニッ
トアドレス且つRE=’1’且つLIFE≠’0’の場
合、ITセルの受信を決定する。
(14) When USD = “1” and SA ≠ own unit address and GP = “0” and DA ≠ own group unit address and RE = “1” and LIFE ≠ “0”, the reception of the IT cell is performed. decide.

【0066】(15)USD=’1’且つSA≠自ユニット
アドレス且つGP=’1’且つDA≠自グループユニッ
トアドレス且つRE=’0’且つLIFE≠’0’の場
合、ITセルの中継を決定する。
(15) If USD = “1” and SA ≠ own unit address and GP = “1” and DA ≠ own group unit address and RE = “0” and LIFE ≠ “0”, the relay of the IT cell is performed. decide.

【0067】(16)USD=’1’且つSA≠自ユニット
アドレス且つGP=’1’且つDA≠自グループユニッ
トアドレス且つRE=’1’且つLIFE≠’0’の場
合、ITセルの受信を決定する。
(16) If USD = “1”, SA ≠ own unit address and GP = “1”, DA ≠ own group unit address, RE = “1”, and LIFE ≠ “0”, reception of an IT cell is performed. decide.

【0068】セル中継部158#ijは、中継セルの場
合は、中継セルのLIFEフィールド値を1デクリメン
トしてからHECの更新をして、中継用バッファ98#
ijに中継ITセルを書き込む。セルドロップ部160
#ijはITセルをデセル化部108#ijに出力す
る。
In the case of a relay cell, the cell relay unit 158 # ij updates the HEC after decrementing the LIFE field value of the relay cell by 1 and updates the HEC.
Write the relay IT cell to ij. Cell drop section 160
#Ij outputs the IT cell to the decellularizing unit 108 # ij.

【0069】デセル化部108#ij(j=0,1)
は、セル解析部106#ij(j=0,1)よりITセ
ルを入力して、ITセルのヘッダを削除する。ITフレ
ームのヘッダのDLフィールドに従ってITフレームに
組み立てる。ITフレームのCRCチェックを行って、
正常であれば、受信用デュアルポートRAM110#i
j(j=0,1)にITフレームを書き込む。書き込み
が終了すると、プロセッサバス86#iを通して、プロ
セッサ部80#iに通知する。受信用デュアルポートR
AM110#ij(j=0,1)はITフレームを蓄積
するデュアルポートRAMである。デュアルポートRA
Mとしたのは、デセル化部108#ij(j=0,1)
からの書込みとプロセッサ部80#iからの読出しを同
時に行うことができるようにするためである。
Decellularizing section 108 # ij (j = 0, 1)
Inputs an IT cell from the cell analysis unit 106 # ij (j = 0, 1) and deletes the header of the IT cell. Assemble into an IT frame according to the DL field of the header of the IT frame. Perform a CRC check on the IT frame,
If normal, reception dual port RAM 110 # i
Write an IT frame to j (j = 0, 1). When the writing is completed, the processor unit 80 # i is notified via the processor bus 86 # i. Dual port R for reception
AM110 # ij (j = 0, 1) is a dual port RAM for storing IT frames. Dual port RA
The reason why M is set is that the decelerating unit 108 # ij (j = 0, 1)
And reading from the processor unit 80 # i can be performed at the same time.

【0070】TSW112#ij(j=0,1)は、S
TM伝送路62#j(j=0,1)よりSTMフレーム
を受信して、STMフレーム抽出部104#ij(j=
0,1)に出力する。STMフレーム挿入部100#i
j(j=0,1)より出力されたSTMフレームの図8
中のパス#1に示す帯域のデータとSTM伝送路62#
j(j=0,1)より受信したSTMフレームの図8中
のその他のDATAが収容されるタイムスロットのデー
タをSTMフレームに多重化して、STM伝送路62#
j(j=0,1)に送出する。
TSW112 # ij (j = 0, 1) is
The STM frame is received from the TM transmission line 62 # j (j = 0, 1), and the STM frame extraction unit 104 # ij (j =
0, 1). STM frame insertion unit 100 # i
FIG. 8 of the STM frame output from j (j = 0, 1)
The data of the band indicated by the path # 1 in the middle and the STM transmission line 62 #
j (j = 0, 1), multiplexes the data of the time slot in which the other DATA shown in FIG. 8 is accommodated in the STM frame into the STM frame, and
j (j = 0, 1).

【0071】以下、図2のネットワークの動作説明をす
る。
The operation of the network shown in FIG. 2 will be described below.

【0072】(1) ユニット50#1に収容される端
末52#111とユニット50#3に収容される端末5
2#311との間で通信をする場合 端末52#111は、自端末のMACアドレスをMAC
SAアドレス、端末52#311のMACアドレスを
MAC DAアドレス、LENGTH、DATA、FC
S、Preamble,SFDなどをイーサネットフレ
ームに設定して、イーサネットフレームをイーサネット
ケーブル60#11に送信する。トランス70#11
は、イーサネットフレームを受信して、物理インタフェ
ース部72#11に送出する。物理インタフェース部7
2#11は、端末52#111とデータリンクを取っ
て、イーサネットフレームの正常性、各種アラームの状
態をチェックする。異常であれば、端末52#111に
再送を要求する。正常であれば、イーサネットスイッチ
部74#1のポートAに出力する。
(1) Terminal 52 # 111 accommodated in unit 50 # 1 and terminal 5 accommodated in unit 50 # 3
When performing communication with 2 # 311 The terminal 52 # 111 sets the MAC address of its own terminal to the MAC address.
The SA address and the MAC address of the terminal 52 # 311 are represented by the MAC DA address, LENGTH, DATA, FC
S, Preamble, SFD, etc. are set in the Ethernet frame, and the Ethernet frame is transmitted to the Ethernet cable 60 # 11. Transformer 70 # 11
Receives the Ethernet frame and sends it to the physical interface unit 72 # 11. Physical interface unit 7
2 # 11 establishes a data link with the terminal 52 # 111 and checks the normality of the Ethernet frame and the status of various alarms. If abnormal, the terminal 52 # 111 is requested to retransmit. If it is normal, it outputs to the port A of the Ethernet switch unit 74 # 1.

【0073】イーサネットスイッチ部74#1は、入力
されるイーサネットフレームのMAC SAアドレスよ
り収容する端末52#1jk(j=1,2,k=1〜
n)のMACアドレスを学習している。ポートA,Bよ
り入力されるイーサネットフレームのDA MACアド
レスが入力されたポートA,Bと同一ポートに収容され
る端末のアドレスであればイーサネットフレームを破棄
する。別のポートA又はBに収容される端末のアドレス
であればそのポートにイーサネットフレームを出力す
る。それ以外の場合は、ポートCに出力する。ここで
は、イーサネットフレームのDA アドレスが端末52
#1jk(j=1,2,k=1〜n)のアドレスではな
いのでポートCよりイーサネットフレーム処理部78#
1に出力する。イーサネットフレーム処理部78#1
は、イーサネットフレームを受信すると、プロセッサ部
80#1に通知する。
The Ethernet switch section 74 # 1 receives the terminal 52 # 1jk (j = 1, 2, k = 1 to 1) based on the MAC SA address of the input Ethernet frame.
learning the MAC address of n). If the DA MAC address of the Ethernet frame input from the ports A and B is the address of a terminal accommodated in the same port as the input ports A and B, the Ethernet frame is discarded. If the address is a terminal accommodated in another port A or B, an Ethernet frame is output to that port. Otherwise, output to port C. Here, the DA address of the Ethernet frame is
Since the address is not # 1jk (j = 1, 2, k = 1 to n), the Ethernet frame processing unit 78 #
Output to 1. Ethernet frame processing unit 78 # 1
, Upon receiving the Ethernet frame, notifies the processor unit 80 # 1.

【0074】図11はプロセッサ部80#1のイーサネ
ットフレーム送信フローチャートである。ステップS2
において、イーサネットフレーム処理部78#1よりイ
ーサネットフレームを受信する。ステップS4におい
て、現在の時刻情報を獲得して、図5に示すように、イ
ーサネットフレームに付加する。ステップS6におい
て、ユニットDAアドレス管理テーブル126#1を参
照して、イーサネットフレームがブロードキャストフレ
ームで無ければ、DA MACアドレスからユニットア
ドレスを獲得して、ユニットDAアドレスフィールドに
設定する。ブロードキャストフレームで有れば、ユニッ
トDAアドレスフィールドに’0’又はall’F’を
設定する。CNTフィールドに、USD=’1’,D
L,RE=’0’,GP=’0’を設定する。LENG
THフィールドにデータ長を設定する。
FIG. 11 is a flowchart for transmitting an Ethernet frame by the processor unit 80 # 1. Step S2
, An Ethernet frame is received from the Ethernet frame processing unit 78 # 1. In step S4, the current time information is obtained and added to the Ethernet frame as shown in FIG. In step S6, referring to the unit DA address management table 126 # 1, if the Ethernet frame is not a broadcast frame, the unit address is obtained from the DA MAC address and set in the unit DA address field. If the frame is a broadcast frame, '0' or all 'F' is set in the unit DA address field. In the CNT field, USD = '1', D
L, RE = '0', GP = '0' are set. LENG
Set the data length in the TH field.

【0075】ステップS8において、ITフレームにC
RCを付加し、0系送信用デュアルポートRAM90#
10にITフレームを書き込む。ステップS10におい
て、ITフレームを書き終えたことをセル化部92#1
0に通知する。ステップS12において、1系送信用デ
ュアルポートRAM90#11にITフレームを書き込
む。ステップS10において、ITフレームを書き終え
たことを1系セル化部92#11に通知する。
In step S 8, C is added to the IT frame.
RC added, dual port RAM 90 # for system 0 transmission
Write an IT frame to 10. In step S10, the fact that the writing of the IT frame is completed is indicated by the
Notify 0. In step S12, an IT frame is written into the 1-system transmission dual port RAM 90 # 11. In step S10, the fact that the writing of the IT frame has been completed is notified to the 1-system cell forming section 92 # 11.

【0076】セル化部92#1j(j=0,1)は、プ
ロセッサ部80#1よりデータの書き込み終了の通知を
受けると、送信用デュアルポートRAM90#1j(j
=0,1)よりITフレームを読み出す。ITフレーム
を固定長に分割する。各固定長のデータに図5に示すヘ
ッダを付加して、ITセルを生成する。ITセルを図示
しないバッファに書き込む。
Upon receiving notification of the end of the data writing from the processor unit 80 # 1, the cell unit 92 # 1j (j = 0, 1) transmits the dual port RAM 90 # 1j (j
= 0, 1) to read an IT frame. Divide the IT frame into fixed lengths. An IT cell is generated by adding a header shown in FIG. 5 to each fixed-length data. The IT cell is written into a buffer (not shown).

【0077】図12は図3中の送信制御部96#1j
(j=0,1)の動作フローチャートである。送信制御
部96#1j(j=0,1)は、中継用バッファ98#
1j(j=0へのITセルの書き込みを監視している。
ステップS20において、中継用バッファ98#1j
(j=0,1)にITセルが有るか否かを判別する。I
Tセルが有れば、ステップS22に進む。ITセルが無
ければ、ステップS26に進む。ステップS22におい
て、ITセルの読み出しを行う。ステップS24におい
て、選択部94#1j(j=0,1)に中継用バッファ
98#1j(j=0,1)からの出力を選択するよう指
示する。ステップS26において、セル化部92#1j
(j=0,1)にITセルの出力を指示する。ステップ
S28において、選択部94#1j(j=0,1)にセ
ル化部92#1j(j=0,1)の出力を選択するよう
指示する。ここで、ITセルの途中に他のITフレーム
が混ざらないように制御する。セル化部92#1j(j
=0,1)は、指示を受けると、ITセルを出力する。
選択部94#1j(j=0,1)は、送信制御部96#
1j(j=0,1)の指示に従って、ITセルを選択し
て、STMフレーム挿入部100#1j(j=0,1)
に出力する。
FIG. 12 shows the transmission control section 96 # 1j in FIG.
6 is an operation flowchart of (j = 0, 1). The transmission control unit 96 # 1j (j = 0, 1) is connected to the relay buffer 98 #
1j (it monitors the writing of IT cells to j = 0.
In step S20, the relay buffer 98 # 1j
It is determined whether there is an IT cell at (j = 0, 1). I
If there is a T cell, the process proceeds to step S22. If there is no IT cell, the process proceeds to step S26. In step S22, the IT cell is read. In step S24, the selection unit 94 # 1j (j = 0, 1) is instructed to select the output from the relay buffer 98 # 1j (j = 0, 1). In step S26, the cell unit 92 # 1j
Instruct (j = 0, 1) to output an IT cell. In step S28, the selection unit 94 # 1j (j = 0, 1) is instructed to select the output of the cell unit 92 # 1j (j = 0, 1). Here, control is performed so that another IT frame is not mixed in the middle of the IT cell. The cell unit 92 # 1j (j
= 0, 1) outputs an IT cell upon receiving the instruction.
The selection unit 94 # 1j (j = 0, 1) is connected to the transmission control unit 96 #
1j (j = 0, 1), an IT cell is selected, and the STM frame insertion unit 100 # 1j (j = 0, 1) is selected.
Output to

【0078】STMフレーム挿入部100#1j(j=
0,1)は、帯域設定部102#ij(j=0,1)よ
り、先頭アドレス及びタイムスロット数を獲得して、割
り当てられた帯域、例えば、図8に示すように、パス#
1のタイムスロットに、選択部94#1j(j=0,
1)より出力されたITセルを挿入する。そして、TS
W112#1j(j=0,1)に出力する。TSW11
2#1j(j=0,1)は、STM伝送路62#j(j
=0,1)よりSTMフレームを入力して、イーサネッ
ト以外の他のDATAとSTMフレーム挿入部100#
1j(j=0,1)より出力されるSTMフレームを多
重化して、図8に示すSTMフレームをSTM伝送路6
2#j(j=0,1)に送出する。
STM frame insertion section 100 # 1j (j =
(0, 1) obtains the start address and the number of time slots from the band setting unit 102 # ij (j = 0, 1), and allocates the allocated band, for example, the path # as shown in FIG.
1 time slot, the selection unit 94 # 1j (j = 0,
1) Insert the IT cell output from step 1). And TS
W112 # 1j (j = 0, 1). TSW11
2 # 1j (j = 0, 1) corresponds to the STM transmission line 62 # j (j
= 0, 1) to input an STM frame from other than the Ethernet and the STM frame insertion unit 100 #
1j (j = 0, 1) are multiplexed, and the STM frame shown in FIG.
2 # j (j = 0, 1).

【0079】ユニット50#1より0系STM伝送路6
2#0に送出されたSTMフレームは中継ユニット58
#2で受信される。中継ユニット58#2はSTMフレ
ームをSTM伝送路62#0より受信して、0系STM
伝送路62#0に送信する。他ユニット54#2は、0
系STM伝送路62#0よりSTMフレームを受信し
て、図8に示す、電話端末56#2に割り当てられた帯
域のタイムスロットに他のデータが挿入されていればそ
のデータを抽出して、電話端末56#2に送出する。電
話端末56#2からデータが入力されると、電話端末5
6#2に割り当てられた帯域にデータを挿入して、0系
STM伝送路62#0より受信したSTMフレームのパ
ス#1に収容されるデータをパス#1に挿入して、ST
Mフレームを0系STM伝送路62#0に送出する。ユ
ニット50#3は、ユニット50#1と同様の処理をし
て、ユニット50#2にSTMフレームを送信する。1
系STM伝送路62#1についても同様にして、ユニッ
ト50#1から1系STM伝送路62#1に送出された
STMフレームは中継ユニット58#1、他ユニット5
4#1を経由して、ユニット50#2で受信される。
Unit 50 # 1 to 0-system STM transmission line 6
The STM frame transmitted to 2 # 0 is
Received in # 2. The relay unit 58 # 2 receives the STM frame from the STM transmission line 62 # 0, and
The data is transmitted to the transmission path 62 # 0. The other unit 54 # 2 has 0
The STM frame is received from the system STM transmission line 62 # 0, and if other data is inserted in the time slot of the band allocated to the telephone terminal 56 # 2 shown in FIG. It is sent to the telephone terminal 56 # 2. When data is input from the telephone terminal 56 # 2, the telephone terminal 5
6 inserts data into the band assigned to # 2, and inserts the data contained in path # 1 of the STM frame received from the 0-system STM transmission line 62 # 0 into path # 1.
The M frame is transmitted to the 0-system STM transmission line 62 # 0. Unit 50 # 3 performs the same process as unit 50 # 1, and transmits an STM frame to unit 50 # 2. 1
Similarly, the STM frame transmitted from the unit 50 # 1 to the 1-system STM transmission line 62 # 1 is transmitted to the relay unit 58 # 1 and the other unit 5 #.
The signal is received by the unit 50 # 2 via 4 # 1.

【0080】ユニット50#2中のTSW112#2j
(j=0,1)は、STM伝送路62#j(j=0,
1)よりSTMフレームを受信して、STMフレーム抽
出部104#2j(j=0,1)に出力する。STMフ
レーム抽出部104#2j(j=0,1)は、帯域設定
部102#2j(j=0,1)より、先頭アドレス及び
タイムスロット数を獲得し、イーサネットフレームが収
容されるタイムスロットに挿入されているITセルを抽
出する。
TSW112 # 2j in unit 50 # 2
(J = 0, 1) corresponds to the STM transmission line 62 # j (j = 0,
1) to receive the STM frame and output it to the STM frame extraction unit 104 # 2j (j = 0, 1). The STM frame extraction unit 104 # 2j (j = 0, 1) acquires the start address and the number of time slots from the band setting unit 102 # 2j (j = 0, 1), and assigns the start address and the number of time slots to the time slot in which the Ethernet frame is accommodated. The inserted IT cell is extracted.

【0081】図13は、セルの中継・受信のフローチャ
ートである。セル解析部106#2j(j=0,1)
は、ステップS40において、ITセルを入力する。ス
テップS42において、セルヘッダを抽出する。ステッ
プS44において、USDをチェックする。USD=’
0’ならば、ステップS60に進む。USD=’1’な
らば、ステップS46に進む。ステップS46におい
て、CRCチェックをする。CRC異常であれば、ステ
ップS60に進む。CRC正常ならば、ステップS48
に進む。
FIG. 13 is a flowchart of the relay / reception of a cell. Cell analyzer 106 # 2j (j = 0, 1)
Inputs an IT cell in step S40. In step S42, a cell header is extracted. In step S44, USD is checked. USD = '
If it is 0 ', the process proceeds to step S60. If USD = '1', the process proceeds to step S46. In step S46, a CRC check is performed. If the CRC is abnormal, the process proceeds to step S60. If the CRC is normal, step S48
Proceed to.

【0082】ステップS48において、LIFEをチェ
ックする。LIFE=’0’ならば、ステップS60に
進む。LIFE≠’0’ならば、ステップS49に進
む。ステップS49において、ユニットSAアドレスを
チェックする。ユニットSAアドレス=自ユニットアド
レスならば、ステップS61に進む。ユニットSAアド
レス≠自ユニットアドレスならば、ステップS50に進
む。ステップS50において、GPをチェックする。G
P=’1’ならば、ステップS52に進む。GP=’
0’ならば、ステップS62に進む。本例では、GP
=’0’でポイント−to−ポイント通信なので、ステ
ップS62に進む。
In step S48, LIFE is checked. If LIFE = '0', the process proceeds to step S60. If LIFE ≠ 0, the process proceeds to step S49. In step S49, the unit SA address is checked. If unit SA address = own unit address, the process proceeds to step S61. If unit SA address ≠ own unit address, the process proceeds to step S50. In step S50, the GP is checked. G
If P = '1', the process proceeds to step S52. GP = '
If it is 0 ', the process proceeds to step S62. In this example, the GP
= “0” and point-to-point communication, so the process proceeds to step S62.

【0083】ステップS52において、ユニットグルー
プDAアドレスをチェックする。ユニットグループアド
レス=自ユニットグループアドレスならば、ステップS
54に進む。ユニットグループアドレス≠’0’又はA
ll’F’ならば、ステップS60に進む。ユニットグ
ループアドレス=他ユニットグループアドレスならば、
ステップS59に進む。ステップS54において、デセ
ル化部108#2j(j=0,1)にITセルを出力す
る(セル受信)。ステップS56において、LIFEを
1デクリメントして、中継用バッファ98#2j(j=
0,1)にITセルを書込む(セル中継)。
In step S52, the unit group DA address is checked. If unit group address = own unit group address, step S
Proceed to 54. Unit group address "0" or A
If ll'F ', the process proceeds to step S60. If unit group address = other unit group address,
Proceed to step S59. In step S54, an IT cell is output to decellularizing section 108 # 2j (j = 0, 1) (cell reception). In step S56, the LIFE is decremented by 1, and the relay buffer 98 # 2j (j =
Write the IT cell to (0, 1) (cell relay).

【0084】ステップS59において、セル中継する。
ステップS61において、周回セルであるが、全端末5
2#2jk(j=1,2,k=1〜n)のMACアドレ
スの学習が終了していないとも考えられるので、ITセ
ルを受信する。ステップS62において、ユニットDA
アドレスをチェックする。ユニットDAアドレス=自ユ
ニットアドレスならば、ステップS64に進む。ユニッ
トDAアドレス≠自ユニットアドレスならば、ステップ
S70に進む。ステップS64において、ITセルを受
信する。ステップS66において、REをチェックす
る。RE=’1’ならば、ステップS68に進む。ステ
ップS68において、ITセルを中継する。ステップS
70において、ITセルを中継する。本例では、端末5
2#111から端末52#211宛てのイーサネットフ
レームが収容されるITセルのユニットDAアドレスが
ユニット50#2のアドレスなので、ITセルが受信さ
れる。また、RE=’0’なので、ITセルの中継をし
ない。これにより、必要でない中継が無くなるのでトラ
ヒックを軽減できる。
In step S59, cell relay is performed.
In step S61, the cell is a revolving cell,
Since it is considered that learning of the MAC address of 2 # 2jk (j = 1, 2, k = 1 to n) has not been completed, an IT cell is received. In step S62, the unit DA
Check the address. If unit DA address = own unit address, the process proceeds to step S64. If unit DA address ≠ own unit address, the process proceeds to step S70. In step S64, an IT cell is received. In step S66, the RE is checked. If RE = '1', the process proceeds to step S68. In step S68, the IT cell is relayed. Step S
At 70, the IT cell is relayed. In this example, the terminal 5
Since the unit DA address of the IT cell accommodating the Ethernet frame from 2 # 111 to the terminal 52 # 211 is the address of the unit 50 # 2, the IT cell is received. Also, since RE = '0', no IT cell is relayed. As a result, unnecessary relay is eliminated, so that traffic can be reduced.

【0085】デセル化部108#2j(j=0,1)は
ITセルを受信すると、セルヘッダのCNTのDL及び
ITフレームのヘッダのLENGTHを元に、図5に示
すように、ITフレームに組み立てる。受信用デュアル
ポートRAM110#2j(j=0,1)に書込む。書
込みが終了すると、プロセッサバス86#2を通して、
プロセッサ部80#2に通知する。
Upon receiving the IT cell, the decellularizing section 108 # 2j (j = 0, 1) assembles it into an IT frame as shown in FIG. 5 based on the CNT DL of the cell header and the LENGTH of the header of the IT frame. . Write to the dual port RAM for reception 110 # 2j (j = 0, 1). When the writing is completed, through the processor bus 86 # 2,
Notify the processor unit 80 # 2.

【0086】図14は図3中のプロセッサ部80#2の
イーササットフレーム受信フローャートである。ステッ
プS80において、デセル化部108#2jより受信用
デュアルポートRAM110#2jにデータを書き終え
たことの通知を受ける。ステップS82において、通知
が来た系の受信用デュアルポートRAM110#2jか
らITフレームを読み出す。ITフレームのCRCチェ
ックをする。CRCチェックが正しければ、ITフレー
ムのヘッダの時刻情報とワーク用RAM84#2の時刻
情報を比較する。
FIG. 14 is a flow chart of the ethersat frame reception of the processor section 80 # 2 in FIG. In step S80, a notification that the data has been written to the receiving dual port RAM 110 # 2j is received from the decelerating unit 108 # 2j. In step S82, an IT frame is read from the receiving dual port RAM 110 # 2j of the system that has been notified. Check the CRC of the IT frame. If the CRC check is correct, the time information in the header of the IT frame is compared with the time information in the work RAM 84 # 2.

【0087】ステップS86において、ワーク用RAM
84#2に当該ITフレームの時刻情報と同じものが存
在するかをチェックする。既に同じものが存在するなら
ば、ステップS92に進む。同じものが存在しないなら
ば、ステップS88に進む。ステップS88において、
時刻情報をワーク用RAM84#2に書き込む。ステッ
プS90において、ITフレームからヘッダを削除し、
代わりに、Preamble,SFDを付加して、イー
サネットフレームに組み立てて、イーサネットフレーム
処理部78#2に渡す。これにより、正常なITフレー
ムが先に到達したものが受信されて処理される。
In step S86, the work RAM
It is checked whether or not 84 # 2 has the same time information as that of the IT frame. If the same one already exists, the process proceeds to step S92. If not, the process proceeds to step S88. In step S88,
The time information is written to the work RAM 84 # 2. In step S90, the header is deleted from the IT frame,
Instead, Preamble and SFD are added to assemble into an Ethernet frame and passed to the Ethernet frame processing unit 78 # 2. As a result, a normal IT frame that arrives first is received and processed.

【0088】図15はイーサネットフレームの受信に係
わるタイムチャートである。図15に示すように、0系
及び1系STM伝送路62#j(j=0,1)が共に正
常であれば、早く到達した正常なITフレーム(デセル
化フレーム)が受信されてプロセッサ部80#iより出
力される。しかし、例えば、0系STM伝送路62#0
に障害が発生すると、0系STM伝送路62#0からは
正常なSTMフレームが受信できなくなる。そのため、
1系STM伝送路62#1より受信したITフレームが
プロセッサ部80#iの出力となる。これにより、ST
M伝送路62#0,62#1が障害となってもイーサネ
ットフレームを破壊することなく正しく受信される。
FIG. 15 is a time chart relating to the reception of an Ethernet frame. As shown in FIG. 15, if both the 0-system and 1-system STM transmission lines 62 # j (j = 0, 1) are normal, the normal IT frame (decelified frame) that arrives early is received and the processor unit 80 # i. However, for example, the 0-system STM transmission line 62 # 0
, A normal STM frame cannot be received from the 0-system STM transmission line 62 # 0. for that reason,
The IT frame received from the 1-system STM transmission line 62 # 1 is output from the processor unit 80 # i. Thereby, ST
Even if the M transmission lines 62 # 0 and 62 # 1 become faulty, they are correctly received without destroying the Ethernet frame.

【0089】イーサネットフレーム処理部78#2は、
プロセッサ部80#2よりイーサネットフレームを受信
して、イーサネットスイッチ部74#2に出力する。イ
ーサネットスイッチ部74#2は端末52#211宛て
のイーサネットフレームが入力されると、端末52#2
11のMACアドレスが学習されていれば、ポートAよ
り、物理インタフェース部72#21及びトランス70
#21を通して、イーサネットケーブル60#21に送
信する。端末52#211のMACアドレスが学習され
ていなければ、イーサネットフレームをポートA,Bよ
り、物理インタフェース部72#2j(j=1,2)及
びトランス70#2j(j=1,2)を通して、イーサ
ネットケーブル60#2j(j=1,2)に送信する。
端末52#211はイーサネットフレームを受信して、
自MACアドレスがDA MACアドレスに設定されて
いるので、イーサネットフレームを処理する。
The Ethernet frame processing unit 78 # 2
An Ethernet frame is received from the processor unit 80 # 2 and output to the Ethernet switch unit 74 # 2. When an Ethernet frame addressed to the terminal 52 # 211 is input, the Ethernet switch unit 74 # 2 receives the terminal 52 # 2.
11, the physical interface unit 72 # 21 and the transformer 70
The data is transmitted to the Ethernet cable 60 # 21 through # 21. If the MAC address of the terminal 52 # 211 has not been learned, the Ethernet frame is transmitted from the ports A and B through the physical interface unit 72 # 2j (j = 1, 2) and the transformer 70 # 2j (j = 1, 2). The data is transmitted to the Ethernet cable 60 # 2j (j = 1, 2).
Terminal 52 # 211 receives the Ethernet frame,
Since the own MAC address is set as the DA MAC address, the Ethernet frame is processed.

【0090】(2) ユニット50#1に収容される端
末52#111がブロードキャストフレームを送出した
場合 端末52#111がブロードキャストイーサネットフレ
ームを送出したとする。ユニット50#1は、ユニット
SAアドレスに自ユニットアドレス、ユニットDAアド
レスにAll’F’、GP=’0’、RE=’1’等を
設定して、STMフレームにイーサネットフレームを収
容する。STM伝送路62#j(j=0,1)にSTM
フレームを送信する。各ユニット50#2,50#3,
50#4は、ユニットDAアドレス=All’F’、G
P=’0’、RE=’1’なので、ITセルを受信する
と共にセルを中継する。中継セルがSTMフレームに収
容されて、ユニット50#1で受信される。中継セルの
ユニットDAアドレスが自ユニットアドレスなので、周
回セルと判断して、セル中継をしない。このように、ブ
ロードキャストフレームの場合も正しく中継される。
(2) When terminal 52 # 111 accommodated in unit 50 # 1 sends out a broadcast frame Assume that terminal 52 # 111 sends out a broadcast Ethernet frame. The unit 50 # 1 sets its own unit address as the unit SA address, All'F ', GP =' 0 ', RE =' 1 ', etc. as the unit DA address, and accommodates the Ethernet frame in the STM frame. The STM transmission line 62 # j (j = 0, 1)
Send a frame. Each unit 50 # 2, 50 # 3
50 # 4 is unit DA address = All'F ', G
Since P = '0' and RE = '1', it receives the IT cell and relays the cell. The relay cell is accommodated in the STM frame and received by the unit 50 # 1. Since the unit DA address of the relay cell is its own unit address, it is determined to be a circulating cell and cell relay is not performed. Thus, the broadcast frame is also correctly relayed.

【0091】以上説明したように、第1実施形態によれ
ば、イーサネットフレームをセル化し、STM伝送路上
ではセルレベルの処理を行うことにより、同一帯域が設
定されているユニット間で通信を行うことができる。ま
た、従来の技術では、各子ユニットからのデータを集約
する役割を持つ親ユニットが必須であったが、セルを使
用することにより全ユニットが対等な位置に立つことが
可能になる。結果的に、伝送上は1つのパスのみを設定
すればよくなり、ネットワーク構築上のパス管理等も非
常に楽になる。また、直接相手先ユニットアドレスを使
用しているので、対向ユニットとの1:1通信が実現で
きる。これはイーサネット間を延長するレピータとして
使用することができる。更に、2重化伝送路における方
路切り替え処理も従来の方路一括単位ではなく、時刻情
報を使用することでイーサネットフレーム単位での切り
替えが可能になることからネットワークの信頼性も向上
する。
As described above, according to the first embodiment, communication is performed between units having the same band set by converting an Ethernet frame into cells and performing cell-level processing on the STM transmission line. Can be. Further, in the related art, a parent unit having a role of aggregating data from each child unit is indispensable. However, the use of cells allows all units to stand at equal positions. As a result, only one path needs to be set for transmission, and the path management and the like in the construction of the network become very easy. Further, since the destination unit address is directly used, 1: 1 communication with the opposing unit can be realized. This can be used as a repeater to extend between Ethernet. Further, the route switching processing in the duplex transmission path is not performed in the conventional route collective unit, but can be switched in Ethernet frame units by using time information, so that the reliability of the network is also improved.

【0092】第2実施形態 図16は本発明の第2実施形態によるイーサネットを収
容するネットワークの構成図であり、図2中の構成要素
と実質的に同一の構成要素には同一の符号を付してい
る。図16中のユニット180#i(i=1〜4)がグ
ループ間通信を行う点でポイント−to−ポイント通信
を行う図2中のユニット50#i(i=1〜4)と異な
る。
Second Embodiment FIG. 16 is a configuration diagram of a network accommodating Ethernet according to a second embodiment of the present invention. Components that are substantially the same as the components in FIG. 2 are given the same reference numerals. are doing. The unit 180 # i (i = 1 to 4) in FIG. 16 differs from the unit 50 # i (i = 1 to 4) in FIG. 2 in performing point-to-point communication in performing inter-group communication.

【0093】図17は図16中のユニット180#iの
構成図であり、図3中の構成要素と実質的に同一の構成
要素には同一の符号を付している。プロセッサ部190
#iはユニット180#i(i=1〜4)間でグループ
通信を行うために、ITフレームのユニットDAアドレ
スにユニットグループDAアドレス、CNTのGP=’
1’,RE=’1’を設定する点が図3中のプロセッサ
部80#iと異なる。
FIG. 17 is a block diagram of the unit 180 # i in FIG. 16. Components that are substantially the same as those in FIG. 3 are given the same reference numerals. Processor section 190
In order to perform group communication between the units 180 # i (i = 1 to 4), #i has a unit group DA address in the unit DA address of the IT frame and GP = 'in the CNT.
1 and RE = '1' are different from the processor unit 80 # i in FIG.

【0094】図18は図17中のプロセッサ部190#
iのイーサネットフレーム送信に係わる機能ブロック図
であり、図4中の構成要素と実質的に同一の構成要素に
は同一の符号を付している。
FIG. 18 shows the processor section 190 # in FIG.
FIG. 5 is a functional block diagram relating to Ethernet frame transmission of i, in which components that are substantially the same as the components in FIG. 4 are denoted by the same reference numerals.

【0095】図19は図18中のユニットグループDA
アドレス管理テーブル200#iの構成図である。図1
9に示すように、ユニットグループDAアドレス管理テ
ーブル200#iには、MACアドレス及び該MACア
ドレスの端末を収容するユニットのユニットグループD
Aアドレスが記憶されている。ユニット180#i(i
=1〜4)はグルーピングされており、各グループ毎に
グループユニットアドレスが付与されている。グルーピ
ングは、ユニット180#i(i=1〜4)の物理的配
置(例えば、隣接ユニット)、あるいは、論理的配置
(例えば、企業ネットワーク等においては部門毎)に基
づいて行われる。ユニットグループDAアドレス管理テ
ーブル200#iに登録するグループユニットDAアド
レスは1個であっても良いし複数個であっても良い。1
個の場合の適用形態としては、端末52#ijkがユニ
ット180#iと同じグループに収容される端末間での
みグループ間通信を行う通信形態が考えられる。また、
複数個の場合の適用形態として、端末52#ijkが任
意のグループのユニットに収容される端末とグループ間
通信を行う形態が考えられる。
FIG. 19 shows the unit group DA in FIG.
FIG. 3 is a configuration diagram of an address management table 200 # i. Figure 1
As shown in FIG. 9, the unit group DA address management table 200 # i includes the MAC address and the unit group D of the unit accommodating the terminal having the MAC address.
The A address is stored. Unit 180 # i (i
= 1 to 4) are grouped, and a group unit address is assigned to each group. The grouping is performed based on the physical arrangement (for example, adjacent units) of the units 180 # i (i = 1 to 4) or the logical arrangement (for example, for each department in a corporate network or the like). The number of group unit DA addresses registered in the unit group DA address management table 200 # i may be one or more. 1
As an application form in the case of the number of terminals, a communication form in which the terminal 52 # ijk performs inter-group communication only between terminals accommodated in the same group as the unit 180 # i can be considered. Also,
As an application form in the case of a plurality of terminals, a form in which the terminal 52 # ijk performs inter-group communication with a terminal accommodated in a unit of an arbitrary group can be considered.

【0096】ユニットグループDA獲得部202#i
は、イーサネットフレームのMACDAアドレスを元に
ユニットグループDAアドレス管理テーブル200#i
を検索して、ユニットグループアドレスを獲得する。D
A,SA,CNT付加部204#iは、ユニットDAア
ドレスにユニットグループDAアドレス、ユニットSA
アドレスにユニットアドレス、CNT中のGP=’
1’,RE=’0’を設定する。他のフィールドの設定
値は第1実施形態と同様である。
Unit group DA acquisition section 202 # i
Is a unit group DA address management table 200 # i based on the MACDA address of the Ethernet frame.
To obtain the unit group address. D
The A, SA, and CNT adding unit 204 # i stores the unit group DA address and the unit SA in the unit DA address.
Unit address in address, GP in CNT = '
1 ', RE =' 0 'is set. The setting values of the other fields are the same as in the first embodiment.

【0097】これにより、例えば、端末52#111か
ら端末52#211宛てのイーサネットフレームが送信
されると、ユニット180#1は、イーサネットフレー
ムのMAC DAアドレスから端末52#211が収容
されるユニット180#2のユニットグループアドレス
を獲得して、セルヘッダのユニットDAアドレスにユニ
ットグループアドレスを設定する。尚、MAC DAア
ドレスに対応するユニットグループアドレスが登録され
ていない場合は、例えば、ブロードキャストユニットア
ドレスを設定する。ユニットグループアドレスを持つユ
ニットでセルが受信される。そして、イーサネットフレ
ームに組み立てられる。組み立てられたイーサネットフ
レームがイーサネットケーブルに送信される。端末はイ
ーサネットケーブルよりイーサネットフレームを受信し
て、MAC DAアドレスが自MACアドレスであれ
ば、イーサネットフレームを処理する。このように、端
末はグループ間通信が可能となる。
Thus, for example, when an Ethernet frame addressed to terminal 52 # 211 is transmitted from terminal 52 # 111, unit 180 # 1 receives the unit 180 # 1 containing terminal 52 # 211 from the MAC DA address of the Ethernet frame. The unit group address of # 2 is obtained, and the unit group address is set in the unit DA address of the cell header. If the unit group address corresponding to the MAC DA address is not registered, for example, a broadcast unit address is set. A cell is received by a unit having a unit group address. Then, it is assembled into an Ethernet frame. The assembled Ethernet frame is transmitted over the Ethernet cable. The terminal receives the Ethernet frame from the Ethernet cable and processes the Ethernet frame if the MAC DA address is its own MAC address. In this way, the terminal can perform inter-group communication.

【0098】以上説明したように、第2実施形態と同様
の効果がある。また、グループ間通信を使用することで
同一帯域内を使用しているユニットをグループ分けする
ことができ、STM上で同一帯域を設定しているユニッ
ト内で1種のバーチャルLANが構築可能となる。
As described above, the same effects as in the second embodiment can be obtained. In addition, by using inter-group communication, units using the same band can be divided into groups, and one type of virtual LAN can be constructed in a unit that sets the same band on the STM. .

【0099】第3実施形態 図20は本発明の第3実施形態によるイーサネットを収
容するネットワークの構成図であり、図2中の構成要素
と実質的に同一の構成要素には同一の符号を付してい
る。図20中のユニット210#i(i=1〜4)がユ
ニット210#i(i=1〜4)間でブロードキャスト
通信を行う点でポイント−to−ポイント通信を行う図
2中のユニット50#i(i=1〜4)と異なる。
Third Embodiment FIG. 20 is a configuration diagram of a network accommodating Ethernet according to a third embodiment of the present invention. Components that are substantially the same as the components in FIG. 2 are given the same reference numerals. are doing. Unit 50 # in FIG. 2 that performs point-to-point communication in that unit 210 # i (i = 1 to 4) in FIG. 20 performs broadcast communication between units 210 # i (i = 1 to 4). i (i = 1 to 4).

【0100】図21は図20中のユニット210#iの
構成図であり、図3中の構成要素と実質的に同一の構成
要素には同一の符号を付している。プロセッサ部220
#iはブロードキャスト通信を行うために、ITフレー
ムのユニットDAアドレス=All’F’、CNTのG
P=’0’,RE=’0’を設定する点が図3中のプロ
セッサ部80#iと異なる。
FIG. 21 is a block diagram of the unit 210 # i in FIG. 20. Components that are substantially the same as those in FIG. 3 are given the same reference numerals. Processor section 220
#I is the unit DA address of the IT frame = All'F 'and the CNT G
The point that P = '0' and RE = '0' are set is different from the processor unit 80 # i in FIG.

【0101】図22は図21中のプロセッサ部220#
iのイーサネットフレーム送信に係わる機能ブロック図
であり、図4中の構成要素と実質的に同一の構成要素に
は同一の符号を付している。DA,SA,CNT付加部
230#iは、ユニットDAアドレス=All’F’、
ユニットSAアドレスにユニットアドレス、CNT中の
GP=’0’,RE=’1’を設定する。他のフィール
ドの設定値は第1実施形態と同様である。
FIG. 22 shows the processor section 220 # in FIG.
FIG. 5 is a functional block diagram relating to Ethernet frame transmission of i, in which components that are substantially the same as the components in FIG. 4 are denoted by the same reference numerals. The DA, SA, and CNT adding unit 230 # i outputs the unit DA address = All'F ',
A unit address is set as the unit SA address, and GP = “0” and RE = “1” in the CNT are set. The setting values of the other fields are the same as in the first embodiment.

【0102】これにより、例えば、端末52#111か
ら端末52#211宛てのイーサネットフレームが送信
されると、ユニット210#1は、セルヘッダのユニッ
トDAアドレスにAll’F’を設定する。全てのユニ
ット210#i(i=1〜4)はITセルを受信して、
イーサネットフレームに組み立てる。組み立てたイーサ
ネットフレームをイーサネットケーブル60#ij(i
=1〜4,j=1,2)に送出する。各端末52#ij
kはイーサネットケーブル60#ijよりイーサネット
フレームを受信する。端末52#211は、MAC D
Aアドレスが自MACアドレスなので、イーサネットフ
レームを処理する。このように、ブロードキャスト通信
が可能となる。
Thus, for example, when an Ethernet frame addressed to terminal 52 # 211 is transmitted from terminal 52 # 111, unit 210 # 1 sets All'F 'in the unit DA address of the cell header. All units 210 # i (i = 1 to 4) receive the IT cell,
Assemble into Ethernet frame. The assembled Ethernet frame is connected to the Ethernet cable 60 # ij (i
= 1 to 4, j = 1, 2). Each terminal 52 # ij
k receives an Ethernet frame from the Ethernet cable 60 # ij. Terminal 52 # 211 has MAC D
Since the A address is its own MAC address, it processes the Ethernet frame. In this way, broadcast communication becomes possible.

【0103】尚、本実施形態では、全てのイーサネット
フレームをブロードキャストしたが、第1実施形態や第
2実施形態において、ユニットDAアドレス管理テーブ
ルやユニットグループDAアドレス管理テーブルにユニ
ットアドレスやユニットグループアドレスが登録されて
いない場合、例えば、送信先のユニットが新規追加等の
場合、ブロードキャスト通信してもよい。これにより柔
軟な通信を行うことができる。
In this embodiment, all Ethernet frames are broadcast. However, in the first and second embodiments, the unit address and the unit group address are stored in the unit DA address management table and the unit group DA address management table. If it is not registered, for example, if a destination unit is newly added, broadcast communication may be performed. Thereby, flexible communication can be performed.

【0104】以上説明したように、第3実施形態によれ
ば、第1実施形態と同様の効果がある。各ユニットは他
のユニットのユニットアドレス又はユニットグループア
ドレスを知らなくても、ブロードキャスト通信により通
信することができる。
As described above, the third embodiment has the same effects as the first embodiment. Each unit can communicate by broadcast communication without knowing the unit address or unit group address of another unit.

【0105】[0105]

【発明の効果】以上説明したように、本発明によれば、
非同期フレームをセル化し、同期フレーム上ではセルレ
ベルの処理を行うことにより、同一帯域が設定されてい
るユニット間で通信を行うことができる。また、中継数
値をセルに設定し、セルが中継される毎に更新すること
により、中継数値が一定数値になるとセルを破棄するの
で、必要以上に中継されてトラヒックが大きくなること
がない。更に、2重化伝送路における方路切り替え処理
も従来の方路一括単位ではなく、時刻情報を使用するこ
とでイーサネットフレーム単位での切り替えが可能にな
ることからネットワークの信頼性も向上する。
As described above, according to the present invention,
Asynchronous frames are converted into cells, and cell-level processing is performed on synchronous frames, so that communication can be performed between units in which the same band is set. Further, by setting the relay value in the cell and updating the cell every time the cell is relayed, the cell is discarded when the relay value reaches a certain value, so that the traffic is not increased more than necessary and the traffic does not increase. Further, the route switching processing in the duplex transmission path is not performed in the conventional route collective unit, but can be switched in Ethernet frame units by using time information, so that the reliability of the network is also improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理図である。FIG. 1 is a principle diagram of the present invention.

【図2】本発明の第1実施形態によるネットワーク構成
図である。
FIG. 2 is a network configuration diagram according to the first embodiment of the present invention.

【図3】図2中のユニット構成図である。FIG. 3 is a unit configuration diagram in FIG. 2;

【図4】図3中のプロセッサ部のイーサネットフレーム
送信に係わる機能ブロック図である。
FIG. 4 is a functional block diagram related to Ethernet frame transmission of a processor unit in FIG. 3;

【図5】イーサネットフレーム及びセルデータを示す図
である。
FIG. 5 is a diagram showing an Ethernet frame and cell data.

【図6】図4中のユニットDAアドレス管理テーブル構
成図である。
FIG. 6 is a configuration diagram of a unit DA address management table in FIG. 4;

【図7】図3中のプロセッサ部のイーサネットフレーム
受信に係わる機能ブロック図である。
FIG. 7 is a functional block diagram relating to reception of an Ethernet frame by a processor unit in FIG. 3;

【図8】STMフレーム構成図である。FIG. 8 is an STM frame configuration diagram.

【図9】図3中のセル解析部の機能ブロック図である。FIG. 9 is a functional block diagram of a cell analysis unit in FIG. 3;

【図10】セルの受信/中継/破棄の判断基準を示す図
である。
FIG. 10 is a diagram showing criteria for receiving / relaying / discarding a cell.

【図11】図3中のプロセッサ部のイーサネットフレー
ム送信フローチャートである。
11 is an Ethernet frame transmission flowchart of the processor unit in FIG. 3;

【図12】図3中の送信制御部の動作フローチャートで
ある。
FIG. 12 is an operation flowchart of a transmission control unit in FIG. 3;

【図13】セルの中継・受信のフローチャートである。FIG. 13 is a flowchart of cell relay / reception.

【図14】図3中のプロセッサ部のイーサネットフレー
ム受信フローチャートである。
FIG. 14 is a flowchart of receiving an Ethernet frame by the processor unit in FIG. 3;

【図15】イーサネットフレーム受信に係わるタイムチ
ャートである。
FIG. 15 is a time chart related to Ethernet frame reception.

【図16】本発明の第2実施形態によるネットワーク構
成図である。
FIG. 16 is a network configuration diagram according to a second embodiment of the present invention.

【図17】図16中のユニット構成図である。FIG. 17 is a unit configuration diagram in FIG. 16;

【図18】図17中のプロセッサ部のイーサネットフレ
ーム送信に係わる機能ブロック図である。
FIG. 18 is a functional block diagram relating to Ethernet frame transmission of a processor unit in FIG. 17;

【図19】図18中のユニットグループDAアドレス管
理テーブル構成図である。
19 is a configuration diagram of a unit group DA address management table in FIG.

【図20】本発明の第3実施形態によるネットワーク構
成図である。
FIG. 20 is a network configuration diagram according to a third embodiment of the present invention.

【図21】図20中のユニット構成図である。FIG. 21 is a unit configuration diagram in FIG. 20;

【図22】図21中のプロセッサ部のイーサネットフレ
ーム送信に係わる機能ブロック図である。
FIG. 22 is a functional block diagram related to Ethernet frame transmission of the processor unit in FIG. 21;

【図23】従来のイーサネットを収容するネットワーク
構成図である。
FIG. 23 is a network configuration diagram accommodating a conventional Ethernet.

【図24】従来のSTMフレーム構成図である。FIG. 24 is a configuration diagram of a conventional STM frame.

【図25】従来の子ユニット構成図である。FIG. 25 is a configuration diagram of a conventional child unit.

【図26】従来の親ユニット構成図である。FIG. 26 is a configuration diagram of a conventional parent unit.

【符号の説明】[Explanation of symbols]

30 伝送ユニット 32 分割手段 34 フレーム抽出手段 36 セル解析手段 38 フレーム挿入手段 40 組立手段 Reference Signs List 30 transmission unit 32 dividing means 34 frame extracting means 36 cell analyzing means 38 frame inserting means 40 assembling means

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5K030 HA08 HB28 HB29 HC14 HD06 JA06 LC18 MD02 5K033 CB15 CC01 CC02 DA05  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5K030 HA08 HB28 HB29 HC14 HD06 JA06 LC18 MD02 5K033 CB15 CC01 CC02 DA05

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 送信元アドレス、送信先アドレス及びデ
ータを含む非同期フレームと同期フレームとの間の交換
処理をする伝送ユニットにおいて、 前記非同期フレームを、前記送信先アドレスに基づく送
信先伝送ユニットに関する送信先ユニットアドレスをセ
ルヘッダに付加したセルに分割する分割手段と、 前記同期フレームを受信して、前記非同期フレームを収
容するために割当てられた所定帯域に挿入されたセルを
抽出するフレーム抽出手段と、 前記抽出されたセルの前記セルヘッダの前記送信先ユニ
ットアドレスに基いて、前記セルが自伝送ユニット宛て
であるか否かを判断して、セルの中継/受信/破棄を決
定するセル解析手段と、 前記分割手段によりセル化されたセル及び前記セル解析
手段により中継であると決定されたセルを前記同期フレ
ームの前記所定帯域に挿入して、該同期フレームを送出
するフレーム挿入手段と、 前記セル解析手段により自伝送ユニット宛てであると決
定されたセルを非同期フレームに組み立て、該非同期フ
レームを送出する組立手段と、 を具備したことを特徴とする伝送ユニット。
1. A transmission unit for exchanging an asynchronous frame including a source address, a destination address, and data between an asynchronous frame and a synchronous frame, wherein the asynchronous frame is transmitted to a destination transmission unit based on the destination address. Division means for dividing a destination unit address into cells added to a cell header; andframe extraction means for receiving the synchronous frame and extracting cells inserted in a predetermined band allocated to accommodate the asynchronous frame, Cell analysis means for determining whether the cell is addressed to its own transmission unit based on the destination unit address of the cell header of the extracted cell and determining relay / reception / discard of the cell; The cell divided by the dividing means and the cell determined to be a relay by the cell analyzing means are Frame insertion means for inserting the synchronous frame into the predetermined band and transmitting the synchronous frame; and assembling a cell determined to be addressed to the own transmission unit by the cell analyzing means into an asynchronous frame, and transmitting the asynchronous frame. A transmission unit, comprising:
【請求項2】 前記分割手段は前記セルヘッダに中継数
値を設定し、前記セル解析手段は前記セルヘッダの前記
中継数値に基づいてセルの破棄を決定し、セルを中継す
る場合は中継セルのセルヘッダの前記中継数値を更新す
ることを特徴とする請求項1記載の伝送ユニット。
2. The method according to claim 1, wherein the dividing unit sets a relay value in the cell header, and the cell analyzing unit determines discarding of the cell based on the relay value of the cell header. The transmission unit according to claim 1, wherein the relay numerical value is updated.
【請求項3】 前記同期フレームを伝送する伝送路が0
系と1系とに冗長構成されており、前記分割手段は前記
各非同期フレームが分割されたセルに時刻情報を設定
し、前記フレーム挿入手段は前記セルを挿入した前記同
期フレームを前記0系及び1系の前記伝送路に送出し、
前記フレーム抽出手段は前記0系及び1系の前記各伝送
路より前記同期フレームを受信してセルを抽出し、前記
組立手段は送出済みの非同期フレームに係わるセルに設
定されていた前記時刻情報をメモリに記憶し、前記0系
及び1系の同期フレームより抽出されたセルを非同期フ
レームに組み立てたとき、該セルの時刻情報と同じ時刻
情報が前記メモリに記憶されている場合は該非同期フレ
ームを破棄し、該セルの時刻情報と同じ時刻情報が前記
メモリに記憶されていない場合は該非同期フレームを送
出すると共に該非同期フレームに係わる前記時刻情報を
前記メモリに書き込むことを特徴とする請求項1記載の
伝送ユニット。
3. The transmission path for transmitting the synchronization frame is 0.
The system is redundantly configured as a system and a system, wherein the dividing unit sets time information in a cell into which each of the asynchronous frames is divided, and the frame inserting unit converts the synchronous frame into which the cell is inserted into the 0 system and the Sending to the transmission line of system 1;
The frame extracting unit receives the synchronous frame from each of the transmission lines of the 0-system and the 1-system and extracts a cell, and the assembling unit extracts the time information set in the cell related to the transmitted asynchronous frame. When the cells extracted from the 0-system and 1-system synchronous frames are stored in a memory and assembled into an asynchronous frame, if the same time information as the time information of the cell is stored in the memory, the asynchronous frame is stored in the memory. 2. The method according to claim 1, wherein when the same time information as the time information of the cell is not stored in the memory, the asynchronous frame is transmitted and the time information related to the asynchronous frame is written in the memory. Transmission unit as described.
JP2000230667A 2000-07-31 2000-07-31 Transmission unit Expired - Fee Related JP4190707B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000230667A JP4190707B2 (en) 2000-07-31 2000-07-31 Transmission unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000230667A JP4190707B2 (en) 2000-07-31 2000-07-31 Transmission unit

Publications (2)

Publication Number Publication Date
JP2002044119A true JP2002044119A (en) 2002-02-08
JP4190707B2 JP4190707B2 (en) 2008-12-03

Family

ID=18723597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000230667A Expired - Fee Related JP4190707B2 (en) 2000-07-31 2000-07-31 Transmission unit

Country Status (1)

Country Link
JP (1) JP4190707B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012108387A1 (en) * 2011-02-08 2012-08-16 三菱電機株式会社 Communication system time synchronization method, slave station apparatus, master station apparatus, control apparatus, and program
CN108512785A (en) * 2018-04-13 2018-09-07 南京优米亚信息科技有限公司 A kind of Data Transport Protocol method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012108387A1 (en) * 2011-02-08 2012-08-16 三菱電機株式会社 Communication system time synchronization method, slave station apparatus, master station apparatus, control apparatus, and program
JP5595529B2 (en) * 2011-02-08 2014-09-24 三菱電機株式会社 Communication system time synchronization method, slave station device, master station device, control device, and program
US9264213B2 (en) 2011-02-08 2016-02-16 Mitsubishi Electric Corporation Time synchronization method for communication system, slave station apparatus, master station apparatus, control device, and program
CN108512785A (en) * 2018-04-13 2018-09-07 南京优米亚信息科技有限公司 A kind of Data Transport Protocol method
CN108512785B (en) * 2018-04-13 2020-12-25 南京优米亚信息科技有限公司 Data transmission protocol method

Also Published As

Publication number Publication date
JP4190707B2 (en) 2008-12-03

Similar Documents

Publication Publication Date Title
EP1019833B1 (en) Mechanism for packet field replacement in a multi-layered switched network element
US5796720A (en) Control method of asynchronous data communications
JP4547349B2 (en) Network type routing mechanism
US6822958B1 (en) Implementation of multicast in an ATM switch
JPH0773279B2 (en) Routing method
US20080285437A1 (en) Ethernet protection switching system
JP2000513541A (en) Method and apparatus for multipoint-to-point communication in ATM networks
JPS60264143A (en) Method of maintaining completeness of data
JP2003018214A (en) Packet communication device, communication method for multicast packet in packet communication device, and setting method for packet communication device
JP4705492B2 (en) Ring node device and ring node redundancy method
JP2016501475A (en) Router for passive interconnection and distributed switchless switching
JPH05507605A (en) Connectionless replacement method for ATM switches
JPH02135833A (en) Transmission system for network having plural channels
JP4588259B2 (en) Communications system
JP2002300186A (en) Transmitter and data transmission method
JP6236925B2 (en) Transmission apparatus and transmission method
US7920568B2 (en) Frame transmission apparatus
JP2016171403A (en) Transmission device and transmission method
JP4036280B2 (en) Transmission unit and transmission network
US7075928B1 (en) Detection and recovery from connection failure in an ATM switch
JP2015536621A (en) Passive connectivity optical module
JP2002044119A (en) Transmission unit
WO2004056051A1 (en) Return path derivation in packet-switched networks
US6418119B1 (en) Data transmission apparatus and method thereof
JPH04100343A (en) Atm link system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4190707

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees