JP2002009236A - 多層半導体装置及びその製造方法 - Google Patents

多層半導体装置及びその製造方法

Info

Publication number
JP2002009236A
JP2002009236A JP2000191090A JP2000191090A JP2002009236A JP 2002009236 A JP2002009236 A JP 2002009236A JP 2000191090 A JP2000191090 A JP 2000191090A JP 2000191090 A JP2000191090 A JP 2000191090A JP 2002009236 A JP2002009236 A JP 2002009236A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
semiconductor
layer
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000191090A
Other languages
English (en)
Inventor
Michio Horiuchi
道夫 堀内
Takashi Kurihara
孝 栗原
Shigeru Mizuno
茂 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2000191090A priority Critical patent/JP2002009236A/ja
Priority to US09/881,005 priority patent/US6849945B2/en
Priority to EP01305215A priority patent/EP1168447A3/en
Publication of JP2002009236A publication Critical patent/JP2002009236A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Abstract

(57)【要約】 【課題】 半導体パッケージの製造において、半導体装
置の小型化、薄型化を達成でき、且つ歩留りを向上する
ことができ、且つ製造コストを削減できるようにするこ
とである。 【解決手段】 半導体チップ（１２）を内蔵するフィル
ム状の半導体パッケージ（１０）を、配線層のパッケー
ジ収容孔（１１ａ）に配置して回路基板を構成し、該回
路基板を複数層積層すると共に、各回路基板の配線（１
３）を相互に、低融点金属（１４）又はリードビーム・
ボンディング（１３ｂ）により電気的に接続したことを
特徴とする多層半導体装置が提供される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層半導体装置及
びその製造方法に関する。
【０００２】
【従来の技術】従来、ＬＳＩチップ等の半導体素子が搭
載されるパッケージとして、いろいろなタイプのものが
知られているが、現在の主流となっているものは、経済
性と量産性の面から、樹脂封止の非気密封止パッケージ
である。このような非気密封止パッケージの典型例は、
プラスチック・パッケージ及びＴＣＰである。特にＴＣ
Ｐは、最近の半導体装置の要件、例えば、パッケージの
多ピン化、リードピッチの縮小化、装置の薄型化及び小
型化などを満足させることができるため、広く利用され
る傾向にある。
【０００３】さらに説明すると、ＴＣＰは、ＴＡＢの実
装方式を取り込んだテープ・キャリヤタイプのパッケー
ジである。半導体チップとパッケージのリードを接続す
るために、従来の半導体装置では、金、アルミニウム等
の微細なワイヤを接続手段として使用するワイヤ・ボン
ディング法を広く採用しているが、このＴＣＰでは、ワ
イヤの代わりに、樹脂フィルム（テープ）上に形成した
銅のリードを使用している。銅リードは、樹脂フィルム
上にシート状接着剤を貼り付けた後、金型でパンチング
して所定のパターンでフィルムに開口部を開け、さらに
そのフィルムの上に銅箔を貼り付け、エッチングプロセ
スを用いて不要な銅箔を除去することによって、形成す
ることができる。次いで、半導体チップをテープの開口
部に位置決めした後、チップ上の電極に形成されたバン
プ（例えば、金）とテープ上の銅リードとを適当な治具
でボンディングすることによって、目的とする半導体装
置を作製することができる。
【０００４】さらに、高密度モジュールを低コストで製
造でき、かつ素子間の絶対距離を短くすることで素子の
特性を向上させることのできる半導体パッケージ及び半
導体装置を提供することも望まれている。図７は、半導
体チップとＴＣＰのリードを接続した後の半導体装置を
示す斜視図であり、個々のＴＣＰをテープから切断する
前の状態が示されている。ＴＣＰ３０は、樹脂フィルム
（例えばポリイミド樹脂フィルム）３１を基材として使
用し、その上に銅箔のエッチングにより形成したリード
３２を有している。また、樹脂フィルム３１の両側に
は、装置の組み立てを連続的に行う際のフィルム送りの
ため、スプロケットホール３３が開けられている。さら
に、樹脂フィルム３１の中央部には、図示されるように
半導体チップ３４を収容するための開口部（一般に、
「デバイスホール」と呼ばれる）３５も開けられてい
る。
【０００５】半導体チップとパッケージのリードの接続
は、図７の半導体装置の中心部を拡大して示す図８の断
面図から容易に理解することができるであろう。半導体
チップ３４は、樹脂フィルム３１のデバイスホール３５
に位置決めして配置された後、その電極上のバンプ（通
常、金メッキからなる突起）３６にリード３２の先端が
接合される。このリードの接合は、通常、専用のボンデ
ィングツールを使用して一括ボンディングで行われる。
なお、銅からなるリード３２の先端には、バンプ３６と
の接合を助けるため、ボンディング工程に先がけて予め
金メッキや錫めっきなどが施される。最後に、図７では
説明の簡略化のために省略されているが、半導体チップ
３４やリード３６を周囲環境の湿度、汚染などから保護
するため、両者を包み込むようにして絶縁性の樹脂３７
で封止する。封止用の絶縁性樹脂としては、例えば、エ
ポキシ樹脂が使用される。
【０００６】ところで、最近の傾向として半導体装置の
小型化、薄型化を図ることの要望があり、半導体チップ
自体も薄くすることが望まれている。すなわち、従来の
半導体チップの厚さは４００〜５００μｍ前後である
が、これを４０〜５０μｍ程度の厚さまで下げることが
望ましい。また、半導体装置はそれをできる限り薄型に
するのが好ましいにもかかわらず、薄くしたりその厚さ
を制御したりすること自体が難しく、樹脂封止の際の封
止の形状の制御にも困難を伴う。
【０００７】また、このような半導体装置やそれに使用
される半導体パッケージでは、半導体素子と半導体パッ
ケージの接続が容易にかつ低コストで可能であることが
望まれている。さらに、高密度モジュールを低コストで
製造でき、かつ素子間の絶対距離を短くすることで素子
の特性を向上させることのできる半導体パッケージ及び
半導体装置を提供することも望まれている。
【０００８】
【発明が解決しようとする課題】本発明の目的は、多数
のチップを内蔵するマルチチップモジュール（ＭＣＭ）
等の半導体装置の小型化、薄型化に寄与するところが大
であり、かつ歩留りを向上することの可能な多層半導体
装置を提供することにある。本発明のさらにもう１つの
目的は、薄型で、かつ複数の半導体素子を搭載した高性
能で信頼性の高い多層半導体装置の製造方法を提供する
ことにある。
【０００９】本発明の上記した目的及びその他の目的
は、以下の詳細な説明から容易に理解することができる
であろう。
【００１０】
【課題を解決するための手段】本発明の多層半導体装置
は、半導体チップを内蔵するフィルム状の半導体パッケ
ージを、配線層のパッケージ収容孔に配置して回路基板
を構成し、該回路基板を複数層積層すると共に、各回路
基板の配線を相互に電気的に接続したことを特徴とす
る。
【００１１】各回路基板間は、電気的接続部を除き、絶
縁性接着剤により相互に接着されていることを特徴とす
る。各回路基板間の配線の電気的な接続は、当該パッケ
ージ又は回路基板に形成した貫通孔に充填した低融点金
属により行われていることを特徴とする。或いは、各回
路基板間の配線の電気的な接続は、前記半導体パッケー
ジ又は回路基板に形成した孔への前記配線の延長部を、
該孔内において、当該回路基板の下側に位置する回路基
板の配線の電極パッド部に（ビームリード）接続してい
ることを特徴とする。
【００１２】また、前記半導体パッケージと、該半導体
パッケージを収容している配線層との電気的接続は、前
記半導体パッケージ上に形成された配線のパッケージ外
への延長部を、当該配線層の電極パッドに（ビームリー
ド）接続していることを特徴とする。本発明の多層半導
体装置の製造方法は、半導体チップを内蔵するフィルム
状の半導体パッケージと、該半導体パッケージを収容す
る孔を有する配線層とを、それぞれ試験する工程と、配
線層の前記孔内に前記半導体パッケージを配置して単層
の回路基板を形成する工程と、複数の該回路基板を積層
すると共に、各回路基板間の配線を相互に電気的に接続
する工程と、を具備することを特徴とする。
【００１３】また、本発明の他の側面による多層半導体
装置は、絶縁性の基体と、該基体に内蔵された半導体チ
ップと、前記基体の表面に形成され且つ該半導体チップ
に接続された回路部と、から成る回路基板を複数層積層
すると共に、該回路基板の回路部から延長されたリード
を、該回路基板の絶縁性基体に設けた貫通孔内におい
て、当該回路基板の下側に位置する回路基板の回路部に
接合して層間が接続されていることを特徴とする。
【００１４】複数の回路基板の中の少なくとも１つは、
複数の半導体チップを内蔵していることを特徴とする。
各回路基板間は、絶縁性接着剤により相互に接着されて
いることを特徴とする。複数の回路基板の中の少なくと
も１つは、半導体チップが絶縁性基体に形成した貫通孔
内に収納され、該回路基板の回路部と該半導体チップと
の間でビームリードによって電気的に接続されているこ
とを特徴とする。或いは、複数の回路基板の中の少なく
とも１つは、半導体チップが絶縁性基体に形成した貫通
孔内に収納され、該回路基板の回路部と該半導体チップ
との間でフリップチップによって電気的に接続されてい
ることを特徴とする。
【００１５】上記の多層半導体装置の製造方法は、各回
路基板を予め試験する工程と、複数の回路基板を積層す
る工程と、を含むことを特徴とする。
【００１６】
【発明の実施の形態】以下、添付の図面を参照して本発
明の実施形態について詳細に説明する。なお、図示の実
施形態は本発明の典型例を示すものであって、本発明の
範囲内において種々の変更や改良を施し得ることを理解
されたい。図１は、本発明による多層半導体装置の好ま
しい一実施形態の断面図であり、図２（ａ）〜（ｈ）は
図１に示した多層半導体装置を構成する各部品を個別に
示した断面図である。
【００１７】フィルム状の半導体パッケージ１０は、絶
縁樹脂材からなるフィルム状の基体１１と、この基体の
開口部１１ａに収容された半導体チップ１２と、基体の
表面に形成された回路パターン１３と、パッケージの上
下面を電気的に接続するために貫通孔１１ｂ内に充填さ
れた低融点金属１４からなる。図１及び図２の実施形態
における半導体パッケージ１０では、回路パターン１３
と半導体チップ１２との間に電気的な接続は、回路パタ
ーン１２の開口部１１ａ内への延長部が半導体チップ１
２の電極パッド（図示せず）に対してビームリード・ボ
ンディングされることにより行われる。開口部１１ａと
半導体チップ１２との間は隙間、或いはビームリード・
ボンディング部の周囲は適当な封止樹脂１５が充填され
封止されている。
【００１８】各半導体パッケージ１０は、半導体チップ
１１そのもののサイズ、形式等が異なるものの、基本的
に構造は同じである。このように形成された各半導体パ
ッケージ１０は、図１のように、多層半導体装置として
各層ごとに積層されて、製造される前に、個々の半導体
パッケージ１０について各種の性能試験が行われ、予め
良品とされたものである。
【００１９】接続用のパッケージないし層１７は、絶縁
樹脂材からなるフィルム状の基体１１と、基体の表面に
形成された回路パターン１３と、パッケージの上下面を
電気的に接続するために貫通孔１１ｂ内に充填された低
融点金属１４からなる。また、接続用の層１７では、基
体１１に、前述のような１つ又は複数の半導体パッケー
ジ１０を収容するための開口部１１ｃを有する。
【００２０】接続用の層１７も、半導体パッケージ１０
と同様、多層半導体装置として各層ごとに積層されて、
製造される前に、個々の層１７について各種の性能試験
が行われ、予め良品とされたものである。ベース基板１
８は、絶縁樹脂材からなる基体１９と、その上下面に形
成された回路パターン１３と、上下の回路パターン１３
を相互に接続するために基体１９に形成されたスルーホ
ール１８ａに形成された導体部２０と、基体１９の下面
に形成されたソルダボール等の外部接続端子２１、基体
１９の下面に形成されている回路パターン１３を覆って
いる絶縁保護膜２２からなる。
【００２１】外部接続端子２１は、基体１９の下面に形
成されている回路パターン１３に電気的に接続されてお
り、更に、スルーホール１８ａに形成された導体部２０
を介して、基体１９の上面に形成されている回路パター
ン１３に電気的に接続されている。このベース基板１８
も、半導体パッケージ１０や接続用の層１７と同様、積
層前に、個々のベース基板１８として試験が行われ、予
め良品とされたものを使用する。
【００２２】半導体パッケージ１０や接続用の層１７を
形成する、フィルム状の絶縁性樹脂基体としては、例え
ばポリイミド樹脂からなるテープ材を好適に使用するこ
とができ、厚さは２０〜７５μｍ程度である。また、ベ
ース基板１８の基体１９としては、例えば、グラスポリ
イミド樹脂、グラスエポキシ樹脂等を好適に使用するこ
とができる。また、通常、５０〜１２０μｍ程度であ
る。
【００２３】また、半導体パッケージ１０、接続用の層
１７、ベース基板１８に形成される回路パターン１３
は、基体上に例えば厚さ１０〜３０μｍ程度の銅箔を形
成し、エッチング等の周知の手段にてパターニングする
ことにより形成することができる。半導体パッケージ１
０の基体１１の上面に形成されている回路パターン１３
であって、特に開口部１１ａ内への延長部分は、半導体
チップ１２との間でビームリード・ボンディングにより
電気的に接続される部分であるので、半導体チップ１２
と間の接合を保証するため、例えば、金や錫等でめっき
を行うが好適である。
【００２４】半導体パッケージ１０又は接続用の層１７
の基体１１に形成されている貫通孔１１ｂに充填される
低融点金属１４としては、半田等の合金が好適である。
貫通孔１１ｂの一方の側（上面）は回路パターン１３に
より閉塞されており、低融点金属１４が貫通孔１１ｂに
充填されることにより、低融点金属１４と回路パターン
１３とは電気的に導通した状態となる。
【００２５】上述したような半導体パッケージ１０、接
続用の層１７、及びベース基板１８をそれぞれ個別に試
験を行った後、必要な個数の部品により、各層を回路基
板として形成し、次いで積層して、図１に示すような、
多層半導体装置を形成する。即ち、例えば図２（ａ）に
示すような半導体パッケージ１０を、図２（ａ）に示す
ような接続用の層の開口部１１ｃに配置して、図１に示
す多層半導体装置の第１層目（最上層）の回路基板を形
成し、図２（ｃ）に示すような複数の半導体パッケージ
１０を、図２（ｄ）に示すような接続用の層の開口部１
１ｃに配置して、図１に示す多層半導体装置の第２層目
の回路基板を形成し、図２（ｆ）に示すような複数の半
導体パッケージ１０を、図２（ｇ）に示すような接続用
の層の複数の開口部１１ｃにそれぞれ配置して、図１に
示す多層半導体装置の第４層目の回路基板を形成する。
【００２６】半導体パッケージ１０を接続用の層の開口
部１１ｃに配置する際、必要に応じて、開口部１１ｃと
半導体パッケージ１０との間を樹脂にて封止する。そし
て、図２（ｈ）に示すベース基板１８上に、第４層目、
その上に複数の半導体パッケージ１０（第３層目）、そ
の上に第２層目、第１層目を積層する。積層する際、各
層の基体１１の貫通孔１１ｂに充填されている低融点金
属１４が隣接する下側の層、或いはベース基板の回路パ
ターン１３に接合されることにより、互いに隣接する層
と層との間の電気的な接続が行われる。また、これらの
層を積層する際、層間の電気的接続が行われる個所以外
の部分においては、必要に応じて、例えば熱可塑性の絶
縁接着剤を使用することが好ましい。
【００２７】図１及び図２に示す多層半導体装置或いは
半導体パッケージ１０の実施形態においては、半導体チ
ップ１２と回路パターン１３との間の電気的に接続は、
前述のように、リードビーム・ボンディングにより行わ
れているが、図１に示す多層半導体装置のすべての又は
一部の半導体パッケージ１０について、図３に示すよう
に、半導体チップ１２と回路パターン１３との間の電気
的に接続をフリップチップにより行うこともできる。
【００２８】図４は、図１に示す多層半導体装置の一部
（最上層と第２層目の一部）を示した断面図であり、各
層を積層した際の層間接続が、基体１１の貫通孔１１ｂ
に充填されている低融点金属１４を介して行われる状態
を示したものである。即ち、最上層の一部の低融点金属
（ソルダバンプ）１４は、第２層目の回路パターン１３
に直接接合されており、両者間は電気的に導通状態とな
っている。なお、図４における、符号２３は接着剤を示
す。
【００２９】図５は、図４に対応する断面図で、図４に
おける層間接続のための低融点金属（ソルダバンプ）に
代えて、リードビーム・ボンディングにより、同一層間
或いは異なる層間の電気的接続を行っている状態を示し
ている。即ち、図５に示す上から第２層目及び第３層目
の半導体パッケージ１０は、基体１１の上面に形成した
回路パターン１３を半導体パッケージ１０の上面の周囲
を越えて外側へ延長させ、これらの延長部１３ａを、同
一の層で隣接する、半導体パッケージ１０又は接続用の
層１７の基体１１の上面に形成されている回路パターン
１３上にリードビーム・ボンディングにより接合して、
両者間を電気的に接続したものである。
【００３０】また、図５に示す上から第２層目の層にお
ける、接続用の層１７には、その基体１１に貫通孔１１
ｄを設け、この基体１１の上面に形成した回路パターン
１３の一部をこの貫通孔１１ｄの上部領域まで延長させ
ている。そして、その延長部１３ｂを、リードビーム・
ボンディングにより、貫通孔１１ｄを介して、第３層目
にある半導体パッケージ１０の基体１１の上面に形成さ
れている回路パターン１３に対して押し当ててに接合
し、第２層目と第３層との間の電気的な接続を達成して
いる。なお、リードビーム・ボンディングにより層間接
続した個所は、封止樹脂１５により封止しておくのが好
ましい。
【００３１】上述のような同層間或いは異層間のリード
ビーム・ボンディングによる電気的な接続は、専用のボ
ンディングツール（図示せず）を使用して行うことがで
きる。なお、ボンディングを行う回路パターン１３の延
長部は、電気的な接合を容易に行えるようにするため、
予め金や錫めっきを施しておくのが都合がよい。なお、
図５に示す実施形態では、接続用の層１７に形成した貫
通孔１１ｄを介してビームリード・ボンディングによる
層間接続を行っているが、半導体パッケージ１０の基体
１１に同様の貫通孔を設け、この貫通孔を介してビーム
リード・ボンディングによる層間接続を行ってもよい。
【００３２】図６は、本発明の多層半導体装置の他の実
施形態を示す断面図である。この多層半導体装置は、各
層の回路基板を複数層積層して構成したものである。各
層の回路基板２５は、絶縁樹脂材からなるフィルム状の
基体１１と、この基体の開口部１１ａに収容された半導
体チップ１２と、基体の表面に形成された回路パターン
１３とからなる。
【００３３】回路パターン１３と半導体チップ１２との
間に電気的な接続は、回路パターン１３の開口部１１ａ
内への延長部が半導体チップ１２の電極パッド（図示せ
ず）に対してビームリード・ボンディングすることによ
り行われる。図示していないが、図３のように、フリッ
プチップにより、半導体チップ１２を回路パターン１３
に電気的に接続するようにしても良い。
【００３４】基体１１には、この基体の上下面を貫通す
る貫通孔１１ｅが形成され、基体１１の上面に形成した
回路パターン１３の一部がこの貫通孔１１ｅ内へ延長さ
れている。そしてこの延長部１３ｃは、リードビーム・
ボンディングにより、貫通孔１１ｅを介して、その下側
にある回路基板２５の基体１１の上面に形成されている
回路パターン１３に対して押し当ててに接合し、層間の
電気的な接続が達成される。
【００３５】図６に示す、多層半導体装置の最下層のベ
ース基板１８は、図１に示す多層半導体装置の最下層の
ベース基板１８と同様の構成を有する。図６に示す多層
半導体装置を製造するには、ベース基板１８及び各層の
回路基板２５を予め試験を行い、その上で、ベース基板
１８上に順次各回路基板２５を積層する。その際に、前
述のように、回路パターン１３の延長部１３ｃを貫通孔
１１ｅを介してリードビーム・ボンディングを行うこと
により、層間接続を行う。また、半導体チップ１２を収
容した開口部１１ａの内部、及びリードビーム・ボンデ
ィングを行った貫通孔１１ｅは、必要に応じて、樹脂１
５により封止しておくのが好ましい。
【００３６】また、図６に示す多層半導体装置におい
て、一部の個所は、リードビーム・ボンディングによる
層間接続ではなくて、前述の同様、所定の回路基板２５
の貫通孔１１ｂに低融点金属１４を充填しておいて、隣
接する回路基板２５との間でこの低融点金属１４を介し
て層間接続を行ってもよいことは勿論である。また、前
述の実施形態と同様、各層の回路基板を積層する際、各
層間に接着剤を使用することもできる。
【００３７】
【発明の効果】以上に説明したように、本発明によれ
ば、ＩＣ等の半導体素子を内蔵した高性能で信頼性の高
い薄型の多層半導体装置（マルチ・チップ・モジュー
ル）を安価に製造することができる。即ち、半導体チッ
プとの接続も基板間の接続も同じビームリード・ボンデ
ィングにより同時に行うことができるので、工程が単純
となく、短時間で且つ低コストで薄型の多層半導体装置
を製造することができる。
【００３８】また、本発明では、多層に積層する前に、
個々の半導体パッケージ、接続用の層ないし基板、又は
各層ごとの回路基板を、積層前に個々に試験を行うこと
ができるので、歩留りを向上することができる。即ち、
従来のように、半導体チップを直接積層基板に多数実装
する場合や、チップを作製するウェハの単位で直接３次
元の積層を行う場合には、各機能単位の歩留りが直接累
積されるので、総合的な歩留りが低くならざるを得ない
が、本発明では、積層前に個々のチップ、パッケージ、
基板単位で試験を行えることにより、特に累積歩留りを
向上することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る多層半導体装置の断面
図である。
【図２】図１に示した多層半導体装置を構成する各部品
を個々に示す断面図である。
【図３】フリップ・チップ接続による半導体パッケージ
の断面図である。
【図４】図１に示す多層半導体装置の部分断面図であ
る。
【図５】本発明の他の実施形態に係る、図４に対応する
部分断面図である。
【図６】本発明の他の実施形態に係る多層半導体装置の
断面図である。
【図７】従来の半導体装置の構成を示す斜視図である。
【図８】図７に示す半導体装置のチップの接続部を示す
断面図である。
【符号の説明】
１０…半導体パッケージ １１…絶縁樹脂基体 １１ａ、１１ｃ…開口部 １１ｂ、１１ｄ、１１ｅ…貫通孔 １２…半導体チップ １３…回路パターン １３ａ、１３ｂ…延長部 １４…絶縁性枠体 １５…封止樹脂 １７…接続用の層 １８…ベース基板 ２１…外部接続端子 ２２…絶縁層 ２３…接着剤 ２５…回路基板

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを内蔵するフィルム状の半
    導体パッケージを、配線層のパッケージ収容孔に配置し
    て回路基板を構成し、該回路基板を複数層積層すると共
    に、各回路基板の配線を相互に電気的に接続したことを
    特徴とする多層半導体装置。
  2. 【請求項２】 各回路基板間は、電気的接続部を除き、
    絶縁性接着剤により相互に接着されていることを特徴と
    する請求項１に記載の多層半導体装置。
  3. 【請求項３】 各回路基板間の配線の電気的な接続は、
    当該パッケージ又は回路基板に形成した貫通孔に充填し
    た低融点金属により行われていることを特徴とする請求
    項１又は２に記載の多層半導体装置。
  4. 【請求項４】 各回路基板間の配線の電気的な接続は、
    前記半導体パッケージ又は回路基板に形成した孔への前
    記配線の延長部を、該孔内において、当該回路基板の下
    側に位置する回路基板の配線の電極パッド部に接続して
    いることを特徴とする請求項１又は２に記載の多層半導
    体装置。
  5. 【請求項５】 前記半導体パッケージと、該半導体パッ
    ケージを収容している配線層との電気的な接続は、前記
    半導体パッケージ上に形成された配線のパッケージ外へ
    の延長部を、当該配線層の電極パッド部に接続している
    ことを特徴とする請求項１〜４のいずれか１項に記載の
    多層半導体装置。
  6. 【請求項６】 半導体チップを内蔵するフィルム状の半
    導体パッケージと、該半導体パッケージを収容する孔を
    有する配線層とを、それぞれ試験する工程と、前記配線
    層の前記孔内に前記半導体パッケージを配置して回路基
    板を形成する工程と、複数の該回路基板を積層すると共
    に、各回路基板間の配線を相互に電気的に接続する工程
    と、を含むことを特徴とする、請求項１〜５のいずれか
    １項に記載の多層半導体装置の製造方法。
  7. 【請求項７】 絶縁性の基体と、該基体に内蔵された半
    導体チップと、前記基体の表面に形成され且つ該半導体
    チップに接続された回路部と、から成る回路基板を複数
    層積層すると共に、該回路基板の回路部から延長された
    リードを、該回路基板の絶縁性基体に設けた貫通孔内に
    おいて、当該回路基板の下側に位置する回路基板の回路
    部に接合して層間が接続されていることを特徴とする多
    層半導体装置。
  8. 【請求項８】 複数の回路基板の中の少なくとも１つ
    は、複数の半導体チップを内蔵していることを特徴とす
    る請求項７に記載の多層半導体装置。
  9. 【請求項９】 各回路基板間は、絶縁性接着剤により相
    互に接着されていることを特徴とする請求項７又は８に
    記載の多層半導体装置。
  10. 【請求項１０】 複数の回路基板の中の少なくとも１つ
    は、半導体チップが絶縁性基体に形成した貫通孔内に収
    納され、該回路基板の回路部と該半導体チップとの間で
    ビームリードによって電気的に接続されていることを特
    徴とする請求項７〜９のいずれか１項に記載の多層半導
    体装置。
  11. 【請求項１１】 複数の回路基板の中の少なくとも１つ
    は、半導体チップが絶縁性基体に形成した貫通孔内に収
    納され、該回路基板の回路部と該半導体チップとの間で
    フリップチップによって電気的に接続されていることを
    特徴とする請求項７〜９のいずれか１項に記載の多層半
    導体装置。
  12. 【請求項１２】 各回路基板を予め試験する工程と、複
    数の回路基板を積層する工程と、を含むことを特徴とす
    る、請求項７〜１１のいずれか１項に記載の多層半導体
    装置の製造方法。
JP2000191090A 2000-06-21 2000-06-21 多層半導体装置及びその製造方法 Pending JP2002009236A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000191090A JP2002009236A (ja) 2000-06-21 2000-06-21 多層半導体装置及びその製造方法
US09/881,005 US6849945B2 (en) 2000-06-21 2001-06-14 Multi-layered semiconductor device and method for producing the same
EP01305215A EP1168447A3 (en) 2000-06-21 2001-06-15 Multi-layered semiconductor device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000191090A JP2002009236A (ja) 2000-06-21 2000-06-21 多層半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002009236A true JP2002009236A (ja) 2002-01-11

Family

ID=18690445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000191090A Pending JP2002009236A (ja) 2000-06-21 2000-06-21 多層半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US6849945B2 (ja)
EP (1) EP1168447A3 (ja)
JP (1) JP2002009236A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501696B2 (en) 2004-07-30 2009-03-10 Shinko Electric Industries Co., Ltd. Semiconductor chip-embedded substrate and method of manufacturing same

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
KR100896725B1 (ko) 2001-02-21 2009-05-11 유나이티드 비디오 프로퍼티즈, 인크. 복수의 프로그램 가이드 제공 방법, 프로그램 버퍼링 방법 및 시스템
EP1455392A4 (en) * 2001-12-07 2008-05-07 Fujitsu Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
CN100400614C (zh) * 2002-12-16 2008-07-09 宇部兴产株式会社 电子设备封装和可固化的树脂组合物
US7675729B2 (en) 2003-12-22 2010-03-09 X2Y Attenuators, Llc Internally shielded energy conditioner
JP4342353B2 (ja) * 2004-03-17 2009-10-14 三洋電機株式会社 回路装置およびその製造方法
TWI301656B (en) * 2004-11-26 2008-10-01 Via Tech Inc Circuit board and process thereof
WO2006093831A2 (en) 2005-03-01 2006-09-08 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
GB2439862A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Conditioner with coplanar conductors
US8120173B2 (en) * 2005-05-03 2012-02-21 Lockheed Martin Corporation Thin embedded active IC circuit integration techniques for flexible and rigid circuits
KR100721353B1 (ko) * 2005-07-08 2007-05-25 삼성전자주식회사 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
WO2007029253A2 (en) * 2005-09-06 2007-03-15 Beyond Blades Ltd. 3-dimensional multi-layered modular computer architecture
EP1991996A1 (en) 2006-03-07 2008-11-19 X2Y Attenuators, L.L.C. Energy conditioner structures
JP2007324354A (ja) * 2006-05-31 2007-12-13 Sony Corp 半導体装置
US7425758B2 (en) * 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
US7745920B2 (en) 2008-06-10 2010-06-29 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
KR20120063202A (ko) * 2010-12-07 2012-06-15 삼성전자주식회사 반도체 패키지 및 이를 포함하는 디스플레이 패널 어셈블리
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
CN108305838B (zh) * 2017-01-12 2020-05-29 清华大学 一种不含有机物的低温芯片贴装方法及芯片贴装结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3672034A (en) * 1970-01-14 1972-06-27 Bell Telephone Labor Inc Method for bonding a beam-lead device to a substrate
US5028986A (en) 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
EP0413542A3 (en) 1989-08-15 1991-12-04 Texas Instruments Incorporated Direct mount semiconductor package
US5128831A (en) * 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
JP2894071B2 (ja) 1992-03-09 1999-05-24 株式会社日立製作所 半導体装置
US5324687A (en) 1992-10-16 1994-06-28 General Electric Company Method for thinning of integrated circuit chips for lightweight packaged electronic systems
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
AU1040397A (en) * 1996-12-04 1998-06-29 Hitachi Limited Semiconductor device
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6180881B1 (en) 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
TW472330B (en) * 1999-08-26 2002-01-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
JP2001250907A (ja) * 2000-03-08 2001-09-14 Toshiba Corp 半導体装置及びその製造方法
US6564454B1 (en) * 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
SG106054A1 (en) * 2001-04-17 2004-09-30 Micron Technology Inc Method and apparatus for package reduction in stacked chip and board assemblies

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501696B2 (en) 2004-07-30 2009-03-10 Shinko Electric Industries Co., Ltd. Semiconductor chip-embedded substrate and method of manufacturing same

Also Published As

Publication number Publication date
EP1168447A3 (en) 2003-03-26
EP1168447A2 (en) 2002-01-02
US20010054756A1 (en) 2001-12-27
US6849945B2 (en) 2005-02-01

Similar Documents

Publication Publication Date Title
JP2002009236A (ja) 多層半導体装置及びその製造方法
US9153562B2 (en) Stacked packaging improvements
US8030135B2 (en) Methods for a multiple die integrated circuit package
US7514297B2 (en) Methods for a multiple die integrated circuit package
US4974057A (en) Semiconductor device package with circuit board and resin
JP3960479B1 (ja) 両面電極構造の半導体装置の製造方法
JP2001339011A (ja) 半導体装置およびその製造方法
KR20030014637A (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
JP2002093831A (ja) 半導体装置およびその製造方法
JPH03112688A (ja) Ｉｃカード
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
KR100618542B1 (ko) 적층 패키지의 제조 방법
KR20010063236A (ko) 적층 패키지와 그 제조 방법
JP3450477B2 (ja) 半導体装置及びその製造方法
JP3781998B2 (ja) 積層型半導体装置の製造方法
JP4038021B2 (ja) 半導体装置の製造方法
KR100592785B1 (ko) 칩 스케일 패키지를 적층한 적층 패키지
TWI324385B (en) Multiple die integrated circuit package
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
JPH06216492A (ja) 電子装置
US20030214019A1 (en) Packaging system for semiconductor devices
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002016112A (ja) 半導体装置及びその製造方法
KR20050003762A (ko) 적층 패키지 및 그 제조 방법