JP2001128089A - Picture synthesizer for multi-screen - Google Patents

Picture synthesizer for multi-screen

Info

Publication number
JP2001128089A
JP2001128089A JP30717299A JP30717299A JP2001128089A JP 2001128089 A JP2001128089 A JP 2001128089A JP 30717299 A JP30717299 A JP 30717299A JP 30717299 A JP30717299 A JP 30717299A JP 2001128089 A JP2001128089 A JP 2001128089A
Authority
JP
Japan
Prior art keywords
screen
video signal
resolution
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30717299A
Other languages
Japanese (ja)
Other versions
JP3685668B2 (en
Inventor
Hiroyuki Urata
浩之 浦田
Satoshi Shibuya
敏 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30717299A priority Critical patent/JP3685668B2/en
Publication of JP2001128089A publication Critical patent/JP2001128089A/en
Application granted granted Critical
Publication of JP3685668B2 publication Critical patent/JP3685668B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PROBLEM TO BE SOLVED: To appropriately display a slave picture to be synthesized to a master picture though the resolution of the input video signal of the master picture to each screen of a multi-screen picture is different. SOLUTION: Each screen S1 to S4 of a multi-screen picture 17 is provided with a picture synthesis controlling circuit part 1, and the resolution of the video signal A1 of a master picture from an input terminal 2a is converted by a resolution conversion circuit 3 to equalize the resolution of the video signal of the master picture at all the parts 1. A video signal B1 of a slave picture from the terminal 2a is scaled by using a memory 11, etc., and becomes the signal of a timing corresponding to the fitting position of the master picture by a control signal D1 from a slave picture position controller 16. The video signal A4 of the processed master picture and the video signal B4 of the slave picture are switched and synthesized with a switch control signal D2 generated by a switch control signal generation circuit 15 from the signal D1 by a picture synthesizing circuit 14 to obtain the display signal of the screen S1, e.g.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数のスクリーン
(ディスプレイによる表示画面)で1つの大画面(以
下、マルチスクリーン画面という)を構成するマルチス
クリーン表示装置での子画面の合成表示に係り、特に、
ディスプレイ毎に解像度が異なる映像信号の画像を表示
可能としたかかるマルチスクリーン表示装置において、
該マルチスクリーン画面での子画面の合成(即ち、画面
合成)表示を可能とした画面合成処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite display of a small screen in a multi-screen display device in which one large screen (hereinafter, referred to as a multi-screen screen) is composed of a plurality of screens (display screens by a display). In particular,
In such a multi-screen display device capable of displaying an image of a video signal having a different resolution for each display,
The present invention relates to a screen synthesizing processing device capable of synthesizing (ie, synthesizing) sub-screens on the multi-screen screen.

【0002】[0002]

【従来技術】テレビジョン画像やコンピュータ画像のモ
ニタのようなディスプレイ単体(スクリーン単体)で構
成される表示装置において、その表示画面で子画面を合
成表示するための画面合成装置としては、例えば、図1
1に示すような構成のものが知られている。
2. Description of the Related Art In a display device composed of a single display (single screen) such as a monitor of a television image or a computer image, as a screen synthesizing device for synthesizing and displaying a small screen on the display screen, for example, FIG. 1
1 is known.

【0003】同図において、入力端子100aから入力
された親画面の映像信号は、同期分離回路102に供給
されて同期信号が分離されるとともに、信号処理回路1
01に供給されて輝度/色調整や出力レベル調整がなさ
れて合成回路107に供給される。
In FIG. 1, a video signal of a main screen input from an input terminal 100a is supplied to a synchronization separation circuit 102, where the synchronization signal is separated and the signal processing circuit 1
01, and the luminance / color adjustment and output level adjustment are performed, and then supplied to the synthesizing circuit 107.

【0004】一方、入力端子100bから入力された子
画面の映像信号は、ADコンバータ103でデジタル映
像信号に変換された後、メモリ制御回路105の制御の
もとにメモリ104に一旦書き込まれ、同期分離回路1
02で分離された親画面の映像信号の同期信号のタイミ
ングで読み出される。この場合、この子画面のデジタル
映像信号は、これによる子画面が縮小されるようにし
て、あるいは、その子画面の一部だけがメモリ104か
ら読み出される。メモリ104から読み出された子画面
のデジタル映像信号は親画面の映像信号と同期してお
り、DAコンバータ106でアナログ映像信号に変換さ
れた後、合成回路107に供給される。
On the other hand, a video signal of a small picture input from an input terminal 100b is converted into a digital video signal by an AD converter 103, and then temporarily written into a memory 104 under the control of a memory control circuit 105, and is then synchronized. Separation circuit 1
It is read out at the timing of the synchronization signal of the video signal of the main screen separated at 02. In this case, the digital video signal of the small screen is read from the memory 104 such that the small screen is reduced or only a part of the small screen is read. The digital video signal of the child screen read from the memory 104 is synchronized with the video signal of the main screen, is converted into an analog video signal by the DA converter 106, and is supplied to the synthesizing circuit 107.

【0005】合成回路107は、アナログスイッチャな
どからなり、通常は信号処理回路101からの親画面の
映像信号を通してモニタ108に供給するが、親画面で
の子画面の嵌め込み位置に相当する期間では、DAコン
バータ106からの子画面の映像信号を選択してモニタ
108に供給する。このようにして、親画面に子画面が
合成されてモニタ108の表示画面で表示されることに
なる。
The synthesizing circuit 107 is composed of an analog switcher or the like, and is normally supplied to the monitor 108 through the video signal of the main screen from the signal processing circuit 101. In the period corresponding to the position where the sub-screen is fitted on the main screen, The video signal of the small screen from the DA converter 106 is selected and supplied to the monitor 108. In this way, the child screen is combined with the parent screen and displayed on the display screen of the monitor 108.

【0006】ところで、従来、複数のスクリーン(ディ
スプレイ)を組み合わせて1つの大画面、即ち、マルチ
スクリーンを構成し、これによって大画面の表示ができ
るようにしたマルチスクリーン表示装置が知られたお
り、スクリーン毎に異なる映像信号の画面も同時に表示
することができるようにしている。しかし、かかるマル
チスクリーン表示装置では、スクリーン間の継ぎ目が太
く、目立ち易いという問題があって、一時かかるマルチ
スクリーン表示装置での画面合成表示のニーズが少なか
った。
Conventionally, there has been known a multi-screen display device in which a plurality of screens (displays) are combined to form one large screen, that is, a multi-screen, thereby displaying a large screen. A screen of a video signal different for each screen can be simultaneously displayed. However, in such a multi-screen display device, there is a problem that the seam between the screens is thick and conspicuous, and there is little need for a screen composite display in such a multi-screen display device.

【0007】ところが、最近では、技術革新により、ス
クリーン間の継ぎ目はほとんど目立たなくなる程細くで
きるようになり、このため、マルチスクリーン画面での
好きな場所で画面合成表示を行ないたいという要求が出
てきた。そこで、マルチスクリーン表示装置の従来の画
面合成としては、上記の図11で説明したようなテレビ
ジョン装置などで行われている方法の画面合成やコンピ
ュータなどで親画面と子画面との画面合成を行なった後
に、得られた合成映像信号を拡大処理装置で拡大処理
し、しかる後、この拡大処理された映像信号を各スクリ
ーンに分配してマルチスクリーン表示を行なう方法が取
られていた。
However, recently, due to technological innovation, the seams between screens can be made so narrow that they are almost inconspicuous. Therefore, there has been a demand for performing a screen composite display at a desired place on a multi-screen screen. Was. Therefore, as the conventional screen composition of the multi-screen display device, the screen composition of the method performed in the television device or the like described with reference to FIG. After that, the obtained composite video signal is enlarged by an enlargement processing device, and then the enlarged video signal is distributed to each screen to perform multi-screen display.

【0008】かかるマルチスクリーン表示装置は、特
に、マウスカーソルや手書き入力など画面合成を利用す
ることが多い会議・講演会システム等のシステムに応用
でき、マルチスクリーン表示装置で多彩なプレゼンテー
ションを提供するものである。
Such a multi-screen display device is particularly applicable to a system such as a conference / lecture system that often uses screen synthesis such as a mouse cursor or handwriting input, and provides various presentations with the multi-screen display device. It is.

【0009】[0009]

【発明が解決しようとする課題】しかし、上記のよう
に、画面合成後に拡大処理してマルチスクリーン画面に
表示する場合、画面合成を行なうには、マルチスクリー
ン画面全体に1つの親画面を拡大表示する形態に限られ
ること、言い換えれば、画面合成としてかかる方法をと
ると、マルチスクリーン表示の特長であるマルチスクリ
ーン画面を構成するスクリーン毎に異なる映像信号の画
面表示を行なう場合には、画面合成はできないという問
題があった。さらに、嵌め込まれる子画面の画像の解像
度が親画面の解像度よりも低い場合が多いが、このよう
な場合、拡大処理によりはめ込まれた子画面の画素の荒
さが目立つなどの問題もあった。
However, as described above, in the case where the image is synthesized and then enlarged and displayed on a multi-screen screen, in order to synthesize the screen, one parent screen is enlarged and displayed on the entire multi-screen screen. In other words, if such a method is adopted as screen composition, when performing screen display of a video signal different for each screen constituting the multi-screen screen, which is a feature of multi-screen display, the screen composition is There was a problem that it was not possible. Furthermore, the resolution of the image of the child screen to be fitted is often lower than the resolution of the parent screen. In such a case, however, there is a problem that the roughness of the pixels of the child screen fitted by the enlargement process is conspicuous.

【0010】以上のような問題点を解消する方法とし
て、マルチスクリーン画面を構成するスクリーン毎に画
像処理装置を設け、親画面が1つの場合には、この親画
面の映像信号をスクリーン毎に分配して夫々の画像処理
装置に供給し、あるいはまた、親画面としてスクリーン
毎に異なる映像信号の画像を表示する場合には、夫々の
映像信号を該当する画像処理装置に供給し、親画面への
子画面の合成はこれらスクリーン毎の画像処理装置で行
なう方法が考えられる。
As a method for solving the above problems, an image processing device is provided for each screen constituting a multi-screen screen, and when there is one main screen, the video signal of this main screen is distributed to each screen. In the case of displaying an image of a video signal different for each screen as a main screen, each video signal is supplied to the corresponding image processing apparatus, and supplied to the main screen. A method of synthesizing the sub-screens by using an image processing device for each screen can be considered.

【0011】この方法によると、スクリーン全体に1つ
の親画面を拡大表示する場合には、この親画面の映像信
号をスクリーン毎に分けて拡大処理し、夫々の画像処理
装置において、拡大処理された親画面の映像信号に子画
面の映像信号を嵌め込むものである。また、スクリーン
毎に異なる映像信号の画像を親画面として表示する場合
でも、画面合成をスクリーン毎に画像処理装置で行なう
ことにより、各スクリーンの画像処理装置に任意の映像
信号を入力することができる。しかも、子画面の解像度
はスクリーンの面数分だけの解像度のものが使用が可能
となり、子画面の解像度が低いことによる表示画面の画
素の粗さも抑えることができる。
According to this method, when one parent screen is enlarged and displayed on the entire screen, the video signal of this parent screen is enlarged and divided for each screen, and the enlargement processing is performed in each image processing apparatus. The video signal of the child screen is inserted into the video signal of the main screen. Further, even when an image of a video signal different for each screen is displayed as a parent screen, an arbitrary video signal can be input to the image processing device of each screen by performing screen synthesis by the image processing device for each screen. . In addition, it is possible to use the resolution of the small screen corresponding to the number of screen surfaces, and it is also possible to suppress the pixel roughness of the display screen due to the low resolution of the small screen.

【0012】ところが、かかるマルチスクリーン表示に
おいて、スクリーン毎に異なる映像信号の画像も親画面
として表示可能にする場合、夫々のスクリーンに対する
親画面の映像信号の解像度が互いに異なるようにした場
合も、マルチスクリーン表示を可能としている。このよ
うに表示される親画面に子画面を合成表示すると、夫々
のスクリーンで親画面の解像度が異なるために、合成表
示される子画面に次のような問題が生ずる。なお、ここ
でいう解像度とは、画面の水平方向の解像度が1走査線
(ライン)での有効画素数であり、画面の垂直方向の解
像度が1画面での有効走査線数である。
However, in such a multi-screen display, when an image of a video signal different for each screen can be displayed as a main screen, when the resolution of the video signal of the main screen for each screen is made different from each other, the multi-screen display is also used. Screen display is possible. When the sub-screens are combined and displayed on the parent screen displayed in this way, the following problems occur in the sub-screens that are composited and displayed, because the resolutions of the parent screens are different for each screen. Note that the resolution here is the number of effective pixels in one horizontal scanning line (line), and the vertical resolution of the screen is the number of effective scanning lines in one screen.

【0013】図12は縦,横2スクリーンずつの4スク
リーンのマルチスクリーン画面を示すものであって、夫
々のスクリーンをS1,S2,S3,S4とし、これら4個
のスクリーンS1〜S4にまたがって子画面Pが合成され
ているものとする。また、これらスクリーンS1〜S4
表示される親画面及び子画面Pの解像度は、水平解像度
×垂直解像度と表わして、 スクリーンS1:1024×768 スクリーンS2: 800×600 スクリーンS3:1280×1024 スクリーンS4: 640×480 子画面P: 320×240 とする。
FIG. 12 shows a multi-screen screen of four screens, two screens each vertically and horizontally, wherein the respective screens are S 1 , S 2 , S 3 and S 4, and these four screens S 1 child screen P across to S 4 are assumed to be synthesized. The resolution of the parent screen and the child screen P displayed on these screens S 1 to S 4 is expressed as horizontal resolution × vertical resolution. Screen S 1 : 1024 × 768 screen S 2 : 800 × 600 screen S 3 : 1280 × 1024 screen S 4 : 640 × 480 Sub-screen P: 320 × 240.

【0014】図12において、説明の便宜上、いま、子
画面Pの中心がマルチスクリーン画面の中心0に一致す
るように、子画面Pが親画面に嵌め込まれているものと
する。そして、スクリーンS1内の子画面Pの部分を部
分子画面P1といい、以下、スクリーンS2,S3,S4
の子画面Pの部分を部分子画面P2,P3,P4という。
この場合には、夫々のスクリーンS1〜S4での水平,垂
直方向の有効画素数は、夫々その解像度の1/2である
から、160×120である。
In FIG. 12, for convenience of description, it is assumed that the sub-screen P is now fitted to the main screen such that the center of the sub-screen P coincides with the center 0 of the multi-screen screen. Then, a part of the child screen P in the screen S 1 say of Molecular screen P 1, below, the screen S 2, S 3, S 4 of Molecular part of the child screen P in the screen P 2, P 3, P Four .
In this case, the number of effective pixels in each of the horizontal and vertical directions on each of the screens S 1 to S 4 is 解像度 of its resolution, and is therefore 160 × 120.

【0015】そこで、いま、各スクリーンS1〜S4の水
平方向の寸法をdH、垂直方向の寸法をdVとすると、夫
々の部分子画面P1,P2,P3,P4の画素配列はこれに
対応するスクリーンS1,S2,S3,S4での親画面の画
素配列に揃っているから、部分子画面P1の水平,垂直
方向の寸法は、 水平方向の寸法=dH・160/1024=0.156dH 垂直方向の寸法=dV・120/768 =0.156dV となる。他の子画面,P3,P4についてみると、 P2:水平方向の寸法=0.2dH 垂直方向の寸法=0.2dV3:水平方向の寸法=0.125dH 垂直方向の寸法=0.117dV4:水平方向の寸法=0.25dH 垂直方向の寸法=0.25dV となり、スクリーンS1〜S4毎に部分子画面P1〜P4
大きさが異なることになる。従って、矩形状に子画面P
がスクリーン毎に異なる解像度で親画面が表示されるマ
ルチスクリーン画面に合成表示されるとき、この子画面
Pが複数のスクリーンにまたがって表示されると、夫々
のスクリーン毎に表示される子画面の画像の大きさが異
なることになる。
Therefore, assuming now that the horizontal dimension of each of the screens S 1 to S 4 is d H and the vertical dimension is d V , each of the partial screens P 1 , P 2 , P 3 , P 4 Since the pixel array is aligned with the corresponding pixel array of the main screen on the screens S 1 , S 2 , S 3 , and S 4 , the horizontal and vertical dimensions of the partial molecular screen P 1 are the horizontal dimensions = a d H · 160/1024 = 0.156d H vertical dimension = d V · 120/768 = 0.156d V . Looking at the other child screens, P 3 and P 4 , P 2 : horizontal dimension = 0.2 d H vertical dimension = 0.2 d V P 3 : horizontal dimension = 0.125 d H vertical dimension = 0.117 d V P 4: the horizontal dimension = 0.25d H vertical dimension = 0.25d V, and the magnitude of of Molecular screen P 1 to P 4 will be different for each screen S 1 to S 4. Therefore, the child screen P
Are displayed on a multi-screen screen in which the main screen is displayed at different resolutions for each screen, and when this sub-screen P is displayed over a plurality of screens, the sub-screens displayed for each screen are displayed. The size of the image will be different.

【0016】図13に示すように、図12と同様のマル
チスクリーン画面にポインタの画像pを合成表示し、こ
のポインタpを異なるスクリーンにわたって、例えば、
スクリーンS1からスクリーンS2またはS3を通ってス
クリーンS4に一定の速度で移動させようとしても、夫
々のスクリーンS1〜S4で1画素当たりの画面上での間
隔が異なるから、夫々のスクリーンS1〜S4でポインタ
pの移動速度が異なることになる。
As shown in FIG. 13, a pointer image p is synthesized and displayed on a multi-screen screen similar to that shown in FIG.
Screen S even an attempt is made to move from one to the screen S 4 through the screen S 2 or S 3 at a constant speed, since the interval on the screen of each pixel in each of the screen S 1 to S 4 are different, respectively The moving speed of the pointer p differs between the screens S 1 to S 4 .

【0017】かかる問題を解消するために、例えば、図
12において、子画面Pの画像の解像度をスクリーンS
1,S2,S3,S4での親画面の映像信号の解像度に合わ
せて調整することにより、これらスクリーンS1,S2
3,S4での部分子画面P1,P2,P3,P4の大きさを
互いに一致させるようにすることが考えられるが、この
ようにすると、図12で示したように子画面Pがスクリ
ーンS1,S2,S3,S4にまたがって表示されるような
状態となった場合、図14に示すように、これらスクリ
ーンS1,S2,S3,S4 での部分子画面P1,P2
3,P4毎に解像度が異なることになるから(部分子画
面P1,P2,P3,P4の部分のハッチングの違いはこれ
ら部分子画面の解像度の違いを表わしている)、子画面
Pの画質が著しく劣化してしまう。
To solve such a problem, for example, in FIG.
By adjusting according to the resolution of the video signal of the main screen in 1 , S 2 , S 3 , S 4 , these screens S 1 , S 2 ,
It is conceivable that the sizes of the partial molecule screens P 1 , P 2 , P 3 , and P 4 in S 3 and S 4 are made to match each other. In this case, as shown in FIG. When the screen P is displayed over the screens S 1 , S 2 , S 3 , and S 4 , as shown in FIG. 14, the screens P 1 , S 2 , S 3 , and S 4 are used. Section molecular screens P 1 , P 2 ,
Since the resolution is different for each of P 3 and P 4 (the difference in the hatching of the partial molecular screens P 1 , P 2 , P 3 , and P 4 indicates the difference in the resolution of these partial molecular screens). The image quality of the child screen P is significantly deteriorated.

【0018】また、図14に示したように子画面Pを表
示させる場合、子画面Pの表示位置を移動させるものと
すると、移動量の制御も、図15に示すように、スクリ
ーンS1〜S4 毎に異なってしまう。即ち、図15にお
いて、スクリーンS1で、例えば、Nステップ移動させ
るものとすると、他のスクリーンS2〜S4 で同じこれ
と同じ距離移動させるためには、スクリーンS2 で(80
0/1024)×Nステップ、スクリーンS3で(1280/1024)×
Nステップ、スクリーンS4で(640/1024)×Nステップ
の移動量が必要となり、スクリーンS1〜S4毎に移動量
の制御を行なう必要がある。さらに、位置制御において
も、各スクリーンS1〜S4でのの移動量が画素単位でし
か設定できないため、解像度によって移動量が画素間隔
の整数量にならない場合がほとんどであり(例えば、ス
クリーンS2で(800/1024)×Nステップ移動させる場
合、Nが32の整数倍でないと、(800/1024)×Nステ
ップの移動量は画素間隔の整数倍とはならない)、図1
6に丸で囲んだように、スクリーン間S1〜S4で部分子
画面P1,P2,P3,P4の水平,垂直方向に位置ずれが
生じ、これらを完全に合わせることは困難であった。
[0018] When displaying the sub-screen P as shown in FIG. 14, when to move the display position of the child screen P, also controls the amount of movement, as shown in FIG. 15, the screen S 1 ~ It will be different for each S 4. That is, in FIG. 15, a screen S 1, for example, assuming that the moving N steps, in order to equal the distance moved the same This other screen S 2 to S 4 is a screen S 2 (80
0/1024) × N steps, the screen S 3 (1280/1024) ×
N steps, the amount of movement of the screen S 4 (640/1024) × N steps are required, it is necessary to control the movement amount for each screen S 1 to S 4. Further, also in the position control, since the movement amount in each of the screens S 1 to S 4 can be set only in pixel units, the movement amount does not often become an integral amount of the pixel interval depending on the resolution (for example, the screen S In the case of moving by (800/1024) × N steps in 2 , if N is not an integral multiple of 32, the moving amount of (800/1024) × N steps is not an integral multiple of the pixel interval.
As indicated by the circle 6 in FIG. 6, positional deviations of the partial molecular screens P 1 , P 2 , P 3 , and P 4 occur between the screens S 1 to S 4 , and it is difficult to perfectly match them. Met.

【0019】本発明は、かかる問題を解消すべくなされ
たものであって、その目的は、マルチスクリーン画面上
でスクリーン毎に異なる映像信号を親画面として表示し
ているときに合成表示する子画面の画質劣化を防止し、
かつ容易に正常な状態でこの子画面を表示することがで
きるようにした画面合成処理装置を提供することにあ
る。
SUMMARY OF THE INVENTION The present invention has been made in order to solve such a problem, and an object of the present invention is to provide a sub-screen in which a different video signal is displayed for each screen as a main screen on a multi-screen screen. To prevent image degradation
Another object of the present invention is to provide a screen composition processing apparatus capable of easily displaying the child screen in a normal state.

【0020】[0020]

【課題を解決するための手段】上記目的を達成するた
め、本発明は、例えば、マルチスクリーン画面を形成す
るスクリーン夫々に対して入力される親画面の入力映像
信号の解像度が少なくとも2種類以上であって、スクリ
ーンの夫々毎に異なる映像信号の親画面も表示可能であ
り、また、これとともに、子画面もマルチスクリーン画
面にかかる親画面と合成して表示可能であって、かかる
親画面の解像度を全てほぼ等しくするものである。かか
る構成によると、子画面の映像信号を親画面の映像信号
に同期させることにより、子画面は、マルチスクリーン
画面での表示位置にかかわらず、従って、マルチスクリ
ーン画面でのどのスクリーン上で表示されても、その表
示態様がほとんど同じであり、マルチスクリーン画面で
の表示位置に関係なくほぼ適正な表示が行なわれること
になる。
In order to achieve the above-mentioned object, the present invention provides, for example, a case where the resolution of an input video signal of a main screen inputted to each of screens forming a multi-screen screen is at least two or more. In addition, a main screen of a different video signal can be displayed for each screen, and, together with this, a sub-screen can also be displayed in combination with the main screen of the multi-screen screen, and the resolution of the main screen can be displayed. Are all substantially equal. According to this configuration, by synchronizing the video signal of the sub-screen with the video signal of the main screen, the sub-screen is displayed on any screen of the multi-screen screen regardless of the display position on the multi-screen screen. However, the display mode is almost the same, and almost appropriate display is performed regardless of the display position on the multi-screen screen.

【0021】また、本発明は、子画面の嵌め込み位置を
マルチスクリーン画面上の位置で指定できるように子画
面位置制御装置を用いる。この子画面位置制御装置は、
マルチスクリーン画面とこれを形成する複数のスクリー
ン毎に座標系を設定し、マルチスクリーン画面の座標系
上で指定された子画面の表示領域の位置情報は、各スク
リーンの座標系に座標変換されることにより、この子画
面の表示領域が夫々のスクリーン上の位置に割り付けら
れる。このスクリーン上に割り付けられた位置に応じて
親画面と子画面の対応するスクリーンに表示される部分
とを合成する画面合成回路を制御する。これにより、ユ
ーザとしては、スクリーン上の位置を考慮することな
く、マルチスクリーン画面上で子画面の表示位置を指定
することができ、子画面の表示位置の指定が容易とな
る。
Further, the present invention uses a small-screen position control device so that a fitting position of a small screen can be designated by a position on a multi-screen screen. This child screen position control device
A coordinate system is set for each of the multi-screen screens and a plurality of screens forming the multi-screen screen, and the position information of the display area of the child screen specified on the coordinate system of the multi-screen screen is coordinate-transformed to the coordinate system of each screen. As a result, the display area of the child screen is allocated to a position on each screen. A screen synthesizing circuit for synthesizing a main screen and a portion displayed on the corresponding screen of the child screen is controlled in accordance with the position allocated on the screen. As a result, the user can specify the display position of the child screen on the multi-screen screen without considering the position on the screen, which facilitates the specification of the display position of the child screen.

【0022】このようにして、本発明では、各スクリー
ンの親画面の解像度が統一されているので、子画面がス
クリーン間にまたがる画面合成表示されても、あたかも
単体のスクリーン上で画面合成が行なわれたような違和
感のない画面合成表示が可能であるし、また、マルチス
クリーン表示にもかかわらず、子画面の位置を一意的に
割り当てることができ、スクリーン間を意識することな
く、外部からの子画面の位置制御が容易となる。
As described above, according to the present invention, since the resolution of the parent screen of each screen is unified, even if the child screen is displayed on a single screen, the screen is synthesized on a single screen. Screen composite display without discomfort, and the unique position of the child screen can be uniquely assigned in spite of multi-screen display. Position control of the child screen is facilitated.

【0023】[0023]

【発明の実施の形態】以下、本発明の実施形態を図面を
用いて説明する。図1は本発明によるマルチスクリーン
表示装置の画面合成処理装置の第1の実施形態を示すブ
ロック図であって、1a〜1dは画面合成制御回路部、
2aは親画面の映像信号の入力端子、2bは子画面の映
像信号の入力端子、3は解像度変換回路、4はADコン
バータ、5はメモリ、6はDAコンバータ、7は同期分
離回路、8は信号処理回路、9は出力同期信号発生回
路、10はADコンバータ、11はメモリ、12はメモ
リ制御回路、13はDAコンバータ、14は画面合成回
路、15は切替制御信号発生回路、16は子画面位置制
御装置、17はマルチスクリーン画面、S1〜S4はスク
リーンである。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a first embodiment of a screen synthesis processing device of a multi-screen display device according to the present invention, wherein 1a to 1d denote a screen synthesis control circuit unit,
2a is an input terminal of a video signal of a main screen, 2b is an input terminal of a video signal of a sub-screen, 3 is a resolution conversion circuit, 4 is an AD converter, 5 is a memory, 6 is a DA converter, 7 is a sync separation circuit, 8 is Signal processing circuit, 9 is an output synchronizing signal generation circuit, 10 is an AD converter, 11 is a memory, 12 is a memory control circuit, 13 is a DA converter, 14 is a screen synthesis circuit, 15 is a switching control signal generation circuit, and 16 is a small screen The position control device 17 is a multi-screen screen, and S 1 to S 4 are screens.

【0024】同図において、以下の説明では、マルチス
クリーン画面17は縦,横2×2の4個のスクリーンS
1,S2,S3,S4から構成されるものとする。これらス
クリーンS1,S2,S3,S4毎に画面合成制御回路部1
a〜1dが設けられているが、ここでは、図示する画面
合成制御回路部1aがスクリーンS1に対するものであ
り、スクリーンS2〜S4に対する画面合成制御回路部1
b〜1dに対しては、その詳細を省略している。しか
し、これらスクリーンS1〜S4に対する画面合成制御回
路部1a〜1dは同一構成をなし、ほぼ同様の動作をな
すものであり、従って、スクリーン1aに対する画像合
成制御回路1aについて説明する。
In the following description, in the following description, the multi-screen screen 17 is composed of four vertical and horizontal 2 × 2 screens S.
1 , S 2 , S 3 and S 4 . The screen synthesizing control circuit unit 1 is provided for each of these screens S 1 , S 2 , S 3 and S 4.
Although a~1d is provided, wherein the screen combining control circuit portion 1a shown in the drawing is for the screen S 1, the screen to the screen S 2 to S 4 combining control circuit unit 1
Details of b to 1d are omitted. However, these screens combining control circuit unit 1a~1d to the screen S 1 to S 4 forms a same configuration, which forms substantially the same operation, therefore, describes an image combining control circuit 1a to the screen 1a.

【0025】各画面合成制御回路部1a〜1dは、解像
度変換回路3からなる親画面処理部と、ADコンバータ
10やメモリ11,メモリ制御回路12,DAコンバー
タ13からなる子画面処理部と、画面合成回路14と切
替制御信号発生回路15とからなる親画面と子画面との
画面合成部とから構成されている。
Each of the screen synthesis control circuit sections 1a to 1d includes a main screen processing section including a resolution conversion circuit 3, a small screen processing section including an AD converter 10, a memory 11, a memory control circuit 12, and a DA converter 13. It comprises a screen synthesizing unit for a main screen and a child screen, which is composed of a synthesizing circuit 14 and a switching control signal generating circuit 15.

【0026】まず、親画面処理部について説明すると、
入力端子2aからは、マルチスクリーン画面17のスク
リーンS1に対する親画面のアナログ映像信号A1が入力
され、解像度変換回路3に供給される。この解像度変換
回路3では、この供給されたアナログ映像信号A1が、
同期分離回路7に供給されて同期信号C1が分離される
とともに、ADコンバータ4に供給されてデジタル映像
信号A2に変換されてメモリ5に記憶される。このAD
コンバータ4でのA/D変換のためのサンプリングは、
同期分離回路7で分離された同期信号C1から生成され
たサンプリングクロックによって行なわれ、また、この
メモリ5の書込みは、同期分離回路7で分離された同期
信号C1とADコンバータ4で用いられるサンプリング
クロックに同期したクロックとを用いて行なわれる。こ
のメモリ5に記憶されたデジタル映像信号A2は信号処
理回路8に読み出され、同期分離回路7からの同期信号
1に同期したクロックを用いて画素補間や拡大,縮小
及びフレーム周波数変換などの画像処理がなされる。
First, the main screen processing section will be described.
An analog video signal A 1 of a main screen for the screen S 1 of the multi-screen screen 17 is input from the input terminal 2 a and supplied to the resolution conversion circuit 3. In the resolution conversion circuit 3, an analog video signal A 1 which is the supply,
The synchronization signal C 1 is supplied to the synchronization separation circuit 7 to be separated, and is also supplied to the AD converter 4 to be converted into a digital video signal A 2 and stored in the memory 5. This AD
Sampling for A / D conversion in the converter 4 is as follows.
This is performed by the sampling clock generated from the synchronization signal C 1 separated by the synchronization separation circuit 7, and writing in the memory 5 is used by the AD converter 4 and the synchronization signal C 1 separated by the synchronization separation circuit 7. This is performed using a clock synchronized with the sampling clock. The digital video signal A 2 stored in the memory 5 is read out to the signal processing circuit 8, and pixel interpolation, enlargement / reduction, frame frequency conversion, etc. are performed using a clock synchronized with the synchronization signal C 1 from the synchronization separation circuit 7. Is performed.

【0027】この信号処理回路8は入力映像信号A1
解像度を変換するものであり、この解像度変換はデジタ
ル映像信号A2の拡大(画素数の追加),縮小(画素数
の削減)によって行ない、この際、画素の補間処理など
を行なって画質を向上させるものである。例えば、水平
解像度を1024から1280に拡大する場合には、水平解像度
1024の画面に対し、4画素毎に1画素追加するものであ
り、これを線形補間や非線型補間などの補間処理を行な
うことにより(4画素期間に5画素を均等に配置する補
間)、画質を劣化させることなく水平解像度を拡大する
ことができる。また、例えば、水平解像度を1024から80
0に縮小する場合には、32画素毎に7画素排除して2
5画素とするものであり、この場合、補間処理を用いて
32画素期間に25画素を均等に配置するようにする。
[0027] The signal processing circuit 8 is to convert the input video signal A 1 resolution, the resolution conversion (adding pixel number) expanding the digital image signal A 2, carried out by the reduction (reduction in the number of pixels) At this time, image quality is improved by performing pixel interpolation processing and the like. For example, to increase the horizontal resolution from 1024 to 1280,
One pixel is added for every four pixels to a screen of 1024. By performing an interpolation process such as linear interpolation or non-linear interpolation (interpolation in which five pixels are evenly arranged in a four-pixel period), the image quality is improved. The horizontal resolution can be increased without deteriorating the horizontal resolution. Also, for example, if the horizontal resolution is 1024 to 80
When reducing to 0, 7 pixels are eliminated for every 32 pixels and 2
In this case, 25 pixels are evenly arranged in a 32 pixel period by using an interpolation process.

【0028】また、信号処理回路8でのフレーム周波数
変換は、以上のように解像度変換されたデジタル映像信
号A2を出力同期信号発生回路9からの同期信号C2に同
期したフレーム周波数でメモリ5から出力するようにす
るものである。なお、フレーム周波数変換しない場合に
は、同期分離回路7で分離された同期信号C1に同期し
たデジタル映像信号A3 がメモリ5から読み出される。
Further, the frame frequency conversion in the signal processing circuit 8, the memory 5 at the frame frequency synchronized to the synchronizing signal C 2 of the digital video signal A 2 which is resolution-converted from the output synchronizing signal generator 9 described above Is to be output. When the frame frequency conversion is not performed, the digital video signal A 3 synchronized with the synchronization signal C 1 separated by the synchronization separation circuit 7 is read from the memory 5.

【0029】信号処理回路8で処理されてメモリ5から
読み出された親画面のデジタル映像信号A3は、DAコ
ンバータ6でアナログ映像信号A4に変換された後、解
像度変換回路3からの出力信号として画面合成回路14
に供給される。
The digital video signal A 3 of the main screen processed by the signal processing circuit 8 and read from the memory 5 is converted into an analog video signal A 4 by the DA converter 6 and then output from the resolution conversion circuit 3. Screen synthesis circuit 14 as signal
Supplied to

【0030】以上の説明は、マルチスクリーン画面17
を構成するスクリーンS1に対する解像度変換回路3に
関するものであるが、他のスクリーンS2,S3,S4
対する図示を省略した解像度変換回路3についても同様
である。
The above description is based on the multi-screen screen 17.
Is concerned with the resolution conversion circuit 3 to the screen S 1 constituting the same is true for other screen S 2, S 3, the resolution conversion circuit 3 which is not shown for the S 4.

【0031】但し、スクリーンS1,S2,S3,S4に対
する画面合成制御回路部1a〜1dには、夫々互いに異
なる信号源からのアナログ映像信号が供給される場合が
あり、特に、会議や講演会などに用いられるマルチスク
リーン表示システムにおいては、信号源として異なる解
像度のビデオカメラやPC画像を用いることなどして、
これら信号源から供給される映像信号の解像度が異なる
場合がある。しかし、このようなシステムでは、構成が
固定されたシステムであることから、信号源とスクリー
ンS1,S2,S3,S4との関係が一対一の対応関係とな
っている。従って、夫々のスクリーンS1,S2,S3
4に対する入力親画面の映像信号の解像度が互いに異
なるとしても、同じスクリーンに対しては、同じ解像度
の親画面の映像信号が入力されることになる。
However, there are cases where analog video signals from different signal sources are supplied to the screen synthesizing control circuits 1a to 1d for the screens S 1 , S 2 , S 3 and S 4 respectively . In multi-screen display systems used for lectures and lectures, video cameras and PC images with different resolutions are used as signal sources.
The resolutions of the video signals supplied from these signal sources may be different. However, in such a system, since the configuration is fixed, the relationship between the signal source and the screens S 1 , S 2 , S 3 , and S 4 is a one-to-one correspondence. Therefore, each screen S 1 , S 2 , S 3 ,
Even though different resolution of the video signal of the input parent screen for the S 4, for the same screen, so that the main screen video signal of the same resolution is inputted.

【0032】次に、子画面処理部について説明すると、
画面合成をする場合、入力端子2bから子画面のアナロ
グ映像信号B1が入力され、ADコンバータ10でデジ
タル映像信号B2 に変換された後(このときのサンプリ
ングクロックは、図示しないが、アナログ映像信号B1
から分離される同期信号から生成される)、メモリ制御
回路12の制御のもとに、アナログ映像信号B1から分
離された同期信号とADコンバータ10のサンプリング
クロックに同期したクロックとに基づいてメモリ11に
記憶され、また、子画面位置制御装置16からのスクリ
ーンS1での子画面の位置を表わす子画面位置制御信号
1 で決まるタイミングで、メモリ制御回路12の制御
により、子画面のうちのスクリーンS1で表示されるべ
き部分、即ち、スクリーンS1での部分子画面が読み出
される。このメモリ11からの読み出しに際しては、こ
の子画面のうちのスクリーンS1に対応する部分子画面
がスクリーンS1上の子画面位置制御信号D1に応じた領
域に表示されるように、スケーリングされる。このスケ
ーリングは、その拡大率に応じた比率で画素が間引きあ
るいは付加されるものである(このスケーリングによ
り、親画面のデジタル映像信号A3と子画面のデジタル
映像信号B3との画素の時間間隔は等しくなってい
る)。また、スケーリングの際には、線形あるいは非線
形といったフィルタを用いた画素補間を行なうが、ここ
では、説明を省略する。
Next, the sub-screen processing unit will be described.
If the screen synthesis, the input terminal 2b child analog video signal B 1 of the screen is input, after being converted into a digital video signal B 2 in the AD converter 10 (the sampling clock at this time, although not shown, the analog video Signal B 1
Under the control of the memory control circuit 12 based on the synchronization signal separated from the analog video signal B 1 and the clock synchronized with the sampling clock of the AD converter 10. 11 is stored in, also at the timing determined the position of the child screen on the screen S 1 from the child screen position control device 16 in children that represent screen position control signal D 1, the control of the memory control circuit 12, among the sub-screen portion to be displayed in the screen S 1, i.e., of Molecular screen in the screen S 1 is read out. The time of reading from the memory 11, as of Molecular screen corresponding to the screen S 1 of the child screen is displayed in the region corresponding to the sub screen position control signal D 1 of the on-screen S 1, scaled You. In this scaling, pixels are thinned out or added at a ratio corresponding to the enlargement ratio. (By this scaling, the time interval between the pixels of the digital video signal A 3 of the main screen and the digital video signal B 3 of the child screen is set. Are equal). Further, at the time of scaling, pixel interpolation using a filter such as linear or non-linear is performed, but the description is omitted here.

【0033】図2はこのメモリ11での子画面の書込み
とこれからの部分子画面の読出しタイミングを示す図で
ある。
FIG. 2 is a diagram showing the writing timing of the sub-screen in the memory 11 and the reading timing of the sub-molecule screen in the future.

【0034】同図において、ADコンバータ10(図
1)からの子画面Pは、その全体がメモリ11に書き込
まれる。いま、スクリーンS1の親画面に対してこの子
画面Pのうちの部分子画面P1を読み出すとすると、メ
モリ5(図1)からの親画面の読出しタイミングに対
し、この親画面への嵌め込み位置に応じた図2に図示す
るタイミングでメモリ11から部分子画面P1が読み出
される。この嵌め込み位置は、子画面位置制御装置16
(図1)からの子画面位置制御信号D1によって規定さ
れる。
In the figure, the entire sub-picture P from the AD converter 10 (FIG. 1) is written in the memory 11. Now, fitting of When reading the of Molecular screen P 1 of the child screen P with respect to the main screen of the screen S 1, to read timing of a parent screen from the memory 5 (FIG. 1), to the main screen of Molecular screen P 1 from the memory 11 are read out at the timing shown in FIG. 2 according to the position. This fitting position is determined by the child screen position control device 16.
It is defined by the child screen position control signal D 1 of the (FIG. 1).

【0035】図1に戻って、メモリ5から読み出される
デジタル映像信号A3 がフレーム周波数変換されている
場合には、メモリ11の読出しは出力同期信号発生回路
9からの同期信号C2 に同期して行なわれ、フレーム周
波数変換がなされない場合には、同期分離回路7からの
同期信号C1 に同期して行なわれる。これにより、メモ
リ5からの親画面のデジタル映像信号A3 とメモリ11
からのスクリーンS1の部分子画面としてのデジタル映
像信号B3 とは、画素単位で同期していることになる。
このデジタル映像信号B3 は、DAコンバータ13でア
ナログ映像信号B4 に変換された後、画面合成回路14
に供給される。
Returning to FIG. 1, when the digital video signal A 3 read from the memory 5 has undergone frame frequency conversion, the reading of the memory 11 is synchronized with the synchronizing signal C 2 from the output synchronizing signal generating circuit 9. When the frame frequency conversion is not performed, the conversion is performed in synchronization with the synchronization signal C 1 from the synchronization separation circuit 7. Thereby, the digital video signal A 3 of the main screen from the memory 5 and the memory 11
A digital video signal B 3 as of Molecular screen of the screen S 1 from would synchronized in units of pixels.
This digital video signal B 3 is converted into an analog video signal B 4 by a DA converter 13 and then converted to a screen synthesis circuit 14.
Supplied to

【0036】切替制御信号発生回路15は、子画面位置
制御装置16からの子画面位置制御信号D1に応じて、
DAコンバータ13からの子画面のアナログ映像信号B
4の信号期間を表わす切替制御信号D2を発生する。画面
合成回路14はアナログスイッチャなどからなってこの
切替制御信号D2によって制御され、通常はDAコンバ
ータ6からの親画面のアナログ映像信号A4を選択して
出力するが、切替制御信号D2によって切り替えられる
と、DAコンバータ13からの子画面のアナログ映像信
号B4を選択して出力する。このようにして、画面合成
回路14からは、解像度変換された親画面のアナログ映
像信号A4にスクリーンS1の部分子画面に対する子画面
の映像信号B4が嵌め込まれた画面合成映像信号A5が得
られる。この画面合成映像信号A5は、マルチスクリー
ン画面17のスクリーンS1での画面表示に用いられ
る。
The switching control signal generation circuit 15 responds to the small screen position control signal D 1 from the small screen position control device 16 by
Analog video signal B of the small screen from DA converter 13
Generating a switching control signal D 2 which represents the signal period of 4. Screen synthesis circuit 14 is controlled by the switching control signal D 2 is from an analog switcher, normally selects and outputs the analog video signal A 4 parent screen from the DA converter 6, the switching control signal D 2 When the switching is performed, the analog video signal B 4 of the small screen from the DA converter 13 is selected and output. In this way, the screen synthesis circuit 14 outputs the screen composite video signal A 5 in which the resolution-converted analog video signal A 4 of the main screen is fitted with the video signal B 4 of the child screen for the partial molecular screen of the screen S 1. Is obtained. This screen composite video signal A 5 is used for screen display on the screen S 1 of the multi-screen screen 17.

【0037】以下同様にして、マルチスクリーン画面1
7の他のスクリーンS2,S3,S4に対する画面合成制
御回路部1b〜1dにおいても、同様の画面合成映像信
号が生成され、夫々スクリーンS2,S3,S4の画面表
示に用いられる。なお、これらスクリーンS2,S3,S
4に対する画面合成制御回路部1b〜1dでは、夫々異
なる親画面の映像信号が入力されるが、子画面の映像信
号は入力端子2bに入力される子画面の映像信号B1
同じものが入力され、これら画面合成制御回路部1b〜
1dのメモリ11で夫々スクリーンS2,S3,S4の部
分子画面で表示する部分を抽出し、表示サイズに合わせ
て解像度変換するものである(場合によっては、解像度
変換をしない)。
Hereinafter, similarly, the multi-screen screen 1
Other screen S 2 of 7, S 3, even in the screen combining control circuit unit 1b~1d for S 4, a screen similar to the synthetic video signal is generated, using the screen display of each screen S 2, S 3, S 4 Can be Note that these screens S 2 , S 3 , S
In the screen combining control circuit unit 1b~1d for 4, although the video signals of mutually different master screen is input, the video signal of the sub-screen input is the same as the video signal B 1 of the child screen that is input to the input terminal 2b The screen synthesis control circuit units 1b to 1b
The portion to be displayed on the molecular screen of each of the screens S 2 , S 3 , and S 4 is extracted from the memory 11 of 1d, and the resolution is converted in accordance with the display size (in some cases, the resolution is not converted).

【0038】図3は図1における画面合成回路14の一
具体例を示す回路構成図であって、14a,14bは入
力端子、14cはアナログスイッチャ、14dはアンド
ゲート、14e,14fは入力端子、14gは出力端子
である。
FIG. 3 is a circuit diagram showing a specific example of the screen synthesizing circuit 14 in FIG. 1, wherein 14a and 14b are input terminals, 14c is an analog switcher, 14d is an AND gate, 14e and 14f are input terminals, 14g is an output terminal.

【0039】同図において、入力端子14aには、DA
コンバータ6(図1)からの解像度変換された親画面の
アナログ映像信号A4が入力され、入力端子14bに
は、DAコンバータ13(図1)からの部分子画面のア
ナログ映像信号B4が夫々入力され、アナログスイッチ
ャ14cに供給される。切替制御信号発生回路15(図
1)から供給される切替制御信号D2は水平切替制御信
号D2Hと垂直切替制御信号D2Vとからなり、これらは夫
々入力端子14e,14fからアンドゲート14dに供
給される。
In the figure, an input terminal 14a has a DA
The analog video signal A 4 of the parent screen whose resolution has been converted from the converter 6 (FIG. 1) is input, and the analog video signal B 4 of the partial molecular screen from the DA converter 13 (FIG. 1) is input to the input terminal 14b. The input is supplied to the analog switcher 14c. The switching control signal D 2 supplied from the switching control signal generating circuit 15 (FIG. 1) includes a horizontal switching control signal D 2H and a vertical switching control signal D 2V, which are respectively input from the input terminals 14 e and 14 f to the AND gate 14 d. Supplied.

【0040】この水平切替制御信号D2H は、スクリー
ンS1の親画面の水平走査毎に繰り返し発生されるもの
であって、このスクリーンS1に、図3に示すように、
部分子画面P1の嵌め込みが設定されると、その水平走
査毎にこの部分子画面P1の領域の水平方向の幅に相当
する期間“H”(ハイレベル)となる。また、垂直切替
制御信号D2Vは、スクリーンS1の親画面の垂直走査毎
に繰り返し発生されるものであって、このスクリーンS
1に、図3に示すように、部分子画面P1の嵌め込みが設
定されると、垂直走査毎にこの部分子画面P1の領域の
垂直方向の幅に相当する期間“H”となる。
[0040] The horizontal switch control signal D 2H is, there is to be repeatedly generated every horizontal scan of the parent screen of the screen S 1, to the screen S 1, as shown in FIG. 3,
When fitting the of Molecular screen P 1 is set, the period "H" (high level) corresponding to each the horizontal scanning in the horizontal direction of the width of the area of the of Molecular screen P 1. The vertical switching control signal D 2V is repeatedly generated for each vertical scan of the main screen of the screen S 1.
1, as shown in FIG. 3, the fitting of the of Molecular screen P 1 is set, the period "H" corresponding to each vertical scanning in the vertical direction of the width of the area of the of Molecular screen P 1.

【0041】かかる水平切替制御信号D2Hと垂直切替制
御信号D2Vとがアンドゲート14dに供給されると、こ
のアンドゲート14dからは、スクリーンS1 での親画
面の走査位置が部分子画面P1の領域内にあるときに
“H”となる切替制御信号D2HVが得られる。この切替
制御信号D2HVによってアナログスイッチャ14cが切
替制御されるが、このアナログスイッチャ14cは、切
替制御信号D2HVが“L”(ローレベル)のとき、入力
端子14aからの親画面の映像信号A4を選択し、切替
制御信号D2HVが“H”のとき、入力端子14bからの
子画面の映像信号B4を選択する。このようにして、ア
ナログスイツチャ14cからは、例えば、図3に示すよ
うなスクリーンS1に対する画面合成映像信号A5が得ら
れ、出力端子14gから出力されてこのスクリーンS1
のディスプレイに供給される。
[0041] Such the horizontal switching control signal D 2H vertical switching control signal D 2V is supplied to the AND gate 14d, from the AND gate 14d, the scanning position of the parent screen of Molecular screen P of the screen S 1 The switching control signal D2HV which becomes "H" when it is within the area of 1 is obtained. The switching control signal D 2HV controls the switching of the analog switcher 14c. When the switching control signal D 2HV is “L” (low level), the analog switcher 14c controls the video signal A of the main screen from the input terminal 14a. 4 is selected, and when the switching control signal D 2HV is “H”, the video signal B 4 of the small picture from the input terminal 14b is selected. In this way, the analog scan Germany tea 14c, for example, a screen composed video signal A 5 obtained to the screen S 1 as shown in FIG. 3, the screen S 1 is output from the output terminal 14g
Supplied to the display.

【0042】図5は図1に示した第1の実施形態の要部
の動作を説明するための図であって、3A,3B,3
C,3Dは夫々解像度変換回路、14A,14B,14
C,14Dは画面合成回路であり、図1に対応する部分
には同一符号を付けている。
FIG. 5 is a diagram for explaining the operation of the main part of the first embodiment shown in FIG.
C and 3D are resolution conversion circuits, 14A, 14B and 14 respectively.
Reference numerals C and 14D denote screen compositing circuits, and portions corresponding to those in FIG.

【0043】同図において、解像度変換回路3Bと画面
合成回路14Bとは、マルチスクリーン画面17でのス
クリーンS2 に表示される親画面Bと子画面Pの部分子
画面P2 との合成画面を生成するための画面合成制御回
路部1b(図1)を構成するものであり、親画面Bの映
像信号が入力される。同様にして、解像度変換回路3A
と画面合成回路14Aとは、マルチスクリーン画面17
でのスクリーンS1 に表示する親画面Aと子画面Pの部
分子画面P1 との合成画面を生成するための画面合成制
御回路部1aを構成するものであり、親画面Aの映像信
号が入力され、解像度変換回路3Cと画面合成回路14
Cとは、マルチスクリーン画面17でのスクリーンS3
に表示する親画面Cと子画面Pの部分子画面P3との合
成画面を生成するための画面合成制御回路部1cを構成
するものであり、親画面Cの映像信号が入力され、解像
度変換回路3Dと画面合成回路14Dとは、マルチスク
リーン画面17でのスクリーンS4に表示する親画面D
と子画面Pの部分子画面P4との合成画面を生成するた
めの画面合成制御回路部1dを構成するものであり、親
画面Dの映像信号が入力される。即ち、解像度変換回路
3A,3B,3C,3Dは、マルチスクリーン画面17
のスクリーンS1,S2,S3,S4に対応する図4に示し
た解像度変換回路3に相当し、画面合成回路14A,1
4B,14C,14Dも同じく図1に示した画面合成回
路14に相当するものである。
[0043] In the figure, the resolution conversion circuit 3B and the screen synthesis circuit 14B, a combined screen of the of Molecular screen P 2 of the main screen B and the child screen P displayed on the screen S 2 in a multi-screen display 17 It constitutes a screen synthesis control circuit 1b (FIG. 1) for generating a video signal of the main screen B. Similarly, the resolution conversion circuit 3A
And the screen synthesizing circuit 14A, the multi-screen screen 17
Constitutes the screen combining control circuit section 1a for generating a composite screen with of Molecular screen P 1 of the parent screen A and the child screen P to be displayed on the screen S 1 at, a video signal of the parent screen A The resolution conversion circuit 3C and the screen synthesis circuit 14
C is the screen S 3 on the multi-screen screen 17
Displayed on constitutes the screen combining control circuit unit 1c for generating a composite screen with of Molecular screen P 3 of the main screen C and the child screen P, the video signal of the main screen C is inputted, the resolution conversion the circuit 3D and the screen synthesis circuit 14D, a parent screen D to be displayed on the screen S 4 of the multi-screen display 17
And constitutes the screen combining control circuit unit 1d for generating a composite screen with of Molecular screen P 4 of the child screen P, the video signal of the main screen D is input. That is, the resolution conversion circuits 3A, 3B, 3C, and 3D output the multi-screen screen 17
4 corresponding to the screens S 1 , S 2 , S 3 , S 4 of FIG.
4B, 14C, and 14D also correspond to the screen composition circuit 14 shown in FIG.

【0044】親画面A,B,C,Dの映像信号は夫々、
解像度変換回路3A,3B,3C,3Dで解像度変換さ
れた後、画面合成回路14A,14B,14C,14D
に供給され、これら画面合成回路14A,14B,14
C,14D毎に、切替制御信号発生回路15からの切替
制御信号D2に応じて、画面合成制御回路部1a,1
b,1c,1d夫々のDAコンバータ13(図1)から
供給されるスケーリング部分子画面P1,P2,P3,P4
の映像信号と合成される(なお、図5では、同じ子画面
Pが画面合成回路14A,14B,14C,14Dに供
給されるかのように図示しているが、これは、これら画
面合成回路14A,14B,14C,14Dには夫々、
異なる画面合成制御回路部1a,1b,1c,1dのD
Aコンバータ13から部分子画面が供給されることをま
とめて図示したものである。また、切替制御信号D2
ついても同様であり、画面合成回路14A,14B,14
C,14Dに異なる切替制御信号D2 が供給される)。
画面合成回路14A,14B,14C,14Dから出力さ
れる画面合成映像信号A5A,A5B,A5C,A5Dはマルチ
スクリーン画面17を構成する夫々のスクリーンS1
2,S3,S4のディスプレイに供給され、これによ
り、マルチスクリーン画面17では、スクリーンS1
親画面Aと部分子画面P1との合成画面が表示され、以
下、スクリーンS2に親画面Bと部分子画面P2との合成
画面が、スクリーンS3に親画面Cと部分子画面P3との
合成画面が、スクリーンS4に親画面Dと部分子画面P4
との合成画面が夫々表示される。
The video signals of the main screens A, B, C and D are respectively
After the resolution conversion by the resolution conversion circuits 3A, 3B, 3C, 3D, the screen synthesis circuits 14A, 14B, 14C, 14D
Are supplied to the screen synthesizing circuits 14A, 14B, 14
C, and each 14D, in response to the switching control signal D 2 from the switching control signal generating circuit 15, the screen combining control circuit unit 1a, 1
b, 1c, 1d Scaling section molecular screens P 1 , P 2 , P 3 , P 4 supplied from the respective DA converters 13 (FIG. 1).
(Note that FIG. 5 shows the same child screen P as if it were supplied to the screen combining circuits 14A, 14B, 14C, and 14D. 14A, 14B, 14C, and 14D respectively
D of different screen composition control circuit units 1a, 1b, 1c, 1d
This is a collective illustration showing that the partial molecule screen is supplied from the A converter 13. Further, the same applies to the switching control signal D 2, the screen synthesis circuit 14A, 14B, 14
C, different switching control signal D 2 is fed to 14D).
The screen composite video signals A 5A , A 5B , A 5C , and A 5D output from the screen compositing circuits 14A, 14B, 14C, and 14D are the respective screens S 1 ,
Is supplied to the S 2, the display of S 3, S 4, by contrast, in the multi-screen display 17, the main screen A and of Molecular picture composing screen and P 1 is displayed on the screen S 1, below, to the screen S 2 parent screen B and of Molecular screens combined screen and P 2 are combined screen of the main screen C and of Molecular screen P 3 on the screen S 3 is the parent screen D and of Molecular screen P 4 on the screen S 4
Are displayed respectively.

【0045】ここで、入力される親画面A〜Dの映像信
号の解像度が互いに異なり、夫々 入力親画面Aの解像度:1024×768 入力親画面Bの解像度:800×600 入力親画面Cの解像度:1280×1024 入力親画面Dの解像度:640×480 とすると、これら親画面A,B,C,Dを、その解像度
をそのまま保って、マルチスクリーン画面17のスクリ
ーンS1,S2,S3,S4で同時に表示させたとすると、
先に、図11〜図16で説明したような問題が生ずる。
Here, the resolutions of the video signals of the input main screens A to D are different from each other, and the resolution of the input main screen A: 1024 × 768 The resolution of the input main screen B: 800 × 600 The resolution of the input main screen C : 1280 × 1024 Assuming that the resolution of the input main screen D is 640 × 480, the screens S 1 , S 2 , S 3 of the multi-screen screen 17 are maintained while maintaining the resolution of the main screens A, B, C, D. , S 4 ,
The problem described above with reference to FIGS.

【0046】そこで、この第1実施形態では、これら親
画面A,B,C,Dの解像度を全て等しくするものであ
り、このために、親画面A,B,C,Dの映像信号は夫
々、解像度変換回路3A,3B,3C,3Dで解像度変
換するのである。親画面A,B,C,Dの解像度を全て
等しくする場合、これら解像度とは異なるある解像度に
一致されるようにすることもできるが、これらの解像度
のうちの1つに他の解像度を合わせるようにしてもよ
い。例えば、入力親画像B(解像度の低い映像)の解像
度に合わせるとすると、入力親画面A,B,C,Dの解
像度が夫々上記の値の場合、入力親画像A,Cの映像信
号に対しては解像度を低くし(画像の縮小処理を行な
い)、入力親画像Dの映像信号に関しては解像度を高く
なる処理(画像の拡大処理)が夫々解像度変換回路3
A,3C,3Dで行なわれることになる。しかし、画像
を縮小することは、画素を間引く処理であるため、映像
データが欠落し、画質の劣化が激しい。これを防止する
ためには、解像度を変換する映像信号に関しては、その
解像度を高くするような(拡大処理するような)変換を
行なうようにすればよい。上記の例では、最も解像度が
高い入力親画面Cの映像信号の解像度に残りの親画面
A,B,Dの映像信号の解像度を合わせるようにする。
また、親画面が全て拡大処理するように、どの親画面よ
りも高い解像度に合わせるようにしてもよい。
Therefore, in the first embodiment, the resolutions of the parent screens A, B, C, and D are all equal, and therefore, the video signals of the parent screens A, B, C, and D are respectively set. The resolution conversion is performed by the resolution conversion circuits 3A, 3B, 3C, and 3D. When the resolutions of the main screens A, B, C, and D are all equal, it is possible to match the resolutions to a certain resolution different from these resolutions. However, another resolution is adjusted to one of these resolutions. You may do so. For example, assuming that the resolution of the input parent images B (low-resolution video) is equal to the resolution of the input parent images A, B, C, and D, respectively, In this case, the resolution conversion circuit 3 reduces the resolution (performs image reduction processing) and increases the resolution (image enlargement processing) of the video signal of the input parent image D.
A, 3C, and 3D. However, since reducing an image is a process of thinning out pixels, video data is lost, and image quality is severely degraded. In order to prevent this, the video signal whose resolution is to be converted may be converted so as to increase the resolution (enlarge the image). In the above example, the resolution of the video signals of the remaining parent screens A, B, and D is made to match the resolution of the video signal of the input parent screen C having the highest resolution.
Also, the resolution may be adjusted to a higher resolution than any of the parent screens so that all the parent screens are enlarged.

【0047】また、解像度変換を行なうと、補間処理に
より、映像データの欠落や本来存在しないデータを加え
るため、画質が劣化する。このため、入力親画面の信号
の中で同じ解像度の映像信号が多いものに合わせて解像
度変換するようにし、解像度変換処理を行なう親画面の
映像信号の個数を少なくすることも考えられる。例え
ば、 入力親画面Aの解像度:1024×768 入力親画面Bの解像度:1024×768 入力親画面Cの解像度:1280×1024 入力親画面Dの解像度:640×480 である場合、入力親画面C,Dの映像信号の解像度を1
024×768とすることにより、入力親画面A,Bの映
像信号に対して解像度の変換をしなくともよいことにな
り、解像度が最も高い入力親画面Cの映像信号の解像度
に合わせる場合に比べ、解像度変換処理しない画面数が
増加する。
When resolution conversion is performed, missing image data or data that does not exist originally are added by interpolation processing, so that the image quality deteriorates. For this reason, it is conceivable that the resolution conversion is performed in accordance with a signal having many video signals of the same resolution among the signals of the input main screen, and the number of video signals of the main screen to be subjected to the resolution conversion processing is reduced. For example, if the resolution of the input main screen A is 1024 × 768, the resolution of the input main screen B is 1024 × 768, the resolution of the input main screen C is 1280 × 1024, and the resolution of the input main screen D is 640 × 480, the input main screen C is , D video signal resolution is 1
By setting it to 024 × 768, it is not necessary to convert the resolution of the video signals of the input main screens A and B, which is compared with the case of matching the resolution of the video signal of the input main screen C having the highest resolution. However, the number of screens not subjected to the resolution conversion process increases.

【0048】この実施形態では(後述する実施形態も含
めて)、マルチスクリーン画面を4個のスクリーンから
なるものとしているが、3×3の9個など4個以外の個
数のスクリーンからなるマルチスクリーン表示装置にも
適用可能であるが、スクリーン数が多いほど同じ解像度
の映像信号が親画面として用いられる個数が多くなるも
のであり、この方法はこのような場合に好適である。
In this embodiment (including the embodiment to be described later), the multi-screen screen is composed of four screens. However, the multi-screen screen is composed of a number of screens other than four, such as nine of 3 × 3. Although the present invention can be applied to a display device, as the number of screens increases, the number of video signals having the same resolution used as a parent screen increases, and this method is suitable for such a case.

【0049】また、親画面の映像信号の解像度を子画面
Pの映像信号の解像度に合わせるようにしてもよい。こ
の場合、同じマルチスクリーン画面17で複数の子画面
Pを同時に合成して表示させることもできるが、このよ
うな場合には、解像度が最も高い子画面の映像信号の解
像度に合わせることにより、子画面の画質も向上させる
ことができる。
Further, the resolution of the video signal of the main screen may be adjusted to the resolution of the video signal of the child screen P. In this case, a plurality of child screens P can be simultaneously synthesized and displayed on the same multi-screen screen 17, but in such a case, by matching the resolution of the video signal of the child screen with the highest resolution, The image quality of the screen can also be improved.

【0050】以上の説明では、スクリーンS1,S2,S
3,S4と親画面の解像度との関係が一対一の対応関係で
あって、同じスクリーンに対しては、同じ解像度の親画
面の映像信号が入力されるものとしたが、この場合に
は、上記の解像度の変換を要しない親画面の映像信号が
供給される解像度変換回路3では、当然のことながら、
信号処理回路8(図1)による解像度変換処理は不要と
なる。但し、このような解像度変換回路3においても、
後述するように同じ親画面をマルチスクリーン画面17
全体に表示する場合に必要なため、ADコンバータ4や
メモリ5,DAコンバータ6は設けられている。
In the above description, the screens S 1 , S 2 , S
The relationship between 3 , 4 and the resolution of the main screen is a one-to-one correspondence, and it is assumed that video signals of the main screen having the same resolution are input to the same screen. In this case, In the resolution conversion circuit 3 to which the video signal of the main screen which does not require the resolution conversion described above is supplied,
The resolution conversion processing by the signal processing circuit 8 (FIG. 1) becomes unnecessary. However, even in such a resolution conversion circuit 3,
As will be described later, the same parent screen is displayed on the multi-screen screen 17.
An A / D converter 4, a memory 5, and a D / A converter 6 are provided because they are necessary for displaying the entire image.

【0051】次に、図1における子画面位置制御装置1
6について説明する。
Next, the child screen position control device 1 shown in FIG.
6 will be described.

【0052】子画面位置制御装置16はマイクロコンピ
ュータあるいは位置制御回路からなり、マルチスクリー
ン画面17での子画面Pのユーザなどによって指定され
る位置情報を取り込み、その位置を判定してこのマルチ
スクリーン画面17でのスクリーンS1,S2,S3,S4
毎に部分子画面の位置を決めるものである。即ち、子画
面Pの位置をマルチスクリーン画面全体で管理するもの
である。
The sub-screen position control device 16 is composed of a microcomputer or a position control circuit. The sub-screen position control device 16 fetches position information specified by a user or the like of the sub-screen P on the multi-screen screen 17, determines its position, and determines the position. Screens S 1 , S 2 , S 3 , S 4 at 17
The position of the partial molecule screen is determined every time. That is, the position of the child screen P is managed for the entire multi-screen screen.

【0053】マルチスクリーン画面17での子画面Pの
表示位置としては、このマルチスクリーン画面17を構
成する4個のスクリーンS1,S2,S3,S4に対してみ
た場合、図6(a)〜(i)に示すように、9通りの位
置がある。この実施形態では、このいずれの場合も、子
画面Pの表示位置は、マルチスクリーン画面17上での
座標位置(この座標を、以下、ユニバーサル座標とい
う)で指定され、しかも、その指定される位置情報は、
図6(a)に示すように、子画面Pの左上隅の位置座標
α(これを、以下、子画面Pの開始位置座標という)と
右下隅の位置座標β(これを、以下、子画面Pの終了位
置座標という)とで表わされるものである。かかる位置
座標α,βにより、親画面での正方形状もしくは矩形状
の子画面Pの嵌め込み領域が決まる。
As for the display position of the sub-screen P on the multi-screen screen 17, the four screens S 1 , S 2 , S 3 and S 4 constituting the multi-screen screen 17 are shown in FIG. As shown in a) to (i), there are nine positions. In this embodiment, in each case, the display position of the child screen P is specified by a coordinate position on the multi-screen screen 17 (this coordinate is hereinafter referred to as a universal coordinate), and the specified position is also set. Information is
As shown in FIG. 6A, the position coordinates α of the upper left corner of the child screen P (hereinafter, referred to as the start position coordinates of the child screen P) and the position coordinates β of the lower right corner (hereinafter, the child screen P, (Referred to as P end position coordinates). The position coordinates α and β determine the fitting area of the square or rectangular child screen P on the main screen.

【0054】この子画面Pの領域は、マルチスクリーン
画面17上、図6(a)〜(d)に示すように、1つの
スクリーン内にあるか、図6(e)〜(i)に示すよう
に、複数のスクリーンにまたがるかするのであるが、こ
のことは、上記の位置座標α,βから容易に判定するこ
とができる。そして、子画面Pの領域が1つのスクリー
ン内にだけあるにしても、複数のスクリーンにまたがる
にしても、子画面Pの全部もしくは一部(部分子画面)
が表示されるべきスクリーン毎に、そこで表示される子
画面の全部もしくは一部の領域について、上記のユニバ
ーサル座標系からそのスクリーンの座標系に座標変換す
る。
The area of the child screen P is on one screen as shown in FIGS. 6A to 6D on the multi-screen screen 17, or is shown in FIGS. 6E to 6I. As described above, the image may extend over a plurality of screens, and this can be easily determined from the position coordinates α and β. Whether the area of the child screen P exists only in one screen or extends over a plurality of screens, all or part of the child screen P (partial molecule screen)
Is converted from the universal coordinate system to the coordinate system of the screen for all or a part of the sub-screen displayed on each screen to be displayed.

【0055】ここで、図6(i)を例にとり、この座標
変換について図7及び図8により説明する。
Here, this coordinate transformation will be described with reference to FIGS. 7 and 8, taking FIG. 6 (i) as an example.

【0056】図7において、4個のスクリーンS1
2,S3,S4からなるマルチスクリーン画面17上の
ユニバーサル座標系は、このマルチスクリーン画面17
の左上隅を原点0として、図面上水平方向をX軸座標、
垂直方向をY軸座標とする。そして、これらスクリーン
1,S2,S3,S4の水平方向の長さ(以下、画素単位
とする)をH、垂直方向の長さをVとして、X軸座標は
0〜2Hの値を、Y軸座標は0〜2Vの値を夫々とるも
のとする。
In FIG. 7, four screens S 1 ,
The universal coordinate system on the multi-screen screen 17 composed of S 2 , S 3 , and S 4
The origin is 0 at the upper left corner of the drawing, and the horizontal direction on the drawing is the X-axis coordinate,
The vertical direction is defined as the Y-axis coordinate. The horizontal length (hereinafter, referred to as a pixel unit) of these screens S 1 , S 2 , S 3 , S 4 is H, and the vertical length is V, and the X-axis coordinate is a value of 0 to 2H. , And the Y-axis coordinate takes a value of 0 to 2V.

【0057】このマルチスクリーン画面17上でスクリ
ーンS1,S2,S3,S4にまたがる子画面Pが指定され
たものとし、このときのユニバーサル座標系での子画面
Pの開始位置座標をα(Xα,Yα)とし、終了位置座
標をβ(Xβ,Yβ)とする。かかる指定位置情報か
ら、 Xα<H, Yα<V であることにより、開始位置座標α(Xα,Yα)はス
クリーンS1の領域にあり、また、 H<Xβ<2H V<Yβ<2V であることから、終了位置座標をβ(Xβ,Yβ)はス
クリーンS4の領域にあると判定される。
On the multi-screen screen 17, it is assumed that a child screen P spanning the screens S 1 , S 2 , S 3 , S 4 is designated, and the starting position coordinates of the child screen P in the universal coordinate system at this time are α ( , ), and the end position coordinates are β ( , ). From such designated-position information, by an X α <H, Y α < V, the starting position coordinates α (X α, Y α) is in the region of the screen S 1, also, H <X β <2H V < Y beta <since it is 2V, the end position coordinates β (X β, Y β) is determined to be in the region of the screen S 4.

【0058】この子画面PのスクリーンS1に含まれる
領域は、図8(a)に示すように、このスクリーンS1
の部分子画面P1である。同様にして、子画面Pのスク
リーンS2 に含まれる領域は、図8(b)に示すよう
に、このスクリーンS2 の部分子画面P2 であり、子画
面PのスクリーンS3 に含まれる領域は、図8(c)に
示すように、このスクリーンS3 の部分子画面P3 であ
り、子画面PのスクリーンS4に含まれる領域は、図8
(d)に示すように、このスクリーンS4の部分子画面
4である。子画面位置制御装置16は、マルチスクリ
ーン画面17上でのこれら部分子画面P1,P2,P3
4を夫々のスクリーンS1,S2,S3,S4の座標系に
座標変換するものである。
[0058] area included in the screen S 1 of the sub-screen P, as shown in FIG. 8 (a), the screen S 1
Which is of of Molecular screen P 1. Similarly, areas included in the screen S 2 of the child screen P, as shown in FIG. 8 (b), a of Molecular screen P 2 of the screen S 2, contained in the screen S 3 of the child screen P region, as shown in FIG. 8 (c), a of Molecular screen P 3 of the screen S 3, areas included in the screen S 4 of the child screen P is 8
As shown in (d), this is the partial molecule screen P 4 of this screen S 4 . The sub-screen position control device 16 controls these partial molecular screens P 1 , P 2 , P 3 ,
Screen S 1 of the P 4 respectively, S 2, S 3, it is to coordinate transformation to the coordinate system of the S 4.

【0059】そこで、いま、スクリーンS1についてみ
ると、このスクリーンS1の座標系は、その左上隅を原
点0として、図面上水平方向をx軸方向、垂直方向をy
軸方向とするものであり、図7に示したユニバーサル座
標系と同じ単位長であるが、x軸方向に0〜Hの値をと
り、y軸方向に0〜Vの値をとるものである。従って、
スクリーンS1の座標系での部分子画面P1の左上隅の開
始座標位置をα1(x,y)、右下隅の終了座標位置を
β1(x,y)とすると、開始座標位置をα1(x,y)
は、スクリーンS1の座標系で、 x=Xα y=Yα である。また、終了座標位置をβ1(x,y)は、スク
リーンS1の座標系で、 x=H y=V である。ここで、値H,Vは既知であるので、子画面P
のマルチスクリーン画面17での指定された開始位置座
標Xα,Yαから、スクリーンS1上での部分子画面P1
の開始位置座標(x,y),終了座標位置(x,y)を求
めることができる。これら開始位置座標(x,y),終
了座標位置(x,y)をもとに、切替制御信号発生回路
15(図1及び図4)がスクリーンS1 に対する切替制
御信号を作成する。
[0059] Therefore, now, looking at the screen S 1, the coordinate system of the screen S 1 is the upper left corner as the origin 0, the drawing on the horizontal x-axis direction, the vertical direction y
It has the same unit length as the universal coordinate system shown in FIG. 7, but takes a value of 0 to H in the x-axis direction and takes a value of 0 to V in the y-axis direction. . Therefore,
Assuming that the start coordinate position of the upper left corner of the partial molecule screen P 1 in the coordinate system of the screen S 1 is α 1 (x, y) and the end coordinate position of the lower right corner is β 1 (x, y), the start coordinate position is α 1 (x, y)
Is the coordinate system of the screen S 1, is x = X α y = Y α . The end coordinate position β 1 (x, y) is x = H y = V in the coordinate system of the screen S 1 . Here, since the values H and V are known, the child screen P
The given starting position of the multi-screen display 17 coordinates X alpha, from Y alpha, of Molecular screen P 1 of the on screen S 1
, The start coordinate (x, y) and the end coordinate position (x, y) can be obtained. These start position coordinates (x, y), end coordinate position (x, y) based on the switching control signal generating circuit 15 (FIGS. 1 and 4) creates a switching control signal to the screen S 1.

【0060】また、スクリーンS2,S3,S4について
も同様であって、スクリーンS2では、図8(b)にお
いて、部分子画面P2の開始座標位置α2(x,y)は、 x=0 y=Yα 終了座標位置β2(x,y)は、 x=Xα−H y=V であり、スクリーンS3では、図8(c)において、部
分子画面P3の開始座標位置α3(x,y)は、 x=Xα y=0 終了座標位置β3(x,y)は、 x=H y=Yα−V であり、スクリーンS4では、図8(d)において、部
分子画面P4の開始座標位置α4(x,y)は、 x=0 y=0 終了座標位置β4(x,y)は、 x=Xα−H y=Yα−V である。
The same applies to the screens S 2 , S 3 , and S 4. In the screen S 2 , the start coordinate position α 2 (x, y) of the partial molecule screen P 2 in FIG. , x = 0 y = Y α end coordinate position β 2 (x, y) is x = X α -H y = V , the screen S 3, in FIG. 8 (c), the the of Molecular screen P 3 start coordinate position α 3 (x, y) is, x = X α y = 0 end coordinate position β 3 (x, y) is x = H y = Y α -V , the screen S 4, FIG. 8 In (d), the start coordinate position α 4 (x, y) of the partial molecule screen P 4 is: x = 0 y = 0 The end coordinate position β 4 (x, y) is: x = X α −H y = Y α− V.

【0061】このようにして、マルチスクリーン画面1
7でのユニバーサル座標系でユーザなどによって指定さ
れた子画面Pの開始座標位置,終了座標位置からスクリ
ーンS1,S2,S3,S4毎の部分子画面P1,P2
3,P4の位置を求めることができ、これにより、切替
制御信号発生回路15(図1及び図4)でスクリーンS
1,S2,S3,S4 毎の切替制御信号D2を作成すること
ができる。
As described above, the multi-screen screen 1
7. From the start coordinate position and end coordinate position of the child screen P specified by the user or the like in the universal coordinate system at 7, the partial molecule screens P 1 , P 2 , and P 4 for each of the screens S 1 , S 2 , S 3 , and S 4
The positions of P 3 and P 4 can be obtained, whereby the switching control signal generation circuit 15 (FIGS. 1 and 4) can use the screen S
1, S 2, S 3, it is possible to create a switch control signal D 2 of each S 4.

【0062】なお、図6(a)〜(h)に示すように子
画面Pが指定された場合も同様であり、子画面Pが1つ
のスクリーンのみに含まれる場合の一例として図6
(a)の場合を示すと、マルチスクリーン画面17のユ
ニバーサル座標系で指定された子画面Pの開始位置座標
をα(Xα,Yα)とし、終了位置座標をβ(Xβ,Y
β)とすると、この場合、Xα,Xβ<H、Yα,Yβ
<Vであることから、この子画面PはスクリーンS1
みで表示されるものと判定され、スクリーンS1での子
画面Pの開始位置座標をα(x,y)は、 x=Xα y=Yα となり、終了位置座標をβ(x,y)は、 x=Xβ y=Yβ となる。
The same applies to the case where the child screen P is designated as shown in FIGS. 6A to 6H. FIG. 6 shows an example in which the child screen P is included in only one screen.
In the case of (a), the start position coordinate of the child screen P specified by the universal coordinate system of the multi-screen screen 17 is α ( , ), and the end position coordinate is β ( , Y
β ), in this case, , <H, ,
<Since it is V, the child screen P is determined as being displayed only on the screen S 1, the start position coordinate of the child screen P of the screen S 1 α (x, y) is, x = X alpha y = Y alpha, and the end position coordinates beta (x, y) becomes x = X β y = Y β .

【0063】また、子画面Pが2つのスクリーンのみに
含まれる場合の一例として図6(e)の場合を示すと、
マルチスクリーン画面17のユニバーサル座標系で指定
された子画面Pの開始位置座標をα(Xα,Yα)と
し、終了位置座標をβ(Xβ,Yβ)とすると、この場
合、Xα<H、Xβ>H、Yα<V、Yβ>Vであるこ
とから、この子画面PはスクリーンS1,S2で表示され
るものと判定され、スクリーンS1での子画面Pの開始
位置座標をα1(x,y)は、 x=Xα y=Yα となり、終了位置座標をβ1(x,y)は、 x=H y=Yβ となり、スクリーンS2での子画面Pの開始位置座標を
α2(x,y)は、 x=H y=Yα となり、終了位置座標をβ2(x,y)は、 x=Xα−H y=Yβ となる。
FIG. 6E shows an example in which the child screen P is included in only two screens.
If the start position coordinates of the child screen P specified in the universal coordinate system of the multi-screen screen 17 are α ( , ) and the end position coordinates are β ( , ), in this case, <H, X β> H, Y α since it is <V, Y β> V, the child screen P is determined to be displayed in the screen S 1, S 2, sub-screen P of the screen S 1 the start position coordinates α 1 (x, y) is next to x = X α y = Y α , end position coordinates β 1 (x, y) is, x = H y = Y β, and the screen S 2 Α 2 (x, y) is x = H y = Y α , and β 2 (x, y) is x = X α −H y = Y β Becomes

【0064】このようにして、各スクリーンS1,S2
3,S4での部分子画面P1,P2,P3,P4の位置がマ
ルチスクリーン14のユニバーサル座標での位置情報を
処理することによって得られるものであるから、マルチ
スクリーン画面17全体では、子画面Pの位置をあたか
も単面のスクリーンでのように管理できる。これによ
り、外部からの子画面Pの位置制御は、スクリーン単体
での画面合成と同様な制御が可能となり、外部からの制
御は容易となる。ここで、マルチスクリーン画面17で
の子画面Pの位置情報の管理を、全スクリーンS1〜S4
で行なうばかりでなく、全スクリーンS1〜S4の内の画
面合成を可能にさせるスクリーンだけに適用してもよ
い。
In this way, each screen S 1 , S 2 ,
Since the positions of the partial molecule screens P 1 , P 2 , P 3 , and P 4 in S 3 and S 4 are obtained by processing the position information of the multi-screen 14 at the universal coordinates, the multi-screen screen 17 is displayed. As a whole, the position of the child screen P can be managed as if it were a single screen. Accordingly, the position control of the child screen P from the outside can be performed in the same manner as the screen composition of the screen alone, and the control from the outside becomes easy. Here, the management of the position information of the child screen P on the multi-screen screen 17 is performed on all screens S 1 to S 4
In addition to the above, the present invention may be applied to only one of the entire screens S 1 to S 4 that enables screen composition.

【0065】このように、第1,第2の実施形態では、
スクリーンS1〜S4毎に異なる映像信号が表示されてい
ても、外部的には、単面のスクリーンと同様の制御が可
能となり、子画面Pの位置やサイズなどの設定処理が簡
略化できる。また、子画面Pの画像においても、各スク
リーンS1〜S4の親画面の解像度が等しいため、スクリ
ーンS1〜S4間の子画面Pの移動量のずれや解像度の違
いによる画質劣化がなくなり、高品位な合成画像が表示
可能となる。
As described above, in the first and second embodiments,
Even if a different video signal is displayed for each of the screens S 1 to S 4, the same control as that of a single-sided screen can be performed externally, and the setting processing of the position and size of the child screen P can be simplified. . Also, in the image of the child screen P, since the resolution of the parent screen of each of the screens S 1 to S 4 is equal, the image quality degradation due to the displacement of the child screen P between the screens S 1 to S 4 and the difference in resolution is eliminated. A high-quality composite image can be displayed.

【0066】なお、以上の実施形態において、同じ親画
面をマルチスクリーン画面17全体に拡大して表示する
場合には、例えば、図1において、マルチスクリーン1
7の各スクリーンS1〜S4夫々に対応する画面合成制御
回路部1に同じ親画面の映像信号が入力され、メモリ5
での対応するスクリーンで表示すべき領域を抽出した読
み出し、この抽出した領域の映像信号でもってこの対応
するスクリーンでの画像表示を行なうようにする。以下
に説明する実施形態においても、同様である。
In the above embodiment, when the same parent screen is enlarged and displayed on the entire multi-screen screen 17, for example, in FIG.
Video signals of each screen S 1 to S 4 screen combining control circuit unit 1 to the same parent screen corresponding to each of 7 is input, the memory 5
Then, an area to be displayed on the corresponding screen is extracted and read, and an image is displayed on the corresponding screen using the video signal of the extracted area. The same applies to the embodiments described below.

【0067】図9は本発明によるマルチスクリーン用画
面合成回路の第2の実施形態を示すブロック図であっ
て、18は嵌込画像信号発生回路であり、図1に対応す
る部分には同一符号を付けて重複する説明を省略する。
FIG. 9 is a block diagram showing a second embodiment of the multi-screen screen synthesizing circuit according to the present invention. Reference numeral 18 denotes an embedded image signal generating circuit, and portions corresponding to those in FIG. And duplicate explanations are omitted.

【0068】同図において、嵌込画像信号発生回路18
は、例えば、親画面に嵌め込んで表示するOSD(ON SCREE
N DISPLAY)やマウスカーソルなどの嵌込画像の画像信
号Eを発生する。親画面の映像信号に対するこの嵌込画
像信号Eの発生タイミングは子画面位置制御装置16か
らの子画面位置制御信号D1によって制御され、また、
この嵌込画像信号発生回路18の動作が同期分離回路7
からの同期信号C1または出力同期信号発生回路9から
の同期信号C2で制御されることにより、これから出力
される嵌込画像信号EはDAコンバータ6から出力され
る親画面の映像信号A4と同期した信号となっている。
この嵌込画像信号Eが画面合成回路14に供給され、切
替制御信号発生回路15からの切替制御信号D2で制御
されることにより、DAコンバータ14からの親画面の
映像信号A4 と合成され、マルチスクリーン画面17の
スクリーンS1に対する画面合成映像信号A5が得られ
る。
In the same figure, the embedded image signal generation circuit 18
Is, for example, OSD (ON SCREEN
N DISPLAY) or an image signal E of an embedded image such as a mouse cursor. The generation timing of the embedding image signal E with respect to the video signal of the main screen is controlled by a sub-screen position control signal D 1 from the sub-screen position control device 16.
The operation of the embedded image signal generation circuit 18 is synchronized with the synchronization separation circuit 7.
Is controlled by the synchronizing signal C 1 from the output synchronizing signal generation circuit 9 or the synchronizing signal C 2 from the output synchronizing signal generating circuit 9, so that the embedding image signal E to be output therefrom becomes the video signal A 4 of the main screen output from the DA converter 6. It is a signal synchronized with.
The embedding image signal E is supplied to the screen synthesizing circuit 14 and is controlled by the switching control signal D 2 from the switching control signal generating circuit 15, thereby being synthesized with the video signal A 4 of the main screen from the DA converter 14. , screen combining video signal a 5 to the screen S 1 of the multi-screen display 17 can be obtained.

【0069】画面合成制御回路部1a〜1dの解像度変
換回路3,画面合成回路14,切替制御信号発生回路1
5や子画面位置制御装置16の構成,動作は図1に示し
た実施形態のものと同様である。また、嵌め込み画像発
生回路18は画面合成制御回路部1a,1b,1c,1
d毎に設けられており、夫々の嵌込画像発生回路18は
同一の嵌込画像信号Eを発生するものであるが、かかる
嵌込画像信号Eによる子画面が表示されるスクリーンに
対する画面合成制御回路部での嵌込画像発生回路18
が、子画面位置制御信号D1により、そのスクリーンの
親画面の画像信号の位相に対応して、発生するものであ
る。従って、スクリーンS1,S2,S3,S4に対する画
面合成制御回路部1a〜1dに夫々入力される親画面の
映像信号の解像度が互いに異なるものであっても、マル
チスクリーン画面17の各スクリーンS1,S2,S3
4に表示される親画面は解像度が互いに等しいもので
あって、かかる親画面が表示されているマルチスクリー
ン画面17に嵌込画像信号EによるOSDやマウスカー
ソルなどの画像が合成されて表示されることになる。こ
のため、同じ嵌込画像の表示状態がスクリーンS1
2,S3,S4 毎に異なるということがなく、このた
め、先に図12〜図16で説明したような問題は生じな
い。
The resolution conversion circuit 3, the screen synthesis circuit 14, and the switching control signal generation circuit 1 of the screen synthesis control circuit sections 1a to 1d
5 and the sub-screen position control device 16 are the same as those in the embodiment shown in FIG. Further, the fitted image generation circuit 18 includes the screen synthesis control circuit sections 1a, 1b, 1c, 1
d, and each of the embedding image generation circuits 18 generates the same embedding image signal E. Screen synthesizing control for a screen on which a child screen is displayed based on the embedding image signal E is provided. Embedding image generation circuit 18 in circuit section
But the sub screen position control signal D 1, corresponding to the phase of the main screen image signal of the screen, is intended to occur. Thus, each of the screen S 1, S 2, S 3 , also the resolution of the main screen of the video signal picture composing the control circuit unit 1a~1d respectively input to S 4 are different from each other, the multi-screen display 17 Screens S 1 , S 2 , S 3 ,
Parent screen displayed on S 4 is an intended resolution are equal to each other, images such as OSD or a mouse cursor by multi-screen display 17 according parent screen is displayed in the fitting image signal E is displayed in a combined Will be. For this reason, the display state of the same embedded image is the screen S 1 ,
There is no difference for each of S 2 , S 3 , and S 4 , so that the problem described above with reference to FIGS. 12 to 16 does not occur.

【0070】図10は本発明によるマルチスクリーン用
画面合成装置の第3の実施形態を示すブロック図であっ
て、3’は解像度変換回路、14’はデジタル画面合成
回路、19はDAコンバータであり、図1に対応する部
分には同一符号を付けて重複する説明を省略する。
FIG. 10 is a block diagram showing a third embodiment of the multi-screen screen synthesizing apparatus according to the present invention, wherein 3 'is a resolution conversion circuit, 14' is a digital screen synthesizing circuit, and 19 is a DA converter. 1 are denoted by the same reference numerals, and redundant description will be omitted.

【0071】この第3の実施形態は、親画面と子画面と
の画面合成をデジタル処理でもって行なうようにしたも
のである。最近では、画像処理装置もデジタル入力,デ
ジタル出力という構成をなすものが増えてきており、デ
ジタル処理による画面合成が必須となる。
In the third embodiment, the screen composition of the parent screen and the child screen is performed by digital processing. Recently, the number of image processing apparatuses having a configuration of digital input and digital output is increasing, and it is essential to synthesize a screen by digital processing.

【0072】図10において、解像度変換回路3’から
は、解像度変換されてメモリ5から読み出された親画面
のデジタル映像信号A3が出力され、デジタル画面合成
回路14’に供給される。また、メモリ11から読み出
された子画面のデジタル映像信号B3もデジタル画面合
成回路14’に供給される。デジタル画面合成回路1
4’では、切替制御信号D2 によって制御され、デジタ
ル映像信号A3 とデジタル映像信号B3とを切り替える
ことによって画面合成し、デジタルの画面合成映像信号
5’を出力する。この画面合成映像信号A5’はDAコ
ンバータ19でアナログの画面合成信号A5に変換さ
れ、マルチスクリーン画面17のスクリーンS1の親画
面表示に供される。スクリーンS2,S3,S4に対する
画面合成制御回路部1b〜1dについても同様である。
[0072] In FIG. 10, the resolution conversion circuit 3 'is being resolution conversion output digital video signal A 3 main screen read out from the memory 5, the digital image synthesizing circuit 14' is supplied to the. The digital video signal B 3 of the child screen read out from the memory 11 is also supplied to the digital image synthesizing circuit 14 '. Digital screen composition circuit 1
'In, is controlled by the switching control signal D 2, and the screen synthesized by switching between the digital video signal A 3 and the digital video signal B 3, the digital picture composite video signal A 5 of the' 4 and outputs a. The screen composite video signal A 5 ′ is converted into an analog screen composite signal A 5 by the DA converter 19, and is provided for the main screen display of the screen S 1 of the multi-screen screen 17. The same applies to the screen combining control circuit unit 1b~1d to the screen S 2, S 3, S 4 .

【0073】なお、デジタル画面合成回路14’は、合
成するデジタル映像信号A3,B3を演算処理することに
より、特殊な効果を引き出す手段も含むものである。
The digital screen synthesizing circuit 14 'includes means for extracting special effects by performing arithmetic processing on the digital video signals A 3 and B 3 to be synthesized.

【0074】以上のように、この第3の実施形態も、図
1で示した実施形態と同様の効果を得ることができる
が、さらに、各画面合成制御回路部1a〜1d毎に、D
Aコンバータの使用個数を低減することができ、この分
構成が簡略化されてコストの低減を実現できる。
As described above, the third embodiment can provide the same effects as those of the embodiment shown in FIG. 1, but further, each of the screen synthesis control circuit sections 1a to 1d has a D
The number of A converters used can be reduced, and the configuration is simplified by that much, and the cost can be reduced.

【0075】以上、本発明の実施形態を説明したが、本
発明はかかる実施形態のみに限定されるものではない。
Although the embodiments of the present invention have been described above, the present invention is not limited to only such embodiments.

【0076】例えば、親画面,子画面の入力映像信号A
1,B1がデジタル映像信号である場合には、画面合成制
御回路部1b〜1dの親画面の処理部でのADコンバー
タ4や子画面処理部でのADコンバータ10を省くこと
ができる。
For example, the input video signal A of the parent screen and the child screen
1, when B 1 is a digital video signal, it is possible to omit the AD converter 10 in the AD converter 4 and child screen processor in the processing unit of the main picture screen combining control circuit unit 1 b to 1 d.

【0077】また、図9に示す第2の実施形態におい
て、嵌込画像信号発生回路18がデジタルの嵌込画像信
号Eを発生するものとし、図10に示した第3の実施形
態と同様に、画面合成回路14でこのデジタルの嵌込画
像信号Eと解像度変換回路3からの親画面のデジタル映
像信号A3とを合成し、これによって得られるデジタル
の画面合成映像信号をDAコンバータでアナログの画面
合成映像信号A5 を得るようにしてもよい。
In the second embodiment shown in FIG. 9, it is assumed that the embedding image signal generating circuit 18 generates a digital embedding image signal E, as in the third embodiment shown in FIG. , the digital screen synthesis circuit 14 fitting synthesizes the digital video signal a 3 main screen from the image signal E and the resolution conversion circuit 3, whereby the resulting digital screen composite video signal of the analog by the DA converter it may be obtained a screen combining video signal a 5.

【0078】さらに、映像信号入力を2系統のみとして
表現した。当然、本発明では、マルチスクリーンのスク
リーン面数、及び画面合成部の映像入力数に応じて回路
を増やすことは可能であり、面数や入力数には関する制
限はないものである。
Further, the video signal input is expressed as only two systems. Naturally, in the present invention, it is possible to increase the number of circuits according to the number of screens of the multi-screen and the number of video inputs of the screen synthesizing unit, and there is no limitation on the number of screens or the number of inputs.

【0079】[0079]

【発明の効果】以上説明したように、本発明によれば、
複数のスクリーンの組み合わせからなるマルチスクリー
ン画面での画面合成に際し、各スクリーン毎に解像度が
異なる映像信号が入力されるのに対し、各スクリーンで
表示される親画面の解像度が統一されているので、スク
リーン間での子画面のサイズや位置が一意的に決まり、
外部からの子画面制御をスクリーン間の関係を考慮する
ことなく行なうことができる。
As described above, according to the present invention,
When synthesizing a multi-screen screen composed of a combination of multiple screens, video signals with different resolutions are input for each screen, whereas the resolution of the parent screen displayed on each screen is unified, The size and position of the child screen between screens are uniquely determined,
External small-screen control can be performed without considering the relationship between screens.

【0080】特に、マウスポインタや手書き入力などを
必要とする会議システムや講演システムでは、外部から
の位置制御が容易であるために、非常に有効なものとな
る。
In particular, in a conference system or a lecture system that requires a mouse pointer, handwriting input, or the like, the position control from the outside is easy, which is very effective.

【0081】また、子画面表示においても、スクリーン
間で親画面の解像度が互いに等しいので、スクリーン間
にまたがる子画面のこれらスクリーンでの解像度が等し
くなり、合成画面に違和感を与えない表示を行なうこと
が可能となる。
Also, in the sub-screen display, since the resolutions of the parent screens are equal to each other between the screens, the resolutions of the sub-screens extending between the screens are equal to each other, and a display that does not give an unnatural feeling to the composite screen is performed. Becomes possible.

【0082】そして、各スクリーンでの画面合成制御に
おいても、マルチスクリーン画面に対して与えられるユ
ニバーサルな位置情報から、複雑な演算を行なうことな
しに、各スクリーンでの子画面の位置制御を行なうこと
ができ、さらに、子画面の解像度を各スクリーンで変換
するような処理を行なう必要がなくなる。
Also, in the screen composition control on each screen, the position of the child screen on each screen is controlled from the universal position information given to the multi-screen screen without performing complicated calculations. In addition, there is no need to perform processing for converting the resolution of the child screen on each screen.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるマルチスクリーン用画面合成装置
の第1の実施形態を示すブロック図である。
FIG. 1 is a block diagram showing a first embodiment of a multi-screen screen synthesizing apparatus according to the present invention.

【図2】図1での子画面処理部のメモリからの部分子画
面の読出しタイミングを示す図である。
FIG. 2 is a diagram showing a timing of reading a partial molecule screen from a memory of a small screen processing unit in FIG. 1;

【図3】図1における画面合成回路の一具体例を示す回
路構成図である。
FIG. 3 is a circuit configuration diagram showing a specific example of a screen synthesis circuit in FIG. 1;

【図4】図3における水平切替制御信号と垂直切替制御
信号の説明図である。
FIG. 4 is an explanatory diagram of a horizontal switching control signal and a vertical switching control signal in FIG. 3;

【図5】図1に示した実施形態の要部の動作を説明する
ための図である。
FIG. 5 is a diagram for explaining an operation of a main part of the embodiment shown in FIG. 1;

【図6】図1で示した実施形態におけるマルチスクリー
ン画面での子画面の表示形態を示す図である。
FIG. 6 is a diagram showing a display form of a sub-screen on a multi-screen screen in the embodiment shown in FIG.

【図7】図1における子画面位置制御装置の位置管理動
作を説明するための図である。
FIG. 7 is a diagram for explaining a position management operation of the child screen position control device in FIG. 1;

【図8】図7に示す子画面の各スクリーンでの座標位置
を示す図である。
8 is a diagram showing coordinate positions on each screen of the child screen shown in FIG. 7;

【図9】本発明によるマルチスクリーン用画面合成装置
の第2の実施形態を示すブロック図である。
FIG. 9 is a block diagram showing a second embodiment of a multi-screen screen synthesizing apparatus according to the present invention.

【図10】本発明によるマルチスクリーン用画面合成装
置の第3の実施形態を示すブロック図である。
FIG. 10 is a block diagram showing a third embodiment of a multi-screen screen synthesizing apparatus according to the present invention.

【図11】従来のスクリーン単体での画面合成回路の一
例を示すブロック図である。
FIG. 11 is a block diagram showing an example of a conventional screen synthesis circuit using a single screen.

【図12】異なる複数の映像信号を親画面で表示する従
来のマルチスクリーン画面での子画面を示す図である。
FIG. 12 is a diagram showing a sub-screen in a conventional multi-screen screen displaying a plurality of different video signals on a main screen.

【図13】異なる複数の映像信号を親画面で表示する従
来のマルチスクリーン画面で合成されたポインタの移動
状況を示す図である。
FIG. 13 is a diagram showing a moving state of a pointer synthesized on a conventional multi-screen screen displaying a plurality of different video signals on a main screen.

【図14】異なる複数の映像信号を親画面で表示する従
来のマルチスクリーン画面で合成される子画面のスクリ
ーン毎に解像度を変えた場合の表示を示す図である。
FIG. 14 is a diagram showing a display when the resolution is changed for each sub-screen synthesized in a conventional multi-screen screen in which a plurality of different video signals are displayed on a main screen.

【図15】異なる複数の映像信号を親画面で表示する従
来のマルチスクリーン画面で合成される子画面の移動状
況を示す図である。
FIG. 15 is a diagram showing a moving state of a sub-screen synthesized on a conventional multi-screen screen displaying a plurality of different video signals on a main screen.

【図16】異なる複数の映像信号を親画面で表示する従
来のマルチスクリーン画面で合成される子画面の表示位
置に応じた領域の変化を示す図である。
FIG. 16 is a diagram showing a change in an area according to a display position of a sub-screen synthesized on a conventional multi-screen screen displaying a plurality of different video signals on a main screen.

【符号の説明】[Explanation of symbols]

1 画面合成制御回路部 2a,2b 入力端子 3,3A〜3D,3’ 解像度変換回路 4 ADコンバータ 5 メモリ 6 DAコンバータ 7 同期分離回路 8 信号処理回路 9 出力同期信号発生回路 10 ADコンバータ 11 メモリ 12 メモリ制御回路 13 DAコンバータ 14,14A〜14D 画面合成回路 14c スイッチャ 14d アンドゲート 14’ デジタル画面合成回路 15 切替信号発生回路 16 子画面位置制御装置 17 マルチスクリーン画面 18 嵌込画像信号発生回路 19 DAコンバータ DESCRIPTION OF SYMBOLS 1 Screen synthesis control circuit part 2a, 2b Input terminal 3, 3A-3D, 3 'Resolution conversion circuit 4 AD converter 5 Memory 6 DA converter 7 Sync separation circuit 8 Signal processing circuit 9 Output synchronization signal generation circuit 10 AD converter 11 Memory 12 Memory control circuit 13 DA converter 14, 14A to 14D Screen synthesis circuit 14c Switcher 14d AND gate 14 'Digital screen synthesis circuit 15 Switching signal generation circuit 16 Child screen position control device 17 Multi-screen screen 18 Embedded image signal generation circuit 19 DA converter

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5C058 AA01 BA21 BA24 BA25 BB11 BB17 EA03 5C082 AA03 AA24 AA25 AA27 AA34 BA27 BB15 BD07 CA33 CA34 CA55 CA62 CA81 CA84 DA86 MM05 MM10  ────────────────────────────────────────────────── ─── Continued on the front page F term (reference) 5C058 AA01 BA21 BA24 BA25 BB11 BB17 EA03 5C082 AA03 AA24 AA25 AA27 AA34 BA27 BB15 BD07 CA33 CA34 CA55 CA62 CA81 CA84 DA86 MM05 MM10

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 複数のスクリーンからなるマルチスクリ
ーン画面を備えたマルチスクリーン表示装置の画面合成
装置であって、 該スクリーン毎に画面合成制御回路部を備え、 該画面合成制御回路部は、 入力される親画面の映像信号の解像度を変換する解像度
変換回路と、 該解像度変換回路で解像度が変換された該親画面の映像
信号と該子画面の処理部からの子画面の映像信号とを合
成し、対応するスクリーンでの表示のための画面合成映
像信号を生成する画面合成回路と、 子画面の処理部とを有しており、 該子画面の処理部は、子画面の映像信号を該マルチスク
リーン画面での嵌め込み位置に応じたタイミングで出力
して該画面合成回路に供給し、 該各スクリーンに対する該画面合成制御回路部は夫々、
入力される該親画面の映像信号の解像度を、それらが互
いに等しくなるように、変換し、全ての該スクリーンで
等しい解像度で親画面が表示される該マルチスクリーン
画面に該子画面を合成表示するように構成したことを特
徴とするマルチスクリーン用画面合成装置。
1. A screen synthesizing device for a multi-screen display device having a multi-screen screen composed of a plurality of screens, comprising: a screen synthesizing control circuit unit for each screen; A resolution conversion circuit for converting the resolution of the video signal of the parent screen, and synthesizing the video signal of the parent screen whose resolution has been converted by the resolution conversion circuit and the video signal of the child screen from the processing unit for the child screen. , A screen synthesis circuit for generating a screen composite video signal for display on a corresponding screen, and a sub-screen processing unit. It outputs at a timing according to the fitting position on the screen screen and supplies it to the screen composition circuit. The screen composition control circuit unit for each screen is
The resolution of the input video signal of the main screen is converted so that they are equal to each other, and the child screen is displayed on the multi-screen screen in which the main screen is displayed at the same resolution on all the screens. A multi-screen screen synthesizing apparatus characterized in that it is configured as described above.
【請求項2】 請求項1において、 前記解像度変換回路は、 入力される前記親画面の映像信号から同期信号を分離す
る同期分離回路と、 入力される前記親画面の映像信号をデジタル映像信号に
変換する第1のADコンバータと、 該第1のADコンバータから出力される前記親画面のデ
ジタル映像信号を格納する第1のメモリと、 出力用同期信号発生回路と、 該第1のメモリに格納された前記親画面のデジタル映像
信号を該同期分離回路もしくは該出力用同期信号発生回
路からの同期信号に基づいて取り込み、 解像度変換または解像度変換とフレーム周波数変換の処
理を行なう信号処理回路と、 該信号処理回路で処理された前記親画面のデジタル映像
信号をアナログ映像信号に変換する第1のDAコンバー
タとを有し、 前記子画面の処理部は、 入力される前記子画面の映像信号をデジタル映像信号に
変換する第2のADコンバータと、 該第2のADコンバータから出力される前記子画面のデ
ジタル映像信号を格納する第2のメモリと、 該第2のメモリへの前記子画面のデジタル映像信号の書
込みを制御するとともに、前記子画面の前記マルチスク
リーン画面での嵌め込み位置に応じたタイミングで、か
つ該同期分離回路もしくは該出力用同期信号発生回路か
らの同期信号に同期して該第2のメモリから前記子画面
のデジタル映像信号を読み出す制御を行なうメモリ制御
回路と、 該第2のメモリから読み出される前記子画面のデジタル
映像信号をアナログ映像信号に変換する第2のDAコン
バータとを有することを特徴とするマルチスクリーン用
画面合成装置。
2. The resolution conversion circuit according to claim 1, wherein the resolution conversion circuit comprises: a synchronization separation circuit configured to separate a synchronization signal from an input video signal of the main screen; A first AD converter for converting; a first memory for storing the digital video signal of the main screen output from the first AD converter; an output synchronizing signal generating circuit; and a storage for the first memory A signal processing circuit that captures the digital video signal of the main screen obtained based on the synchronization signal from the synchronization separation circuit or the output synchronization signal generation circuit and performs resolution conversion or resolution conversion and frame frequency conversion processing; A first D / A converter for converting the digital video signal of the main screen processed by the signal processing circuit into an analog video signal; A second A / D converter for converting an input video signal of the sub-screen into a digital video signal, a second memory for storing the digital video signal of the sub-screen output from the second A / D converter, Controlling the writing of the digital video signal of the sub-screen into the second memory, at a timing corresponding to the fitting position of the sub-screen on the multi-screen screen, and at the synchronization separation circuit or the output synchronization. A memory control circuit that controls reading of the digital video signal of the child screen from the second memory in synchronization with a synchronization signal from the signal generating circuit; and a digital video signal of the child screen read from the second memory. A multi-screen screen synthesizing device, comprising: a second DA converter for converting an analog video signal.
【請求項3】 請求項1において、 前記解像度変換回路は、 入力される前記親画面の映像信号から同期信号を分離す
る同期分離回路と、 入力される前記親画面の映像信号をデジタル映像信号に
変換する第1のADコンバータと、 該第1のADコンバータから出力される前記親画面のデ
ジタル映像信号を格納する第1のメモリと、 出力用同期信号発生回路と、 該第1のメモリに格納された前記親画面のデジタル映像
信号を該同期分離回路もしくは該出力用同期信号発生回
路からの同期信号に基づいて取り込み、 解像度変換または解像度変換とフレーム周波数変換の処
理を行なう信号処理回路と、 該信号処理回路で処理された前記親画面のデジタル映像
信号をアナログ映像信号に変換する第1のDAコンバー
タとを有し、 前記子画面の処理部は、前記子画面の前記マルチスクリ
ーン画面での嵌め込み位置に応じたタイミングで、かつ
該同期分離回路もしくは該出力用同期信号発生回路から
の同期信号に同期して子画面表示用の画像信号を発生す
る画像信号発生回路であることを特徴とするマルチスク
リーン用画面合成装置。
3. The resolution conversion circuit according to claim 1, wherein the resolution conversion circuit separates a synchronization signal from an input video signal of the main screen, and converts the input video signal of the main screen into a digital video signal. A first AD converter for converting; a first memory for storing the digital video signal of the main screen output from the first AD converter; an output synchronizing signal generating circuit; and a storage for the first memory A signal processing circuit that captures the digital video signal of the main screen obtained based on the synchronization signal from the synchronization separation circuit or the output synchronization signal generation circuit and performs resolution conversion or resolution conversion and frame frequency conversion processing; A first D / A converter for converting the digital video signal of the main screen processed by the signal processing circuit into an analog video signal; Generates an image signal for displaying a sub-screen at a timing corresponding to a fitting position of the sub-screen on the multi-screen screen and in synchronization with a synchronization signal from the synchronization separation circuit or the output synchronization signal generation circuit. A multi-screen screen synthesizing apparatus, comprising:
【請求項4】 請求項1,2または3において、 前記画面合成制御回路部は夫々、入力される前記親画面
の映像信号の解像度を、前記画面合成制御回路部夫々に
入力される前記親画面の映像信号の解像度のうちの最も
高い映像信号の解像度に一致させることを特徴とするマ
ルチスクリーン用画面合成装置。
4. The screen composition control circuit unit according to claim 1, wherein the screen composition control circuit unit determines the resolution of the input video signal of the parent screen, and inputs the resolution of the main screen to each of the screen composition control circuit units. A multi-screen screen synthesizing apparatus, wherein the resolution of the multi-screen image synthesizing unit is made to match the highest video signal resolution among the video signal resolutions.
【請求項5】 請求項1,2または3において、 前記画面合成制御回路部は夫々、入力される前記親画面
の映像信号の解像度を、前記画面合成制御回路部夫々に
入力される前記親画面の映像信号の解像度のうちの解像
度が等しい映像信号の入力数が最も多い映像信号の解像
度に一致させることを特徴とするマルチスクリーン用画
面合成装置。
5. The screen composition control circuit unit according to claim 1, wherein the screen composition control circuit unit determines a resolution of a video signal of the input parent screen, and the resolution of the parent screen supplied to the screen composition control circuit unit. Wherein the number of input video signals having the same resolution among the resolutions of the video signals is the same as the resolution of the video signal having the largest number of inputs.
【請求項6】 請求項1,2または3において、 前記画面合成制御回路部は夫々、入力される前記親画面
の映像信号の解像度を、これら親画面に合成されて前記
マルチスクリーン画面に表示される前記子画面の映像信
号の解像度に一致させることを特徴とするマルチスクリ
ーン用画面合成装置。
6. The multi-screen screen according to claim 1, wherein the screen composition control circuit unit combines the resolution of the input video signal of the main screen with the main screen and displays the resolution on the multi-screen screen. A multi-screen screen synthesizing device, wherein the resolution is made to match the resolution of the video signal of the sub-screen.
【請求項7】 請求項1,2または3において、 前記子画面の処理部を複数個有し、夫々の前記子画面の
処理部に子画面の映像信号が入力されて処理されて前記
画面合成回路に供給されて、前記マルチスクリーン画面
に複数の子画面を合成表示可能であって、 前記画面合成制御回路部は夫々、入力される前記親画面
の映像信号の解像度を、これら親画面に合成されて前記
マルチスクリーン画面に表示される該複数個の子画面の
映像信号のうちの最も高い解像度の子画面の映像信号の
解像度に一致させることを特徴とするマルチスクリーン
用画面合成装置。
7. The screen composition according to claim 1, 2, or 3, further comprising a plurality of processing units for the sub-screens, wherein a video signal of the sub-screen is input to and processed by each of the processing units for the sub-screens. A plurality of child screens can be combined and displayed on the multi-screen screen by being supplied to a circuit, and the screen combination control circuit unit combines the resolution of the input video signal of the parent screen with the parent screen. A multi-screen screen synthesizing apparatus, wherein the resolution of the video signal of the highest resolution sub-screen among the plurality of sub-screen video signals displayed on the multi-screen screen is matched.
【請求項8】 請求項1〜7のいずれか1つにおいて、 前記マルチスクリーン画面での子画面の表示領域が前記
マルチスクリーン画面上の位置で指定され、指定された
該位置から前記スクリーン毎の該子画面の表示領域を決
定する子画面位置制御装置を設け、 前記画面合成回路は、該当する前記スクリーンに対して
該子画面位置制御装置によって決定された該子画面の表
示領域を表わす情報に基づいて、前記親画面の映像信号
と前記子画面の映像信号とを合成することを特徴とした
マルチスクリーン用画面合成装置。
8. The multi-screen screen according to claim 1, wherein a display area of the sub-screen on the multi-screen screen is designated by a position on the multi-screen screen, and the display area of each screen is designated from the designated position. A sub-screen position control device for determining a display area of the sub-screen is provided, wherein the screen synthesizing circuit converts the information representing the display area of the sub-screen determined by the sub-screen position control device for the relevant screen; A multi-screen image synthesizing apparatus, wherein the image signal of the main image and the image signal of the child image are synthesized based on the image signal.
【請求項9】 請求項8において、 前記子画面位置制御装置は、前記マルチスクリーン画面
と前記スクリーンとに夫々座標系を設定し、前記マルチ
スクリーン画面での子画面の表示領域が前記マルチスク
リーン画面に設定された座標系での座標位置で指定さ
れ、指定された該座標位置を前記スクリーン毎に割り当
てて前記スクリーン毎の座標系の座標位置に座標変換
し、前記子画面の表示領域を前記スクリーン毎に割り当
てた座標系に変換することを特徴としたマルチスクリー
ン用画面合成装置。
9. The sub-screen position control device according to claim 8, wherein the sub-screen position control device sets a coordinate system for each of the multi-screen screen and the screen, and the display area of the sub-screen on the multi-screen screen is the multi-screen screen. Is designated by the coordinate position in the coordinate system set in the coordinate system, the designated coordinate position is assigned to each screen, and the coordinates are converted into the coordinate position in the coordinate system for each screen, and the display area of the child screen is displayed on the screen. A screen synthesizing apparatus for a multi-screen, wherein the screen is converted into a coordinate system assigned to each screen.
【請求項10】 請求項1〜9のいずれか1つにおい
て、 前記画面合成回路に供給される前記親画面の映像信号と
前記子画面の映像信号とはディジタル信号であって、 前記画面合成回路は、前記親画面の映像信号と前記子画
面の映像信号とを演算処理して合成することを特徴とす
るマルチスクリーン用画面合成装置。
10. The screen synthesizing circuit according to claim 1, wherein the video signal of the main screen and the video signal of the child screen supplied to the screen synthesizing circuit are digital signals. Is a multi-screen screen synthesizing apparatus, which performs arithmetic processing on the video signal of the main screen and the video signal of the child screen and synthesizes them.
JP30717299A 1999-10-28 1999-10-28 Screen synthesizer for multi-screen Expired - Fee Related JP3685668B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30717299A JP3685668B2 (en) 1999-10-28 1999-10-28 Screen synthesizer for multi-screen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30717299A JP3685668B2 (en) 1999-10-28 1999-10-28 Screen synthesizer for multi-screen

Publications (2)

Publication Number Publication Date
JP2001128089A true JP2001128089A (en) 2001-05-11
JP3685668B2 JP3685668B2 (en) 2005-08-24

Family

ID=17965912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30717299A Expired - Fee Related JP3685668B2 (en) 1999-10-28 1999-10-28 Screen synthesizer for multi-screen

Country Status (1)

Country Link
JP (1) JP3685668B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009080455A (en) * 2007-05-14 2009-04-16 Christie Digital Systems Usa Inc Configurable imaging system
US8362970B2 (en) 2007-05-14 2013-01-29 Christie Digital Systems Usa, Inc. Configurable imaging system
US9047039B2 (en) 2007-05-14 2015-06-02 Christie Digital Systems Usa, Inc. Configurable imaging system
KR20180131958A (en) * 2018-03-09 2018-12-11 퍼시픽솔루션 주식회사 Screen division image control method and computer readable record medium on which a program therefor is recorded
CN110908628A (en) * 2019-11-20 2020-03-24 广东奥园奥买家电子商务有限公司 Splicing display method, device and equipment based on seamless display screen
CN111198668A (en) * 2019-12-26 2020-05-26 成都中科合迅科技有限公司 Multi-screen system based on browser and multi-screen interaction method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101528144B1 (en) * 2008-11-25 2015-06-12 엘지디스플레이 주식회사 Multi-panel display and method of driving the same
KR101881370B1 (en) * 2017-06-01 2018-07-24 퍼시픽솔루션 주식회사 Display screen division image overlap control apparatus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009080455A (en) * 2007-05-14 2009-04-16 Christie Digital Systems Usa Inc Configurable imaging system
US8362970B2 (en) 2007-05-14 2013-01-29 Christie Digital Systems Usa, Inc. Configurable imaging system
US8410995B2 (en) 2007-05-14 2013-04-02 Christie Digital Systems Usa, Inc. Configurable imaging system
US8427391B2 (en) 2007-05-14 2013-04-23 Christie Digital Systems Usa, Inc. Configurable imaging system
US9047039B2 (en) 2007-05-14 2015-06-02 Christie Digital Systems Usa, Inc. Configurable imaging system
KR20180131958A (en) * 2018-03-09 2018-12-11 퍼시픽솔루션 주식회사 Screen division image control method and computer readable record medium on which a program therefor is recorded
KR101961104B1 (en) * 2018-03-09 2019-03-22 퍼시픽솔루션 주식회사 Screen division image control method and computer readable record medium on which a program therefor is recorded
CN110908628A (en) * 2019-11-20 2020-03-24 广东奥园奥买家电子商务有限公司 Splicing display method, device and equipment based on seamless display screen
CN111198668A (en) * 2019-12-26 2020-05-26 成都中科合迅科技有限公司 Multi-screen system based on browser and multi-screen interaction method

Also Published As

Publication number Publication date
JP3685668B2 (en) 2005-08-24

Similar Documents

Publication Publication Date Title
JP4646446B2 (en) Video signal processing device
KR100386579B1 (en) format converter for multi source
EP0782333B1 (en) Image display apparatus
JPH0934426A (en) Image display method
JP2008197394A (en) Image conversion apparatus and image conversion method
US7123273B2 (en) Overlay of plural images
JP3344197B2 (en) Video signal processing device and display device using the same
JP2007214659A (en) Osd apparatus
JP2008244981A (en) Video synthesis device and video output device
JP3685668B2 (en) Screen synthesizer for multi-screen
JP2000330536A (en) Liquid crystal multi-display display device
JPH0775014A (en) Video display device, multi-screen display system and magnification processing circuit
JP2000221952A (en) Image display device
JP2002500478A (en) Method and apparatus for reducing flicker in a television display of network application data
JP2006301029A (en) On-screen display apparatus and on-screen display creating method
JP2001092432A (en) Display device
KR100565730B1 (en) video/graphics processor using set-top box in digital TV
JP2006337732A (en) Image display system for conference
JP3217820B2 (en) Video synthesizing method and external synchronous display device
JP2009145600A (en) Display control device, method, and program
JPH0259795A (en) Multi-video system
JP2005292414A (en) Image output controller
JP4089590B2 (en) Video display method
JP3855988B2 (en) Video display method
KR100744519B1 (en) Device for an on screen display scaling and the method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050531

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees