JP2001052864A - Making method of opto-electronical device - Google Patents

Making method of opto-electronical device

Info

Publication number
JP2001052864A
JP2001052864A JP2000166763A JP2000166763A JP2001052864A JP 2001052864 A JP2001052864 A JP 2001052864A JP 2000166763 A JP2000166763 A JP 2000166763A JP 2000166763 A JP2000166763 A JP 2000166763A JP 2001052864 A JP2001052864 A JP 2001052864A
Authority
JP
Japan
Prior art keywords
layer
forming
insulating film
film
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000166763A
Other languages
Japanese (ja)
Inventor
Shunpei Yamazaki
舜平 山崎
Jun Koyama
潤 小山
Ichiu Yamamoto
一宇 山本
Toshimitsu Konuma
利光 小沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000166763A priority Critical patent/JP2001052864A/en
Publication of JP2001052864A publication Critical patent/JP2001052864A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an EL display device with high operating performance and reliability. SOLUTION: A third passivation film 45 is provided beneath an EL element 203 made up of a pixel electrode (positive electrode) 46, an EL layer 47, and a negative electrode 48, and prevents an alkaline metal in the EL element 203 formed by an ink-jet mode from being diffused toward a TFT(thin-film transistor). The third passivation film 45 prevents water and oxygen from infiltrating from the TFT side, and dissipates the heat generated in the EL element 203 to suppress deterioration of the EL element 203.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体素子(半導体
薄膜を用いた素子)を基板上に作り込んで形成されたE
L(エレクトロルミネッセンス)表示装置に代表される
電気光学装置及びその電気光学装置を表示ディスプレイ
(表示部ともいう)として有する電子装置(電子デバイ
ス)に関する。特にそれらの作製方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an E element formed by forming a semiconductor element (an element using a semiconductor thin film) on a substrate.
The present invention relates to an electro-optical device represented by an L (electroluminescence) display device and an electronic device (electronic device) having the electro-optical device as a display (also referred to as a display unit). In particular, it relates to a method for producing them.

【0002】[0002]

【従来の技術】近年、基板上にTFTを形成する技術が
大幅に進歩し、アクティブマトリクス型表示装置への応
用開発が進められている。特に、ポリシリコン膜を用い
たTFTは、従来のアモルファスシリコン膜を用いたT
FTよりも電界効果移動度(モビリティともいう)が高
いので、高速動作が可能である。そのため、従来、基板
外の駆動回路で行っていた画素の制御を、画素と同一の
基板上に形成した駆動回路で行うことが可能となってい
る。
2. Description of the Related Art In recent years, the technology for forming a TFT on a substrate has been greatly advanced, and its application to an active matrix type display device has been developed. In particular, a TFT using a polysilicon film is a conventional TFT using an amorphous silicon film.
Since the field-effect mobility (also referred to as mobility) is higher than that of the FT, high-speed operation is possible. Therefore, the control of the pixel, which has been conventionally performed by the drive circuit outside the substrate, can be performed by the drive circuit formed on the same substrate as the pixel.

【0003】このようなアクティブマトリクス型表示装
置は、同一基板上に様々な回路や素子を作り込むことで
製造コストの低減、表示装置の小型化、歩留まりの上
昇、スループットの低減など、様々な利点が得られると
して注目されている。
Such an active matrix type display device has various advantages such as reduction in manufacturing cost, downsizing of the display device, increase in yield, and reduction in throughput by forming various circuits and elements on the same substrate. Is gaining attention.

【0004】アクティブマトリクス型EL表示装置は、
各画素のそれぞれにTFTでなるスイッチング素子を設
け、そのスイッチング素子によって電流制御を行う駆動
素子を動作させてEL層(発光層)を発光させる。例え
ば米国特許番号5,684,365号(日本国公開公
報:特開平8−234683号参照)、日本国公開公
報:特開平10−189252号に記載されたEL表示
装置がある。
An active matrix type EL display device is
A switching element formed of a TFT is provided for each pixel, and a driving element for controlling current is operated by the switching element to emit light from the EL layer (light emitting layer). For example, there are EL display devices described in U.S. Pat. No. 5,684,365 (JP-A-8-234683) and JP-A-10-189252.

【0005】これらEL表示装置をカラー表示させるに
あたって、赤(R)、緑(G)、青(B)の三原色を発
光するEL層を画素毎に配置する試みがなされている。
しかしながら、EL層として一般的に用いられる材料は
殆ど有機材料であり、そのパターニングは非常に困難で
あった。これはEL材料自体が水分に非常に弱く、現像
液にも容易に溶解してしまうほど取り扱いが難しいから
である。
In order to display these EL display devices in color, attempts have been made to arrange EL layers emitting three primary colors of red (R), green (G) and blue (B) for each pixel.
However, the material generally used for the EL layer is almost an organic material, and its patterning is very difficult. This is because the EL material itself is very weak to moisture and is difficult to handle so that it is easily dissolved in a developing solution.

【0006】このような問題を解決する技術として、E
L層をインクジェット方式により形成する技術が提案さ
れている。例えば、特開平10−012377号公報に
は、インクジェット方式によりEL層を形成したアクテ
ィブマトリクス型EL表示体が開示されている。また、
同様な技術が、「Multicolor Pixel Patterning of Lig
ht-Emitting Polymers by Ink-jet Printing;T.Shimada
et.al.,p376-379,SID99 DIGEST」にも開示されてい
る。
As a technique for solving such a problem, E
A technique for forming an L layer by an inkjet method has been proposed. For example, JP-A-10-012377 discloses an active matrix EL display in which an EL layer is formed by an inkjet method. Also,
A similar technology is called `` Multicolor Pixel Patterning of Lig
ht-Emitting Polymers by Ink-jet Printing; T.Shimada
et.al., p376-379, SID99 DIGEST ".

【0007】しかしながら、インクジェット方式は常圧
で行われるため、EL層が外気の汚染物質を取り込みや
すいという点で不利である。即ち、アルカリ金属等の可
動イオンを含みやすい状態で形成されるため、そこから
のアルカリ金属の拡散がTFTに致命的な打撃を与えか
ねないという問題をはらんでいる。なお、本明細書中で
はアルカリ金属とアルカリ土類金属を含めて「アルカリ
金属」と呼ぶ。
[0007] However, since the ink jet method is performed under normal pressure, it is disadvantageous in that the EL layer easily takes in contaminants from the outside air. That is, since the film is formed so as to easily contain mobile ions such as an alkali metal, there is a problem that the diffusion of the alkali metal therefrom may cause a fatal impact on the TFT. In this specification, the term “alkali metal” includes both alkali metals and alkaline earth metals.

【0008】[0008]

【発明が解決しようとする課題】本発明は上記問題点を
鑑みてなされたものであり、動作性能及び信頼性の高い
電気光学装置の作製方法、特にEL表示装置の作製方法
を提供することを課題とする。そして、電気光学装置の
画質を向上させることにより、それを表示用ディスプレ
イ(表示部)として有する電子装置(電子デバイス)の
品質を向上させることを課題とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object of the present invention is to provide a method of manufacturing an electro-optical device having high operation performance and high reliability, particularly a method of manufacturing an EL display device. Make it an issue. An object of the present invention is to improve the quality of an electronic device (electronic device) having the electro-optical device as a display (display unit) by improving the image quality of the electro-optical device.

【0009】[0009]

【課題を解決するための手段】上記課題を達成するため
に、本発明ではインクジェット方式で形成されたEL素
子からのアルカリ金属の拡散を、EL素子とTFTとの
間に設けた絶縁膜(パッシベーション膜)によって防止
する。具体的には、TFTを覆う平坦化膜上にアルカリ
金属の透過を妨げうる絶縁膜を設ける。即ち、その絶縁
膜中においてEL表示装置の動作温度(典型的には0〜
100℃)におけるアルカリ金属の拡散速度が十分に小
さいものを用いれば良い。
In order to achieve the above object, according to the present invention, diffusion of an alkali metal from an EL element formed by an ink jet method is performed by an insulating film (passivation) provided between the EL element and a TFT. Film). Specifically, an insulating film capable of preventing alkali metal from penetrating is provided over the flattening film covering the TFT. That is, the operating temperature of the EL display device (typically 0 to 0)
A material having a sufficiently low diffusion rate of alkali metal at 100 ° C.) may be used.

【0010】さらに好ましくは、水分及びアルカリ金属
を透過せず、且つ、熱伝導率の高い(放熱効果の高い)
絶縁膜を選定し、この絶縁膜をEL素子に接して設ける
か、さらに好ましくはそのような絶縁膜でもってEL素
子を囲んだ状態とする。即ち、EL素子になるべく近い
位置に、水分及びアルカリ金属に対するブロッキング効
果があり、且つ、放熱効果をも有する絶縁膜を設け、該
絶縁膜によってEL素子の劣化を抑制するのである。
[0010] More preferably, it does not transmit moisture and alkali metals and has high thermal conductivity (high heat radiation effect).
An insulating film is selected, and this insulating film is provided in contact with the EL element, or more preferably, the EL element is surrounded by such an insulating film. That is, an insulating film having a blocking effect on moisture and alkali metal and also having a heat radiation effect is provided at a position as close as possible to the EL element, and the deterioration of the EL element is suppressed by the insulating film.

【0011】また、そのような絶縁膜を単層で用いるこ
とができない場合は、水分及びアルカリ金属に対するブ
ロッキング効果を有する絶縁膜と、放熱効果を有する絶
縁膜とを積層して用いることもできる。さらには、水分
に対するブロッキング効果を有する絶縁膜と、アルカリ
金属に対するブロッキング効果を有する絶縁膜と、放熱
効果を有する絶縁膜とを積層して用いることもできる。
In the case where such an insulating film cannot be used as a single layer, an insulating film having a blocking effect against moisture and alkali metal and an insulating film having a heat radiation effect can be laminated. Further, an insulating film having a blocking effect on moisture, an insulating film having a blocking effect on alkali metal, and an insulating film having a heat radiation effect can be stacked.

【0012】いずれにしても、インクジェット方式を用
いてEL層を形成する場合には、EL素子を駆動するT
FTが完全にアルカリ金属から守られるような対策が必
要であり、さらにEL層自体の劣化(EL素子の劣化と
言っても良い)を抑制するためには、水分及び熱の両者
に対する対策を同時に講じておかねばならない。
In any case, when the EL layer is formed by using the ink jet method, the T element for driving the EL element is used.
It is necessary to take measures to completely protect the FT from the alkali metal. In order to suppress the deterioration of the EL layer itself (also referred to as the deterioration of the EL element), it is necessary to simultaneously take measures against both moisture and heat. I have to take it.

【0013】[0013]

【発明の実施の形態】本発明の実施の形態について、図
1、図2を用いて説明する。図1に示したのは本発明で
あるEL表示装置の画素の断面図であり、図2(A)は
その上面図、図2(B)はその回路構成である。実際に
はこのような画素がマトリクス状に複数配列されて画素
部(画像表示部)が形成される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view of a pixel of an EL display device according to the present invention. FIG. 2A is a top view thereof, and FIG. 2B is a circuit configuration thereof. Actually, a plurality of such pixels are arranged in a matrix to form a pixel portion (image display portion).

【0014】なお、図1の断面図は図2(A)に示した
上面図においてA−A’で切断した切断面を示してい
る。ここでは図1及び図2で共通の符号を用いているの
で、適宜両図面を参照すると良い。また、図2の上面図
では二つの画素を図示しているが、どちらも同じ構造で
ある。
The cross-sectional view of FIG. 1 shows a cross section taken along the line AA 'in the top view shown in FIG. Here, since the same reference numerals are used in FIG. 1 and FIG. 2, it is better to refer to both drawings as appropriate. Although two pixels are shown in the top view of FIG. 2, both have the same structure.

【0015】図1において、11は基板、12は下地と
なる絶縁膜(以下、下地膜という)である。基板11と
してはガラス基板、ガラスセラミックス基板、石英基
板、シリコン基板、セラミックス基板、金属基板若しく
はプラスチック基板(プラスチックフィルムも含む)を
用いることができる。
In FIG. 1, reference numeral 11 denotes a substrate, and 12 denotes an insulating film serving as a base (hereinafter referred to as a base film). As the substrate 11, a glass substrate, a glass ceramic substrate, a quartz substrate, a silicon substrate, a ceramic substrate, a metal substrate, or a plastic substrate (including a plastic film) can be used.

【0016】また、下地膜12は特に可動イオンを含む
基板や導電性を有する基板を用いる場合に有効である
が、石英基板には設けなくても構わない。下地膜12と
しては、珪素(シリコン)を含む絶縁膜を用いれば良
い。なお、本明細書において「珪素を含む絶縁膜」と
は、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸
化珪素膜(SiOxNyで示される)など珪素、酸素若
しくは窒素を所定の割合で含む絶縁膜を指す。
The base film 12 is particularly effective when a substrate containing mobile ions or a substrate having conductivity is used, but the base film 12 may not be provided on a quartz substrate. As the base film 12, an insulating film containing silicon (silicon) may be used. Note that in this specification, the “insulating film containing silicon” specifically includes silicon, oxygen, or nitrogen at a predetermined ratio, such as a silicon oxide film, a silicon nitride film, or a silicon nitride oxide film (indicated by SiOxNy). Refers to an insulating film.

【0017】また、下地膜12に放熱効果を持たせるこ
とによりTFTの発熱を発散させることはTFTの劣化
又はEL素子の劣化を防ぐためにも有効である。放熱効
果を持たせるには公知のあらゆる材料を用いることがで
きる。
Dispersing the heat generated by the TFT by providing the base film 12 with a heat radiation effect is also effective in preventing the deterioration of the TFT or the EL element. All known materials can be used to provide a heat radiation effect.

【0018】ここでは画素内に二つのTFTを形成して
いる。201はスイッチング用素子として機能するTF
T(以下、スイッチング用TFTという)、202はE
L素子へ流す電流量を制御する電流制御用素子として機
能するTFT(以下、電流制御用TFTという)であ
り、どちらもnチャネル型TFTで形成されている。
Here, two TFTs are formed in a pixel. 201 is a TF functioning as a switching element
T (hereinafter referred to as switching TFT), 202 is E
The TFT functions as a current control element for controlling the amount of current flowing to the L element (hereinafter, referred to as a current control TFT), and both are formed of n-channel TFTs.

【0019】nチャネル型TFTの電界効果移動度はp
チャネル型TFTの電界効果移動度よりも大きいため、
動作速度が早く大電流を流しやすい。また、同じ電流量
を流すにもTFTサイズはnチャネル型TFTの方が小
さくできる。そのため、nチャネル型TFTを電流制御
用TFTとして用いた方が表示部の有効面積が広くなる
ので好ましい。
The field effect mobility of an n-channel TFT is p
Because it is larger than the field effect mobility of the channel type TFT,
The operating speed is fast and a large current is easy to flow. Further, even when the same amount of current flows, the TFT size can be made smaller in the n-channel TFT. Therefore, it is preferable to use the n-channel type TFT as the current control TFT because the effective area of the display portion is increased.

【0020】pチャネル型TFTはホットキャリア注入
が殆ど問題にならず、オフ電流値が低いといった利点が
あって、スイッチング用TFTとして用いる例や電流制
御用TFTとして用いる例が既に報告されている。しか
しながら本発明では、LDD領域の位置を異ならせた構
造とすることでnチャネル型TFTにおいてもホットキ
ャリア注入の問題とオフ電流値の問題を解決し、全ての
画素内のTFT全てをnチャネル型TFTとしている点
にも特徴がある。
A p-channel TFT has the advantage that hot carrier injection hardly causes a problem and the off-state current value is low, and examples of using it as a switching TFT and an example of using it as a current control TFT have already been reported. However, in the present invention, the problem of hot carrier injection and the problem of the off-current value are solved even in the n-channel TFT by adopting a structure in which the position of the LDD region is changed, and all the TFTs in all the pixels are replaced by the n-channel TFT. Another feature is that the TFT is used.

【0021】ただし、本発明において、スイッチング用
TFTと電流制御用TFTをnチャネル型TFTに限定
する必要はなく、両方又はどちらか片方にpチャネル型
TFTを用いることも可能である。
However, in the present invention, it is not necessary to limit the switching TFT and the current control TFT to n-channel TFTs, and it is also possible to use p-channel TFTs for both or any one of them.

【0022】スイッチング用TFT201は、ソース領
域13、ドレイン領域14、LDD領域15a〜15d、
高濃度不純物領域16及びチャネル形成領域17a、1
7bを含む活性層、ゲート絶縁膜18、ゲート電極19
a、19b、第1層間絶縁膜20、ソース配線21並びに
ドレイン配線22を有して形成される。
The switching TFT 201 includes a source region 13, a drain region 14, LDD regions 15a to 15d,
High concentration impurity region 16 and channel forming regions 17a, 1
Active layer including 7b, gate insulating film 18, gate electrode 19
a, 19b, a first interlayer insulating film 20, a source wiring 21, and a drain wiring 22.

【0023】また、図2に示すように、ゲート電極19
a、19bは別の材料(ゲート電極19a、19bよりも低
抵抗な材料)で形成されたゲート配線211によって電
気的に接続されたダブルゲート構造となっている。勿
論、ダブルゲート構造だけでなく、トリプルゲート構造
などいわゆるマルチゲート構造(直列に接続された二つ
以上のチャネル形成領域を有する活性層を含む構造)で
あっても良い。マルチゲート構造はオフ電流値を低減す
る上で極めて有効であり、本発明では画素のスイッチン
グ用TFT201をマルチゲート構造とすることにより
オフ電流値の低いスイッチング素子を実現している。
Further, as shown in FIG.
A and 19b have a double gate structure electrically connected by a gate wiring 211 formed of another material (a material having a lower resistance than the gate electrodes 19a and 19b). Of course, not only a double gate structure but also a so-called multi-gate structure (a structure including an active layer having two or more channel forming regions connected in series) such as a triple gate structure may be used. The multi-gate structure is extremely effective in reducing the off-current value. In the present invention, a switching element with a low off-current value is realized by using a multi-gate structure for the pixel switching TFT 201.

【0024】また、活性層は結晶構造を含む半導体膜で
形成される。即ち、単結晶半導体膜でも良いし、多結晶
半導体膜や微結晶半導体膜でも良い。また、ゲート絶縁
膜18は珪素を含む絶縁膜で形成すれば良い。また、ゲ
ート電極、ソース配線若しくはドレイン配線としてはあ
らゆる導電膜を用いることができる。
The active layer is formed of a semiconductor film having a crystal structure. That is, a single crystal semiconductor film, a polycrystalline semiconductor film, or a microcrystalline semiconductor film may be used. Further, the gate insulating film 18 may be formed using an insulating film containing silicon. As the gate electrode, the source wiring, or the drain wiring, any conductive film can be used.

【0025】さらに、スイッチング用TFT201にお
いては、LDD領域15a〜15dは、ゲート絶縁膜18
を挟んでゲート電極19a、19bと重ならないように設
ける。このような構造はオフ電流値を低減する上で非常
に効果的である。
Further, in the switching TFT 201, the LDD regions 15a to 15d
Are provided so as not to overlap with the gate electrodes 19a and 19b. Such a structure is very effective in reducing the off-current value.

【0026】なお、チャネル形成領域とLDD領域との
間にオフセット領域(チャネル形成領域と同一組成の半
導体層でなり、ゲート電圧が印加されない領域)を設け
ることはオフ電流値を下げる上でさらに好ましい。ま
た、二つ以上のゲート電極を有するマルチゲート構造の
場合、チャネル形成領域の間に設けられた高濃度不純物
領域がオフ電流値の低減に効果的である。
It is more preferable to provide an offset region (a region formed of a semiconductor layer having the same composition as the channel forming region and to which no gate voltage is applied) between the channel forming region and the LDD region in order to reduce the off-current value. . In the case of a multi-gate structure including two or more gate electrodes, a high-concentration impurity region provided between channel formation regions is effective in reducing an off-current value.

【0027】以上のように、マルチゲート構造のTFT
を画素のスイッチング用TFT201として用いること
により、十分にオフ電流値の低いスイッチング素子を実
現することができる。そのため、特開平10−1892
52号公報の図2のようなコンデンサーを設けなくても
十分な時間(選択されてから次に選択されるまでの間)
電流制御用TFTのゲート電圧を維持しうる。
As described above, a TFT having a multi-gate structure
Is used as the pixel switching TFT 201, a switching element with sufficiently low off-state current can be realized. Therefore, Japanese Patent Application Laid-Open No. 10-1892
Sufficient time (between one selection and the next selection) without providing a capacitor as shown in FIG.
The gate voltage of the current controlling TFT can be maintained.

【0028】即ち、従来、有効発光面積を狭める要因と
なっていたコンデンサーを排除することが可能となり、
有効発光面積を広くすることが可能となる。このことは
EL表示装置の画質を明るくできることを意味する。
That is, it is possible to eliminate the capacitor which has conventionally been a factor for reducing the effective light emitting area.
It is possible to increase the effective light emitting area. This means that the image quality of the EL display device can be made bright.

【0029】次に、電流制御用TFT202は、ソース
領域31、ドレイン領域32、LDD領域33及びチャ
ネル形成領域34を含む活性層、ゲート絶縁膜18、ゲ
ート電極35、第1層間絶縁膜20、ソース配線36並
びにドレイン配線37を有して形成される。なお、ゲー
ト電極35はシングルゲート構造となっているが、マル
チゲート構造であっても良い。
Next, the current controlling TFT 202 includes an active layer including a source region 31, a drain region 32, an LDD region 33 and a channel forming region 34, a gate insulating film 18, a gate electrode 35, a first interlayer insulating film 20, It is formed to have a wiring 36 and a drain wiring 37. The gate electrode 35 has a single gate structure, but may have a multi-gate structure.

【0030】図2に示すように、スイッチング用TFT
のドレインは電流制御用TFTのゲートに電気的に接続
されている。具体的には電流制御用TFT202のゲー
ト電極35はスイッチング用TFT201のドレイン領
域14とドレイン配線(接続配線とも言える)22を介
して電気的に接続されている。また、ソース配線36は
電流供給線212に接続される。
As shown in FIG. 2, the switching TFT
Is electrically connected to the gate of the current controlling TFT. Specifically, the gate electrode 35 of the current controlling TFT 202 is electrically connected to the drain region 14 of the switching TFT 201 via the drain wiring (also referred to as connection wiring) 22. The source wiring 36 is connected to the current supply line 212.

【0031】この電流制御用TFT202の特徴は、チ
ャネル幅がスイッチング用TFT201のチャネル幅よ
りも大きい点である。即ち、図8に示すように、スイッ
チング用TFTのチャネル長をL1、チャネル幅をW1
とし、電流制御用TFTのチャネル長をL2、チャネル
幅をW2とした場合、W2/L2≧5×W1/L1(好
ましくはW2/L2≧10×W1/L1)という関係式
が成り立つようにする。このため、スイッチング用TF
Tよりも多くの電流を容易に流すことが可能である。
The feature of the current controlling TFT 202 is that the channel width is larger than the channel width of the switching TFT 201. That is, as shown in FIG. 8, the channel length of the switching TFT is L1, and the channel width is W1.
When the channel length of the current controlling TFT is L2 and the channel width is W2, the relational expression of W2 / L2 ≧ 5 × W1 / L1 (preferably W2 / L2 ≧ 10 × W1 / L1) is satisfied. . Therefore, the switching TF
More current than T can easily flow.

【0032】なお、マルチゲート構造であるスイッチン
グ用TFTのチャネル長L1は、形成された二つ以上の
チャネル形成領域のそれぞれのチャネル長の総和とす
る。図8の場合、ダブルゲート構造であるので、二つの
チャネル形成領域のそれぞれのチャネル長L1a及びL
1bを加えたものがスイッチング用TFTのチャネル長
L1となる。
The channel length L1 of the switching TFT having the multi-gate structure is the sum of the respective channel lengths of the formed two or more channel forming regions. In the case of FIG. 8, the channel lengths L1a and L1a of the two channel
The sum of 1b is the channel length L1 of the switching TFT.

【0033】本発明において、チャネル長L1、L2及
びチャネル幅W1、W2は特定の数値範囲に限定される
ものではないが、W1は0.1〜5μm(代表的には1
〜3μm)、W2は0.5〜30μm(代表的には2〜1
0μm)とするのが好ましい。この時、L1は0.2〜
18μm(代表的には2〜15μm)、L2は0.1〜5
0μm(代表的には1〜20μm)とするのが好ましい。
In the present invention, the channel lengths L1, L2 and the channel widths W1, W2 are not limited to specific numerical ranges, but W1 is 0.1 to 5 μm (typically 1 to 5 μm).
33 μm), W2 is 0.5-30 μm (typically 2-1
0 μm). At this time, L1 is 0.2 to
18 μm (typically 2 to 15 μm), L2 is 0.1 to 5
It is preferably 0 μm (typically 1 to 20 μm).

【0034】なお、電流制御用TFTでは電流が過剰に
流れることを防止するためチャネル長Lの長さを長めに
設定することが望ましい。好ましくはW2/L2≧3
(好ましくはW2/L2≧5)とするとよい。望ましく
はは一画素あたり0.5〜2μA(好ましくは1〜1.
5μA)となるようにする。
In the current control TFT, it is desirable to set the channel length L to be longer in order to prevent the current from flowing excessively. Preferably W2 / L2 ≧ 3
(Preferably W2 / L2 ≧ 5). Desirably, 0.5 to 2 μA per pixel (preferably 1-1.
5 μA).

【0035】これらの数値範囲とすることによりVGA
クラスの画素数(640×480)を有するEL表示装
置からハイビジョンクラスの画素数(1920×108
0又は1280×1024)を有するEL表示装置ま
で、あらゆる規格を網羅することができる。
By setting these numerical ranges, VGA
From the EL display device having the number of pixels of the class (640 × 480), the number of pixels of the HDTV class (1920 × 108)
0 or 1280 × 1024) can cover all standards.

【0036】また、スイッチング用TFT201に形成
されるLDD領域の長さ(幅)は0.5〜3.5μm、
代表的には2.0〜2.5μmとすれば良い。
The length (width) of the LDD region formed in the switching TFT 201 is 0.5 to 3.5 μm.
Typically, the thickness may be 2.0 to 2.5 μm.

【0037】また、図1に示したEL表示装置は、電流
制御用TFT202において、ドレイン領域32とチャ
ネル形成領域34との間にLDD領域33が設けられ、
且つ、LDD領域33がゲート絶縁膜18を挟んでゲー
ト電極35に重なっている領域と重なっていない領域と
を有する点にも特徴がある。
In the EL display device shown in FIG. 1, the LDD region 33 is provided between the drain region 32 and the channel forming region 34 in the current controlling TFT 202.
Further, the LDD region 33 is characterized in that the LDD region 33 has a region overlapping the gate electrode 35 with the gate insulating film 18 interposed therebetween and a region not overlapping.

【0038】電流制御用TFT202は、EL素子20
3を発光させるための電流を供給すると同時に、その供
給量を制御して階調表示を可能とする。そのため、電流
を流しても劣化しないようにホットキャリア注入による
劣化対策を講じておく必要がある。また、黒色を表示す
る際は、電流制御用TFT202をオフ状態にしておく
が、その際、オフ電流値が高いときれいな黒色表示がで
きなくなり、コントラストの低下等を招く。従って、オ
フ電流値も抑える必要がある。
The current controlling TFT 202 is connected to the EL element 20.
At the same time as supplying a current for causing the light emitting device 3 to emit light, the supplied amount is controlled to enable gray scale display. Therefore, it is necessary to take measures against deterioration by hot carrier injection so that the deterioration does not occur even when a current flows. When displaying black, the current control TFT 202 is turned off. However, in this case, if the off-current value is high, a clear black display cannot be performed, which causes a decrease in contrast and the like. Therefore, it is necessary to suppress the off-current value.

【0039】ホットキャリア注入による劣化に関して
は、ゲート電極に対してLDD領域が重なった構造が非
常に効果的であることが知られている。しかしながら、
LDD領域全体をゲート電極に重ねてしまうとオフ電流
値が増加してしまうため、本出願人はゲート電極に重な
らないLDD領域を直列に設けるという新規な構造によ
って、ホットキャリア対策とオフ電流値対策とを同時に
解決している。
With respect to deterioration due to hot carrier injection, it is known that a structure in which an LDD region overlaps a gate electrode is very effective. However,
If the entire LDD region is overlapped with the gate electrode, the off-current value increases. Therefore, the present applicant has developed a new structure in which an LDD region that does not overlap the gate electrode is provided in series, thereby taking measures against hot carriers and off-current values. And solve at the same time.

【0040】この時、ゲート電極に重なったLDD領域
の長さは0.1〜3μm(好ましくは0.3〜1.5μ
m)にすれば良い。長すぎては寄生容量を大きくしてし
まい、短すぎてはホットキャリアを防止する効果が弱く
なってしまう。また、ゲート電極に重ならないLDD領
域の長さは1.0〜3.5μm(好ましくは1.5〜
2.0μm)にすれば良い。長すぎると十分な電流を流
せなくなり、短すぎるとオフ電流値を低減する効果が弱
くなる。
At this time, the length of the LDD region overlapping the gate electrode is 0.1 to 3 μm (preferably 0.3 to 1.5 μm).
m). If the length is too long, the parasitic capacitance is increased, and if it is too short, the effect of preventing hot carriers is weakened. The length of the LDD region that does not overlap with the gate electrode is 1.0 to 3.5 μm (preferably 1.5 to 3.5 μm).
2.0 μm). If it is too long, a sufficient current cannot be supplied, and if it is too short, the effect of reducing the off-current value becomes weak.

【0041】また、上記構造においてゲート電極とLD
D領域とが重なった領域では寄生容量が形成されてしま
うため、ソース領域31とチャネル形成領域34との間
には設けない方が好ましい。電流制御用TFTはキャリ
ア(ここでは電子)の流れる方向が常に同一であるの
で、ドレイン領域側のみにLDD領域を設けておけば十
分である。
In the above structure, the gate electrode and the LD
Since a parasitic capacitance is formed in a region where the D region overlaps, it is preferable not to provide the parasitic capacitance between the source region 31 and the channel formation region 34. Since the current control TFT always has the same flowing direction of carriers (here, electrons), it is sufficient to provide an LDD region only on the drain region side.

【0042】また、流しうる電流量を多くするという観
点から見れば、電流制御用TFT202の活性層(特に
チャネル形成領域)の膜厚を厚くする(好ましくは50
〜100nm、さらに好ましくは60〜80nm)こと
も有効である。逆に、スイッチング用TFT201の場
合はオフ電流値を小さくするという観点から見れば、活
性層(特にチャネル形成領域)の膜厚を薄くする(好ま
しくは20〜50nm、さらに好ましくは25〜40n
m)ことも有効である。
From the viewpoint of increasing the amount of current that can flow, the thickness of the active layer (particularly, the channel formation region) of the current control TFT 202 is increased (preferably 50).
To 100 nm, more preferably 60 to 80 nm). Conversely, in the case of the switching TFT 201, from the viewpoint of reducing the off-current value, the thickness of the active layer (particularly, the channel formation region) is reduced (preferably 20 to 50 nm, more preferably 25 to 40 n).
m) is also effective.

【0043】次に、41は第1パッシベーション膜であ
り、膜厚は10nm〜1μm(好ましくは200〜50
0nm)とすれば良い。材料としては、珪素を含む絶縁
膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)を
用いることができる。このパッシベーション膜41は形
成されたTFTをアルカリ金属や水分から保護する役割
をもつ。最終的にTFTの上方に設けられるEL層には
ナトリウム等のアルカリ金属が含まれている。即ち、第
1パッシベーション膜41はこれらのアルカリ金属(可
動イオン)をTFT側に侵入させない保護層としても働
く。
Next, reference numeral 41 denotes a first passivation film having a thickness of 10 nm to 1 μm (preferably 200 to 50 μm).
0 nm). As a material, an insulating film containing silicon (in particular, a silicon nitride oxide film or a silicon nitride film is preferable) can be used. The passivation film 41 has a role of protecting the formed TFT from an alkali metal or moisture. The EL layer finally provided above the TFT contains an alkali metal such as sodium. That is, the first passivation film 41 also functions as a protective layer that does not allow these alkali metals (mobile ions) to enter the TFT side.

【0044】また、第1パッシベーション膜41に放熱
効果を持たせることでEL層の熱劣化を防ぐことも有効
である。但し、図1の構造のEL表示装置は基板11側
に光が放射されるため、第1パッシベーション膜41は
透光性を有することが必要である。また、EL層として
有機材料を用いる場合、酸素との結合により劣化するの
で、酸素を放出しやすい絶縁膜は用いないことが望まし
い。
It is also effective to make the first passivation film 41 have a heat radiation effect to prevent the EL layer from being thermally degraded. However, since the EL display device having the structure of FIG. 1 emits light toward the substrate 11, the first passivation film 41 needs to have translucency. In the case where an organic material is used for the EL layer, it is preferable that an insulating film from which oxygen is easily released be not used because the EL layer is deteriorated by bonding with oxygen.

【0045】アルカリ金属の透過を妨げ、さらに放熱効
果をもつ透光性材料としては、B(ホウ素)、C(炭
素)、N(窒素)から選ばれた少なくとも一つの元素
と、Al(アルミニウム)、Si(珪素)、P(リン)
から選ばれた少なくとも一つの元素とを含む絶縁膜が挙
げられる。例えば、窒化アルミニウム(AlxNy)に
代表されるアルミニウムの窒化物、炭化珪素(SixC
y)に代表される珪素の炭化物、窒化珪素(SixN
y)に代表される珪素の窒化物、窒化ホウ素(BxN
y)に代表されるホウ素の窒化物、リン化ホウ素(Bx
Py)に代表されるホウ素のリン化物を用いることが可
能である。また、酸化アルミニウム(AlxOy)に代
表されるアルミニウムの酸化物は透光性に優れ、熱伝導
率が20Wm-1 -1であり、好ましい材料の一つと言え
る。これらの材料には上記効果だけでなく、水分の侵入
を防ぐ効果もある。なお、上記透光性材料において、
x、yは任意の整数である。
Prevents the penetration of alkali metals, and furthermore has a heat dissipation effect
B (boron), C (charcoal)
Element) or at least one element selected from N (nitrogen)
And Al (aluminum), Si (silicon), P (phosphorus)
Insulating film containing at least one element selected from
I can do it. For example, aluminum nitride (AlxNy)
Representative nitrides of aluminum, silicon carbide (SixC
y), silicon carbide and silicon nitride (SixN
y), boron nitride (BxN)
y), a boron nitride represented by boron nitride (Bx
Py phosphide represented by Py) can be used.
Noh. Also, substitute for aluminum oxide (AlxOy)
The expressed aluminum oxide has excellent translucency and thermal conductivity
The rate is 20Wm-1K -1Is one of the preferred materials
You. These materials not only have the above effects, but also
There is also the effect of preventing. Note that, in the light-transmitting material,
x and y are arbitrary integers.

【0046】なお、上記化合物に他の元素を組み合わせ
ることもできる。例えば、酸化アルミニウムに窒素を添
加して、AlNxOyで示される窒化酸化アルミニウム
を用いることも可能である。この材料にも放熱効果だけ
でなく、水分やアルカリ金属等の侵入を防ぐ効果があ
る。なお、上記窒化酸化アルミニウムにおいて、x、y
は任意の整数である。
It should be noted that other elements can be combined with the above compound. For example, by adding nitrogen to aluminum oxide, aluminum nitride oxide represented by AlNxOy can be used. This material not only has a heat dissipation effect, but also has an effect of preventing intrusion of moisture, alkali metal and the like. In the above aluminum nitride oxide, x, y
Is any integer.

【0047】また、特開昭62−90260号公報に記
載された材料を用いることができる。即ち、Si、A
l、N、O、Mを含む絶縁膜(但し、Mは希土類元素の
少なくとも一種、好ましくはCe(セリウム),Yb
(イッテルビウム),Sm(サマリウム),Er(エル
ビウム),Y(イットリウム)、La(ランタン)、G
d(ガドリニウム)、Dy(ジスプロシウム)、Nd
(ネオジウム)から選ばれた少なくとも一つの元素)を
用いることもできる。これらの材料にも放熱効果だけで
なく、水分やアルカリ金属等の侵入を防ぐ効果がある。
Further, the materials described in JP-A-62-90260 can be used. That is, Si, A
an insulating film containing l, N, O, and M (where M is at least one of rare earth elements, preferably Ce (cerium), Yb
(Ytterbium), Sm (samarium), Er (erbium), Y (yttrium), La (lanthanum), G
d (gadolinium), Dy (dysprosium), Nd
(At least one element selected from (neodymium)). These materials have not only a heat dissipation effect, but also an effect of preventing intrusion of moisture, alkali metal and the like.

【0048】また、少なくともダイヤモンド薄膜又はア
モルファスカーボン膜(特にダイヤモンドに特性の近い
ものはダイヤモンドライクカーボン膜と呼ばれる。)を
含む炭素膜を用いることもできる。これらは非常に熱伝
導率が高く、放熱層として極めて有効である。但し、膜
厚が厚くなると褐色を帯びて透過率が低下するため、な
るべく薄い膜厚(好ましくは5〜100nm)で用いる
ことが好ましい。
Further, a carbon film containing at least a diamond thin film or an amorphous carbon film (especially those having characteristics close to diamond is called a diamond-like carbon film) can be used. These have extremely high thermal conductivity and are extremely effective as heat dissipation layers. However, when the film thickness increases, the film becomes brownish and the transmittance decreases, and thus it is preferable to use the film as thin as possible (preferably 5 to 100 nm).

【0049】なお、第1パッシベーション膜41の目的
はあくまでアルカリ金属や水分からTFTを保護するこ
とにあるので、その効果を損なうものであってはならな
い。従って、上記放熱効果をもつ材料からなる薄膜を単
体で用いることもできるが、これらの薄膜と、アルカリ
金属や水分の透過を妨げうる絶縁膜(代表的には窒化珪
素膜(SixNy)や窒化酸化珪素膜(SiOxN
y))とを積層することは有効である。なお、上記窒化
珪素膜又は窒化酸化珪素膜において、x、yは任意の整
数である。
Since the purpose of the first passivation film 41 is to protect the TFT from alkali metals and moisture, the effect of the first passivation film 41 must not be impaired. Therefore, a thin film made of the material having the above-described heat radiation effect can be used alone. However, these thin films and an insulating film (typically, a silicon nitride film (SixNy) or a nitrided Silicon film (SiOxN
It is effective to stack y)). Note that in the above silicon nitride film or silicon nitride oxide film, x and y are arbitrary integers.

【0050】また、EL表示装置には大きく分けて四つ
のカラー化表示方式があり、RGBに対応した三種類の
EL素子を形成する方式、白色発光のEL素子とカラー
フィルターを組み合わせた方式、青色又は青緑発光のE
L素子と蛍光体(蛍光性の色変換層:CCM)とを組み
合わせた方式、陰極(対向電極)に透明電極を使用して
RGBに対応したEL素子を重ねる方式、がある。
The EL display device is roughly classified into four color display methods, a method of forming three kinds of EL elements corresponding to RGB, a method of combining a white light emitting EL element and a color filter, and a method of forming a blue color. Or E of blue-green emission
There are a system in which an L element and a phosphor (fluorescent color conversion layer: CCM) are combined, and a system in which a transparent electrode is used as a cathode (a counter electrode) and EL devices corresponding to RGB are stacked.

【0051】図1の構造はRGBに対応した三種類のE
L素子を形成する方式を用いた場合の例である。なお、
図1には一つの画素しか図示していないが、同一構造の
画素が赤、緑又は青のそれぞれの色に対応して形成さ
れ、これによりカラー表示を行うことができる。これら
各色のEL層は公知の材料を採用すれば良い。
FIG. 1 shows three types of E corresponding to RGB.
This is an example in which a method of forming an L element is used. In addition,
Although only one pixel is shown in FIG. 1, pixels having the same structure are formed corresponding to the respective colors of red, green, and blue, whereby color display can be performed. Known materials may be used for the EL layers of these colors.

【0052】但し、本発明は発光方式に関わらず実施す
ることが可能であり、上記四つの全ての方式を本発明に
用いることができる。
However, the present invention can be carried out irrespective of the light emitting method, and all the above four methods can be used in the present invention.

【0053】また、第1パッシベーション膜41を形成
したら、各TFTを覆うような形で第2層間絶縁膜(平
坦化膜と言っても良い)44を形成し、TFTによって
できる段差の平坦化を行う。第2層間絶縁膜44として
は、樹脂膜が好ましく、ポリイミド、ポリアミド、アク
リル、BCB(ベンゾシクロブテン)等を用いると良
い。勿論、十分な平坦化が可能であれば、無機膜を用い
ても良い。
After the first passivation film 41 is formed, a second interlayer insulating film (which may be referred to as a flattening film) 44 is formed so as to cover each TFT, and the step formed by the TFT is flattened. Do. As the second interlayer insulating film 44, a resin film is preferable, and polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like is preferably used. Of course, if sufficient planarization is possible, an inorganic film may be used.

【0054】第2層間絶縁膜44によってTFTによる
段差を平坦化することは非常に重要である。後に形成さ
れるEL層は非常に薄いため、段差が存在することによ
って発光不良を起こす場合がある。従って、EL層をで
きるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
It is very important that the step caused by the TFT is flattened by the second interlayer insulating film 44. Since an EL layer formed later is extremely thin, poor light emission may be caused by the presence of a step. Therefore, it is desirable that the EL layer be flattened before forming the pixel electrode so that the EL layer can be formed as flat as possible.

【0055】また、45は第2パッシベーション膜であ
り、EL素子から拡散するアルカリ金属をブロッキング
する重要な役割を担う。膜厚は5nm〜1μm(典型的
には20〜300nm)とすれば良い。この第2パッシ
ベーション膜45は、アルカリ金属の透過を妨げうる絶
縁膜を用いる。材料としては、第1パッシベーション膜
41として用いた材料を用いることができる。
Reference numeral 45 denotes a second passivation film, which plays an important role in blocking an alkali metal diffused from the EL element. The thickness may be 5 nm to 1 μm (typically 20 to 300 nm). As the second passivation film 45, an insulating film that can prevent permeation of alkali metal is used. As the material, the material used for the first passivation film 41 can be used.

【0056】また、この第2パッシベーション膜45は
EL素子で発生した熱を逃がしてEL素子に熱が蓄積し
ないように機能する放熱層としても機能する。また、第
2層間絶縁膜44が樹脂膜である場合は熱に弱いため、
EL素子で発生した熱が第2層間絶縁膜44に悪影響を
与えないようにする。
The second passivation film 45 also functions as a heat dissipation layer that functions to release heat generated in the EL element and prevent heat from being accumulated in the EL element. When the second interlayer insulating film 44 is a resin film, it is weak to heat.
The heat generated in the EL element is prevented from affecting the second interlayer insulating film 44.

【0057】前述のようにEL表示装置を作製するにあ
たってTFTを樹脂膜で平坦化することは有効である
が、EL素子で発生した熱による樹脂膜の劣化を考慮し
た構造は従来なかった。本発明では第2パッシベーショ
ン膜45を設けることによってその点を解決している点
も特徴の一つと言える。
As described above, it is effective to flatten the TFT with a resin film in manufacturing an EL display device. However, there has not been a structure which takes into consideration the deterioration of the resin film due to heat generated in the EL element. One of the features of the present invention is that the point is solved by providing the second passivation film 45.

【0058】また、第2パッシベーション膜45は上記
熱による劣化を防ぐと同時に、EL層中のアルカリ金属
がTFT側へと拡散しないようにするための保護層とし
ても機能し、さらにはEL層側へTFT側から水分や酸
素が侵入しないようにする保護層としても機能する。
Further, the second passivation film 45 functions as a protective layer for preventing the alkali metal in the EL layer from diffusing to the TFT side while preventing the deterioration due to the above-mentioned heat. It also functions as a protective layer for preventing moisture and oxygen from entering from the TFT side.

【0059】このようにTFT側とEL素子側とを放熱
効果が高く、且つ、水分やアルカリ金属の透過を妨げう
る絶縁膜で分離するという点は本発明の重要な特徴の一
つであり、従来のEL表示装置にはない構成であると言
える。
One of the important features of the present invention is that the TFT side and the EL element side are separated from each other by an insulating film which has a high heat radiation effect and can prevent the permeation of moisture or alkali metal. It can be said that this is a configuration not found in a conventional EL display device.

【0060】また、46は透明導電膜でなる画素電極
(EL素子の陽極)であり、第2パッシベーション膜4
5、第2層間絶縁膜44及び第1パッシベーション膜4
1にコンタクトホール(開孔)を開けた後、形成された
開孔部において電流制御用TFT202のドレイン配線
37に接続されるように形成される。
Reference numeral 46 denotes a pixel electrode (anode of an EL element) made of a transparent conductive film, and the second passivation film 4
5, second interlayer insulating film 44 and first passivation film 4
After a contact hole (opening) is formed in the TFT 1, the opening is formed so as to be connected to the drain wiring 37 of the current controlling TFT 202.

【0061】画素電極46が形成されたら、第2パッシ
ベーション膜45の上に樹脂膜でなるバンク(ban
k)101a、101bを形成する。本実施の形態では感
光性のポリイミド膜をスピンコーティング法により形成
し、パターニングによってバンク101a、101bを形
成する。このバンク101a、101bはインクジェット
方式でEL層を形成する際の型であり、このバンクの配
置によってEL素子の形成される場所が画定する。
After the pixel electrode 46 is formed, a bank made of a resin film is formed on the second passivation film 45.
k) Form 101a and 101b. In this embodiment, a photosensitive polyimide film is formed by a spin coating method, and the banks 101a and 101b are formed by patterning. The banks 101a and 101b are used when an EL layer is formed by an ink jet method, and the arrangement of the banks defines a place where an EL element is formed.

【0062】そして、バンク101a、101bを形成し
たら、次にEL層(有機材料が好ましい)47が形成さ
れる。EL層47は単層又は積層構造で用いられるが、
積層構造で用いられる場合が多い。発光層、電子輸送
層、電子注入層、正孔注入層又は正孔輸送層などを組み
合わせて様々な積層構造が提案されているが、本発明で
はいずれの構造であっても良い。また、EL層に対して
蛍光性色素等をドーピングしても良い。
After the banks 101a and 101b are formed, an EL layer (preferably an organic material) 47 is formed next. The EL layer 47 is used in a single layer or a laminated structure.
It is often used in a laminated structure. Various laminated structures have been proposed by combining a light emitting layer, an electron transporting layer, an electron injecting layer, a hole injecting layer, a hole transporting layer, and the like, but any structure may be used in the present invention. The EL layer may be doped with a fluorescent dye or the like.

【0063】本発明では既に公知のあらゆるEL材料を
用いることができる。公知の材料としては、有機材料が
広く知られており、駆動電圧を考慮すると有機材料を用
いるのが好ましい。有機EL材料としては、例えば、以
下の米国特許又は公開公報に開示された材料を用いるこ
とができる。
In the present invention, any known EL materials can be used. As a known material, an organic material is widely known, and it is preferable to use an organic material in consideration of a driving voltage. As the organic EL material, for example, the materials disclosed in the following U.S. patents or publications can be used.

【0064】米国特許第4,356,429号、 米国
特許第4,539,507号、 米国特許第4,72
0,432号、 米国特許第4,769,292号、
米国特許第4,885,211号、 米国特許第4,9
50,950号、 米国特許第5,059,861号、
米国特許第5,047,687号、 米国特許第5,
073,446号、 米国特許第5,059,862
号、 米国特許第5,061,617号、 米国特許第
5,151,629号、 米国特許第5,294,86
9号、 米国特許第5,294,870号、特開平10
−189252号公報、特開平8−241048号公
報、特開平8−78159号公報。
US Pat. No. 4,356,429, US Pat. No. 4,539,507, US Pat. No. 4,72
0,432, U.S. Pat. No. 4,769,292,
U.S. Pat. No. 4,885,211; U.S. Pat.
No. 50,950; U.S. Pat. No. 5,059,861;
U.S. Pat. No. 5,047,687, U.S. Pat.
No. 073,446, U.S. Pat. No. 5,059,862
No. 5,061,617; US Pat. No. 5,151,629; US Pat. No. 5,294,86.
9, U.S. Pat. No. 5,294,870;
-189252, JP-A-8-241048, JP-A-8-78159.

【0065】具体的には、正孔注入層としての有機材料
は次のような一般式で表されるものを用いることができ
る。
Specifically, an organic material represented by the following general formula can be used as the organic material for the hole injection layer.

【0066】[0066]

【化1】 Embedded image

【0067】ここでQはN又はC−R(炭素鎖)であ
り、Mは金属、金属酸化物又は金属ハロゲン化物であ
り、Rは水素、アルキル、アラルキル、アリル又はアル
カリルであり、T1、T2は水素、アルキル又はハロゲ
ンのような置換基を含む不飽和六員環である。
Where Q is N or C—R (carbon chain), M is a metal, metal oxide or metal halide, R is hydrogen, alkyl, aralkyl, allyl or alkaryl, T1, T2 Is an unsaturated 6-membered ring containing substituents such as hydrogen, alkyl or halogen.

【0068】また、正孔輸送層としての有機材料は芳香
族第三アミンを用いることができ、好ましくは次のよう
な一般式で表されるテトラアリルジアミンを含む。
The organic material used as the hole transport layer can be an aromatic tertiary amine, and preferably contains tetraallyldiamine represented by the following general formula.

【0069】[0069]

【化2】 Embedded image

【0070】ここでAreはアリレン群であり、nは1
から4の整数であり、Ar、R7、R8、R9はそれぞれ
選択されたアリル群である。
Here, Are is an arylene group, and n is 1
To 4, and Ar, R 7 , R 8 , and R 9 are all selected allyl groups.

【0071】また、EL層、電子輸送層又は電子注入層
としての有機材料は金属オキシノイド化合物を用いるこ
とができる。金属オキシノイド化合物としては以下のよ
うな一般式で表されるものを用いれば良い。
The organic material used as the EL layer, the electron transport layer or the electron injection layer can be a metal oxinoid compound. As the metal oxinoid compound, a compound represented by the following general formula may be used.

【0072】[0072]

【化3】 Embedded image

【0073】ここでR2−R7は置き換え可能であり、次
のような金属オキシノイド化合物を用いることもでき
る。
Here, R 2 -R 7 can be substituted, and the following metal oxinoid compounds can also be used.

【0074】[0074]

【化4】 Embedded image

【0075】ここでR2−R7は上述の定義によるもので
あり、L1−L5は1から12の炭素元素を含む炭水化物
群であり、L1、L2又はL2、L3は共にベンゾ環を形成
することができる。また、次のような金属オキシノイド
化合物でも良い。
Here, R 2 -R 7 are as defined above, L 1 -L 5 is a group of carbohydrates containing 1 to 12 carbon elements, and L 1 , L 2 or L 2 , L 3 is Together they can form a benzo ring. Further, the following metal oxinoid compounds may be used.

【0076】[0076]

【化5】 Embedded image

【0077】ここでR2−R6は置き換え可能である。こ
のように有機EL材料としては有機リガンドを有する配
位化合物を含む。但し、以上の例は本発明のEL材料と
して用いることのできる有機EL材料の一例であって、
これに限定する必要はまったくない。
Here, R 2 -R 6 can be replaced. Thus, the organic EL material includes a coordination compound having an organic ligand. However, the above example is an example of an organic EL material that can be used as the EL material of the present invention,
There is no need to be limited to this.

【0078】また、本発明ではEL層の形成方法として
インクジェット方式を用いるため、好ましいEL材料と
してはポリマー系材料が多い。代表的なポリマー系材料
としては、ポリパラフェニレンビニレン(PPV)系、
ポリフルオレン系、ポリビニルカルバゾール(PVK)
系などの高分子材料が挙げられる。カラー化するには、
例えば、赤色発光材料にはシアノポリフェニレンビニレ
ン、緑色発光材料にはポリフェニレンビニレン、青色発
光材料にはポリフェニレンビニレン及びポリアルキルフ
ェニレンが好ましい。
In the present invention, since an ink-jet method is used as a method for forming an EL layer, a polymer-based material is preferable as a preferable EL material. Typical polymer-based materials include polyparaphenylene vinylene (PPV),
Polyfluorene, polyvinyl carbazole (PVK)
Polymer materials such as a system. To colorize,
For example, cyanopolyphenylene vinylene is preferable for a red light emitting material, polyphenylene vinylene is preferable for a green light emitting material, and polyphenylene vinylene and polyalkylphenylene are preferable for a blue light emitting material.

【0079】なお、PPV系有機EL材料としては様々
な型のものがあるが、例えば以下のような分子式が発表
されている。(「H. Shenk,H.Becker,O.Gelsen,E.Klug
e,W.Kreuder,and H.Spreitzer,“Polymers for Light E
mitting Diodes”,Euro Display,Proceedings,1999,p.3
3-37」)
There are various types of PPV-based organic EL materials, and for example, the following molecular formulas have been published. ("H. Shenk, H. Becker, O. Gelsen, E. Klug
e, W. Kreuder, and H. Spreitzer, “Polymers for Light E
mitting Diodes ”, Euro Display, Proceedings, 1999, p.3
3-37 ")

【0080】[0080]

【化6】 Embedded image

【0081】[0081]

【化7】 Embedded image

【0082】また、特開平10−92576号公報に記
載された分子式のポリフェニルビニルを用いることもで
きる。分子式は以下のようになる。
Further, polyphenylvinyl having a molecular formula described in JP-A-10-92576 can also be used. The molecular formula is as follows.

【0083】[0083]

【化8】 Embedded image

【0084】[0084]

【化9】 Embedded image

【0085】また、PVK系有機EL材料としては以下
のような分子式がある。
Further, the following molecular formula is used as the PVK-based organic EL material.

【0086】[0086]

【化10】 Embedded image

【0087】ポリマー系有機EL材料はポリマーの状態
で溶媒に溶かして塗布することもできるし、モノマーの
状態で溶媒に溶かして塗布した後に重合することもでき
る。モノマーの状態で塗布した場合、まずポリマー前駆
体が形成され、真空中で加熱することにより重合してポ
リマーになる。
The polymer organic EL material can be applied by dissolving it in a solvent in a polymer state or by dissolving it in a solvent in a solvent state and applying it. When applied in the form of a monomer, a polymer precursor is first formed and polymerized by heating in a vacuum to form a polymer.

【0088】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は30〜150n
m(好ましくは40〜100nm)とすれば良い。
As specific light emitting layers, cyanopolyphenylene vinylene is used for a light emitting layer emitting red light, polyphenylene vinylene is used for a light emitting layer emitting green light, and polyphenylene vinylene or polyalkylphenylene is used for a light emitting layer emitting blue light. Good. The film thickness is 30-150n
m (preferably 40 to 100 nm).

【0089】また、代表的な溶媒としてはトルエン、キ
シレン、シメン、クロロフォルム、ジクロロメタン、γ
ブチルラクトン、ブチルセルソルブ又はNMP(N−メ
チル−2−ピロリドン)が挙げられる。また、塗布液の
粘度を上げるための添加剤を加えることも有効である。
Typical solvents include toluene, xylene, cymene, chloroform, dichloromethane, γ
Butyl lactone, butyl cellosolve or NMP (N-methyl-2-pyrrolidone) can be mentioned. It is also effective to add an additive for increasing the viscosity of the coating solution.

【0090】但し、以上の例は本発明のEL材料として
用いることのできる有機EL材料の一例であって、これ
に限定する必要はまったくない。インクジェット法に使
用できる有機EL材料については、特開平10−012
377号公報に記載されている材料を全て引用すること
ができる。
However, the above example is an example of the organic EL material that can be used as the EL material of the present invention, and it is not necessary to limit the invention to this. Regarding organic EL materials that can be used in the ink jet method, see JP-A-10-012.
All of the materials described in Japanese Patent No. 377 can be cited.

【0091】なお、インクジェット方式はバブルジェッ
ト(登録商標)方式(サーマルインクジェット方式とも
いう)とピエゾ方式とに大別されるが、本発明を実施す
るにはピエゾ方式が望ましい。両者の違いについて図1
9を用いて説明する。
The ink jet system is roughly classified into a bubble jet (registered trademark) system (also referred to as a thermal ink jet system) and a piezo system, and a piezo system is preferable for implementing the present invention. Figure 1 shows the difference between the two.
9 will be described.

【0092】図19(A)はピエゾ方式の例であり、1
901はピエゾ素子(圧電素子)、1902は金属パイ
プ、1903はインク材料とEL材料の混合液(以下、
EL形成溶液という)である。電圧がかかるとピエゾ素
子が変形し、金属パイプ1902も変形する。その結
果、内部のEL形成溶液1903は液滴1904として
発射される。このようにピエゾ素子にかかる電圧を制御
することでEL形成溶液の塗布を行う。この場合、EL
形成溶液1903は物理的な外圧によって押し出される
ため、組成等になんら影響はない。
FIG. 19A shows an example of the piezo method.
Reference numeral 901 denotes a piezo element (piezoelectric element), 1902 denotes a metal pipe, and 1903 denotes a liquid mixture of an ink material and an EL material (hereinafter, referred to as a liquid mixture).
EL forming solution). When a voltage is applied, the piezoelectric element is deformed, and the metal pipe 1902 is also deformed. As a result, the EL forming solution 1903 inside is emitted as droplets 1904. The application of the EL forming solution is performed by controlling the voltage applied to the piezo element as described above. In this case, EL
Since the forming solution 1903 is extruded by a physical external pressure, there is no influence on the composition or the like.

【0093】図19(B)はバブルジェット方式の例で
あり、1905は発熱体、1906は金属パイプ、19
07はEL形成溶液である。通電されると発熱体190
5が発熱し、EL形成溶液1907中に気泡1908が
発生する。その結果、気泡によってEL形成溶液190
7は押し出され、液滴1909として発射される。この
ように発熱体への電流を制御することでEL形成溶液の
塗布を行う。この場合、EL形成溶液1907は発熱体
によって熱せられるため、EL材料の組成によっては悪
影響を与える可能性がある。
FIG. 19B shows an example of the bubble jet method, in which 1905 is a heating element, 1906 is a metal pipe,
07 is an EL forming solution. Heating element 190 when energized
5 generates heat, and bubbles 1908 are generated in the EL forming solution 1907. As a result, the bubbles form the EL forming solution 190.
7 are extruded and fired as droplets 1909. The EL forming solution is applied by controlling the current to the heating element in this manner. In this case, since the EL forming solution 1907 is heated by the heating element, it may have an adverse effect depending on the composition of the EL material.

【0094】また、実際にデバイス上にインクジェット
方式を用いてEL材料を塗布形成すると図20に示すよ
うな形でEL層が形成される。図20において、91は
画素部、92、93は駆動回路であり、画素部91には
複数の画素電極94が形成されている。図示されない
が、各画素電極はそれぞれ電流制御用TFTに接続され
ている。また、実際には画素電極94を個々に分離する
バンク(図1参照)が設けられているが、ここでは図示
しない。
When an EL material is actually applied and formed on the device by using an ink-jet method, an EL layer is formed as shown in FIG. In FIG. 20, reference numeral 91 denotes a pixel portion, 92 and 93 denote drive circuits, and a plurality of pixel electrodes 94 are formed in the pixel portion 91. Although not shown, each pixel electrode is connected to a current control TFT. Further, a bank (see FIG. 1) for individually separating the pixel electrodes 94 is actually provided, but is not shown here.

【0095】そして、インクジェット方式により赤色発
光のEL層95、緑色発光のEL層96、青色発光のE
L層97を形成する。このとき、まず赤色発光のEL層
95を全て形成した後で、順次緑色発光のEL層96、
青色発光のEL層97を形成すれば良い。また、EL形
成溶液に含まれる溶媒を除去するためにベーク(焼成)
処理が必要である。このベーク処理は全てのEL層を形
成した後で行っても良いし、各色のEL層が形成し終え
た時点で個別に行っても良い。
Then, a red light emitting EL layer 95, a green light emitting EL layer 96, and a blue light emitting
An L layer 97 is formed. At this time, after first forming all the red light emitting EL layers 95, the green light emitting EL layers 96,
An EL layer 97 for emitting blue light may be formed. Also, baking (firing) is performed to remove the solvent contained in the EL forming solution.
Action is required. The baking process may be performed after all the EL layers are formed, or may be performed individually after the formation of the EL layers of each color.

【0096】また、EL層を形成する際、図20に示す
ように、赤色発光のEL層95が形成される画素(赤色
に対応する画素)、緑色発光のEL層96が形成される
画素(緑色に対応する画素)及び青色発光のEL層97
が形成される画素(青色に対応する画素)が、常に各色
が互いに接するような状態となるようにする。
When forming the EL layer, as shown in FIG. 20, a pixel on which a red light emitting EL layer 95 is formed (a pixel corresponding to red) and a pixel on which a green light emitting EL layer 96 is formed ( Pixel corresponding to green) and an EL layer 97 emitting blue light
(Pixels corresponding to blue) are always in a state where the colors are in contact with each other.

【0097】このような配置はいわゆるデルタ配置と呼
ばれるものであり、良好なカラー表示を行う上で有効で
ある。インクジェット方式の利点は、各色のEL層を個
々に打ち分けることができる点にあるため、デルタ配置
の画素部を有するEL表示装置に用いることが最も好ま
しい実施形態と言える。
Such an arrangement is called a so-called delta arrangement, and is effective for performing good color display. Since the advantage of the ink jet system is that the EL layers of each color can be separately formed, it can be said that the embodiment is most preferably used for an EL display device having a pixel portion in a delta arrangement.

【0098】また、EL層47を形成する際、処理雰囲
気は極力水分の少ない乾燥雰囲気とし、不活性ガス中で
行うことが望ましい。EL層は水分や酸素の存在によっ
て容易に劣化してしまうため、形成する際は極力このよ
うな要因を排除しておく必要がある。例えば、ドライ窒
素雰囲気、ドライアルゴン雰囲気等が好ましい。
Further, when forming the EL layer 47, it is preferable that the processing atmosphere is a dry atmosphere with a minimum amount of moisture and is performed in an inert gas. Since the EL layer is easily deteriorated by the presence of moisture and oxygen, it is necessary to eliminate such factors as much as possible when forming the EL layer. For example, a dry nitrogen atmosphere, a dry argon atmosphere, or the like is preferable.

【0099】以上のようにしてEL層47をインクジェ
ット方式により形成したら、次に陰極48、保護電極4
9が形成される。また、本明細書中では、画素電極(陽
極)、EL層及び陰極で形成される発光素子をEL素子
と呼ぶ。
After the EL layer 47 is formed by the ink jet method as described above, the cathode 48 and the protective electrode 4 are then formed.
9 is formed. In this specification, a light-emitting element formed by a pixel electrode (anode), an EL layer, and a cathode is referred to as an EL element.

【0100】陰極48としては、仕事関数の小さいマグ
ネシウム(Mg)、リチウム(Li)、セシウム(C
s)、バリウム(Ba)、カリウム(K)、ベリリウム
(Be)若しくはカルシウム(Ca)を含む材料を用い
る。好ましくはMgAg(MgとAlをMg:Ag=1
0:1で混合した材料)でなる電極を用いれば良い。他
にもMgAgAl電極、LiAl電極、また、LiFA
l電極が挙げられる。また、保護電極49は陰極48を
外部の水分等から保護膜するために設けられる電極であ
り、アルミニウム(Al)若しくは銀(Ag)を含む材
料が用いられる。この保護電極49には放熱効果もあ
る。
As the cathode 48, magnesium (Mg), lithium (Li), cesium (C
s), a material containing barium (Ba), potassium (K), beryllium (Be), or calcium (Ca) is used. Preferably, MgAg (Mg and Al are Mg: Ag = 1)
An electrode made of a material mixed at 0: 1) may be used. In addition, MgAgAl electrode, LiAl electrode, LiFA
l electrode. The protective electrode 49 is an electrode provided to protect the cathode 48 from external moisture and the like, and is made of a material containing aluminum (Al) or silver (Ag). The protection electrode 49 also has a heat radiation effect.

【0101】なお、EL層47及び陰極48は大気解放
せずに乾燥された不活性雰囲気中にて連続的に形成する
ことが望ましい。これはEL層として有機材料を用いる
場合、水分に非常に弱いため、大気解放した時の吸湿を
避けるためである。さらに、EL層47及び陰極48だ
けでなく、その上の保護電極49まで連続形成するとさ
らに良い。
It is desirable that the EL layer 47 and the cathode 48 are continuously formed in a dried inert atmosphere without being released to the atmosphere. This is because when an organic material is used for the EL layer, it is very weak to moisture, so that it does not absorb moisture when exposed to the atmosphere. Further, it is more preferable to continuously form not only the EL layer 47 and the cathode 48 but also the protective electrode 49 thereon.

【0102】また、50は第3パッシベーション膜であ
り、膜厚は10nm〜1μm(好ましくは200〜50
0nm)とすれば良い。第3パッシベーション膜50を
設ける目的は、EL層47を水分から保護する目的が主
であるが、第2パッシベーション膜45と同様に放熱効
果をもたせても良い。従って、形成材料としては第1パ
ッシベーション膜41と同様のものを用いることができ
る。但し、EL層47として有機材料を用いる場合、酸
素との結合により劣化する可能性があるので、酸素を放
出しやすい絶縁膜は用いないことが望ましい。
Reference numeral 50 denotes a third passivation film having a thickness of 10 nm to 1 μm (preferably 200 to 50 μm).
0 nm). The purpose of providing the third passivation film 50 is mainly to protect the EL layer 47 from moisture, but may have a heat radiation effect similarly to the second passivation film 45. Therefore, the same material as the first passivation film 41 can be used as a forming material. However, in the case where an organic material is used for the EL layer 47, it is preferable that an insulating film from which oxygen is easily released be not used since the EL layer 47 may be deteriorated by bonding with oxygen.

【0103】また、上述のようにEL層は熱に弱いの
で、なるべく低温(好ましくは室温から120℃までの
温度範囲)で成膜するのが望ましい。従って、プラズマ
CVD法、スパッタ法、真空蒸着法、イオンプレーティ
ング法又は溶液塗布法(スピンコーティング法)が望ま
しい成膜方法と言える。
Since the EL layer is weak to heat as described above, it is desirable to form the film at a temperature as low as possible (preferably in a temperature range from room temperature to 120 ° C.). Therefore, it can be said that a plasma CVD method, a sputtering method, a vacuum evaporation method, an ion plating method, or a solution coating method (spin coating method) is a preferable film forming method.

【0104】このように、第2パッシベーション膜45
を設けるだけでも十分にEL素子の劣化を抑制すること
はできるが、さらに好ましくはEL素子を第2パッシベ
ーション膜45及び第3パッシベーション膜50という
ようにEL素子を挟んで形成された二層の絶縁膜によっ
て囲み、EL層への水分、酸素の侵入を防ぎ、EL層か
らのアルカリ金属の拡散を防ぎ、EL層への熱の蓄積を
防ぐ。その結果、EL層の劣化がさらに抑制されて信頼
性の高いEL表示装置が得られる。
As described above, the second passivation film 45
Is sufficient to suppress the deterioration of the EL element. However, more preferably, the EL element is formed of a two-layer insulating film sandwiching the EL element such as a second passivation film 45 and a third passivation film 50. Surrounded by a film, the intrusion of moisture and oxygen into the EL layer is prevented, the diffusion of alkali metal from the EL layer is prevented, and the accumulation of heat in the EL layer is prevented. As a result, deterioration of the EL layer is further suppressed, and a highly reliable EL display device can be obtained.

【0105】また、本発明のEL表示装置は図1のよう
な構造の画素からなる画素部を有し、画素内において機
能に応じて構造の異なるTFTが配置されている。これ
によりオフ電流値の十分に低いスイッチング用TFT
と、ホットキャリア注入に強い電流制御用TFTとが同
じ画素内に形成でき、高い信頼性を有し、且つ、良好な
画像表示が可能な(動作性能の高い)EL表示装置が得
られる。
Further, the EL display device of the present invention has a pixel portion composed of pixels having a structure as shown in FIG. 1, and TFTs having different structures according to functions are arranged in the pixels. With this, the switching TFT with sufficiently low off current value
In addition, a current controlling TFT resistant to hot carrier injection can be formed in the same pixel, and an EL display device having high reliability and capable of displaying a good image (high operating performance) can be obtained.

【0106】なお、図1の画素構造においてスイッチン
グ用TFTとしてマルチゲート構造のTFTを用いてい
るが、LDD領域の配置等の構成に関しては図1の構成
に限定する必要はない。
Although a multi-gate TFT is used as the switching TFT in the pixel structure of FIG. 1, the configuration such as the arrangement of the LDD region does not need to be limited to the configuration of FIG.

【0107】以上の構成でなる本発明について、以下に
示す実施例でもってさらに詳細な説明を行うこととす
る。
The present invention having the above configuration will be described in more detail with reference to the following embodiments.

【0108】〔実施例1〕本発明の実施例について図3
〜図5を用いて説明する。ここでは、画素部とその周辺
に設けられる駆動回路部のTFTを同時に作製する方法
について説明する。但し、説明を簡単にするために、駆
動回路に関しては基本回路であるCMOS回路を図示す
ることとする。
[Embodiment 1] FIG. 3 shows an embodiment of the present invention.
This will be described with reference to FIG. Here, a method for simultaneously manufacturing TFTs of a pixel portion and a driving circuit portion provided therearound is described. However, for the sake of simplicity, a CMOS circuit, which is a basic circuit, is illustrated for the drive circuit.

【0109】まず、図3(A)に示すように、ガラス基
板300上に下地膜301を300nmの厚さに形成す
る。本実施例では下地膜301として窒化酸化珪素膜を
積層して用いる。この時、ガラス基板300に接する方
の窒素濃度を10〜25wt%としておくと良い。
First, as shown in FIG. 3A, a base film 301 is formed on a glass substrate 300 to a thickness of 300 nm. In this embodiment, a silicon nitride oxide film is stacked and used as the base film 301. At this time, the nitrogen concentration in contact with the glass substrate 300 is preferably set to 10 to 25 wt%.

【0110】また、下地膜301の一部として、図1に
示した第1パッシベーション膜41と同様の材料からな
る絶縁膜を設けることは有効である。電流制御用TFT
は大電流を流すことになるので発熱しやすく、なるべく
近いところに放熱効果のある絶縁膜を設けておくことは
有効である。
It is effective to provide an insulating film made of the same material as the first passivation film 41 shown in FIG. 1 as a part of the base film 301. Current control TFT
Since a large current flows, heat is easily generated, and it is effective to provide an insulating film having a heat radiation effect as close as possible.

【0111】次に下地膜301の上に50nmの厚さの
非晶質珪素膜(図示せず))を公知の成膜法で形成す
る。なお、非晶質珪素膜に限定する必要はなく、非晶質
構造を含む半導体膜(微結晶半導体膜を含む)であれば
良い。さらに非晶質シリコンゲルマニウム膜などの非晶
質構造を含む化合物半導体膜でも良い。また、膜厚は2
0〜100nmの厚さであれば良い。
Next, an amorphous silicon film (not shown) having a thickness of 50 nm is formed on the base film 301 by a known film forming method. Note that the present invention is not limited to an amorphous silicon film, and may be any semiconductor film including an amorphous structure (including a microcrystalline semiconductor film). Further, a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be used. The film thickness is 2
The thickness may be 0 to 100 nm.

【0112】そして、公知の技術により非晶質珪素膜を
結晶化し、結晶質珪素膜(多結晶シリコン膜若しくはポ
リシリコン膜ともいう)302を形成する。公知の結晶
化方法としては、電熱炉を使用した熱結晶化方法、レー
ザー光を用いたレーザーアニール結晶化法、赤外光を用
いたランプアニール結晶化法がある。本実施例では、X
eClガスを用いたエキシマレーザー光を用いて結晶化
する。
Then, the amorphous silicon film is crystallized by a known technique, and a crystalline silicon film (also called a polycrystalline silicon film or a polysilicon film) 302 is formed. Known crystallization methods include a thermal crystallization method using an electric furnace, a laser annealing crystallization method using laser light, and a lamp annealing crystallization method using infrared light. In this embodiment, X
Crystallization is performed using excimer laser light using eCl gas.

【0113】なお、本実施例では線状に加工したパルス
発振型のエキシマレーザー光を用いるが、矩形であって
も良いし、連続発振型のアルゴンレーザー光や連続発振
型のエキシマレーザー光を用いることもできる。
In this embodiment, a pulse oscillation type excimer laser beam processed into a linear shape is used, but a rectangular shape may be used, or a continuous oscillation type argon laser beam or a continuous oscillation type excimer laser beam may be used. You can also.

【0114】本実施例では結晶質珪素膜をTFTの活性
層として用いるが、非晶質珪素膜を用いることも可能で
ある。しかし、電流制御用TFTは大電流を流す必要性
があるため、電流を流しやすい結晶質珪素膜を用いた方
が有利である。
In this embodiment, a crystalline silicon film is used as an active layer of a TFT, but an amorphous silicon film can be used. However, since the current control TFT needs to flow a large current, it is more advantageous to use a crystalline silicon film through which a current can easily flow.

【0115】なお、オフ電流を低減する必要のあるスイ
ッチング用TFTの活性層を非晶質珪素膜で形成し、電
流制御用TFTの活性層を結晶質珪素膜で形成すること
は有効である。非晶質珪素膜はキャリア移動度が低いた
め電流を流しにくくオフ電流が流れにくい。即ち、電流
を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪
素膜の両者の利点を生かすことができる。
It is effective to form the active layer of the switching TFT for which the off-current needs to be reduced with an amorphous silicon film and the active layer of the current control TFT with a crystalline silicon film. Since the amorphous silicon film has a low carrier mobility, it is difficult for an electric current to flow and an off current is hard to flow. That is, the advantages of both an amorphous silicon film through which a current is hard to flow and a crystalline silicon film through which a current easily flows can be utilized.

【0116】次に、図3(B)に示すように、結晶質珪
素膜302上に酸化珪素膜でなる保護膜303を130
nmの厚さに形成する。この厚さは100〜200nm
(好ましくは130〜170nm)の範囲で選べば良
い。また、珪素を含む絶縁膜であれば他の膜でも良い。
この保護膜303は不純物を添加する際に結晶質珪素膜
が直接プラズマに曝されないようにするためと、微妙な
濃度制御を可能にするために設ける。
Next, as shown in FIG. 3B, a protective film 303 made of a silicon oxide film is
It is formed to a thickness of nm. This thickness is 100-200 nm
(Preferably 130 to 170 nm). Further, any other insulating film containing silicon may be used.
The protective film 303 is provided to prevent the crystalline silicon film from being directly exposed to plasma when adding impurities and to enable fine concentration control.

【0117】そして、その上にレジストマスク304
a、304bを形成し、保護膜303を介してn型を付与
する不純物元素(以下、n型不純物元素という)を添加
する。なお、n型不純物元素としては、代表的には15
族に属する元素、典型的にはリン又は砒素を用いること
ができる。なお、本実施例ではフォスフィン(PH3
を質量分離しないでプラズマ励起したプラズマドーピン
グ法を用い、リンを1×1018atoms/cm3の濃度で添加
する。勿論、質量分離を行うイオンインプランテーショ
ン法を用いても良い。
Then, a resist mask 304 is formed thereon.
a and 304b are formed, and an impurity element imparting n-type (hereinafter, referred to as an n-type impurity element) is added via the protective film 303. Note that the n-type impurity element is typically 15
Elements belonging to the group, typically phosphorus or arsenic, can be used. In this embodiment, phosphine (PH 3 )
Is added at a concentration of 1 × 10 18 atoms / cm 3 using a plasma doping method in which plasma is excited without mass separation. Of course, an ion implantation method for performing mass separation may be used.

【0118】この工程により形成されるn型不純物領域
305、306には、n型不純物元素が2×1016〜5
×1019atoms/cm3(代表的には5×1017〜5×10
18atoms/cm3)の濃度で含まれるようにドーズ量を調節
する。
In the n-type impurity regions 305 and 306 formed in this step, the n-type impurity element contains 2 × 10 16 to 5 × 10 16.
× 10 19 atoms / cm 3 (typically 5 × 10 17 to 5 × 10
The dose is adjusted so as to be contained at a concentration of 18 atoms / cm 3 ).

【0119】次に、図3(C)に示すように、保護膜3
03を除去し、添加した15族に属する元素の活性化を
行う。活性化手段は公知の技術を用いれば良いが、本実
施例ではエキシマレーザー光の照射により活性化する。
勿論、パルス発振型でも連続発振型でも良いし、エキシ
マレーザー光に限定する必要はない。但し、添加された
不純物元素の活性化が目的であるので、結晶質珪素膜が
溶融しない程度のエネルギーで照射することが好まし
い。なお、保護膜303をつけたままレーザー光を照射
しても良い。
Next, as shown in FIG.
03 is removed, and the added element belonging to Group 15 is activated. As the activating means, a known technique may be used. In this embodiment, the activating means is activated by excimer laser light irradiation.
Needless to say, a pulse oscillation type or a continuous oscillation type may be used, and it is not necessary to limit to an excimer laser beam. However, since the purpose is to activate the added impurity element, it is preferable that the irradiation be performed with energy that does not melt the crystalline silicon film. Note that laser light irradiation may be performed with the protective film 303 attached.

【0120】なお、このレーザー光による不純物元素の
活性化に際して、熱処理による活性化を併用しても構わ
ない。熱処理による活性化を行う場合は、基板の耐熱性
を考慮して450〜550℃程度の熱処理を行えば良
い。
When activating the impurity element by the laser beam, activation by heat treatment may be used in combination. When activation by heat treatment is performed, heat treatment at about 450 to 550 ° C. may be performed in consideration of the heat resistance of the substrate.

【0121】この工程によりn型不純物領域305、3
06の端部、即ち、n型不純物領域305、306の周
囲に存在するn型不純物元素を添加していない領域との
境界部(接合部)が明確になる。このことは、後にTF
Tが完成した時点において、LDD領域とチャネル形成
領域とが非常に良好な接合部を形成しうることを意味す
る。
By this step, n-type impurity regions 305, 3
A boundary portion (junction portion) between the end portion 06 and the region around the n-type impurity regions 305 and 306 to which the n-type impurity element is not added becomes clear. This is later explained by TF
When T is completed, it means that the LDD region and the channel forming region can form a very good junction.

【0122】次に、図3(D)に示すように、結晶質珪
素膜の不要な部分を除去して、島状の半導体膜(以下、
活性層という)307〜310を形成する。
Next, as shown in FIG. 3D, unnecessary portions of the crystalline silicon film are removed, and an island-shaped semiconductor film (hereinafter, referred to as an island-shaped semiconductor film) is formed.
307 to 310 are formed.

【0123】次に、図3(E)に示すように、活性層3
07〜310を覆ってゲート絶縁膜311を形成する。
ゲート絶縁膜311としては、10〜200nm、好ま
しくは50〜150nmの厚さの珪素を含む絶縁膜を用
いれば良い。これは単層構造でも積層構造でも良い。本
実施例では110nm厚の窒化酸化珪素膜を用いる。
Next, as shown in FIG.
A gate insulating film 311 is formed to cover the layers 07 to 310.
As the gate insulating film 311, an insulating film containing silicon with a thickness of 10 to 200 nm, preferably 50 to 150 nm may be used. This may have a single-layer structure or a laminated structure. In this embodiment, a 110-nm-thick silicon nitride oxide film is used.

【0124】次に、200〜400nm厚の導電膜を形
成し、パターニングしてゲート電極312〜316を形
成する。なお、本実施例ではゲート電極と、ゲート電極
に電気的に接続された引き回しのための配線(以下、ゲ
ート配線という)とを別の材料で形成する。具体的には
ゲート電極よりも低抵抗な材料をゲート配線として用い
る。これは、ゲート電極としては微細加工が可能な材料
を用い、ゲート配線には微細加工はできなくとも配線抵
抗が小さい材料を用いるためである。勿論、ゲート電極
とゲート配線とを同一材料で形成してしまっても構わな
い。
Next, a conductive film having a thickness of 200 to 400 nm is formed and patterned to form gate electrodes 312 to 316. Note that in this embodiment, the gate electrode and a wiring for wiring (hereinafter, referred to as a gate wiring) electrically connected to the gate electrode are formed using different materials. Specifically, a material having lower resistance than the gate electrode is used for the gate wiring. This is because a material that can be finely processed is used for the gate electrode, and a material that does not allow fine processing and has low wiring resistance is used for the gate wiring. Of course, the gate electrode and the gate wiring may be formed of the same material.

【0125】また、ゲート電極は単層の導電膜で形成し
ても良いが、必要に応じて二層、三層といった積層膜と
することが好ましい。ゲート電極の材料としては公知の
あらゆる導電膜を用いることができる。ただし、上述の
ように微細加工が可能、具体的には2μm以下の線幅に
パターニング可能な材料が好ましい。
The gate electrode may be formed of a single-layer conductive film, but is preferably formed as a two-layer or three-layer film as required. As a material for the gate electrode, any known conductive film can be used. However, a material that can be finely processed as described above, specifically, a material that can be patterned into a line width of 2 μm or less is preferable.

【0126】代表的には、タンタル(Ta)、チタン
(Ti)、モリブデン(Mo)、タングステン(W)も
しくはクロム(Cr)から選ばれた元素でなる膜、また
は前記元素の窒化物膜(代表的には窒化タンタル膜、窒
化タングステン膜、窒化チタン膜)、または前記元素を
組み合わせた合金膜(代表的にはMo−W合金、Mo−
Ta合金)、または前記元素のシリサイド膜(代表的に
はタングステンシリサイド膜、チタンシリサイド膜)ま
たは導電性を持たせたシリコン膜を用いることができ
る。勿論、単層で用いても積層して用いても良い。
Typically, a film made of an element selected from tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W) or chromium (Cr), or a nitride film of the above element (typically, Specifically, a tantalum nitride film, a tungsten nitride film, a titanium nitride film), or an alloy film combining the above elements (typically, a Mo-W alloy, a Mo-
A Ta alloy), a silicide film of the above element (typically, a tungsten silicide film, a titanium silicide film), or a silicon film having conductivity can be used. Of course, they may be used as a single layer or stacked.

【0127】本実施例では、50nm厚の窒化タンタル
(TaN)膜と、350nm厚のTa膜とでなる積層膜
を用いる。これはスパッタ法で形成すれば良い。また、
スパッタガスとしてXe、Ne等の不活性ガスを添加す
ると応力による膜はがれを防止することができる。
In this embodiment, a laminated film composed of a 50 nm thick tantalum nitride (TaN) film and a 350 nm thick Ta film is used. This may be formed by a sputtering method. Also,
When an inert gas such as Xe or Ne is added as a sputtering gas, peeling of the film due to stress can be prevented.

【0128】またこの時、ゲート電極313、316は
それぞれn型不純物領域305、306の一部とゲート
絶縁膜311を介して重なるように形成する。この重な
った部分が後にゲート電極と重なったLDD領域とな
る。
At this time, the gate electrodes 313 and 316 are formed so as to overlap a part of the n-type impurity regions 305 and 306 with the gate insulating film 311 interposed therebetween. This overlapping portion later becomes an LDD region overlapping with the gate electrode.

【0129】次に、図4(A)に示すように、ゲート電
極312〜316をマスクとして自己整合的にn型不純
物元素(本実施例ではリン)を添加する。こうして形成
される不純物領域317〜323にはn型不純物領域3
05、306の1/2〜1/10(代表的には1/3〜
1/4)の濃度でリンが添加されるように調節する。具
体的には、1×1016〜5×1018atoms/cm3(典型的
には3×1017〜3×1018atoms/cm3)の濃度が好ま
しい。
Next, as shown in FIG. 4A, an n-type impurity element (phosphorus in this embodiment) is added in a self-aligned manner using the gate electrodes 312 to 316 as a mask. The n-type impurity regions 3 are formed in the impurity regions 317 to 323 thus formed.
1/2, 1/10 of 05, 306 (typically 1/3 to
Adjust so that phosphorus is added at a concentration of 1/4). Specifically, a concentration of 1 × 10 16 to 5 × 10 18 atoms / cm 3 (typically, 3 × 10 17 to 3 × 10 18 atoms / cm 3 ) is preferable.

【0130】次に、図4(B)に示すように、ゲート電
極等を覆う形でレジストマスク324a〜324dを形成
し、n型不純物元素(本実施例ではリン)を添加して高
濃度にリンを含む不純物領域325〜331を形成す
る。ここでもフォスフィン(PH3)を用いたイオンド
ープ法で行い、この領域のリンの濃度は1×1020〜1
×1021atoms/cm3(代表的には2×1020〜5×10
20atoms/cm3)となるように調節する。
Next, as shown in FIG. 4B, resist masks 324a to 324d are formed so as to cover the gate electrodes and the like, and an n-type impurity element (phosphorus in this embodiment) is added to increase the concentration. The impurity regions 325 to 331 containing phosphorus are formed. Also in this case, the ion doping method using phosphine (PH 3 ) is performed, and the phosphorus concentration in this region is 1 × 10 20 to 1
× 10 21 atoms / cm 3 (typically 2 × 10 20 to 5 × 10
Adjust so as to be 20 atoms / cm 3 ).

【0131】この工程によってnチャネル型TFTのソ
ース領域若しくはドレイン領域が形成されるが、スイッ
チング用TFTでは、図4(A)の工程で形成したn型
不純物領域320〜322の一部を残す。この残された
領域が、図1におけるスイッチング用TFTのLDD領
域15a〜15dに対応する。
In this step, a source region or a drain region of the n-channel TFT is formed. In the switching TFT, a part of the n-type impurity regions 320 to 322 formed in the step of FIG. This remaining region corresponds to the LDD regions 15a to 15d of the switching TFT in FIG.

【0132】次に、図4(C)に示すように、レジスト
マスク324a〜324dを除去し、新たにレジストマス
ク332を形成する。そして、p型不純物元素(本実施
例ではボロン)を添加し、高濃度にボロンを含む不純物
領域333、334を形成する。ここではジボラン(B
26)を用いたイオンドープ法により3×1020〜3×
1021atoms/cm3(代表的には5×1020〜1×1021a
toms/cm3)濃度となるようにボロンを添加する。
Next, as shown in FIG. 4C, the resist masks 324a to 324d are removed, and a new resist mask 332 is formed. Then, a p-type impurity element (boron in this embodiment) is added to form impurity regions 333 and 334 containing boron at a high concentration. Here, diborane (B
3 × 10 20 to 3 × by ion doping using 2 H 6 )
10 21 atoms / cm 3 (typically 5 × 10 20 to 1 × 10 21 a
toms / cm 3 ) Add boron to a concentration.

【0133】なお、不純物領域333、334には既に
1×1016〜5×1018atoms/cm3の濃度でリンが添加
されているが、ここで添加されるボロンはその少なくと
も3倍以上の濃度で添加される。そのため、予め形成さ
れていたn型の不純物領域は完全にP型に反転し、P型
の不純物領域として機能する。
It should be noted that the impurity regions 333 and 334 have already been doped with phosphorus at a concentration of 1 × 10 16 to 5 × 10 18 atoms / cm 3 , and the boron added here is at least three times as large as that. It is added at a concentration. Therefore, the n-type impurity region formed in advance is completely inverted to P-type and functions as a P-type impurity region.

【0134】次に、レジストマスク332を除去した
後、それぞれの濃度で添加されたn型またはp型不純物
元素を活性化する。活性化手段としては、ファーネスア
ニール法、レーザーアニール法、またはランプアニール
法で行うことができる。本実施例では電熱炉において窒
素雰囲気中、550℃、4時間の熱処理を行う。
Next, after removing the resist mask 332, the n-type or p-type impurity element added at each concentration is activated. As the activation means, a furnace annealing method, a laser annealing method, or a lamp annealing method can be used. In this embodiment, heat treatment is performed in an electric furnace at 550 ° C. for 4 hours in a nitrogen atmosphere.

【0135】このとき雰囲気中の酸素を極力排除するこ
とが重要である。なぜならば酸素が少しでも存在してい
ると露呈したゲート電極の表面が酸化され、抵抗の増加
を招くと共に後にオーミックコンタクトを取りにくくな
るからである。従って、上記活性化工程における処理雰
囲気中の酸素濃度は1ppm以下、好ましくは0.1p
pm以下とすることが望ましい。
At this time, it is important to eliminate oxygen in the atmosphere as much as possible. This is because the presence of even a small amount of oxygen oxidizes the exposed surface of the gate electrode, causing an increase in resistance and making it difficult to obtain an ohmic contact later. Therefore, the oxygen concentration in the processing atmosphere in the activation step is 1 ppm or less, preferably 0.1 ppm or less.
pm or less.

【0136】次に、活性化工程が終了したら300nm
厚のゲート配線335を形成する。ゲート配線335の
材料としては、アルミニウム(Al)又は銅(Cu)を
主成分(組成として50〜100%を占める。)とする
金属膜を用いれば良い。配置としては図2のゲート配線
211のように、スイッチング用TFTのゲート電極3
14、315(図2のゲート電極19a、19bに相当す
る)を電気的に接続するように形成する。(図4
(D))
Next, when the activation step is completed,
A thick gate wiring 335 is formed. As a material of the gate wiring 335, a metal film containing aluminum (Al) or copper (Cu) as a main component (of which composition occupies 50 to 100%) may be used. As for the arrangement, as shown in the gate wiring 211 of FIG.
14 and 315 (corresponding to the gate electrodes 19a and 19b in FIG. 2) are formed so as to be electrically connected. (FIG. 4
(D))

【0137】このような構造とすることでゲート配線の
配線抵抗を非常に小さくすることができるため、面積の
大きい画像表示領域(画素部)を形成することができ
る。即ち、画面の大きさが対角10インチ以上(さらに
は30インチ以上)のEL表示装置を実現する上で、本
実施例の画素構造は極めて有効である。
With such a structure, the wiring resistance of the gate wiring can be extremely reduced, so that an image display region (pixel portion) having a large area can be formed. That is, the pixel structure of the present embodiment is extremely effective in realizing an EL display device having a screen size of 10 inches or more (more preferably 30 inches or more) diagonally.

【0138】次に、図5(A)に示すように、第1層間
絶縁膜336を形成する。第1層間絶縁膜336として
は、珪素を含む絶縁膜を単層で用いるか、その中で組み
合わせた積層膜を用いれば良い。また、膜厚は400n
m〜1.5μmとすれば良い。本実施例では、200n
m厚の窒化酸化珪素膜の上に800nm厚の酸化珪素膜
を積層した構造とする。
Next, as shown in FIG. 5A, a first interlayer insulating film 336 is formed. As the first interlayer insulating film 336, an insulating film containing silicon may be used as a single layer or a stacked film obtained by combining them. The film thickness is 400 n
m to 1.5 μm. In this embodiment, 200n
A structure in which a silicon oxide film having a thickness of 800 nm is stacked over a silicon nitride oxide film having a thickness of m is provided.

【0139】さらに、3〜100%の水素を含む雰囲気
中で、300〜450℃で1〜12時間の熱処理を行い
水素化処理を行う。この工程は熱的に励起された水素に
より半導体膜の不対結合手を水素終端する工程である。
水素化の他の手段として、プラズマ水素化(プラズマに
より励起された水素を用いる)を行っても良い。
Further, in an atmosphere containing 3 to 100% hydrogen, heat treatment is performed at 300 to 450 ° C. for 1 to 12 hours to perform a hydrogenation treatment. This step is a step of terminating dangling bonds of the semiconductor film with thermally excited hydrogen.
As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.

【0140】なお、水素化処理は第1層間絶縁膜336
を形成する間に入れても良い。即ち、200nm厚の窒
化酸化珪素膜を形成した後で上記のように水素化処理を
行い、その後で残り800nm厚の酸化珪素膜を形成し
ても構わない。
The hydrogenation process is performed for the first interlayer insulating film 336.
May be inserted during formation. That is, a hydrogenation treatment may be performed as described above after a 200-nm-thick silicon nitride oxide film is formed, and then a remaining 800-nm-thick silicon oxide film may be formed.

【0141】次に、第1層間絶縁膜336に対してコン
タクトホールを形成し、ソース配線337〜340と、
ドレイン配線341〜343を形成する。なお、本実施
例ではこの電極を、チタン膜を100nm、チタンを含
むアルミニウム膜を300nm、チタン膜150nmを
スパッタ法で連続形成した3層構造の積層膜とする。勿
論他の導電膜でも良く、銀、パラジウム及び銅を含む合
金膜を用いても良い。
Next, a contact hole is formed in the first interlayer insulating film 336, and source wirings 337 to 340 are formed.
Drain wirings 341 to 343 are formed. In this embodiment, this electrode is a three-layer laminated film in which a titanium film is formed to a thickness of 100 nm, an aluminum film containing titanium is formed to a thickness of 300 nm, and a titanium film is formed to a thickness of 150 nm. Of course, another conductive film may be used, and an alloy film containing silver, palladium, and copper may be used.

【0142】次に、50〜500nm(代表的には20
0〜300nm)の厚さで第1パッシベーション膜34
4を形成する。本実施例では第1パッシベーション膜3
44として300nm厚の窒化酸化珪素膜を用いる。こ
れは窒化珪素膜で代用しても良い。勿論、図1の第1パ
ッシベーション膜41と同様の材料を用いることが可能
である。
Next, 50 to 500 nm (typically 20 to 500 nm)
The first passivation film 34 with a thickness of
4 is formed. In this embodiment, the first passivation film 3
A silicon nitride oxide film having a thickness of 300 nm is used as 44. This may be replaced by a silicon nitride film. Of course, it is possible to use the same material as the first passivation film 41 of FIG.

【0143】なお、窒化酸化珪素膜の形成に先立ってH
2、NH3等水素を含むガスを用いてプラズマ処理を行う
ことは有効である。この前処理により励起された水素が
第1層間絶縁膜336に供給され、熱処理を行うこと
で、第1パッシベーション膜344の膜質が改善され
る。それと同時に、第1層間絶縁膜336に添加された
水素が下層側に拡散するため、効果的に活性層を水素化
することができる。
Prior to the formation of the silicon oxynitride film, H
2. It is effective to perform a plasma treatment using a gas containing hydrogen such as NH 3 . Hydrogen excited by this pretreatment is supplied to the first interlayer insulating film 336, and by performing a heat treatment, the film quality of the first passivation film 344 is improved. At the same time, the hydrogen added to the first interlayer insulating film 336 diffuses to the lower layer side, so that the active layer can be effectively hydrogenated.

【0144】次に、有機樹脂からなる第2層間絶縁膜3
47を形成する。有機樹脂としてはポリイミド、ポリア
ミド、アクリル、BCB(ベンゾシクロブテン)等を使
用することができる。特に、第2層間絶縁膜347は平
坦化の意味合いが強いので、平坦性に優れたアクリルが
好ましい。本実施例ではTFTによって形成される段差
を十分に平坦化しうる膜厚でアクリル膜を形成する。好
ましくは1〜5μm(さらに好ましくは2〜4μm)とす
れば良い。
Next, the second interlayer insulating film 3 made of an organic resin
47 is formed. As the organic resin, polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like can be used. In particular, since the second interlayer insulating film 347 has a strong meaning of flattening, acrylic having excellent flatness is preferable. In this embodiment, an acrylic film is formed with a thickness that can sufficiently flatten a step formed by a TFT. The thickness is preferably 1 to 5 μm (more preferably 2 to 4 μm).

【0145】次に、第2層間絶縁膜347上に100n
m厚の第2パッシベーション膜348を形成する。本実
施例ではSi、Al、N、O及びLaを含む絶縁膜を用
いるため、その上に設けられるEL層からのアルカリ金
属の拡散を防止することができる。また、同時にEL層
に水分を侵入させず、且つ、EL層で発生した熱を分散
させて、熱によるEL層の劣化や平坦化膜(第2層間絶
縁膜)の劣化を抑制することができる。
Next, 100n is formed on the second interlayer insulating film 347.
An m-thick second passivation film 348 is formed. In this embodiment, since an insulating film containing Si, Al, N, O, and La is used, diffusion of an alkali metal from an EL layer provided thereon can be prevented. At the same time, moisture is prevented from penetrating into the EL layer, and heat generated in the EL layer is dispersed, whereby deterioration of the EL layer and deterioration of the flattening film (second interlayer insulating film) due to heat can be suppressed. .

【0146】そして、第2パッシベーション膜348、
第2層間絶縁膜347及び第1パッシベーション膜34
4にドレイン配線343に達するコンタクトホールを形
成し、画素電極349を形成する。本実施例では酸化イ
ンジウムと酸化スズとの化合物(ITO)膜を110n
mの厚さに形成し、パターニングを行って画素電極とす
る。この画素電極349がEL素子の陽極となる。な
お、他の材料として、酸化インジウムと酸化亜鉛との化
合物膜や酸化ガリウムを含む酸化亜鉛膜を用いることも
可能である。
Then, the second passivation film 348,
Second interlayer insulating film 347 and first passivation film 34
4, a contact hole reaching the drain wiring 343 is formed, and a pixel electrode 349 is formed. In this embodiment, a compound (ITO) film of indium oxide and tin oxide is formed to a thickness of 110 n.
m and patterned to obtain a pixel electrode. This pixel electrode 349 becomes the anode of the EL element. Note that as another material, a compound film of indium oxide and zinc oxide or a zinc oxide film containing gallium oxide can be used.

【0147】なお、本実施例では画素電極349がドレ
イン配線343を介して電流制御用TFTのドレイン領
域331へと電気的に接続された構造となっている。こ
の構造には次のような利点がある。
In this embodiment, the pixel electrode 349 is electrically connected to the drain region 331 of the current controlling TFT via the drain wiring 343. This structure has the following advantages.

【0148】画素電極349はEL層(発光層)や電荷
輸送層などの有機材料に直接接することになるため、E
L層等に含まれた可動イオンが画素電極中を拡散する可
能性がある。即ち、本実施例の構造は画素電極349を
直接活性層の一部であるドレイン領域331へ接続せ
ず、ドレイン配線343を中継することによって活性層
中への可動イオンの侵入を防ぐことができる。
The pixel electrode 349 comes into direct contact with an organic material such as an EL layer (light emitting layer) and a charge transport layer.
There is a possibility that mobile ions contained in the L layer and the like diffuse in the pixel electrode. That is, in the structure of this embodiment, the pixel electrode 349 is not directly connected to the drain region 331 which is a part of the active layer, but the relay of the drain wiring 343 can prevent the penetration of mobile ions into the active layer. .

【0149】次に、図5(C)に示すように、EL層3
50をインクジェット方式により形成し、さらに大気解
放しないで陰極(MgAg電極)351、保護電極35
2を形成する。このときEL層350及び陰極351を
形成するに先立って画素電極349に対して熱処理を施
し、水分を完全に除去しておくことが望ましい。なお、
本実施例ではEL素子の陰極としてMgAg電極を用い
るが、公知の他の材料であっても良い。
Next, as shown in FIG. 5C, the EL layer 3
The cathode 50 (MgAg electrode) 351 and the protection electrode 35 are formed without exposing to the atmosphere.
Form 2 At this time, it is preferable that heat treatment be performed on the pixel electrode 349 before forming the EL layer 350 and the cathode 351 to completely remove moisture. In addition,
In this embodiment, a MgAg electrode is used as the cathode of the EL element, but another known material may be used.

【0150】なお、EL層350としてはThe EL layer 350

【発明の実施の形態】の欄で説明した材料を用いること
ができる。本実施例では図21に示すように、正孔注入
層(Hole injecting layer)、正孔輸送層(Hole trans
porting layer)、発光層(Emitting layer)及び電子
輸送層(Electron transporting layer)でなる4層構
造をEL層とするが、電子輸送層を設けない場合もある
し、電子注入層を設ける場合もある。また、正孔注入層
を省略する場合もある。このように組み合わせは既に様
々な例が報告されており、そのいずれの構成を用いても
構わない。
The materials described in the section of the present invention can be used. In this embodiment, as shown in FIG. 21, a hole injection layer (Hole injecting layer) and a hole transport layer (Hole trans
The EL layer has a four-layer structure including a porting layer, a light emitting layer (Emitting layer), and an electron transporting layer (Electron transporting layer). In some cases, the electron transporting layer is not provided, or the electron injecting layer is provided. . In some cases, the hole injection layer may be omitted. Various examples of such combinations have already been reported, and any of these configurations may be used.

【0151】正孔注入層又は正孔輸送層としてはアミン
系のTPD(トリフェニルアミン誘導体)を用いればよ
く、他にもヒドラゾン系(代表的にはDEH)、スチル
ベン系(代表的にはSTB)、スターバスト系(代表的
にはm−MTDATA)等を用いることができる。特に
ガラス転移温度が高く結晶化しにくいスターバスト系材
料が好ましい。また、ポリアニリン(PAni)、ポリ
チオフェン(PEDOT)もしくは銅フタロシアニン
(CuPc)を用いても良い。
As the hole injection layer or the hole transport layer, an amine-based TPD (triphenylamine derivative) may be used. In addition, a hydrazone-based (typically, DEH) or a stilbene-based (typically, STB) is used. ), A star bust system (typically, m-MTDATA) and the like. In particular, a star bust type material having a high glass transition temperature and being difficult to crystallize is preferable. Further, polyaniline (PAni), polythiophene (PEDOT), or copper phthalocyanine (CuPc) may be used.

【0152】また、本実施例で用いる発光層としては、
赤色に発光する発光層にはシアノポリフェニレンビニレ
ン、緑色に発光する発光層にはポリフェニレンビニレ
ン、青色に発光する発光層にはポリフェニレンビニレン
若しくはポリアルキルフェニレンを用いれば良い。膜厚
は30〜150nm(好ましくは40〜100nm)と
すれば良い。また、本実施例では溶媒としてトルエンを
用いる。
The light emitting layer used in this embodiment is as follows.
A cyanopolyphenylenevinylene may be used for a red light emitting layer, a polyphenylenevinylene may be used for a green light emitting layer, and a polyphenylenevinylene or a polyalkylphenylene may be used for a blue light emitting layer. The thickness may be 30 to 150 nm (preferably 40 to 100 nm). In this embodiment, toluene is used as a solvent.

【0153】また、保護電極352でもEL層350を
水分や酸素から保護することは可能であるが、さらに好
ましくは第3パッシベーション膜353を設けると良
い。本実施例では第3パッシベーション膜353として
300nm厚の窒化珪素膜を設ける。この第3パッシベ
ーション膜も保護電極352の後に大気解放しないで連
続的に形成しても構わない。勿論、第3パッシベーショ
ン膜353としては、図1の第3パッシベーション膜5
0と同一の材料を用いることができる。
Although the protection layer 352 can protect the EL layer 350 from moisture and oxygen, it is more preferable to provide the third passivation film 353. In this embodiment, a silicon nitride film having a thickness of 300 nm is provided as the third passivation film 353. This third passivation film may be formed continuously after the protection electrode 352 without being exposed to the atmosphere. Of course, as the third passivation film 353, the third passivation film 5 of FIG.
The same material as 0 can be used.

【0154】また、保護電極352はMgAg電極35
1の劣化を防ぐために設けられ、アルミニウムを主成分
とする金属膜が代表的である。勿論、他の材料でも良
い。また、EL層350、MgAg電極351は非常に
水分に弱いので、保護電極352までを大気解放しない
で連続的に形成し、外気からEL層を保護することが望
ましい。
The protection electrode 352 is formed of the MgAg electrode 35.
A metal film mainly provided with aluminum is provided in order to prevent the deterioration of No. 1. Of course, other materials may be used. In addition, since the EL layer 350 and the MgAg electrode 351 are extremely weak to moisture, it is desirable to form the protection electrode 352 up to the protection electrode 352 continuously without opening to the atmosphere to protect the EL layer from the outside air.

【0155】なお、EL層350の膜厚は10〜400
nm(典型的には60〜160nm)、MgAg電極3
51の厚さは180〜300nm(典型的には200〜
250nm)とすれば良い。また、EL層350を積層
構造とする場合、各層の膜厚は10〜100nmの範囲
とすれば良い。
The EL layer 350 has a thickness of 10 to 400.
nm (typically 60 to 160 nm), MgAg electrode 3
51 has a thickness of 180 to 300 nm (typically 200 to 300 nm).
250 nm). In the case where the EL layer 350 has a stacked structure, the thickness of each layer may be in the range of 10 to 100 nm.

【0156】こうして図5(C)に示すような構造のア
クティブマトリクス型EL表示装置が完成する。ところ
で、本実施例のアクティブマトリクス型EL表示装置
は、画素部だけでなく駆動回路部にも最適な構造のTF
Tを配置することにより、非常に高い信頼性を示し、動
作特性も向上しうる。
Thus, an active matrix EL display device having a structure as shown in FIG. 5C is completed. By the way, the active matrix EL display device of the present embodiment has a TF having an optimal structure not only for the pixel portion but also for the drive circuit portion.
By arranging T, very high reliability can be exhibited and operating characteristics can be improved.

【0157】まず、極力動作速度を落とさないようにホ
ットキャリア注入を低減させる構造を有するTFTを、
駆動回路を形成するCMOS回路のnチャネル型TFT
205として用いる。なお、ここでいう駆動回路として
は、シフトレジスタ、バッファ、レベルシフタ、サンプ
リング回路(トランスファゲート)などが含まれる。デ
ジタル駆動を行う場合には、D/Aコンバータなどの信
号変換回路も含まれうる。
First, a TFT having a structure in which hot carrier injection is reduced so as not to reduce the operation speed as much as possible,
N-channel type TFT of CMOS circuit forming drive circuit
Used as 205. Note that the drive circuit here includes a shift register, a buffer, a level shifter, a sampling circuit (transfer gate), and the like. When digital driving is performed, a signal conversion circuit such as a D / A converter may be included.

【0158】本実施例の場合、図5(C)に示すよう
に、nチャネル型205の活性層は、ソース領域35
5、ドレイン領域356、LDD領域357及びチャネ
ル形成領域358を含み、LDD領域357はゲート絶
縁膜311を挟んでゲート電極313と重なっている。
In the case of this embodiment, as shown in FIG. 5C, the active layer of the n-channel type
5, including a drain region 356, an LDD region 357, and a channel formation region 358. The LDD region 357 overlaps the gate electrode 313 with the gate insulating film 311 interposed therebetween.

【0159】ドレイン領域側のみにLDD領域を形成し
ているのは、動作速度を落とさないための配慮である。
また、このnチャネル型TFT205はオフ電流値をあ
まり気にする必要はなく、それよりも動作速度を重視し
た方が良い。従って、LDD領域357は完全にゲート
電極に重ねてしまい、極力抵抗成分を少なくすることが
望ましい。即ち、いわゆるオフセットはなくした方がよ
い。
The reason why the LDD region is formed only on the drain region side is to avoid lowering the operation speed.
Further, the n-channel TFT 205 does not need to care much about the off-current value, and it is better to emphasize the operation speed. Therefore, it is desirable that the LDD region 357 be completely overlapped with the gate electrode and the resistance component be reduced as much as possible. That is, it is better to eliminate the so-called offset.

【0160】また、CMOS回路のpチャネル型TFT
206は、ホットキャリア注入による劣化が殆ど気にな
らないので、特にLDD領域を設けなくても良い。勿
論、nチャネル型TFT205と同様にLDD領域を設
け、ホットキャリア対策を講じることも可能である。
A p-channel type TFT of a CMOS circuit
In 206, since the deterioration due to hot carrier injection is hardly noticeable, an LDD region need not be particularly provided. Of course, it is also possible to provide an LDD region similarly to the n-channel type TFT 205 and take measures against hot carriers.

【0161】なお、駆動回路の中でもサンプリング回路
は他の回路と比べて少し特殊であり、チャネル形成領域
を双方向に大電流が流れる。即ち、ソース領域とドレイ
ン領域の役割が入れ替わるのである。さらに、オフ電流
値を極力低く抑える必要があり、そういった意味でスイ
ッチング用TFTと電流制御用TFTの中間程度の機能
を有するTFTを配置することが望ましい。
Note that among the driving circuits, the sampling circuit is a little special as compared with other circuits, and a large current flows in both directions in the channel forming region. That is, the roles of the source region and the drain region are switched. In addition, it is necessary to keep the off-current value as low as possible, and in that sense, it is desirable to arrange a TFT having a function approximately between the switching TFT and the current control TFT.

【0162】従って、サンプリング回路を形成するnチ
ャネル型TFTは、図9に示すような構造のTFTを配
置することが望ましい。図9に示すように、LDD領域
901a、901bの一部がゲート絶縁膜902を挟んで
ゲート電極903と重なる。この効果は電流制御用TF
T202の説明で述べた通りであり、サンプリング回路
の場合はチャネル形成領域904を挟む形でLDD領域
901a、901bを設ける点が異なる。
Therefore, it is desirable to arrange a TFT having a structure as shown in FIG. 9 as the n-channel TFT forming the sampling circuit. As shown in FIG. 9, part of the LDD regions 901a and 901b overlap with the gate electrode 903 with the gate insulating film 902 interposed therebetween. This effect is due to the current control TF
As described in the description of T202, the difference is that in the case of the sampling circuit, the LDD regions 901a and 901b are provided so as to sandwich the channel formation region 904.

【0163】また、図1に示したような構造の画素を形
成して画素部を形成している。画素内に形成されるスイ
ッチング用TFT及び電流制御用TFTの構造について
は、図1で既に説明したのでここでの説明は省略する。
Further, a pixel having the structure shown in FIG. 1 is formed to form a pixel portion. Since the structures of the switching TFT and the current control TFT formed in the pixel have already been described with reference to FIG. 1, the description is omitted here.

【0164】なお、実際には図5(C)まで完成した
ら、さらに外気に曝されないように気密性の高い保護フ
ィルム(ラミネートフィルム、紫外線硬化樹脂フィルム
等)やセラミックス製シーリングカンなどのハウジング
材でパッケージング(封入)することが好ましい。その
際、ハウジング材の内部を不活性雰囲気にしたり、内部
に吸湿剤(例えば酸化バリウム)や酸化防止剤を配置す
ることでEL層の信頼性(寿命)が向上する。
Actually, when completed up to FIG. 5 (C), use a housing material such as a protective film (laminate film, ultraviolet curable resin film, etc.) having high airtightness or a ceramic sealing can so as not to be further exposed to the outside air. Packaging (encapsulation) is preferred. At this time, the reliability (lifetime) of the EL layer is improved by setting the interior of the housing material to an inert atmosphere or arranging a moisture absorbent (for example, barium oxide) or an antioxidant therein.

【0165】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クター(フレキシブルプリントサーキット:FPC)を
取り付けて製品として完成する。このような出荷できる
状態にまでしたEL表示装置を本明細書中ではELモジ
ュールという。
When the airtightness is improved by processing such as packaging, a connector (flexible printed circuit: FPC) for connecting terminals routed from elements or circuits formed on the substrate to external signal terminals. To complete the product. Such an EL display device that can be shipped is referred to as an EL module in this specification.

【0166】ここで本実施例のアクティブマトリクス型
EL表示装置の構成を図6の斜視図を用いて説明する。
本実施例のアクティブマトリクス型EL表示装置は、ガ
ラス基板601上に形成された、画素部602と、ゲー
ト側駆動回路603と、ソース側駆動回路604で構成
される。画素部のスイッチング用TFT605はnチャ
ネル型TFTであり、ゲート側駆動回路603に接続さ
れたゲート配線606、ソース側駆動回路604に接続
されたソース配線607の交点に配置されている。ま
た、スイッチング用TFT605のドレインは電流制御
用TFT608のゲートに接続されている。
Here, the configuration of the active matrix EL display device of this embodiment will be described with reference to the perspective view of FIG.
The active matrix EL display device of this embodiment includes a pixel portion 602, a gate driver circuit 603, and a source driver circuit 604 formed on a glass substrate 601. The switching TFT 605 of the pixel portion is an n-channel TFT, and is arranged at an intersection of a gate wiring 606 connected to the gate driver circuit 603 and a source wiring 607 connected to the source driver circuit 604. The drain of the switching TFT 605 is connected to the gate of the current control TFT 608.

【0167】さらに、電流制御用TFT608のソース
は電流供給線609に接続され、電流制御用TFT60
8のドレインにはEL素子610が電気的に接続されて
いる。このとき、電流制御用TFT608がnチャネル
型TFTであればそのドレインにはEL素子610の陰
極が接続されることが好ましい。また、電流制御用TF
T608がpチャネル型TFTであればそのドレインに
はEL素子610の陽極が接続されることが好ましい。
Further, the source of the current control TFT 608 is connected to the current supply line 609,
The EL element 610 is electrically connected to the drain 8. At this time, if the current controlling TFT 608 is an n-channel TFT, it is preferable that the cathode of the EL element 610 is connected to its drain. The current control TF
When T608 is a p-channel TFT, it is preferable that the drain of the TFT be connected to the anode of the EL element 610.

【0168】そして、外部入力端子となるFPC611
には駆動回路まで信号を伝達するための入力配線(接続
配線)612、613、及び電流供給線609に接続さ
れた入力配線614が設けられている。
An FPC 611 serving as an external input terminal
Are provided with input wirings (connection wirings) 612 and 613 for transmitting a signal to the drive circuit and an input wiring 614 connected to the current supply line 609.

【0169】また、図6に示したEL表示装置の回路構
成の一例を図7に示す。本実施例のEL表示装置は、ソ
ース側駆動回路701、ゲート側駆動回路(A)70
7、ゲート側駆動回路(B)711、画素部706を有
している。なお、本明細書中において、駆動回路とはソ
ース側処理回路およびゲート側駆動回路を含めた総称で
ある。
FIG. 7 shows an example of a circuit configuration of the EL display device shown in FIG. The EL display device according to this embodiment includes a source-side drive circuit 701 and a gate-side drive circuit (A) 70.
7, a gate side driver circuit (B) 711, and a pixel portion 706. In this specification, a drive circuit is a generic term including a source-side processing circuit and a gate-side drive circuit.

【0170】ソース側駆動回路701は、シフトレジス
タ702、レベルシフタ703、バッファ704、サン
プリング回路(トランスファゲート)705を備えてい
る。また、ゲート側駆動回路(A)707は、シフトレ
ジスタ708、レベルシフタ709、バッファ710を
備えている。ゲート側駆動回路(B)711も同様な構
成である。
The source-side drive circuit 701 includes a shift register 702, a level shifter 703, a buffer 704, and a sampling circuit (transfer gate) 705. The gate driver circuit (A) 707 includes a shift register 708, a level shifter 709, and a buffer 710. The gate side driver circuit (B) 711 has the same configuration.

【0171】ここでシフトレジスタ702、708は駆
動電圧が5〜16V(代表的には10V)であり、回路
を形成するCMOS回路に使われるnチャネル型TFT
は図5(C)の205で示される構造が適している。
Here, the shift registers 702 and 708 have a drive voltage of 5 to 16 V (typically 10 V), and are n-channel TFTs used in a CMOS circuit forming the circuit.
Is suitable for the structure shown by 205 in FIG.

【0172】また、レベルシフタ703、709、バッ
ファ704、710は、駆動電圧は14〜16Vと高く
なるが、シフトレジスタと同様に、図5(C)のnチャ
ネル型TFT205を含むCMOS回路が適している。
なお、ゲート配線をダブルゲート構造、トリプルゲート
構造といったマルチゲート構造とすることは、各回路の
信頼性を向上させる上で有効である。
Although the drive voltage of the level shifters 703 and 709 and the buffers 704 and 710 is as high as 14 to 16 V, a CMOS circuit including the n-channel TFT 205 shown in FIG. I have.
It is effective to use a multi-gate structure such as a double gate structure or a triple gate structure for improving the reliability of each circuit.

【0173】また、サンプリング回路705は駆動電圧
が14〜16Vであるが、ソース領域とドレイン領域が
反転する上、オフ電流値を低減する必要があるので、図
9のnチャネル型TFT208を含むCMOS回路が適
している。
Although the sampling circuit 705 has a drive voltage of 14 to 16 V, the CMOS circuit including the n-channel TFT 208 shown in FIG. 9 needs to reduce the off-current value in addition to the inversion of the source region and the drain region. Circuit is suitable.

【0174】また、画素部706は駆動電圧が14〜1
6Vであり、図1に示した構造の画素を配置する。
The pixel portion 706 has a drive voltage of 14 to 1
6V, and the pixels having the structure shown in FIG. 1 are arranged.

【0175】なお、上記構成は、図3〜5に示した作製
工程に従ってTFTを作製することによって容易に実現
することができる。また、本実施例では画素部と駆動回
路の構成のみ示しているが、本実施例の作製工程に従え
ば、その他にも信号分割回路、D/Aコンバータ回路、
オペアンプ回路、γ補正回路など駆動回路以外の論理回
路を同一基板上に形成することが可能であり、さらには
メモリ部やマイクロプロセッサ等を形成しうると考えて
いる。
The above configuration can be easily realized by manufacturing a TFT according to the manufacturing steps shown in FIGS. In this embodiment, only the configuration of the pixel portion and the driving circuit is shown. However, according to the manufacturing process of this embodiment, other components such as a signal dividing circuit, a D / A converter circuit,
It is considered that a logic circuit other than a drive circuit such as an operational amplifier circuit and a gamma correction circuit can be formed over the same substrate, and that a memory portion, a microprocessor, and the like can be formed.

【0176】さらに、ハウジング材をも含めた本実施例
のELモジュールについて図17(A)、(B)を用い
て説明する。なお、必要に応じて図6、図7で用いた符
号を引用することにする。
Further, the EL module of this embodiment including the housing material will be described with reference to FIGS. 17 (A) and 17 (B). Note that the reference numerals used in FIGS. 6 and 7 will be referred to as needed.

【0177】基板(TFTの下の下地膜を含む)170
0上には画素部1701、ソース側駆動回路1702、
ゲート側駆動回路1703が形成されている。それぞれ
の駆動回路からの各種配線は、入力配線612〜614
を経てFPC611に至り外部機器へと接続される。
Substrate (including base film under TFT) 170
0, a pixel portion 1701, a source side driver circuit 1702,
A gate side drive circuit 1703 is formed. Various wirings from the respective drive circuits are input wirings 612 to 614.
Through the FPC 611 to be connected to an external device.

【0178】このとき少なくとも画素部、好ましくは駆
動回路及び画素部を囲むようにしてハウジング材170
4を設ける。なお、ハウジング材1704はEL素子の
外寸よりも内寸が大きい凹部を有する形状又はシート形
状であり、接着剤1705によって、基板1700と共
同して密閉空間を形成するようにして基板1700に固
着される。このとき、EL素子は完全に前記密閉空間に
封入された状態となり、外気から完全に遮断される。な
お、ハウジング材1704は複数設けても構わない。
At this time, the housing material 170 is formed so as to surround at least the pixel portion, preferably the driving circuit and the pixel portion.
4 is provided. Note that the housing material 1704 has a shape having a concave portion whose inner size is larger than the outer size of the EL element or a sheet shape, and is fixed to the substrate 1700 by an adhesive 1705 so as to form a closed space together with the substrate 1700. Is done. At this time, the EL element is completely sealed in the closed space, and is completely shut off from the outside air. Note that a plurality of housing members 1704 may be provided.

【0179】また、ハウジング材1704の材質はガラ
ス、ポリマー等の絶縁性物質が好ましい。例えば、非晶
質ガラス(硼硅酸塩ガラス、石英等)、結晶化ガラス、
セラミックスガラス、有機系樹脂(アクリル系樹脂、ス
チレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹
脂等)、シリコーン系樹脂が挙げられる。また、セラミ
ックスを用いても良い。また、接着剤1705が絶縁性
物質であるならステンレス合金等の金属材料を用いるこ
とも可能である。
The material of the housing member 1704 is preferably an insulating material such as glass or polymer. For example, amorphous glass (borosilicate glass, quartz, etc.), crystallized glass,
Examples include ceramic glass, organic resins (acrylic resin, styrene resin, polycarbonate resin, epoxy resin, etc.) and silicone resins. Further, ceramics may be used. If the adhesive 1705 is an insulating substance, a metal material such as a stainless steel alloy can be used.

【0180】また、接着剤1705の材質は、エポキシ
系樹脂、アクリレート系樹脂等の接着剤を用いることが
可能である。さらに、熱硬化性樹脂や光硬化性樹脂を接
着剤として用いることもできる。但し、可能な限り酸
素、水分を透過しない材質であることが必要である。
As the material of the adhesive 1705, an adhesive such as an epoxy resin or an acrylate resin can be used. Further, a thermosetting resin or a photocurable resin can be used as the adhesive. However, it is necessary that the material does not transmit oxygen and moisture as much as possible.

【0181】さらに、ハウジング材と基板1700との
間の空隙1706は不活性ガス(アルゴン、ヘリウム、
窒素等)を充填しておくことが望ましい。また、ガスに
限らず不活性液体(パーフルオロアルカンに代表される
の液状フッ素化炭素等)を用いることも可能である。不
活性液体に関しては特開平8−78159号で用いられ
ているような材料で良い。また、樹脂を充填しても良
い。
Further, a gap 1706 between the housing material and the substrate 1700 is formed by an inert gas (argon, helium,
Nitrogen or the like). Further, not only gas but also an inert liquid (liquid fluorinated carbon represented by perfluoroalkane or the like) can be used. As the inert liquid, a material as used in JP-A-8-78159 may be used. Further, a resin may be filled.

【0182】また、空隙1706に乾燥剤を設けておく
ことも有効である。乾燥剤としては特開平9−1480
66号公報に記載されているような材料を用いることが
できる。典型的には酸化バリウムを用いれば良い。ま
た、乾燥剤だけでなく酸化防止剤を設けることも有効で
ある。
It is also effective to provide a desiccant in the gap 1706. As a desiccant, JP-A-9-1480
No. 66 can be used. Typically, barium oxide may be used. It is also effective to provide not only a desiccant but also an antioxidant.

【0183】また、図17(B)に示すように、画素部
には個々に孤立したEL素子を有する複数の画素が設け
られ、それらは全て保護電極1707を共通電極として
有している。本実施例では、EL層、陰極(MgAg電
極)及び保護電極を大気解0放しないで連続形成するこ
とが好ましいとしたが、EL層と陰極とを同じマスク材
を用いて形成し、保護電極だけ別のマスク材で形成すれ
ば図17(B)の構造を実現することができる。
Further, as shown in FIG. 17B, a plurality of pixels having individually isolated EL elements are provided in the pixel portion, and all of them have the protection electrode 1707 as a common electrode. In this embodiment, it is preferable that the EL layer, the cathode (MgAg electrode), and the protection electrode are formed continuously without releasing to the atmosphere, but the EL layer and the cathode are formed using the same mask material, and the protection electrode is formed. Only by using another mask material, the structure of FIG. 17B can be realized.

【0184】このとき、EL層と陰極は画素部のみ設け
ればよく、駆動回路の上に設ける必要はない。勿論、駆
動回路上に設けられていても問題とはならないが、EL
層にアルカリ金属が含まれていることを考慮すると設け
ない方が好ましい。
At this time, the EL layer and the cathode need only be provided in the pixel portion, and need not be provided on the driving circuit. Of course, there is no problem even if it is provided on the drive circuit.
Considering that the layer contains an alkali metal, it is preferable not to provide the layer.

【0185】なお、保護電極1707は1708で示さ
れる領域において、入力配線1709に接続される。入
力配線1709は保護電極1707に所定の電圧を与え
るための配線であり、導電性ペースト材料(異方導電性
膜)1710を介してFPC611に接続される。
The protection electrode 1707 is connected to the input wiring 1709 in a region indicated by 1708. The input wiring 1709 is a wiring for applying a predetermined voltage to the protection electrode 1707, and is connected to the FPC 611 via a conductive paste material (anisotropic conductive film) 1710.

【0186】ここで領域1708におけるコンタクト構
造を実現するための作製工程について図18を用いて説
明する。
Here, a manufacturing process for realizing the contact structure in the region 1708 will be described with reference to FIGS.

【0187】まず、本実施例の工程に従って図5(A)
の状態を得る。このとき、基板端部(図17(B)にお
いて1708で示される領域)において第1層間絶縁膜
336及びゲート絶縁膜311を除去し、その上に入力
配線1709を形成する。勿論、図5(A)のソース配
線及びドレイン配線と同時に形成される。(図18
(A))
First, according to the steps of this embodiment, FIG.
Get the state of. At this time, the first interlayer insulating film 336 and the gate insulating film 311 are removed at the end of the substrate (the region indicated by 1708 in FIG. 17B), and the input wiring 1709 is formed thereon. Needless to say, it is formed simultaneously with the source wiring and the drain wiring in FIG. (FIG. 18
(A))

【0188】次に、図5(B)において第2パッシベー
ション膜348、第2層間絶縁膜347及び第1パッシ
ベーション膜344をエッチングする際に、1801で
示される領域を除去し、且つ開孔部1802を形成す
る。(図18(B))
Next, when etching the second passivation film 348, the second interlayer insulating film 347 and the first passivation film 344 in FIG. 5B, the region indicated by 1801 is removed and the opening 1802 is removed. To form (FIG. 18 (B))

【0189】この状態で画素部ではEL素子の形成工程
(画素電極、EL層及び陰極の形成工程)が行われる。
この際、図18に示される領域ではマスク材を用いてE
L素子が形成されないようにする。そして、陰極351
を形成した後、別のマスク材を用いて保護電極352を
形成する。これにより保護電極352と入力配線170
9とが電気的に接続される。さらに、第3パッシベーシ
ョン膜353を設けて図18(C)の状態を得る。
In this state, in the pixel portion, a step of forming an EL element (a step of forming a pixel electrode, an EL layer, and a cathode) is performed.
At this time, in the region shown in FIG.
The L element is not formed. And the cathode 351
Is formed, a protective electrode 352 is formed using another mask material. Thereby, the protection electrode 352 and the input wiring 170
9 are electrically connected. Further, a third passivation film 353 is provided to obtain a state shown in FIG.

【0190】以上の工程により図17(B)の1708
で示される領域のコンタクト構造が実現される。そし
て、入力配線1709はハウジング材1704と基板1
700との間の隙間(但し接着剤1705で充填されて
いる。即ち、接着剤1705は入力配線の段差を十分に
平坦化しうる厚さが必要である。)を通ってFPC61
1に接続される。なお、ここでは入力配線1709につ
いて説明したが、他の出力配線612〜614も同様に
してハウジング材1704の下を通ってFPC611に
接続される。
By the above steps, 1708 in FIG.
The contact structure in the region indicated by is realized. The input wiring 1709 is connected to the housing material 1704 and the substrate 1
FPC 61 through a gap between the FPC 61 and the gap 700 (however, the adhesive 1705 is filled with the adhesive 1705. That is, the adhesive 1705 needs to have a thickness that can sufficiently flatten the steps of the input wiring).
Connected to 1. Although the input wiring 1709 has been described here, other output wirings 612 to 614 are similarly connected to the FPC 611 under the housing member 1704.

【0191】〔実施例2〕本実施例では、画素の構成を
図2(B)に示した構成と異なるものとした例を図10
に示す。
[Embodiment 2] In this embodiment, an example in which the pixel configuration is different from the configuration shown in FIG.
Shown in

【0192】本実施例では、図2(B)に示した二つの
画素を、電流供給線について対称となるように配置す
る。即ち、図10に示すように、電流供給線213を隣
接する二つの画素間で共通化することで、必要とする配
線の本数を低減することができる。なお、画素内に配置
されるTFT構造等はそのままで良い。
In this embodiment, the two pixels shown in FIG. 2B are arranged symmetrically with respect to the current supply line. That is, as shown in FIG. 10, by sharing the current supply line 213 between two adjacent pixels, the number of required wirings can be reduced. Note that the TFT structure and the like arranged in the pixel may be unchanged.

【0193】このような構成とすれば、より高精細な画
素部を作製することが可能となり、画像の品質が向上す
る。
With such a configuration, it is possible to manufacture a pixel portion with higher definition, and the quality of an image is improved.

【0194】なお、本実施例の構成は実施例1の作製工
程に従って容易に実現可能であり、TFT構造等に関し
ては実施例1や図1の説明を参照すれば良い。
The structure of this embodiment can be easily realized according to the manufacturing process of Embodiment 1. For the TFT structure and the like, the description of Embodiment 1 and FIGS.

【0195】〔実施例3〕本実施例では、図1と異なる
構造の画素部を形成する場合について図11を用いて説
明する。なお、第2層間絶縁膜44を形成する工程まで
は実施例1に従えば良い。また、第2層間絶縁膜44で
覆われたスイッチング用TFT201、電流制御用TF
T202は図1と同じ構造であるので、ここでの説明は
省略する。
[Embodiment 3] In this embodiment, a case of forming a pixel portion having a structure different from that of FIG. 1 will be described with reference to FIG. The first embodiment may be followed up to the step of forming the second interlayer insulating film 44. The switching TFT 201 and the current control TF covered with the second interlayer insulating film 44
T202 has the same structure as that of FIG.

【0196】本実施例の場合、第2パッシベーション膜
45、第2層間絶縁膜44及び第1パッシベーション膜
41に対してコンタクトホールを形成したら、画素電極
51、バンク103a、103bを形成した後、陰極52
及びEL層53を形成する。本実施例では陰極52を真
空蒸着法で形成した後、大気解放しないで乾燥された不
活性雰囲気を維持したままインクジェット方式によりE
L層53を形成する。この際、バンク103a、103b
により選択的に赤色発光のEL層、緑色発光のEL層、
青色発光のEL層が別々の画素に形成される。なお、図
11には一つの画素しか図示していないが、同一構造の
画素が赤、緑又は青のそれぞれの色に対応して形成さ
れ、これによりカラー表示を行うことができる。これら
各色のEL層は公知の材料を採用すれば良い。
In this embodiment, after forming contact holes in the second passivation film 45, the second interlayer insulating film 44, and the first passivation film 41, the pixel electrode 51, the banks 103a and 103b are formed, and then the cathode is formed. 52
And an EL layer 53 is formed. In this embodiment, after the cathode 52 is formed by a vacuum deposition method, the cathode 52 is formed by an ink jet method while maintaining a dried inert atmosphere without opening to the atmosphere.
An L layer 53 is formed. At this time, the banks 103a, 103b
A red light emitting EL layer, a green light emitting EL layer,
A blue light emitting EL layer is formed in separate pixels. Although only one pixel is shown in FIG. 11, pixels having the same structure are formed corresponding to the respective colors of red, green, and blue, whereby color display can be performed. Known materials may be used for the EL layers of these colors.

【0197】本実施例では画素電極51として、150
nm厚のアルミニウム合金膜(1wt%のチタンを含有し
たアルミニウム膜)を設ける。なお、画素電極の材料と
しては金属材料であれば如何なる材料でも良いが、反射
率の高い材料であることが好ましい。また、陰極52と
して230nm厚のMgAg電極を用い、EL層53の
膜厚は90nm(下から電子輸送層20nm、発光層4
0nm、正孔輸送層30nm)とする。
In this embodiment, as the pixel electrode 51, 150
An aluminum alloy film (an aluminum film containing 1 wt% titanium) having a thickness of nm is provided. Note that any material may be used as the material of the pixel electrode as long as it is a metal material, but a material having high reflectance is preferable. An MgAg electrode having a thickness of 230 nm is used as the cathode 52, and the thickness of the EL layer 53 is 90 nm (from the bottom, the electron transport layer is 20 nm,
0 nm, hole transport layer 30 nm).

【0198】次に、透明導電膜(本実施例ではITO
膜)からなる陽極54を110nmの厚さに形成する。
こうしてEL素子209が形成され、実施例1に示した
材料でもって第3パッシベーション膜55を形成すれば
図11に示すような構造の画素が完成する。
Next, a transparent conductive film (in this embodiment, ITO
The anode 54 made of a film is formed to a thickness of 110 nm.
Thus, the EL element 209 is formed. If the third passivation film 55 is formed using the material described in the first embodiment, a pixel having a structure as shown in FIG. 11 is completed.

【0199】本実施例の構造とした場合、各画素で生成
された赤色、緑色又は青色の光はTFTが形成された基
板とは反対側に放射される。そのため、画素内のほぼ全
域、即ちTFTが形成された領域をも有効な発光領域と
して用いることができる。その結果、画素の有効発光面
積が大幅に向上し、画像の明るさやコントラスト比(明
暗の比)が向上する。
In the case of the structure of this embodiment, the red, green or blue light generated in each pixel is emitted to the side opposite to the substrate on which the TFT is formed. Therefore, almost the entire area within the pixel, that is, the area where the TFT is formed can be used as an effective light emitting area. As a result, the effective light emitting area of the pixel is significantly improved, and the brightness and contrast ratio (brightness / darkness ratio) of the image are improved.

【0200】なお、本実施例の構成は、実施例1、2の
いずれの構成とも自由に組み合わせることが可能であ
る。
The structure of this embodiment can be freely combined with any of the structures of the first and second embodiments.

【0201】〔実施例4〕本実施例では、実施例1の図
2とは異なる構造の画素を形成する場合について図12
(A)、(B)を用いて説明する。
[Embodiment 4] In this embodiment, a case where a pixel having a structure different from that of FIG.
This will be described using (A) and (B).

【0202】図12(A)において、1201はスイッ
チング用TFTであり、活性層56、ゲート電極57
a、ゲート配線57b、ソース配線58及びドレイン配線
59を構成として含む。また、1202は電流制御用T
FTであり、活性層60、ゲート電極61、ソース配線
62及びドレイン配線63を構成として含む。そして、
電流制御用TFT1202のソース配線62は電流供給
線64に接続され、ドレイン配線63はEL素子65に
接続される。この画素の回路構成を表したのが図12
(B)である。
In FIG. 12A, reference numeral 1201 denotes a switching TFT, which includes an active layer 56 and a gate electrode 57.
a, a gate wiring 57b, a source wiring 58, and a drain wiring 59 are included as components. Also, 1202 is a current control T.
FT, which includes an active layer 60, a gate electrode 61, a source wiring 62, and a drain wiring 63 as components. And
The source wiring 62 of the current controlling TFT 1202 is connected to the current supply line 64, and the drain wiring 63 is connected to the EL element 65. FIG. 12 shows the circuit configuration of this pixel.
(B).

【0203】図12(A)と図2(A)との相違点は、
スイッチング用TFTの構造である。本実施例では線幅
が0.1〜5μmと細いゲート電極57aを形成し、その
部分を横切るようにして活性層56を形成する。そして
各画素のゲート電極57aを電気的に接続するようにゲ
ート配線57bが形成される。これにより面積をさほど
専有することなくトリプルゲート構造を実現している。
The difference between FIG. 12 (A) and FIG. 2 (A) is that
This is the structure of the switching TFT. In this embodiment, a gate electrode 57a having a thin line width of 0.1 to 5 μm is formed, and an active layer 56 is formed so as to cross the portion. Then, a gate wiring 57b is formed so as to electrically connect the gate electrode 57a of each pixel. This realizes a triple gate structure without taking up much area.

【0204】他の部分は図2(A)と同様であるが、本
実施例のような構造とするとスイッチング用TFTの専
有する面積が小さくなるため有効発光面積が広くなる、
即ち画像の明るさが向上する。また、オフ電流値を低減
するための冗長性を高めたゲート構造を実現しうるた
め、さらなる画質の向上を図ることができる。
The other parts are the same as those in FIG. 2A. However, when the structure of this embodiment is used, the area occupied by the switching TFT is reduced, so that the effective light emitting area is increased.
That is, the brightness of the image is improved. Further, a gate structure with increased redundancy for reducing an off-current value can be realized, so that image quality can be further improved.

【0205】なお、本実施例の構成は実施例2のように
電流供給線64を隣接する画素間で共通化しても良い
し、実施例3のような構造としても良い。また、作製工
程に関しては実施例1に従えば良い。
In the structure of this embodiment, the current supply line 64 may be shared between adjacent pixels as in the second embodiment, or may be structured as in the third embodiment. Further, the manufacturing process may be in accordance with the first embodiment.

【0206】〔実施例5〕実施例1〜4ではトップゲー
ト型TFTの場合について説明したが、本発明はボトム
ゲート型TFTを用いて実施しても構わない。本実施例
では逆スタガ型TFTで本発明を実施した場合について
図13に示す。なお、TFT構造以外は図1の構造と同
様であるので必要に応じて図1と同じ符号を用いる。
[Embodiment 5] In the embodiments 1 to 4, the case of the top gate type TFT has been described, but the present invention may be implemented using a bottom gate type TFT. In this embodiment, FIG. 13 shows a case where the present invention is implemented with an inverted staggered TFT. Since the structure other than the TFT structure is the same as that of FIG. 1, the same reference numerals as in FIG. 1 are used as needed.

【0207】図13において、基板11、下地膜12に
は実施例1と同様の材料を用いることができる。そし
て、下地膜12上にはスイッチング用TFT1301及
び電流制御用TFT1302が形成される。
In FIG. 13, the same material as that of the first embodiment can be used for the substrate 11 and the base film 12. Then, a switching TFT 1301 and a current controlling TFT 1302 are formed on the base film 12.

【0208】スイッチング用TFT1301の構成は、
ゲート電極70a、70b、ゲート配線71、ゲート絶縁
膜72、ソース領域73、ドレイン領域74、LDD領
域75a〜75d、高濃度不純物領域76、チャネル形成
領域77a、77b、チャネル保護膜78a、78b、第1
層間絶縁膜79、ソース配線80及びドレイン配線81
を含む。
The structure of the switching TFT 1301 is as follows.
The gate electrodes 70a and 70b, the gate wiring 71, the gate insulating film 72, the source region 73, the drain region 74, the LDD regions 75a to 75d, the high concentration impurity region 76, the channel formation regions 77a and 77b, the channel protection films 78a and 78b, 1
Interlayer insulating film 79, source wiring 80 and drain wiring 81
including.

【0209】また、電流制御用TFT1302の構成
は、ゲート電極82、ゲート絶縁膜72、ソース領域8
3、ドレイン領域84、LDD領域85、チャネル形成
領域86、チャネル保護膜87、第1層間絶縁膜79、
ソース配線88及びドレイン配線89を含む。この時、
ゲート電極82はスイッチング用TFT1301のドレ
イン配線84と電気的に接続される。
The configuration of the current controlling TFT 1302 is as follows: the gate electrode 82, the gate insulating film 72, and the source region 8.
3, a drain region 84, an LDD region 85, a channel forming region 86, a channel protective film 87, a first interlayer insulating film 79,
A source wiring 88 and a drain wiring 89 are included. At this time,
The gate electrode 82 is electrically connected to the drain wiring 84 of the switching TFT 1301.

【0210】なお、上記スイッチング用TFT1301
及び電流制御用TFT1302は公知の逆スタガ型TF
Tの作製方法によって形成すれば良い。また、上記TF
Tを形成する各部位(配線、絶縁膜、活性層等)の材料
は実施例1のトップゲート型TFTにおいて対応する各
部位と同様の材料を用いることができる。但し、トップ
ゲート型TFTの構成にはないチャネル保護膜78a、
78b、87に関しては、珪素を含む絶縁膜で形成すれ
ば良い。また、ソース領域、ドレイン領域又はLDD領
域等の不純物領域の形成については、フォトリソグラフ
ィ技術を用いて個別に不純物濃度を変えて形成すれば良
い。
The switching TFT 1301
And a current controlling TFT 1302 is a known inverted staggered TF
What is necessary is just to form by the manufacturing method of T. In addition, the TF
As the material of each part forming T (wiring, insulating film, active layer, etc.), the same material as each corresponding part in the top gate type TFT of the first embodiment can be used. However, a channel protective film 78a not included in the configuration of the top gate type TFT,
The layers 78b and 87 may be formed of an insulating film containing silicon. In addition, as for the formation of the impurity regions such as the source region, the drain region, and the LDD region, the impurity regions may be formed by individually changing the impurity concentrations by using a photolithography technique.

【0211】TFTが完成したら、第1パッシベーショ
ン膜41、第2層間絶縁膜(平坦化膜)44、第2パッ
シベーション膜45、画素電極(陽極)46、バンク1
01a、101b、EL層47、MgAg電極(陰極)4
8、アルミニウム電極(保護電極)49、第3パッシベ
ーション膜50を順次形成してEL素子1303を有す
る画素が完成する。これらの作製工程及び材料に関して
は実施例1を参考にすれば良い。
When the TFT is completed, the first passivation film 41, the second interlayer insulating film (flattening film) 44, the second passivation film 45, the pixel electrode (anode) 46, the bank 1
01a, 101b, EL layer 47, MgAg electrode (cathode) 4
8. An aluminum electrode (protective electrode) 49 and a third passivation film 50 are sequentially formed to complete a pixel having the EL element 1303. Embodiment 1 may be referred to for these manufacturing steps and materials.

【0212】なお、本実施例の構成は、実施例2〜4の
いずれの構成とも自由に組み合わせることが可能であ
る。
The structure of this embodiment can be freely combined with any of the structures of Embodiments 2 to 4.

【0213】〔実施例6〕実施例1の図5(C)又は図
1の構造において、活性層と基板との間に設けられる下
地膜として、第2パッシベーション膜45と同様に放熱
効果の高い材料を用いることは有効である。特に電流制
御用TFTは多くの電流を流すことになるため発熱しや
すく、自己発熱による劣化が問題となりうる。そのよう
な場合に、本実施例のように下地膜が放熱効果を有する
ことでTFTの熱劣化を防ぐことができる。
[Embodiment 6] In the structure shown in FIG. 5C or FIG. 1 of the embodiment 1, as a base film provided between the active layer and the substrate, the heat dissipation effect is high similarly to the second passivation film 45. It is effective to use materials. In particular, the current control TFT flows a large amount of current and thus easily generates heat, which may cause deterioration due to self-heating. In such a case, the thermal deterioration of the TFT can be prevented by the heat radiation effect of the base film as in this embodiment.

【0214】もちろん、基板から拡散する可動イオン等
から防ぐ効果も重要であるので、第1パッシベーション
膜41と同様にSi、Al、N、O、Mを含む化合物と
珪素を含む絶縁膜との積層構造を用いることも好まし
い。
Of course, since the effect of preventing mobile ions and the like diffused from the substrate is also important, like the first passivation film 41, a laminate of a compound containing Si, Al, N, O, M and an insulating film containing silicon is used. It is also preferred to use a structure.

【0215】なお、本実施例の構成は、実施例1〜5の
いずれの構成とも自由に組み合わせることが可能であ
る。
The structure of this embodiment can be freely combined with any of the structures of Embodiments 1 to 5.

【0216】〔実施例7〕実施例3に示した画素構造と
した場合、EL層から発する光は基板とは反対側に放射
されるため、基板と画素電極との間に存在する絶縁膜等
の透過率を気にする必要がない。即ち、多少透過率の低
い材料であっても用いることができる。
[Embodiment 7] In the case of the pixel structure shown in Embodiment 3, since the light emitted from the EL layer is radiated to the side opposite to the substrate, an insulating film or the like existing between the substrate and the pixel electrode There is no need to worry about the transmittance of the light. That is, a material having a somewhat low transmittance can be used.

【0217】従って、下地膜12、第1パッシベーショ
ン膜41又は第2パッシベーション膜45としてダイヤ
モンド薄膜、ダイヤモンドライクカーボン膜又はアモル
ファスカーボン膜と呼ばれる炭素膜を用いる上で有利で
ある。即ち、透過率の低下を気にする必要がないため、
膜厚を100〜500nmというように厚く設定するこ
とができ、放熱効果をより高めることが可能である。
Accordingly, it is advantageous to use a carbon film called a diamond thin film, a diamond-like carbon film or an amorphous carbon film as the base film 12, the first passivation film 41 or the second passivation film 45. That is, since there is no need to worry about the decrease in transmittance,
The film thickness can be set as thick as 100 to 500 nm, and the heat radiation effect can be further enhanced.

【0218】なお、第3パッシベーション膜50に上記
炭素膜を用いる場合に関しては、やはり透過率の低下は
避けるべきであるので、膜厚は5〜100nm程度にし
ておくことが好ましい。
In the case where the above-mentioned carbon film is used as the third passivation film 50, it is preferable that the film thickness is set to about 5 to 100 nm, since a decrease in transmittance should be avoided.

【0219】なお、本実施例においても下地膜12、第
1パッシベーション膜41、第2パッシベーション膜4
5又は第3パッシベーション膜50のいずれに炭素膜を
用いる場合においても、他の絶縁膜と積層して用いるこ
とは有効である。
In this embodiment, the underlayer film 12, the first passivation film 41, and the second passivation film 4 are also used.
Regardless of whether a carbon film is used for the fifth or third passivation film 50, it is effective to use the carbon film laminated with another insulating film.

【0220】なお、本実施例は実施例3に示した画素構
造とする場合において有効であり、その他の構成に関し
ては、実施例1〜6のいずれの構成とも自由に組み合わ
せることが可能である。
This embodiment is effective in the case where the pixel structure shown in the third embodiment is used, and the other structures can be freely combined with any of the structures of the first to sixth embodiments.

【0221】〔実施例8〕本発明ではEL表示装置の画
素においてスイッチング用TFTをマルチゲート構造と
することによりスイッチング用TFTのオフ電流値を低
減し、保持容量の必要性を排除している。これは保持容
量の専有する面積を発光領域として有効に活用するため
の工夫である。
[Embodiment 8] In the present invention, the off-current value of the switching TFT is reduced by using a multi-gate switching TFT in the pixel of the EL display device, and the necessity of the storage capacitor is eliminated. This is a device for effectively utilizing the area occupied by the storage capacitor as a light emitting region.

【0222】しかしながら、保持容量を完全になくせな
いまでも専有面積を小さくするだけで有効発光面積を広
げるという効果は得られる。即ち、スイッチング用TF
Tをマルチゲート構造にすることによりオフ電流値を低
減し、保持容量の専有面積を縮小化するだけでも十分で
ある。
However, even if the storage capacity cannot be completely eliminated, the effect of increasing the effective light emitting area can be obtained only by reducing the occupied area. That is, the switching TF
By making T a multi-gate structure, it is sufficient to reduce the off-current value and reduce the area occupied by the storage capacitor.

【0223】従って、図14に示すような画素構造とす
ることも可能である。なお、図14では必要に応じて図
1と同じ符号を引用している。
Therefore, a pixel structure as shown in FIG. 14 can be used. In FIG. 14, the same reference numerals as those in FIG. 1 are cited as necessary.

【0224】図14と図1との相違点は、スイッチング
用TFTに接続された保持容量1401が存在する点で
ある。保持容量1401はスイッチング用TFT201
のドレイン領域14から延長された半導体領域(下部電
極)1402とゲート絶縁膜18と容量電極(上部電
極)1403とで形成される。この容量電極1403は
TFTのゲート電極19a、19b、35と同時に形成さ
れる。
The difference between FIG. 14 and FIG. 1 is that a storage capacitor 1401 connected to the switching TFT exists. The storage capacitor 1401 is a switching TFT 201
, A semiconductor region (lower electrode) 1402 extending from the drain region 14, a gate insulating film 18, and a capacitor electrode (upper electrode) 1403. The capacitor electrode 1403 is formed simultaneously with the gate electrodes 19a, 19b, and 35 of the TFT.

【0225】この上面図を図15(A)に示す。図15
(A)の上面図をA−A’で切った断面図が図14に相
当する。図15(A)示すように、容量電極1403は
電気的に接続された接続配線1404を介して電流制御
用TFTのソース領域31と電気的に接続される。な
お、接続配線1404はソース配線21、36及びドレ
イン配線22、37と同時に形成される。また、図15
(B)は図15(A)に示す上面図の回路構成を表して
いる。
This top view is shown in FIG. FIG.
FIG. 14 is a cross-sectional view of the top view of FIG. As shown in FIG. 15A, the capacitor electrode 1403 is electrically connected to the source region 31 of the current controlling TFT via the electrically connected connection wiring 1404. Note that the connection wiring 1404 is formed simultaneously with the source wirings 21 and 36 and the drain wirings 22 and 37. FIG.
(B) shows the circuit configuration of the top view shown in FIG.

【0226】なお、本実施例の構成は、実施例1〜7の
いずれの構成とも自由に組み合わせることができる。即
ち、画素内に保持容量が設けられるだけであって、TF
T構造やEL層の材料等に限定を加えるものではない。
The structure of this embodiment can be freely combined with any of the structures of Embodiments 1 to 7. That is, only the storage capacitor is provided in the pixel, and TF
It does not limit the material of the T structure or the EL layer.

【0227】〔実施例9〕実施例1では、結晶質珪素膜
302の形成手段としてレーザー結晶化を用いている
が、本実施例では異なる結晶化手段を用いる場合につい
て説明する。
[Embodiment 9] In Embodiment 1, laser crystallization is used as a means for forming the crystalline silicon film 302. In this embodiment, a case where a different crystallization means is used will be described.

【0228】本実施例では、非晶質珪素膜を形成した
後、特開平7−130652号公報に記載された技術を
用いて結晶化を行う。同公報に記載された技術は、結晶
化を促進(助長)する触媒として、ニッケル等の元素を
用い、結晶性の高い結晶質珪素膜を得る技術である。
In this embodiment, after forming the amorphous silicon film, crystallization is performed by using the technique described in Japanese Patent Application Laid-Open No. Hei 7-130652. The technique described in this publication is a technique for obtaining a crystalline silicon film having high crystallinity by using an element such as nickel as a catalyst for promoting (promoting) crystallization.

【0229】また、結晶化工程が終了した後で、結晶化
に用いた触媒を除去する工程を行っても良い。その場
合、特開平10−270363号若しくは特開平8−3
30602号に記載された技術により触媒をゲッタリン
グすれば良い。
After the crystallization step is completed, a step of removing the catalyst used for crystallization may be performed. In that case, JP-A-10-270363 or JP-A-8-3
The catalyst may be gettered by the technique described in No. 30602.

【0230】また、本出願人による特願平11−076
967の出願明細書に記載された技術を用いてTFTを
形成しても良い。
Also, Japanese Patent Application No. 11-076 filed by the present applicant.
The TFT may be formed by using the technique described in the specification of US Pat. No. 967.

【0231】以上のように、実施例1に示した作製工程
は一実施例であって、図1又は実施例1の図5(C)の
構造が実現できるのであれば、他の作製工程を用いても
問題はない。
As described above, the manufacturing process shown in Embodiment 1 is one embodiment, and if the structure shown in FIG. 1 or FIG. There is no problem with using it.

【0232】なお、本実施例の構成は、実施例1〜8の
いずれの構成とも自由に組み合わせることが可能であ
る。
The structure of this embodiment can be freely combined with any of the structures of Embodiments 1 to 8.

【0233】〔実施例10〕本発明のEL表示装置を駆
動するにあたって、画像信号としてアナログ信号を用い
たアナログ駆動を行うこともできるし、デジタル信号を
用いたデジタル駆動を行うこともできる。
[Embodiment 10] In driving the EL display device of the present invention, an analog drive using an analog signal as an image signal or a digital drive using a digital signal can be performed.

【0234】アナログ駆動を行う場合、スイッチング用
TFTのソース配線にはアナログ信号が送られ、その階
調情報を含んだアナログ信号が電流制御用TFTのゲー
ト電圧となる。そして、電流制御用TFTでEL素子に
流れる電流を制御し、EL素子の発光強度を制御して階
調表示を行う。。この場合、電流制御用TFTは飽和領
域で動作させることが望ましい。即ち、|Vds|>|V
gs−Vth|の条件内で動作させることが望ましい。な
お、ここでVdsはソース領域とドレイン領域との間の電
圧、Vgsはソース領域とゲート電極との間の電圧、Vth
はTFTのしきい値電圧である。
In the case of performing the analog driving, an analog signal is sent to the source wiring of the switching TFT, and the analog signal including the gradation information becomes the gate voltage of the current controlling TFT. Then, a current flowing through the EL element is controlled by the current control TFT, and the emission intensity of the EL element is controlled to perform gradation display. . In this case, it is desirable that the current control TFT be operated in a saturation region. That is, | Vds |> | V
It is desirable to operate within the condition of gs−Vth |. Here, Vds is the voltage between the source region and the drain region, Vgs is the voltage between the source region and the gate electrode, Vth
Is the threshold voltage of the TFT.

【0235】一方、デジタル駆動を行う場合、アナログ
的な階調表示とは異なり、時分割駆動(時間階調駆動)
もしくは面積階調駆動と呼ばれる階調表示を行う。即
ち、発光時間の長さや発光面積比率を調節することで、
視覚的に色階調が変化しているように見せる。この場
合、電流制御用TFTは線形領域で動作させることが望
ましい。即ち、|Vds|<|Vgs−Vth|の条件内で動
作させることが望ましい。
On the other hand, when digital driving is performed, time-division driving (time gradation driving) is different from analog gradation display.
Alternatively, gradation display called area gradation driving is performed. That is, by adjusting the length of the light emission time and the light emission area ratio,
Visually show that the color gradation has changed. In this case, it is desirable that the current control TFT be operated in a linear region. That is, it is desirable to operate within the condition | Vds | <| Vgs−Vth |.

【0236】EL素子は液晶素子に比べて非常に応答速
度が速いため、高速で駆動することが可能である。その
ため、1フレームを複数のサブフレームに分割して階調
表示を行う時分割駆動に適した素子であると言える。ま
た、1フレーム期間が短いため電流制御用TFTのゲー
ト電圧を保持しておく時間も短くて済み、保持容量を小
さくする、もしくは省略する上で有利と言える。
The EL element has a much higher response speed than the liquid crystal element, and can be driven at a high speed. Therefore, it can be said that the element is suitable for time division driving in which one frame is divided into a plurality of subframes and gradation display is performed. Further, since one frame period is short, the time for holding the gate voltage of the current control TFT is also short, which is advantageous for reducing or omitting the holding capacity.

【0237】このように、本発明は素子構造に関する技
術であるので、駆動方法は如何なるものであっても構わ
ない。
As described above, since the present invention is a technique relating to the element structure, any driving method may be used.

【0238】〔実施例11〕本実施例では、本発明のE
L表示装置の画素構造の例を図23(A)、(B)に示
す。なお、本実施例において、4701はスイッチング
用TFT4702のソース配線、4703はスイッチン
グ用TFT4702のゲート配線、4704は電流制御
用TFT、4705は電流供給線、4706は電源制御
用TFT、4707は電源制御用ゲート配線、4708
はEL素子とする。電源制御用TFT4706の動作に
ついては特願平11−341272号を参照すると良
い。
[Embodiment 11] In this embodiment, the E
Examples of the pixel structure of the L display device are shown in FIGS. In this embodiment, reference numeral 4701 denotes a source wiring of the switching TFT 4702, 4703 denotes a gate wiring of the switching TFT 4702, 4704 denotes a current control TFT, 4705 denotes a current supply line, 4706 denotes a power control TFT, and 4707 denotes a power control TFT. Gate wiring, 4708
Is an EL element. For the operation of the power supply control TFT 4706, refer to Japanese Patent Application No. 11-341272.

【0239】また、本実施例では電源制御用TFT47
06を電流制御用TFT4704とEL素子4708と
の間に設けているが、電源制御用TFT4706とEL
素子4708との間に電流制御用TFT4704が設け
られた構造としても良い。また、電源制御用TFT47
06は電流制御用TFT4704と同一構造とするか、
同一の活性層で直列させて形成するのが好ましい。
In this embodiment, the power supply control TFT 47 is used.
06 is provided between the current control TFT 4704 and the EL element 4708, but the power supply control TFT 4706 and the EL
A current control TFT 4704 may be provided between the element 4708 and the element 4708. Also, the power supply control TFT 47
06 has the same structure as the current control TFT 4704,
It is preferable to form them in series with the same active layer.

【0240】また、図23(A)は、二つの画素間で電
流供給線4705を共通とした場合の例である。即ち、
二つの画素が電流供給線4705を中心に線対称となる
ように形成されている点に特徴がある。この場合、電流
供給線の本数を減らすことができるため、画素部をさら
に高精細化することができる。
FIG. 23A shows an example in which a current supply line 4705 is shared between two pixels. That is,
It is characterized in that two pixels are formed so as to be line-symmetric about the current supply line 4705. In this case, the number of current supply lines can be reduced, so that the pixel portion can have higher definition.

【0241】また、図23(B)は、ゲート配線470
3と平行に電流供給線4710を設け、ソース配線47
01と平行に電源制御用ゲート配線4711を設けた場
合の例である。なお、図23(B)では電流供給線47
10とゲート配線4703とが重ならないように設けた
構造となっているが、両者が異なる層に形成される配線
であれば、絶縁膜を挟んで重なるように設けることもで
きる。この場合、電流供給線4710とゲート配線47
03とで専有面積を共有させることができるため、画素
部をさらに高精細化することができる。
FIG. 23B shows a gate wiring 470.
A current supply line 4710 is provided in parallel with
This is an example in the case where a power supply control gate wiring 4711 is provided in parallel with the line 01. Note that the current supply line 47 is shown in FIG.
Although the structure is such that 10 and the gate wiring 4703 are provided so as not to overlap with each other, the wiring may be provided so as to overlap with an insulating film interposed therebetween as long as they are formed in different layers. In this case, the current supply line 4710 and the gate wiring 47
03 can share the occupied area, so that the pixel portion can be further refined.

【0242】〔実施例12〕本実施例では、本発明のE
L表示装置の画素構造の例を図24(A)、(B)に示
す。なお、本実施例において、4801はスイッチング
用TFT4802のソース配線、4803はスイッチン
グ用TFT4802のゲート配線、4804は電流制御
用TFT、4805は電流供給線、4806は消去用T
FT、4807は消去用ゲート配線、4808はEL素
子とする。消去用TFT4806の動作については特願
平11−338786号を参照すると良い。
[Embodiment 12] In this embodiment, the E of the present invention will be described.
FIGS. 24A and 24B show examples of the pixel structure of the L display device. In this embodiment, reference numeral 4801 denotes a source wiring of the switching TFT 4802, 4803 denotes a gate wiring of the switching TFT 4802, 4804 denotes a current control TFT, 4805 denotes a current supply line, and 4806 denotes an erasing T.
FT, 4807 is an erasing gate wiring, and 4808 is an EL element. For the operation of the erasing TFT 4806, refer to Japanese Patent Application No. 11-338786.

【0243】消去用TFT4806のドレインは電流制
御用TFT4804のゲートに接続され、電流制御用T
FT4804のゲート電圧を強制的に変化させることが
できるようになっている。なお、消去用TFT4806
はnチャネル型TFTとしてもpチャネル型TFTとし
ても良いが、オフ電流を小さくできるようにスイッチン
グ用TFT4802と同一構造とすることが好ましい。
The drain of the erasing TFT 4806 is connected to the gate of the current controlling TFT 4804,
The gate voltage of the FT4804 can be forcibly changed. The erasing TFT 4806
May be an n-channel TFT or a p-channel TFT, but preferably has the same structure as the switching TFT 4802 so that off-state current can be reduced.

【0244】また、図24(A)は、二つの画素間で電
流供給線4805を共通とした場合の例である。即ち、
二つの画素が電流供給線4805を中心に線対称となる
ように形成されている点に特徴がある。この場合、電流
供給線の本数を減らすことができるため、画素部をさら
に高精細化することができる。
FIG. 24A shows an example in which the current supply line 4805 is shared between two pixels. That is,
It is characterized in that two pixels are formed to be line-symmetric with respect to the current supply line 4805. In this case, the number of current supply lines can be reduced, so that the pixel portion can have higher definition.

【0245】また、図24(B)は、ゲート配線480
3と平行に電流供給線4810を設け、ソース配線48
01と平行に消去用ゲート配線4811を設けた場合の
例である。なお、図24(B)では電流供給線4810
とゲート配線4803とが重ならないように設けた構造
となっているが、両者が異なる層に形成される配線であ
れば、絶縁膜を挟んで重なるように設けることもでき
る。この場合、電流供給線4810とゲート配線480
3とで専有面積を共有させることができるため、画素部
をさらに高精細化することができる。
FIG. 24B shows a gate wiring 480.
3, a current supply line 4810 is provided in parallel with the source line 48.
This is an example in which an erasing gate wiring 4811 is provided in parallel with the line 01. Note that in FIG. 24B, the current supply line 4810
The gate wiring 4803 and the gate wiring 4803 are provided so as not to overlap with each other. However, as long as the wiring is formed in a different layer, the wiring may be provided so as to overlap with an insulating film therebetween. In this case, the current supply line 4810 and the gate wiring 480
3 can share an occupied area, so that the pixel portion can be further refined.

【0246】〔実施例13〕本発明のEL表示装置は画
素内にいくつのTFTを設けた構造としても良い。実施
例11、12ではTFTを三つ設けた例を示している
が、四つ乃至六つのTFTを設けても構わない。本発明
はEL表示装置の画素構造に限定されずに実施すること
が可能である。
[Embodiment 13] The EL display device of the present invention may have a structure in which any number of TFTs are provided in a pixel. Embodiments 11 and 12 show an example in which three TFTs are provided, but four to six TFTs may be provided. The present invention can be implemented without being limited to the pixel structure of the EL display device.

【0247】〔実施例14〕本実施例では、図1の電流
制御用TFT202としてpチャネル型TFTを用いた
場合の例について説明する。なお、その他の部分は図1
と同様であるので詳細な説明は省略する。
[Embodiment 14] In this embodiment, an example in which a p-channel TFT is used as the current control TFT 202 of FIG. 1 will be described. Other parts are shown in FIG.
Therefore, detailed description is omitted.

【0248】本実施例の画素の断面構造を図25に示
す。本実施例で用いるpチャネル型TFTの作製方法は
実施例1を参考にすれば良い。pチャネル型TFTの活
性層はソース領域2801、ドレイン領域2802およ
びチャネル形成領域2803を含み、ソース領域280
1はソース配線36に、ドレイン領域2802はドレイ
ン配線37に接続されている。
FIG. 25 shows a sectional structure of a pixel of this embodiment. Embodiment 1 can be referred to for a method for manufacturing a p-channel TFT used in this embodiment. The active layer of the p-channel TFT includes a source region 2801, a drain region 2802, and a channel formation region 2803, and the source region 280
1 is connected to the source wiring 36, and the drain region 2802 is connected to the drain wiring 37.

【0249】このように、電流制御用TFTにEL素子
の陽極が接続される場合は、電流制御用TFTとしてp
チャネル型TFTを用いることが好ましい。
As described above, when the anode of the EL element is connected to the current controlling TFT, p
It is preferable to use a channel type TFT.

【0250】なお、本実施例の構成は、実施例1〜13
のいずれの構成とも自由に組み合わせて実施することが
可能である。
The structure of this embodiment is similar to those of the first to thirteenth embodiments.
Can be freely combined with any of the above configurations.

【0251】〔実施例15〕本発明において、三重項励
起子からの燐光を発光に利用できるEL材料を用いるこ
とで、外部発光量子効率を飛躍的に向上させることがで
きる。これにより、EL素子の低消費電力化、長寿命
化、および軽量化が可能になる。ここで、三重項励起子
を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K.Honda,
(Elsevier Sci.Pub., Tokyo,1991) p.437.) 上記論文に報告されたEL材料(クマリン色素)の分子
式を以下に示す。
[Embodiment 15] In the present invention, by using an EL material capable of utilizing phosphorescence from triplet excitons for light emission, external light emission quantum efficiency can be remarkably improved. Thus, low power consumption, long life, and light weight of the EL element can be achieved. Here, a report is shown in which the triplet exciton is used to improve the external emission quantum efficiency.
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K. Honda,
(Elsevier Sci. Pub., Tokyo, 1991) p.437.) The molecular formula of the EL material (coumarin dye) reported in the above paper is shown below.

【0252】[0252]

【化11】 Embedded image

【0253】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson, S.R.Forrest, Natur
e 395 (1998) p.151.) 上記論文に報告されたEL材料(Pt錯体)の分子式を
以下に示す。
(MABaldo, DFO'Brien, Y. You, A. Shou
stikov, S. Sibley, METhompson, SRForrest, Natur
e 395 (1998) p.151.) The molecular formula of the EL material (Pt complex) reported in the above article is shown below.

【0254】[0254]

【化12】 Embedded image

【0255】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Wat
anabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi,
Jpn.Appl.Phys., 38 (12B) (1999) L1502.) 上記論文に報告されたEL材料(Ir錯体)の分子式を
以下に示す。
(MABaldo, S. Lamansky, PEBurrrows,
METhompson, SRForrest, Appl.Phys.Lett., 75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Wat
anabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi,
Jpn. Appl. Phys., 38 (12B) (1999) L1502.) The molecular formula of the EL material (Ir complex) reported in the above paper is shown below.

【0256】[0256]

【化13】 Embedded image

【0257】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より3〜4倍の高い外部発光量子効率の実
現が可能となる。なお、本実施例の構成は、実施例1〜
実施例13のいずれの構成とも自由に組み合わせて実施
することが可能である。
As described above, if the phosphorescence emission from the triplet exciton can be used, it is possible in principle to realize an external emission quantum efficiency three to four times higher than the case where the fluorescence emission from the singlet exciton is used. . Note that the configuration of this embodiment is the same as that of Embodiments 1 to
The present invention can be implemented by freely combining with any configuration of the thirteenth embodiment.

【0258】〔実施例16〕実施例1ではEL層として
有機EL材料を用いることが好ましいとしたが、本発明
は無機EL材料を用いても実施できる。但し、現在の無
機EL材料は非常に駆動電圧が高いため、アナログ駆動
を行う場合には、そのような駆動電圧に耐えうる耐圧特
性を有するTFTを用いなければならない。
[Embodiment 16] In the first embodiment, it is preferable to use an organic EL material for the EL layer. However, the present invention can be implemented by using an inorganic EL material. However, since a current inorganic EL material has a very high driving voltage, a TFT having a withstand voltage characteristic capable of withstanding such a driving voltage must be used in performing analog driving.

【0259】または、将来的にさらに駆動電圧の低い無
機EL材料が開発されれば、本発明に適用することは可
能である。
Alternatively, if an inorganic EL material having a further lower driving voltage is developed in the future, it can be applied to the present invention.

【0260】また、本実施例の構成は、実施例1〜14
のいずれの構成とも自由に組み合わせることが可能であ
る。
The structure of this embodiment is similar to that of the first to fourteenth embodiments.
Any configuration can be freely combined.

【0261】〔実施例17〕本発明を実施して形成され
たアクティブマトリクス型EL表示装置(ELモジュー
ル)は、自発光型であるため液晶表示装置に比べて明る
い場所での視認性に優れている。そのため直視型のEL
ディスプレイ(ELモジュールを組み込んだ表示ディス
プレイを指す)として用途は広い。
[Embodiment 17] An active matrix EL display device (EL module) formed by carrying out the present invention is of a self-luminous type, and therefore has excellent visibility in a bright place compared to a liquid crystal display device. I have. Therefore, direct-view EL
It is widely used as a display (refers to a display incorporating an EL module).

【0262】なお、ELディスプレイが液晶ディスプレ
イよりも有利な点の一つとして視野角の広さが挙げられ
る。従って、TV放送等を大画面で鑑賞するには対角3
0インチ以上(典型的には40インチ以上)の表示ディ
スプレイ(表示モニタ)として本発明のELディスプレ
イを用いるとよい。
[0262] One of the advantages of the EL display over the liquid crystal display is the wide viewing angle. Therefore, to watch TV broadcasts on a large screen, the diagonal 3
The EL display of the present invention may be used as a display (display monitor) of 0 inches or more (typically, 40 inches or more).

【0263】また、ELディスプレイ(パソコンモニ
タ、TV放送受信用モニタ、広告表示モニタ等)として
用いるだけでなく、様々な電子装置の表示ディスプレイ
として用いることができる。
Further, the present invention can be used not only as an EL display (a personal computer monitor, a TV broadcast reception monitor, an advertisement display monitor, etc.) but also as a display for various electronic devices.

【0264】その様な電子装置としては、ビデオカメ
ラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッド
マウントディスプレイ)、カーナビゲーション、パーソ
ナルコンピュータ、携帯情報端末(モバイルコンピュー
タ、携帯電話または電子書籍等)、記録媒体を備えた画
像再生装置(具体的にはコンパクトディスク(CD)、
レーザーディスク(登録商標)(LD)又はデジタルビ
デオディスク(DVD)等の記録媒体を再生し、その画
像を表示しうるディスプレイを備えた装置)などが挙げ
られる。それら電子装置の例を図16に示す。
As such an electronic device, a video camera, a digital camera, a goggle type display (head mounted display), a car navigation, a personal computer, a portable information terminal (a mobile computer, a mobile phone or an electronic book, etc.), and a recording medium are used. Equipped image reproducing device (specifically, compact disc (CD),
A device that reproduces a recording medium such as a laser disk (registered trademark) (LD) or a digital video disk (DVD) and has a display capable of displaying an image thereof). FIG. 16 shows examples of these electronic devices.

【0265】図16(A)はパーソナルコンピュータで
あり、本体2001、筐体2002、表示部2003、
キーボード2004を含む。本発明は表示部2003に
用いることができる。
FIG. 16A shows a personal computer, which includes a main body 2001, a housing 2002, a display portion 2003,
And a keyboard 2004. The present invention can be used for the display portion 2003.

【0266】図16(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6を含む。本発明を表示部2102に用いることができ
る。
FIG. 16B shows a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, and an image receiving portion 210.
6 inclusive. The present invention can be used for the display portion 2102.

【0267】図16(C)はゴーグル型ディスプレイで
あり、本体2201、表示部2202、アーム部220
3を含む。本発明は表示部2202に用いることができ
る。
FIG. 16C shows a goggle type display, which includes a main body 2201, a display portion 2202, and an arm portion 220.
3 inclusive. The present invention can be used for the display portion 2202.

【0268】図16(D)は携帯型(モバイル)コンピ
ュータであり、本体2301、カメラ部2302、受像
部2303、操作スイッチ2304、表示部2305を
含む。本発明は表示部2305に用いることができる。
FIG. 16D shows a portable computer, which includes a main body 2301, a camera section 2302, an image receiving section 2303, operation switches 2304, and a display section 2305. The present invention can be used for the display portion 2305.

【0269】図16(E)は記録媒体を備えた画像再生
装置(具体的にはDVD再生装置)であり、本体240
1、記録媒体(CD、LDまたはDVD等)2402、
操作スイッチ2403、表示部(a)2404、表示部
(b)2405を含む。表示部(a)は主として画像情
報を表示し、表示部(b)は主として文字情報を表示す
るが、本発明はこれら表示部(a)、(b)に用いるこ
とができる。なお、記録媒体を備えた画像再生装置とし
ては、CD再生装置、ゲーム機器などに本発明を用いる
ことができる。
FIG. 16E shows an image reproducing apparatus (specifically, a DVD reproducing apparatus) provided with a recording medium.
1, recording medium (CD, LD, DVD, etc.) 2402,
An operation switch 2403, a display unit (a) 2404, and a display unit (b) 2405 are included. The display section (a) mainly displays image information, and the display section (b) mainly displays character information. The present invention can be used for these display sections (a) and (b). Note that the present invention can be applied to a CD playback device, a game machine, and the like as an image playback device provided with a recording medium.

【0270】図16(F)はELディスプレイであり、
筐体2501、支持台2502、表示部2503を含
む。本発明は表示部2503に用いることができる。本
発明のELディスプレイは特に大画面化した場合におい
て有利であり、対角10インチ以上(特に対角30イン
チ以上)のディスプレイには有利である。
FIG. 16F shows an EL display.
A housing 2501, a support 2502, and a display unit 2503 are included. The present invention can be used for the display portion 2503. The EL display of the present invention is particularly advantageous when the screen is enlarged, and is advantageous for a display having a diagonal of 10 inches or more (particularly a diagonal of 30 inches or more).

【0271】また、将来的にEL材料の発光輝度が高く
なれば、フロント型若しくはリア型のプロジェクターに
用いることも可能となる。
Further, if the emission luminance of the EL material is increased in the future, it can be used for a front type or rear type projector.

【0272】また、上記電子装置はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。EL材料の応答速
度は非常に高いため、そのような動画表示を行うに適し
ている。
In addition, the above-mentioned electronic device can be connected to the Internet or C
Information distributed through an electronic communication line such as an ATV (cable television) is frequently displayed, and in particular, opportunities to display moving image information are increasing. Since the response speed of the EL material is very high, it is suitable for displaying such a moving image.

【0273】また、EL表示装置は発光している部分が
電力を消費するため、発光部分が極力少なくなるように
情報を表示することが望ましい。従って、携帯情報端
末、特に携帯電話やカーオーディオのような文字情報を
主とする表示部にEL表示装置を用いる場合には、非発
光部分を背景として文字情報を発光部分で形成するよう
に駆動することが望ましい。
In the EL display device, since the light emitting portion consumes power, it is desirable to display information so that the light emitting portion is reduced as much as possible. Therefore, when an EL display device is used for a portable information terminal, particularly a display portion mainly for character information such as a mobile phone or a car audio, the character information is driven by a light-emitting portion with a non-light-emitting portion as a background. It is desirable to do.

【0274】ここで図22(A)は携帯電話であり、本
体2601、音声出力部2602、音声入力部260
3、表示部2604、操作スイッチ2605、アンテナ
2606を含む。本発明のEL表示装置は表示部260
4に用いることができる。なお、表示部2604は黒色
の背景に白色の文字を表示することで携帯電話の消費電
力を抑えることができる。
FIG. 22A shows a portable telephone, which includes a main body 2601, an audio output unit 2602, and an audio input unit 260.
3, including a display unit 2604, operation switches 2605, and an antenna 2606. The EL display device of the present invention has a display section 260.
4 can be used. Note that the display portion 2604 can display power of the mobile phone by displaying white characters on a black background.

【0275】また、図22(B)は車載用オーディオ
(カーオーディオ)であり、本体2701、表示部27
02、操作スイッチ2703、2704を含む。本発明
のEL表示装置は表示部2702に用いることができ
る。また、本実施例では車載用オーディオを示すが、据
え置き型オーディオに用いても良い。なお、表示部27
02は黒色の背景に白色の文字を表示することで消費電
力を抑えられる。
FIG. 22B shows a vehicle-mounted audio system (car audio system).
02, including operation switches 2703 and 2704. The EL display device of the present invention can be used for the display portion 2702. In this embodiment, the in-vehicle audio is shown, but it may be used for stationary audio. The display unit 27
No. 02 can suppress power consumption by displaying white characters on a black background.

【0276】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子装置に適用することが可能であ
る。また、本実施例の電子装置は実施例1〜16のどの
ような組み合わせからなる構成を用いても実現すること
ができる。
As described above, the applicable range of the present invention is extremely wide, and can be applied to electronic devices in all fields. Further, the electronic device of the present embodiment can be realized by using a configuration composed of any combination of Embodiments 1 to 16.

【0277】[0277]

【発明の効果】本発明を用いることで、EL素子が水分
や熱によって劣化することを抑制することができる。ま
た、EL層からアルカリ金属が拡散してTFT特性に悪
影響を与えることを防ぐことができる。その結果、EL
表示装置の動作性能や信頼性を大幅に向上させることが
できる。
According to the present invention, the EL element can be prevented from being deteriorated by moisture or heat. Further, it is possible to prevent the alkali metal from diffusing from the EL layer and adversely affecting the TFT characteristics. As a result, EL
The operation performance and reliability of the display device can be significantly improved.

【0278】また、そのようなEL表示装置を表示ディ
スプレイとして有することで、画像品質が良く、耐久性
のある(信頼性の高い)応用製品(電子装置)を生産す
ることが可能となる。
By providing such an EL display device as a display, it is possible to produce a durable (highly reliable) applied product (electronic device) having good image quality.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 EL表示装置の画素部の断面構造を示す
図。
FIG. 1 illustrates a cross-sectional structure of a pixel portion of an EL display device.

【図2】 EL表示装置の画素部の上面構造及び構成
を示す図。
FIG. 2 is a diagram showing a top structure and a structure of a pixel portion of an EL display device.

【図3】 アクティブマトリクス型EL表示装置の作
製工程を示す図。
FIG. 3 illustrates a manufacturing process of an active matrix EL display device.

【図4】 アクティブマトリクス型EL表示装置の作
製工程を示す図。
FIG. 4 illustrates a manufacturing process of an active matrix EL display device.

【図5】 アクティブマトリクス型EL表示装置の作
製工程を示す図。
FIG. 5 illustrates a manufacturing process of an active matrix EL display device.

【図6】 ELモジュールの外観を示す図。FIG. 6 is a diagram illustrating an appearance of an EL module.

【図7】 EL表示装置の回路ブロック構成を示す
図。
FIG. 7 is a diagram showing a circuit block configuration of an EL display device.

【図8】 EL表示装置の画素部を拡大した図。FIG. 8 is an enlarged view of a pixel portion of an EL display device.

【図9】 EL表示装置のサンプリング回路の素子構
造を示す図。
FIG. 9 illustrates an element structure of a sampling circuit of an EL display device.

【図10】 EL表示装置の画素部の構成を示す図。FIG. 10 illustrates a structure of a pixel portion of an EL display device.

【図11】 EL表示装置の画素部の断面構造を示す
図。
FIG. 11 illustrates a cross-sectional structure of a pixel portion of an EL display device.

【図12】 EL表示装置の画素部の上面構造及び構成
を示す図。
FIG. 12 illustrates a top structure and a structure of a pixel portion of an EL display device.

【図13】 EL表示装置の画素部の断面構造を示す
図。
FIG. 13 illustrates a cross-sectional structure of a pixel portion of an EL display device.

【図14】 EL表示装置の画素部の断面構造を示す
図。
FIG. 14 illustrates a cross-sectional structure of a pixel portion of an EL display device.

【図15】 EL表示装置の画素部の上面構造及び構成
を示す図。
FIG. 15 is a diagram showing a top structure and a structure of a pixel portion of an EL display device.

【図16】 電子装置の具体例を示す図。FIG. 16 illustrates a specific example of an electronic device.

【図17】 ELモジュールの外観を示す図。FIG. 17 illustrates an appearance of an EL module.

【図18】 コンタクト構造の作製工程を示す図。FIG. 18 is a diagram showing a manufacturing process of a contact structure.

【図19】 インクジェット方式を説明するための図。FIG. 19 is a diagram illustrating an ink jet system.

【図20】 インクジェット方式によるEL層形成を示
す図。
FIG. 20 is a diagram showing EL layer formation by an inkjet method.

【図21】 EL層の積層構造を示す図。FIG. 21 illustrates a stacked structure of an EL layer.

【図22】 電子装置の具体例を示す図。FIG. 22 illustrates a specific example of an electronic device.

【図23】 EL表示装置の画素部の回路構成を示す
図。
FIG. 23 illustrates a circuit configuration of a pixel portion of an EL display device.

【図24】 EL表示装置の画素部の回路構成を示す
図。
FIG 24 illustrates a circuit configuration of a pixel portion of an EL display device.

【図25】 EL表示装置の画素部の断面構造を示す
図。
FIG. 25 illustrates a cross-sectional structure of a pixel portion of an EL display device.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05B 33/22 H05B 33/22 Z (72)発明者 小沼 利光 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05B 33/22 H05B 33/22 Z (72) Inventor Toshimitsu Onuma 398 Hase, Atsugi-shi, Kanagawa Pref. Energy Research Institute

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】基板上に複数のTFTを形成する工程と、 前記複数のTFTの各々に接続された複数の画素電極を
形成する工程と、 前記複数の画素電極の上にEL層を形成する工程と、 を有し、 前記EL層はインクジェット方式により選択的に形成さ
れることを特徴とする電気光学装置の作製方法。
A step of forming a plurality of TFTs on a substrate; a step of forming a plurality of pixel electrodes connected to each of the plurality of TFTs; and forming an EL layer on the plurality of pixel electrodes. A method for manufacturing an electro-optical device, comprising: a step of selectively forming the EL layer by an inkjet method.
【請求項2】基板上に複数のTFTを形成する工程と、 前記複数のTFTの各々に接続された複数の画素電極を
形成する工程と、 前複数の画素電極の上にEL層を形成する工程と、 を有し、 前記EL層はインクジェット方式により前記複数の画素
電極の各々に対応して選択的に形成されることを特徴と
する電気光学装置の作製方法。
2. A step of forming a plurality of TFTs on a substrate; a step of forming a plurality of pixel electrodes connected to each of the plurality of TFTs; and forming an EL layer on the plurality of previous pixel electrodes. And a step of forming the EL layer, wherein the EL layer is selectively formed corresponding to each of the plurality of pixel electrodes by an inkjet method.
【請求項3】基板上に複数のTFTを形成する工程と、 前記複数のTFTの各々に接続された複数の画素電極を
形成する工程と、 前複数の画素電極のうち赤色に対応する画素に設けられ
た画素電極の上に赤色に発光するEL層を形成する工程
と、 前複数の画素電極のうち緑色に対応する画素に設けられ
た画素電極の上に緑色に発光するEL層を形成する工程
と、 前複数の画素電極のうち青色に対応する画素に設けられ
た画素電極の上に青色に発光するEL層を形成する工程
と、 を有し、 前記赤色、緑色又は青色に発光するEL層は、インクジ
ェット方式により選択的に形成されることを特徴とする
電気光学装置の作製方法。
A step of forming a plurality of TFTs on the substrate; a step of forming a plurality of pixel electrodes connected to each of the plurality of TFTs; Forming an EL layer that emits red light on the provided pixel electrode; and forming an EL layer that emits green light on a pixel electrode provided for a pixel corresponding to green among the plurality of pixel electrodes. A step of forming an EL layer that emits blue light on a pixel electrode provided in a pixel corresponding to blue among the plurality of pixel electrodes, wherein the EL layer emits red, green, or blue light. The method for manufacturing an electro-optical device, wherein the layer is selectively formed by an inkjet method.
【請求項4】基板上に複数のTFTを形成する工程と、 前記複数のTFTを覆う絶縁膜を形成する工程と、 前記絶縁膜に開孔部を形成し、前記複数のTFTの各々
に接続された複数の画素電極を形成する工程と、 前複数の画素電極の上にインクジェット方式により選択
的にEL層を形成する工程と、を有し、 前記絶縁膜の最上層にはアルカリ金属の透過を妨げうる
絶縁膜が用いられることを特徴とする電気光学装置の作
製方法。
4. A step of forming a plurality of TFTs on a substrate, a step of forming an insulating film covering the plurality of TFTs, forming an opening in the insulating film, and connecting to each of the plurality of TFTs. Forming a plurality of formed pixel electrodes, and selectively forming an EL layer on the plurality of previous pixel electrodes by an ink-jet method, wherein the uppermost layer of the insulating film transmits alkali metal. A method for manufacturing an electro-optical device, comprising using an insulating film that can hinder the operation.
【請求項5】基板上に複数のTFTを形成する工程と、 前記複数のTFTを覆う絶縁膜を形成する工程と、 前記絶縁膜に開孔部を形成し、前記複数のTFTの各々
に接続された複数の画素電極を形成する工程と、 前複数の画素電極の上にインクジェット方式により前記
複数の画素電極の各々に対応して選択的にEL層を形成
する工程と、を有し、 前記絶縁膜の最上層にはアルカリ金属の透過を妨げうる
絶縁膜が用いられることを特徴とする電気光学装置の作
製方法。
5. A step of forming a plurality of TFTs on a substrate, a step of forming an insulating film covering the plurality of TFTs, forming an opening in the insulating film, and connecting to each of the plurality of TFTs. Forming a plurality of pixel electrodes, and a step of selectively forming an EL layer on each of the plurality of pixel electrodes by an ink-jet method on the plurality of previous pixel electrodes, A method for manufacturing an electro-optical device, wherein an insulating film capable of preventing alkali metal from permeating is used as an uppermost layer of the insulating film.
【請求項6】基板上に複数のTFTを形成する工程と、 前記複数のTFTを覆う絶縁膜を形成する工程と、 前記絶縁膜に開孔部を形成し、前記複数のTFTの各々
に接続された複数の画素電極を形成する工程と、 前複数の画素電極のうち赤色に対応する画素に設けられ
た画素電極の上に赤色に発光するEL層を形成する工程
と、 前複数の画素電極のうち緑色に対応する画素に設けられ
た画素電極の上に緑色に発光するEL層を形成する工程
と、 前複数の画素電極のうち青色に対応する画素に設けられ
た画素電極の上に青色に発光するEL層を形成する工程
と、 を有し、 前記赤色、緑色又は青色に発光するEL層は、インクジ
ェット方式により選択的に形成され、 前記絶縁膜の最上層にはアルカリ金属の透過を妨げうる
絶縁膜が用いられることを特徴とする電気光学装置の作
製方法。
6. A step of forming a plurality of TFTs on a substrate, a step of forming an insulating film covering the plurality of TFTs, forming an opening in the insulating film, and connecting to each of the plurality of TFTs. Forming a plurality of formed pixel electrodes; forming an EL layer that emits red light on a pixel electrode provided in a pixel corresponding to red among the plurality of pixel electrodes; Forming an EL layer that emits green light on a pixel electrode provided for a pixel corresponding to green among the plurality of pixel electrodes; and forming a blue color on a pixel electrode provided for a pixel corresponding to blue among the plurality of pixel electrodes. Forming an EL layer that emits red light, green light, or blue light. The EL layer that emits red, green, or blue light is selectively formed by an inkjet method. An insulating film that can interfere Method for manufacturing an electro-optical device, characterized in that.
【請求項7】請求項3又は請求項6において、前記赤色
に対応する画素、緑色に対応する画素及び青色に対応す
る画素は、常に各色が互いに接するような状態で形成さ
れることを特徴とする電気光学装置の作製方法。
7. The pixel according to claim 3, wherein the pixel corresponding to red, the pixel corresponding to green, and the pixel corresponding to blue are formed such that the respective colors are always in contact with each other. Of manufacturing an electro-optical device.
【請求項8】請求項1乃至請求項6において、前記EL
層は有機材料であることを特徴とする電気光学装置の作
製方法。
8. The EL device according to claim 1, wherein
The method for manufacturing an electro-optical device, wherein the layer is an organic material.
【請求項9】請求項1乃至請求項6において、前記イン
クジェット方式はピエゾ素子を用いることを特徴とする
電気光学装置の作製方法。
9. A method for manufacturing an electro-optical device according to claim 1, wherein said ink jet system uses a piezo element.
【請求項10】請求項1乃至請求項6において、前記絶
縁膜は、有機樹脂膜の上に前記アルカリ金属の透過を妨
げうる絶縁膜を積層して形成されることを特徴とする電
気光学装置の作製方法。
10. An electro-optical device according to claim 1, wherein said insulating film is formed by laminating an insulating film capable of preventing permeation of said alkali metal on an organic resin film. Method of manufacturing.
【請求項11】請求項1乃至請求項6又は請求項10に
おいて、前記アルカリ金属の透過を妨げうる絶縁膜とし
て、B(ホウ素)、C(炭素)、N(窒素)から選ばれ
た少なくとも一つの元素と、Al(アルミニウム)、S
i(珪素)、P(リン)から選ばれた少なくとも一つの
元素とを含む絶縁膜が用いられることを特徴とする電気
光学装置の作製方法。
11. The insulating film according to claim 1, wherein at least one of B (boron), C (carbon), and N (nitrogen) is used as the insulating film capable of preventing permeation of the alkali metal. Elements, Al (aluminum), S
A method for manufacturing an electro-optical device, comprising using an insulating film containing at least one element selected from i (silicon) and P (phosphorus).
【請求項12】請求項1乃至請求項6又は請求項10に
おいて、前記アルカリ金属の透過を妨げうる絶縁膜とし
て、Si、Al、N、O、Mを含む絶縁膜(但し、Mは
希土類元素の少なくとも一種、好ましくはCe(セリウ
ム),Yb(イッテルビウム),Sm(サマリウム),
Er(エルビウム),Y(イットリウム)、La(ラン
タン)、Gd(ガドリニウム)、Dy(ジスプロシウ
ム)、Nd(ネオジウム)から選ばれた少なくとも一つ
の元素)が用いられることを特徴とする電気光学装置の
作製方法。
12. An insulating film according to claim 1, wherein said insulating film capable of preventing permeation of said alkali metal contains Si, Al, N, O and M (where M is a rare earth element). At least one, preferably Ce (cerium), Yb (ytterbium), Sm (samarium),
An electro-optical device characterized in that Er (erbium), Y (yttrium), La (lanthanum), Gd (gadolinium), Dy (dysprosium), or Nd (neodymium) is used. Production method.
JP2000166763A 1999-06-04 2000-06-02 Making method of opto-electronical device Withdrawn JP2001052864A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000166763A JP2001052864A (en) 1999-06-04 2000-06-02 Making method of opto-electronical device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-158813 1999-06-04
JP15881399 1999-06-04
JP2000166763A JP2001052864A (en) 1999-06-04 2000-06-02 Making method of opto-electronical device

Related Child Applications (4)

Application Number Title Priority Date Filing Date
JP2003008606A Division JP4265818B2 (en) 1999-06-04 2003-01-16 Electro-optic device
JP2003008554A Division JP4094437B2 (en) 1999-06-04 2003-01-16 Method for manufacturing electro-optical device
JP2005222648A Division JP4515349B2 (en) 1999-06-04 2005-08-01 Electro-optic device
JP2007016072A Division JP4515469B2 (en) 1999-06-04 2007-01-26 Method for manufacturing electro-optical device

Publications (1)

Publication Number Publication Date
JP2001052864A true JP2001052864A (en) 2001-02-23

Family

ID=26485813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000166763A Withdrawn JP2001052864A (en) 1999-06-04 2000-06-02 Making method of opto-electronical device

Country Status (1)

Country Link
JP (1) JP2001052864A (en)

Cited By (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280172A (en) * 2001-03-15 2002-09-27 Seiko Epson Corp Organic el display panel and its manufacturing method
JP2002289344A (en) * 2001-03-26 2002-10-04 Semiconductor Energy Lab Co Ltd Light-emitting device and its preparation method
JP2003077675A (en) * 2001-06-20 2003-03-14 Showa Denko Kk Organic light emitting element and light emitting material
JP2003109754A (en) * 2001-09-27 2003-04-11 Seiko Epson Corp Organic el element and its manufacturing method, el display, and electronic equipment
JP2003115388A (en) * 2001-10-01 2003-04-18 Semiconductor Energy Lab Co Ltd Light emitting equipment and electronic device, and organic polarizing film
JP2003208977A (en) * 2002-01-11 2003-07-25 Seiko Epson Corp Manufacturing method of organic el device and its equipment, electrooptic equipment, and electronic device
JP2003217840A (en) * 2002-01-23 2003-07-31 Seiko Epson Corp Manufacturing method and manufacturing apparatus for organic el device, organic el device, electronics and liquid drop discharge device
JP2003264067A (en) * 2002-03-07 2003-09-19 Ricoh Co Ltd Functional element substrate, manufacturing installation of the same, image display device, and image display system
JP2003280556A (en) * 2002-03-26 2003-10-02 Semiconductor Energy Lab Co Ltd Light emitting device
JP2004103334A (en) * 2002-09-06 2004-04-02 Seiko Epson Corp Organic el device and electronic equipment
JP2004152563A (en) * 2002-10-30 2004-05-27 Canon Inc Display device
JP2004303562A (en) * 2003-03-31 2004-10-28 Dainippon Printing Co Ltd Substrate for organic electroluminescent element
JP2004303646A (en) * 2003-03-31 2004-10-28 Seiko Epson Corp Manufacturing method for electrooptical device and electrooptical device, as well as electronic apparatus
JP2004347822A (en) * 2003-05-21 2004-12-09 Semiconductor Energy Lab Co Ltd Light emitting device and its manufacturing method
JP2005011601A (en) * 2003-06-17 2005-01-13 Tadahiro Omi Organic electroluminescent element, its manufacturing method, and display device
KR100552975B1 (en) * 2003-11-22 2006-02-15 삼성에스디아이 주식회사 active matrix OLED and fabrication method of the same
JP2006066206A (en) * 2004-08-26 2006-03-09 Mitsubishi Electric Corp Display device
KR100595210B1 (en) 2004-05-17 2006-07-03 엘지전자 주식회사 Organic Electroluminescence of Top-Emission Type and Fabrication Method for the same
JP2006277989A (en) * 2005-03-28 2006-10-12 Mitsubishi Electric Corp Manufacturing method of display device
JP2007011371A (en) * 2005-06-30 2007-01-18 Lg Philips Lcd Co Ltd Organic light-emitting diode display device
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7192859B2 (en) 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
US7215388B2 (en) 2003-08-04 2007-05-08 Seiko Epson Corporation Electro-optical device and method of manufacturing the same comprising an interlayer insulating film having a multi-layered structure
US7229704B2 (en) 2003-06-26 2007-06-12 Seiko Epson Corporation Organic electroluminescent device and method of manufacturing the same, and electronic apparatus
CN100380673C (en) * 2001-11-09 2008-04-09 株式会社半导体能源研究所 Luminous equipment and making method thereof
JP2008218415A (en) * 2007-03-07 2008-09-18 Samsung Sdi Co Ltd Organic light emitting display device, and method of manufacturing the same
US7446054B2 (en) 2003-10-28 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009026770A (en) * 2008-10-02 2009-02-05 Seiko Epson Corp Display device
JP2009059705A (en) * 2008-10-02 2009-03-19 Seiko Epson Corp Display device
US7529102B2 (en) 2002-03-20 2009-05-05 Seiko Epson Corporation Wiring substrate, electronic device, electro-optical device, and electronic apparatus
US7554117B2 (en) 2003-03-26 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2010024136A1 (en) * 2008-08-27 2010-03-04 住友化学株式会社 Organic electroluminescent element and method for manufacturing same
KR100945468B1 (en) 2001-12-27 2010-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light emitting device and method of manufacturing the same
US7887385B2 (en) 2004-09-24 2011-02-15 Canon Kabushiki Kaisha Organic EL light emitting element, manufacturing method thereof, and display device
US7902740B2 (en) 2001-03-19 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus
JP2011095761A (en) * 2003-03-26 2011-05-12 Semiconductor Energy Lab Co Ltd Display device
JP2012033497A (en) * 2004-09-29 2012-02-16 Semiconductor Energy Lab Co Ltd Display device
JP2012099503A (en) * 2012-02-21 2012-05-24 Semiconductor Energy Lab Co Ltd Semiconductor device
US8277902B2 (en) 2008-03-07 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for forming film and method for manufacturing light emitting device
JP2013084618A (en) * 2013-01-04 2013-05-09 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2013101971A (en) * 2013-01-29 2013-05-23 Semiconductor Energy Lab Co Ltd Light-emitting device
US8734915B2 (en) 2008-02-29 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Film-formation method and manufacturing method of light-emitting device
US8822982B2 (en) 2001-06-20 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
JP2014165039A (en) * 2013-02-26 2014-09-08 Pioneer Electronic Corp Light emitting element
US8853940B2 (en) 2001-04-23 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Display device with seal member
JP2015007795A (en) * 2001-10-26 2015-01-15 株式会社半導体エネルギー研究所 Light emitting device, module, electronic apparatus, and display device driving method
JP2015062195A (en) * 2014-11-26 2015-04-02 株式会社半導体エネルギー研究所 Light emitting device
CN104733497A (en) * 2013-12-18 2015-06-24 东京毅力科创株式会社 Organic electro-luminescence device structure, manufacturing method thereof, and light emitting panel
JP2015141369A (en) * 2014-01-30 2015-08-03 セイコーエプソン株式会社 Electrophoretic display device, manufacturing method of electrophoretic display device, and electronic apparatus
US9166180B2 (en) 2001-06-20 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having an organic light emitting diode that emits white light
JP2016026378A (en) * 2001-09-21 2016-02-12 株式会社半導体エネルギー研究所 Display device
JP2016029672A (en) * 2015-12-03 2016-03-03 株式会社半導体エネルギー研究所 Light emitting device manufacturing method
JP2016197240A (en) * 2003-06-16 2016-11-24 株式会社半導体エネルギー研究所 Light-emitting device
JP2017063059A (en) * 2017-01-11 2017-03-30 株式会社半導体エネルギー研究所 Light emitting device
JP2017183753A (en) * 2008-08-08 2017-10-05 株式会社半導体エネルギー研究所 Semiconductor device
JP2018166122A (en) * 2004-03-16 2018-10-25 株式会社半導体エネルギー研究所 Light emitting device
JP2020080413A (en) * 2015-03-17 2020-05-28 株式会社半導体エネルギー研究所 Display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186589A (en) * 1988-01-13 1989-07-26 Nippon Sheet Glass Co Ltd Electroluminescence element
JPH02265194A (en) * 1989-04-04 1990-10-29 Ricoh Co Ltd Color thin-film el panel
WO1997043689A1 (en) * 1996-05-15 1997-11-20 Seiko Epson Corporation Thin film device having coating film, liquid crystal panel, electronic apparatus and method of manufacturing the thin film device
JPH1012377A (en) * 1996-06-19 1998-01-16 Seiko Epson Corp Manufacture of active matrix type organic el display body
WO1998012689A1 (en) * 1996-09-19 1998-03-26 Seiko Epson Corporation Matrix type display device and method of production thereof
JPH10214043A (en) * 1996-11-29 1998-08-11 Sanyo Electric Co Ltd Display device
WO1999010862A1 (en) * 1997-08-21 1999-03-04 Seiko Epson Corporation Active matrix display

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186589A (en) * 1988-01-13 1989-07-26 Nippon Sheet Glass Co Ltd Electroluminescence element
JPH02265194A (en) * 1989-04-04 1990-10-29 Ricoh Co Ltd Color thin-film el panel
WO1997043689A1 (en) * 1996-05-15 1997-11-20 Seiko Epson Corporation Thin film device having coating film, liquid crystal panel, electronic apparatus and method of manufacturing the thin film device
JPH1012377A (en) * 1996-06-19 1998-01-16 Seiko Epson Corp Manufacture of active matrix type organic el display body
WO1998012689A1 (en) * 1996-09-19 1998-03-26 Seiko Epson Corporation Matrix type display device and method of production thereof
JPH10214043A (en) * 1996-11-29 1998-08-11 Sanyo Electric Co Ltd Display device
WO1999010862A1 (en) * 1997-08-21 1999-03-04 Seiko Epson Corporation Active matrix display

Cited By (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280172A (en) * 2001-03-15 2002-09-27 Seiko Epson Corp Organic el display panel and its manufacturing method
US7902740B2 (en) 2001-03-19 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus
US8651911B2 (en) 2001-03-19 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method of manufacturing the same
JP2002289344A (en) * 2001-03-26 2002-10-04 Semiconductor Energy Lab Co Ltd Light-emitting device and its preparation method
JP4592989B2 (en) * 2001-03-26 2010-12-08 株式会社半導体エネルギー研究所 Method for manufacturing light emitting device
US8853940B2 (en) 2001-04-23 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Display device with seal member
US9178168B2 (en) 2001-06-20 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. White light emitting device
JP2003077675A (en) * 2001-06-20 2003-03-14 Showa Denko Kk Organic light emitting element and light emitting material
US9276224B2 (en) 2001-06-20 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Organic light emitting device having dual flexible substrates
US9166180B2 (en) 2001-06-20 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having an organic light emitting diode that emits white light
US8822982B2 (en) 2001-06-20 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
US9847381B2 (en) 2001-09-21 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method of light emitting device and electronic device
JP2017027073A (en) * 2001-09-21 2017-02-02 株式会社半導体エネルギー研究所 Display device
JP2016026378A (en) * 2001-09-21 2016-02-12 株式会社半導体エネルギー研究所 Display device
US10068953B2 (en) 2001-09-21 2018-09-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method of light emitting device and electronic device
JP2020057620A (en) * 2001-09-21 2020-04-09 株式会社半導体エネルギー研究所 Display device
JP2019061255A (en) * 2001-09-21 2019-04-18 株式会社半導体エネルギー研究所 Display device
US9876062B2 (en) 2001-09-21 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method of light emitting device and electronic device
US9876063B2 (en) 2001-09-21 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method of light emitting device and electronic device
JP2018022695A (en) * 2001-09-21 2018-02-08 株式会社半導体エネルギー研究所 Display device
JP2003109754A (en) * 2001-09-27 2003-04-11 Seiko Epson Corp Organic el element and its manufacturing method, el display, and electronic equipment
US7800099B2 (en) 2001-10-01 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, electronic equipment, and organic polarizing film
JP2003115388A (en) * 2001-10-01 2003-04-18 Semiconductor Energy Lab Co Ltd Light emitting equipment and electronic device, and organic polarizing film
US9601560B2 (en) 2001-10-26 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method
US10043862B2 (en) 2001-10-26 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP2015007795A (en) * 2001-10-26 2015-01-15 株式会社半導体エネルギー研究所 Light emitting device, module, electronic apparatus, and display device driving method
JP2016029493A (en) * 2001-10-26 2016-03-03 株式会社半導体エネルギー研究所 Light emitting device, module, electronic device, and method of driving display device
JP2016224468A (en) * 2001-10-26 2016-12-28 株式会社半導体エネルギー研究所 Light emitting device
US9171870B2 (en) 2001-10-26 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
CN100380673C (en) * 2001-11-09 2008-04-09 株式会社半导体能源研究所 Luminous equipment and making method thereof
KR100945468B1 (en) 2001-12-27 2010-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light emitting device and method of manufacturing the same
JP2003208977A (en) * 2002-01-11 2003-07-25 Seiko Epson Corp Manufacturing method of organic el device and its equipment, electrooptic equipment, and electronic device
JP2003217840A (en) * 2002-01-23 2003-07-31 Seiko Epson Corp Manufacturing method and manufacturing apparatus for organic el device, organic el device, electronics and liquid drop discharge device
US7517549B2 (en) 2002-01-23 2009-04-14 Seiko Epson Corporation Method of, and apparatus for, manufacturing organic EL device; organic EL device; electronic device; and liquid droplet ejection apparatus
JP2003264067A (en) * 2002-03-07 2003-09-19 Ricoh Co Ltd Functional element substrate, manufacturing installation of the same, image display device, and image display system
US7529102B2 (en) 2002-03-20 2009-05-05 Seiko Epson Corporation Wiring substrate, electronic device, electro-optical device, and electronic apparatus
US7696519B2 (en) 2002-03-20 2010-04-13 Seiko Epson Corporation Wiring substrate, electronic device, electro-optical device, and electronic apparatus
JP2003280556A (en) * 2002-03-26 2003-10-02 Semiconductor Energy Lab Co Ltd Light emitting device
JP2004103334A (en) * 2002-09-06 2004-04-02 Seiko Epson Corp Organic el device and electronic equipment
JP2004152563A (en) * 2002-10-30 2004-05-27 Canon Inc Display device
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7648897B2 (en) 2003-01-17 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing conductive layer and semiconductor device
JP2017058685A (en) * 2003-03-26 2017-03-23 株式会社半導体エネルギー研究所 Display device
US7554117B2 (en) 2003-03-26 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7955910B2 (en) 2003-03-26 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2015165585A (en) * 2003-03-26 2015-09-17 株式会社半導体エネルギー研究所 Light-emitting device and method for manufacturing the same
JP2020038394A (en) * 2003-03-26 2020-03-12 株式会社半導体エネルギー研究所 Light-emitting device
US9300771B2 (en) 2003-03-26 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
US9698207B2 (en) 2003-03-26 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
JP2011095761A (en) * 2003-03-26 2011-05-12 Semiconductor Energy Lab Co Ltd Display device
JP2022081592A (en) * 2003-03-26 2022-05-31 株式会社半導体エネルギー研究所 Light-emitting device
US11430845B2 (en) 2003-03-26 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
US8659523B2 (en) 2003-03-26 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
JP2014044441A (en) * 2003-03-26 2014-03-13 Semiconductor Energy Lab Co Ltd Display device
JP7235907B2 (en) 2003-03-26 2023-03-08 株式会社半導体エネルギー研究所 light emitting device
JP2015212843A (en) * 2003-03-26 2015-11-26 株式会社半導体エネルギー研究所 Display device
JP2004303646A (en) * 2003-03-31 2004-10-28 Seiko Epson Corp Manufacturing method for electrooptical device and electrooptical device, as well as electronic apparatus
JP2004303562A (en) * 2003-03-31 2004-10-28 Dainippon Printing Co Ltd Substrate for organic electroluminescent element
US7192859B2 (en) 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
US7575993B2 (en) 2003-05-16 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
JP2004347822A (en) * 2003-05-21 2004-12-09 Semiconductor Energy Lab Co Ltd Light emitting device and its manufacturing method
JP2016197240A (en) * 2003-06-16 2016-11-24 株式会社半導体エネルギー研究所 Light-emitting device
JP2005011601A (en) * 2003-06-17 2005-01-13 Tadahiro Omi Organic electroluminescent element, its manufacturing method, and display device
JP4603775B2 (en) * 2003-06-17 2010-12-22 キヤノン株式会社 Method for manufacturing organic EL light-emitting element, method for manufacturing display device using organic EL element
US7229704B2 (en) 2003-06-26 2007-06-12 Seiko Epson Corporation Organic electroluminescent device and method of manufacturing the same, and electronic apparatus
US7215388B2 (en) 2003-08-04 2007-05-08 Seiko Epson Corporation Electro-optical device and method of manufacturing the same comprising an interlayer insulating film having a multi-layered structure
US7446054B2 (en) 2003-10-28 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100552975B1 (en) * 2003-11-22 2006-02-15 삼성에스디아이 주식회사 active matrix OLED and fabrication method of the same
JP2020080324A (en) * 2004-03-16 2020-05-28 株式会社半導体エネルギー研究所 Light emitting device
JP2018166122A (en) * 2004-03-16 2018-10-25 株式会社半導体エネルギー研究所 Light emitting device
KR100595210B1 (en) 2004-05-17 2006-07-03 엘지전자 주식회사 Organic Electroluminescence of Top-Emission Type and Fabrication Method for the same
JP2006066206A (en) * 2004-08-26 2006-03-09 Mitsubishi Electric Corp Display device
US7887385B2 (en) 2004-09-24 2011-02-15 Canon Kabushiki Kaisha Organic EL light emitting element, manufacturing method thereof, and display device
KR101084588B1 (en) 2004-09-24 2011-11-17 캐논 가부시끼가이샤 Organic el light emitting element, manufacturing method thereof and display
US8786178B2 (en) 2004-09-29 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic apparatus, and method of fabricating the display device
US10937847B2 (en) 2004-09-29 2021-03-02 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic apparatus, and method of fabricating the display device
US9147713B2 (en) 2004-09-29 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic apparatus, and method of fabricating the display device
JP2012033497A (en) * 2004-09-29 2012-02-16 Semiconductor Energy Lab Co Ltd Display device
US9530829B2 (en) 2004-09-29 2016-12-27 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic apparatus, and method of fabricating the display device
US11778870B2 (en) 2004-09-29 2023-10-03 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic apparatus, and method of fabricating the display device
US10403697B2 (en) 2004-09-29 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic apparatus, and method of fabricating the display device
US11552145B2 (en) 2004-09-29 2023-01-10 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic apparatus, and method of fabricating the display device
US10038040B2 (en) 2004-09-29 2018-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic apparatus, and method of fabricating the display device
US9893130B2 (en) 2004-09-29 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic apparatus, and method of fabricating the display device
US11233105B2 (en) 2004-09-29 2022-01-25 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic apparatus, and method of fabricating the display device
JP2006277989A (en) * 2005-03-28 2006-10-12 Mitsubishi Electric Corp Manufacturing method of display device
JP2007011371A (en) * 2005-06-30 2007-01-18 Lg Philips Lcd Co Ltd Organic light-emitting diode display device
US7714817B2 (en) 2005-06-30 2010-05-11 Lg Display Co., Ltd. Organic light emitting diode display
JP2008218415A (en) * 2007-03-07 2008-09-18 Samsung Sdi Co Ltd Organic light emitting display device, and method of manufacturing the same
US8734915B2 (en) 2008-02-29 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Film-formation method and manufacturing method of light-emitting device
US8277902B2 (en) 2008-03-07 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for forming film and method for manufacturing light emitting device
JP2022017282A (en) * 2008-08-08 2022-01-25 株式会社半導体エネルギー研究所 Display device
JP2017183753A (en) * 2008-08-08 2017-10-05 株式会社半導体エネルギー研究所 Semiconductor device
US9136491B2 (en) 2008-08-27 2015-09-15 Sumitomo Chemical Company, Limited Organic electroluminescent element and method for producing the same
WO2010024136A1 (en) * 2008-08-27 2010-03-04 住友化学株式会社 Organic electroluminescent element and method for manufacturing same
JP2009026770A (en) * 2008-10-02 2009-02-05 Seiko Epson Corp Display device
JP2009059705A (en) * 2008-10-02 2009-03-19 Seiko Epson Corp Display device
JP2012099503A (en) * 2012-02-21 2012-05-24 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2013084618A (en) * 2013-01-04 2013-05-09 Seiko Epson Corp Electro-optical device and electronic apparatus
JP2013101971A (en) * 2013-01-29 2013-05-23 Semiconductor Energy Lab Co Ltd Light-emitting device
JP2014165039A (en) * 2013-02-26 2014-09-08 Pioneer Electronic Corp Light emitting element
CN104733497A (en) * 2013-12-18 2015-06-24 东京毅力科创株式会社 Organic electro-luminescence device structure, manufacturing method thereof, and light emitting panel
TWI665799B (en) * 2013-12-18 2019-07-11 日商東京威力科創股份有限公司 Organic electroluminescence element structure, manufacturing method thereof, and light emitting panel
KR102068848B1 (en) * 2013-12-18 2020-01-21 도쿄엘렉트론가부시키가이샤 Organic electro-luminescence device structure, manufacturing method thereof, and light emitting panel
JP2015118796A (en) * 2013-12-18 2015-06-25 東京エレクトロン株式会社 Organic el element structure, method of manufacturing the same, and light-emitting panel
KR20150071642A (en) * 2013-12-18 2015-06-26 도쿄엘렉트론가부시키가이샤 Organic electro-luminescence device structure, manufacturing method thereof, and light emitting panel
JP2015141369A (en) * 2014-01-30 2015-08-03 セイコーエプソン株式会社 Electrophoretic display device, manufacturing method of electrophoretic display device, and electronic apparatus
JP2015062195A (en) * 2014-11-26 2015-04-02 株式会社半導体エネルギー研究所 Light emitting device
JP2020080413A (en) * 2015-03-17 2020-05-28 株式会社半導体エネルギー研究所 Display device
JP2016029672A (en) * 2015-12-03 2016-03-03 株式会社半導体エネルギー研究所 Light emitting device manufacturing method
JP2017063059A (en) * 2017-01-11 2017-03-30 株式会社半導体エネルギー研究所 Light emitting device

Similar Documents

Publication Publication Date Title
JP2001052864A (en) Making method of opto-electronical device
JP4647017B2 (en) Display device
KR100733898B1 (en) Method for manufacturing an electro-optical device
JP4730994B2 (en) Electro-optical device, manufacturing method thereof, and electronic device
US6689492B1 (en) Electro-optical device and electronic device
JP3904807B2 (en) Display device
JP2001185354A (en) Electro-optic device and its manufacturing method
JP4408118B2 (en) Display device
JP4515349B2 (en) Electro-optic device
JP4265818B2 (en) Electro-optic device
JP4094437B2 (en) Method for manufacturing electro-optical device
JP4532452B2 (en) Electro-optic device
JP4515469B2 (en) Method for manufacturing electro-optical device
JP4532453B2 (en) Method for manufacturing electro-optical device
JP2006011454A (en) Electro-optical device and electronic device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061219

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070130