JP2001014871A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JP2001014871A JP2001014871A JP18322899A JP18322899A JP2001014871A JP 2001014871 A JP2001014871 A JP 2001014871A JP 18322899 A JP18322899 A JP 18322899A JP 18322899 A JP18322899 A JP 18322899A JP 2001014871 A JP2001014871 A JP 2001014871A
- Authority
- JP
- Japan
- Prior art keywords
- information
- rewrite
- setting
- read
- prohibition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】本発明は、セキュリティ機能およびプロテクト
機能を備えるフラッシュメモリにおいて、セキュリティ
機能の解除方法が知られた場合にも、保持データが捏造
・漏洩されるのを防止できるようにすることを最も主要
な特徴とする。 【解決手段】たとえば、誤書き込みなどによる保持デー
タの破壊を防止するために、プロテクト情報／セキュリ
ティ情報記憶回路内のプロテクト用セルによってプロテ
クト情報が設定されている状態において、セキュリティ
機能の解除が指示されたとする。すると、プロテクト用
セルによるプロテクト情報の設定を無視して、各ブロッ
ク内のすべての保持データを強制的に消去する。この
後、セキュリティ情報の設定を解除することで、たとえ
第三者によってセキュリティ機能が解除されたとして
も、保持データが外部に漏れるのを防ぐ構成となってい
る。
機能を備えるフラッシュメモリにおいて、セキュリティ
機能の解除方法が知られた場合にも、保持データが捏造
・漏洩されるのを防止できるようにすることを最も主要
な特徴とする。 【解決手段】たとえば、誤書き込みなどによる保持デー
タの破壊を防止するために、プロテクト情報／セキュリ
ティ情報記憶回路内のプロテクト用セルによってプロテ
クト情報が設定されている状態において、セキュリティ
機能の解除が指示されたとする。すると、プロテクト用
セルによるプロテクト情報の設定を無視して、各ブロッ
ク内のすべての保持データを強制的に消去する。この
後、セキュリティ情報の設定を解除することで、たとえ
第三者によってセキュリティ機能が解除されたとして
も、保持データが外部に漏れるのを防ぐ構成となってい
る。
Description
【０００１】
【発明の属する技術分野】この発明は、不揮発性半導体
記憶装置に関するもので、特に、セキュリティ機能およ
びプロテクト機能を備えるフラッシュメモリ（Ｆｌａｓ
ｈ ＥＥＰＲＯＭ（Electrically Erasable Programmabl
e Read Only Memory ））に関するものである。
記憶装置に関するもので、特に、セキュリティ機能およ
びプロテクト機能を備えるフラッシュメモリ（Ｆｌａｓ
ｈ ＥＥＰＲＯＭ（Electrically Erasable Programmabl
e Read Only Memory ））に関するものである。
【０００２】
【従来の技術】周知のように、不揮発性半導体記憶装置
としては、ユーザによるオンボード（Ｏｎ−Ｂｏａｄ）
書き換えが可能なフラッシュメモリがあげられる。この
フラッシュメモリには、保持データの捏造・漏洩を防ぐ
ために、保持データの書き換えを禁止する手段（以下、
プロテクト機能）、および、保持データの読み出しを禁
止する手段（以下、セキュリティ機能）を有するものが
ある。
としては、ユーザによるオンボード（Ｏｎ−Ｂｏａｄ）
書き換えが可能なフラッシュメモリがあげられる。この
フラッシュメモリには、保持データの捏造・漏洩を防ぐ
ために、保持データの書き換えを禁止する手段（以下、
プロテクト機能）、および、保持データの読み出しを禁
止する手段（以下、セキュリティ機能）を有するものが
ある。
【０００３】以下に、従来のフラッシュメモリにおけ
る、プロテクト機能／セキュリティ機能の基本的概念に
ついて説明する。
る、プロテクト機能／セキュリティ機能の基本的概念に
ついて説明する。
【０００４】図４は、従来のフラッシュメモリにおける
プロテクト機能の基本概念を示すものである。
プロテクト機能の基本概念を示すものである。
【０００５】たとえば、フラッシュメモリ本体１０１に
対する、保持データの書き換え禁止（プロテクト，オ
ン）状態または書き換え許可（プロテクト，オフ）状態
を設定するためのプロテクト情報は、フラッシュメモリ
本体１０１とは別の、専用のフラッシュメモリ（Fuse C
ell Array ）からなるプロテクト情報記憶回路１０２内
に記憶されるようになっている。
対する、保持データの書き換え禁止（プロテクト，オ
ン）状態または書き換え許可（プロテクト，オフ）状態
を設定するためのプロテクト情報は、フラッシュメモリ
本体１０１とは別の、専用のフラッシュメモリ（Fuse C
ell Array ）からなるプロテクト情報記憶回路１０２内
に記憶されるようになっている。
【０００６】そして、保持データの書き換え／消去時に
は、たとえば、ステートマシン１０３内の、アンド回路
１０３ａによる、コマンドインターフェイス１０４から
の信号と上記プロテクト情報記憶回路１０２内のプロテ
クト情報とのアンド出力にしたがって、書き込み／消去
制御回路１０３ｂが制御されるように構成されている。
は、たとえば、ステートマシン１０３内の、アンド回路
１０３ａによる、コマンドインターフェイス１０４から
の信号と上記プロテクト情報記憶回路１０２内のプロテ
クト情報とのアンド出力にしたがって、書き込み／消去
制御回路１０３ｂが制御されるように構成されている。
【０００７】すなわち、上記プロテクト情報記憶回路１
０２内のプロテクト情報として、たとえば「１」が記憶
されて、プロテクト，オフが設定されているとすると、
上記コマンドインターフェイス１０４からの信号の供給
にともなって、上記アンド回路１０３ａからの書き換え
信号（アンド出力）が「１（許可）」となる。これによ
り、ステートマシン１０３による、フラッシュメモリ本
体１０１に対する保持データの書き込み／消去が許可さ
れる。
０２内のプロテクト情報として、たとえば「１」が記憶
されて、プロテクト，オフが設定されているとすると、
上記コマンドインターフェイス１０４からの信号の供給
にともなって、上記アンド回路１０３ａからの書き換え
信号（アンド出力）が「１（許可）」となる。これによ
り、ステートマシン１０３による、フラッシュメモリ本
体１０１に対する保持データの書き込み／消去が許可さ
れる。
【０００８】一方、上記プロテクト情報記憶回路１０２
内に「０」が記憶されて、プロテクト，オンが設定され
ている場合には、上記コマンドインターフェイス１０４
からの信号の供給にかかわらず、上記アンド回路１０３
ａからの書き換え信号が「０（不可）」となる。これに
より、フラッシュメモリ本体１０１に対する保持データ
の書き込み／消去が禁止される。
内に「０」が記憶されて、プロテクト，オンが設定され
ている場合には、上記コマンドインターフェイス１０４
からの信号の供給にかかわらず、上記アンド回路１０３
ａからの書き換え信号が「０（不可）」となる。これに
より、フラッシュメモリ本体１０１に対する保持データ
の書き込み／消去が禁止される。
【０００９】プロテクト機能とは、こうしたプロテクト
情報に応じて、フラッシュメモリ本体１０１に対する、
保持データの書き込み／消去の許可／禁止を制御するこ
とで、正規ユーザ以外の第三者による保持データの捏造
を防止するものである。
情報に応じて、フラッシュメモリ本体１０１に対する、
保持データの書き込み／消去の許可／禁止を制御するこ
とで、正規ユーザ以外の第三者による保持データの捏造
を防止するものである。
【００１０】また、このようなプロテクト機能は、フラ
ッシュメモリ本体の記憶エリア（アドレス領域）が複数
のブロックに分割されているフラッシュメモリにおいて
は、各ブロックごとにプロテクト情報を設定することが
可能とされる場合が多い。
ッシュメモリ本体の記憶エリア（アドレス領域）が複数
のブロックに分割されているフラッシュメモリにおいて
は、各ブロックごとにプロテクト情報を設定することが
可能とされる場合が多い。
【００１１】たとえば、記憶エリアが複数のブロックに
分割されているフラッシュメモリ本体の、あるブロック
（ＢＬＫ０）内に保持しているデータは書き換え頻度の
少ない（または、重要な）プログラムであり、別のブロ
ック（ＢＬＫ１）内に保持しているデータは書き換え頻
度の多いデータであるとすると、誤書き込みなどによる
データ破壊がシステムの致命傷となるため、この場合、
ブロック（ＢＬＫ０）に対してはプロテクト，オンと
し、ブロック（ＢＬＫ１）に対してはプロテクト情報の
設定が面倒（Ｗ／Ｅ時間の増加）などの理由から、プロ
テクト，オフとするといった使用例がある。
分割されているフラッシュメモリ本体の、あるブロック
（ＢＬＫ０）内に保持しているデータは書き換え頻度の
少ない（または、重要な）プログラムであり、別のブロ
ック（ＢＬＫ１）内に保持しているデータは書き換え頻
度の多いデータであるとすると、誤書き込みなどによる
データ破壊がシステムの致命傷となるため、この場合、
ブロック（ＢＬＫ０）に対してはプロテクト，オンと
し、ブロック（ＢＬＫ１）に対してはプロテクト情報の
設定が面倒（Ｗ／Ｅ時間の増加）などの理由から、プロ
テクト，オフとするといった使用例がある。
【００１２】図５は、従来のフラッシュメモリにおける
セキュリティ機能の基本概念を示すものである。
セキュリティ機能の基本概念を示すものである。
【００１３】たとえば、フラッシュメモリ本体１０１に
対する、保持データの読み出し禁止（セキュリティ，オ
ン）状態または読み出し許可（セキュリティ，オフ）状
態を設定するためのセキュリティ情報は、フラッシュメ
モリ本体１０１とは別の、専用のフラッシュメモリ（Fu
se Cell Array ）からなるセキュリティ情報記憶回路１
０５内に記憶されるようになっている。
対する、保持データの読み出し禁止（セキュリティ，オ
ン）状態または読み出し許可（セキュリティ，オフ）状
態を設定するためのセキュリティ情報は、フラッシュメ
モリ本体１０１とは別の、専用のフラッシュメモリ（Fu
se Cell Array ）からなるセキュリティ情報記憶回路１
０５内に記憶されるようになっている。
【００１４】そして、保持データの読み出し時には、た
とえば、データ制御回路１０６内の、アンド回路１０６
ａによる、読み出し制御回路１０６ｂからの信号と上記
セキュリティ情報記憶回路１０５内のセキュリティ情報
とのアンド出力にしたがって、読み出し回路１０７とデ
ータ出力端子Ｄout との間の設けられたトライステート
・バッファ１０８が制御されるように構成されている。
とえば、データ制御回路１０６内の、アンド回路１０６
ａによる、読み出し制御回路１０６ｂからの信号と上記
セキュリティ情報記憶回路１０５内のセキュリティ情報
とのアンド出力にしたがって、読み出し回路１０７とデ
ータ出力端子Ｄout との間の設けられたトライステート
・バッファ１０８が制御されるように構成されている。
【００１５】すなわち、上記セキュリティ情報記憶回路
１０５内のセキュリティ情報として、たとえば「１」が
記憶されて、セキュリティ，オフが設定されているとす
ると、上記読み出し制御回路１０６ｂからの信号の供給
にともなって、上記アンド回路１０６ａからの読み出し
信号（アンド出力）が「１（許可）」となる。これによ
り、上記トライステート・バッファ１０８がイネーブル
状態となって、上記読み出し回路１０７により上記フラ
ッシュメモリ本体１０１内から読み出された保持データ
の、上記データ出力端子Ｄout を介しての読み出しが許
可される。
１０５内のセキュリティ情報として、たとえば「１」が
記憶されて、セキュリティ，オフが設定されているとす
ると、上記読み出し制御回路１０６ｂからの信号の供給
にともなって、上記アンド回路１０６ａからの読み出し
信号（アンド出力）が「１（許可）」となる。これによ
り、上記トライステート・バッファ１０８がイネーブル
状態となって、上記読み出し回路１０７により上記フラ
ッシュメモリ本体１０１内から読み出された保持データ
の、上記データ出力端子Ｄout を介しての読み出しが許
可される。
【００１６】一方、上記セキュリティ情報記憶回路１０
５内に「０」が記憶されて、セキュリティ，オンが設定
されている場合には、上記読み出し制御回路１０６ｂか
らの信号の供給にかかわらず、上記アンド回路１０６ａ
からの読み出し信号が「０（不可）」となる。これによ
り、上記トライステート・バッファ１０８の出力（Ｚ）
がＨｉｇｈ−Ｚ（または、固定データ出力）の状態とな
って、フラッシュメモリ本体１０１からの保持データの
読み出しが禁止される。
５内に「０」が記憶されて、セキュリティ，オンが設定
されている場合には、上記読み出し制御回路１０６ｂか
らの信号の供給にかかわらず、上記アンド回路１０６ａ
からの読み出し信号が「０（不可）」となる。これによ
り、上記トライステート・バッファ１０８の出力（Ｚ）
がＨｉｇｈ−Ｚ（または、固定データ出力）の状態とな
って、フラッシュメモリ本体１０１からの保持データの
読み出しが禁止される。
【００１７】セキュリティ機能とは、こうしたセキュリ
ティ情報に応じて、フラッシュメモリ本体１０１から
の、保持データの読み出しの許可／禁止を制御すること
で、正規ユーザ以外の第三者への保持データの漏洩を防
止するものである。
ティ情報に応じて、フラッシュメモリ本体１０１から
の、保持データの読み出しの許可／禁止を制御すること
で、正規ユーザ以外の第三者への保持データの漏洩を防
止するものである。
【００１８】また、このようなセキュリティ機能は、フ
ラッシュメモリ本体の記憶エリア（全アドレス領域）に
対して、１つのセキュリティ情報を設定することが可能
とされる場合が多い。
ラッシュメモリ本体の記憶エリア（全アドレス領域）に
対して、１つのセキュリティ情報を設定することが可能
とされる場合が多い。
【００１９】次に、上記したプロテクト情報およびセキ
ュリティ情報の設定方法について、簡単に説明する。
ュリティ情報の設定方法について、簡単に説明する。
【００２０】図６は、プロテクト情報およびセキュリテ
ィ情報の設定方法を説明するために示す概略図である。
なお、ここでは、フラッシュメモリ本体の記憶エリアが
複数のブロックに分割されている場合を例に説明する。
ィ情報の設定方法を説明するために示す概略図である。
なお、ここでは、フラッシュメモリ本体の記憶エリアが
複数のブロックに分割されている場合を例に説明する。
【００２１】プロテクト情報およびセキュリティ情報を
設定する場合、外部トリガ（たとえば、端子情報／コマ
ンド）により、専用のフラッシュメモリ２０１に対する
書き換えシーケンスに入る。
設定する場合、外部トリガ（たとえば、端子情報／コマ
ンド）により、専用のフラッシュメモリ２０１に対する
書き換えシーケンスに入る。
【００２２】そして、プロテクト情報を書き換える場合
（たとえば、フラッシュメモリ本体の記憶エリアが３つ
のブロックに分割されているとする）には、アドレス入
力端子Ａｄｄより、コマンドインターフェイス２０２お
よび書き込み／消去回路２０３に供給されるブロック情
報（アドレス）をもとに、プロテクト情報記憶回路１０
２内の、対象のセル１０２ａ，１０２ｂ，１０２ｃに対
してオン／オフの設定が行われる。
（たとえば、フラッシュメモリ本体の記憶エリアが３つ
のブロックに分割されているとする）には、アドレス入
力端子Ａｄｄより、コマンドインターフェイス２０２お
よび書き込み／消去回路２０３に供給されるブロック情
報（アドレス）をもとに、プロテクト情報記憶回路１０
２内の、対象のセル１０２ａ，１０２ｂ，１０２ｃに対
してオン／オフの設定が行われる。
【００２３】また、セキュリティ情報を書き換える場合
には、端子／アドレスなどの情報にしたがって、セキュ
リティ情報記憶回路１０５を構成するセル１０２ｄの選
択が行われた後に、該セル１０２ｄに対するオン／オフ
の設定が行われる。
には、端子／アドレスなどの情報にしたがって、セキュ
リティ情報記憶回路１０５を構成するセル１０２ｄの選
択が行われた後に、該セル１０２ｄに対するオン／オフ
の設定が行われる。
【００２４】しかしながら、このような構成のフラッシ
ュメモリにおいては、セキュリティ情報を設定（セキュ
リティ，オン）することによって、保持データの捏造・
漏洩を防止できるものの、セキュリティ機能の解除方法
が知られた場合には、第三者に保持データが容易に捏造
・漏洩される可能性があるというデメリットがあった。
ュメモリにおいては、セキュリティ情報を設定（セキュ
リティ，オン）することによって、保持データの捏造・
漏洩を防止できるものの、セキュリティ機能の解除方法
が知られた場合には、第三者に保持データが容易に捏造
・漏洩される可能性があるというデメリットがあった。
【００２５】図７は、従来のフラッシュメモリにおけ
る、セキュリティ機能の解除動作にかかる処理の流れを
示すものである。
る、セキュリティ機能の解除動作にかかる処理の流れを
示すものである。
【００２６】たとえば、誤書き込みなどによる保持デー
タの破壊を防止するために、全ブロックＢＬＫについ
て、プロテクト情報が設定（プロテクト，オン）されて
いる状態において、セキュリティ機能の解除（セキュリ
ティ，オフ）が指示されたとする。
タの破壊を防止するために、全ブロックＢＬＫについ
て、プロテクト情報が設定（プロテクト，オン）されて
いる状態において、セキュリティ機能の解除（セキュリ
ティ，オフ）が指示されたとする。
【００２７】すると、セキュリティ情報の設定を解除す
るためにセキュリティ用セルをオフにするが、この場
合、まず、各ブロックＢＬＫのプロテクト情報の設定を
順にチェックして、プロテクト，オフのブロックＢＬＫ
内の保持データのみ、順次、消去する（ステップＳＴ０
１〜ＳＴ０３）。
るためにセキュリティ用セルをオフにするが、この場
合、まず、各ブロックＢＬＫのプロテクト情報の設定を
順にチェックして、プロテクト，オフのブロックＢＬＫ
内の保持データのみ、順次、消去する（ステップＳＴ０
１〜ＳＴ０３）。
【００２８】しかる後、セキュリティ情報の設定を解除
して（ステップＳＴ０４）、一連の動作を終了する。
して（ステップＳＴ０４）、一連の動作を終了する。
【００２９】すなわち、プロテクト情報が設定されてい
ない場合には、そのブロックＢＬＫ内の保持データの消
去を行い、プロテクト情報が設定されている場合には、
そのブロックＢＬＫ内の保持データの消去を行わずに、
セキュリティ情報の設定が解除される。
ない場合には、そのブロックＢＬＫ内の保持データの消
去を行い、プロテクト情報が設定されている場合には、
そのブロックＢＬＫ内の保持データの消去を行わずに、
セキュリティ情報の設定が解除される。
【００３０】この場合、保持データが失われないまま、
該保持データの読み出しが可能な状態となる。その結
果、セキュリティ機能の解除が第三者によって行われた
場合には、保持データの内容が第三者に知られることに
なる。
該保持データの読み出しが可能な状態となる。その結
果、セキュリティ機能の解除が第三者によって行われた
場合には、保持データの内容が第三者に知られることに
なる。
【００３１】なお、保持データを読み出した後には、再
度、当該ブロックＢＬＫ内にデータを書き込む必要があ
るため、プロテクト用セルをオフにして、プロテクト機
能を解除する。
度、当該ブロックＢＬＫ内にデータを書き込む必要があ
るため、プロテクト用セルをオフにして、プロテクト機
能を解除する。
【００３２】そして、当該ブロックＢＬＫ内にデータを
書き込んだ後、必要に応じて、プロテクト情報の設定
（プロテクト，オン）が行われる。
書き込んだ後、必要に応じて、プロテクト情報の設定
（プロテクト，オン）が行われる。
【００３３】このように、従来は、セキュリティ機能の
解除の方法が知られてしまった場合には、第三者による
保持データの改ざん（捏造）までもが容易に可能とな
り、プロテクト機能／セキュリティ機能は全く意味のな
いものとなるという問題があった。
解除の方法が知られてしまった場合には、第三者による
保持データの改ざん（捏造）までもが容易に可能とな
り、プロテクト機能／セキュリティ機能は全く意味のな
いものとなるという問題があった。
【００３４】
【発明が解決しようとする課題】上記したように、従来
においては、セキュリティ機能の解除方法が知られた場
合には、第三者に保持データが容易に捏造・漏洩される
可能性があるという問題があった。
においては、セキュリティ機能の解除方法が知られた場
合には、第三者に保持データが容易に捏造・漏洩される
可能性があるという問題があった。
【００３５】そこで、この発明は、セキュリティ機能の
解除方法が知られた場合にも、保持データが捏造・漏洩
されるのを防止でき、保持データの機密性を飛躍的に向
上させることが可能な不揮発性半導体記憶装置を提供す
ることを目的としている。
解除方法が知られた場合にも、保持データが捏造・漏洩
されるのを防止でき、保持データの機密性を飛躍的に向
上させることが可能な不揮発性半導体記憶装置を提供す
ることを目的としている。
【００３６】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の不揮発性半導体記憶装置にあっては、
保持データを記憶する、書き換え可能型のメモリ手段
と、このメモリ手段における、前記保持データの書き換
えを禁止するための書き換え禁止情報を設定することが
可能な書き換え禁止手段と、前記メモリ手段からの、前
記保持データの読み出しを禁止するための読み出し禁止
情報を設定することが可能な読み出し禁止手段と、この
読み出し禁止手段での前記読み出し禁止情報の設定によ
る読み出し禁止状態を解除する際、前記書き換え禁止手
段での前記書き換え禁止情報の設定にかかわらず、前記
メモリ手段における前記保持データを消去する消去手段
とから構成されている。
めに、この発明の不揮発性半導体記憶装置にあっては、
保持データを記憶する、書き換え可能型のメモリ手段
と、このメモリ手段における、前記保持データの書き換
えを禁止するための書き換え禁止情報を設定することが
可能な書き換え禁止手段と、前記メモリ手段からの、前
記保持データの読み出しを禁止するための読み出し禁止
情報を設定することが可能な読み出し禁止手段と、この
読み出し禁止手段での前記読み出し禁止情報の設定によ
る読み出し禁止状態を解除する際、前記書き換え禁止手
段での前記書き換え禁止情報の設定にかかわらず、前記
メモリ手段における前記保持データを消去する消去手段
とから構成されている。
【００３７】また、この発明の不揮発性半導体記憶装置
にあっては、保持データを記憶する、書き換え可能型の
メモリ手段と、このメモリ手段における、前記保持デー
タの書き換えを禁止するための書き換え禁止情報を設定
することが可能な書き換え禁止手段と、前記メモリ手段
からの、前記保持データの読み出しを禁止するための読
み出し禁止情報を設定することが可能な読み出し禁止手
段と、この読み出し禁止手段での前記読み出し禁止情報
の設定による読み出し禁止状態を解除する際に、前記書
き換え禁止手段での前記書き換え禁止情報の設定による
書き換え禁止状態か否かを判断する判断手段と、この判
断手段によって書き換え禁止状態が判断された場合、前
記メモリ手段における前記保持データを消去する消去手
段と、この消去手段により、前記メモリ手段における前
記保持データが消去された後に、前記読み出し禁止手段
での前記読み出し禁止情報の設定を解除する解除手段と
から構成されている。
にあっては、保持データを記憶する、書き換え可能型の
メモリ手段と、このメモリ手段における、前記保持デー
タの書き換えを禁止するための書き換え禁止情報を設定
することが可能な書き換え禁止手段と、前記メモリ手段
からの、前記保持データの読み出しを禁止するための読
み出し禁止情報を設定することが可能な読み出し禁止手
段と、この読み出し禁止手段での前記読み出し禁止情報
の設定による読み出し禁止状態を解除する際に、前記書
き換え禁止手段での前記書き換え禁止情報の設定による
書き換え禁止状態か否かを判断する判断手段と、この判
断手段によって書き換え禁止状態が判断された場合、前
記メモリ手段における前記保持データを消去する消去手
段と、この消去手段により、前記メモリ手段における前
記保持データが消去された後に、前記読み出し禁止手段
での前記読み出し禁止情報の設定を解除する解除手段と
から構成されている。
【００３８】この発明の不揮発性半導体記憶装置によれ
ば、書き換え禁止情報の設定にかかわらず、読み出し禁
止情報の設定が解除された場合には、メモリ手段におけ
る保持データを消去できるようになる。これにより、た
とえ第三者が読み出し禁止情報の設定を解除する方法を
知ったとしても、保持データが第三者の目に触れるのを
避けることが可能となるものである。
ば、書き換え禁止情報の設定にかかわらず、読み出し禁
止情報の設定が解除された場合には、メモリ手段におけ
る保持データを消去できるようになる。これにより、た
とえ第三者が読み出し禁止情報の設定を解除する方法を
知ったとしても、保持データが第三者の目に触れるのを
避けることが可能となるものである。
【００３９】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００４０】（一実施形態）図１は、本発明の一実施形
態にかかる不揮発性半導体記憶装置の概略構成を、フラ
ッシュメモリ（Ｆｌａｓｈ ＥＥＰＲＯＭ）を例に示す
ものである。
態にかかる不揮発性半導体記憶装置の概略構成を、フラ
ッシュメモリ（Ｆｌａｓｈ ＥＥＰＲＯＭ）を例に示す
ものである。
【００４１】このフラッシュメモリは、たとえば、フラ
ッシュメモリ本体（書き換え可能型のメモリ手段）１
１、プロテクト情報／セキュリティ情報記憶回路１２、
コマンドインターフェイス１３、ステートマシン（消去
手段）１４、データ制御回路１５、読み出し回路１６、
トライステート・バッファ１７、および、電源回路１８
を有して構成されている。
ッシュメモリ本体（書き換え可能型のメモリ手段）１
１、プロテクト情報／セキュリティ情報記憶回路１２、
コマンドインターフェイス１３、ステートマシン（消去
手段）１４、データ制御回路１５、読み出し回路１６、
トライステート・バッファ１７、および、電源回路１８
を有して構成されている。
【００４２】フラッシュメモリ本体１１は保持データを
記憶するためのもので、たとえば、記憶エリア（全アド
レス領域）が３つのブロック（ＢＬＫ）１１ａ，１１
ｂ，１１ｃに分割されている。
記憶するためのもので、たとえば、記憶エリア（全アド
レス領域）が３つのブロック（ＢＬＫ）１１ａ，１１
ｂ，１１ｃに分割されている。
【００４３】プロテクト情報／セキュリティ情報記憶回
路１２は、たとえば、上記フラッシュメモリ本体１１と
は別の、専用のフラッシュメモリ（Fuse Cell Array ）
からなり、プロテクト機能（書き換え禁止手段）として
の、上記各ブロック１１ａ，１１ｂ，１１ｃにおける保
持データの書き換えを禁止するためのプロテクト情報
（書き換え禁止情報）をそれぞれ記憶するプロテクト用
セル１２ａ，１２ｂ，１２ｃと、セキュリティ機能（読
み出し禁止手段）としての、上記全ブロック１１ａ，１
１ｂ，１１ｃに対する保持データの読み出しを禁止する
ためのセキュリティ情報（読み出し禁止情報）を記憶す
るセキュリティ用セル１２ｄとを有して構成されてい
る。
路１２は、たとえば、上記フラッシュメモリ本体１１と
は別の、専用のフラッシュメモリ（Fuse Cell Array ）
からなり、プロテクト機能（書き換え禁止手段）として
の、上記各ブロック１１ａ，１１ｂ，１１ｃにおける保
持データの書き換えを禁止するためのプロテクト情報
（書き換え禁止情報）をそれぞれ記憶するプロテクト用
セル１２ａ，１２ｂ，１２ｃと、セキュリティ機能（読
み出し禁止手段）としての、上記全ブロック１１ａ，１
１ｂ，１１ｃに対する保持データの読み出しを禁止する
ためのセキュリティ情報（読み出し禁止情報）を記憶す
るセキュリティ用セル１２ｄとを有して構成されてい
る。
【００４４】コマンドインターフェイス１３は、たとえ
ば、アウトプットイネーブル信号入力端子（／ＯＥ）、
チップイネーブル信号入力端子（／ＣＥ）、ライトイネ
ーブル信号入力端子（／ＷＥ）、ブロック情報（アドレ
ス）入力端子Ａｄｄ、および、データ入力端子（Ｄin）
を介して、それぞれ外部より供給される情報にもとづい
て、上記フラッシュメモリ本体１１に対するデータの読
み出しか、書き込みか、消去かを判断し、上記ステート
マシン１４を制御するものである。
ば、アウトプットイネーブル信号入力端子（／ＯＥ）、
チップイネーブル信号入力端子（／ＣＥ）、ライトイネ
ーブル信号入力端子（／ＷＥ）、ブロック情報（アドレ
ス）入力端子Ａｄｄ、および、データ入力端子（Ｄin）
を介して、それぞれ外部より供給される情報にもとづい
て、上記フラッシュメモリ本体１１に対するデータの読
み出しか、書き込みか、消去かを判断し、上記ステート
マシン１４を制御するものである。
【００４５】ステートマシン１４は、上記コマンドイン
ターフェイス１３の制御のもと、上記プロテクト情報／
セキュリティ情報記憶回路１２内に記憶されているプロ
テクト情報の設定に応じて、上記フラッシュメモリ本体
１１に対するデータの書き込み／消去を実行するもので
ある。
ターフェイス１３の制御のもと、上記プロテクト情報／
セキュリティ情報記憶回路１２内に記憶されているプロ
テクト情報の設定に応じて、上記フラッシュメモリ本体
１１に対するデータの書き込み／消去を実行するもので
ある。
【００４６】また、ステートマシン１４は、たとえば図
５に示したように、セキュリティ機能の解除（セキュリ
ティ，オフ）が指示された場合には、上記プロテクト情
報／セキュリティ情報記憶回路１２内のプロテクト用セ
ル１２ａ〜１２ｃをチェックして、プロテクト情報の設
定により書き換え禁止（プロテクト，オン）状態かを判
断し、書き換え禁止状態であれば、該プロテクト情報の
設定を無視して、上記フラッシュメモリ本体１１内の全
ブロック１１ａ〜１１ｃにおける保持データの消去を行
うようになっている（消去手段）。
５に示したように、セキュリティ機能の解除（セキュリ
ティ，オフ）が指示された場合には、上記プロテクト情
報／セキュリティ情報記憶回路１２内のプロテクト用セ
ル１２ａ〜１２ｃをチェックして、プロテクト情報の設
定により書き換え禁止（プロテクト，オン）状態かを判
断し、書き換え禁止状態であれば、該プロテクト情報の
設定を無視して、上記フラッシュメモリ本体１１内の全
ブロック１１ａ〜１１ｃにおける保持データの消去を行
うようになっている（消去手段）。
【００４７】データ制御回路１５は、上記アウトプット
イネーブル信号入力端子（／ＯＥ）および上記チップイ
ネーブル信号入力端子（／ＣＥ）からの各情報と、上記
プロテクト情報／セキュリティ情報記憶回路１２内に記
憶されているセキュリティ情報の設定とに応じて、上記
フラッシュメモリ本体１１より読み出された保持データ
の外部への出力を許可するかを決定し、上記トライステ
ート・バッファ１７を制御するものである。
イネーブル信号入力端子（／ＯＥ）および上記チップイ
ネーブル信号入力端子（／ＣＥ）からの各情報と、上記
プロテクト情報／セキュリティ情報記憶回路１２内に記
憶されているセキュリティ情報の設定とに応じて、上記
フラッシュメモリ本体１１より読み出された保持データ
の外部への出力を許可するかを決定し、上記トライステ
ート・バッファ１７を制御するものである。
【００４８】読み出し回路１６は、上記フラッシュメモ
リ本体１１内の保持データを、ブロック１１ａ〜１１ｃ
ごとに読み出して、上記トライステート・バッファ１７
に供給するものである。
リ本体１１内の保持データを、ブロック１１ａ〜１１ｃ
ごとに読み出して、上記トライステート・バッファ１７
に供給するものである。
【００４９】トライステート・バッファ１７は、上記デ
ータ制御回路１５の制御にしたがって、上記読み出し回
路１６からの保持データをデータ出力端子Ｄout に出力
するか、または、Ｈｉｇｈ−Ｚの状態となって、その保
持データの上記データ出力端子Ｄout への出力を阻止
（または、固定データを出力）するものである。
ータ制御回路１５の制御にしたがって、上記読み出し回
路１６からの保持データをデータ出力端子Ｄout に出力
するか、または、Ｈｉｇｈ−Ｚの状態となって、その保
持データの上記データ出力端子Ｄout への出力を阻止
（または、固定データを出力）するものである。
【００５０】電源回路１８は、動作に必要な所望の電位
を生成して、各部に供給するものである。
を生成して、各部に供給するものである。
【００５１】次に、上記した構成におけるフラッシュメ
モリの動作について、簡単に説明する。なお、フラッシ
ュメモリ本体１１に対する保持データの書き込み／消去
およびベリファイに関しては、既知の技術（従来のフラ
ッシュメモリと基本的に同じ）であるため、ここでの説
明は割愛する。
モリの動作について、簡単に説明する。なお、フラッシ
ュメモリ本体１１に対する保持データの書き込み／消去
およびベリファイに関しては、既知の技術（従来のフラ
ッシュメモリと基本的に同じ）であるため、ここでの説
明は割愛する。
【００５２】図２は、本発明のフラッシュメモリにおけ
る、セキュリティ機能の解除動作にかかる処理の流れを
示すものである。
る、セキュリティ機能の解除動作にかかる処理の流れを
示すものである。
【００５３】たとえば、誤書き込みなどによる保持デー
タの破壊を防止するために、プロテクト情報／セキュリ
ティ情報記憶回路１２内のプロテクト用セル１２ａ〜１
２ｃにより、フラッシュメモリ本体１１内の全ブロック
１１ａ〜１１ｃについて、プロテクト情報が設定（プロ
テクト，オン）されている状態において、コマンドイン
ターフェイス１３に対してセキュリティ機能の解除（セ
キュリティ，オフ）が指示されたとする。
タの破壊を防止するために、プロテクト情報／セキュリ
ティ情報記憶回路１２内のプロテクト用セル１２ａ〜１
２ｃにより、フラッシュメモリ本体１１内の全ブロック
１１ａ〜１１ｃについて、プロテクト情報が設定（プロ
テクト，オン）されている状態において、コマンドイン
ターフェイス１３に対してセキュリティ機能の解除（セ
キュリティ，オフ）が指示されたとする。
【００５４】すると、この指示がステートマシン１４に
送られることにより、該ステートマシン１４は、上記プ
ロテクト情報／セキュリティ情報記憶回路１２内の、プ
ロテクト用セル１２ａ〜１２ｃのプロテクト情報の設定
を無視して、各ブロック１１ａ〜１１ｃ内のすべての保
持データを強制的に消去する（ステップＳＴ１１〜ＳＴ
１３）。
送られることにより、該ステートマシン１４は、上記プ
ロテクト情報／セキュリティ情報記憶回路１２内の、プ
ロテクト用セル１２ａ〜１２ｃのプロテクト情報の設定
を無視して、各ブロック１１ａ〜１１ｃ内のすべての保
持データを強制的に消去する（ステップＳＴ１１〜ＳＴ
１３）。
【００５５】ここで言う、プロテクト情報の設定を無視
した消去とは、本来ならば、プロテクト用セルによって
書き換え禁止（プロテクト，オン）状態が設定されてい
ない、書き換え許可（プロテクト，オフ）状態のブロッ
ク内で保持されているデータの消去のみを行うべきとこ
ろ（図３参照）、たとえプロテクト用セルによって書き
換え禁止状態が設定されている場合であっても、その設
定にかかわらず、当該ブロック内で保持されているデー
タの消去を可能にすることである。
した消去とは、本来ならば、プロテクト用セルによって
書き換え禁止（プロテクト，オン）状態が設定されてい
ない、書き換え許可（プロテクト，オフ）状態のブロッ
ク内で保持されているデータの消去のみを行うべきとこ
ろ（図３参照）、たとえプロテクト用セルによって書き
換え禁止状態が設定されている場合であっても、その設
定にかかわらず、当該ブロック内で保持されているデー
タの消去を可能にすることである。
【００５６】全ブロック１１ａ〜１１ｃ内のすべての保
持データを消去し終えた後においては、解除手段として
の書き込み／消去回路（図６参照）により、プロテクト
用セル１２ａ〜１２ｃをオフにして、プロテクト情報の
設定を解除し、これによりプロテクト機能を解除する
（ステップＳＴ１４）。
持データを消去し終えた後においては、解除手段として
の書き込み／消去回路（図６参照）により、プロテクト
用セル１２ａ〜１２ｃをオフにして、プロテクト情報の
設定を解除し、これによりプロテクト機能を解除する
（ステップＳＴ１４）。
【００５７】正規のユーザは、新たに所持しているデー
タをフラッシュメモリ本体１１内に書き込む必要がある
ため、使い勝手を考えた場合、保持データの消去にとも
なって、プロテクト用セル１２ａ〜１２ｃをオフにして
おくのが良い（書き込みを行う際には、プロテクト用セ
ルをオフにする必要があるため）。
タをフラッシュメモリ本体１１内に書き込む必要がある
ため、使い勝手を考えた場合、保持データの消去にとも
なって、プロテクト用セル１２ａ〜１２ｃをオフにして
おくのが良い（書き込みを行う際には、プロテクト用セ
ルをオフにする必要があるため）。
【００５８】また、解除手段としての書き込み／消去回
路（図６参照）により、セキュリティ用セル１２ｄをオ
フにして、セキュリティ情報の設定を解除し、これによ
りセキュリティ機能を解除して（ステップＳＴ１５）、
一連の動作を終了する。
路（図６参照）により、セキュリティ用セル１２ｄをオ
フにして、セキュリティ情報の設定を解除し、これによ
りセキュリティ機能を解除して（ステップＳＴ１５）、
一連の動作を終了する。
【００５９】このように、セキュリティ機能の解除が指
示された場合には、プロテクト情報の設定（プロテク
ト，オン）にかかわらず、フラッシュメモリ本体１１内
の保持データをすべて消去した後に、セキュリティ情報
の設定を解除（セキュリティ，オフ）するようにしてい
る。
示された場合には、プロテクト情報の設定（プロテク
ト，オン）にかかわらず、フラッシュメモリ本体１１内
の保持データをすべて消去した後に、セキュリティ情報
の設定を解除（セキュリティ，オフ）するようにしてい
る。
【００６０】したがって、保持データの読み出しが可能
な状態となった際には、既に保持データは存在しない。
その結果、たとえ何らかの手段によって、何者かにセキ
ュリティ機能の解除方法が知られたとしても、第三者に
よる保持データの解読または改ざんは不可能となる。
な状態となった際には、既に保持データは存在しない。
その結果、たとえ何らかの手段によって、何者かにセキ
ュリティ機能の解除方法が知られたとしても、第三者に
よる保持データの解読または改ざんは不可能となる。
【００６１】上記したように、プロテクト情報の設定に
かかわらず、セキュリティ情報の設定が解除された場合
には、フラッシュメモリ本体における保持データを消去
できるようにしている。
かかわらず、セキュリティ情報の設定が解除された場合
には、フラッシュメモリ本体における保持データを消去
できるようにしている。
【００６２】すなわち、セキュリティ機能の解除が指示
された場合には、フラッシュメモリ本体内の保持データ
をすべて消去した後に、セキュリティ情報の設定を解除
するようにしている。これにより、たとえ何らかの手段
によって、何者かにセキュリティ機能の解除方法が知ら
れたとしても、保持データが第三者の目に触れるのを避
けることが可能となるため、第三者による保持データの
解読または改ざんは不可能となる。したがって、正規の
ユーザ以外に、保持データが捏造・漏洩されるのを防止
でき、保持データの機密性を飛躍的に向上させることが
可能となるものである。
された場合には、フラッシュメモリ本体内の保持データ
をすべて消去した後に、セキュリティ情報の設定を解除
するようにしている。これにより、たとえ何らかの手段
によって、何者かにセキュリティ機能の解除方法が知ら
れたとしても、保持データが第三者の目に触れるのを避
けることが可能となるため、第三者による保持データの
解読または改ざんは不可能となる。したがって、正規の
ユーザ以外に、保持データが捏造・漏洩されるのを防止
でき、保持データの機密性を飛躍的に向上させることが
可能となるものである。
【００６３】特に、保持データの消去にともなって、プ
ロテクト用セルをオフしてプロテクト情報の設定を解除
するようにした場合には、正規ユーザの使い勝手をも向
上できる。
ロテクト用セルをオフしてプロテクト情報の設定を解除
するようにした場合には、正規ユーザの使い勝手をも向
上できる。
【００６４】なお、上記したこの発明の一実施形態にお
いては、プロテクト情報／セキュリティ情報記憶回路
を、たとえば、フラッシュメモリ本体とは別の、専用の
フラッシュメモリ（Fuse Cell Array ）により構成する
ようにした場合を例に説明したが、これに限らず、たと
えばプロテクト情報／セキュリティ情報記憶回路はフラ
ッシュメモリ本体内に設けることも可能である。
いては、プロテクト情報／セキュリティ情報記憶回路
を、たとえば、フラッシュメモリ本体とは別の、専用の
フラッシュメモリ（Fuse Cell Array ）により構成する
ようにした場合を例に説明したが、これに限らず、たと
えばプロテクト情報／セキュリティ情報記憶回路はフラ
ッシュメモリ本体内に設けることも可能である。
【００６５】また、保持データの捏造・漏洩を防止する
方法としては、上記した方法以外に、たとえば、プロテ
クト情報が設定されている保持データが存在する場合に
は、セキュリティ機能を解除できないようにするなどの
方法も考えられる。
方法としては、上記した方法以外に、たとえば、プロテ
クト情報が設定されている保持データが存在する場合に
は、セキュリティ機能を解除できないようにするなどの
方法も考えられる。
【００６６】その他、この発明の要旨を変えない範囲に
おいて、種々変形実施可能なことは勿論である。
おいて、種々変形実施可能なことは勿論である。
【００６７】
【発明の効果】以上、詳述したようにこの発明によれ
ば、セキュリティ機能の解除方法が知られた場合にも、
保持データが捏造・漏洩されるのを防止でき、保持デー
タの機密性を飛躍的に向上させることが可能な不揮発性
半導体記憶装置を提供できる。
ば、セキュリティ機能の解除方法が知られた場合にも、
保持データが捏造・漏洩されるのを防止でき、保持デー
タの機密性を飛躍的に向上させることが可能な不揮発性
半導体記憶装置を提供できる。
【図１】この発明の一実施形態にかかる、フラッシュメ
モリの概略構成を示すブロック図。
モリの概略構成を示すブロック図。
【図２】同じく、フラッシュメモリにおける、セキュリ
ティ機能の解除動作にかかる処理の流れを示すフローチ
ャート。
ティ機能の解除動作にかかる処理の流れを示すフローチ
ャート。
【図３】同じく、フラッシュメモリにおける、保持デー
タの消去動作にかかる処理の流れを示すフローチャー
ト。
タの消去動作にかかる処理の流れを示すフローチャー
ト。
【図４】従来技術とその問題点を説明するために、フラ
ッシュメモリにおけるプロテクト機能の基本的概念を示
すブロック図。
ッシュメモリにおけるプロテクト機能の基本的概念を示
すブロック図。
【図５】同じく、従来のフラッシュメモリにおけるセキ
ュリティ機能の基本的概念を示すブロック図。
ュリティ機能の基本的概念を示すブロック図。
【図６】同じく、プロテクト情報およびセキュリティ情
報の設定方法を説明するために、フラッシュメモリの要
部の構成を概略的に示すブロック図。
報の設定方法を説明するために、フラッシュメモリの要
部の構成を概略的に示すブロック図。
【図７】同じく、従来のフラッシュメモリにおける、セ
キュリティ機能の解除動作にかかる処理の流れを示すフ
ローチャート。
キュリティ機能の解除動作にかかる処理の流れを示すフ
ローチャート。
１１…フラッシュメモリ本体 １１ａ，１１ｂ，１１ｃ…ブロック １２…プロテクト情報／セキュリティ情報記憶回路 １２ａ，１２ｂ，１２ｃ…プロテクト用セル １２ｄ…セキュリティ用セル １３…コマンドインターフェイス １４…ステートマシン １５…データ制御回路 １６…読み出し回路 １７…トライステート・バッファ １８…電源回路 ／ＯＥ…アウトプットイネーブル信号入力端子 ／ＣＥ…チップイネーブル信号入力端子 ／ＷＥ…ライトイネーブル信号入力端子 Ａｄｄ…ブロック情報入力端子 Ｄin…データ入力端子 Ｄout …データ出力端子
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B017 AA02 AA03 AA06 BA04 BA08 BA10 BB03 BB05 CA12 CA16 5B025 AA03 AB01 AC01 AD08 AD14 AE10
Claims (9)
- 【請求項１】 保持データを記憶する、書き換え可能型
のメモリ手段と、 このメモリ手段における、前記保持データの書き換えを
禁止するための書き換え禁止情報を設定することが可能
な書き換え禁止手段と、 前記メモリ手段からの、前記保持データの読み出しを禁
止するための読み出し禁止情報を設定することが可能な
読み出し禁止手段と、 この読み出し禁止手段での前記読み出し禁止情報の設定
による読み出し禁止状態を解除する際、前記書き換え禁
止手段での前記書き換え禁止情報の設定にかかわらず、
前記メモリ手段における前記保持データを消去する消去
手段とを具備したことを特徴とする不揮発性半導体記憶
装置。 - 【請求項２】 前記メモリ手段は、記憶エリアが複数の
ブロックに分割され、各エリアごとに前記書き換え禁止
手段による書き換え禁止情報の設定が可能であることを
特徴とする請求項１に記載の不揮発性半導体記憶装置。 - 【請求項３】 前記書き換え禁止手段および前記読み出
し禁止手段は、前記メモリ手段内に設けられることを特
徴とする請求項１に記載の不揮発性半導体記憶装置。 - 【請求項４】 前記消去手段は、前記メモリ手段におけ
る前記保持データを消去した後に、前記読み出し禁止手
段での前記読み出し禁止情報の設定を解除せしめること
を特徴とする請求項１に記載の不揮発性半導体記憶装
置。 - 【請求項５】 前記消去手段は、前記メモリ手段におけ
る前記保持データを消去した後に、前記読み出し禁止手
段での前記読み出し禁止情報の設定、および、前記書き
換え禁止手段での前記書き換え禁止情報の設定を、それ
ぞれを解除せしめることを特徴とする請求項１に記載の
不揮発性半導体記憶装置。 - 【請求項６】 保持データを記憶する、書き換え可能型
のメモリ手段と、 このメモリ手段における、前記保持データの書き換えを
禁止するための書き換え禁止情報を設定することが可能
な書き換え禁止手段と、 前記メモリ手段からの、前記保持データの読み出しを禁
止するための読み出し禁止情報を設定することが可能な
読み出し禁止手段と、 この読み出し禁止手段での前記読み出し禁止情報の設定
による読み出し禁止状態を解除する際に、前記書き換え
禁止手段での前記書き換え禁止情報の設定による書き換
え禁止状態か否かを判断する判断手段と、 この判断手段によって書き換え禁止状態が判断された場
合、前記メモリ手段における前記保持データを消去する
消去手段と、 この消去手段により、前記メモリ手段における前記保持
データが消去された後に、前記読み出し禁止手段での前
記読み出し禁止情報の設定を解除する解除手段とを具備
したことを特徴とする不揮発性半導体記憶装置。 - 【請求項７】 前記メモリ手段は、記憶エリアが複数の
ブロックに分割され、各エリアごとに前記書き換え禁止
手段による書き換え禁止情報の設定が可能であることを
特徴とする請求項６に記載の不揮発性半導体記憶装置。 - 【請求項８】 前記書き換え禁止手段および前記読み出
し禁止手段は、前記メモリ手段内に設けられることを特
徴とする請求項６に記載の不揮発性半導体記憶装置。 - 【請求項９】 前記解除手段は、さらに、前記メモリ手
段における前記保持データが消去された後に、前記書き
換え禁止手段での前記書き換え禁止情報の設定を解除せ
しめることを特徴とする請求項６に記載の不揮発性半導
体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18322899A JP2001014871A (ja) | 1999-06-29 | 1999-06-29 | 不揮発性半導体記憶装置 |
| US09/606,146 US6229731B1 (en) | 1999-06-29 | 2000-06-29 | Nonvolatile semiconductor memory device with security function and protect function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18322899A JP2001014871A (ja) | 1999-06-29 | 1999-06-29 | 不揮発性半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001014871A true JP2001014871A (ja) | 2001-01-19 |
Family
ID=16132038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18322899A Abandoned JP2001014871A (ja) | 1999-06-29 | 1999-06-29 | 不揮発性半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6229731B1 (ja) |
| JP (1) | JP2001014871A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005044341A (ja) * | 2003-07-24 | 2005-02-17 | Samsung Electronics Co Ltd | 書き込み防止可能なバッファメモリを有するメモリ装置及びそれを含む情報処理システム |
| US6885607B2 (en) | 2003-03-20 | 2005-04-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having security technology |
| JP2006350885A (ja) * | 2005-06-20 | 2006-12-28 | Renesas Technology Corp | 半導体装置 |
| JP2007128319A (ja) * | 2005-11-04 | 2007-05-24 | Hitachi Ltd | ユニバーサルメモリ，ユニバーサルメモリモジュール及びこれを用いた情報処理装置 |
| JP2008507774A (ja) * | 2004-07-21 | 2008-03-13 | ビーチヘッド・ソリューションズ・インコーポレーテッド | ポータブル電子装置に記憶されている電子データの失われたデータ破壊に対するシステム及び方法 |
| JP2010225182A (ja) * | 2010-07-01 | 2010-10-07 | Renesas Electronics Corp | 半導体装置 |
| US8437188B2 (en) | 2007-02-22 | 2013-05-07 | Elpida Memory, Inc. | Nonvolatile RAM |
| JP2014056600A (ja) * | 2013-11-19 | 2014-03-27 | Renesas Electronics Corp | 電装ユニット及びデータ処理方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3734408B2 (ja) * | 2000-07-03 | 2006-01-11 | シャープ株式会社 | 半導体記憶装置 |
| JP2002229861A (ja) * | 2001-02-07 | 2002-08-16 | Hitachi Ltd | 著作権保護機能つき記録装置 |
| US7444682B2 (en) * | 2002-07-03 | 2008-10-28 | Macronix International Co., Ltd. | Security memory device and method for making same |
| JP3756880B2 (ja) * | 2002-12-27 | 2006-03-15 | 株式会社東芝 | 電子機器およびデータ処理方法 |
| JP2004348810A (ja) * | 2003-05-20 | 2004-12-09 | Sharp Corp | 半導体記憶装置、携帯電子機器および半導体記憶装置を制御する方法 |
| ATE394750T1 (de) * | 2003-06-30 | 2008-05-15 | Nxp Bv | Digitale eigen-löschung eines durch einen schlüssel kopier-geschützen speichers. |
| US6879518B1 (en) | 2003-11-21 | 2005-04-12 | Atmel Corporation | Embedded memory with security row lock protection |
| US7523498B2 (en) * | 2004-05-20 | 2009-04-21 | International Business Machines Corporation | Method and system for monitoring personal computer documents for sensitive data |
| JP2005346182A (ja) * | 2004-05-31 | 2005-12-15 | Fujitsu Ltd | 情報処理装置、耐タンパ方法、耐タンパプログラム |
| US7421589B2 (en) * | 2004-07-21 | 2008-09-02 | Beachhead Solutions, Inc. | System and method for lost data destruction of electronic data stored on a portable electronic device using a security interval |
| US7543144B2 (en) * | 2004-07-21 | 2009-06-02 | Beachhead Solutions | System and method for lost data destruction of electronic data stored on portable electronic devices |
| US7540016B2 (en) * | 2004-07-21 | 2009-05-26 | Beachhead Solutions, Inc. | System and method for lost data destruction of electronic data stored on a portable electronic device which communicates with servers that are inside of and outside of a firewall |
| KR100659502B1 (ko) * | 2005-02-04 | 2006-12-20 | 삼성전자주식회사 | 플래쉬 셀로 구현한 퓨즈 어레이 회로 |
| US20060294395A1 (en) * | 2005-06-28 | 2006-12-28 | Ogram Mark E | Executable software security system |
| US20070039060A1 (en) * | 2005-08-12 | 2007-02-15 | Jamieson Georges E | Methods and systems for programming secure data into programmable and irreversible cells |
| JP2008152549A (ja) * | 2006-12-18 | 2008-07-03 | Spansion Llc | メモリ装置、およびメモリ装置のパスワード記憶方法 |
| KR100813629B1 (ko) * | 2007-01-17 | 2008-03-14 | 삼성전자주식회사 | 향상된 섹터 보호 스킴 |
| JP2008192212A (ja) * | 2007-02-01 | 2008-08-21 | Spansion Llc | 半導体装置およびその制御方法 |
| US9330753B2 (en) | 2010-11-29 | 2016-05-03 | Seagate Technology Llc | Memory sanitation using bit-inverted data |
| KR20130021633A (ko) * | 2011-08-23 | 2013-03-06 | 삼성전자주식회사 | 오류정정부호를 이용한 데이터의 은닉과 검출 방법 및 장치 |
| US9495627B1 (en) * | 2015-12-15 | 2016-11-15 | International Business Machines Corporation | Magnetic tunnel junction based chip identification |
| US10706177B2 (en) * | 2017-02-13 | 2020-07-07 | Hiroshi Watanabe | Apparatus and method for chip identification and preventing malicious manipulation of physical addresses by incorporating a physical network with a logical network |
| US10581841B2 (en) * | 2017-02-13 | 2020-03-03 | Zentel Japan Corporation | Authenticated network |
| US10522229B2 (en) | 2017-08-30 | 2019-12-31 | Micron Technology, Inc. | Secure erase for data corruption |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4744062A (en) * | 1985-04-23 | 1988-05-10 | Hitachi, Ltd. | Semiconductor integrated circuit with nonvolatile memory |
| US5826009A (en) | 1990-07-12 | 1998-10-20 | Feng; Genquan | Protection of software from physical and electronic interrogation by sealing and checking password |
| FR2728363A1 (fr) * | 1994-12-20 | 1996-06-21 | Sgs Thomson Microelectronics | Dispositif de protection de l'acces a des mots memoires |
| JP3941149B2 (ja) | 1996-12-03 | 2007-07-04 | ソニー株式会社 | 半導体不揮発性記憶装置 |
| US5838901A (en) | 1996-08-05 | 1998-11-17 | Xilinx, Inc. | Overridable data protection mechanism for PLDs |
| JP4000654B2 (ja) * | 1997-02-27 | 2007-10-31 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
| JP3684062B2 (ja) | 1998-01-20 | 2005-08-17 | 株式会社東芝 | 不揮発性メモリのセキュリティ回路 |
-
1999
- 1999-06-29 JP JP18322899A patent/JP2001014871A/ja not_active Abandoned
-
2000
- 2000-06-29 US US09/606,146 patent/US6229731B1/en not_active Expired - Lifetime
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885607B2 (en) | 2003-03-20 | 2005-04-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having security technology |
| JP2005044341A (ja) * | 2003-07-24 | 2005-02-17 | Samsung Electronics Co Ltd | 書き込み防止可能なバッファメモリを有するメモリ装置及びそれを含む情報処理システム |
| JP4624008B2 (ja) * | 2003-07-24 | 2011-02-02 | 三星電子株式会社 | 書き込み防止可能なバッファメモリを有するメモリ装置及びそれを含む情報処理システム |
| JP2008507774A (ja) * | 2004-07-21 | 2008-03-13 | ビーチヘッド・ソリューションズ・インコーポレーテッド | ポータブル電子装置に記憶されている電子データの失われたデータ破壊に対するシステム及び方法 |
| US7979630B2 (en) | 2005-06-20 | 2011-07-12 | Renesas Electronics Corporation | Data protection for non-volatile semiconductor memory block using block protection flags |
| JP2006350885A (ja) * | 2005-06-20 | 2006-12-28 | Renesas Technology Corp | 半導体装置 |
| US7421534B2 (en) | 2005-06-20 | 2008-09-02 | Renesas Technology Corp. | Data protection for non-volatile semiconductor memory using block protection flags |
| US8156280B2 (en) | 2005-06-20 | 2012-04-10 | Renesas Electronics Corporation | Data protection for non-volatile semiconductor memory using block protection |
| US7822914B2 (en) | 2005-06-20 | 2010-10-26 | Renesas Electronics Corporation | Data protection for non-volatile semiconductor memory using block protection flags |
| JP4584044B2 (ja) * | 2005-06-20 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2007128319A (ja) * | 2005-11-04 | 2007-05-24 | Hitachi Ltd | ユニバーサルメモリ，ユニバーサルメモリモジュール及びこれを用いた情報処理装置 |
| US8437188B2 (en) | 2007-02-22 | 2013-05-07 | Elpida Memory, Inc. | Nonvolatile RAM |
| US8717805B2 (en) | 2007-02-22 | 2014-05-06 | Elpida Memory, Inc. | Nonvolatile RAM |
| JP2010225182A (ja) * | 2010-07-01 | 2010-10-07 | Renesas Electronics Corp | 半導体装置 |
| JP2014056600A (ja) * | 2013-11-19 | 2014-03-27 | Renesas Electronics Corp | 電装ユニット及びデータ処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6229731B1 (en) | 2001-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001014871A (ja) | 不揮発性半導体記憶装置 | |
| JP3884839B2 (ja) | 半導体記憶装置 | |
| EP1056015A1 (en) | Storage device, encrypting/decrypting device, and method for accessing nonvolatile memory | |
| US6453397B1 (en) | Single chip microcomputer internally including a flash memory | |
| KR100813629B1 (ko) | 향상된 섹터 보호 스킴 | |
| US7574576B2 (en) | Semiconductor device and method of controlling the same | |
| US8607061B2 (en) | Flash device security method utilizing a check register | |
| JP2001356963A (ja) | 半導体装置およびその制御装置 | |
| JP3875153B2 (ja) | 不揮発性半導体記憶装置およびその書き換え禁止制御方法 | |
| JP3729638B2 (ja) | メモリデバイス | |
| US6970381B2 (en) | Semiconductor memory | |
| WO2001061503A1 (en) | Nonvolatile memory | |
| US20040186947A1 (en) | Access control system for nonvolatile memory | |
| KR100479274B1 (ko) | 반도체 메모리 장치 및 정보기기 | |
| JP4064703B2 (ja) | 半導体記憶装置 | |
| JPS61249156A (ja) | 半導体記憶装置 | |
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| KR100341424B1 (ko) | 마이크로컴퓨터 | |
| JP3684062B2 (ja) | 不揮発性メモリのセキュリティ回路 | |
| US7079429B2 (en) | Semiconductor memory device | |
| JP2003203012A (ja) | マイクロコンピュータ装置 | |
| JP2701790B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2008226442A (ja) | 半導体記憶装置 | |
| JP2002007372A (ja) | 半導体装置 | |
| JP3824295B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040527 |