JP2001007530A - Circuit board - Google Patents

Circuit board

Info

Publication number
JP2001007530A
JP2001007530A JP17976699A JP17976699A JP2001007530A JP 2001007530 A JP2001007530 A JP 2001007530A JP 17976699 A JP17976699 A JP 17976699A JP 17976699 A JP17976699 A JP 17976699A JP 2001007530 A JP2001007530 A JP 2001007530A
Authority
JP
Japan
Prior art keywords
circuit board
insulating layer
board according
wiring layers
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP17976699A
Other languages
Japanese (ja)
Other versions
JP2001007530A5 (en
Inventor
Takeshi Suzuki
武 鈴木
Tatsuo Ogawa
立夫 小川
Satoru Tomekawa
悟 留河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17976699A priority Critical patent/JP2001007530A/en
Publication of JP2001007530A publication Critical patent/JP2001007530A/en
Publication of JP2001007530A5 publication Critical patent/JP2001007530A5/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To restrain a via from expanding or shrinking by an insulating layer so as to improve wiring layers in connection reliability between them by a method wherein two or more wiring layers are insulated from each other by an insulating layer, and the specific sites of the wiring layers are electrically connected together with a via which is non-circular in cross section penetrating through the insulating layer. SOLUTION: A composite material sheet of aramid epoxy prepreg is used as an insulating layer 2 provided in a double-sided circuit board. A through-hole (viahole) is bored in the prepreg 2 at required positions respectively with a YAG laser, the through-holes are each filled up with conductive composition 5 formed of epoxy resin composition which contains copper powder and a curing agent, and an electrolytic copper foil 6 is superposed on each primary surface of the prepreg 2. The components are hot-pressed to cure the conductive composition 5 into vias 3, the prepreg 2 and the copper foil 6 are bonded into one piece for the formation of a laminate. The vias 3 are each non-circular in cross section and have a longer circumference than a circle, and the insulating layer 2 residing around the vias 3 restrains the vias 3 from expanding or shrinking.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は回路基板にかかり、
特には、配線層間の接続信頼性を高め得る構成とされた
回路基板に関する。
TECHNICAL FIELD The present invention relates to a circuit board,
In particular, the present invention relates to a circuit board configured to improve connection reliability between wiring layers.

【0002】[0002]

【従来の技術】近年における電子機器の小型軽量化や高
機能高性能化に伴っては、産業用機器のみならず、広く
民生用機器の分野でもLSIなどの半導体チップを高密
度に実装可能な多層配線構造の回路基板を安価に供給す
ることが強く要望されており、この種の多層回路基板で
は、微細な配線ピッチでもって形成された複数層の配線
パターン同士間の接続信頼性を高めたうえでの電気的な
接続を実行し得ることが重要となっている。そして、こ
のような要望に応える必要上、従来から一般的な多層回
路基板、つまり、スルーホールによる層間接続方式が採
用された回路基板に代えてインナービア接続法を採用し
てなる全層IVH構造樹脂多層基板、例えば、特開平6
−268345号公報で開示されている回路基板を使用
することが行われている。
2. Description of the Related Art In recent years, as electronic devices have become smaller and lighter and have higher functions and higher performance, semiconductor chips such as LSIs can be mounted at a high density not only in industrial devices but also in consumer devices. There is a strong demand to supply a circuit board having a multilayer wiring structure at a low cost, and in this kind of multilayer circuit board, the connection reliability between a plurality of wiring patterns formed with a fine wiring pitch has been improved. It is important to be able to make the above electrical connections. In order to meet such a demand, a conventional multi-layer circuit board, that is, an all-layer IVH structure employing an inner via connection method instead of a circuit board employing an interlayer connection method using through holes is conventionally used. Resin multilayer substrate, for example,
The use of a circuit board disclosed in Japanese Unexamined Patent Publication No. 268345/1990 has been performed.

【0003】すなわち、この全層IVH構造樹脂多層回
路基板は、配線層間を電気的に絶縁する絶縁層を貫通し
て形成されたインナービアホール内に導電性組成物を充
填してなるビアを介したうえで配線層それぞれの所定位
置同士を接続することが可能な構造とされており、基板
サイズの小型化や高密度化を実現し得るものとなってい
る。また、別構成の回路基板としてビルドアップ多層配
線板があり、このビルドアップ多層配線板では、スルー
ホール接続法を採用してなる回路基板の最表層に対して
配線層及び絶縁層のそれぞれを順次積層し、内面上に銅
めっきが施されたブラインドビアホールによって配線層
間を電気的に接続することが行われている。
[0003] That is, this all-layer IVH structure resin multilayer circuit board has a via formed by filling a conductive composition in an inner via hole formed through an insulating layer that electrically insulates between wiring layers. In addition, the wiring layer has a structure capable of connecting predetermined positions of the respective wiring layers, and can realize a reduction in the size of the substrate and an increase in the density. Also, there is a build-up multilayer wiring board as a circuit board of another configuration, and in this build-up multilayer wiring board, each of the wiring layer and the insulating layer is sequentially arranged on the outermost layer of the circuit board employing a through-hole connection method. 2. Description of the Related Art Electrical connection is made between wiring layers by blind via holes that are stacked and copper plated on the inner surface.

【0004】[0004]

【発明が解決しようとする課題】ところで、上記いずれ
の回路基板においても、配線層の所定位置同士を接続す
るビアなどは、絶縁層と異なる物性値、つまり、熱膨張
係数や湿度膨張係数などの物性値が絶縁層の構成材料と
は相違する材料を用いたうえで作製されているのが一般
的である。そして、このような構造である限りは、温度
サイクルや湿度サイクルに伴って異種材料の界面に応力
が集中し易くなり、過度のストレスが作用した場合には
異種材料の界面が破壊されることもあり得るため、高い
接続信頼性を確保し難いのが現状である。
By the way, in any of the above circuit boards, vias connecting predetermined positions of the wiring layers have physical property values different from those of the insulating layer, that is, such as thermal expansion coefficient and humidity expansion coefficient. It is generally manufactured after using a material whose physical property value is different from the constituent material of the insulating layer. As long as such a structure is used, stress tends to concentrate on the interface between different kinds of materials due to temperature and humidity cycles, and the interface between different kinds of materials may be destroyed if excessive stress is applied. At present, it is difficult to ensure high connection reliability.

【0005】さらに、このような現状であるにも拘わら
ず、従来の回路基板における層間接続技術では、ビアな
どの断面形状を配線層の拡がり方向に沿った円形など、
つまり、必要な断面積に対する周囲長さが幾何学的には
最小である円形や楕円形としておくことが行われてい
る。ところが、ビアなどの断面形状を円形などとしてお
いた際には、回路基板に対する半導体チップの実装時な
どに熱が加わり、かつ、ビアなどが回路基板の厚み方向
に沿って膨張及び収縮することが起こったとしても、ビ
アなどの側面が密着している絶縁層から膨張及び収縮を
抑制するのに十分な抑制力が作用することはないため、
接続信頼性がより一層劣化させられてしまうという不都
合が生じる。
[0005] In spite of this situation, in the conventional interlayer connection technology for circuit boards, the cross-sectional shape of a via or the like is changed to a circular shape or the like along the direction in which the wiring layer extends.
That is, a circular or elliptical shape having a geometrical minimum peripheral length with respect to a required cross-sectional area is performed. However, when the cross section of a via or the like is circular or the like, heat is applied when mounting the semiconductor chip on the circuit board, and the via or the like may expand and contract along the thickness direction of the circuit board. Even if it occurs, the insulating layer on which the side surfaces such as vias are in close contact does not exert sufficient suppressing force to suppress expansion and contraction,
There is a disadvantage that the connection reliability is further degraded.

【0006】一方、補強繊維及び合成樹脂からなる複合
材料製の絶縁層を備えて構成された回路基板、例えば、
特開平7−170046号公報で開示された回路基板に
は、ビアホールの形成時におけるレーザーの加工レート
が補強繊維と合成樹脂とでは相違することに基づいたう
えでビアホールの側壁面から補強繊維を内向きに突出さ
せておき、突出した補強繊維でもってビアホール内に充
填された導電性組成物を支持させる構造、いわゆるアン
カー効果を利用することによってビアと絶縁層とを密着
させてなる構造が示されている。そして、このような構
造である場合には、接続信頼性の劣化を抑制し得るばか
りか、接続信頼性の向上を図ることも可能となる。
On the other hand, a circuit board provided with an insulating layer made of a composite material composed of a reinforcing fiber and a synthetic resin, for example,
In the circuit board disclosed in Japanese Patent Application Laid-Open No. 7-170046, the reinforcing fiber is inserted from the side wall surface of the via hole based on the fact that the processing rate of the laser at the time of forming the via hole is different between the reinforcing fiber and the synthetic resin. A structure in which the via and the insulating layer are adhered to each other by using a so-called anchor effect by protruding in the direction and supporting the conductive composition filled in the via hole with the protruding reinforcing fiber is shown. ing. With such a structure, not only can the deterioration of the connection reliability be suppressed, but also the connection reliability can be improved.

【0007】しかしながら、この層間接続技術について
は、配線層間を電気的に絶縁する絶縁層が加工レートの
異なる複数の絶縁材料からなる複合材料製である場合し
か適用できないのが実情であり、例えば、均質な絶縁材
料からなる絶縁層や加工レートが実質的に同等となる絶
縁材料からなる絶縁層に対してビアホールを形成し、導
電性組成物を充填する場合のみならず、ビアホールの内
面上にめっきを施す場合などには適用し得ないことにな
っている。
However, this interlayer connection technique can be applied only when the insulating layer for electrically insulating the wiring layers is made of a composite material composed of a plurality of insulating materials having different processing rates. Form a via hole in an insulating layer made of a homogeneous insulating material or an insulating layer made of an insulating material with a substantially equal processing rate, and not only when filling with a conductive composition, but also plating on the inner surface of the via hole. It cannot be applied to cases such as applying.

【0008】本発明はこのような実情に鑑みて創案され
たものであり、配線層間の接続信頼性が劣化することを
有効に防止しながら高い接続信頼性を確保することが可
能な層間接続技術を適用して作製された回路基板の提供
を目的としている。
The present invention has been made in view of such circumstances, and has an interlayer connection technique capable of ensuring high connection reliability while effectively preventing deterioration of connection reliability between wiring layers. The purpose of the present invention is to provide a circuit board manufactured by applying the method.

【0009】[0009]

【課題を解決するための手段】本発明にかかる回路基板
は、2層以上の配線層と、配線層間を電気的に絶縁する
絶縁層と、絶縁層を貫通して配線層の所定位置同士を電
気的に接続するビアとを備えてなるものであって、ビア
のそれぞれは非円形断面を有していることを特徴とす
る。そして、上記の構成によれば、非円形断面とされた
ビアが従来の円形断面とされたビアと略同一の断面積を
有するとしておくことによって同程度の接続抵抗が確保
される一方、非円形断面とされたビアの有する周囲長さ
の方が円形断面のビアが有する周囲長さよりも長くなる
ため、ビアの側面と絶縁層との密着面積が従来よりも幾
何学的に大きくなる結果、ビアが厚み方向に沿って膨張
及び収縮する際に絶縁層から作用する抑制力は増大して
いることになる。
A circuit board according to the present invention comprises two or more wiring layers, an insulating layer for electrically insulating the wiring layers, and a predetermined position of the wiring layer penetrating the insulating layer. Electrically connected vias, wherein each of the vias has a non-circular cross section. According to the above configuration, the same connection resistance is ensured by assuming that the via having a non-circular cross-section has substantially the same cross-sectional area as the via having the conventional circular cross-section. Since the perimeter of the via having a cross section is longer than the perimeter of a via having a circular cross section, the contact area between the side surface of the via and the insulating layer becomes geometrically larger than before, resulting in a via The suppression force acting from the insulating layer when expands and contracts along the thickness direction is increased.

【0010】[0010]

【発明の実施の形態】本発明の請求項1にかかる回路基
板は、2層以上の配線層と、配線層間を電気的に絶縁す
る絶縁層と、絶縁層を貫通して配線層の所定位置同士を
電気的に接続するビアとを備えてなるものであって、ビ
アのそれぞれは非円形断面を有していることを特徴とす
る。この発明によれば、厚み方向に沿って膨張及び収縮
するビアの側面に対して絶縁層から作用する抑制力、つ
まり、ビアの周囲に存在する絶縁層がビアの膨張及び収
縮を抑制しようとする力がビアの周囲長さが長いことに
基づいて幾何学的に大きくなるため、配線層間の接続信
頼性が高まるという利点が確保される。
A circuit board according to a first aspect of the present invention has at least two wiring layers, an insulating layer for electrically insulating the wiring layers, and a predetermined position of the wiring layer penetrating the insulating layer. And vias for electrically connecting the vias, wherein each of the vias has a non-circular cross section. According to the present invention, the suppressing force acting from the insulating layer on the side surface of the via that expands and contracts in the thickness direction, that is, the insulating layer existing around the via tries to suppress the expansion and contraction of the via. Since the force is geometrically increased based on the long perimeter of the via, the advantage that the connection reliability between the wiring layers is enhanced is secured.

【0011】本発明の請求項2にかかる回路基板は請求
項1に記載したものであり、非円形断面を有するビアの
断面形状は、多角形状であることを特徴とする。本発明
の請求項3にかかる回路基板は請求項2に記載したもの
であり、多角形を構成するうちの少なくとも1つの内角
は、180゜以上の角度を有していることを特徴とす
る。本発明の請求項4にかかる回路基板は請求項1に記
載したものであり、非円形断面を有するビアの断面形状
は、内向きに突出する突起部が設けられた形状であるこ
とを特徴とする。本発明の請求項5にかかる回路基板は
請求項1に記載したものであり、非円形断面を有するビ
アの断面形状は、内向きに突出する鋭角部が設けられた
形状であることを特徴としている。これらの発明によれ
ば、上記した利点のみならず、多角形状の各内角が絶縁
層に食い込んでおり、また、突起部及び鋭角部に対して
絶縁層が食い込んでいるので、幾何学的な形状に基づく
アンカー効果が発揮されることになり、配線層間の接続
信頼性がより一層高まるという利点が確保される。
According to a second aspect of the present invention, there is provided a circuit board according to the first aspect, wherein a via having a non-circular cross section has a polygonal cross section. A circuit board according to a third aspect of the present invention is the circuit board according to the second aspect, wherein at least one interior angle of the polygons has an angle of 180 ° or more. According to a fourth aspect of the present invention, there is provided a circuit board according to the first aspect, wherein a cross-sectional shape of the via having a non-circular cross-section is a shape provided with an inwardly projecting protrusion. I do. A circuit board according to a fifth aspect of the present invention is the circuit board according to the first aspect, wherein a cross-sectional shape of the via having a non-circular cross-section is a shape provided with an inwardly protruding acute angle portion. I have. According to these inventions, not only the above-mentioned advantages, but also the interior angles of the polygonal shape cut into the insulating layer, and the insulating layer cuts into the protrusions and the sharp corners, so that the geometrical shape Therefore, the advantage that the connection reliability between the wiring layers is further enhanced is secured.

【0012】本発明の請求項6にかかる回路基板は、2
層以上の配線層と、配線層間を電気的に絶縁する絶縁層
と、絶縁層を貫通して配線層の所定位置同士を電気的に
接続するビアとを備えてなるものであり、前記ビアは複
数に分割されていることを特徴とする。本発明の請求項
7にかかる回路基板は請求項6に記載したものであっ
て、複数に分割されたビアのうちの少なくとも1つは、
非円形断面を有していることを特徴とする。これらの発
明それぞれは、請求項1ないし請求項5で説明したビア
が有する断面積、つまり、接続抵抗を分割して担う複数
のビアを設けたことを特徴とするものであり、これらの
発明を採用した際にも、厚み方向に沿って膨張及び収縮
するビアそれぞれの側面に対して絶縁層から作用する抑
制力が総合的に大きくなっているため、配線層間の接続
信頼性が高まるという利点が確保される。
According to a sixth aspect of the present invention, there is provided a circuit board comprising:
A plurality of wiring layers, an insulating layer that electrically insulates the wiring layers, and a via that penetrates the insulating layer and electrically connects predetermined positions of the wiring layer, wherein the via is It is characterized by being divided into a plurality. A circuit board according to claim 7 of the present invention is the circuit board according to claim 6, wherein at least one of the plurality of divided vias includes:
It has a non-circular cross section. Each of these inventions is characterized in that a cross-sectional area of a via described in claim 1 to claim 5, that is, a plurality of vias that divide and carry a connection resistance is provided. Even when adopted, the suppression force acting from the insulating layer on the side of each via that expands and contracts in the thickness direction is generally increased, so the advantage that the connection reliability between the wiring layers is improved. Secured.

【0013】本発明の請求項8にかかる回路基板は請求
項1ないし請求項7のいずれかに記載したものであっ
て、ビアは、金、銀、銅、ニッケル、インジウム、錫、
鉛、亜鉛のうちから選択された1種または2種以上の金
属粉、合金粉、コート粉もしくは混合粉と、熱硬化性樹
脂または熱可塑性樹脂とからなる導電性組成物を用いて
形成されたものであることを特徴とする。本発明の請求
項9にかかる回路基板は請求項1ないし請求項7のいず
れかに記載したものであって、ビアは、金、銀、銅、ニ
ッケル、インジウム、錫、鉛、亜鉛のうちから選択され
た1種または2種以上の金属もしくは合金からなるもの
であることを特徴としている。これらの発明によれば、
ビアの有する接続抵抗を低くしながら、配線層間の接続
信頼性を高めることが可能になるという利点が確保され
る。
A circuit board according to claim 8 of the present invention is the circuit board according to any one of claims 1 to 7, wherein the via is made of gold, silver, copper, nickel, indium, tin,
It was formed using a conductive composition comprising one or more metal powders, alloy powders, coat powders or mixed powders selected from lead and zinc, and a thermosetting resin or a thermoplastic resin. Characterized in that: A circuit board according to a ninth aspect of the present invention is the circuit board according to any one of the first to seventh aspects, wherein the via is formed of one of gold, silver, copper, nickel, indium, tin, lead, and zinc. It is characterized by being made of one or more selected metals or alloys. According to these inventions,
The advantage is that the connection reliability between the wiring layers can be improved while the connection resistance of the via is reduced.

【0014】本発明の請求項10にかかる回路基板は請
求項1ないし請求項9のいずれかに記載したものであっ
て、絶縁層は、有機物シートまたは有機物フィルムであ
ることを特徴とする。本発明の請求項11にかかる回路
基板は請求項10に記載したものであって、有機物シー
トまたは有機物フィルムは、ポリイミドを用いて作製さ
れたものであることを特徴としている。これらの発明に
よれば、軽量であるとともに、高耐熱性を有する回路基
板を構成し得ることとなる。
A circuit board according to a tenth aspect of the present invention is the circuit board according to any one of the first to ninth aspects, wherein the insulating layer is an organic material sheet or an organic material film. A circuit board according to an eleventh aspect of the present invention is the circuit substrate according to the tenth aspect, wherein the organic material sheet or the organic material film is manufactured using polyimide. According to these inventions, a light-weight circuit board having high heat resistance can be formed.

【0015】本発明の請求項12にかかる回路基板は請
求項1ないし請求項9のいずれかに記載したものであっ
て、絶縁層は、有機または無機の織布もしくは不織布に
対して熱硬化性樹脂または熱可塑性樹脂を含浸した複合
材シートまたは複合材フィルムであることを特徴とす
る。本発明の請求項13にかかる回路基板は請求項12
に記載したものであって、複合材シートまたは複合材フ
ィルムは、アラミド不織布にエポキシ樹脂を含浸したア
ラミドエポキシプリプレグであることを特徴としてい
る。これらの発明によれば、高強度でありながら高耐熱
性をも兼備した回路基板を構成し得るという利点が確保
される。
According to a twelfth aspect of the present invention, there is provided a circuit board according to any one of the first to ninth aspects, wherein the insulating layer is thermosetting with respect to an organic or inorganic woven or nonwoven fabric. It is a composite sheet or a composite film impregnated with a resin or a thermoplastic resin. The circuit board according to claim 13 of the present invention is claim 12.
Wherein the composite material sheet or the composite material film is an aramid epoxy prepreg obtained by impregnating an aramid nonwoven fabric with an epoxy resin. According to these inventions, the advantage is obtained that a circuit board having high strength and high heat resistance can be formed.

【0016】以下、本発明の実施の形態を図面に基づい
て説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.

【0017】(実施の形態1)図1は実施の形態1にか
かる回路基板が両面回路基板である場合の製造手順を示
す工程断面図、図2は回路基板が多層回路基板である場
合の製造手順を示す工程断面図、図3はビアの有する具
体的な断面形状を例示する説明図であり、これらの図に
おける符号1は配線層、2は絶縁層、3はビアをそれぞ
れ示している。なお、本発明の適用範囲が以下に説明す
る構造とされた回路基板や製造方法を採用して製造され
た回路基板のみに限定されることはなく、より一般的な
製造方法を採用し、あるいは、一般的な構成材料を用い
て作製された回路基板であってもよいことは勿論であ
り、特に、本実施の形態では回路基板の備える絶縁層が
アラミドエポキシプリプレグであるとしているが、ここ
での絶縁層がポリイミドを用いて作製された有機物シー
トまたは有機物フィルムなどであってもよいことはいう
までもない。
(Embodiment 1) FIG. 1 is a process sectional view showing a manufacturing procedure when a circuit board according to Embodiment 1 is a double-sided circuit board, and FIG. 2 is a manufacturing procedure when a circuit board is a multilayer circuit board. FIG. 3 is an explanatory view exemplifying a specific cross-sectional shape of the via. In these figures, reference numeral 1 denotes a wiring layer, 2 denotes an insulating layer, and 3 denotes a via. The application scope of the present invention is not limited to the circuit board having the structure described below and the circuit board manufactured by using the manufacturing method, and adopts a more general manufacturing method, or Of course, a circuit board manufactured using a general constituent material may be used, and in particular, in this embodiment, the insulating layer included in the circuit board is assumed to be aramid epoxy prepreg. Needless to say, the insulating layer may be an organic sheet or an organic film made of polyimide.

【0018】本実施の形態にかかる回路基板は、図1
(c)及び図2(b)で示すように、2層以上の配線層
1と、これらの配線層1間を電気的に絶縁する絶縁層2
と、絶縁層2を貫通して配線層1の所定位置、例えば、
ランドなどの所定位置同士を電気的に接続するビア3と
を備えて構成されたものであり、ビア3のそれぞれは、
図3(a)〜(d)で例示するような非円形断面、つま
り、配線層1の拡がり方向に沿った断面積が従来一般的
な円形断面と略同一でありながらも周囲長さが円形断面
よりも長い非円形断面を有している。すなわち、非円形
断面を有するビア3の各々は、図3(e)で示すような
従来通り円形断面のビア4と比較した場合における断面
積、つまり、接続抵抗が略同一でありながらも非円形で
ある結果として周囲長さがより長いものであり、例え
ば、非円形断面とされたビア3の断面積をS、その周囲
長さをLとし、かつ、同じ断面積Sを有する円形断面と
されたビア4の周囲長さをrとしたとき、r<Lとなる
断面形状をビア3は有することになっている。
The circuit board according to the present embodiment is shown in FIG.
As shown in FIG. 2C and FIG. 2B, two or more wiring layers 1 and an insulating layer 2 for electrically insulating the wiring layers 1 from each other.
At a predetermined position of the wiring layer 1 through the insulating layer 2, for example,
And vias 3 that electrically connect predetermined positions such as lands to each other.
Non-circular cross-sections as illustrated in FIGS. 3A to 3D, that is, the cross-sectional area along the spreading direction of the wiring layer 1 is substantially the same as a conventional general circular cross-section, but the circumference is circular. It has a non-circular cross section longer than the cross section. That is, each of the vias 3 having a non-circular cross section has a cross-sectional area as compared with the via 4 having a conventional circular cross section as shown in FIG. As a result, the peripheral length is longer. For example, the cross-sectional area of the via 3 having a non-circular cross-section is S, the peripheral length is L, and the circular cross-section has the same cross-sectional area S. Assuming that the peripheral length of the via 4 is r, the via 3 has a sectional shape satisfying r <L.

【0019】そして、本実施の形態にかかる回路基板が
両面回路基板である場合には、図1(a)〜(c)で示
すような製造手順が採用されることになり、また、多層
回路基板である際には、図2(a),(b)で示すよう
な製造手順が採用されることになるので、以下、これら
の図面に従って回路基板の製造方法を説明する。
When the circuit board according to the present embodiment is a double-sided circuit board, the manufacturing procedure shown in FIGS. When the substrate is used, a manufacturing procedure as shown in FIGS. 2A and 2B is adopted. Hereinafter, a method for manufacturing a circuit board will be described with reference to these drawings.

【0020】まず、両面回路基板を製造するに際して
は、図1(a)で示すように、アラミド不織布にエポキ
シ樹脂を含浸した複合材シートまたは複合材フィルムで
あるアラミドエポキシプリプレグを絶縁層2として用意
し、かつ、YAGレーザーを用いることによってプリプ
レグ2の所要位置ごとに対して貫通孔、つまり、ビアホ
ールといわれる貫通孔を形成する。すなわち、この際に
おいては、YAGレーザーの光源と加工対象物であるプ
リプレグ2との間にマスクを配置しておき、YAGレー
ザー光をプリプレグ2上で結像させることによって図3
(a)〜(d)のそれぞれで例示したような断面形状の
ビアホールを形成することが行われる。
First, in manufacturing a double-sided circuit board, as shown in FIG. 1A, an aramid epoxy prepreg, which is a composite material sheet or a composite material film in which an aramid nonwoven fabric is impregnated with an epoxy resin, is prepared as an insulating layer 2. In addition, a through hole, that is, a through hole called a via hole is formed at each required position of the prepreg 2 by using a YAG laser. That is, in this case, a mask is arranged between the light source of the YAG laser and the prepreg 2 which is a processing object, and the YAG laser light is focused on the prepreg 2 to form an image shown in FIG.
A via hole having a cross-sectional shape as illustrated in each of (a) to (d) is formed.

【0021】引き続き、銅粉90wt%と、硬化剤を含
むエポキシ樹脂組成物10wt%とからなる導電性組成
物5を用意し、かつ、印刷法を採用することによって導
電性組成物5をプリプレグ2のビアホール内に充填した
後、厚さ18μmの電解銅箔6をプリプレグ2の両主表
面上に重ね合わせる。さらに、これらを真空中に載置
し、200℃の温度下で約1時間にわたって加圧(50
kg/cm2)する、つまり、熱プレスすると、図1
(b)で示すように、ビアホール内に充填された導電性
組成物5が硬化してビア3となり、プリプレグ2と銅箔
6とが一体的に接着されてなる積層体が得られる。な
お、この際におけるビア3のそれぞれは、後述する配線
層1の所定位置同士を電気的に接続するものとなってい
る。
Subsequently, a conductive composition 5 comprising 90% by weight of copper powder and 10% by weight of an epoxy resin composition containing a curing agent is prepared, and the conductive composition 5 is converted into a prepreg 2 by employing a printing method. After that, an electrolytic copper foil 6 having a thickness of 18 μm is overlapped on both main surfaces of the prepreg 2. Further, they are placed in a vacuum and pressurized (50 ° C.) at a temperature of 200 ° C. for about 1 hour.
kg / cm 2 ), that is, when hot pressed,
As shown in (b), the conductive composition 5 filled in the via hole is cured to form the via 3, and a laminate in which the prepreg 2 and the copper foil 6 are integrally bonded is obtained. In this case, each of the vias 3 electrically connects predetermined positions of a wiring layer 1 to be described later.

【0022】つぎに、得られた積層体の最表層に位置す
る銅箔6をフォトリソグラフィー法でもってパターニン
グすると、配線層1である回路配線パターンが形成され
たことになる。なお、具体的には、積層体の両表面に対
してドライフィルムを熱ロールで張り合わせておき、パ
ターンの紫外線露光によって銅箔6の所要部分だけを硬
化させたうえで未硬化部分を現像処理で取り除いた後、
塩化銅溶液中でエッチングし、ドライフィルムを剥離す
ることによって回路パターンを形成することが実行され
る。その結果、図1(c)で示すような両面回路基板が
完成したことになる。
Next, when the copper foil 6 located on the outermost layer of the obtained laminate is patterned by photolithography, a circuit wiring pattern as the wiring layer 1 is formed. Note that, specifically, a dry film is stuck to both surfaces of the laminate with a hot roll, and only a required portion of the copper foil 6 is cured by ultraviolet exposure of the pattern, and then the uncured portion is subjected to a development treatment. After removing
A circuit pattern is formed by etching in a copper chloride solution and peeling off the dry film. As a result, a double-sided circuit board as shown in FIG. 1C is completed.

【0023】一方、多層回路基板、例えば、4層回路基
板を製造する際には、図2(a)で示すように、上記し
た手順に従って製造された両面回路基板をコア層として
用意し、かつ、上記同様の手順に従ってビア3が形成済
みとなったプリプレグ2をコア層となる両面回路基板の
両表面上に重ね合わせ、かつ、銅箔6をさらに重ね合わ
せたうえ、熱プレスすることが実行される。そして、得
られた積層体の最表層に位置している銅箔6をフォトリ
ソグラフィー法でもってパターニングすると、図2
(b)で示すような4層回路基板が完成したことにな
る。
On the other hand, when manufacturing a multilayer circuit board, for example, a four-layer circuit board, as shown in FIG. 2A, a double-sided circuit board manufactured according to the above procedure is prepared as a core layer, and According to the same procedure as described above, the prepreg 2 in which the vias 3 have been formed is overlaid on both surfaces of the double-sided circuit board serving as the core layer, and the copper foil 6 is further overlaid and hot pressed. Is done. Then, when the copper foil 6 located on the outermost layer of the obtained laminate is patterned by photolithography, FIG.
A four-layer circuit board as shown in FIG.

【0024】さらに、完成した両面回路基板及び4層回
路基板におけるビア3のそれぞれ、つまり、配線層1の
拡がり方向に沿った断面積が円形断面と略同一でありな
がらも周囲長さが円形断面よりも長い非円形断面を有す
るとして図3(a)〜(d)で例示したビア3それぞれ
における接続信頼性を調査してみたところによれば、厚
み方向に沿って膨張及び収縮するビア3の側面に対して
絶縁層2から作用する抑制力、つまり、ビア3の周囲に
存在する絶縁層2がビア3の膨張及び収縮を抑制しよう
とする力がビア3の周囲長さが長いことに基づいて幾何
学的に大きくなっており、配線層1間の接続信頼性が円
形断面のビア4よりも高まっているという調査結果が確
認された。
Further, each of the vias 3 in the completed double-sided circuit board and the four-layer circuit board, that is, the cross-sectional area along the spreading direction of the wiring layer 1 is substantially the same as the circular cross-section, but the circumference is circular. According to an investigation of the connection reliability of each of the vias 3 illustrated in FIGS. 3A to 3D as having a longer non-circular cross section, the via 3 expands and contracts in the thickness direction. The suppression force acting on the side surface from the insulating layer 2, that is, the force of the insulating layer 2 present around the via 3 to suppress the expansion and contraction of the via 3 is based on the fact that the peripheral length of the via 3 is long. It has been confirmed that the connection reliability between the wiring layers 1 is higher than that of the via 4 having a circular cross section.

【0025】ところで、本実施の形態にあっては、回路
基板が備えているビア3の具体的な断面形状が図3
(a)〜(d)で例示される形状であるとしているが、
このような形状のみに限定されることはなく、他の断面
形状であっても、非円形断面を有する限りは、本実施の
形態と同様の作用を確保し得ると考えられる。そこで、
図4ないし図7の変形例を示す説明図に基づき、ビア3
が有する断面形状の変形例を説明する。すなわち、図4
(a)〜(j)では非円形断面を有するビア3の断面形
状が3角形状や4角形状などのような多角形状とされ、
図5(a)〜(d)においては、多角形を構成するうち
の少なくとも1つの内角が180゜以上の角度を有して
いることを特徴とする非円形断面のビア3が例示されて
いる。
In the present embodiment, the specific sectional shape of the via 3 provided in the circuit board is shown in FIG.
It is assumed that the shape is exemplified by (a) to (d),
The present invention is not limited to such a shape alone, and it is considered that the same operation as that of the present embodiment can be ensured as long as it has a non-circular cross-section even if it has another cross-sectional shape. Therefore,
Based on the explanatory diagrams showing the modified examples of FIGS.
A description will be given of a modification of the cross-sectional shape possessed by. That is, FIG.
In (a) to (j), the cross-sectional shape of the via 3 having a non-circular cross-section is a polygonal shape such as a triangular shape or a quadrangular shape,
5A to 5D exemplify a via 3 having a non-circular cross section, in which at least one interior angle of a polygon has an angle of 180 ° or more. .

【0026】また、図6(a)〜(d)に例示されたビ
ア3では、非円形断面を有するビア3の断面形状が内向
きに突出する突起部3aを有する形状であり、図7
(a)〜(e)には内向きに突出する鋭角部3bが設け
られた非円形断面形状であることを特徴とするビア3が
例示されている。そして、これらのような断面形状を有
するビア3を備えている際には、図3(a)〜(d)で
例示したビア3と同様の理由によって配線層1間の接続
信頼性が高まっているばかりか、多角形状の各内角が絶
縁層2に食い込んでおり、また、突起部3a及び鋭角部
3bに対して絶縁層2が食い込んでいることに起因して
幾何学的な形状に基づくアンカー効果が発揮される結
果、配線層1間の接続信頼性がより一層高まっているこ
とが本発明の発明者らによって確認されている。
In the via 3 illustrated in FIGS. 6A to 6D, the cross-sectional shape of the via 3 having a non-circular cross-section is a shape having the protrusion 3a protruding inward.
(A) to (e) illustrate a via 3 having a non-circular cross-sectional shape provided with an inwardly protruding acute angle portion 3b. When the via 3 having such a cross-sectional shape is provided, the connection reliability between the wiring layers 1 is increased for the same reason as the via 3 illustrated in FIGS. 3A to 3D. In addition to the above, anchors based on a geometric shape due to the fact that each interior corner of the polygonal shape cuts into the insulating layer 2 and the insulating layer 2 cuts into the protrusion 3a and the acute angled portion 3b. It has been confirmed by the inventors of the present invention that as a result of the effect, the connection reliability between the wiring layers 1 is further enhanced.

【0027】(実施の形態2)図8は実施の形態2にか
かる回路基板が両面回路基板である場合の構造を示す断
面図であるが、この実施の形態2においては、ビアの構
成が実施の形態1と異なっているに過ぎないため、図8
において図1と互いに同一となる部分については同一符
号を付し、ここでの詳しい説明は省略する。なお、ここ
では、回路基板が両面回路基板であるとしているが、両
面回路基板には限られず、4層回路基板などの多層回路
基板であってもよいことは勿論である。
(Embodiment 2) FIG. 8 is a cross-sectional view showing a structure in a case where a circuit board according to Embodiment 2 is a double-sided circuit board. Since it is only different from the first embodiment of FIG.
In FIG. 7, the same reference numerals are given to the same parts as those in FIG. 1, and the detailed description is omitted here. Here, although the circuit board is a double-sided circuit board, it is needless to say that the circuit board is not limited to a double-sided circuit board and may be a multilayer circuit board such as a four-layer circuit board.

【0028】本実施の形態2にかかる回路基板は、図8
で示すように、2層以上の配線層1と、これらの配線層
1間を電気的に絶縁する絶縁層2と、絶縁層2を貫通し
て配線層1の所定位置、例えば、ランドなどの所定位置
同士を電気的に接続するビア8とを備えており、このビ
ア8は実施の形態1で説明した単一のビア3が複数、例
えば、3つに分割されたうえで互いに並列配置されたも
のとなっている。そこで、3分割されたビア8のそれぞ
れは、単一のビア3が有していた接続抵抗を分割して担
うことになる。なお、ビア8が3分割されたものに限定
されることはなく、少なくとも2つ以上に分割されてい
ればよいことは勿論である。
FIG. 8 shows a circuit board according to the second embodiment.
As shown by, two or more wiring layers 1, an insulating layer 2 for electrically insulating between these wiring layers 1, a predetermined position of the wiring layer 1 penetrating the insulating layer 2, for example, a land or the like. And a via 8 for electrically connecting predetermined positions to each other. The via 8 is formed by dividing the single via 3 described in the first embodiment into a plurality of, for example, three, and arranging them in parallel with each other. It has become. Thus, each of the three divided vias 8 divides and bears the connection resistance of the single via 3. Note that the via 8 is not limited to the one divided into three, and it is needless to say that the via 8 may be divided into at least two or more.

【0029】すなわち、本実施の形態では、実施の形態
1にかかる回路基板が備えるビア3に代わる3つのビア
8、つまり、実質的にはビア3と同一の断面積を有する
ビア8を用いたうえで配線層1の所定位置同士を電気的
に接続することが実行されている。そして、このような
構成を採用したことに伴っては、合算されたビア8それ
ぞれの周囲長さが円形断面とされたビア4の周囲長さよ
りも長くなっており、厚み方向に沿って膨張及び収縮す
るビア8それぞれの側面に対して絶縁層2から作用する
抑制力が総合的には円形断面のビア4よりも高くなるた
め、配線層1間における接続信頼性が従来よりも高まっ
ているという利点が確保されることになる。なお、これ
ら3つのビア8のうちの少なくとも1つを非円形断面と
してもよく、このような構成とした際には、より一層高
い接続信頼性を確保し得ることになる。
That is, in the present embodiment, three vias 8 instead of vias 3 provided in the circuit board according to the first embodiment, that is, vias 8 having substantially the same cross-sectional area as via 3 are used. Above, electrical connection between predetermined positions of the wiring layer 1 is performed. Then, with the adoption of such a configuration, the perimeter of each of the combined vias 8 is longer than the perimeter of the via 4 having a circular cross section, so that the expansion and expansion along the thickness direction occur. Since the suppressing force acting from the insulating layer 2 on each side surface of the shrinking via 8 is generally higher than that of the via 4 having a circular cross section, the connection reliability between the wiring layers 1 is higher than before. Benefits will be secured. In addition, at least one of these three vias 8 may have a non-circular cross section, and in such a configuration, higher connection reliability can be secured.

【0030】以上説明したように、本発明にかかる回路
基板は、2層以上の配線層1と、配線層1間を電気的に
絶縁する絶縁層2と、絶縁層2を貫通して配線層1の所
定位置同士を電気的に接続するビア3(8)とを備えて
構成されたものであるが、その製造方法及び構成材料が
実施の形態1及び実施の形態2で説明したものに限定さ
れることはないので、以下、引き続き、製造手順や構成
材料に関する各種の変形例を一括的に説明する。
As described above, the circuit board according to the present invention comprises two or more wiring layers 1, an insulating layer 2 for electrically insulating between the wiring layers 1, and a wiring layer penetrating the insulating layer 2. 1 and a via 3 (8) for electrically connecting predetermined positions to each other, but the manufacturing method and constituent materials are limited to those described in the first and second embodiments. Therefore, various modifications of the manufacturing procedure and the constituent materials will be collectively described below.

【0031】(a)ビアホールの形成方法がYAGレー
ザー加工法に限られることはなく、本発明におけるビア
の断面形状と合致したビアホールを形成し得る方法であ
れば、他の方法を採用することができる。例えば、パン
チャーやドリルなどを用いる機械加工法、炭酸ガスやエ
キシマなどのレーザー加工法、プラズマ法やフォトリソ
法などである。また、より微細な断面形状のビアホール
が必要となる場合には、ドライエッチング法なども利用
可能である。
(A) The method of forming a via hole is not limited to the YAG laser processing method, and any other method may be employed as long as it can form a via hole conforming to the cross-sectional shape of the via in the present invention. it can. For example, there are a machining method using a puncher and a drill, a laser processing method such as carbon dioxide gas and excimer, a plasma method and a photolithography method. Further, when a via hole having a finer cross-sectional shape is required, a dry etching method or the like can be used.

【0032】なお、上記したYAGレーザー加工法、パ
ンチャーを用いた機械加工法、エキシマレーザー加工
法、プラズマ法、フォトリソ法は比較的自由な断面形状
のビアホールを加工できる点で好ましく、また、炭酸ガ
スレーザー加工法を採用したうえで加工レートの異なる
複合材料からなる絶縁層を加工するようにすれば、加工
レートの遅い材料がビアホールの内面から突出した構成
が得られるため、本発明による作用との相乗効果でより
高い接続信頼性を実現できる。
The above-described YAG laser processing method, mechanical processing method using a puncher, excimer laser processing method, plasma method, and photolithography method are preferable in that a via hole having a relatively free cross-sectional shape can be processed. If an insulating layer made of a composite material having a different processing rate is processed after adopting the laser processing method, a structure in which a material having a lower processing rate protrudes from the inner surface of the via hole can be obtained. Higher connection reliability can be realized by a synergistic effect.

【0033】(b)回路基板が備える絶縁層としては、
実施の形態で説明したアラミドエポキシ基材の他、例え
ば、ガラスエポキシ基材や紙フェノール基材など、そし
て、PBO(ポリパラフェイレンベンゾビスオキサゾー
ル)繊維、PBI(ポリベンゾイミダゾール)繊維、ア
ラミド繊維、PTFE(ポリテトラフルオロエチレン)
繊維、PBZT(ポリパラフェニレンベンゾビスチアゾ
ール)繊維または全芳香族ポリエステル繊維などの有機
繊維やガラス繊維などの無機繊維からなる織布または不
織布に対し、エポキシ樹脂、ポリイミド樹脂、フェノー
ル樹脂、フッ素樹脂、不飽和ポリエステル樹脂、PPE
(ポリフェニレンエーテル)樹脂またはシアネートエス
テル樹脂などの熱硬化性樹脂もしくは熱可塑性樹脂を含
浸させた複合材シートもしくは複合材フィルムを用いる
ことが可能である。また、ポリイミド、BCB(ベンゾ
シクロブテン)、PTFE、アラミド、PBOまたは全
芳香族ポリエステルなどのような合成樹脂から作製され
た有機物シートまたは有機物フィルム、あるいは、セラ
ミック基材や酸化シリコンなどのような無機絶縁材料も
使用可能である。
(B) As the insulating layer provided on the circuit board,
In addition to the aramid epoxy base material described in the embodiment, for example, a glass epoxy base material or a paper phenol base material, and PBO (polyparaphenylenebenzobisoxazole) fiber, PBI (polybenzimidazole) fiber, aramid fiber, PTFE (polytetrafluoroethylene)
For a woven or non-woven fabric made of organic fibers such as fibers, PBZT (polyparaphenylene benzobisthiazole) fibers or wholly aromatic polyester fibers or inorganic fibers such as glass fibers, epoxy resin, polyimide resin, phenol resin, fluorine resin, Unsaturated polyester resin, PPE
It is possible to use a composite material sheet or a composite material film impregnated with a thermosetting resin or a thermoplastic resin such as a (polyphenylene ether) resin or a cyanate ester resin. Further, an organic sheet or film made of a synthetic resin such as polyimide, BCB (benzocyclobutene), PTFE, aramid, PBO or wholly aromatic polyester, or an inorganic material such as a ceramic substrate or silicon oxide. Insulating materials can also be used.

【0034】なお、有機物シートまたは有機物フィル
ム、あるいは、無機絶縁材料を絶縁層として使用すると
きには、必要に応じて有機物シートなどの両面上に接着
剤を塗布しておくことが行われる。ところで、ビアホー
ルをフォトリソ法で形成する場合は、例えば、感光性ポ
リイミドなどの感光性合成樹脂シートまたはフィルムを
絶縁層として用いることが可能となる。そして、この場
合には、フォトリソ法を利用したうえで感光性シートも
しくはフィルムにビアホールを形成しておき、導電性組
成物を充填したり、金属を充填したりしてビアを形成す
ることが実行される。また、液状の合成樹脂や溶剤など
でワニス化した合成樹脂を塗布して硬化させ、あるい
は、フォトリソ法で所望のビアを形成したうえで硬化さ
せることによって絶縁層とすることも可能である。
When an organic material sheet, an organic material film, or an inorganic insulating material is used as the insulating layer, an adhesive is applied to both surfaces of the organic material sheet or the like as necessary. When the via hole is formed by a photolithography method, for example, a photosensitive synthetic resin sheet or film such as photosensitive polyimide can be used as the insulating layer. In this case, a via hole is formed in the photosensitive sheet or film using a photolithography method, and a via is formed by filling a conductive composition or filling a metal. Is done. It is also possible to form an insulating layer by applying a liquid synthetic resin or a synthetic resin varnished with a solvent or the like and curing the resin, or by forming a desired via by a photolithography method and then curing the same.

【0035】(c)配線層が電解銅箔によって作製され
るものだけに限定されることはないのであり、配線層を
作製可能な導体でありさえすれば、圧延銅箔やアルミ箔
などの金属箔であってもよいのであるが、コスト面から
は電解銅箔を用いることが好ましく、通常、厚みが18
μmから3μm程度までの電解銅箔が用いられている。
また、電気めっきや無電解めっきなどの湿式製膜法、あ
るいは、PVDやCVDなどの真空製膜法を採用したう
えで配線層を形成してもよいことは勿論である。なお、
湿式製膜法によれば、精度の良好な配線層を作製し得る
ので、より微細な配線パターンが要求される場合には好
ましいと考えられる。さらに、より一層微細な配線パタ
ーンが要求される場合や湿式プロセスが使えない場合に
は、真空製膜法によって配線層を作製することが行われ
る。
(C) The wiring layer is not limited only to those made of electrolytic copper foil, and any metal such as rolled copper foil or aluminum foil may be used as long as it is a conductor capable of forming wiring layers. Although foil may be used, it is preferable to use electrolytic copper foil from the viewpoint of cost.
Electrolytic copper foils of about 3 μm to about 3 μm are used.
Further, it is a matter of course that the wiring layer may be formed by employing a wet film forming method such as electroplating or electroless plating, or a vacuum film forming method such as PVD or CVD. In addition,
According to the wet film forming method, a wiring layer with good accuracy can be manufactured, and thus it is considered preferable when a finer wiring pattern is required. Further, when a finer wiring pattern is required or when a wet process cannot be used, a wiring layer is formed by a vacuum film forming method.

【0036】(d)ビアホールに充填される導電性組成
物が銅粉及びエポキシ樹脂からなるものに限定されず、
例えば、金、銀、銅、ニッケル、インジウム、錫、鉛、
亜鉛のうちから選択された1種または2種以上の金属
粉、合金粉、コート粉もしくは混合粉と、エポキシ樹脂
やポリイミド樹脂などの熱硬化性樹脂または熱可塑性樹
脂とを、3本ロール、フーバーマーラー、シンプソンミ
ル、プラネタリーミキサーなどのような混練装置でもっ
てペースト化したものであってもよいことは勿論であ
る。なお、銅粉、銀粉、銀コート銅粉、銀−銅合金粉な
どとエポキシ樹脂とからなる導電性組成物であれば、接
続抵抗が低くて経済的であることになり、このような導
電性組成物は印刷法などによってビアホールに充填する
ことが可能である点で好ましいといえる。
(D) The conductive composition filled in the via hole is not limited to one composed of copper powder and epoxy resin.
For example, gold, silver, copper, nickel, indium, tin, lead,
One or two or more metal powders, alloy powders, coat powders or mixed powders selected from zinc, and a thermosetting resin or a thermoplastic resin such as an epoxy resin or a polyimide resin in a three-roll, hoover. It is needless to say that the paste may be formed by a kneading device such as a marler, a Simpson mill, or a planetary mixer. Note that a conductive composition comprising copper powder, silver powder, silver-coated copper powder, silver-copper alloy powder, and an epoxy resin has low connection resistance and is economical. It can be said that the composition is preferable because it can be filled in the via hole by a printing method or the like.

【0037】また、このような導電性組成物に限定され
ることはなく、金、銀、銅、ニッケル、インジウム、
錫、鉛、亜鉛のうちから選択された1種または2種以上
の金属もしくは合金を用いることも可能であり、これら
の金属などは、電気めっきや無電解めっきなどのような
湿式めっき法、スパッタリングや蒸着もしくはCVDな
どのような真空蒸着法などを採用したうえでビアホール
内に充填される。なお、これらの方法のうちでは、低い
接続抵抗のビアを形成することができ、しかも、コスト
面で電気銅めっきや無電解銅めっきが好ましいと考えら
れる。
The conductive composition is not limited to gold, silver, copper, nickel, indium,
It is also possible to use one or more metals or alloys selected from tin, lead, and zinc, and these metals and the like can be obtained by wet plating such as electroplating or electroless plating, sputtering, or the like. The via hole is filled after adopting a vacuum evaporation method such as evaporation or CVD or the like. It should be noted that among these methods, vias having low connection resistance can be formed, and moreover, it is considered that electrolytic copper plating or electroless copper plating is preferable in terms of cost.

【0038】[0038]

【発明の効果】本発明にかかる回路基板においては、非
円形断面とされたビアの有する断面積を円形断面のビア
と略同一にすることによって同程度の接続抵抗が確保さ
れる一方、非円形断面とされたビアの有する周囲長さの
方が円形断面のビアが有する周囲長さよりも長くなるた
め、ビアの側面と絶縁層との密着面積が幾何学的に大き
くなり、ビアが厚み方向に沿って膨張及び収縮する際に
絶縁層から作用する抑制力は増大していることになる。
その結果、配線層間の接続信頼性が劣化することを有効
に防止しながら高い接続信頼性を確保することができる
という効果が得られる。
In the circuit board according to the present invention, by setting the cross-sectional area of the via having a non-circular cross-section to be substantially the same as that of the via having the circular cross-section, the same level of connection resistance is secured, while the non-circular cross-section is ensured. Since the peripheral length of the via having a cross-section is longer than the peripheral length of the via having a circular cross-section, the contact area between the side surface of the via and the insulating layer is geometrically increased, and the via extends in the thickness direction. The restraining force acting from the insulating layer as it expands and contracts along is increasing.
As a result, an effect is obtained that high connection reliability can be ensured while effectively preventing the connection reliability between the wiring layers from deteriorating.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施の形態1にかかる回路基板が両面回路基板
である場合の製造手順を示す工程断面図である。
FIG. 1 is a process cross-sectional view showing a manufacturing procedure when a circuit board according to a first embodiment is a double-sided circuit board.

【図2】実施の形態1にかかる回路基板が多層回路基板
である場合の製造手順を示す工程断面図である。
FIG. 2 is a process cross-sectional view showing a manufacturing procedure when the circuit board according to the first embodiment is a multilayer circuit board;

【図3】実施の形態1にかかる回路基板が備えているビ
アの有する具体的な断面形状を例示する説明図である。
FIG. 3 is an explanatory diagram illustrating a specific cross-sectional shape of a via included in the circuit board according to the first embodiment;

【図4】実施の形態1にかかる回路基板が備えているビ
アが有する断面形状の第1変形例を示す説明図である。
FIG. 4 is an explanatory diagram illustrating a first modification of the cross-sectional shape of the via included in the circuit board according to the first embodiment;

【図5】実施の形態1にかかる回路基板が備えているビ
アが有する断面形状の第2変形例を示す説明図である。
FIG. 5 is an explanatory diagram illustrating a second modification of the cross-sectional shape of the via included in the circuit board according to the first embodiment;

【図6】実施の形態1にかかる回路基板が備えているビ
アが有する断面形状の第3変形例を示す説明図である。
FIG. 6 is an explanatory diagram illustrating a third modification of the cross-sectional shape of the via included in the circuit board according to the first embodiment;

【図7】実施の形態1にかかる回路基板が備えているビ
アが有する断面形状の第4変形例を示す説明図である。
FIG. 7 is an explanatory diagram illustrating a fourth modification of the cross-sectional shape of the via included in the circuit board according to the first embodiment;

【図8】実施の形態2にかかる回路基板が両面回路基板
である場合の構造を示す断面図である。
FIG. 8 is a cross-sectional view showing a structure when the circuit board according to the second embodiment is a double-sided circuit board.

【符号の説明】[Explanation of symbols]

1 配線層 2 絶縁層 3 ビア 8 ビア Reference Signs List 1 wiring layer 2 insulating layer 3 via 8 via

───────────────────────────────────────────────────── フロントページの続き (72)発明者 留河 悟 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E317 AA21 AA24 BB02 BB03 BB12 BB13 BB14 BB15 BB18 CC25 CC31 CC51 CD27 CD32 GG11 5E346 AA43 CC05 CC09 CC10 CC32 CC37 CC38 CC39 CC40 FF07 FF09 FF10 FF13 FF14 FF17 FF24 GG15 HH07 5F044 KK07 KK11  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Satoru Torugawa 1006 Kazuma Kadoma, Kadoma-shi, Osaka Matsushita Electric Industrial Co., Ltd. F-term (reference) 5E317 AA21 AA24 BB02 BB03 BB12 BB13 BB14 BB15 BB18 CC25 CC31 CC51 CD27 CD32 GG11 5E346 AA43 CC05 CC09 CC10 CC32 CC37 CC38 CC39 CC40 FF07 FF09 FF10 FF13 FF14 FF17 FF24 GG15 HH07 5F044 KK07 KK11

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 2層以上の配線層と、配線層間を電気的
に絶縁する絶縁層と、絶縁層を貫通して配線層の所定位
置同士を電気的に接続するビアとを備えてなる回路基板
であって、 ビアのそれぞれは、非円形断面を有していることを特徴
とする回路基板。
1. A circuit comprising two or more wiring layers, an insulating layer for electrically insulating the wiring layers, and a via penetrating the insulating layer and electrically connecting predetermined positions of the wiring layers. A circuit board, wherein each of the vias has a non-circular cross-section.
【請求項2】 請求項1に記載した回路基板であって、 非円形断面を有するビアの断面形状は、多角形状である
ことを特徴とする回路基板。
2. The circuit board according to claim 1, wherein the via having a non-circular cross section has a polygonal cross section.
【請求項3】 請求項2に記載した回路基板であって、 多角形を構成するうちの少なくとも1つの内角は、18
0゜以上の角度を有していることを特徴とする回路基
板。
3. The circuit board according to claim 2, wherein at least one interior angle of the polygon is 18
A circuit board having an angle of 0 ° or more.
【請求項4】 請求項1に記載した回路基板であって、 非円形断面を有するビアの断面形状は、内向きに突出す
る突起部が設けられた形状であることを特徴とする回路
基板。
4. The circuit board according to claim 1, wherein the cross-sectional shape of the via having a non-circular cross-section is a shape provided with a protrusion projecting inward.
【請求項5】 請求項1に記載した回路基板であって、 非円形断面を有するビアの断面形状は、内向きに突出す
る鋭角部が設けられた形状であることを特徴とする回路
基板。
5. The circuit board according to claim 1, wherein the cross-sectional shape of the via having a non-circular cross-section is a shape provided with an inwardly protruding acute angle portion.
【請求項6】 2層以上の配線層と、配線層間を電気的
に絶縁する絶縁層と、絶縁層を貫通して配線層の所定位
置同士を電気的に接続するビアとを備えてなる回路基板
であって、 前記ビアは、複数に分割されていることを特徴とする回
路基板。
6. A circuit comprising two or more wiring layers, an insulating layer for electrically insulating the wiring layers, and a via penetrating the insulating layer to electrically connect predetermined positions of the wiring layers. A circuit board, wherein the via is divided into a plurality of pieces.
【請求項7】 請求項6に記載した回路基板であって、 複数に分割されたビアのうちの少なくとも1つは、非円
形断面を有していることを特徴とする回路基板。
7. The circuit board according to claim 6, wherein at least one of the plurality of divided vias has a non-circular cross section.
【請求項8】 請求項1ないし請求項7のいずれかに記
載した回路基板であって、 ビアは、金、銀、銅、ニッケル、インジウム、錫、鉛、
亜鉛のうちから選択された1種または2種以上の金属
粉、合金粉、コート粉もしくは混合粉と、熱硬化性樹脂
または熱可塑性樹脂とからなる導電性組成物を用いて形
成されたものであることを特徴とする回路基板。
8. The circuit board according to claim 1, wherein the via is made of gold, silver, copper, nickel, indium, tin, lead,
One formed from a conductive composition comprising one or more metal powders, alloy powders, coat powders or mixed powders selected from zinc, and a thermosetting resin or a thermoplastic resin. A circuit board, comprising:
【請求項9】 請求項1ないし請求項7のいずれかに記
載した回路基板であって、 ビアは、金、銀、銅、ニッケル、インジウム、錫、鉛、
亜鉛のうちから選択された1種または2種以上の金属も
しくは合金からなるものであることを特徴とする回路基
板。
9. The circuit board according to claim 1, wherein the via is made of gold, silver, copper, nickel, indium, tin, lead,
A circuit board comprising one or more metals or alloys selected from zinc.
【請求項10】請求項1ないし請求項9のいずれかに記
載した回路基板であって、 絶縁層は、有機物シートまたは有機物フィルムであるこ
とを特徴とする回路基板。
10. The circuit board according to claim 1, wherein the insulating layer is an organic material sheet or an organic material film.
【請求項11】請求項10に記載した回路基板であっ
て、 有機物シートまたは有機物フィルムは、ポリイミドを用
いて作製されたものであることを特徴とする回路基板。
11. The circuit board according to claim 10, wherein the organic sheet or the organic film is made of polyimide.
【請求項12】請求項1ないし請求項9のいずれかに記
載した回路基板であって、 絶縁層は、有機または無機の織布もしくは不織布に対し
て熱硬化性樹脂または熱可塑性樹脂を含浸した複合材シ
ートまたは複合材フィルムであることを特徴とする回路
基板。
12. The circuit board according to claim 1, wherein the insulating layer is formed by impregnating an organic or inorganic woven or nonwoven fabric with a thermosetting resin or a thermoplastic resin. A circuit board, which is a composite sheet or a composite film.
【請求項13】請求項12に記載した回路基板であっ
て、 複合材シートまたは複合材フィルムは、アラミド不織布
にエポキシ樹脂を含浸したアラミドエポキシプリプレグ
であることを特徴とする回路基板。
13. The circuit board according to claim 12, wherein the composite material sheet or the composite material film is an aramid epoxy prepreg obtained by impregnating an aramid nonwoven fabric with an epoxy resin.
JP17976699A 1999-06-25 1999-06-25 Circuit board Withdrawn JP2001007530A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17976699A JP2001007530A (en) 1999-06-25 1999-06-25 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17976699A JP2001007530A (en) 1999-06-25 1999-06-25 Circuit board

Publications (2)

Publication Number Publication Date
JP2001007530A true JP2001007530A (en) 2001-01-12
JP2001007530A5 JP2001007530A5 (en) 2006-08-10

Family

ID=16071522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17976699A Withdrawn JP2001007530A (en) 1999-06-25 1999-06-25 Circuit board

Country Status (1)

Country Link
JP (1) JP2001007530A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251780A (en) * 2004-03-01 2005-09-15 Matsushita Electric Ind Co Ltd Semiconductor circuit component and its manufacturing method
EP1631134A1 (en) 2004-08-27 2006-03-01 San -Ei Kagaku Kabushiki Kaisha Multilayer circuit board and method of producing the same
WO2007052396A1 (en) * 2005-10-31 2007-05-10 Sharp Kabushiki Kaisha Multilayer wiring board and method for manufacturing multilayer wiring board
JP2012009849A (en) * 2010-05-25 2012-01-12 Canon Inc Method of manufacturing wiring board, and wiring board
JP2012038989A (en) * 2010-08-10 2012-02-23 Nippon Mektron Ltd Printed wiring board and its manufacturing method
CN102740582A (en) * 2011-04-06 2012-10-17 日本梅克特隆株式会社 Multilayer printed wiring board and producing method thereof
JP2013247356A (en) * 2012-05-29 2013-12-09 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd Multilayer electronic structure with vias having different dimensions
JP2014022716A (en) * 2012-07-23 2014-02-03 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd Multilayer electronic support structure with integral constructional elements
CN102740582B (en) * 2011-04-06 2016-12-14 日本梅克特隆株式会社 Multilayer printed-wiring board and manufacture method thereof
JP6465264B1 (en) * 2017-08-01 2019-02-06 株式会社村田製作所 Multilayer board

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251780A (en) * 2004-03-01 2005-09-15 Matsushita Electric Ind Co Ltd Semiconductor circuit component and its manufacturing method
EP1631134A1 (en) 2004-08-27 2006-03-01 San -Ei Kagaku Kabushiki Kaisha Multilayer circuit board and method of producing the same
WO2007052396A1 (en) * 2005-10-31 2007-05-10 Sharp Kabushiki Kaisha Multilayer wiring board and method for manufacturing multilayer wiring board
US8129628B2 (en) 2005-10-31 2012-03-06 Sharp Kabushiki Kaisha Multilayer wiring board and method for manufacturing multilayer wiring board
JP2012009849A (en) * 2010-05-25 2012-01-12 Canon Inc Method of manufacturing wiring board, and wiring board
JP2012038989A (en) * 2010-08-10 2012-02-23 Nippon Mektron Ltd Printed wiring board and its manufacturing method
CN102740582A (en) * 2011-04-06 2012-10-17 日本梅克特隆株式会社 Multilayer printed wiring board and producing method thereof
JP2012222078A (en) * 2011-04-06 2012-11-12 Nippon Mektron Ltd Multilayer printed board and manufacturing method thereof
CN102740582B (en) * 2011-04-06 2016-12-14 日本梅克特隆株式会社 Multilayer printed-wiring board and manufacture method thereof
JP2013247356A (en) * 2012-05-29 2013-12-09 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd Multilayer electronic structure with vias having different dimensions
JP2014022716A (en) * 2012-07-23 2014-02-03 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd Multilayer electronic support structure with integral constructional elements
JP6465264B1 (en) * 2017-08-01 2019-02-06 株式会社村田製作所 Multilayer board
WO2019026657A1 (en) * 2017-08-01 2019-02-07 株式会社村田製作所 Multilayered substrate
US10709014B2 (en) 2017-08-01 2020-07-07 Murata Manufacturing Co., Ltd. Multilayer substrate

Similar Documents

Publication Publication Date Title
US6664127B2 (en) Method of manufacturing multi-layer printed wiring board
JP3906225B2 (en) Circuit board, multilayer wiring board, method for manufacturing circuit board, and method for manufacturing multilayer wiring board
JP2587596B2 (en) Circuit board connecting material and method for manufacturing multilayer circuit board using the same
WO2001045478A1 (en) Multilayered printed wiring board and production method therefor
US20060210780A1 (en) Circuit board and production method therefor
JP2002026520A (en) Multilayer interconnection board and its manufacturing method
US7259333B2 (en) Composite laminate circuit structure
WO2006118141A1 (en) Multilayer wiring board and method for producing same
JP2001007530A (en) Circuit board
JP3037662B2 (en) Multilayer wiring board and method of manufacturing the same
US6745463B1 (en) Manufacturing method of rigid flexible printed circuit board
WO2004017689A1 (en) Multilayer printed wiring board and production method therefor
JPWO2003009656A1 (en) Circuit forming substrate manufacturing method and circuit forming substrate
JP2002208763A (en) Circuit board and method for manufacturing it
JP2001237550A (en) Multilayered printed board and its manufacturing method
JP2000068620A (en) Circuit substrate and manufacture thereof
JP2002252436A (en) Double-sided laminate and its manufacturing method
JP2008181915A (en) Multilayer printed-wiring board and manufacturing method thereof
JP2001308521A (en) Method for manufacturing multilayered circuit board
JP2007059702A (en) Circuit wiring board and its manufacturing method
JP2003283087A (en) Printed wiring board and its manufacturing method
JP2000036664A (en) Multilayer wiring board and its manufacture
JP2007311466A (en) Multilayer printed wiring board, and its manufacturing method
JP2005026588A (en) Multilayer wiring board, base material therefor and manufacturing methods therefor
JP2005183944A (en) Multi-layer substrate and manufacturing method of multi-layer substrate

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060622

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061204