JP2000507063A - 受信機、ディインターリーブ手段および削減された時間ディインターリーブメモリ方法 - Google Patents
受信機、ディインターリーブ手段および削減された時間ディインターリーブメモリ方法Info
- Publication number
- JP2000507063A JP2000507063A JP10522326A JP52232698A JP2000507063A JP 2000507063 A JP2000507063 A JP 2000507063A JP 10522326 A JP10522326 A JP 10522326A JP 52232698 A JP52232698 A JP 52232698A JP 2000507063 A JP2000507063 A JP 2000507063A
- Authority
- JP
- Japan
- Prior art keywords
- data
- metric
- deinterleaving
- bits
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H2201/00—Aspects of broadcast communication
- H04H2201/10—Aspects of broadcast communication characterised by the type of broadcast system
- H04H2201/20—Aspects of broadcast communication characterised by the type of broadcast system digital audio broadcasting [DAB]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.時間インターリーブデータビットのフレームで変調されたRF信号を受信す る受信機であって、該受信機が:RF信号から時間インターリーブデータビッ トのフレームを再生する手段と;各メトリックが再生データビットと該データ ビットの信頼性を示す各再生データビットと関連したいくらかの信頼性ビット とを有するその複数メトリックを再生データビットに対応して発生する手段と ;記憶手段の各記憶容量がフレーム当りのメトリック全数より少ない複数メト リックを記憶するその複数メトリック記憶手段を有するディインターリーブ手 段とを具備する受信機において、 メトリック当りの記憶信頼性ビットの数とは逆に変化させることにより、記 憶されるべきデータ量に依存する記憶手段のメトリック記憶容量を変えるよう 前記ディインターリーブ手段が配置されることを特徴とする受信機。 2.請求項1記載の受信機において、前記記憶手段がメモリロケーションの複数 群に配置され、各群内のそのメモリロケーションが個々にまたはその群内の他 のロケーションの少なくとも1つとともにアクセスされることを特徴とする受 信機。 3.各フレームがデータビットと該データビットの信頼性を示す各データビット に関連したいくらかの信頼性ビットとを含む複数メトリックを有する、その複 数フレームに配置されたディジタル信号をディインターリーブするディインタ ーリーブ回路配置であって、記憶手段の各記憶容量がフレーム当りのメトリッ ク全数より少ない複数メトリックを記憶する、その複数メトリック記憶手段を 具えるディインターリーブ回路配置において、 メトリック当りの記憶信頼性ビットの数とは逆に変化させることにより、記 憶されるべきデータ量に依存する記憶手段のメトリック記憶容量を変化させる よう配置されることを特徴とするディインターリーブ回路配置。 4.各フレームがデータビットと該ディインターリーブの信頼性を示す各データ ビットに関連したいくつかの信頼性ビットとを含む複数メトリックを有する、 その複数フレームに配置されたディジタル信号をディインターリーブする方法 であって、記憶手段の各記憶容量がフレーム当りのメトリックの全数より少な い、その記憶手段に複数メトリックを記憶するステップを含むディジタル信号 をディインターリーブする方法において、 メトリック当りの記憶信頼性ビットの数とは逆に変化させることにより、記 憶されるべきデータ量に依存して記憶手段のメトリック記憶容量が変化させら れることを特徴とするディジタル信号をディインターリーブする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP96203144 | 1996-11-11 | ||
EP96203144.9 | 1996-11-11 | ||
PCT/IB1997/001205 WO1998021832A1 (en) | 1996-11-11 | 1997-10-03 | A receiver, de-interleaving means and a method for a reduced time de-interleaving memory |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000507063A true JP2000507063A (ja) | 2000-06-06 |
JP2000507063A5 JP2000507063A5 (ja) | 2005-06-16 |
JP3804989B2 JP3804989B2 (ja) | 2006-08-02 |
Family
ID=8224572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52232698A Expired - Fee Related JP3804989B2 (ja) | 1996-11-11 | 1997-10-03 | 低減された時間ディインターリーブメモリ用の受信機、ディインターリーブ手段、および方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6075828A (ja) |
EP (1) | EP0879503B1 (ja) |
JP (1) | JP3804989B2 (ja) |
KR (1) | KR100545115B1 (ja) |
DE (1) | DE69721495T2 (ja) |
WO (1) | WO1998021832A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3359291B2 (ja) * | 1998-07-17 | 2002-12-24 | 株式会社ケンウッド | デインターリーブ回路 |
DE19936272C2 (de) * | 1999-07-31 | 2001-09-27 | Bosch Gmbh Robert | Vorrichtung zum Empfang von digitalen Signalen und Vorrichtung zum Senden von digitalen Signalen |
US6985537B1 (en) * | 1999-09-15 | 2006-01-10 | Lucent Technologies Inc. | Symbol self synchronous interleaving method and apparatus for OFDM-based communication system |
KR100651500B1 (ko) * | 2000-08-30 | 2006-11-28 | 삼성전자주식회사 | 디지털 오디오 방송용 타임 디인터리버 메모리의 제어 장치 |
DE10139856A1 (de) * | 2001-08-14 | 2003-03-13 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Verarbeitung von in Rahmen empfangenen Daten |
US7433429B2 (en) * | 2002-07-19 | 2008-10-07 | Intel Corporation | De-interleaver method and system |
KR101033582B1 (ko) | 2004-04-09 | 2011-05-11 | 엘지전자 주식회사 | 방송 수신기에서의 시간 역인터리빙을 위한 메모리 제어 방법 |
EP2338232A4 (en) * | 2008-10-10 | 2012-03-28 | Zoran Corp | METHOD AND APPARATUS FOR DISINLACING IN A DIGITAL COMMUNICATION SYSTEM |
US8359499B2 (en) | 2008-10-10 | 2013-01-22 | Csr Technology Inc. | Method and apparatus for deinterleaving in a digital communication system |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2059723A (en) * | 1979-09-19 | 1981-04-23 | Marconi Co Ltd | Interleavers for digital data signals |
US5063533A (en) * | 1989-04-10 | 1991-11-05 | Motorola, Inc. | Reconfigurable deinterleaver/interleaver for block oriented data |
NL8901631A (nl) * | 1989-06-28 | 1991-01-16 | Philips Nv | Inrichting voor het bufferen van data voor de duur van cyclisch repeterende buffertijden. |
DE69526337T2 (de) * | 1994-12-23 | 2002-12-05 | Koninkl Philips Electronics Nv | Verschachtelung mit langsamem speicher |
JPH09509819A (ja) * | 1994-12-23 | 1997-09-30 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 一つのメモリのインタリーブ解除及び緩衝 |
EP0740437A1 (en) * | 1995-04-28 | 1996-10-30 | Koninklijke Philips Electronics N.V. | Hardware-efficient frequency de-interleaving |
US5898698A (en) * | 1996-09-24 | 1999-04-27 | Orckit Communications Ltd. | Multiple codeword interleaver method and apparatus |
-
1997
- 1997-10-03 WO PCT/IB1997/001205 patent/WO1998021832A1/en active IP Right Grant
- 1997-10-03 JP JP52232698A patent/JP3804989B2/ja not_active Expired - Fee Related
- 1997-10-03 DE DE69721495T patent/DE69721495T2/de not_active Expired - Fee Related
- 1997-10-03 KR KR1019980705370A patent/KR100545115B1/ko not_active IP Right Cessation
- 1997-10-03 EP EP97941145A patent/EP0879503B1/en not_active Expired - Lifetime
- 1997-10-31 US US08/961,966 patent/US6075828A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO1998021832A1 (en) | 1998-05-22 |
DE69721495T2 (de) | 2004-03-18 |
US6075828A (en) | 2000-06-13 |
EP0879503B1 (en) | 2003-05-02 |
KR19990077228A (ko) | 1999-10-25 |
KR100545115B1 (ko) | 2006-04-17 |
JP3804989B2 (ja) | 2006-08-02 |
DE69721495D1 (de) | 2003-06-05 |
EP0879503A1 (en) | 1998-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3996514B2 (ja) | ターボ復号器のためのバッファアーキテクチャ | |
US20060227815A1 (en) | Parallel turbo decoders with multiplexed output | |
KR20020075905A (ko) | 인코딩된 인터리빙 신호의 복조 및 디코딩 방법과 그를수신하는 수신기 | |
JP2000151426A (ja) | インターリーブ・デインターリーブ回路 | |
JP2007510337A (ja) | 移動通信システムのビタビ/ターボ統合デコーダ | |
JP2000507063A (ja) | 受信機、ディインターリーブ手段および削減された時間ディインターリーブメモリ方法 | |
US6580767B1 (en) | Cache and caching method for conventional decoders | |
EP2242265B1 (en) | A wireless communication receiver, a wireless communication receiving method and a television receiver | |
US7139961B2 (en) | Method and apparatus for decoding error correction code | |
JP3697833B2 (ja) | 放送信号受信装置 | |
US6424680B1 (en) | Interleaving with low-speed memory | |
US6329935B1 (en) | Temporally separating and re-organizing data using two-stage interleaving and de-interleaving | |
JP4870167B2 (ja) | 移動通信システムにおけるインタリーバ/デインタリーバメモリ制御装置及び方法 | |
GB2059723A (en) | Interleavers for digital data signals | |
KR100520934B1 (ko) | 디인터리버 메모리의 크기가 절감된 디지털 방송 수신기의디인터리빙장치 및 그의 디인터리빙방법 | |
US6718505B1 (en) | Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC) | |
EP1111799B1 (en) | Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM | |
JP3103098B2 (ja) | Pcm音声デコーダ装置 | |
US8441581B2 (en) | Slot-interleaved decoding of concatenated convolutional coding in mobile/hand-held digital television receivers | |
KR100733767B1 (ko) | 시간 디인터리빙 장치 및 방법 | |
JP2003101419A (ja) | インターリーブ送信装置および受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041001 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041001 |
|
A72 | Notification of change in name of applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A721 Effective date: 20041001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060509 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |