JP2000091707A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JP2000091707A
JP2000091707A JP25575598A JP25575598A JP2000091707A JP 2000091707 A JP2000091707 A JP 2000091707A JP 25575598 A JP25575598 A JP 25575598A JP 25575598 A JP25575598 A JP 25575598A JP 2000091707 A JP2000091707 A JP 2000091707A
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
semiconductor
group
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25575598A
Other languages
Japanese (ja)
Other versions
JP3358556B2 (en
Inventor
Koichi Nanbae
宏一 難波江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25575598A priority Critical patent/JP3358556B2/en
Publication of JP2000091707A publication Critical patent/JP2000091707A/en
Application granted granted Critical
Publication of JP3358556B2 publication Critical patent/JP3358556B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a high-quality II-VI compound semiconductor thin film by eliminating In diffusion to a II-VI compound semiconductor on a III-V compound semiconductor containing In, as well as a II-VI compound optical device which is small in element resistance and superior in electric property and efficiency on the III-V compound semiconductor containing In. SOLUTION: An In diffusion prevention layer 3 made of II-VI compound containing Te is inserted at least by one layer between a III-V compound semiconductor 2 containing In and a II-VI compound semiconductor thin film 4, so that In diffusion to the II-VI compound semiconductor thin film 4 is suppressed and the high-quality II-VI compound semiconductor thin film is obtained. Thus, a II-VI compound optical device which is superior in electric property and efficiency thanks its small element resistance can be manufactured on the III-V compound semiconductor 2 containing In.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、Inを含むIII−
V族化合物半導体層と、II−VI族化合物半導体薄膜層と
を含む基板を具備する半導体装置及びその製造方法に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a semiconductor device including a substrate including a group V compound semiconductor layer and a group II-VI compound semiconductor thin film layer, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】Al、Ga、In等のIII族元素とA
s、P、Sb等のV族元素から成るIII−V族化合物半
導体により、赤外から赤色領域までの波長の半導体レー
ザや黄緑領域までの発光ダイオードが実用化されてい
る。しかしこれ以上短い波長での半導体発光素子を実現
するには、より広い禁制帯幅が必要であり、上記III−
V族化合物半導体では実現が困難である。Be、Mg、
Mn、Zn、Cd、Hg等のII族元素とS、Se、Te
等のVI族元素から成るII−VI族化合物半導体は、比較的
大きな禁制帯幅を持ち可視域のほぼ全ての波長での発光
が可能である。このため特に緑色域から紫外域での発光
デバイス材料として期待され、現在盛んに研究開発が行
われている。このII−VI族化合物半導体薄膜の作製にお
いては、良質なII−VI族バルク基板結晶の入手が困難で
あるため、一般的には高品質で入手が容易なIII−V族
バルク基板結晶を基板として用いている。例えば該III
−V族基板としてInPを用いた場合、ZnCdSe、
ZnSeTe、MgZnCdSe、MgZnSeTeと
いった混晶を用いれば、格子整合条件下でダブルヘテロ
構造が作製でき、これらを用いた発光素子が報告されて
いる(例えば、第58回応用物理学会学術講演会講演予
稿集 No.1 277頁 2a−V−1 1997
年)。
2. Description of the Related Art A group III elements such as Al, Ga, and In and A
Semiconductor lasers having wavelengths in the infrared to red range and light emitting diodes in the yellow-green range have been put to practical use by III-V group compound semiconductors composed of V group elements such as s, P and Sb. However, in order to realize a semiconductor light emitting device at a wavelength shorter than this, a wider band gap is required, and the above III-
Realization is difficult with a group V compound semiconductor. Be, Mg,
Group II elements such as Mn, Zn, Cd, Hg and S, Se, Te
II-VI compound semiconductors composed of Group VI elements such as these have a relatively large band gap and can emit light at almost all wavelengths in the visible region. For this reason, it is particularly expected as a light emitting device material in a green region to an ultraviolet region, and is being actively researched and developed. In the production of this II-VI compound semiconductor thin film, it is difficult to obtain good quality II-VI bulk substrate crystals. Used as For example, the III
-When InP is used as the group V substrate, ZnCdSe,
If a mixed crystal such as ZnSeTe, MgZnCdSe, or MgZnSeTe is used, a double heterostructure can be produced under lattice matching conditions, and a light emitting device using these has been reported (for example, Proceedings of the 58th Annual Meeting of the Japan Society of Applied Physics). No. 1, page 277, 2a-V-1 1997
Year).

【0003】[0003]

【発明が解決しようとする課題】しかしながら、分子線
エピタキシャル成長法(MBE法)によりInPのよう
なInを含むIII−V族化合物半導体上にII−VI族化合
物半導体薄膜を成長させる場合、該半導体層中のInが
該II−VI族化合物半導体薄膜中に拡散して、電気特性の
悪化や、結晶品質の劣化を招くという問題があった。
(例えば、第58回応用物理学会学術講演会講演予稿集
No.1 338頁 3a−V−11 1997
年)。MBE法で従来の技術を用いてInP基板上に成
長させたII−VI族化合物半導体薄膜の層構造の一例を図
13に示す。InP基板上にMBE法でZn0.48Cd
0.52Seを成長させる場合、はじめに真空搬送機構を介
してII−VI族化合物半導体成長室と接続されたIII−V
族化合物半導体成長室内において、InP基板5表面の
自然酸化膜をP又はAs分子線下で除去し、次いで該基
板表面の平坦性を回復させるために、InPバッファ層
6を成長させる。次に該InP基板5をII−VI族化合物
半導体成長室に搬送し、基板温度を280℃程度に安定
させた後、Zn0.48Cd0.52Se層9を成長させてい
た。(例えば、ジャーナル オブ クリスタル グロウ
ス(J.Cryst.Growth)184/185巻
450ページ 1998年掲載)。この従来の技術を
用いてInP基板上に作製したZn0.48Cd0.52Se薄
膜の室温でのフォトルミネッセンス(Photolum
inescence: PL)スペクトルを測定する
と、590nm付近のバンド端発光のほかに、750n
m近傍に深い準位からの発光が見られた。また、この試
料を二次イオン質量分析(Secondary Ion
Mass Spectroscopy:SIMS)法
を用いて分析した結果、ZnCdSe層中にに大量のI
nが拡散しており、750nm近傍の深い準位からの発
光の原因となっていることが明らかとなった。この様な
InのII−VI族化合物半導体薄膜中へのInの拡散は応
用上望ましくなく、素子抵抗の増大や発光効率の低下の
原因となる。次に、MBE法で従来の技術を用いてIn
As基板上に成長させたII−VI族化合物半導体薄膜の層
構造の一例を図14に示す。InAs基板上にMBE法
でZnSe0.1Te0.9を成長させる場合、はじめに真空
搬送機構を介してII−VI族化合物半導体成長室と接続さ
れたIII−V族化合物半導体成長室内において、InA
s基板13表面の自然酸化膜をAs分子線下で除去し、
次いで該基板表面の平坦性を回復させるために、InA
sバッファ層14を成長させる。次に該InAs基板1
3をII−VI族化合物半導体成長室に搬送し、基板温度を
280℃程度に安定させた後、ZnSe0.1Te0.9層1
6を成長させていた。(例えば、ジャーナル オブ ク
リスタル グロウス(J.Cryst.Growth)
159巻 54ページ 1995年掲載)。InAs上
のZnSeTeについても、前記InP基板上のZnC
dSeの場合と同様に、ZnSeTe層中へInが拡散
し易いことが報告されており、従来の技術を用いてIn
As基板13上に作製したZnSe0.1Te0.9薄膜16
の室温でのPLスペクトルを測定すると、570nm付
近のバンド端発光のほかに、720nm近傍に深い準位
からの発光が見られた。また、この試料をSIMS法を
用いて分析した結果、ZnSeTe層16中に大量のI
nが拡散しており、720nm近傍の深い準位からの発
光の原因となっていることが明らかとなった。この様な
InのII−VI族化合物半導体薄膜中へのInの拡散は応
用上望ましくなく、素子抵抗の増大、発光効率の低下、
信頼性の悪化の原因となる。
However, when a II-VI compound semiconductor thin film is grown on an In-containing III-V compound semiconductor such as InP by a molecular beam epitaxial growth method (MBE method), There is a problem that In in the semiconductor diffuses into the II-VI group compound semiconductor thin film to cause deterioration of electric characteristics and deterioration of crystal quality.
(For example, Proceedings of the 58th JSAP Symposium No. 1 338 pages 3a-V-11 1997
Year). FIG. 13 shows an example of the layer structure of a group II-VI compound semiconductor thin film grown on an InP substrate by MBE using a conventional technique. Zn 0.48 Cd on InP substrate by MBE method
When growing 0.52 Se, first, a III-V connected to a II-VI group compound semiconductor growth chamber via a vacuum transfer mechanism is used.
In the group compound semiconductor growth chamber, the natural oxide film on the surface of the InP substrate 5 is removed under P or As molecular beam, and then the InP buffer layer 6 is grown to restore the flatness of the substrate surface. Next, the InP substrate 5 was transported to a II-VI compound semiconductor growth chamber, and after the substrate temperature was stabilized at about 280 ° C., a Zn 0.48 Cd 0.52 Se layer 9 was grown. (For example, J. Cryst. Growth, 184/185, 450 pages, 1998). Photoluminescence (Photoholum) at room temperature of a Zn 0.48 Cd 0.52 Se thin film formed on an InP substrate using this conventional technique.
Inesence: PL) spectrum was measured. In addition to the band edge emission around 590 nm,
Light emission from a deep level was observed near m. In addition, this sample was subjected to secondary ion mass spectrometry (Secondary Ion).
As a result of analysis using Mass Spectroscopy (SIMS), a large amount of I was found in the ZnCdSe layer.
It has been clarified that n is diffused and causes light emission from a deep level near 750 nm. Such diffusion of In into the II-VI compound semiconductor thin film is not desirable for application, and causes an increase in device resistance and a decrease in luminous efficiency. Next, the MBE method is used to obtain In
FIG. 14 shows an example of the layer structure of the II-VI compound semiconductor thin film grown on the As substrate. When ZnSe 0.1 Te 0.9 is grown on an InAs substrate by MBE, first, InA is grown in a III-V compound semiconductor growth chamber connected to a II-VI compound semiconductor growth chamber via a vacuum transfer mechanism.
removing the native oxide film on the surface of the s substrate 13 under the As molecular beam;
Then, in order to restore the flatness of the substrate surface, InA
The s buffer layer 14 is grown. Next, the InAs substrate 1
3 was transported to the II-VI compound semiconductor growth chamber, and the substrate temperature was stabilized at about 280 ° C., and then the ZnSe 0.1 Te 0.9 layer 1 was transferred.
6 had grown. (For example, J. Cryst. Growth)
159, 54, 1995). For ZnSeTe on InAs, ZnC on the InP substrate is also used.
As in the case of dSe, it has been reported that In is easily diffused into the ZnSeTe layer.
ZnSe 0.1 Te 0.9 thin film 16 formed on As substrate 13
When the PL spectrum at room temperature was measured, emission from a deep level near 720 nm was observed in addition to the band edge emission near 570 nm. In addition, as a result of analyzing this sample using the SIMS method, a large amount of I was found in the ZnSeTe layer 16.
It was clarified that n was diffused and caused light emission from a deep level near 720 nm. Such diffusion of In into the II-VI compound semiconductor thin film is not desirable for application, and increases the device resistance, lowers the luminous efficiency,
This may cause the reliability to deteriorate.

【0004】本発明は、上述した事情に鑑みてなされた
もので、Inを含むIII−V族化合物半導体層からのII
−VI族化合物半導体薄膜層へのInの拡散を無くし、高
品質なII−VI族化合物半導体薄膜を具備した半導体装置
を提供することを目的とする。さらには、素子抵抗が小
さく、効率が高く、長寿命な半導体装置を提供すること
を目的とする。
[0004] The present invention has been made in view of the above-mentioned circumstances, and has been developed in view of the fact that the II-V compound semiconductor layer containing In contains
It is an object of the present invention to provide a semiconductor device having a high-quality II-VI compound semiconductor thin film by eliminating In diffusion into a -VI compound semiconductor thin film layer. Still another object is to provide a semiconductor device having low element resistance, high efficiency, and long life.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
の本発明は、以下の構成を採用した。請求項1に記載の
半導体装置は、Inを含むIII−V族化合物半導体層
と、II−VI族化合物半導体薄膜層と、それらの半導体層
の間に形成され、Teを含むII−VI族化合物半導体から
なるIn拡散防止層とを含む基板を具備することを特徴
とする。請求項2に記載の半導体装置は、Inを含むII
I−V族化合物半導体層と、II−VI族化合物半導体薄膜
層と、それらの半導体層の間に形成され、AlまたはG
aを含むIII−V族化合物半導体からなる半導体表面層
とを含む基板を具備することを特徴とする。請求項3に
記載の半導体装置は、Inを含むIII−V族化合物半導
体層と、II−VI族化合物半導体薄膜層と、それらの半導
体層の間に形成され、Inを含まないIII−V族化合物
半導体からなる半導体表面層とを含む基板を具備するこ
とを特徴とする。請求項4に記載の半導体装置は、In
を含むIII−V族化合物半導体層と、II−VI族化合物半
導体薄膜層と、それらの半導体層の間に形成され、Sb
を含むIII−V族化合物半導体からなる半導体表面層と
を含む基板を具備することを特徴とする。請求項5に記
載の半導体装置は、Inを含むIII−V族化合物半導体
層と、II−VI族化合物半導体薄膜層と、それらの半導体
層の間に形成され、III族窒化物半導体からなる半導体
層とを含む基板を具備することを特徴とする。請求項6
に記載の半導体装置は、前記Inを含むIII−V族化合
物半導体層の前記II−VI族化合物半導体薄膜層側の面が
微傾斜面であることを特徴とする。請求項7に記載の半
導体装置は、前記Inを含むIII−V族化合物半導体層
の前記II−VI族化合物半導体薄膜層側の面が(111)
B面であることを特徴とする。請求項8に記載の半導体
装置の製造方法は、V族元素を含む分子線と原子状水素
を用いて前記Inを含むIII-V族化合物半導体層の表面
の清浄化を行った後、請求項1から請求項5に記載の半
導体装置を作製することを特徴とする。
To achieve the above object, the present invention employs the following constitution. The semiconductor device according to claim 1, wherein the III-V compound semiconductor layer containing In, the II-VI compound semiconductor thin film layer, and the II-VI compound containing Te formed between these semiconductor layers. A substrate including an In diffusion preventing layer made of a semiconductor is provided. The semiconductor device according to claim 2 includes In containing II.
A group IV-compound semiconductor layer, a group II-VI compound semiconductor thin film, and a layer formed between these semiconductor layers;
and a semiconductor surface layer made of a group III-V compound semiconductor containing a. The semiconductor device according to claim 3, wherein the group III-V compound semiconductor layer containing In, the group II-VI compound semiconductor thin film layer, and the group III-V containing no In are formed between these semiconductor layers. And a substrate including a semiconductor surface layer made of a compound semiconductor. The semiconductor device according to claim 4 is characterized in that:
A III-V compound semiconductor layer containing, a II-VI compound semiconductor thin film layer, and Sb formed between these semiconductor layers.
And a semiconductor surface layer made of a group III-V compound semiconductor containing: The semiconductor device according to claim 5, wherein a III-V compound semiconductor layer containing In, a II-VI compound semiconductor thin film layer, and a semiconductor formed between the semiconductor layers and made of a III nitride semiconductor. And a substrate including the layer. Claim 6
In the semiconductor device described in (1), the surface of the III-V compound semiconductor layer containing In on the side of the II-VI compound semiconductor thin film layer is a slightly inclined surface. 8. The semiconductor device according to claim 7, wherein the surface of the III-V compound semiconductor layer containing In that faces the II-VI compound semiconductor thin film layer is (111).
It is characterized in that it is the B side. The method of manufacturing a semiconductor device according to claim 8, wherein the surface of the In-containing III-V compound semiconductor layer is cleaned using a molecular beam containing a group V element and atomic hydrogen. A semiconductor device according to any one of claims 1 to 5 is manufactured.

【0006】[0006]

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて詳細に説明する。図1に本発明に係る第1の実
施形態の主要部の基本的な層構造を示す。本実施形態の
半導体薄膜は、III−V族化合物半導体成長室において
半導体基板(Inを含むIII−V族化合物半導体層)1
上に、Inを含むIII−V族化合物半導体2を堆積さ
せ、これを真空搬送機構を介してII−VI族化合物半導体
成長室に移送し、この上にTeを含むII−VI族化合物半
導体からなるIn拡散防止層3を少なくとも一層挿入し
た後、II−VI族化合物半導体薄膜層4を積層することに
より得られる。本発明者の研究によれば、Teを含む半
導体層中では、Teを含まない半導体層中にくらべて、
Inの拡散速度が著しく低下することが分かった。した
がって、このTeを含むII−VI族化合物からなるIn拡
散防止層3をInを含むIII−V族化合物半導体バッフ
ァ層2上に堆積した後、II−VI族化合物半導体薄膜層4
を積層すると、該II−VI族化合物半導体薄膜層4中のI
n濃度が大幅に減少し、従来のII−VI族化合物半導体薄
膜に比べ結晶品質が向上する。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows a basic layer structure of a main part of the first embodiment according to the present invention. The semiconductor thin film of the present embodiment is obtained by forming a semiconductor substrate (a III-V compound semiconductor layer containing In) 1 in a III-V compound semiconductor growth chamber.
A III-V compound semiconductor 2 containing In is deposited thereon, transferred to a II-VI compound semiconductor growth chamber through a vacuum transfer mechanism, and a II-VI compound semiconductor containing Te is deposited thereon. It is obtained by inserting at least one In diffusion preventing layer 3 and then laminating a II-VI group compound semiconductor thin film layer 4. According to the study of the present inventors, in a semiconductor layer containing Te, compared to a semiconductor layer not containing Te,
It was found that the diffusion rate of In was significantly reduced. Therefore, after depositing the In diffusion preventing layer 3 made of the II-VI compound containing Te on the III-V compound semiconductor buffer layer 2 containing In, the II-VI compound semiconductor thin film layer 4 is formed.
Are laminated, the I-VI compound semiconductor thin film layer 4
The n concentration is greatly reduced, and the crystal quality is improved as compared with the conventional II-VI compound semiconductor thin film.

【0007】図2に第2の実施形態の半導体レーザの構
造を示す。n型半導体基板上22上にInを含むIII-V族
化合物からなるn型半導体層23、Teを含むII−VI族
化合物からなるIn拡散防止層8、II−VI族化合物半導
体からなるn型クラッド層24、II−VI族化合物半導体
からなる活性層25、II−VI族化合物半導体からなるp
型クラッド層26、II−VI族化合物半導体からなるp型
コンタクト層27が順次形成されている。半導体層は、
MBE法によって結晶成長できる。このp型コンタクト
層27上にはストライプ状開口部を有するSiO2から
なる絶縁膜28が形成され、この絶縁膜28上には上記
開口部を介してp型コンタクト層27に接するp電極2
9が設けられている。また、n型半導体基板22の裏面
にはn電極21が設けられている。電極を形成したの
ち、へき開によりレーザ共振器面を作成する。n型のII
−VI族化合物半導体層は塩素などをドーピングすること
により得られる。p型のII−VI族化合物半導体層は窒素
などをドーピングすることにより得られる。本実施形態
の半導体レーザの構造は、第1の実施形態のII−VI族化
合物半導体層4の部分をII−VI族化合物半導体からなる
n型クラッド層24、II−VI族化合物半導体からなる活
性層25、II−VI族化合物半導体からなるp型クラッド
層26、II−VI族化合物半導体からなるp型コンタクト
層27で置き換え、絶縁膜28、p電極29、n電極2
1等を形成することで得られる構造となっている。本発
明者の研究によれば、Teを含む半導体層中では、Te
を含まない半導体層中にくらべて、Inの拡散速度が著
しく低下することが分かった。したがって、このTeを
含むII−VI族化合物からなるIn拡散防止層3をInを
含むIII−V族化合物からなるn型半導体層23上に堆
積すると、この上に積層するII−VI族化合物半導体から
なるn型クラッド層24、II−VI族化合物半導体からな
る活性層25、II−VI族化合物半導体からなるp型クラ
ッド層26、II−VI族化合物半導体からなるp型コンタ
クト層27中へのIn濃度が大幅に減少する。これによ
り、本発明のII−VI族化合物半導体レーザは、従来のII
−VI族化合物半導体レーザに比べて、電気特性が改善さ
れ低電圧で動作し、また活性層の発光効率が改善され低
閾値かつ高出力であり、また欠陥の発生や増殖が抑制さ
れて長時間安定動作することができた。本実施形態で
は、一例として活性層を単層のII−VI族化合物半導体層
としたが、これに限らず、量子井戸、歪量子井戸などを
用いても良い。また、活性層とクラッド層との間に光ガ
イド層を設けてもよい。また本実施形態では、一例とし
てII−VI族化合物半導体レーザについて説明したが、発
光ダイオード、光変調器、受光素子、トランジスタなど
の他の光デバイスや電子デバイスに応用しても電気特性
の改善や、高効率化、長寿命化などの効果が効果があ
る。また、III-V族化合物半導体からなる光デバイスや
電子デバイスの埋込層としてII−VI族化合物半導体を用
いる場合にも本発明は適用でき、電圧電流特性が改善さ
れるなどの効果がある。
FIG. 2 shows the structure of the semiconductor laser according to the second embodiment. An n-type semiconductor layer 23 made of a III-V compound containing In, an In diffusion prevention layer 8 made of a II-VI compound containing Te, and an n-type made of a II-VI compound semiconductor on an n-type semiconductor substrate 22 Cladding layer 24, active layer 25 made of II-VI compound semiconductor, p-layer made of II-VI compound semiconductor
A mold clad layer 26 and a p-type contact layer 27 made of a II-VI group compound semiconductor are sequentially formed. The semiconductor layer is
Crystal growth can be performed by the MBE method. An insulating film 28 made of SiO 2 having a stripe-shaped opening is formed on the p-type contact layer 27, and the p-electrode 2 in contact with the p-type contact layer 27 through the opening is formed on the insulating film 28.
9 are provided. An n-electrode 21 is provided on the back surface of the n-type semiconductor substrate 22. After forming the electrodes, a laser cavity surface is formed by cleavage. n-type II
The -VI compound semiconductor layer is obtained by doping with chlorine or the like. The p-type II-VI group compound semiconductor layer can be obtained by doping with nitrogen or the like. The structure of the semiconductor laser according to the present embodiment is such that the II-VI compound semiconductor layer 4 of the first embodiment is partially replaced by an n-type cladding layer 24 made of a II-VI compound semiconductor and an active layer made of a II-VI compound semiconductor. The layer 25 is replaced with a p-type cladding layer 26 made of a II-VI compound semiconductor and a p-type contact layer 27 made of a II-VI compound semiconductor.
1 and the like. According to the study of the present inventors, in a semiconductor layer containing Te, Te
It was found that the diffusion rate of In was significantly lower than that in the semiconductor layer containing no. Therefore, when the In diffusion preventing layer 3 made of the II-VI compound containing Te is deposited on the n-type semiconductor layer 23 made of the III-V compound containing In, the II-VI compound semiconductor , An active layer 25 made of a II-VI compound semiconductor, a p-type clad layer 26 made of a II-VI compound semiconductor, and a p-type contact layer 27 made of a II-VI compound semiconductor. The In concentration is greatly reduced. Accordingly, the II-VI compound semiconductor laser of the present invention
-Compared with Group VI compound semiconductor lasers, it has improved electrical characteristics and operates at low voltage, has improved luminous efficiency of the active layer, has a low threshold and high output, and suppresses generation and growth of defects for a long time. Stable operation was achieved. In the present embodiment, as an example, the active layer is a single-layer II-VI compound semiconductor layer. However, the present invention is not limited to this, and a quantum well, a strained quantum well, or the like may be used. Further, a light guide layer may be provided between the active layer and the clad layer. Further, in the present embodiment, the II-VI compound semiconductor laser has been described as an example. However, even when applied to other optical devices and electronic devices such as light-emitting diodes, optical modulators, light-receiving elements, and transistors, the electrical characteristics can be improved or improved. There are effects such as higher efficiency and longer life. Further, the present invention can be applied to a case where a II-VI compound semiconductor is used as a buried layer of an optical device or an electronic device made of a III-V compound semiconductor, and has effects such as improvement in voltage-current characteristics.

【0008】図3に、第3の実施形態の半導体装置の主
要部の層構造の一例を示す。まず、III−V族化合物半
導体成長室においてP分子線照射下でInP基板(In
を含むIII−V族化合物半導体層)5表面の自然酸化膜
を除去し、続いてInPバッファ層6を成長させた。こ
の基板を真空搬送機構を介してII−VI族化合物半導体成
長室に移送し、厚さ約10nmのZnCdSeバッファ
層7を堆積させてから、ZnSeTeからなるIn拡散
防止層8を積層し、この上に厚さ約1μmのInPと格
子整合するZn0.48Cd0.52Se層(II−VI族化合物半
導体薄膜層)9を成長した。本発明者の研究によれば、
TeとBeまたはMgまたはZnを含む半導体層中で
は、Teを含まない半導体層中やTeを含むがBeやM
gやZnを含まない半導体層中にくらべて、Inの拡散
速度が著しく低下することが分かった。従って、ZnS
eTeからなるIn拡散防止層8中ではInの拡散速度
が著しく遅いため、その上に積層させたZnCdSe層
9中へのInの拡散量を大幅に低減できる。また、In
Pバッファ層6上にTeを含む混晶をさせる場合、In
とTeが結合して3次元核を形成しやすいため、平坦性
の良い膜を得るためにはZnCdSeバッファ層7が有
効である。このZnCdSeバッファ層7の層厚は、そ
の上に積層するII−VI族化合物半導体層の結晶品質を考
えると、InP基板に対する格子不整合量で決まる臨界
膜厚以下にすることが望ましく、またInP基板と格子
整合する組成Zn0.48Cd0.52Seとすることが最も望
ましい。また、ZnSeTeからなるIn拡散防止層8
の層厚も、その上に積層するII−VI族化合物半導体層の
結晶品質を考えると、InP基板に対する格子不整合量
で決まる臨界膜厚以下にすることが望ましく、またIn
P基板と格子整合する組成ZnSe0.54Te0.46とする
ことが最も望ましい。なお、ZnCdSe及びZnSe
Teの臨界膜厚は、InP基板との間の格子不整合の大
きさにより変化し、例えばMatthewsとBlak
esleeにより検討されたジャーナルオブ クリスタ
ル グロウス(J.Cryst.Growth)27巻
118ページ 1974年掲載の力学的平衡理論によ
り計算できる。このようにして作製したInP基板上の
ZnCdSe層9の室温でのPLスペクトルを測定した
ところ、590nm付近のバンド端の発光強度が従来の
技術を用いてInP基板上に作製したZnCdSeに比
べて約2倍に増大し、750nm近傍の深い準位からの
発光は1/5減少した。また、この試料をSIMS法を
用いて分析した結果、ZnCdSe層9中に拡散してい
るInの量は従来の約1/10に低減し、結晶品質が向
上していることが明らかとなった。
FIG. 3 shows an example of a layer structure of a main part of the semiconductor device of the third embodiment. First, in a III-V compound semiconductor growth chamber, an InP substrate (In
(III-V compound semiconductor layer containing), the native oxide film on the surface was removed, and then an InP buffer layer 6 was grown. The substrate is transferred to a group II-VI compound semiconductor growth chamber via a vacuum transfer mechanism, a ZnCdSe buffer layer 7 having a thickness of about 10 nm is deposited, and an In diffusion preventing layer 8 made of ZnSeTe is laminated thereon. Then, a Zn 0.48 Cd 0.52 Se layer (II-VI compound semiconductor thin film layer) 9 having a thickness of about 1 μm and lattice-matched to InP was grown. According to the inventor's research,
In a semiconductor layer containing Te and Be or Mg or Zn, a semiconductor layer containing no Te or containing Te but containing Be or M
It was found that the diffusion rate of In was significantly lower than in the semiconductor layer containing no g or Zn. Therefore, ZnS
Since the diffusion rate of In is extremely slow in the In diffusion preventing layer 8 made of eTe, the amount of In diffusion into the ZnCdSe layer 9 laminated thereon can be greatly reduced. Also, In
When a mixed crystal containing Te is formed on the P buffer layer 6, In
And Te are easily combined to form a three-dimensional nucleus, so that a ZnCdSe buffer layer 7 is effective for obtaining a film with good flatness. Considering the crystal quality of the II-VI group compound semiconductor layer laminated thereon, the thickness of the ZnCdSe buffer layer 7 is desirably equal to or less than the critical thickness determined by the amount of lattice mismatch with the InP substrate. Most preferably, the composition is Zn 0.48 Cd 0.52 Se which lattice-matches with the substrate. Further, an In diffusion preventing layer 8 made of ZnSeTe
Considering the crystal quality of the II-VI group compound semiconductor layer laminated thereon, it is desirable that the layer thickness is not more than the critical thickness determined by the amount of lattice mismatch with respect to the InP substrate.
Most preferably, the composition is ZnSe 0.54 Te 0.46 which lattice-matches with the P substrate. Note that ZnCdSe and ZnSe
The critical film thickness of Te changes depending on the magnitude of the lattice mismatch with the InP substrate, for example, Matthews and Blak.
It can be calculated by the mechanical equilibrium theory published in J. Cryst. Growth, vol. 27, p. 118, 1974, studied by Eslee. When the PL spectrum at room temperature of the ZnCdSe layer 9 on the InP substrate manufactured in this manner was measured, the emission intensity at the band edge near 590 nm was about 10% lower than that of ZnCdSe manufactured on the InP substrate using the conventional technique. The light emission from a deep level near 750 nm decreased by a factor of five. Further, as a result of analyzing this sample using the SIMS method, it was found that the amount of In diffused into the ZnCdSe layer 9 was reduced to about 1/10 of the conventional level, and the crystal quality was improved. .

【0009】図4に、第4の実施形態の半導体レーザの
構造を示す。n型InP基板30上にn型InPバッフ
ァ層31、ZnCdSeバッファ層、ZnSeTeから
なるIn拡散防止層8、n型MgZnCdSeクラッド
層32、ZnCdSe活性層33、p型MgZnCdS
eクラッド層34、p型ZnSeTeコンタクト層35
が順次形成されている。半導体層は、MBE法によって
結晶成長できる。このp型ZnSeTeコンタクト層3
5上にはストライプ状開口部を有するSiO2からなる
絶縁膜28が形成され、この絶縁膜28上には上記開口
部を介してp型ZnSeTeコンタクト層35に接する
p電極29が設けられている。また、n型InP基板2
2の裏面にはn電極21が設けられている。電極を形成
したのち、へき開によりレーザ共振器面を作成する。n
型のMgZnCdSeは塩素などをドーピングすること
により得られ、p型のMgZnCdSeは窒素などをド
ーピングすることにより得られる。本実施形態の半導体
レーザの構造は、第3の実施形態のZn0.48Cd0.52
e層9の部分をII−VI族化合物半導体薄膜n型MgZn
CdSeクラッド層32、ZnCdSe活性層33、p
型MgZnCdSeクラッド層34、p型ZnSeTe
コンタクト層35で置き換え、絶縁膜28、p電極2
9、n電極21等を形成することで得られる構造となっ
ている。本発明者の研究によれば、Teと、Beまたは
MgまたはZnを含む半導体層中では、Teを含まない
半導体層中やTeを含むがBeやMgやZnを含まない
半導体層中にくらべて、Inの拡散速度が著しく低下す
ることが分かった。従って、このZnSeTeからなる
In拡散防止層8中ではInの拡散速度が著しく遅いた
め、この上に積層するn型MgZnCdSeクラッド層
32、ZnCdSe活性層32、p型MgZnSeTe
クラッド層34、p型ZnSeTeコンタクト層35中
へのInの拡散が大幅に減少する。また、InPバッフ
ァ層6上にTeを含む混晶をさせる場合、InとTeが
結合して3次元核を形成しやすいため、平坦性の良い膜
を得るためにはZnCdSeバッファ層7が有効であ
る。このZnCdSeバッファ層7の層厚は、その上に
積層するII−VI族化合物半導体層の結晶品質を考える
と、InP基板に対する格子不整合量で決まる臨界膜厚
以下にすることが望ましく、またInP基板と格子整合
する組成Zn0.48Cd0.52Seとすることが最も望まし
い。また、ZnSeTeからなるIn拡散防止層8の層
厚も、その上に積層するII−VI族化合物半導体層の結晶
品質を考えると、InP基板に対する格子不整合量で決
まる臨界膜厚以下にすることが望ましく、またInP基
板と格子整合する組成ZnSe0.54Te0.46とすること
が最も望ましい。なお、ZnCdSe及びZnSeTe
の臨界膜厚は、InP基板との間の格子不整合の大きさ
により変化し、例えばMatthewsとBlakes
leeにより検討されたジャーナル オブ クリスタル
グロウス(J.Cryst.Growth)27巻
118ページ 1974年掲載の力学的平衡理論により
計算できる。以上の構成の本発明のII−VI族化合物半導
体レーザは、従来のII−VI族化合物半導体レーザに比べ
て、電気特性が改善され低電圧で動作し、また活性層の
発光効率が改善され低閾値かつ高出力であり、また欠陥
の発生や増殖が抑制されて長時間安定動作することがで
きた。本実施形態では、一例として活性層を単層のZn
CdSe層としたが、これに限らず、単層のMgZnC
dSeやZnCdSe/MgZnCdSe量子井戸、歪
量子井戸やMgZnSeTeなどの他のII−VI族化合物
半導体を用いても良い。また、活性層とクラッド層との
間に光ガイド層を設けてもよい。また本実施形態では、
一例としてII−VI族化合物半導体レーザについて説明し
たが、発光ダイオード、光変調器、受光素子、トランジ
スタなどの他の光デバイスや電子デバイスに応用しても
電気特性の改善や、高効率化、長寿命化などの効果があ
る。また、III-V族化合物半導体からなる光デバイスや
電子デバイスの埋込層としてII−VI族化合物半導体を用
いる場合にも本発明は適用でき、電圧電流特性が改善さ
れる等の効果がある。
FIG. 4 shows the structure of a semiconductor laser according to a fourth embodiment. On an n-type InP substrate 30, an n-type InP buffer layer 31, a ZnCdSe buffer layer, an In diffusion preventing layer 8 made of ZnSeTe, an n-type MgZnCdSe cladding layer 32, a ZnCdSe active layer 33, a p-type MgZnCdS
e clad layer 34, p-type ZnSeTe contact layer 35
Are sequentially formed. The semiconductor layer can be grown by MBE. This p-type ZnSeTe contact layer 3
An insulating film 28 made of SiO 2 having a stripe-shaped opening is formed on 5, and a p-electrode 29 in contact with the p-type ZnSeTe contact layer 35 through the opening is provided on the insulating film 28. . Further, the n-type InP substrate 2
An n-electrode 21 is provided on the back surface of 2. After forming the electrodes, a laser cavity surface is formed by cleavage. n
Type MgZnCdSe is obtained by doping with chlorine or the like, and p-type MgZnCdSe is obtained by doping with nitrogen or the like. The structure of the semiconductor laser of the present embodiment is the same as that of the third embodiment, that is, Zn 0.48 Cd 0.52 S
The part of the e layer 9 is made of a II-VI compound semiconductor thin film n-type MgZn
CdSe cladding layer 32, ZnCdSe active layer 33, p
MgZnCdSe cladding layer 34, p-type ZnSeTe
Replaced with contact layer 35, insulating film 28, p electrode 2
9, a structure obtained by forming the n-electrode 21 and the like. According to the study of the present inventor, in a semiconductor layer containing Te and Be or Mg or Zn, compared to a semiconductor layer not containing Te or a semiconductor layer containing Te but not containing Be, Mg or Zn. , In diffusion rate was significantly reduced. Therefore, since the diffusion rate of In in the In diffusion preventing layer 8 made of ZnSeTe is extremely low, the n-type MgZnCdSe cladding layer 32, the ZnCdSe active layer 32, and the p-type MgZnSeTe
The diffusion of In into the cladding layer 34 and the p-type ZnSeTe contact layer 35 is greatly reduced. When a mixed crystal containing Te is formed on the InP buffer layer 6, the combination of In and Te easily forms a three-dimensional nucleus. Therefore, the ZnCdSe buffer layer 7 is effective for obtaining a film with good flatness. is there. Considering the crystal quality of the II-VI compound semiconductor layer laminated thereon, the thickness of the ZnCdSe buffer layer 7 is desirably equal to or less than the critical thickness determined by the amount of lattice mismatch with the InP substrate. Most preferably, the composition is Zn0.48Cd0.52Se which lattice-matches with the substrate. Also, considering the crystal quality of the II-VI group compound semiconductor layer stacked thereon, the thickness of the In diffusion preventing layer 8 made of ZnSeTe should be equal to or less than the critical thickness determined by the amount of lattice mismatch with the InP substrate. It is most desirable that the composition be ZnSe 0.54 Te 0.46 which has a lattice matching with the InP substrate. Note that ZnCdSe and ZnSeTe
Varies depending on the magnitude of lattice mismatch with the InP substrate, for example, Matthews and Blakes
J. Cryst. Growth, 27, reviewed by Lee
Page 118 It can be calculated by the mechanical equilibrium theory published in 1974. The II-VI compound semiconductor laser of the present invention having the above-described structure has improved electric characteristics and operates at a lower voltage than the conventional II-VI compound semiconductor laser, and has improved light emission efficiency of the active layer. The threshold and high output were obtained, and the generation and growth of defects were suppressed, and stable operation was possible for a long time. In the present embodiment, as an example, the active layer is formed of a single-layer Zn.
Although the CdSe layer was used, the present invention is not limited to this.
Other II-VI compound semiconductors such as dSe, ZnCdSe / MgZnCdSe quantum well, strained quantum well, and MgZnSeTe may be used. Further, a light guide layer may be provided between the active layer and the clad layer. In the present embodiment,
As an example, a group II-VI compound semiconductor laser has been described. However, even when applied to other optical devices and electronic devices such as light-emitting diodes, optical modulators, light-receiving elements, transistors, and the like, the electrical characteristics can be improved, the efficiency can be improved, and This has the effect of extending the life. The present invention is also applicable to the case where a II-VI group compound semiconductor is used as a buried layer of an optical device or an electronic device made of a III-V group compound semiconductor, and has effects such as improvement in voltage-current characteristics.

【0010】第5の実施形態では、第3の実施形態にお
けるIn拡散防止層8を、ZnSeTeからBeZnT
eに変更した。本発明者の研究によれば、Teと、Be
またはMgまたはZnを含む半導体層のIn拡散抑制効
果は、ZnよりはMg、MgよりはBeを多く含むほど
効果が大きくなることが分かった。従って、In拡散防
止層としてBeZnTeを用いると第2の実施形態のZ
nSeTeをIn拡散防止層として用いた場合よりも、
該In拡散防止層上に形成したII−VI族化合物半導体薄
膜中へのInの拡散をさらに低減できる。また、BeZ
nTeからなるIn拡散防止層8の層厚は、その上に積
層するII−VI族化合物半導体層の結晶品質を考えると、
InP基板に対する格子不整合量で決まる臨界膜厚以下
にすることが望ましく、またInP基板と格子整合する
組成Be0.49Zn0.51Teとすることが最も望ましい。
なお、BeZnTeの臨界膜厚は、InP基板との間の
格子不整合の大きさにより変化し、例えばMatthe
wsとBlakesleeにより検討されたジャーナル
オブ クリスタルグロウス(J.Cryst.Gro
wth)27巻 118ページ 1974年掲載の力学
的平衡理論により計算できる。このようにして作製した
InP基板上のZnCdSe層9の室温でのPLスペク
トルを測定したところ、590nm付近のバンド端の発
光強度が従来の技術を用いてInP基板上に作製したZ
nCdSeに比べて約3倍に増大し、750nm近傍の
深い準位からの発光強度は1/10に減少した。また、
この試料をSIMS法を用いて分析した結果、ZnCd
Se層9中に拡散しているInの量は従来の約1/30
に低減し、結晶品質が向上していることが明らかとなっ
た。
In the fifth embodiment, the In diffusion preventing layer 8 in the third embodiment is changed from ZnSeTe to BeZnT.
e. According to the study of the present inventors, Te and Be
Alternatively, it has been found that the effect of suppressing the In diffusion of the semiconductor layer containing Mg or Zn increases as the content of Mg is larger than that of Zn and the content of Be is larger than that of Mg. Therefore, when BeZnTe is used as the In diffusion preventing layer, Z in the second embodiment can be reduced.
Compared to the case where nSeTe is used as the In diffusion preventing layer,
The diffusion of In into the II-VI compound semiconductor thin film formed on the In diffusion preventing layer can be further reduced. Also, BeZ
Considering the crystal quality of the II-VI compound semiconductor layer laminated thereon, the thickness of the In diffusion prevention layer 8 made of nTe
It is desirable that the thickness be equal to or less than the critical film thickness determined by the amount of lattice mismatch with the InP substrate, and it is most desirable that the composition be Be 0.49 Zn 0.51 Te that lattice-matches with the InP substrate.
The critical film thickness of BeZnTe changes depending on the magnitude of lattice mismatch with the InP substrate.
ws and Blakeslee, J. Cryst. Gro.
wth) Volume 27, page 118, can be calculated by the mechanical equilibrium theory published in 1974. When the PL spectrum of the ZnCdSe layer 9 on the InP substrate thus manufactured was measured at room temperature, the emission intensity at the band edge near 590 nm was Z.
It increased about three times compared with nCdSe, and the emission intensity from a deep level near 750 nm decreased to 1/10. Also,
As a result of analyzing this sample using the SIMS method, ZnCd
The amount of In diffused into the Se layer 9 is about 1/30 of the conventional amount.
And the crystal quality was improved.

【0011】第6の本実施形態では、第3の実施形態に
おけるIn拡散防止層8を、ZnSeTeからBeMg
Teに変更した。上記の様に、本発明者の研究によれ
ば、TeとBeまたはMgまたはZnを含む半導体層の
In拡散抑制効果は、ZnよりはMg、MgよりはBe
を多く含むほど効果が大きくなることが分かった。従っ
て、In拡散防止層としてBeMgTeを用いると第2
の実施形態のZnSeTeをIn拡散防止層として用い
た場合や第3の実施形態のBeZnTeをIn拡散防止
層として用いた場合よりも、該In拡散防止層上に形成
したII−VI族化合物半導体薄膜中へのInの拡散をさら
に低減できる。また、BeMgTeからなるIn拡散防
止層の層厚は、その上に積層するII−VI族化合物半導体
層の結晶品質を考えると、InP基板に対する格子不整
合量で決まる臨界膜厚以下にすることが望ましく、また
InP基板と格子整合する組成Be0.7Mg0.3Teとす
ることが最も望ましい。なお、BeMgTeの臨界膜厚
は、InP基板との間の格子不整合の大きさにより変化
し、例えばMatthewsとBlakesleeによ
り検討されたジャーナル オブ クリスタル グロウス
(J.Cryst.Growth)27巻 118ペー
ジ 1974年掲載の力学的平衡理論により計算でき
る。このようにして作製したInP基板上のZnCdS
e層9の室温でのPLスペクトルを測定したところ、5
90nm付近のバンド端の発光強度が従来の技術を用い
てInP基板上に作製したZnCdSeに比べて約5倍
に増大し、750nm近傍の深い準位からの発光強度は
1/20に減少した。また、この試料をSIMS法を用
いて分析した結果、ZnCdSe層9中に拡散している
Inの量は従来の約1/100に低減し、結晶品質が向
上していることが明らかとなった。以上の第1から第6
の実施形態では、Teを含むII−VI族化合物からなるI
n拡散防止層として、ZnSeTe、BeZnTe、B
eMgTeを用いた場合について説明したが、これらの
II−VI族化合物半導体の代りに、II族元素としてBe、
Mg、Zn、Cd等を含み、VI族元素としてTeを含む
同時にS、Se等を含む、例えばMgZnSeTe、M
gZnSTe等を用いても同様の効果がある。
In the sixth embodiment, the In diffusion preventing layer 8 in the third embodiment is changed from ZnSeTe to BeMg.
Changed to Te. As described above, according to the study of the present inventors, the effect of suppressing the In diffusion of a semiconductor layer containing Te and Be or Mg or Zn is as follows.
It was found that the effect was increased as the content of the compound was increased. Therefore, if BeMgTe is used as the In diffusion preventing layer,
II-VI compound semiconductor thin film formed on the In diffusion prevention layer, compared with the case where ZnSeTe of the embodiment is used as the In diffusion prevention layer or the case where BeZnTe of the third embodiment is used as the In diffusion prevention layer. Diffusion of In can be further reduced. In addition, considering the crystal quality of the II-VI group compound semiconductor layer laminated thereon, the thickness of the In diffusion preventing layer made of BeMgTe should be equal to or less than the critical thickness determined by the amount of lattice mismatch with the InP substrate. It is desirable that the composition should be Be 0.7 Mg 0.3 Te which lattice-matches with the InP substrate. Note that the critical film thickness of BeMgTe changes depending on the magnitude of lattice mismatch with the InP substrate. For example, Journal of Crystal Growth (J. Cryst. Growth), Vol. It can be calculated by the dynamic equilibrium theory described. ZnCdS on the InP substrate thus manufactured
The PL spectrum of the e-layer 9 at room temperature was measured.
The emission intensity at the band edge near 90 nm increased about 5 times as compared with ZnCdSe formed on the InP substrate using the conventional technique, and the emission intensity from a deep level near 750 nm decreased to 1/20. Further, as a result of analyzing this sample by using the SIMS method, it was found that the amount of In diffused into the ZnCdSe layer 9 was reduced to about 1/100 of the conventional one, and the crystal quality was improved. . The above first to sixth
In an embodiment of the invention, the compound I comprises a II-VI compound containing Te.
ZnSeTe, BeZnTe, B
The case where eMgTe is used has been described.
Instead of II-VI compound semiconductors, Be,
Containing Mg, Zn, Cd, etc., containing Te as a group VI element and simultaneously containing S, Se, etc., for example, MgZnSeTe, M
Similar effects can be obtained by using gZnSTe or the like.

【0012】第7の実施形態では、Teを含むII−VI族
化合物からなるIn拡散防止層が超格子である場合につ
いて説明する。本発明の具体的な実施形態として、Be
Te/ZnTe超格子層をIn拡散防止層として用いた
InP基板上のII−VI族化合物半導体薄膜の層構造は、
図2におけるZnSeTeからなるIn拡散防止層8を
BeTe/ZnTe超格子層からなるIn拡散防止層に
置き換えることにより完成される。まず、III−V族化
合物半導体成長室においてP分子線照射下でInP基板
5表面の自然酸化膜を除去し、続いてInPバッファ層
6を成長させた。この基板を真空搬送機構を介してII−
VI族化合物半導体成長室に移送し、厚さ約10nmのZ
nCdSeバッファ層7を堆積させてから、BeTe/
ZnTe超格子からなるIn拡散防止層8を積層し、こ
の上に厚さ約1μmのZn0.48Cd0.52Se層9を成長
した。本発明者の研究によれば、Teを含むII−VI族化
合物からなるIn拡散防止層が超格子で形成されている
と、単膜の場合に比べて、Inの拡散速度がさらに低下
することが分かった。また、BeTe/ZnTe超格子
からなるIn拡散防止層8の各層厚および周期数は、そ
の上に積層するII−VI族化合物半導体層の結晶品質を考
えると、InP基板に対する格子不整合量で決まる臨界
膜厚以下にすることが望ましく、またInP基板の格子
定数と超格子層の平均の格子定数が等しくなることが最
も望ましい。具体的には、BeTe/ZnTe超格子の
場合は、BeTeとInPの間には−4.18%の格子
不整合があり、一方ZnTeとInPの間には+4.0
1%の格子不整合があるため、この場合の両者の膜厚は
ともに1nm以下とすることが望ましい。また、例えば
BeTeが0.5nm、ZnTeが5の場合は、BeT
e/ZnTe超格子の平均歪量は−0.09%程度とな
り、超格子の周期数は最大で150周期程度までであれ
ば臨界膜厚を超えない。各層の臨界膜厚および超格子全
体の臨界膜厚は、InP基板との間の格子不整合の大き
さにより変化し、例えばMatthewsとBlake
sleeにより検討されたジャーナル オブ クリスタ
ル グロウス(J.Cryst.Growth)27巻
118ページ 1974年掲載の力学的平衡理論によ
り計算できる。このようにして作製したInP基板上の
ZnCdSe層9の室温でのPLスペクトルを測定した
ところ590nm付近のバンド端の発光強度が従来の技
術を用いてInP基板上に作製したZnCdSeに比べ
て約7倍に増大し750nm近傍の深い準位からの発光
強度は1/30に減少した。また、この試料をSIMS
法を用いて分析した結果、ZnCdSe層9中に拡散し
ているInの量は従来の約1/200に低減し、結晶品
質が向上していることが明らかとなった。上記実施形態
では超格子層からなるTeを含むII−VI族化合物からな
るIn拡散防止層として、BeTe/ZnTe超格子を
用いた場合について説明したが、II族元素としてBe、
Mg、Zn、Cd等を含み、VI族元素としてS、Se、
Teを含み少なくとも一層はTeを含む層が含まれてい
る超格子層、例えばZnSe/ZnTe超格子やBeT
e/MgTe超格子を用いても同様の効果がある。また
超格子の各層は二元化合物である必要はなく例えばBe
ZnTeやBeMgZnTe等の三元以上の混晶であっ
てもよい。
In a seventh embodiment, a case where the In diffusion preventing layer made of a II-VI compound containing Te is a superlattice will be described. As a specific embodiment of the present invention, Be
The layer structure of a II-VI compound semiconductor thin film on an InP substrate using a Te / ZnTe superlattice layer as an In diffusion preventing layer is as follows.
This is completed by replacing the In diffusion preventing layer 8 made of ZnSeTe in FIG. 2 with an In diffusion preventing layer made of a BeTe / ZnTe superlattice layer. First, the natural oxide film on the surface of the InP substrate 5 was removed under a P molecular beam irradiation in a group III-V compound semiconductor growth chamber, and then an InP buffer layer 6 was grown. This substrate is transferred to the II-
Transferred to group VI compound semiconductor growth chamber, Z of about 10 nm thickness
After depositing the nCdSe buffer layer 7, the BeTe /
An In diffusion preventing layer 8 made of a ZnTe superlattice was laminated, and a Zn 0.48 Cd 0.52 Se layer 9 having a thickness of about 1 μm was grown thereon . According to the study of the present inventor, when the In diffusion preventing layer made of the II-VI group compound containing Te is formed of a superlattice, the diffusion rate of In is further reduced as compared with the case of a single film. I understood. The thickness and the number of periods of the In diffusion preventing layer 8 made of a BeTe / ZnTe superlattice are determined by the amount of lattice mismatch with the InP substrate in consideration of the crystal quality of the II-VI group compound semiconductor layer stacked thereon. It is desirable that the thickness be equal to or less than the critical film thickness, and it is most desirable that the lattice constant of the InP substrate and the average lattice constant of the superlattice layer be equal. Specifically, in the case of a BeTe / ZnTe superlattice, there is a -4.18% lattice mismatch between BeTe and InP, while +4.0 between ZnTe and InP.
Since there is a lattice mismatch of 1%, it is desirable that both of the film thicknesses in this case be 1 nm or less. Further, for example, when BeTe is 0.5 nm and ZnTe is 5, BeT
The average strain amount of the e / ZnTe superlattice is about -0.09%, and the superlattice does not exceed the critical film thickness if the number of periods is at most about 150 periods. The critical thickness of each layer and the critical thickness of the entire superlattice vary depending on the magnitude of lattice mismatch with the InP substrate. For example, Matthews and Blake
It can be calculated by the theory of mechanical equilibrium published in J. Cryst. Growth, vol. 27, p. 118, 1974, studied by Slee. When the PL spectrum of the ZnCdSe layer 9 on the InP substrate thus manufactured was measured at room temperature, the emission intensity at the band edge near 590 nm was about 7 times that of the ZnCdSe formed on the InP substrate using the conventional technique. The emission intensity from a deep level near 750 nm decreased to 1/30. In addition, this sample was
As a result of analysis using the method, it was found that the amount of In diffused into the ZnCdSe layer 9 was reduced to about 1/200 of the conventional one, and the crystal quality was improved. In the above-described embodiment, the case where a BeTe / ZnTe superlattice is used as the In diffusion prevention layer made of a II-VI compound containing Te made of a superlattice layer has been described.
Containing Mg, Zn, Cd, etc., and S, Se,
A superlattice layer containing at least one layer containing Te and containing Te, for example, a ZnSe / ZnTe superlattice or BeT
The same effect is obtained by using the e / MgTe superlattice. Also, each layer of the superlattice does not need to be a binary compound, for example Be
It may be a ternary or higher mixed crystal such as ZnTe or BeMgZnTe.

【0013】図5に、第8の実施形態の半導体装置の主
要部の基本的な層構造を示す。本実施形態の半導体薄膜
は、III−V族化合物半導体成長室において半導体基板
(Inを含むIII−V族化合物半導体層)1上に、In
を含むバッファ層2を堆積させ、この上にさらにAlま
たはGaをむ半導体表面層10を少なくとも一層形成し
た後、これを真空搬送機構を介してII−VI族化合物半導
体成長室に移送し、II−VI族化合物半導体薄膜層4を積
層することにより得られる。本発明者の研究によれば、
III族元素とV族元素との結合力In<Ga<Alの順
で大きくなる傾向があるため、Inを含むIII−V族化
合物半導体上にAlまたGaを含む半導体表面層が少な
くとも一層設けられた場合、該AlまたはGaを含む半
導体表面層中では元素の結合が切れにくくInの拡散速
度が極端に遅くなり、従来のAlまたGaを含む半導体
表面層が設けられていない場合にくらべて、その上に積
層するII−VI族化合物半導体薄膜中へのInの拡散量が
著しく低下することが分かった。さらに、AlまたはG
aを含む半導体表面層がInを含んでいる場合も、Al
またはGaの存在によってInとV族元素の結合が切れ
にくくなる傾向があり、またこの傾向は該半導体表面層
中でのAlまたはGaのInに対する組成比が高いほど
強くなり、上に積層するII−VI族化合物半導体薄膜中へ
のInの拡散量は低下することがわかった。したがっ
て、このAlまたGaを含む半導体表面層上に、II−VI
族化合物半導体薄膜4を積層すると、該II−VI族化合物
半導体薄膜4中のIn濃度が大幅に減少し、従来のII−
VI族化合物半導体薄膜に比べ結晶品質が向上した。
FIG. 5 shows a basic layer structure of a main part of the semiconductor device of the eighth embodiment. The semiconductor thin film of the present embodiment is obtained by forming In on a semiconductor substrate (a III-V compound semiconductor layer containing In) 1 in a III-V compound semiconductor growth chamber.
Is deposited, and at least one semiconductor surface layer 10 containing Al or Ga is further formed thereon, and then transferred to a II-VI compound semiconductor growth chamber via a vacuum transfer mechanism, and -It is obtained by laminating the group VI compound semiconductor thin film layer 4. According to the inventor's research,
Since the bonding force between the group III element and the group V element tends to increase in the order of In <Ga <Al, at least one semiconductor surface layer containing Al or Ga is provided on the III-V compound semiconductor containing In. In this case, in the semiconductor surface layer containing Al or Ga, the bonding of elements is hard to be broken, and the diffusion rate of In becomes extremely slow, compared with the case where the conventional semiconductor surface layer containing Al or Ga is not provided. It was found that the diffusion amount of In into the II-VI compound semiconductor thin film laminated thereon was significantly reduced. Further, Al or G
a when the semiconductor surface layer containing a contains In.
Alternatively, the bond between In and the group V element tends to be difficult to be broken due to the presence of Ga, and this tendency becomes stronger as the composition ratio of Al or Ga to In in the semiconductor surface layer becomes higher, and the upper layer II It was found that the amount of In diffused into the group-VI compound semiconductor thin film was reduced. Therefore, on the semiconductor surface layer containing Al or Ga, II-VI
When the group IV compound semiconductor thin film 4 is laminated, the In concentration in the group II-VI compound semiconductor thin film 4 is greatly reduced, and the conventional II-VI compound semiconductor thin film 4 is removed.
The crystal quality was improved compared to group VI compound semiconductor thin films.

【0014】図6に、第9の実施形態の半導体装置の主
要部の層構造の一例を示す。まず、III−V族化合物半
導体成長室においてP分子線照射下でInP基板(In
を含むIII−V族化合物半導体層)5表面の自然酸化膜
を除去し、続いてInPバッファ層6を成長させ、この
上にAlGaInAsからなる半導体表面層11を堆積
させた。この基板を真空搬送機構を介してII−VI族化合
物半導体成長室に移送し、この上に厚さ約1μmのZn
0.48Cd0.522Se層(II−VI族化合物半導体薄膜層)
9を成長した。本発明者の研究によれば、III族元素と
V族元素との結合力In<Ga<Alの順で大きくなる
傾向があるため、Inを含むIII−V族化合物半導体上
にAlまたGaを含む半導体表面層が少なくとも一層設
けられた場合、該AlまたはGaを含む半導体表面層中
では元素の結合が切れにくくInの拡散速度が極端に遅
くなり、従来のAlまたGaを含む半導体表面層が設け
られていない場合にくらべて、その上に積層するII−VI
族化合物半導体薄膜中へのInの拡散量が著しく低下す
ることが分かった。さらに、AlまたはGaを含む半導
体表面層がInを含んでいる場合も、AlまたはGaの
存在によってInとV族元素の結合が切れにくくなる傾
向があり、またこの傾向は該半導体表面層中でのAlま
たはGaのInに対する組成比が高いほど強くなり、上
に積層するII−VI族化合物半導体薄膜中へのInの拡散
量は低下することがわかった。また、Inの拡散を抑制
する該半導体表面層としては、InとPを同時に含まな
い方がIII族元素とV族元素の結合力が強まりより効果
的である。従って、Inを含むIII−V族化合物半導体
上にAlGaInAsからなる半導体表面層が少なくと
も一層設けられた場合、従来のAlGaInAsからな
る半導体表面層が設けられていない場合にくらべて、そ
の上に積層するII−VI族化合物半導体薄膜中へのInの
拡散量が著しく低下することが分かった。また、AlG
aInAsからなる半導体表面層11の層厚は、その上
に積層するII−VI族化合物半導体層の結晶品質を考える
と、InP基板5に対する格子不整合量で決まる臨界膜
厚以下にすることが望ましく、InPと格子整合する組
成AlxGayIn1-x-yAs(ここでx、yは、0≦x≦1,
0≦y≦1,0≦x+y≦1,6.77x+6.9y=3.23の関係を満た
す。)とすることが最も望ましい。InP上のAlGa
InAsの臨界膜厚は、InP基板との間の格子不整合
の大きさにより変化し、例えばMatthewsとBl
akesleeにより検討されたジャーナル オブ ク
リスタル グロウス(J.Cryst.Growth)
27巻 118ページ 1974年掲載の力学的平衡理
論により計算できる。このようにして作製したInP基
板上のZnCdSe層9の室温でのPLスペクトルを測
定したところ590nm付近のバンド端の発光強度が従
来の技術を用いてInP基板上に作製したZnCdSe
に比べて約2倍に増大し750nm近傍の深い準位から
の発光は1/5に減少した。また、この試料をSIMS
法を用いて分析した結果、ZnCdSe層9中に拡散し
ているInの量は従来の約1/10に低減し、結晶品質
が向上していることが明らかとなった。
FIG. 6 shows an example of the layer structure of the main part of the semiconductor device of the ninth embodiment. First, in a III-V compound semiconductor growth chamber, an InP substrate (In
(III-V compound semiconductor layer containing GaN) 5) The natural oxide film on the surface was removed, an InP buffer layer 6 was grown, and a semiconductor surface layer 11 made of AlGaInAs was deposited thereon. The substrate was transferred to a II-VI compound semiconductor growth chamber via a vacuum transfer mechanism, and a Zn-containing layer having a thickness of about 1 μm was placed thereon.
0.48 Cd 0.52 2Se layer (II-VI group compound semiconductor thin film layer)
9 grew. According to the study of the present inventor, since the bonding force between the group III element and the group V element tends to increase in the order of In <Ga <Al, Al or Ga is formed on the III-V compound semiconductor containing In. In the case where at least one semiconductor surface layer containing Al or Ga is provided, the bonding of elements is hard to be cut in the semiconductor surface layer containing Al or Ga, and the diffusion rate of In becomes extremely slow. II-VI to be stacked on top compared to when not provided
It was found that the amount of In diffused into the group III compound semiconductor thin film was significantly reduced. Further, also when the semiconductor surface layer containing Al or Ga contains In, the bond between In and the group V element tends to be hard to be cut off due to the presence of Al or Ga, and this tendency is found in the semiconductor surface layer. It was found that the higher the composition ratio of Al or Ga to In, the higher the intensity, and the lower the diffusion amount of In into the overlying II-VI compound semiconductor thin film. Further, as the semiconductor surface layer for suppressing the diffusion of In, it is more effective not to include In and P at the same time, because the bonding force between the group III element and the group V element is strengthened. Therefore, when at least one semiconductor surface layer made of AlGaInAs is provided on the III-V group compound semiconductor containing In, the semiconductor layer is stacked thereon as compared with the case where the conventional semiconductor surface layer made of AlGaInAs is not provided. It was found that the diffusion amount of In into the II-VI compound semiconductor thin film was significantly reduced. Also, AlG
Considering the crystal quality of the II-VI compound semiconductor layer laminated thereon, the thickness of the semiconductor surface layer 11 made of aInAs is desirably equal to or less than the critical thickness determined by the amount of lattice mismatch with the InP substrate 5. the composition is lattice-matched to InP Al x Ga y in 1-xy as ( where x, y are, 0 ≦ x ≦ 1,
0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1, 6.77x + 6.9y = 3.23. ) Is most desirable. AlGa on InP
The critical film thickness of InAs changes depending on the magnitude of lattice mismatch with the InP substrate, for example, Matthews and Bl.
J. Cryst. Growth reviewed by Akeslee
27, page 118, can be calculated by the mechanical equilibrium theory published in 1974. When the PL spectrum at room temperature of the ZnCdSe layer 9 on the InP substrate manufactured in this manner was measured, the emission intensity at the band edge near 590 nm showed that the ZnCdSe layer 9 on the InP substrate was manufactured using the conventional technique.
And the emission from a deep level near 750 nm decreased to 1/5. In addition, this sample was
As a result of analysis using the method, it was found that the amount of In diffused into the ZnCdSe layer 9 was reduced to about 1/10 of the conventional level, and the crystal quality was improved.

【0015】第10の実施形態では、第9の実施形態に
おけるAlまたはGaを含む半導体表面層11を、Al
GaInAsからAlInAsに変更した。前記の様
に、本発明者の研究によれば、III族元素とV族元素と
の結合力はIn<Ga<Alの順で大きくなる傾向があ
り、AlまたはGaを含む半導体表面層のInの拡散を
防止する効果はAlの組成比が大きいほど効果が強いこ
とが分かった。従って、Inを含むIII−V族化合物半
導体上に設ける半導体表面層としてAlInAsを用い
ると、第7の実施形態のAlGaInAsを半導体表面
層として用いた場合よりも、該半導体表面層上に積層す
るII−VI族化合物半導体薄膜中へのInの拡散量をさら
に低減することができた。また、AlInAsからなる
半導体表面層10の層厚は、その上に積層するII−VI族
化合物半導体層の結晶品質を考えると、InP基板に対
する格子不整合量で決まる臨界膜厚以下にすることが望
ましく、InPと格子整合する組成Al0.48In0.52
sとすることが最も望ましい。InP上のAlInAs
の臨界膜厚は、InP基板との間の格子不整合の大きさ
により変化し、例えばMatthewsとBlakes
leeにより検討されたジャーナル オブ クリスタル
グロウス(J.Cryst.Growth)27巻
118ページ 1974年掲載の力学的平衡理論により
計算できる。このようにして作製したInP基板上のZ
nCdSe層9の室温でのPLスペクトルを測定したと
ころ590nm付近のバンド端の発光強度が従来の技術
を用いてInP基板上に作製したZnCdSeに比べて
約2倍に増大し750nm近傍の深い準位からの発光は
1/10に減少した。また、この試料をSIMS法を用
いて分析した結果、ZnCdSe層9中に拡散している
Inの量は従来の約1/20に低減し、結晶品質が向上
していることが明らかとなった。
In the tenth embodiment, the semiconductor surface layer 11 containing Al or Ga in the ninth embodiment is
GaInAs was changed to AlInAs. As described above, according to the study of the present inventor, the bonding force between the group III element and the group V element tends to increase in the order of In <Ga <Al, and the bonding force of the semiconductor surface layer containing Al or Ga tends to increase. It was found that the effect of preventing the diffusion of Al was stronger as the composition ratio of Al was larger. Therefore, when AlInAs is used as the semiconductor surface layer provided on the group III-V compound semiconductor containing In, the AlGaInAs layered on the semiconductor surface layer is more thicker than when AlGaInAs of the seventh embodiment is used as the semiconductor surface layer. -The diffusion amount of In into the group VI compound semiconductor thin film could be further reduced. Further, considering the crystal quality of the II-VI compound semiconductor layer laminated thereon, the thickness of the semiconductor surface layer 10 made of AlInAs should be equal to or less than the critical thickness determined by the amount of lattice mismatch with the InP substrate. Desirably, a composition Al 0.48 In 0.52 A lattice-matched with InP.
s is most desirable. AlInAs on InP
Varies depending on the magnitude of lattice mismatch with the InP substrate, for example, Matthews and Blakes
J. Cryst. Growth, 27, reviewed by Lee
Page 118 It can be calculated by the mechanical equilibrium theory published in 1974. Z on the InP substrate thus manufactured
When the PL spectrum of the nCdSe layer 9 at room temperature was measured, the emission intensity at the band edge near 590 nm was increased about twice as large as that of ZnCdSe formed on the InP substrate using the conventional technique, and the deep level near 750 nm was obtained. The emission from was reduced to 1/10. In addition, as a result of analyzing this sample using the SIMS method, it was found that the amount of In diffused into the ZnCdSe layer 9 was reduced to about 1/20 of the conventional one, and the crystal quality was improved. .

【0016】第11の実施形態では、Inを含まない半
導体表面層を用いた場合について説明する。本発明の具
体的な実施形態として、AlPからなる半導体表面層が
設けられたInP基板上のII−VI族化合物半導体薄膜の
層構造は、図6におけるAlGaInAsからなる半導
体表面層11を、AlPからなる半導体表面層に変更す
ることにより完成する。成長手順としてはまず、III−
V族化合物半導体成長室においてP分子線照射下でIn
P基板(Inを含むIII−V族化合物半導体層)5表面
の自然酸化膜を除去し、続いてInPバッファ層6を成
長させ、この上にAlPからなる半導体表面層を堆積さ
せた。この基板を真空搬送機構を介してII−VI族化合物
半導体成長室に移送し、この上に厚さ約1μmのZn
0.48Cd0.52Se層(II−VI族化合物半導体薄膜層)9
を成長した。本発明者の研究によれば、Inを含むIII
−V族化合物半導体上にInを含まない半導体表面層が
少なくとも一層設けられていると、従来のInを含まな
い半導体表面層が設けられていない場合に比べて、該半
導体表面層上に積層するII−VI族化合物半導体薄膜中へ
のInの拡散が大幅に低減されることがわかった。ま
た、AlPからなる半導体表面層10の層厚は、その上
に積層するII−VI族化合物半導体層の結晶品質を考える
と、InP基板に対する格子不整合量で決まる臨界膜厚
以下にすることが望ましい。しかしながらAlPの場
合、InPとの間には約−6.9%もの格子不整合があ
り、この場合の臨界膜厚は、0.3nm以下即ち1原子
層以下になってしまい、これではInの拡散を抑制する
半導体表面層として機能しなくなってしまう恐れがあ
る。そこで現実的なAlPの層厚としては1nm程度と
することが望ましい。このようにして作製したInP基
板上のZnCdSe層9の室温でのPLスペクトルを測
定したところ590nm付近のバンド端の発光強度が従
来の技術を用いてInP基板上に作製したZnCdSe
に比べて約3倍に増大し750nm近傍の深い準位から
の発光は1/10に減少した。また、この試料をSIM
S法を用いて分析した結果、ZnCdSe層9中に拡散
しているInの量は従来の約1/30に低減し、結晶品
質が向上していることが明らかとなった。また、上記実
施形態では、Inを含まない半導体表面層として、Al
P用いた場合について説明したが、AlPの代りにAl
As、AlSb、GaP、GaAs、GaSb、AlA
sSb、GaAsSb、AlPSb、GaPSb、Ga
AlAs、GaAlP、AlAsP、GaAsP、Ga
AlAsSb、GaAlPSb、GaAlAsP等を用
いても良く上記実施形態と同様にInの拡散が抑制され
る。
In the eleventh embodiment, a case where a semiconductor surface layer containing no In is used will be described. As a specific embodiment of the present invention, the layer structure of the group II-VI compound semiconductor thin film on the InP substrate provided with the semiconductor surface layer made of AlP is such that the semiconductor surface layer 11 made of AlGaInAs in FIG. It is completed by changing to a semiconductor surface layer. First of all, III-
In a group V compound semiconductor growth chamber, under P molecular beam irradiation, In
The natural oxide film on the surface of the P substrate (III-V compound semiconductor layer containing In) 5 was removed, an InP buffer layer 6 was grown, and a semiconductor surface layer made of AlP was deposited thereon. The substrate was transferred to a II-VI compound semiconductor growth chamber via a vacuum transfer mechanism, and a Zn-containing layer having a thickness of about 1 μm was placed thereon.
0.48 Cd 0.52 Se layer (II-VI compound semiconductor thin film layer) 9
Grew. According to the study of the present inventor, III containing In
When at least one semiconductor surface layer containing no In is provided on the group V compound semiconductor, the semiconductor layer is stacked on the semiconductor surface layer as compared with the case where the conventional semiconductor surface layer containing no In is not provided. It was found that the diffusion of In into the II-VI compound semiconductor thin film was significantly reduced. Further, considering the crystal quality of the II-VI compound semiconductor layer laminated thereon, the thickness of the semiconductor surface layer 10 made of AlP should be equal to or less than the critical thickness determined by the amount of lattice mismatch with the InP substrate. desirable. However, in the case of AlP, there is a lattice mismatch of about -6.9% with InP. In this case, the critical film thickness is 0.3 nm or less, that is, 1 atomic layer or less. There is a possibility that it will not function as a semiconductor surface layer for suppressing diffusion. Therefore, it is desirable that the practical AlP layer thickness be about 1 nm. When the PL spectrum at room temperature of the ZnCdSe layer 9 on the InP substrate manufactured in this manner was measured, the emission intensity at the band edge near 590 nm showed that the ZnCdSe layer 9 on the InP substrate was manufactured using the conventional technique.
The light emission from a deep level near 750 nm was reduced by a factor of about 10 as compared with the case of FIG. In addition, this sample was
As a result of analysis using the S method, it was found that the amount of In diffused into the ZnCdSe layer 9 was reduced to about 1/30 of the conventional level, and the crystal quality was improved. In the above embodiment, the semiconductor surface layer containing no In is made of Al
Although the case where P was used was described, AlP was used instead of AlP.
As, AlSb, GaP, GaAs, GaSb, AlA
sSb, GaAsSb, AlPSb, GaPSb, Ga
AlAs, GaAlP, AlAsP, GaAsP, Ga
AlAsSb, GaAlPSb, GaAlAsP or the like may be used, and the diffusion of In is suppressed as in the above embodiment.

【0017】図7に、第12の実施形態の主要部の基本
的な層構造を示す。本実施形態の半導体薄膜は、III−
V族化合物半導体成長室において半導体基板(Inを含
むIII−V族化合物半導体層)1上に、Inを含むバッ
ファ層2を堆積させ、この上にさらにSbを含む半導体
表面層12を少なくとも一層形成した後、これを真空搬
送機構を介してII−VI族化合物半導体成長室に移送し、
II−VI族化合物半導体薄膜層4を積層することにより得
られる。Riouxらは、InP基板上に成長させたZ
nSe中へのInの拡散について検討を行い、InP基
板上にSbを数原子層分供給しその上にZnSeを成長
させると、ZnSe中へのInの拡散量が減少すること
を見出したが、Sbを供給されたInP基板表面は格子
定数が変化し、ZnSe中に多数の結晶欠陥が発生して
良質のZnSeを成長させることができないことを報告
している(ジャーナル オブ エレクトロン スペクト
ロスコピー アンド リレイティド フェノメナ
(J. Electron Spectroscopy
and Related Phenomena) 6
8巻 719頁 1994年)。そこで、本発明者は数
々の検討を重ねた結果、本発明を完成した。本発明者の
研究によれば、Inを含むIII−V族化合物半導体上に
Sbを含みかつ界面方向の格子定数が該Inを含むIII
−V族化合物半導体と一致している半導体表面層を少な
くとも一層形成し、その上にII−VI族化合物半導体薄膜
を堆積させると、該II−VI族化合物半導体薄膜の格子定
数も該Inを含むIII−V族化合物半導体の格子定数と
一致するため結晶欠陥の発生が少なく良好な結晶性が維
持でき、かつ該II−VI族化合物半導体薄膜中へのInの
拡散が減少することが分かった。したがって、本発明の
Sbを含みかつ界面方向の格子定数がInを含むIII−
V族化合物半導体と一致する半導体表面上に、II−VI族
化合物半導体薄膜4を積層すると、該II−VI族化合物半
導体薄膜4中に結晶欠陥を発生させることなく、Inの
拡散を大幅に低減でき、従来のII−VI族化合物半導体薄
膜に比べ飛躍的に結晶品質が向上した。
FIG. 7 shows a basic layer structure of a main part of the twelfth embodiment. The semiconductor thin film of the present embodiment has a III-
A buffer layer 2 containing In is deposited on a semiconductor substrate (a III-V compound semiconductor layer containing In) 1 in a group V compound semiconductor growth chamber, and at least one semiconductor surface layer 12 containing Sb is further formed thereon. After that, this is transferred to a II-VI compound semiconductor growth chamber via a vacuum transfer mechanism,
It is obtained by laminating II-VI compound semiconductor thin film layers 4. Rioux et al. Reported that Z grown on an InP substrate.
The diffusion of In into nSe was examined, and it was found that when Sb was supplied on the InP substrate by several atomic layers and ZnSe was grown thereon, the amount of In diffused into ZnSe decreased. It has been reported that the lattice constant of the InP substrate surface supplied with Sb changes, and a large number of crystal defects are generated in ZnSe, so that high quality ZnSe cannot be grown (Journal of Electron Spectroscopy and Relevant Phenomena).
(J. Electron Spectroscopy
and Related Phenomena) 6
8, p. 719, 1994). The inventor has made numerous studies and completed the present invention. According to the study of the present inventor, it has been found that Sb is contained on a III-V compound semiconductor containing In and the lattice constant in the interface direction is III containing In.
-Forming at least one semiconductor surface layer corresponding to the group V compound semiconductor, and depositing a II-VI compound semiconductor thin film thereon, the lattice constant of the II-VI compound semiconductor thin film also contains In It has been found that since the lattice constant of the III-V compound semiconductor coincides with that of the III-V compound semiconductor, the generation of crystal defects is small, good crystallinity can be maintained, and the diffusion of In into the II-VI compound semiconductor thin film decreases. Therefore, III- containing the Sb of the present invention and having a lattice constant in the interface direction containing In.
When the II-VI compound semiconductor thin film 4 is laminated on the semiconductor surface coincident with the group V compound semiconductor, the diffusion of In is significantly reduced without generating crystal defects in the II-VI compound semiconductor thin film 4. As a result, the crystal quality was dramatically improved as compared with the conventional II-VI compound semiconductor thin film.

【0018】図8に、第13の実施形態の主要部のの層
構造の一例を示す。まず、III−V族化合物半導体成長
室においてAs分子線照射下でInAs基板(Inを含
むIII−V族化合物半導体層)13表面の自然酸化膜を
除去し、続いてInAsバッファ層14を成長させ、こ
の上にInPSbからなる半導体表面層15を堆積させ
た。この基板を真空搬送機構を介してII−VI族化合物半
導体成長室に移送し、この上に厚さ約1μmのInAs
基板と格子整合するZnSe0.1Te0.9層(II−VI族化
合物半導体薄膜層)16を成長した。本発明者の研究に
よれば、Inを含むIII−V族化合物半導体上にSbを
含む半導体表面層を少なくとも一層設けた場合、従来の
Sbを含む半導体表面層が設けられていない場合に比べ
て、その上に積層させるII−VI族化合物半導体薄膜中へ
のInの拡散量が低下すると共に、Riouxらがジャ
ーナル オブ エレクトロン スペクトロスコピー ア
ンド リレイティド フェノメナ (J. Elect
ron Spectroscopy and Rela
ted Phenomena) 68巻 719頁 1
994年で報告しているような結晶欠陥の発生は少なく
なることが分かった。また、InPSbからなる半導体
表面層15の層厚は、その上に積層するII−VI族化合物
半導体層の結晶品質を考えると、InAs基板に対する
格子不整合量で決まる臨界膜厚以下にすることが望まし
く、InAsと格子整合する組成InP0.69Sb0.31
することが最も望ましい。InAs上のInPSbの臨
界膜厚は、InAs基板との間の格子不整合の大きさに
より変化し、例えばMatthewsとBlakesl
eeにより検討されたジャーナル オブ クリスタル
グロウス(J.Cryst.Growth)27巻 1
18ページ 1974年掲載の力学的平衡理論により計
算できる。このようにして作製したInAs基板上のZ
nSeTe層16の室温でのPLスペクトルを測定した
ところ570nm付近のバンド端の発光強度が従来の技
術を用いてInAs基板上に作製したZnSeTeに比
べて約2倍に増大し720nm近傍の深い準位からの発
光は約1/10に減少した。また、この試料をSIMS
法を用いて分析した結果、ZnSeTe層16中に拡散
しているInの量は従来の1/20に減少し、結晶品質
が大幅に向上していることが明らかとなった。
FIG. 8 shows an example of the layer structure of the main part of the thirteenth embodiment. First, a natural oxide film on the surface of an InAs substrate (a III-V compound semiconductor layer containing In) 13 is removed in a III-V compound semiconductor growth chamber under As molecular beam irradiation, and then an InAs buffer layer 14 is grown. Then, a semiconductor surface layer 15 made of InPSb was deposited thereon. The substrate is transferred to a II-VI compound semiconductor growth chamber via a vacuum transfer mechanism, and an InAs layer having a thickness of about 1 μm is placed thereon.
A ZnSe 0.1 Te 0.9 layer (II-VI compound semiconductor thin film layer) 16 lattice-matched to the substrate was grown. According to the study of the present inventor, when at least one semiconductor surface layer containing Sb is provided on a III-V group compound semiconductor containing In, compared with the conventional case where the semiconductor surface layer containing Sb is not provided. And the diffusion amount of In into the II-VI compound semiconductor thin film laminated thereon is reduced, and Rioux et al. Disclose a journal of electron spectroscopy and related phenomena (J. Elect.).
ron Spectroscopy and Rela
ted Phenomena) 68 pages 719 pages 1
It was found that the occurrence of crystal defects as reported in 994 was reduced. Also, considering the crystal quality of the II-VI compound semiconductor layer laminated thereon, the thickness of the semiconductor surface layer 15 made of InPSb should be equal to or less than the critical thickness determined by the amount of lattice mismatch with the InAs substrate. Most preferably, the composition is InP 0.69 Sb 0.31 which lattice-matches with InAs. The critical thickness of InPSb on InAs varies depending on the magnitude of lattice mismatch with the InAs substrate, for example, Matthews and Blakesl.
Journal of Crystal reviewed by ee
Grouse (J. Cryst. Growth) 27 Vol. 1
Page 18 It can be calculated by the mechanical equilibrium theory published in 1974. Z on the InAs substrate thus manufactured
When the PL spectrum of the nSeTe layer 16 at room temperature was measured, the emission intensity at the band edge near 570 nm increased about twice as large as that of ZnSeTe formed on the InAs substrate by using the conventional technique, and the deep level near 720 nm. The emission from was reduced to about 1/10. In addition, this sample was
As a result of analysis using the method, it was found that the amount of In diffused into the ZnSeTe layer 16 was reduced to 1/20 of that of the conventional method, and that the crystal quality was greatly improved.

【0019】第14の実施形態では、第13の実施形態
における半導体表面層15を、InPSbからGaAs
Sbに変更した。本発明者の研究によれば、上記Sbを
含む半導体表面層がAlまたはGaを含む場合、その上
に積層したII−VI族化合物半導体薄膜中へのInの拡散
を低減する効果が大幅に増し、Riouxらがジャーナ
ル オブ エレクトロン スペクトロスコピー アンド
リレイティドフェノメナ (J. Electron
Spectroscopy andRelated
Phenomena) 68巻 719頁 1994年
で報告しているような結晶欠陥の発生は少なくなること
が分かった。また、GaAsSbからなる半導体表面層
15の層厚は、その上に積層するII−VI族化合物半導体
層の結晶品質を考えると、InAs基板に対する格子不
整合量で決まる臨界膜厚以下にすることが望ましく、I
nAsと格子整合する組成GaAs0.08Sb0.92とする
ことが最も望ましい。InAs上のGaAsSbの臨界
膜厚は、InAs基板との間の格子不整合の大きさによ
り変化し、例えばMatthewsとBlakesle
eにより検討されたジャーナル オブ クリスタル グ
ロウス(J.Cryst.Growth)27巻 11
8ページ 1974年掲載の力学的平衡理論により計算
できる。このようにして作製したInAs基板上のZn
SeTe層16の室温でのPLスペクトルを測定したと
ころ570nm付近のバンド端の発光強度が従来の技術
を用いてInAs基板上に作製したZnSeTeに比べ
て約10倍に増大し720nm近傍の深い準位からの発
光は約1/100に減少した。また、この試料をSIM
S法を用いて分析した結果、ZnSeTe層16中に拡
散しているInの量は従来の1/1000に減少し、結
晶品質が大幅に向上していることが明らかとなった。ま
た、上記実施形態ではAlまたGaとSbを含む半導体
表面層の一例として、GaAsSbを用いた場合につい
て説明したが、GaAsSbの代りにIII族元素として
Al、Ga、Inを含み、V族元素としてはP、As、
Sbを含みかつ少なくともAlまたはGaのどちらかと
Sbを含む、AlAsSb、AlPSb、AlInAs
Sb、AlInPSb、GaPSb、GaInPSb、
GaInAsSb、AlGaPSb、AlGaAsSb
等を用いても良く、上記実施形態と同様にInの拡散が
抑制される。また、これらのAlまたGaとSbを含む
半導体表面層の層厚は、その上に積層するII−VI族化合
物半導体層の結晶品質を考えると、InAs基板に対す
る格子不整合量で決まる臨界膜厚以下にすることが望ま
しく、InAs基板と格子整合する組成にすることが最
も望ましい。また、InAs上の上記AlまたGaとS
bを含む半導体表面層の臨界膜厚は、InAs基板との
間の格子不整合の大きさにより変化し、例えばMatt
hewsとBlakesleeにより検討されたジャー
ナル オブ クリスタル グロウス(J.Cryst.
Growth)27巻 118ページ 1974年掲載
の力学的平衡理論により計算できる。
In the fourteenth embodiment, the semiconductor surface layer 15 of the thirteenth embodiment is formed from InPSb to GaAs.
Changed to Sb. According to the research of the present inventors, when the semiconductor surface layer containing Sb contains Al or Ga, the effect of reducing the diffusion of In into the II-VI compound semiconductor thin film laminated thereon is greatly increased. , Rioux et al., Journal of Electron Spectroscopy and Related Phenomena (J. Electron)
Spectroscopy andRelated
Phenomena) 68, p. 719 It was found that the occurrence of crystal defects as reported in 1994 was reduced. The thickness of the semiconductor surface layer 15 made of GaAsSb should be equal to or less than the critical thickness determined by the amount of lattice mismatch with the InAs substrate in consideration of the crystal quality of the II-VI compound semiconductor layer laminated thereon. Desirably, I
Most preferably, the composition is GaAs 0.08 Sb 0.92 which lattice-matches with nAs. The critical film thickness of GaAsSb on InAs varies depending on the magnitude of the lattice mismatch with the InAs substrate, for example, Matthews and Blakesle.
e, Journal of Crystal Growth 27, 11
Page 8 It can be calculated by the mechanical equilibrium theory published in 1974. Zn on the InAs substrate thus manufactured
When the PL spectrum of the SeTe layer 16 at room temperature was measured, the emission intensity at the band edge near 570 nm was increased about 10 times as compared with ZnSeTe formed on the InAs substrate using the conventional technique, and the deep level near 720 nm was obtained. From the light was reduced to about 1/100. In addition, this sample was
As a result of analysis using the S method, it was found that the amount of In diffused into the ZnSeTe layer 16 was reduced to 1/1000 of the conventional level, and that the crystal quality was significantly improved. In the above embodiment, the case where GaAsSb is used as an example of a semiconductor surface layer containing Al or Ga and Sb has been described. However, instead of GaAsSb, Al, Ga, and In are included as Group III elements, and as Group V elements. Is P, As,
AlAsSb, AlPSb, AlInAs containing Sb and containing at least either Al or Ga and Sb
Sb, AlInPSb, GaPSb, GaInPSb,
GaInAsSb, AlGaPSb, AlGaAsSb
May be used, and the diffusion of In is suppressed as in the above embodiment. Further, considering the crystal quality of the II-VI group compound semiconductor layer laminated thereon, the thickness of the semiconductor surface layer containing Al, Ga and Sb is determined by the critical thickness determined by the amount of lattice mismatch with respect to the InAs substrate. The composition is desirably set to the following, and most desirably, the composition is lattice matched with the InAs substrate. In addition, the above Al or Ga and In on InAs
The critical film thickness of the semiconductor surface layer containing b varies depending on the magnitude of lattice mismatch between the semiconductor surface layer and the InAs substrate.
hews and Blakeslee, the Journal of Crystal Grouse (J. Cryst.
(Growth) Vol. 27, page 118, can be calculated by the mechanical equilibrium theory published in 1974.

【0020】図9に、第15の実施形態の主要部の層構
造の一例を示す。まず、III−V族化合物半導体成長室
においてP分子線照射下でInP基板(Inを含むIII
−V族化合物半導体層)5表面の自然酸化膜を除去し、
続いてInPバッファ層6を成長させ、この上にGaI
nPSbからなる半導体表面層17を堆積させた。この
基板を真空搬送機構を介してII−VI族化合物半導体成長
室に移送し、この上に厚さ約1μmのZn0.48Cd0.52
Se層(II−VI族化合物半導体薄膜層)9を成長した。
本発明者の研究によれば、Inを含むIII−V族化合物
半導体上にAlまたはGaを含みかつSbを含む半導体
表面層少なくとも一層設けた場合、従来のAlまたはG
aを含みかつSbを含む半導体表面層が設けられていな
い場合に比べて、その上に積層させるII−VI族化合物半
導体薄膜中へのInの拡散量が大幅に低下すると共に、
Riouxらがジャーナル オブ エレクトロン スペ
クトロスコピー アンド リレイティド フェノメナ
(J. Electron Spectroscopy
and Related Phenomena) 6
8巻 719頁 1994年で報告しているような結晶
欠陥の発生は少なくなることが分かった。また、GaI
nPSbからなる半導体表面層17の層厚は、その上に
積層するII−VI族化合物半導体層の結晶品質を考える
と、InP基板に対する格子不整合量で決まる臨界膜厚
以下にすることが望ましく、InPと格子整合する組成
GaxIn1-xySb1-y(ここでx、yは、0≦x≦1,0≦
y≦1,y=(10.4−6.53x)/(10.4+0.59x)の関係を
満たす)とすることが最も望ましい。InP上のGaI
nPSbの臨界膜厚は、InP基板との間の格子不整合
の大きさにより変化し、例えばMatthewsとBl
akesleeにより検討されたジャーナル オブ ク
リスタル グロウス(J.Cryst.Growth)
27巻 118ページ 1974年掲載の力学的平衡理
論により計算できる。このようにして作製したInP基
板上のZnCdSe層9の室温でのPLスペクトルを測
定したところ590nm付近のバンド端の発光強度が従
来の技術を用いてInP基板上に作製したZnCdSe
に比べて約5倍に増大し、750nm近傍の深い準位か
らの発光強度は1/20に減少した。また、この試料を
SIMS法を用いて分析した結果、ZnCdSe層中に
拡散しているInの量は約1/100に減少し、結晶品
質が大幅に向上していることが明らかとなった。また、
上記実施形態では、AlまたGaとSbを含む半導体表
面層として、GaInPSbを用いた場合について説明
したが、GaInPSbの代りにAlInPSb等を用
いても上記実施形態と同様の効果がある。
FIG. 9 shows an example of the layer structure of the main part of the fifteenth embodiment. First, in a III-V compound semiconductor growth chamber, an InP substrate (III containing In) was irradiated under P molecular beam irradiation.
-V group compound semiconductor layer) 5 Remove the natural oxide film on the surface,
Subsequently, an InP buffer layer 6 is grown, and GaI
A semiconductor surface layer 17 of nPSb was deposited. The substrate was transferred to a II-VI compound semiconductor growth chamber via a vacuum transfer mechanism, and a Zn 0.48 Cd 0.52 layer having a thickness of about 1 μm was placed thereon.
An Se layer (II-VI compound semiconductor thin film layer) 9 was grown.
According to the study of the present inventors, when at least one semiconductor surface layer containing Al or Ga and containing Sb is provided on a III-V compound semiconductor containing In, conventional Al or G
The diffusion amount of In into the II-VI group compound semiconductor thin film laminated thereon is significantly reduced as compared with the case where the semiconductor surface layer containing a and Sb is not provided, and
Rioux et al. Published the Journal of Electron Spectroscopy and Relaunched Phenomena
(J. Electron Spectroscopy
and Related Phenomena) 6
8, page 719, it was found that the occurrence of crystal defects as reported in 1994 was reduced. In addition, GaI
Considering the crystal quality of the II-VI group compound semiconductor layer laminated thereon, the thickness of the semiconductor surface layer 17 made of nPSb is desirably not more than the critical thickness determined by the amount of lattice mismatch with the InP substrate. Composition Ga x In 1−x P y Sb 1−y (where x and y are 0 ≦ x ≦ 1, 0 ≦
It is most preferable that y ≦ 1, y = (10.4−6.53x) / (10.4 + 0.59x). GaI on InP
The critical film thickness of nPSb varies depending on the magnitude of lattice mismatch between the nPSb and the InP substrate.
J. Cryst. Growth reviewed by Akeslee
27, page 118, can be calculated by the mechanical equilibrium theory published in 1974. When the PL spectrum at room temperature of the ZnCdSe layer 9 on the InP substrate manufactured in this manner was measured, the emission intensity at the band edge near 590 nm showed that the ZnCdSe layer 9 on the InP substrate was manufactured using the conventional technique.
And the emission intensity from a deep level near 750 nm decreased to 1/20. Further, as a result of analyzing this sample using the SIMS method, it was found that the amount of In diffused into the ZnCdSe layer was reduced to about 1/100, and the crystal quality was significantly improved. Also,
In the above embodiment, the case where GaInPSb is used as the semiconductor surface layer containing Al, Ga and Sb has been described. However, the same effect as in the above embodiment can be obtained by using AlInPSb or the like instead of GaInPSb.

【0021】第16の実施形態では、第15の実施形態
における半導体表面層17を、GaInPSbからGa
PSbに変更した。本発明者の研究によれば、上記Sb
を含む半導体表面層がInを含まない場合、その上に積
層したII−VI族化合物半導体薄膜中へのInの拡散を低
減する効果は劇的に増し、Riouxらがジャーナル
オブ エレクトロン スペクトロスコピー アンド リ
レイティド フェノメナ (J. Electron
Spectroscopy and Related
Phenomena) 68巻 719頁 1994年
で報告しているような結晶欠陥の発生も無いことが分か
った。また、GaPSbからなる半導体表面層の層厚
は、その上に積層するII−VI族化合物半導体層の結晶品
質を考えると、InP基板に対する格子不整合量で決ま
る臨界膜厚以下にすることが望ましく、InPと格子整
合する組成GaP0.35Sb0.65とすることが最も望まし
い。InP上のGaPSbの臨界膜厚は、InP基板と
の間の格子不整合の大きさにより変化し、例えばMat
thewsとBlakesleeにより検討されたジャ
ーナル オブ クリスタル グロウス(J.Crys
t.Growth)27巻 118ページ 1974年
掲載の力学的平衡理論により計算できる。このようにし
て作製したInP基板上のZnCdSe層9の室温での
PLスペクトルを測定したところ590nm付近のバン
ド端の発光強度が従来の技術を用いてInP基板上に作
製したZnCdSeに比べて約10倍に増大し750n
m近傍の深い準位からの発光は観測されなかった。ま
た、この試料をSIMS法を用いて分析した結果、Zn
CdSe層中に拡散しているInの量は検出限界以下で
あり、結晶品質が大幅に向上していることが明らかとな
った。また、上記実施形態では、AlまたGaとSbを
含む半導体表面層として、GaPSbを用いた場合につ
いて説明したが、GaPSbの代りにAlPSb、Al
AsSb、GaAsSb、AlGaPSb、AlGaA
sSb等を用いても良く上記実施形態と同様にInの拡
散が抑制される。また、AlPSb、AlAsSb、G
aAsSb、AlGaPSb、AlGaAsSb等から
なる半導体表面層の層厚は、その上に積層するII−VI族
化合物半導体層の結晶品質を考えると、InP基板に対
する格子不整合量で決まる臨界膜厚以下にすることが望
ましく、InPと格子整合する組成AlP0.4Sb0.6、
AlAs0.56Sb0.44、GaAs0.51Sb0.49、Alx
Ga1-xySb1-y(ここでx、yは、0≦x≦1,0≦y≦
1,y=(0.67x+3.87)/(0.47x+10.99)の関係を満
たす)、AlxGa1-xAsySb1-y(ここでx、yは、0
≦x≦1,0≦y≦1,y=(0.67x+3.87)/(0.54x+7.5
4)の関係を満たす)等とすることが最も望ましい。ま
た、InP上のAlPSb、AlAsSb、GaAsS
b、AlGaPSb、AlGaAsSb等の臨界膜厚
は、InP基板との間の格子不整合の大きさにより変化
し、例えばMatthewsとBlakesleeによ
り検討されたジャーナル オブ クリスタル グロウス
(J.Cryst.Growth)27巻 118ペー
ジ1974年掲載の力学的平衡理論により計算できる。
In the sixteenth embodiment, the semiconductor surface layer 17 of the fifteenth embodiment is changed from GaInPSb to Ga
Changed to PSb. According to the study of the inventor, the above Sb
In the case where the semiconductor surface layer containing In does not contain In, the effect of reducing the diffusion of In into the II-VI compound semiconductor thin film laminated thereon is dramatically increased, and Rioux et al.
Of Electron Spectroscopy and Relativized Phenomena (J. Electron
Spectroscopy and Related
Phenomena) 68, p. 719. It was also found that there was no generation of crystal defects as reported in 1994. Further, considering the crystal quality of the II-VI compound semiconductor layer laminated thereon, the thickness of the semiconductor surface layer made of GaPSb is desirably not more than the critical thickness determined by the amount of lattice mismatch with the InP substrate. , InP, the composition is most preferably GaP 0.35 Sb 0.65 . The critical film thickness of GaPSb on InP changes depending on the magnitude of the lattice mismatch with the InP substrate.
journals of Crystal Grouse (J. Crys) reviewed by Thews and Blakeslee.
t. (Growth) Vol. 27, page 118, can be calculated by the mechanical equilibrium theory published in 1974. When the PL spectrum of the ZnCdSe layer 9 on the InP substrate thus manufactured was measured at room temperature, the emission intensity at the band edge near 590 nm was about 10 times that of the ZnCdSe formed on the InP substrate using the conventional technique. 750n
Light emission from a deep level near m was not observed. In addition, as a result of analyzing this sample using the SIMS method, Zn
The amount of In diffused into the CdSe layer was below the detection limit, and it was found that the crystal quality was significantly improved. In the above embodiment, the case where GaPSb is used as the semiconductor surface layer containing Al or Ga and Sb has been described. However, instead of GaPSb, AlPSb, Al
AsSb, GaAsSb, AlGaPSb, AlGaAs
sSb or the like may be used, and diffusion of In is suppressed as in the above embodiment. AlPSb, AlAsSb, G
The thickness of the semiconductor surface layer made of aAsSb, AlGaPSb, AlGaAsSb, or the like is not more than the critical thickness determined by the amount of lattice mismatch with the InP substrate in consideration of the crystal quality of the II-VI compound semiconductor layer stacked thereon. And a composition AlP0.4Sb0.6 lattice-matched to InP,
AlAs 0.56 Sb 0.44 , GaAs 0.51 Sb 0.49 , Al x
Ga 1-x Py Sb 1-y (where x and y are 0 ≦ x ≦ 1, 0 ≦ y ≦
1, y = (0.67x + 3.87) / (0.47x + 10.99)), AlxGa1-xAsySb1-y (where x and y are 0
≤x≤1, 0≤y≤1, y = (0.67x + 3.87) / (0.54x + 7.5
It is most preferable to satisfy 4)). AlPSb, AlAsSb, GaAsS on InP
The critical film thickness of b, AlGaPSb, AlGaAsSb, etc. changes depending on the magnitude of the lattice mismatch with the InP substrate. For example, Journal of Crystal Growth, Vol. It can be calculated by the mechanical equilibrium theory published on page 1974.

【0022】 第17の実施形態では、半
導体表面層が超格子である場合について説明する。本発
明の具体的な実施形態として、GaAs/GaSb超格
子層をIn拡散防止層として用いたInP基板上のII−
VI族化合物半導体薄膜の層構造は、図9におけるGaI
nPSbからなる半導体表面層17をGaAs/GaS
b超格子層からなる半導体表面層に置き換えることによ
り完成される。まず、III−V族化合物半導体成長室に
おいてP分子線照射下でInP基板5表面の自然酸化膜
を除去し、続いてInPバッファ層6を成長させ、この
上にGaAs/GaSb超格子からなる半導体表面層を
堆積させた。この基板を真空搬送機構を介してII−VI族
化合物半導体成長室に移送し、この上に厚さ約1μmの
Zn0.48Cd0.52Se層9を成長した。本発明者の研究
によれば、半導体表面層17が超格子で形成されている
と、単膜の場合に比べて、上に積層させるII−VI族化合
物半導体薄膜中へのInの拡散量がさらに減少するとと
もに、該II−VI族化合物半導体薄膜の結晶品質もさらに
向上することが分かった。また、GaAs/GaSb超
格子からなるIn拡散防止層の各層厚および周期数は、
その上に積層するII−VI族化合物半導体層の結晶品質を
考えると、InP基板に対する格子不整合量で決まる臨
界膜厚以下にすることが望ましく、またInP基板の格
子定数と超格子層の平均の格子定数が等しくなることが
最も望ましい。具体的には、GaAs/GaSb超格子
の場合は、GaAsとInPの間には−3.67%の格
子不整合があり、一方GaSbとInPの間には+3.
87%の格子不整合があるため、この場合の両者の膜厚
はともに1nm以下とすることが望ましい。また、例え
ばGaAsが0.5nm、GaSbが0.5nmの場合
は、GaAs/GaSb超格子の平均歪量は+0.1%
程度となり、超格子の周期数は最大で150周期程度ま
でであれば臨界膜厚を超えない。各層の臨界膜厚および
超格子全体の臨界膜厚は、InP基板との間の格子不整
合の大きさにより変化し、例えばMatthewsとB
lakesleeにより検討されたジャーナル オブ
クリスタル グロウス(J.Cryst.Growt
h)27巻 118ページ 1974年掲載の力学的平
衡理論により計算できる。このようにして作製したIn
P基板上のZnCdSe層9の室温でのPLスペクトル
を測定したところ590nm付近のバンド端の発光強度
が従来の技術を用いてInP基板上に作製したZnCd
Seに比べて約20倍に増大し750nm近傍の深い準
位からの発光は観測されなかった。また、この試料をS
IMS法を用いて分析した結果、ZnCdSe層9中に
拡散しているInの量は検出限界以下であり、結晶品質
が向上していることが明らかとなった。また、上記実施
形態では、超格子層からなる半導体表面層として、Ga
As/GaSb超格子を用いた場合について説明した
が、III族元素としてAl、Ga、In等を含み、V族
元素としてP、As、、Sbを含む超格子層、例えばG
aP/GaSb、AlP/AlSbなどの超格子やGa
As/InSb、AlP/GaSbなどの超格子用いて
も同様の効果がある。また超格子の各層は二元化合物で
ある必要はなく例えばAlGaAs、AlGaSb等の
三元以上の混晶であってもよい。
In a seventeenth embodiment, a case where the semiconductor surface layer is a super lattice will be described. As a specific embodiment of the present invention, II- on an InP substrate using a GaAs / GaSb superlattice layer as an In diffusion prevention layer.
The layer structure of the group VI compound semiconductor thin film is represented by GaI in FIG.
The semiconductor surface layer 17 made of nPSb is formed of GaAs / GaS
It is completed by replacing with a semiconductor surface layer composed of a b superlattice layer. First, the natural oxide film on the surface of the InP substrate 5 is removed under P molecular beam irradiation in a group III-V compound semiconductor growth chamber, and then an InP buffer layer 6 is grown, on which a GaAs / GaSb super lattice semiconductor A surface layer was deposited. The substrate was transferred to a II-VI compound semiconductor growth chamber via a vacuum transfer mechanism, and a Zn 0.48 Cd 0.52 Se layer 9 having a thickness of about 1 μm was grown thereon. According to the study of the present inventor, when the semiconductor surface layer 17 is formed of a superlattice, the diffusion amount of In into the II-VI group compound semiconductor thin film laminated thereon is smaller than that of a single film. It was found that the crystal quality of the II-VI group compound semiconductor thin film was further improved as well as further reduced. In addition, each layer thickness and the number of periods of the In diffusion preventing layer composed of a GaAs / GaSb superlattice are
In consideration of the crystal quality of the II-VI compound semiconductor layer laminated thereon, it is desirable that the thickness be equal to or less than the critical film thickness determined by the amount of lattice mismatch with the InP substrate. Most preferably, the lattice constants are equal. Specifically, in the case of a GaAs / GaSb superlattice, there is a -3.67% lattice mismatch between GaAs and InP, while +3.
Since there is a lattice mismatch of 87%, it is desirable that both of the film thicknesses in this case be 1 nm or less. When GaAs is 0.5 nm and GaSb is 0.5 nm, the average strain of the GaAs / GaSb superlattice is + 0.1%.
When the number of periods of the superlattice is up to about 150, the critical film thickness is not exceeded. The critical film thickness of each layer and the critical film thickness of the entire superlattice change depending on the magnitude of lattice mismatch between the InP substrate and, for example, Matthews and B.
The journal of which was considered by Lakeslee
Crystal Grouse (J. Cryst. Growth)
h) Volume 27, page 118, can be calculated by the mechanical equilibrium theory published in 1974. In thus prepared
When the PL spectrum of the ZnCdSe layer 9 on the P substrate at room temperature was measured, the emission intensity at the band edge near 590 nm showed that the ZnCdSe layer 9 was formed on the InP substrate using the conventional technique.
Light emission from a deep level near 750 nm, which is about 20 times as large as that of Se, was not observed. In addition, this sample
As a result of analysis using the IMS method, the amount of In diffused into the ZnCdSe layer 9 was below the detection limit, and it was clear that the crystal quality was improved. In the above embodiment, Ga is used as the semiconductor surface layer composed of the superlattice layer.
The case where an As / GaSb superlattice is used has been described, but a superlattice layer containing Al, Ga, In, or the like as a group III element and containing P, As, or Sb as a group V element, for example, G
Superlattice such as aP / GaSb, AlP / AlSb, Ga
Similar effects can be obtained by using a superlattice such as As / InSb or AlP / GaSb. Each layer of the superlattice does not need to be a binary compound, and may be a ternary or higher mixed crystal such as AlGaAs or AlGaSb.

【0023】第18の実施形態では、Inを含むIII−
V族化合物半導体上に上記半導体表面層と上記Teを含
むII−VI族化合物からなるIn拡散防止層が設けられて
おり、該Inを含むIII−V族化合物半導体の平均の格
子定数a0と該半導体表面層の平均の格子定数a1と該T
eを含むII−VI族化合物からなるIn拡散防止層の平均
の格子定数a2が、a1≦a0≦a2またはa1≧a0≧a2
の関係にある場合について説明する。図10に、本発明
の具体的な実施形態として、半導体表面層がGaAsか
ら成り、In拡散防止層がZnTeである場合のInP
基板上のII−VI族化合物半導体薄膜の層構造を示す。ま
ず、III−V族化合物半導体成長室においてP分子線照
射下でInP基板5表面の自然酸化膜を除去し、続いて
InPバッファ層6を成長させ、この上にGaAsから
なる半導体表面層18を堆積させた。この基板を真空搬
送機構を介してII−VI族化合物半導体成長室に移送し、
まずZnTeからなるIn拡散防止層19を堆積させ、
この上に厚さ約1μmのZn0.48Cd0.52Se層9を成
長した。本発明者の研究によれば、Inを含むIII−V
族化合物半導体上に上記半導体表面層と上記In拡散防
止層が設けられ、該Inを含むIII−V族化合物半導体
の平均の格子定数a0と該半導体表面層の平均の格子定
数a1と該Teを含むII−VI族化合物からなるIn拡散
防止層の平均の格子定数a2が、a1≦a0≦a2、また
は、a1≧a0≧a2の関係にある場合、該Inを含むIII
−V族化合物半導体上に該半導体表面層か該In拡散防
止層のどちらか一方のみが設けられている場合に比べ
て、II−VI族化合物半導体薄膜中へのInの拡散量がさ
らに減少するとともに、該II−VI族化合物半導体薄膜の
結晶品質もさらに向上することが分かった。また、Ga
Asからなる該半導体表面層とZnTeからなる該In
拡散防止層の各層の層厚および各層の層厚の和は、その
上に積層するII−VI族化合物半導体層の結晶品質を考え
ると、InP基板に対する格子不整合量で決まる臨界膜
厚以下にすることが望ましく、また、該半導体表面層及
び該In拡散防止層両者の格子定数の平均値が、該In
を含むIII−V族化合物半導体の格子定数と等しくなる
ことが最も望ましい。具体的には、GaAsとInPの
間には−3.67%の格子不整合があり、一方ZnTe
とInPの間には+4.01%の格子不整合があるた
め、この場合の両者の膜厚はともに1nm以下とするこ
とが望ましい。また、例えばGaAsが9Å、ZnTe
が0.8nmの場合は、該半導体表面層と該In拡散防
止層の歪量の平均値は、−0.06%と非常に小さくな
り、この上に積層させるII−VI族化合物半導体薄膜は歪
の影響をほとんど受けなくなり、結晶性が向上する。各
層の臨界膜厚および該半導体表面層と該In拡散防止層
両者の層厚をあわせた時の臨界膜厚は、InP基板との
間の格子不整合の大きさにより変化し、例えばMatt
hewsとBlakesleeにより検討されたジャー
ナル オブ クリスタルグロウス(J.Cryst.G
rowth)27巻 118ページ 1974年掲載の
力学的平衡理論により計算できる。このようにして作製
したInP基板上のZnCdSe層9の室温でのPLス
ペクトルを測定したところ590nm付近のバンド端の
発光強度が従来の技術を用いてInP基板上に作製した
ZnCdSeに比べて約10倍に増大し750nm近傍
の深い準位からの発光強度は1/20に低減された。ま
た、この試料をSIMS法を用いて分析した結果、Zn
CdSe層中に拡散しているInの量は約1/200に
減少し、結晶品質が大幅に向上していることが明らかと
なった。また、上記実施形態では、半導体表面層として
GaAs、In拡散防止層としてZnTeを用いた場合
について説明したが、該半導体表面層および該In拡散
防止層としては本発明の全ての半導体表面層と、本発明
の全てのTeを含むII−VI族化合物からなるIn拡散防
止層の組み合わせで上記実施形態と同様の効果がある。
In the eighteenth embodiment, III-
The semiconductor surface layer and an In diffusion preventing layer made of a II-VI compound containing Te are provided on the group V compound semiconductor, and an average lattice constant a 0 of the III-V compound semiconductor containing In is provided. The average lattice constant a 1 of the semiconductor surface layer and the T
The average lattice constant a 2 of the In diffusion preventing layer made of a II-VI group compound containing e is a 1 ≦ a 0 ≦ a 2 or a 1 ≧ a 0 ≧ a 2
A description will be given of the case where FIG. 10 shows, as a specific embodiment of the present invention, InP when the semiconductor surface layer is made of GaAs and the In diffusion prevention layer is ZnTe.
1 shows a layer structure of a II-VI compound semiconductor thin film on a substrate. First, the natural oxide film on the surface of the InP substrate 5 is removed under P molecular beam irradiation in a group III-V compound semiconductor growth chamber, and then the InP buffer layer 6 is grown. Deposited. This substrate is transferred to a II-VI compound semiconductor growth chamber via a vacuum transfer mechanism,
First, an In diffusion preventing layer 19 made of ZnTe is deposited,
A Zn 0.48 Cd 0.52 Se layer 9 having a thickness of about 1 μm was grown thereon . According to the study of the present inventors, III-V containing In
The semiconductor surface layer and the In diffusion prevention layer are provided on the group III compound semiconductor, and the average lattice constant a0 of the III-V compound semiconductor containing In and the average lattice constant a1 of the semiconductor surface layer and the Te are determined. group II-VI compound a lattice constant a 2 average of in diffusion preventing layer made of, including the, a 1 ≦ a 0 ≦ a 2, or, if a relation of a 1 ≧ a 0 ≧ a 2 , including the in III
The diffusion amount of In into the II-VI group compound semiconductor thin film is further reduced as compared with the case where only one of the semiconductor surface layer and the In diffusion preventing layer is provided on the -V group compound semiconductor. At the same time, it was found that the crystal quality of the II-VI group compound semiconductor thin film was further improved. Also, Ga
The semiconductor surface layer made of As and the In layer made of ZnTe
Considering the crystal quality of the II-VI group compound semiconductor layer laminated thereon, the thickness of each layer of the diffusion prevention layer and the sum of the thicknesses of the respective layers are not more than the critical thickness determined by the amount of lattice mismatch with respect to the InP substrate. The average value of the lattice constants of both the semiconductor surface layer and the In diffusion preventing layer is preferably
Most preferably, it is equal to the lattice constant of a group III-V compound semiconductor containing. Specifically, there is a -3.67% lattice mismatch between GaAs and InP, while ZnTe
Since there is a + 4.01% lattice mismatch between InP and InP, it is preferable that both of the film thicknesses in this case be 1 nm or less. Also, for example, GaAs is 9 °, ZnTe
Is 0.8 nm, the average value of the strain amount of the semiconductor surface layer and the In diffusion preventing layer is as very small as −0.06%, and the II-VI group compound semiconductor thin film laminated thereon is It is hardly affected by distortion, and crystallinity is improved. The critical thickness of each layer and the critical thickness when the thickness of both the semiconductor surface layer and the In diffusion preventing layer are combined vary depending on the magnitude of lattice mismatch between the InP substrate and, for example, Matt.
hews and Blakeslee, the Journal of Crystal Grouse (J. Cryst. G.
row) 27, p. 118, can be calculated by the mechanical equilibrium theory published in 1974. When the PL spectrum of the ZnCdSe layer 9 on the InP substrate thus manufactured was measured at room temperature, the emission intensity at the band edge near 590 nm was about 10 times that of the ZnCdSe formed on the InP substrate using the conventional technique. The emission intensity from a deep level near 750 nm was reduced by a factor of 20. In addition, as a result of analyzing this sample using the SIMS method, Zn
The amount of In diffused into the CdSe layer was reduced to about 1/200, and it became clear that the crystal quality was greatly improved. Further, in the above embodiment, the case where GaAs is used as the semiconductor surface layer and ZnTe is used as the In diffusion prevention layer, but all the semiconductor surface layers of the present invention are used as the semiconductor surface layer and the In diffusion prevention layer, The same effect as in the above embodiment can be obtained by the combination of the In diffusion preventing layer composed of all the Te-containing II-VI compounds of the present invention.

【0024】 第19の実施形態では、前
記半導体表面層とTeを含むII−VI族化合物からなるI
n拡散防止層が微傾斜基板上(微傾斜面)に形成されて
いることを特徴とするII−VI族化合物半導体薄膜につい
て説明する。本発明の具体的な実施形態として、<11
0>方向に2度傾いた(001)InP微傾斜基板上に
ZnSeTeから成るIn拡散防止層を設け、その上に
II−VI族化合物半導体薄膜層を形成した場合について説
明する。本実施形態の主要部の層構造は、図3における
InP基板5を<110>方向に2度傾いた(001)
InP微傾斜基板に置き換えることにより完成される。
III−V族化合物半導体成長室においてP分子線照射下
で<110>方向に2度傾いた(001)InP微傾斜
基板表面の自然酸化膜を除去し、続いてInPバッファ
層6を成長させた。この基板を真空搬送機構を介してII
−VI族化合物半導体成長室に移送し、厚さ約10nmの
ZnCdSeバッファ層7を堆積させてから、ZnSe
TeからなるIn拡散防止層8を積層し、この上に厚さ
約1μmのInPと格子整合するZn0.48Cd0.52Se
層(II−VI族化合物半導体薄膜層)9を成長した。微傾
斜基板は、基板表面からのV族元素の脱離を抑制する効
果があり、本発明者の研究によれば、微傾斜基板上で
は、前記半導体表面層やIn拡散防止層の効果はより強
くなることが明らかとなった。従って、(001)In
P微傾斜基板上に形成した。ZnSeTeからなるIn
拡散防止層8中ではInの拡散速度が、傾斜のほとんど
ない(001)InP基板上の場合に比べて、さらに遅
くなり、その上に積層させたZnCdSe層9中へのI
nの拡散量が大幅に低減できた。また、InPバッファ
層6上にTeを含む混晶をさせる場合、InとTeが結
合して3次元核を形成しやすいため、平坦性の良い膜を
得るためにはZnCdSeバッファ層7が有効である。
このZnCdSeバッファ層7の層厚は、その上に積層
するII−VI族化合物半導体層の結晶品質を考えると、I
nP基板に対する格子不整合量で決まる臨界膜厚以下に
することが望ましく、またInP基板と格子整合する組
成Zn0.48Cd0.52Seとすることが最も望ましい。ま
た、ZnSeTeからなるIn拡散防止層8の層厚も、
その上に積層するII−VI族化合物半導体層の結晶品質を
考えると、InP基板に対する格子不整合量で決まる臨
界膜厚以下にすることが望ましく、また、InP基板と
格子整合する組成ZnSe0.54Te0.46とすることが最
も望ましい。なお、ZnCdSe及びZnSeTeの臨
界膜厚は、InP基板との間の格子不整合の大きさによ
り変化し、例えばMatthewsとBlakesle
eにより検討されたジャーナル オブ クリスタル グ
ロウス(J.Cryst.Growth)27巻 11
8ページ 1974年掲載の力学的平衡理論により計算
できる。。このようにして作製したInP基板上のZn
CdSe層9の室温でのPLスペクトルを測定したとこ
ろ590nm付近のバンド端の発光強度が従来の技術を
用いてInP基板上に作製したZnCdSeに比べて約
3倍に増大し750nm近傍の深い準位からの発光は1
/10減少した。また、この試料をSIMS法を用いて
分析した結果、ZnCdSe層9中に拡散しているIn
の量は従来の約1/30に低減し、結晶品質が向上して
いることが明らかとなった。なお、本実施形態では<1
10>方向に2度傾けた(001)InP微傾斜基板を
用いた場合について述べたが、これ以外の傾斜角度や傾
斜方向でもよく、また基板もInP以外のたとえばIn
As、GaAs、GaPなどを用いても同様に効果があ
る。また、本実施形態ではバッファ層としてInPを用
いた場合について説明したが、InP以外のたとえばG
aInAsやGaInAsPをバッファ層として用いた
場合も同様に効果がある。または、In拡散防止層とし
てZnSeTeを用いた場合について述べたが、本発明
の全てのIn拡散防止層を用いた場合にも同様に効果が
あり、また本発明の全ての半導体表面層を用いた場合
も、II−VI族化合物半導体薄膜中へのInの拡散量がさ
らに減る効果がある。
In a nineteenth embodiment, the semiconductor surface layer is made of an II-VI compound containing Te.
A II-VI compound semiconductor thin film in which an n-diffusion preventing layer is formed on a vicinal substrate (a vicinal surface) will be described. As a specific embodiment of the present invention, <11
An In diffusion prevention layer made of ZnSeTe is provided on a (001) InP tilted substrate inclined at 2 degrees in the 0> direction.
The case where the II-VI compound semiconductor thin film layer is formed will be described. The layer structure of the main part of this embodiment is such that the InP substrate 5 in FIG. 3 is tilted twice in the <110> direction (001).
It is completed by replacing the substrate with a slightly inclined InP substrate.
In the III-V compound semiconductor growth chamber, the natural oxide film on the surface of the (001) vicinal substrate tilted twice in the <110> direction under P molecular beam irradiation was removed, and then the InP buffer layer 6 was grown. . This substrate is transferred via a vacuum transfer mechanism II
-Transfer to a group VI compound semiconductor growth chamber, deposit a ZnCdSe buffer layer 7 having a thickness of about 10 nm,
An In diffusion preventing layer 8 made of Te is laminated, and Zn 0.48 Cd 0.52 Se lattice-matched with InP having a thickness of about 1 μm is formed thereon.
A layer (II-VI compound semiconductor thin film layer) 9 was grown. The vicinal substrate has an effect of suppressing the desorption of the group V element from the substrate surface. According to the study of the present inventors, the effect of the semiconductor surface layer and the In diffusion prevention layer is more significant on the vicinal substrate. It turned out to be stronger. Therefore, (001) In
It was formed on a P slightly inclined substrate. In made of ZnSeTe
The diffusion rate of In in the diffusion prevention layer 8 becomes further slower than that on the (001) InP substrate having almost no inclination, and the diffusion rate of In into the ZnCdSe layer 9 stacked thereon is increased.
The diffusion amount of n was significantly reduced. When a mixed crystal containing Te is formed on the InP buffer layer 6, the combination of In and Te easily forms a three-dimensional nucleus. Therefore, the ZnCdSe buffer layer 7 is effective for obtaining a film with good flatness. is there.
The layer thickness of the ZnCdSe buffer layer 7 depends on the crystal quality of the II-VI group compound semiconductor layer laminated thereon.
It is desirable that the thickness be equal to or less than the critical film thickness determined by the amount of lattice mismatch with the nP substrate, and it is most desirable that the composition be Zn 0.48 Cd 0.52 Se that lattice-matches with the InP substrate. Further, the thickness of the In diffusion preventing layer 8 made of ZnSeTe is also
Given the crystal quality of the Group II-VI compound semiconductor layer stacked thereon, it is desirable to below the critical thickness determined by the lattice mismatch amount for InP substrate, also, ZnSe composition matching the InP substrate and lattice 0.54 Te Most preferably, it is 0.46 . Note that the critical film thickness of ZnCdSe and ZnSeTe changes depending on the magnitude of lattice mismatch with the InP substrate. For example, Matthews and Blakesle
e, Journal of Crystal Growth 27, 11
Page 8 It can be calculated by the mechanical equilibrium theory published in 1974. . Zn on the InP substrate thus manufactured
When the PL spectrum of the CdSe layer 9 at room temperature was measured, the emission intensity at the band edge near 590 nm was increased about three times as compared with ZnCdSe formed on the InP substrate using the conventional technique, and the deep level near 750 nm was obtained. Light emission from 1
/ 10 decrease. In addition, as a result of analyzing this sample using the SIMS method, it was found that In diffused in the ZnCdSe layer 9.
Was reduced to about 1/30 of the conventional amount, and it became clear that the crystal quality was improved. In this embodiment, <1
The case where the (001) InP slightly tilted substrate tilted two degrees in the 10> direction has been described. However, other tilt angles and tilt directions may be used.
The same effect can be obtained by using As, GaAs, GaP or the like. In this embodiment, the case where InP is used as the buffer layer has been described.
The same effect can be obtained when aInAs or GaInAsP is used as the buffer layer. Although the case where ZnSeTe is used as the In diffusion preventing layer has been described, the same effect is obtained when all the In diffusion preventing layers of the present invention are used, and all the semiconductor surface layers of the present invention are used. Also in this case, there is an effect that the diffusion amount of In into the II-VI group compound semiconductor thin film is further reduced.

【0025】 第20の実施形態では、前
記半導体表面層またはTeを含むII−VI族化合物からな
るIn拡散防止層がInを含むIII−V族化合物半導体
層の(111)B面上に形成されていることを特徴とす
る半導体装置について説明する。本発明の具体的な実施
形態として、InP基板(111)B面上にZnSeT
eから成るIn拡散防止層を設け、その上にII−VI族化
合物半導体薄膜層を形成した場合について説明する。本
実施形態の主要部の層構造は、図2におけるInP基板
5をInP(111)B面基板に置き換えることにより
完成される。III−V族化合物半導体成長室においてP
分子線照射下でInP基板(111)B面表面の自然酸
化膜を除去し、続いてInPバッファ層6を成長させ
た。この基板を真空搬送機構を介してII−VI族化合物半
導体成長室に移送し、厚さ約10nmのZnCdSeバ
ッファ層7を堆積させてから、ZnSeTeからなるI
n拡散防止層8を積層し、この上に厚さ約1μmのIn
Pと格子整合するZn0.48Cd0.52Se層(II−VI族化
合物半導体)9を成長した。(111)B面では、最表
面のV族原子は4つのIII族原子と結合ているため、V
族原子の脱離が起こりにくく、本発明者の研究によれ
ば、該(111)B面上では、前記半導体表面層やIn
拡散防止層の効果はより強くなることが明らかとなっ
た。従って、InP(111)B面上に形成したZnS
eTeからなるIn拡散防止層8中ではInの拡散速度
が、InP(001)面上の場合に比べて、さらに遅く
なり、その上に積層させたZnCdSe層9中へのIn
の拡散量が大幅に低減できた。また、InPバッファ層
6上にTeを含む混晶をさせる場合、InとTeが結合
して3次元核を形成しやすいため、平坦性の良い膜を得
るためにはZnCdSeバッファ層7が有効である。こ
のZnCdSeバッファ層7の層厚は、その上に積層す
るII−VI族化合物半導体層の結晶品質を考えると、In
P基板に対する格子不整合量で決まる臨界膜厚以下にす
ることが望ましく、またInP基板と格子整合する組成
Zn0.48Cd0.52Seとすることが最も望ましい。ま
た、ZnSeTeからなるIn拡散防止層8の層厚も、
その上に積層するII−VI族化合物半導体層の結晶品質を
考えると、InP基板に対する格子不整合量で決まる臨
界膜厚以下にすることが望ましく、またInP基板と格
子整合する組成ZnSe0.54Te0.46とすることが最も
望ましい。なお、ZnCdSe及びZnSeTeの臨界
膜厚は、InP基板との間の格子不整合の大きさにより
変化し、例えばMatthewsとBlakeslee
により検討されたジャーナル オブ クリスタル グロ
ウス(J.Cryst.Growth)27巻 118
ページ 1974年掲載の力学的平衡理論により計算で
きる。。このようにして作製したInP基板上のZnC
dSe層9の室温でのPLスペクトルを測定したところ
590nm付近のバンド端の発光強度が従来の技術を用
いてInP基板上に作製したZnCdSeに比べて約5
倍に増大し750nm近傍の深い準位からの発光は1/
20減少した。また、この試料をSIMS法を用いて分
析した結果、ZnCdSe層9中に拡散しているInの
量は従来の約1/100に低減し、結晶品質が向上して
いることが明らかとなった。なお、本実施形態では、基
板としてInP(111)B面を用いた場合について述
べたが、InP以外のたとえばInAs、GaAs、G
aPなどを基板として用いても同様に効果がある。ま
た、本実施形態ではバッファ層としてInPを用いた場
合について説明したが、InP以外のたとえばGaIn
AsやGaInAsPをバッファ層として用いた場合も
同様に効果がある。または、In拡散防止層としてZn
SeTeを用いた場合について述べたが、本発明の全て
のIn拡散防止層を用いた場合にも同様な効果があり、
また本発明の全ての半導体表面層を用いた場合も、II−
VI族化合物半導体薄膜中へのInの拡散量がさらに減る
効果がある。
In the twentieth embodiment, the semiconductor surface layer or the In diffusion preventing layer made of a II-VI compound containing Te is formed on the (111) B plane of the III-V compound semiconductor layer containing In. A semiconductor device characterized by the following will be described. As a specific embodiment of the present invention, ZnSeT is formed on an InP substrate (111) B surface.
A case will be described in which an In diffusion preventing layer made of e is provided, and a II-VI compound semiconductor thin film layer is formed thereon. The layer structure of the main part of this embodiment is completed by replacing the InP substrate 5 in FIG. 2 with an InP (111) B plane substrate. P in the III-V compound semiconductor growth chamber
Under the molecular beam irradiation, the natural oxide film on the surface of the InP substrate (111) B was removed, and then the InP buffer layer 6 was grown. The substrate is transferred to a II-VI compound semiconductor growth chamber via a vacuum transfer mechanism, and a ZnCdSe buffer layer 7 having a thickness of about 10 nm is deposited.
An n-diffusion prevention layer 8 is laminated, and an In 1 having a thickness of about 1 μm
A Zn 0.48 Cd 0.52 Se layer (II-VI compound semiconductor) 9 lattice-matched with P was grown. On the (111) B plane, the topmost group V atom is bonded to four group III atoms, so that V
It is difficult for elimination of group atoms to occur, and according to the study of the present inventors, on the (111) B plane, the semiconductor surface layer or In
It became clear that the effect of the diffusion preventing layer became stronger. Therefore, ZnS formed on the InP (111) B surface
In the In diffusion preventing layer 8 made of eTe, the diffusion rate of In becomes slower than that on the InP (001) plane, and the In diffusion into the ZnCdSe layer 9 stacked thereover is slower.
Was significantly reduced. When a mixed crystal containing Te is formed on the InP buffer layer 6, the combination of In and Te easily forms a three-dimensional nucleus. Therefore, the ZnCdSe buffer layer 7 is effective for obtaining a film with good flatness. is there. Considering the crystal quality of the II-VI group compound semiconductor layer laminated thereon, the thickness of the ZnCdSe buffer layer 7 is In.
It is desirable that the thickness be equal to or less than the critical film thickness determined by the amount of lattice mismatch with the P substrate, and it is most desirable that the composition be Zn 0.48 Cd 0.52 Se that lattice-matches with the InP substrate. Further, the thickness of the In diffusion preventing layer 8 made of ZnSeTe is also
Given the crystal quality of the Group II-VI compound semiconductor layer stacked thereon, the critical thickness it is desirable to below and composition ZnSe 0.54 Te 0.46 to InP substrate and lattice-matched determined by lattice mismatch amount for InP substrate Is most desirable. Note that the critical film thickness of ZnCdSe and ZnSeTe varies depending on the magnitude of lattice mismatch between the InP substrate and, for example, Matthews and Blakeslee.
Journal of Crystal Growth 27, 118
Page It can be calculated by the mechanical equilibrium theory published in 1974. . ZnC on the InP substrate thus manufactured
When the PL spectrum of the dSe layer 9 at room temperature was measured, the emission intensity at the band edge near 590 nm was about 5 times smaller than that of ZnCdSe formed on the InP substrate using the conventional technique.
Light emission from a deep level near 750 nm is 1 /
Decreased by 20. Further, as a result of analyzing this sample by using the SIMS method, it was found that the amount of In diffused into the ZnCdSe layer 9 was reduced to about 1/100 of the conventional one, and the crystal quality was improved. . In this embodiment, the case where the InP (111) B plane is used as the substrate has been described. However, other than InP, such as InAs, GaAs,
The same effect can be obtained by using aP or the like as the substrate. In this embodiment, the case where InP is used as the buffer layer has been described.
The same effect is obtained when As or GaInAsP is used as the buffer layer. Alternatively, Zn as an In diffusion preventing layer
Although the case where SeTe is used has been described, a similar effect can be obtained when all the In diffusion preventing layers of the present invention are used.
Further, when all the semiconductor surface layers of the present invention were used, II-
This has the effect of further reducing the amount of In diffused into the group VI compound semiconductor thin film.

【0026】 第21の実施形態では、I
nを含むIII−V族化合物半導体上にIII族窒化物からな
る半導体層を少なくとも一層設けられていることを特徴
とする半導体装置について説明する。図11に、本発明
の具体的な実施形態の一例として、InP基板上にIn
N層を一層設け、その上にII−VI族化合物半導体薄膜を
形成した場合について説明する。まず、III−V族化合
物半導体成長室においてP分子線照射下でInP基板5
表面の自然酸化膜を除去し、続いてInPバッファ層6
を成長させ、この表面にRFプラズマガンを用いて原子
状窒素を照射しInNからなる半導体層を約1原子層分
形成した。この基板を真空搬送機構を介してII−VI族化
合物半導体成長室に移送し、この上に厚さ約1μmのZ
0.48Cd0.52Se層(II−VI族化合物半導体薄膜層)
9を成長した。本発明者の研究によれば、NとIII族元
素との間の結合力は、AsやPやSb等の他のV族元素
とIII族元素との間の結合力に比べて非常に大きいた
め、Inを含むIII−V族化合物半導体表面にIII族窒化
物からなる半導体層が形成されるとV族元素の脱離が起
こりにくくなり、従来のIII族窒化物からなる半導体層
が形成されていない場合に比べて、その上に積層するII
−VI族化合物半導体薄膜中へのInの拡散量が著しく低
下することが分かった。また、InNからなる半導体層
の層厚は、InP基板と15%近い非常に大きな格子不
整合を持つため、その上に積層するII−VI族化合物半導
体層の結晶品質を考えると、できるだけ薄い層厚とする
ことが望ましく、また1原子層程度でもInの拡散を抑
制する効果は十分ある。このようにして作製したInP
基板上のZnCdSe層9の室温でのPLスペクトルを
測定したところ590nm付近のバンド端の発光強度が
従来の技術を用いてInP基板上に作製したZnCdS
eに比べて約2倍に増大し750nm近傍の深い準位か
らの発光は1/5に減少した。また、この試料をSIM
S法を用いて分析した結果、ZnCdSe層9中に拡散
しているInの量は従来の約1/10に低減し、結晶品
質が向上していることが明らかとなった。なお、本実施
形態では、基板としてInPを用いた場合について述べ
たが、InP以外のたとえばInAs、GaAs、Ga
Pなどを基板として用いても同様に効果がある。また、
本実施形態ではバッファ層としてInPを用いた場合に
ついて説明したが、InP以外のたとえばGaInAs
やGaInAsPをバッファ層として用いた場合も同様
に効果がある。また、本実施形態ではInP上に原子状
窒素を供給するためにRFプラズマガンを用いたが、こ
れ以外のECRプラズマガンなどを用いてもよく、In
を含むIII−V族化合物半導体上に形成されたIII族窒化
物がその上に形成されたII−VI族化合物半導体薄膜中へ
のInの拡散を防止する効果は、原子状窒素の供給方法
にはよらない。
In the twenty-first embodiment, I
A semiconductor device in which at least one semiconductor layer made of a group III nitride is provided on a group III-V compound semiconductor containing n will be described. FIG. 11 shows an example of a specific embodiment of the present invention.
The case where an N layer is provided as one layer and a II-VI group compound semiconductor thin film is formed thereon will be described. First, the InP substrate 5 is irradiated with a P molecular beam in a III-V compound semiconductor growth chamber.
The surface natural oxide film is removed, and then the InP buffer layer 6 is removed.
Was grown, and the surface was irradiated with atomic nitrogen using an RF plasma gun to form a semiconductor layer of InN for about one atomic layer. The substrate is transferred to a II-VI compound semiconductor growth chamber via a vacuum transfer mechanism, and a Z-layer having a thickness of about 1 μm is placed thereon.
n 0.48 Cd 0.52 Se layer (II-VI compound semiconductor thin film layer)
9 grew. According to the study of the present inventor, the bonding force between N and a group III element is much larger than the bonding force between another group V element such as As, P or Sb and a group III element. Therefore, when a semiconductor layer made of a group III nitride is formed on the surface of a group III-V compound semiconductor containing In, desorption of a group V element hardly occurs, and a conventional semiconductor layer made of a group III nitride is formed. To be stacked on it compared to the case without
It was found that the amount of In diffused into the group-VI compound semiconductor thin film was significantly reduced. The thickness of the semiconductor layer made of InN has a very large lattice mismatch of about 15% with that of the InP substrate. Therefore, considering the crystal quality of the II-VI compound semiconductor layer laminated thereon, the layer is as thin as possible. It is desirable that the thickness be as thick as possible, and even with about one atomic layer, the effect of suppressing the diffusion of In is sufficient. InP produced in this way
When the PL spectrum of the ZnCdSe layer 9 on the substrate was measured at room temperature, the emission intensity at the band edge near 590 nm showed that the ZnCdSe layer 9 was formed on the InP substrate using the conventional technique.
The light emission from a deep level near 750 nm was increased by a factor of about 2 as compared with e, and decreased by 1/5. In addition, this sample was
As a result of analysis using the S method, it was found that the amount of In diffused into the ZnCdSe layer 9 was reduced to about 1/10 of that of the conventional technique, and the crystal quality was improved. In this embodiment, the case where InP is used as the substrate has been described. However, other than InP, for example, InAs, GaAs, Ga
Use of P or the like as a substrate has the same effect. Also,
In this embodiment, the case where InP is used as the buffer layer has been described. However, for example, GaInAs other than InP may be used.
The same effect is obtained when GaInAsP is used as the buffer layer. In this embodiment, an RF plasma gun is used to supply atomic nitrogen onto InP, but other ECR plasma guns or the like may be used.
The effect of preventing the diffusion of In into the II-VI compound semiconductor thin film formed on the III-V compound semiconductor formed on the III-V compound semiconductor containing I do not.

【0027】 本実施形態では、前記半導
体表面層またはTeを含むII−VI族化合物からなるIn
拡散防止層が、III族窒化物からなる半導体層上に設け
られていることを特徴とする半導体装置について説明す
る。図12に、本発明の具体的な実施形態として、In
P(Inを含むIII−V族化合物半導体層)基板上に形
成したInN層(III族窒化物からなる半導体層)上に
ZnSeTeから成るIn拡散防止層を設け、その上に
II−VI族化合物半導体薄膜を形成した場合について説明
する。III−V族化合物半導体成長室においてP分子線
照射下でInP基板表面の自然酸化膜を除去し、続いて
InPバッファ層6を成長させ、この表面にRFプラズ
マガンを用いて原子状窒素を照射しInNからなる半導
体層を約1原子層分形成した。この基板を真空搬送機構
を介してII−VI族化合物半導体成長室に移送し、厚さ約
10nmのZnCdSeバッファ層7を堆積させてか
ら、ZnSeTeからなるIn拡散防止層8を積層し、
この上に厚さ約1μmのInPと格子整合するZn0.48
Cd0.52Se層9を成長した。本発明者の研究によれ
ば、該III族窒化物からなる半導体層上では、前記半導
体表面層やIn拡散防止層の効果はより強くなることが
明らかとなった。該III族窒化物からなる半導体層上に
形成したZnSeTeからなるIn拡散防止層8中では
Inの拡散速度が、該III族窒化物からなる半導体層が
ない場合に比べて、さらに遅くなり、その上に積層させ
たZnCdSe層9中へのInの拡散量が大幅に低減で
きた。また、InPバッファ層6上にTeを含む混晶を
させる場合、InとTeが結合して3次元核を形成しや
すいため、平坦性の良い膜を得るためにはZnCdSe
バッファ層7が有効である。このZnCdSeバッファ
層7の層厚は、その上に積層するII−VI族化合物半導体
層の結晶品質を考えると、InP基板に対する格子不整
合量で決まる臨界膜厚以下にすることが望ましく、また
InP基板と格子整合する組成Zn0.48Cd0.52Seと
することが最も望ましい。また、ZnSeTeからなる
In拡散防止層8の層厚も、その上に積層するII−VI族
化合物半導体層の結晶品質を考えると、InP基板に対
する格子不整合量で決まる臨界膜厚以下にすることが望
ましく、またInP基板と格子整合する組成ZnSe
0.54Te0.46とすることが最も望ましい。なお、ZnC
dSe及びZnSeTeの臨界膜厚は、InP基板との
間の格子不整合の大きさにより変化し、例えばMatt
hewsとBlakesleeにより検討されたジャー
ナル オブ クリスタル グロウス(J.Cryst.
Growth)27巻 118ページ 1974年掲載
の力学的平衡理論により計算できる。。このようにして
作製したInP基板上のZnCdSe層9の室温でのP
Lスペクトルを測定したところ590nm付近のバンド
端の発光強度が従来の技術を用いてInP基板上に作製
したZnCdSeに比べて約4倍に増大し750nm近
傍の深い準位からの発光は1/10減少した。また、こ
の試料をSIMS法を用いて分析した結果、ZnCdS
e層9中に拡散しているInの量は従来の約1/40に
低減し、結晶品質が向上していることが明らかとなっ
た。なお、本実施形態では、基板としてInPを用いた
場合について述べたが、InP以外のたとえばInA
s、GaAs、GaPなどを基板として用いても同様に
効果がある。また、本実施形態ではバッファ層としてI
nPを用いた場合について説明したが、InP以外のた
とえばGaInAsやGaInAsPをバッファ層とし
て用いた場合も同様に効果がある。また、本実施形態で
はInP上に原子状窒素を供給するためにRFプラズマ
ガンを用いたが、これ以外のECRプラズマガンなどを
用いてもよく、Inを含むIII−V族化合物半導体上に
形成されたIII族窒化物がその上に形成されたII−VI族
化合物半導体薄膜中へのInの拡散を防止する効果は、
原子状窒素の供給方法にはよらない。または、In拡散
防止層としてZnSeTeを用いた場合について述べた
が、これ以外のTeを含むII−VI族化合物からなるIn
拡散防止層を用いた場合も効果があり、また前記半導体
表面層を用いた場合も、II−VI族化合物半導体薄膜中へ
のInの拡散量がさらに減る効果がある。
In the present embodiment, the semiconductor surface layer or In made of a II-VI compound containing Te is used.
A semiconductor device in which a diffusion prevention layer is provided on a semiconductor layer made of a group III nitride will be described. FIG. 12 shows a specific embodiment of the present invention, In
On an InN layer (semiconductor layer made of group III nitride) formed on a P (III-V compound semiconductor layer containing In) substrate, an In diffusion prevention layer made of ZnSeTe is provided, and
A case where a II-VI compound semiconductor thin film is formed will be described. In the III-V compound semiconductor growth chamber, the natural oxide film on the surface of the InP substrate is removed under P molecular beam irradiation, and then the InP buffer layer 6 is grown, and the surface is irradiated with atomic nitrogen using an RF plasma gun. Then, a semiconductor layer made of InN was formed for about one atomic layer. This substrate is transferred to a II-VI compound semiconductor growth chamber via a vacuum transfer mechanism, a ZnCdSe buffer layer 7 having a thickness of about 10 nm is deposited, and an In diffusion prevention layer 8 made of ZnSeTe is laminated.
On top of this, Zn 0.48 lattice-matched with about 1 μm thick InP
A Cd 0.52 Se layer 9 was grown. According to the study of the present inventors, it has been clarified that the effects of the semiconductor surface layer and the In diffusion preventing layer are stronger on the semiconductor layer made of the group III nitride. In the In diffusion preventing layer 8 made of ZnSeTe formed on the semiconductor layer made of the group III nitride, the diffusion rate of In is further reduced as compared with the case where the semiconductor layer made of the group III nitride is not provided. The diffusion amount of In into the ZnCdSe layer 9 laminated thereon could be significantly reduced. When a mixed crystal containing Te is formed on the InP buffer layer 6, In and Te are easily combined to form a three-dimensional nucleus. Therefore, in order to obtain a film with good flatness, ZnCdSe is required.
The buffer layer 7 is effective. Considering the crystal quality of the II-VI group compound semiconductor layer laminated thereon, the thickness of the ZnCdSe buffer layer 7 is desirably equal to or less than the critical thickness determined by the amount of lattice mismatch with the InP substrate. Most preferably, the composition is Zn 0.48 Cd 0.52 Se which lattice-matches with the substrate. Also, considering the crystal quality of the II-VI group compound semiconductor layer laminated thereon, the thickness of the In diffusion preventing layer 8 made of ZnSeTe should be equal to or less than the critical thickness determined by the amount of lattice mismatch with the InP substrate. And a composition ZnSe that lattice-matches with the InP substrate.
Most preferably, it is 0.54 Te 0.46 . Note that ZnC
The critical film thickness of dSe and ZnSeTe changes depending on the magnitude of the lattice mismatch with the InP substrate.
hews and Blakeslee, the Journal of Crystal Grouse (J. Cryst.
(Growth) Vol. 27, page 118, can be calculated by the mechanical equilibrium theory published in 1974. . The P at room temperature of the ZnCdSe layer 9 on the InP substrate thus manufactured
When the L spectrum was measured, the emission intensity at the band edge near 590 nm was increased about 4 times as compared with ZnCdSe formed on the InP substrate using the conventional technique, and the emission from the deep level near 750 nm was 1/10. Diminished. In addition, as a result of analyzing this sample using the SIMS method, ZnCdS
The amount of In diffused into the e-layer 9 was reduced to about 1/40 of the conventional level, and it was found that the crystal quality was improved. In this embodiment, the case where InP is used as the substrate has been described.
The same effect can be obtained by using s, GaAs, GaP or the like as the substrate. In this embodiment, the buffer layer is I
Although the case where nP is used has been described, the same effect can be obtained when GaInAs or GaInAsP other than InP is used as the buffer layer. In this embodiment, an RF plasma gun is used to supply atomic nitrogen to InP. However, other ECR plasma guns may be used, and an RF plasma gun may be formed on a III-V compound semiconductor containing In. The effect of preventing diffusion of In into the II-VI compound semiconductor thin film formed on the group III nitride,
It does not depend on the method of supplying atomic nitrogen. Alternatively, the case where ZnSeTe is used as the In diffusion preventing layer has been described.
The use of the diffusion prevention layer has an effect, and the use of the semiconductor surface layer also has the effect of further reducing the amount of In diffused into the II-VI group compound semiconductor thin film.

【0028】 第23の実施形態では、V
族元素を含む分子線と原子状水素を用いてInを含むII
I-V族化合物半導体基板の表面の清浄化を行った後、前
記半導体表面層またはTeを含むII−VI族化合物からな
るIn拡散防止層を設け、その上にII−VI族化合物半導
体薄膜を形成することを特徴とする半導体装置の製造方
法について説明する。従来のV族元素を含む分子線のみ
を供給しながらInを含むIII-V族化合物半導体基板表
面の清浄化を行うと、ごく微小なInの液滴や表面荒れ
が発生しやすく、その後III-V族化合物半導体バッファ
層を積層しても表面からなかなかこのIn液滴や表面荒
れは消えず、その上に積層するII−VI族化合物半導体薄
膜中へInが拡散する一因となっていた。そこで、本発
明者は、種々の実験を重ねた結果、本発明のII−VI族化
合物半導体薄膜の製造方法を完成した。すなわち本発明
のII−VI族化合物半導体薄膜の製造方法に於いては、V
族元素を含む分子線と原子状水素を用いてInを含むII
I-V族化合物半導体基板表面の清浄化を行った後、前記
半導体表面層またはTeを含むII−VI族化合物からなる
In拡散防止層を設け、その上にII−VI族化合物半導体
薄膜を形成する。この方法を用いれば、清浄化後のIn
を含むIII-V族化合物半導体基板表面にはほとんどIn
液滴の発生がなくまた極めて平坦性が良いため、この上
に設けられる前記半導体表面層またはTeを含むII−VI
族化合物からなるIn拡散防止層がInの拡散を抑制す
る効果が増し、高品質なII−VI族化合物半導体薄膜が得
られる。また、本実施形態ではII−VI族化合物半導体薄
膜の製造方法について説明したが、本発明の半導体装置
の製造方法の一例であるII−VI族化合物半導体レーザの
製造方法の場合は、V族元素を含む分子線と原子状水素
を用いてInを含むIII-V族化合物半導体基板表面の清
浄化を行った後、前記半導体表面層またはTeを含むII
−VI族化合物からなるIn拡散防止層を設け、II−VI族
化合物半導体からなるn型クラッド層、II−VI族化合物
半導体からなる活性層、II−VI族化合物半導体からなる
p型クラッド層、II−VI族化合物半導体からなるp型コ
ンタクト層27を順次形成し、その後絶縁膜28、p電
極29、n電極21等を形成する。この方法を用いれ
ば、清浄化後のInを含むIII-V族化合物半導体基板表
面にはほとんどIn液滴の発生がなくまた極めて平坦性
が良いため、この上に設けられる前記半導体表面層また
はTeを含むII−VI族化合物からなるIn拡散防止層が
Inの拡散を抑制する効果が増し、従来のII−VI族化合
物半導体レーザに比べて、電気特性が改善され低電圧で
動作し、また活性層の発光効率が改善され低閾値かつ高
出力であり、また欠陥の発生や増殖が抑制されて長時間
安定動作するII−VI族化合物半導体レーザが作製でき
る。
In the twenty-third embodiment, V
Containing In using molecular beam containing atomic group element and atomic hydrogen II
After cleaning the surface of the group IV-compound semiconductor substrate, the semiconductor surface layer or an In-diffusion preventing layer made of a group II-VI compound containing Te is provided, and a group II-VI compound semiconductor thin film is formed thereon. A method for manufacturing a semiconductor device, which is characterized by being formed, will be described. If the surface of a III-V compound semiconductor substrate containing In is cleaned while supplying only a conventional molecular beam containing a Group V element, very small In droplets and surface roughness are likely to be generated. Even when the group V compound semiconductor buffer layer is laminated, the In droplet and the surface roughness are not easily erased from the surface, which is one of the causes of diffusion of In into the II-VI compound semiconductor thin film laminated thereon. The inventor has conducted various experiments, and as a result, has completed the method for producing a II-VI compound semiconductor thin film of the present invention. That is, in the method for producing a group II-VI compound semiconductor thin film of the present invention, V
Containing In using molecular beam containing atomic group element and atomic hydrogen II
After cleaning the surface of the group IV-compound semiconductor substrate, the semiconductor surface layer or an In diffusion preventing layer made of a group II-VI compound containing Te is provided, and a group II-VI compound semiconductor thin film is formed thereon. I do. By using this method, the cleaned In
Is almost completely in the surface of the III-V compound semiconductor substrate containing
Since there is no generation of droplets and extremely good flatness, the semiconductor surface layer provided thereon or the II-VI containing Te
The effect of suppressing the diffusion of In by the In diffusion preventing layer made of a Group compound is increased, and a high-quality Group II-VI compound semiconductor thin film can be obtained. In the present embodiment, the method for manufacturing a II-VI compound semiconductor thin film has been described. However, in the case of a method for manufacturing a II-VI compound semiconductor laser, which is an example of the method for manufacturing a semiconductor device of the present invention, a group V element is used. After cleaning the surface of the III-V compound semiconductor substrate containing In using the molecular beam containing hydrogen and atomic hydrogen, the semiconductor surface layer or II containing Te is cleaned.
Providing an In diffusion prevention layer comprising a -VI compound, an n-type cladding layer comprising a II-VI compound semiconductor, an active layer comprising a II-VI compound semiconductor, a p-type cladding layer comprising a II-VI compound semiconductor, A p-type contact layer 27 made of a II-VI compound semiconductor is sequentially formed, and thereafter, an insulating film 28, a p-electrode 29, an n-electrode 21, and the like are formed. According to this method, since the surface of the cleaned III-V compound semiconductor substrate containing In hardly generates In droplets and has extremely good flatness, the semiconductor surface layer or the Te layer provided thereon may be used. In-diffusion preventing layer made of a II-VI compound containing C increases the effect of suppressing the diffusion of In, improves the electrical characteristics as compared with the conventional II-VI compound semiconductor laser, operates at a lower voltage, and has an active property. A II-VI compound semiconductor laser that has a low threshold value and a high output with improved luminous efficiency of the layer, suppresses generation and growth of defects, and operates stably for a long time can be manufactured.

【0029】 次に第24の実施形態とし
て、本発明の半導体装置の製造方法の具体的な実施形態
を説明する。Pと原子状水素を用いてInP基板の表面
の清浄化を行った後、InP基板上にZnSeTeから
成るIn拡散防止層を設け、その上にII−VI族化合物半
導体薄膜、または半導体装置を形成する場合について説
明する。III−V族化合物半導体成長室においてP分子
線とECRプラズマガンを用いて発生させた原子状水素
を照射しながらInP基板表面の自然酸化膜を除去し、
続いてInPバッファ層6を成長させる。この基板を真
空搬送機構を介してII−VI族化合物半導体成長室に移送
し、厚さ約10nmのZnCdSeバッファ層7を堆積
させてから、ZnSeTeからなるIn拡散防止層8を
積層し、この上に厚さ約1μmのInPと格子整合する
Zn0.48Cd0.52Se層9、または、n型MgZnCd
Seクラッド層32、ZnCdSe活性層33、p型M
gZnCdSeクラッド層34、p型ZnSeTeコン
タクト層を成長した。本発明の半導体装置の製造方法の
場合は、この後絶縁膜28、p電極29、n電極21等
を形成し、劈開によりレーザ共振器面を作成する。本発
明のII−VI族化合物半導体薄膜の製造方法および半導体
装置の形成方法によれば、Pと原子状水素を用いてIn
P基板の表面の清浄化を行うと、清浄化後のInP基板
の表面には従来に比べてInの微小な液滴の発生が少な
くまた極めて平坦性が良いく、この上にInPバッファ
層を積層させると該In液滴はほとんど消滅し、この上
に形成したZnSeTeからなるIn拡散防止層8のI
nを中ではInの拡散速度が、従来の方法でInP基板
表面の清浄化を行った場合に比べてさらに遅くなり、そ
の上に積層させたZnCdSe層9、または、n型Mg
ZnCdSeクラッド層32、ZnCdSe活性層3
3、p型MgZnCdSeクラッド層34、p型ZnS
eTeコンタクト層35中へのInの拡散量が大幅に低
減できた。また、InPバッファ層6上にTeを含む混
晶をさせる場合、InとTeが結合して3次元核を形成
しやすいため、平坦性の良い膜を得るためにはZnCd
Seバッファ層7が有効である。このZnCdSeバッ
ファ層7の層厚は、その上に積層するII−VI族化合物半
導体層の結晶品質を考えると、InP基板に対する格子
不整合量で決まる臨界膜厚以下にすることが望ましく、
またInP基板と格子整合する組成Zn0.48Cd0.52
eとすることが最も望ましい。また、ZnSeTeから
なるIn拡散防止層8の層厚も、その上に積層するII−
VI族化合物半導体層の結晶品質を考えると、InP基板
に対する格子不整合量で決まる臨界膜厚以下にすること
が望ましく、またInP基板と格子整合する組成ZnS
0.54Te0.46とすることが最も望ましい。なお、Zn
CdSe及びZnSeTeの臨界膜厚は、InP基板と
の間の格子不整合の大きさにより変化し、例えばMat
thewsとBlakesleeにより検討されたジャ
ーナルオブ クリスタル グロウス(J.Cryst.
Growth)27巻 118ページ 1974年掲載
の力学的平衡理論により計算できる。このようにして作
製したInP基板上のZnCdSe層9の室温でのPL
スペクトルを測定したところ590nm付近のバンド端
の発光強度が従来の技術を用いてInP基板上に作製し
たZnCdSeに比べて約5倍に増大し750nm近傍
の深い準位からの発光は1/20減少した。また、この
試料をSIMS法を用いて分析した結果、ZnCdSe
層9中に拡散しているInの量は従来の約1/100に
低減し、結晶品質が向上していることが明らかとなっ
た。また、このようにして作製したII−VI族化合物半導
体レーザは、従来のII−VI族化合物半導体レーザに比べ
て、電気特性が改善され低電圧で動作し、また活性層の
発光効率が改善され低閾値かつ高出力であり、また欠陥
の発生や増殖が抑制されて長時間安定動作する。なお、
本実施形態では、基板としてInPを用いた場合につい
て述べたが、InP以外のたとえばInAs、GaIn
As、InSbなどを基板として用いて、Pの代わりに
AsやSbなどのV族原子を含む分子線を原子状水素と
共に供給しながら基板表面の清浄化を行ってもも同様に
効果がある。また、本実施形態ではバッファ層としてI
nPを用いた場合について説明したが、InP以外のた
とえばGaInAsやGaInAsPをバッファ層とし
て用いた場合も同様に効果がある。また、V族元素を含
む分子線は、P、As、Sbの単体や化合物を昇華させ
たり、それをさらに高温でクラッキングしたり、また水
素化V族などのガスを高温でクラッキングするなどの方
法で供給してもよく、Inの液滴の発生を抑制する効果
や、表面の平坦性を改善する効果は、V族元素を含む分
子線の供給方法にはよらない。また、本実施形態ではI
nP上に原子状水素を供給するためにECRプラズマガ
ンを用いたが、これ以外のEFプラズマガンなどを用い
てもよく、Inの液滴の発生を抑制する効果や、表面の
平坦性を改善する効果は、原子状水素の供給方法にはよ
らない。または、In拡散防止層としてZnSeTeを
用いた場合について述べたが、これ以外のTeを含むII
−VI族化合物からなるIn拡散防止層を用いた場合も効
果があり、また前記半導体表面層を用いた場合や前記II
I族窒化物からなる半導体層を用いた場合も、II−VI族
化合物半導体薄膜中および半導体装置を成す各II−VI族
化合物半導体層中へのInの拡散量がさらに減る効果が
ある。
Next, as a twenty-fourth embodiment, a specific embodiment of the method for manufacturing a semiconductor device of the present invention will be described. After cleaning the surface of the InP substrate using P and atomic hydrogen, an In diffusion prevention layer made of ZnSeTe is provided on the InP substrate, and a II-VI group compound semiconductor thin film or a semiconductor device is formed thereon. Will be described. Removing a natural oxide film on the surface of the InP substrate while irradiating atomic hydrogen generated by using a P molecular beam and an ECR plasma gun in a group III-V compound semiconductor growth chamber;
Subsequently, the InP buffer layer 6 is grown. The substrate is transferred to a group II-VI compound semiconductor growth chamber via a vacuum transfer mechanism, a ZnCdSe buffer layer 7 having a thickness of about 10 nm is deposited, and an In diffusion preventing layer 8 made of ZnSeTe is laminated thereon. A Zn 0.48 Cd 0.52 Se layer 9 lattice-matched with InP having a thickness of about 1 μm, or an n-type MgZnCd
Se clad layer 32, ZnCdSe active layer 33, p-type M
A gZnCdSe cladding layer 34 and a p-type ZnSeTe contact layer were grown. In the case of the method for manufacturing a semiconductor device according to the present invention, an insulating film 28, a p-electrode 29, an n-electrode 21 and the like are formed thereafter, and a laser cavity surface is formed by cleavage. According to the method of manufacturing a group II-VI compound semiconductor thin film and the method of forming a semiconductor device of the present invention, In
When the surface of the P substrate is cleaned, the surface of the cleaned InP substrate is less likely to generate minute droplets of In and has extremely excellent flatness as compared with the conventional case, and an InP buffer layer is formed thereon. When stacked, the In droplet almost disappears, and the I-diffusion prevention layer 8 made of ZnSeTe formed on this
In n, the diffusion rate of In becomes slower than when the surface of the InP substrate is cleaned by the conventional method, and the ZnCdSe layer 9 or n-type Mg
ZnCdSe cladding layer 32, ZnCdSe active layer 3
3, p-type MgZnCdSe cladding layer 34, p-type ZnS
The diffusion amount of In into the eTe contact layer 35 was significantly reduced. When a mixed crystal containing Te is formed on the InP buffer layer 6, In and Te are easily bonded to form a three-dimensional nucleus.
The Se buffer layer 7 is effective. Considering the crystal quality of the II-VI group compound semiconductor layer laminated thereon, the thickness of the ZnCdSe buffer layer 7 is desirably not more than the critical thickness determined by the amount of lattice mismatch with the InP substrate.
The composition Zn 0.48 Cd 0.52 S lattice-matched to the InP substrate
e is most desirable. In addition, the thickness of the In diffusion preventing layer 8 made of ZnSeTe also depends on the II-
Considering the crystal quality of the group VI compound semiconductor layer, it is desirable that the thickness be equal to or less than the critical film thickness determined by the amount of lattice mismatch with the InP substrate.
e 0.54 Te 0.46 is most desirable. Note that Zn
The critical film thickness of CdSe and ZnSeTe changes depending on the magnitude of the lattice mismatch with the InP substrate.
the Journals of Crystal Grouse, reviewed by Thews and Blakeslee (J. Cryst.
(Growth) Vol. 27, page 118, can be calculated by the mechanical equilibrium theory published in 1974. PL of the ZnCdSe layer 9 on the InP substrate thus manufactured at room temperature
When the spectrum was measured, the emission intensity at the band edge near 590 nm increased about 5 times as compared with ZnCdSe formed on the InP substrate using the conventional technique, and the emission from the deep level near 750 nm decreased 1/20. did. In addition, as a result of analyzing this sample using the SIMS method, ZnCdSe
The amount of In diffused into the layer 9 was reduced to about 1/100 of the conventional level, and it became clear that the crystal quality was improved. In addition, the II-VI compound semiconductor laser fabricated in this manner has improved electric characteristics, operates at a lower voltage, and has improved luminous efficiency of the active layer, as compared with the conventional II-VI compound semiconductor laser. It has a low threshold and a high output, and suppresses the generation and proliferation of defects, and operates stably for a long time. In addition,
In this embodiment, the case where InP is used as the substrate has been described. However, other than InP, such as InAs and GaIn
The same effect can be obtained by using As, InSb, or the like as a substrate and cleaning the substrate surface while supplying a molecular beam containing a group V atom such as As or Sb together with atomic hydrogen instead of P. In this embodiment, the buffer layer is I
Although the case where nP is used has been described, the same effect can be obtained when GaInAs or GaInAsP other than InP is used as the buffer layer. The molecular beam containing a group V element can be obtained by sublimating a simple substance or a compound of P, As, or Sb, cracking it at a higher temperature, or cracking a hydrogenated group V gas at a high temperature. The effect of suppressing the generation of In droplets and the effect of improving the flatness of the surface do not depend on the method of supplying a molecular beam containing a group V element. In the present embodiment, I
Although an ECR plasma gun was used to supply atomic hydrogen on nP, other EF plasma guns may be used to improve the effect of suppressing the generation of In droplets and the surface flatness. The effect does not depend on the method of supplying atomic hydrogen. Alternatively, the case where ZnSeTe is used as the In diffusion prevention layer has been described, but other materials containing Te may be used.
The use of an In diffusion prevention layer made of a -VI compound is also effective, and the use of the semiconductor surface layer and the use of the II
The use of a semiconductor layer made of a group I nitride also has the effect of further reducing the amount of In diffused into the group II-VI compound semiconductor thin film and into each group II-VI compound semiconductor layer forming the semiconductor device.

【0030】 第25の実施形態として、
半導体レーザについて説明する。第2の実施形態になら
って、上記第8の実施形態または第12の実施形態にお
けるII−VI族化合物半導体層4の部分をII−VI族化合物
半導体からなるn型クラッド層24、II−VI族化合物半
導体からなる活性層25、II−VI族化合物半導体からな
るp型クラッド層26、II−VI族化合物半導体からなる
p型コンタクト層27で置き換え、絶縁膜28、p電極
29、n電極21等を形成することで本発明の半導体装
置の一例であるII−VI族化合物半導体レーザの構造が得
られる。上記実施形態8または12の場合と同様に、A
lまたはGaをむ半導体表面層10またはSbを含む半
導体表面層12上では、II−VI族化合物半導体からなる
n型クラッド層24、II−VI族化合物半導体からなる活
性層25、II−VI族化合物半導体からなるp型クラッド
層26、II−VI族化合物半導体からなるp型コンタクト
層27中へのInの拡散が大幅に抑制されるため、本発
明のII−VI族化合物半導体レーザは、従来のII−VI族化
合物半導体レーザに比べて、電気特性が改善され低電圧
で動作し、また活性層の発光効率が改善され低閾値かつ
高出力であり、また欠陥の発生や増殖が抑制されて長時
間安定動作することができる。本実施形態では、一例と
して活性層に単層のII−VI族化合物半導体層を用いたII
−VI族化合物半導体レーザについて説明したが、これに
限らず、活性層に量子井戸、歪量子井戸などを用いたII
−VI族化合物半導体レーザでも同様に効果がある。ま
た、活性層とクラッド層との間には光ガイド層を設けて
もよい。また、本実施形態では、一例としてII−VI族化
合物半導体レーザについて説明したが、発光ダイオー
ド、光変調器、受光素子、トランジスタなどの他の光デ
バイスや電子デバイスに応用しても電気特性の改善や、
高効率化、長寿命化などの効果が効果がある。また、II
I-V族化合物半導体からなる光デバイスや電子デバイス
の埋込層としてII−VI族化合物半導体を用いる場合にも
本発明は適用でき、電圧電流特性が改善されるなどの効
果がある
As a twenty-fifth embodiment,
The semiconductor laser will be described. According to the second embodiment, the portion of the II-VI compound semiconductor layer 4 in the eighth embodiment or the twelfth embodiment is replaced with an n-type cladding layer 24 made of a II-VI compound semiconductor, II-VI. An active layer 25 made of a group III compound semiconductor, a p-type cladding layer 26 made of a group II-VI compound semiconductor, and a p-type contact layer 27 made of a group II-VI compound semiconductor are replaced with an insulating film 28, a p-electrode 29, and an n-electrode 21. The structure of a II-VI group compound semiconductor laser, which is an example of the semiconductor device of the present invention, can be obtained by forming the above-described structure. As in the case of the eighth or twelfth embodiment, A
On the semiconductor surface layer 10 containing l or Ga or the semiconductor surface layer 12 containing Sb, an n-type cladding layer 24 made of a II-VI compound semiconductor, an active layer 25 made of a II-VI compound semiconductor, a II-VI group Since the diffusion of In into the p-type cladding layer 26 made of a compound semiconductor and the p-type contact layer 27 made of a II-VI compound semiconductor is largely suppressed, the II-VI compound semiconductor laser of the present invention is Compared with II-VI compound semiconductor lasers, the electric characteristics are improved, the device operates at a low voltage, the luminous efficiency of the active layer is improved, the threshold value is high and the output is high, and the occurrence and growth of defects are suppressed. It can operate stably for a long time. In this embodiment, as an example, a single II-VI compound semiconductor layer is used for the active layer.
-The group VI compound semiconductor laser has been described, but the present invention is not limited to this.
The same effect is obtained with a -VI compound semiconductor laser. Further, a light guide layer may be provided between the active layer and the clad layer. Further, in the present embodiment, the II-VI compound semiconductor laser has been described as an example, but the improvement of the electrical characteristics can be achieved even when applied to other optical devices and electronic devices such as light emitting diodes, optical modulators, light receiving elements, and transistors. And
There are effects such as higher efficiency and longer life. Also II
The present invention can be applied to a case where a II-VI group compound semiconductor is used as a buried layer of an optical device or an electronic device composed of an IV group compound semiconductor, and has effects such as improvement in voltage-current characteristics.

【0031】 第26の実施形態として、
半導体レーザについて説明する。第4の実施形態になら
って、上記第6、第7、第9、第10、第11、第1
5、第17、第18、第19、第20、第21、第22
の実施形態におけるZn0.48Cd0.52Se層9の部分を
n型MgZnCdSeクラッド層32、ZnCdSe活
性層33、p型MgZnCdSeクラッド層34、p型
ZnSeTeコンタクト層35で置き換え、絶縁膜2
8、p電極29、n電極21等を形成すると本発明の半
導体装置の一例であるII−VI族化合物半導体レーザの構
造が得られる。上記第6、第7、第9、第10、第1
1、第15、第17、第18、第19、第20、第2
1、第22の実施形態おいて、Zn0.48Cd0.52Se層
9へのInの拡散抑制されたのと同様に、本発明のII−
VI族化合物半導体レーザ構造では、n型MgZnCdS
eクラッド層32、ZnCdSe活性層33、p型Mg
ZnCdSeクラッド層34、p型ZnSeTeコンタ
クト層35へのInの拡散が大幅に抑制されるため、該
本発明のII−VI族化合物半導体レーザは、従来のII−VI
族化合物半導体レーザに比べて、電気特性が改善され低
電圧で動作し、また活性層の発光効率が改善され低閾値
かつ高出力であり、また欠陥の発生や増殖が抑制されて
長時間安定動作することができる。本実施形態では、一
例として活性層に単層のII−VI族化合物半導体層を用い
たII−VI族化合物半導体レーザについて説明したが、こ
れに限らず、活性層に量子井戸、歪量子井戸などを用い
たII−VI族化合物半導体レーザでも同様に効果がある。
また、活性層とクラッド層との間には光ガイド層を設け
てもよい。また、本実施形態では、一例としてII−VI族
化合物半導体レーザについて説明したが、発光ダイオー
ド、光変調器、受光素子、トランジスタなどの他の光デ
バイスや電子デバイスに応用しても電気特性の改善や、
高効率化、長寿命化などの効果が効果がある。また、II
I-V族化合物半導体からなる光デバイスや電子デバイス
の埋込層としてII−VI族化合物半導体を用いる場合にも
本発明は適用でき、電圧電流特性が改善されるなどの効
果がある
As a twenty-sixth embodiment,
The semiconductor laser will be described. According to the fourth embodiment, the sixth, seventh, ninth, tenth, eleventh, and first
5, 17th, 18th, 19th, 20th, 21st, 22nd
In this embodiment, the portion of the Zn 0.48 Cd 0.52 Se layer 9 is replaced with an n-type MgZnCdSe cladding layer 32, a ZnCdSe active layer 33, a p-type MgZnCdSe cladding layer 34, and a p-type ZnSeTe contact layer 35, and the insulating film 2 is formed.
8, when the p-electrode 29, the n-electrode 21, and the like are formed, a structure of a II-VI compound semiconductor laser, which is an example of the semiconductor device of the present invention, can be obtained. The sixth, seventh, ninth, tenth, first
1, 15th, 17th, 18th, 19th, 20th, 2nd
1. In the 22nd embodiment, similarly to the case where the diffusion of In into the Zn 0.48 Cd 0.52 Se layer 9 was suppressed, the II-
In the group VI compound semiconductor laser structure, n-type MgZnCdS
e clad layer 32, ZnCdSe active layer 33, p-type Mg
Since the diffusion of In into the ZnCdSe cladding layer 34 and the p-type ZnSeTe contact layer 35 is greatly suppressed, the II-VI group compound semiconductor laser of the present invention is a conventional II-VI compound semiconductor laser.
Compared to group-compound semiconductor lasers, they have improved electrical characteristics and operate at lower voltages, improved luminous efficiency of the active layer, have lower threshold and higher output, and have a longer operation stability with less generation and proliferation of defects. can do. In the present embodiment, a II-VI compound semiconductor laser using a single II-VI compound semiconductor layer as an active layer has been described as an example. However, the present invention is not limited to this. The same effect can be obtained with II-VI group compound semiconductor lasers using the same.
Further, a light guide layer may be provided between the active layer and the clad layer. Further, in the present embodiment, the II-VI compound semiconductor laser has been described as an example, but the improvement of the electrical characteristics can be achieved even when applied to other optical devices and electronic devices such as light emitting diodes, optical modulators, light receiving elements, and transistors. And
There are effects such as higher efficiency and longer life. Also II
The present invention can be applied to a case where a II-VI group compound semiconductor is used as a buried layer of an optical device or an electronic device composed of an IV group compound semiconductor, and has effects such as improvement in voltage-current characteristics.

【0032】 第27の実施形態として、
半導体レーザについて説明する。第4実施形態のn型M
gZnCdSeクラッド層32、ZnCdSe活性層3
3、p型MgZnCdSeクラッド層34、p型ZnS
eTeコンタクト層35を、それぞれn型MgZnSe
Teクラッド層、ZnSeTe活性層、p型MgZnS
eTeクラッド層、p型ZnSeTeコンタクト層に変
更し、これらを上記第13あるいは第14の実施形態の
ZnSe0.1Te0.9層16の部分にあてはめて、絶縁膜
28、p電極29、n電極21等を形成すると本発明の
半導体装置の一例であるII−VI族化合物半導体レーザの
構造が得られる。上記第13あるいは第14の実施形態
でZnSe0.1Te0.9層16へのInの拡散抑制された
のと同様に、本発明のII−VI族化合物半導体レーザ構造
では、n型MgZnSeTeクラッド層、ZnSeTe
活性層、p型MgZnSeTeクラッド層、p型ZnS
eTeコンタクト層へのInの拡散が大幅に抑制される
ため、該本発明のII−VI族化合物半導体レーザは、従来
のII−VI族化合物半導体レーザに比べて、電気特性が改
善され低電圧で動作し、また活性層の発光効率が改善さ
れ低閾値かつ高出力であり、また欠陥の発生や増殖が抑
制されて長時間安定動作することができる。本実施形態
では、一例として活性層に単層のZnSeTe層を用い
たII−VI族化合物半導体レーザについて説明したが、こ
れに限らず、活性層にZnSeTe/MgZnSeTe
量子井戸、歪量子井戸などを用いたII−VI族化合物半導
体レーザでも同様に効果がある。また、活性層とクラッ
ド層との間には光ガイド層を設けてもよい。また、本実
施形態では、一例としてII−VI族化合物半導体レーザに
ついて説明したが、発光ダイオード、光変調器、受光素
子、トランジスタなどの他の光デバイスや電子デバイス
に応用しても電気特性の改善や、高効率化、長寿命化な
どの効果が効果がある。また、III-V族化合物半導体か
らなる光デバイスや電子デバイスの埋込層としてII−VI
族化合物半導体を用いる場合にも本発明は適用でき、電
圧電流特性が改善されるなどの効果がある
As a twenty-seventh embodiment,
The semiconductor laser will be described. N-type M of the fourth embodiment
gZnCdSe cladding layer 32, ZnCdSe active layer 3
3, p-type MgZnCdSe cladding layer 34, p-type ZnS
The eTe contact layers 35 are each made of n-type MgZnSe.
Te clad layer, ZnSeTe active layer, p-type MgZnS
An eTe clad layer and a p-type ZnSeTe contact layer were used, and these were applied to the ZnSe 0.1 Te 0.9 layer 16 of the thirteenth or fourteenth embodiment to form an insulating film 28, a p-electrode 29, an n-electrode 21, and the like. When formed, a structure of a II-VI compound semiconductor laser, which is an example of the semiconductor device of the present invention, is obtained. Similarly to the case where the diffusion of In into the ZnSe 0.1 Te 0.9 layer 16 was suppressed in the thirteenth or fourteenth embodiment, the n-type MgZnSeTe cladding layer, the ZnSeTe
Active layer, p-type MgZnSeTe cladding layer, p-type ZnS
Since the diffusion of In into the eTe contact layer is largely suppressed, the II-VI compound semiconductor laser of the present invention has improved electrical characteristics and a lower voltage than the conventional II-VI compound semiconductor laser. It operates, has a low threshold value and high output with improved luminous efficiency of the active layer, and is capable of stable operation for a long time by suppressing generation and proliferation of defects. In the present embodiment, a II-VI group compound semiconductor laser using a single ZnSeTe layer as an active layer has been described as an example. However, the present invention is not limited to this, and ZnSeTe / MgZnSeTe is used as an active layer.
An II-VI compound semiconductor laser using a quantum well, a strained quantum well, or the like has the same effect. Further, a light guide layer may be provided between the active layer and the clad layer. In the present embodiment, the II-VI compound semiconductor laser has been described as an example. However, even when applied to other optical devices and electronic devices such as light-emitting diodes, optical modulators, light-receiving elements, and transistors, the electrical characteristics can be improved. Also, there are effects such as higher efficiency and longer life. In addition, as a buried layer of an optical device or an electronic device comprising a III-V compound semiconductor,
The present invention can be applied to the case where a group III compound semiconductor is used, and has effects such as improvement in voltage-current characteristics.

【0033】 以上の実施形態では、基板
としてInPおよびInAs基板、Inを含むIII−V
族化合物半導体としてInPバッファ層およびInAs
バッファ層を用いた場合について説明したが、本発明の
II−VI族化合物半導体薄膜および半導体装置を成す各II
−VI族化合物半導体層中へのInの拡散を抑制する効果
は、これら以外の基板、例えばGaAs、GaP、In
GaAs等の他のIII−V族化合物半導体基板や、In
を含むIII−V族化合物半導体としてInPやInAs
以外の例えばGaInAsやGaInAsP、AlIn
As、AlInAsP、AlGaInAs、AlGaI
nP等のInを含むIII−V族化合物半導体層を用いた
場合も、同様な効果がある。また、上記実施形態ではT
eを含むII−VI族化合物からなるIn拡散防止層の形成
はII−VI族化合物半導体成長室にて行ったが、II族元素
およびVI族元素原の料供給が可能な装置を具備するIII
−V族化合物半導体成長室にて該In拡散防止層を形成
してから、II−VI族化合物半導体成長室に搬送してもよ
い。また、上記実施形態では、Inを含むIII−V族化
合物半導体上にII−VI族化合物半導体薄膜としてZnC
dSeやZnSeTeを一層形成する場合や、半導体装
置を成すII−VI族化合物半導体層として、ZnCdS
e、ZnSeTe、MgZnCdSe、MgZnSeT
eからなる多層構造を形成する場合に付いて説明した
が、他のII−VI族化合物半導体、例えばBe、Mg、Z
n、Cd等のII族元素とS、Se、Te等のVI族元素と
からなるII−VI族化合物半導体を形成する場合にも同様
な効果が得られる。さらに上記実施形態ではMBE法に
よりII−VI族化合物半導体薄膜または半導体装置を形成
する場合について説明したが、他の成長方法たとえば、
有機金属気相成長(Metalorganic Vap
or Phase Epitaxy: MOVPE)法
などを用いてもよい。また、本発明の効果は基板やIn
を含むIII−V族化合物半導体の導伝型によらず効果が
ある。さらに、以上の本発明の実施形態では、平坦基板
上にII−VI族化合物半導体薄膜を形成した場合につい
て、説明したが基板の一部が絶縁膜で覆われていたり、
エッチングなどにより任意のパターンが形成されている
ような基板を用いた場合も同様に効果がある。
In the above embodiment, as a substrate, an InP and InAs substrate, and a III-V substrate containing In
Buffer layer and InAs as group III compound semiconductors
The case where the buffer layer is used has been described.
II-VI group compound semiconductor thin films and semiconductor devices II
The effect of suppressing the diffusion of In into the group-VI compound semiconductor layer is due to the other substrates, for example, GaAs, GaP, In.
Other III-V compound semiconductor substrates such as GaAs;
And InAs as III-V group compound semiconductors containing
Other than GaInAs, GaInAsP, AlIn
As, AlInAsP, AlGaInAs, AlGaI
Similar effects can be obtained when a III-V group compound semiconductor layer containing In such as nP is used. In the above embodiment, T
The formation of the In diffusion preventing layer made of a II-VI compound containing e was performed in a II-VI compound semiconductor growth chamber, but provided with an apparatus capable of supplying a raw material of a group II element and a group VI element III.
After forming the In diffusion preventing layer in the -V compound semiconductor growth chamber, the layer may be transferred to the II-VI compound semiconductor growth chamber. In the above embodiment, the ZnC is used as a II-VI compound semiconductor thin film on the III-V compound semiconductor containing In.
When a single layer of dSe or ZnSeTe is formed, or as a II-VI compound semiconductor layer forming a semiconductor device, ZnCdS
e, ZnSeTe, MgZnCdSe, MgZnSeT
e has been described in the case of forming a multilayer structure made of e, but other II-VI compound semiconductors such as Be, Mg, Z
Similar effects can be obtained when a group II-VI compound semiconductor comprising a group II element such as n and Cd and a group VI element such as S, Se and Te is formed. Further, in the above embodiment, the case where the II-VI compound semiconductor thin film or the semiconductor device is formed by the MBE method has been described.
Metalorganic Vap
or Phase Epitaxy (MOVPE) method. The effect of the present invention is that
This is effective regardless of the conduction type of the group III-V compound semiconductor containing. Furthermore, in the above embodiments of the present invention, a case where a II-VI compound semiconductor thin film is formed on a flat substrate has been described, but a part of the substrate is covered with an insulating film,
The same effect is obtained when a substrate on which an arbitrary pattern is formed by etching or the like is used.

【0034】請求項1に記載に関連して本発明はさらに
次の態様をとりうる。(1)Teを含むII−VI族化合物
からなるIn拡散防止層がBe、Zn、Mgのうち少な
くとも一つを含む場合。(2)Teを含むII−VI族化合
物からなるIn拡散防止層が超格子である場合。
According to the first aspect, the present invention can further take the following aspects. (1) The case where the In diffusion preventing layer made of a II-VI compound containing Te contains at least one of Be, Zn, and Mg. (2) The case where the In diffusion preventing layer made of a II-VI group compound containing Te is a superlattice.

【0035】請求項2に記載に関連して本発明はさらに
次の態様をとりうる。(3)AlまたはGaを含むIII
−V族化合物からなる半導体表面層がInとPを同時に
は含まない場合。(4)AlまたはGaを含むIII−V
族化合物からなる半導体表面層がInとGaを同時には
含まない場合。
According to the second aspect of the present invention, the present invention can further take the following aspects. (3) III containing Al or Ga
-The case where the semiconductor surface layer made of the group V compound does not contain In and P at the same time. (4) III-V containing Al or Ga
The case where the semiconductor surface layer made of a group III compound does not contain In and Ga at the same time.

【0036】請求項4に記載に関連して本発明はさらに
次の態様をとりうる。(5)Sbを含むIII−V族化合
物からなる半導体表面層が少なくとも一層設けられてお
り、該Sbを含むIII-V族化合物からなる半導体表面層
の格子定数が該Inを含むIII-V族化合物半導体と界面
方向で一致している場合。(6)請求項2または(1)
または(2)に記載の半導体表面層がSbを含む場合。
(7)請求項4または(5)または(6)に記載の半導
体表面層が超格子である場合。
According to the fourth aspect, the present invention can further take the following aspects. (5) At least one semiconductor surface layer made of a III-V compound containing Sb is provided, and the lattice constant of the semiconductor surface layer made of a III-V compound containing Sb has a lattice constant of III-V containing In. When they match with the compound semiconductor in the interface direction. (6) Claim 2 or (1)
Or the case where the semiconductor surface layer according to (2) contains Sb.
(7) The case where the semiconductor surface layer according to claim 4 or (5) or (6) is a superlattice.

【0037】本発明は、さらに次の態様をとりうる。
(8)請求項1または(1)または(2)に記載のIn
拡散防止層が、請求項2から請求項4のいずれか、また
は、(3)から(7)のいずれかに記載の半導体表面層
の上に形成され、そのIn拡散防止層の平均の格子定数
2と該III−V族半導体表面層の平均の格子定数a1
Inを含むIII−V族化合物半導体の格子定数a0が、a
1≦a0≦a2またはa1≧a0≧a2の関係にある場合。
The present invention can further take the following aspects.
(8) In according to claim 1 or (1) or (2),
The diffusion preventing layer is formed on the semiconductor surface layer according to any one of claims 2 to 4, or (3) to (7), and the average lattice constant of the In diffusion preventing layer. a 2 and said group III-V group III-V compound lattice constant a 0 of the semiconductor comprising the lattice constants a 1 and in average the semiconductor surface layer, a
1 ≦ a 0 ≦ a 2 or a 1 ≧ a 0 ≧ a 2 .

【0038】請求項5に記載に関連して本発明はさらに
次の態様をとりうる。(9)III族窒化物半導体からな
る半導体層が、請求項1から請求項4に記載のいずれ
か、(1)から(8)に記載のいずれかの半導体装置に
含まれている場合。
According to the fifth aspect, the present invention can further take the following aspects. (9) The case where the semiconductor layer made of a group III nitride semiconductor is included in any one of the semiconductor devices according to any one of claims 1 to 4, and any one of the semiconductor devices according to any one of (1) to (8).

【0039】請求項6に記載に関連して本発明はさらに
次の態様をとりうる。(10)(1)から(9)に記載
の半導体装置において、Inを含むIII−V族化合物半
導体層のII−VI族化合物半導体薄膜層側の面が微傾斜面
である場合。
According to the sixth aspect of the present invention, the present invention can further take the following aspects. (10) In the semiconductor device according to any one of (1) to (9), the surface of the III-V compound semiconductor layer containing In on the side of the II-VI compound semiconductor thin film layer is slightly inclined.

【0040】請求項7に記載に関連して本発明はさらに
次の態様をとりうる。(11)(1)から(9)に記載
の半導体装置において、Inを含むIII−V族化合物半
導体層のII−VI族化合物半導体薄膜層側の面が(11
1)B面である場合。
According to the seventh aspect, the present invention can further take the following aspects. (11) In the semiconductor device according to any one of (1) to (9), the surface of the III-V compound semiconductor layer containing In on the side of the II-VI compound semiconductor thin film layer is (11).
1) In the case of B side.

【0041】[0041]

【発明の効果】以上詳細に説明したように、本発明に係
る半導体装置及びその製造方法によれば、以下のような
効果を奏する。Inを含むIII−V族化合物半導体層の
上に、Teを含むII−VI族化合物からなるIn拡散防止
層あるいは、AlまたはGaを含むIII−V族化合物半
導体からなる半導体表面層あるいは、Inを含まないII
I−V族化合物半導体からなる半導体表面層あるいは、
Sbを含むIII−V族化合物半導体からなる半導体表面
層あるいは、III族窒化物半導体からなる半導体層のい
ずれかの層の上にII−VI族化合物半導体薄膜層が形成さ
れた基板を具備する半導体装置では、II−VI族化合物半
導体薄膜層へのInの拡散が減るため、II−VI族化合物
半導体薄膜が高品質で、素子抵抗が小さく電気特性に優
れ、効率の高い高性能な半導体装置が得られる。 ま
た、前記Inを含むIII−V族化合物半導体層に、表面
が微傾斜しているものや、その(111)B面を使うこ
とにより、上述のInの拡散を抑制する効果は一層増し
た。さらに、InP基板表面にPと原子状水素を同時に
供給して、表面の清浄化を行うと、Inの微小な液滴の
発生が抑えられ、また表面の平坦性も改善されるため、
上述のInの拡散を抑制する効果は更に強くなった。
As described above in detail, according to the semiconductor device and the method of manufacturing the same of the present invention, the following effects can be obtained. On the III-V compound semiconductor layer containing In, an In diffusion preventing layer made of a II-VI compound containing Te, or a semiconductor surface layer made of a III-V compound semiconductor containing Al or Ga, or In. Not including II
A semiconductor surface layer composed of an IV group compound semiconductor, or
A semiconductor comprising a substrate having a II-VI group compound semiconductor thin film layer formed on any one of a semiconductor surface layer made of a group III-V compound semiconductor containing Sb and a semiconductor layer made of a group III nitride semiconductor. In the device, the diffusion of In into the II-VI compound semiconductor thin film layer is reduced, so that the II-VI compound semiconductor thin film has high quality, low element resistance, excellent electrical characteristics, and high efficiency and high performance. can get. The effect of suppressing the diffusion of In described above was further enhanced by using the In-containing III-V compound semiconductor layer having a slightly inclined surface or its (111) B plane. Further, when P and atomic hydrogen are simultaneously supplied to the surface of the InP substrate to clean the surface, the generation of minute droplets of In is suppressed, and the surface flatness is also improved.
The effect of suppressing the diffusion of In described above was further enhanced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の半導体装置の第1の実施形態の主要
部の層構造を示す図である。
FIG. 1 is a diagram showing a layer structure of a main part of a first embodiment of a semiconductor device of the present invention.

【図2】 本発明の半導体装置の第2の実施形態の主要
部の層構造を示す図である。
FIG. 2 is a diagram showing a layer structure of a main part of a second embodiment of the semiconductor device of the present invention.

【図3】 本発明の半導体装置の第3の実施形態の主要
部の層構造を示す図である。
FIG. 3 is a diagram showing a layer structure of a main part of a third embodiment of the semiconductor device of the present invention.

【図4】 本発明の半導体装置の第4の実施形態の主要
部の層構造を示す図である。
FIG. 4 is a diagram showing a layer structure of a main part of a fourth embodiment of the semiconductor device of the present invention.

【図5】 本発明の半導体装置の第8の実施形態の主要
部の層構造を示す図である。
FIG. 5 is a diagram showing a layer structure of a main part of an eighth embodiment of a semiconductor device of the present invention.

【図6】 本発明の半導体装置の第9の実施形態の主要
部の層構造を示す図
FIG. 6 is a diagram showing a layer structure of a main part of a ninth embodiment of the semiconductor device of the present invention;

【図7】 本発明の半導体装置の第12の実施形態の主
要部の層構造を示す図である。
FIG. 7 is a diagram showing a layer structure of a main part of a twelfth embodiment of a semiconductor device of the present invention.

【図8】 本発明の半導体装置の第13の実施形態の主
要部の層構造を示す図である。
FIG. 8 is a diagram showing a layer structure of a main part of a thirteenth embodiment of a semiconductor device of the present invention.

【図9】 本発明の半導体装置の第15の実施形態の主
要部の層構造を示す図である。
FIG. 9 is a diagram showing a layer structure of a main part of a fifteenth embodiment of the semiconductor device of the present invention.

【図10】 本発明の半導体装置の第18の実施形態の
主要部の層構造を示す図である。
FIG. 10 is a diagram showing a layer structure of a main part of an eighteenth embodiment of the semiconductor device of the present invention.

【図11】 本発明の半導体装置の第21の実施形態の
主要部の層構造を示す図である。
FIG. 11 is a diagram showing a layer structure of a main part of a semiconductor device according to a twenty-first embodiment of the present invention.

【図12】 本発明の半導体装置の第22の実施形態の
主要部の層構造を示す図である。
FIG. 12 is a diagram showing a layer structure of a main part of a semiconductor device according to a twenty-second embodiment of the present invention.

【図13】 従来の半導体装置の主要部の層構造を示す
図である。
FIG. 13 is a diagram showing a layer structure of a main part of a conventional semiconductor device.

【図14】 従来の半導体装置の主要部の層構造を示す
図である。
FIG. 14 is a diagram showing a layer structure of a main part of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体基板(Inを含むIII−V族化合物半導体
層) 3 Teを含むII−VI族化合物からなるIn拡散防止層 4 II−VI族化合物半導体薄膜層 5 InP基板(Inを含むIII−V族化合物半導体
層) 8 ZnSeTeからなるIn拡散防止層 9 Zn0.48Cd0.52Se層(II−VI族化合物半導体薄
膜層) 10 AlまたはGaを含む半導体表面層 11 AlGaInAsからなる半導体表面層 12 Sbを含む半導体表面層 13 InAs基板 14 InAsバッファ層 15 InPSbからなる半導体表面層 16 ZnSe0.1Te0.9層 17 GaInPSbからなる半導体表面層 18 GaAsからなる半導体表面層 19 ZnTeからなるIn拡散防止層 20 InN層(III族窒化物半導体からなる半導体層)
DESCRIPTION OF SYMBOLS 1 Semiconductor substrate (III-V compound semiconductor layer containing In) 3 In-diffusion prevention layer which consists of II-VI compound containing Te 4 II-VI compound semiconductor thin film layer 5 InP substrate (III-V group containing In) Compound semiconductor layer) 8 In diffusion preventing layer made of ZnSeTe 9 Zn 0.48 Cd 0.52 Se layer (II-VI compound semiconductor thin film layer) 10 Semiconductor surface layer containing Al or Ga 11 Semiconductor surface layer made of AlGaInAs 12 Semiconductor containing Sb Surface layer 13 InAs substrate 14 InAs buffer layer 15 Semiconductor surface layer composed of InPSb 16 ZnSe 0.1 Te 0.9 layer 17 Semiconductor surface layer composed of GaInPSb 18 Semiconductor surface layer composed of GaAs 19 In diffusion prevention layer composed of ZnTe 20 InN layer (Group III) Semiconductor layer made of nitride semiconductor)

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 Inを含むIII−V族化合物半導体層
と、II−VI族化合物半導体薄膜層と、それらの半導体層
の間に形成され、Teを含むII−VI族化合物半導体から
なるIn拡散防止層とを含むことを特徴とする半導体装
置。
An In diffusion comprising a III-V compound semiconductor layer containing In, a II-VI compound semiconductor thin film layer, and a II-VI compound semiconductor containing Te formed between the semiconductor layers. A semiconductor device comprising: a prevention layer.
【請求項2】 Inを含むIII−V族化合物半導体層
と、II−VI族化合物半導体薄膜層と、それらの半導体層
の間に形成され、AlまたはGaを含むIII−V族化合
物半導体からなる半導体表面層とを含むことを特徴とす
る半導体装置。
2. A III-V compound semiconductor layer containing In, a II-VI compound semiconductor thin film layer, and a III-V compound semiconductor containing Al or Ga formed between these semiconductor layers. A semiconductor device comprising: a semiconductor surface layer.
【請求項3】 Inを含むIII−V族化合物半導体層
と、II−VI族化合物半導体薄膜層と、それらの半導体層
の間に形成され、Inを含まないIII−V族化合物半導
体からなる半導体表面層とを含むことを特徴とする半導
体装置。
3. A semiconductor comprising a group III-V compound semiconductor layer containing In, a group II-VI compound semiconductor thin film layer, and a group III-V compound semiconductor not containing In and formed between the semiconductor layers. A semiconductor device comprising a surface layer.
【請求項4】 Inを含むIII−V族化合物半導体層
と、II−VI族化合物半導体薄膜層と、それらの半導体層
の間に形成され、Sbを含むIII−V族化合物半導体か
らなる半導体表面層とを含むことを特徴とする半導体装
置。
4. A III-V compound semiconductor layer containing In, a II-VI compound semiconductor thin film layer, and a semiconductor surface formed between these semiconductor layers and made of a III-V compound semiconductor containing Sb. And a semiconductor device.
【請求項5】 Inを含むIII−V族化合物半導体層
と、II−VI族化合物半導体薄膜層と、それらの半導体層
の間に形成され、III族窒化物半導体からなる半導体層
とを含むことを特徴とする半導体装置。
5. A semiconductor device comprising: a group III-V compound semiconductor layer containing In; a group II-VI compound semiconductor thin film layer; and a semiconductor layer formed between the semiconductor layers and made of a group III nitride semiconductor. A semiconductor device characterized by the above-mentioned.
【請求項6】 前記Inを含むIII−V族化合物半導体
層の前記II−VI族化合物半導体薄膜層側の面が微傾斜面
であることを特徴とする請求項1から請求項5に記載の
半導体装置。
6. The device according to claim 1, wherein a surface of the III-V compound semiconductor layer containing In on the side of the II-VI compound semiconductor thin film layer is a slightly inclined surface. Semiconductor device.
【請求項7】 前記Inを含むIII−V族化合物半導体
層の前記II−VI族化合物半導体薄膜層側の面が(11
1)B面であることを特徴とする請求項1から請求項5
に記載の半導体装置。
7. A surface of the III-V compound semiconductor layer containing In which faces the II-VI compound semiconductor thin film layer on the side of (11)
1) The B-side surface.
3. The semiconductor device according to claim 1.
【請求項8】 V族元素を含む分子線と原子状水素を用
いて前記Inを含むIII-V族化合物半導体層の表面の清
浄化を行った後、請求項1から請求項7に記載の半導体
装置を作製することを特徴とする半導体装置の製造方
法。
8. The method according to claim 1, wherein the surface of the In-containing III-V compound semiconductor layer is cleaned using a molecular beam containing a group V element and atomic hydrogen. A method for manufacturing a semiconductor device, comprising manufacturing a semiconductor device.
JP25575598A 1998-09-09 1998-09-09 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3358556B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25575598A JP3358556B2 (en) 1998-09-09 1998-09-09 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25575598A JP3358556B2 (en) 1998-09-09 1998-09-09 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000091707A true JP2000091707A (en) 2000-03-31
JP3358556B2 JP3358556B2 (en) 2002-12-24

Family

ID=17283186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25575598A Expired - Fee Related JP3358556B2 (en) 1998-09-09 1998-09-09 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3358556B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394114B2 (en) 2006-05-29 2008-07-01 Mitsubishi Electric Corporation Semiconductor device and manufacturing method therefor
JP2008300754A (en) * 2007-06-04 2008-12-11 Sony Corp Semiconductor element
EP2033237A1 (en) * 2006-06-12 2009-03-11 3M Innovative Properties Company Led device with re-emitting semiconductor construction and reflector
WO2010129409A1 (en) * 2009-05-05 2010-11-11 3M Innovative Properties Company Semiconductor devices grown on indium-containing substrates utilizing indium depletion mechanisms
US8304976B2 (en) 2009-06-30 2012-11-06 3M Innovative Properties Company Electroluminescent devices with color adjustment based on current crowding
KR101227293B1 (en) * 2004-06-18 2013-01-29 쓰리엠 이노베이티브 프로퍼티즈 컴파니 Ii-vi/iii-v layered construction on inp substrate
US8541803B2 (en) 2009-05-05 2013-09-24 3M Innovative Properties Company Cadmium-free re-emitting semiconductor construction
US8629611B2 (en) 2009-06-30 2014-01-14 3M Innovative Properties Company White light electroluminescent devices with adjustable color temperature
US9293622B2 (en) 2009-05-05 2016-03-22 3M Innovative Properties Company Re-emitting semiconductor carrier devices for use with LEDs and methods of manufacture

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101227293B1 (en) * 2004-06-18 2013-01-29 쓰리엠 이노베이티브 프로퍼티즈 컴파니 Ii-vi/iii-v layered construction on inp substrate
US7564076B2 (en) 2006-05-29 2009-07-21 Mitsubishi Electric Corporation Semiconductor device and manufacturing method therefor
US7394114B2 (en) 2006-05-29 2008-07-01 Mitsubishi Electric Corporation Semiconductor device and manufacturing method therefor
EP2033237A1 (en) * 2006-06-12 2009-03-11 3M Innovative Properties Company Led device with re-emitting semiconductor construction and reflector
EP2033237A4 (en) * 2006-06-12 2013-10-02 3M Innovative Properties Co Led device with re-emitting semiconductor construction and reflector
JP2008300754A (en) * 2007-06-04 2008-12-11 Sony Corp Semiconductor element
US8541803B2 (en) 2009-05-05 2013-09-24 3M Innovative Properties Company Cadmium-free re-emitting semiconductor construction
CN102804411A (en) * 2009-05-05 2012-11-28 3M创新有限公司 Semiconductor devices grown on indium-containing substrates utilizing indium depletion mechanisms
US20120037957A1 (en) * 2009-05-05 2012-02-16 3M Innovative Properties Company Semiconductor devices grown on indium-containing substrates utilizing indium depletion mechanisms
WO2010129409A1 (en) * 2009-05-05 2010-11-11 3M Innovative Properties Company Semiconductor devices grown on indium-containing substrates utilizing indium depletion mechanisms
US8994071B2 (en) 2009-05-05 2015-03-31 3M Innovative Properties Company Semiconductor devices grown on indium-containing substrates utilizing indium depletion mechanisms
US9293622B2 (en) 2009-05-05 2016-03-22 3M Innovative Properties Company Re-emitting semiconductor carrier devices for use with LEDs and methods of manufacture
US8304976B2 (en) 2009-06-30 2012-11-06 3M Innovative Properties Company Electroluminescent devices with color adjustment based on current crowding
US8629611B2 (en) 2009-06-30 2014-01-14 3M Innovative Properties Company White light electroluminescent devices with adjustable color temperature

Also Published As

Publication number Publication date
JP3358556B2 (en) 2002-12-24

Similar Documents

Publication Publication Date Title
EP2273572B1 (en) A nitride semiconductor device
US6525335B1 (en) Light emitting semiconductor devices including wafer bonded heterostructures
US6372536B1 (en) II-VI semiconductor component having at least one junction between a layer containing Se and a layer containing BeTe, and process for producing the junction
EP0378919B1 (en) High band-gap opto-electronic device and method for making same
US6121638A (en) Multi-layer structured nitride-based semiconductor devices
US5204284A (en) Method of making a high band-gap opto-electronic device
EP3776671B1 (en) Nitride based light-emitting device
JP3358556B2 (en) Semiconductor device and manufacturing method thereof
JP2002232005A (en) Light emitting element
JP2969979B2 (en) Semiconductor structures for optoelectronic components
JP4162165B2 (en) Quantum well structure optical semiconductor device
US8319253B2 (en) Semiconductor light-emitting device
JP2586349B2 (en) Semiconductor light emitting device
JP3768790B2 (en) Quantum dot structure and semiconductor device apparatus having the same
JP3792003B2 (en) Semiconductor light emitting device
EP0632554B1 (en) Semiconductor light emitting device
JP2876543B2 (en) Semiconductor device and manufacturing method thereof
KR101945624B1 (en) Transparent electrode and manufacturing method thereof
JP7413599B1 (en) III-V group compound semiconductor light emitting device and method for manufacturing the III-V group compound semiconductor light emitting device
JP7387048B1 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JPH08264896A (en) Semiconductor device
JPH0983079A (en) Semiconductor element
JPH07131118A (en) Short-wavelength light emitting element
JPH09107155A (en) Semiconductor light emitting element
JP2022120619A (en) Light-emitting element

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071011

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081011

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees