JP2000066592A - 乱数生成装置 - Google Patents
乱数生成装置Info
- Publication number
- JP2000066592A JP2000066592A JP10232823A JP23282398A JP2000066592A JP 2000066592 A JP2000066592 A JP 2000066592A JP 10232823 A JP10232823 A JP 10232823A JP 23282398 A JP23282398 A JP 23282398A JP 2000066592 A JP2000066592 A JP 2000066592A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- junction
- voltage
- noise
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computational Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 暗号理論的に安全な２値乱数を容易に生成す
ることが可能で、小型化に適した乱数生成装置を提供す
る。 【解決手段】 接合を含む半導体素子と、降伏電流が生
じる程の逆バイアス電圧を接合に印加する逆バイアス印
加手段と、接合を含む電流路に生ずる雑音信号をサンプ
リングして得られるデジタル信号を乱数として出力する
デジタル化回路と、を有する。
ることが可能で、小型化に適した乱数生成装置を提供す
る。 【解決手段】 接合を含む半導体素子と、降伏電流が生
じる程の逆バイアス電圧を接合に印加する逆バイアス印
加手段と、接合を含む電流路に生ずる雑音信号をサンプ
リングして得られるデジタル信号を乱数として出力する
デジタル化回路と、を有する。
Description
【０００１】
【発明の属する技術分野】本発明は乱数生成装置、特
に、暗号化アルゴリズムに用いられる乱数生成装置に関
する。
に、暗号化アルゴリズムに用いられる乱数生成装置に関
する。
【０００２】
【従来の技術】インターネット、イントラネットの発展
に伴い国際間取引、異業種取引、電子データ交換（ＥＤ
Ｉ：Electronic Data Interchange）などの新市場の開
拓が盛んに行われている。一方、インターネットのオー
プン性から、ネットワーク上を往来する情報に対する不
正行為（盗聴、改ざん、なりすまし、破壊行為等）への
対応が必要であり、セキュリティ技術の開発が急がれて
いる。
に伴い国際間取引、異業種取引、電子データ交換（ＥＤ
Ｉ：Electronic Data Interchange）などの新市場の開
拓が盛んに行われている。一方、インターネットのオー
プン性から、ネットワーク上を往来する情報に対する不
正行為（盗聴、改ざん、なりすまし、破壊行為等）への
対応が必要であり、セキュリティ技術の開発が急がれて
いる。
【０００３】ネットワークのセキュリティを確保するた
めに広く暗号が利用されており、例えば、米国で標準化
されているデジタル署名アルゴリズム（ＤＳＡ）があ
る。このような暗号化アルゴリズムにおいては、署名生
成の度に乱数を生成させる必要があるが、用いる乱数と
しては「情報（暗号）理論的に安全な乱数」であること
が望ましい。
めに広く暗号が利用されており、例えば、米国で標準化
されているデジタル署名アルゴリズム（ＤＳＡ）があ
る。このような暗号化アルゴリズムにおいては、署名生
成の度に乱数を生成させる必要があるが、用いる乱数と
しては「情報（暗号）理論的に安全な乱数」であること
が望ましい。
【０００４】暗号理論的に安全な乱数とは、「乱数列の
任意の一部から他のビットを多項式時間で推測できな
い」という条件を満たす乱数をいう。しかし、この条件
はかなり厳しいので、実用上は以下のような評価尺度が
用いられることがある。但し、これらはあくまでも必要
条件に過ぎない。 （１） ０，１の等頻度性 （２） 長周期性 （３） 非線型性 （４） 線形複雑度が大きいこと （５） 無相関性 非線型性というのは、乱数が線形フィードバックシフト
レジスタ(linear feedback shift register)の出力その
ものではないということである。ｎ段の線形フィードバ
ックシフトレジスタで生成できる系列の最大周期は２n
−１であり、この周期２n−１の系列をＭ系列(maximum
length shift register sequence)と呼ぶ。従って、擬
似乱数としてよく用いられるＭ系列はこの基準を満たし
ていない。
任意の一部から他のビットを多項式時間で推測できな
い」という条件を満たす乱数をいう。しかし、この条件
はかなり厳しいので、実用上は以下のような評価尺度が
用いられることがある。但し、これらはあくまでも必要
条件に過ぎない。 （１） ０，１の等頻度性 （２） 長周期性 （３） 非線型性 （４） 線形複雑度が大きいこと （５） 無相関性 非線型性というのは、乱数が線形フィードバックシフト
レジスタ(linear feedback shift register)の出力その
ものではないということである。ｎ段の線形フィードバ
ックシフトレジスタで生成できる系列の最大周期は２n
−１であり、この周期２n−１の系列をＭ系列(maximum
length shift register sequence)と呼ぶ。従って、擬
似乱数としてよく用いられるＭ系列はこの基準を満たし
ていない。
【０００５】乱数系列の線形複雑度とは、その系列を生
成する最小等価な線形フィードバックシフトレジスタの
段数を指す。上述の周期２n−１のＭ系列を例にとる
と、これはｎ段の線形フィードバックシフトレジスタで
生成される最大周期の系列であるので、Ｍ系列の線形複
雑度はｎである。線形複雑度が小さいと、容易に等価な
乱数発生器が構成できるので、未知ビットの推測が容易
で、暗号学的に安全な乱数とは言えない。
成する最小等価な線形フィードバックシフトレジスタの
段数を指す。上述の周期２n−１のＭ系列を例にとる
と、これはｎ段の線形フィードバックシフトレジスタで
生成される最大周期の系列であるので、Ｍ系列の線形複
雑度はｎである。線形複雑度が小さいと、容易に等価な
乱数発生器が構成できるので、未知ビットの推測が容易
で、暗号学的に安全な乱数とは言えない。
【０００６】無相関性は、例えば、乱数のビットが他の
部分と独立であることを意味し、逆に相関性があると未
知のビットの推測が容易となることを意味する。従来、
暗号化アルゴリズムの乱数源として擬似乱数が一般に用
いられてきた。しかしながら、上記した観点から擬似乱
数は暗号学的に安全な乱数とは言えない。すなわち、擬
似乱数は一定の算術プロセスあるいは関数の組合せから
生成されるため、同じ初期条件を与えることにより同一
の乱数を発生させることが可能である。従って、擬似乱
数を用いた暗号は、生成法の推測も可能であり、破られ
やすく、秘密性の保持の点において不十分であった。
部分と独立であることを意味し、逆に相関性があると未
知のビットの推測が容易となることを意味する。従来、
暗号化アルゴリズムの乱数源として擬似乱数が一般に用
いられてきた。しかしながら、上記した観点から擬似乱
数は暗号学的に安全な乱数とは言えない。すなわち、擬
似乱数は一定の算術プロセスあるいは関数の組合せから
生成されるため、同じ初期条件を与えることにより同一
の乱数を発生させることが可能である。従って、擬似乱
数を用いた暗号は、生成法の推測も可能であり、破られ
やすく、秘密性の保持の点において不十分であった。
【０００７】一方、全くランダムな真性乱数に近い乱数
を発生させる方法としては、自然現象、例えば放射性物
質の崩壊現象等を利用した装置などがあるが、装置が大
きく複雑であるという欠点を有している。従って、秘密
性が高く、パーソナルコンピュータ等に容易に組み込み
可能な小型の乱数生成装置の実現が要望されている。
を発生させる方法としては、自然現象、例えば放射性物
質の崩壊現象等を利用した装置などがあるが、装置が大
きく複雑であるという欠点を有している。従って、秘密
性が高く、パーソナルコンピュータ等に容易に組み込み
可能な小型の乱数生成装置の実現が要望されている。
【０００８】
【発明が解決しようとする課題】本発明はかかる点に鑑
みてなされたものであり、その目的とするところは、暗
号理論的に安全な２値乱数を容易に生成することが可能
で、小型化に適した乱数生成装置を提供することにあ
る。
みてなされたものであり、その目的とするところは、暗
号理論的に安全な２値乱数を容易に生成することが可能
で、小型化に適した乱数生成装置を提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明による装置は、接
合を含む半導体素子と、降伏電流が生じる程の逆バイア
ス電圧を接合に印加する逆バイアス印加手段と、接合を
含む電流路に生ずる雑音信号をサンプリングして得られ
るデジタル信号を乱数として出力するデジタル化回路
と、を有する。
合を含む半導体素子と、降伏電流が生じる程の逆バイア
ス電圧を接合に印加する逆バイアス印加手段と、接合を
含む電流路に生ずる雑音信号をサンプリングして得られ
るデジタル信号を乱数として出力するデジタル化回路
と、を有する。
【００１０】
【発明の実施の形態】以下に本発明の実施例を図面を参
照しつつ詳細に説明する。図１は、本発明による第１の
実施例である乱数生成装置の構成を概略的に示してい
る。また、図２は図１に示した乱数生成装置の動作を説
明する図であり、主要な回路ブロックの出力信号を示し
ている。
照しつつ詳細に説明する。図１は、本発明による第１の
実施例である乱数生成装置の構成を概略的に示してい
る。また、図２は図１に示した乱数生成装置の動作を説
明する図であり、主要な回路ブロックの出力信号を示し
ている。
【００１１】図１において、５は雑音発生回路である。
ツェナーダイオード８のｐｎ接合に抵抗器１１を介して
降伏が生じる程度の逆バイアス電圧を印加している。こ
れにより、逆方向に微弱な降伏電流が流れ、ランダムな
雑音電圧が発生する。このようにツェナーダイオード８
を動作させることにより、ツェナ電圧を中心とした、ピ
ーク−トゥ−ピーク（peak-to-peak）で数十〜数百μＶ
程度のランダムな雑音電圧出力が得られ、これを乱数の
発生源としている。
ツェナーダイオード８のｐｎ接合に抵抗器１１を介して
降伏が生じる程度の逆バイアス電圧を印加している。こ
れにより、逆方向に微弱な降伏電流が流れ、ランダムな
雑音電圧が発生する。このようにツェナーダイオード８
を動作させることにより、ツェナ電圧を中心とした、ピ
ーク−トゥ−ピーク（peak-to-peak）で数十〜数百μＶ
程度のランダムな雑音電圧出力が得られ、これを乱数の
発生源としている。
【００１２】具体的には、電源電圧Ｖｃｃを＋１２Ｖと
し、ツェナーダイオード８にはツェナ電圧が６．３Ｖと
電源電圧の約１／２であるものを用いた。ツェナーダイ
オード８には５６０ｋΩの抵抗器１１を介して逆バイア
ス電圧を印加することにより、約１０μＡの逆方向電流
が流れ、６．３Ｖを中心にpeak-to-peak電圧が約２０μ
Ｖ、平均周波数が６０〜７０ｋＨｚ程度の雑音電圧が発
生する。（図２（ａ）参照） 雑音発生回路５で得られた雑音電圧は微弱であるので、
これを増幅回路１５を用いて電圧増幅する。具体的に
は、２段のオペアンプを用いている。この増幅回路１５
の電圧利得は約７４ｄＢで、６．３Ｖを中心としたpeak
-to-peak電圧が１Ｖ程度の増幅出力を得ることができ
る。（図２（ｂ）参照） 次に、増幅回路１５により増幅された雑音出力は、ロー
パスフィルタ１７に供給され高周波成分が除去される。
ローパスフィルタ１７のカットオフ周波数は、後述する
サンプリングの周波数の数倍程度以上であればよい。ロ
ーパスフィルタ１７の出力は、比較回路２１に供給さ
れ、所定の基準電圧を閾値としてハイレベル、ローレベ
ルに分けられ２値化される。
し、ツェナーダイオード８にはツェナ電圧が６．３Ｖと
電源電圧の約１／２であるものを用いた。ツェナーダイ
オード８には５６０ｋΩの抵抗器１１を介して逆バイア
ス電圧を印加することにより、約１０μＡの逆方向電流
が流れ、６．３Ｖを中心にpeak-to-peak電圧が約２０μ
Ｖ、平均周波数が６０〜７０ｋＨｚ程度の雑音電圧が発
生する。（図２（ａ）参照） 雑音発生回路５で得られた雑音電圧は微弱であるので、
これを増幅回路１５を用いて電圧増幅する。具体的に
は、２段のオペアンプを用いている。この増幅回路１５
の電圧利得は約７４ｄＢで、６．３Ｖを中心としたpeak
-to-peak電圧が１Ｖ程度の増幅出力を得ることができ
る。（図２（ｂ）参照） 次に、増幅回路１５により増幅された雑音出力は、ロー
パスフィルタ１７に供給され高周波成分が除去される。
ローパスフィルタ１７のカットオフ周波数は、後述する
サンプリングの周波数の数倍程度以上であればよい。ロ
ーパスフィルタ１７の出力は、比較回路２１に供給さ
れ、所定の基準電圧を閾値としてハイレベル、ローレベ
ルに分けられ２値化される。
【００１３】増幅雑音出力は、ツェナ電圧６．３Ｖを中
心にほぼ対称であるので、ツェナ電圧を基準電圧として
増幅雑音電圧の２値化を行うことができる。本実施例に
おいては、基準電圧として非常に安定している接地電圧
を用いている。すなわち、結合コンデンサ１９を用い、
増幅雑音出力の直流成分をカットした交流成分を比較回
路２１に入力している（図２（ｃ）参照）。これによ
り、接地電圧（０Ｖ）を閾値とした２値化を行うことが
できる。この構成においては、温度変化によってツェナ
電圧が変化しても、直流成分が増減するのみで２値化に
は全く影響は生じない。従って、比較回路２１の入力端
には０Ｖを中心にしたpeak-to-peak電圧が１Ｖ程度の増
幅雑音電圧の交流成分が入力され、接地電圧である０Ｖ
を閾値とした２値化が行われる。
心にほぼ対称であるので、ツェナ電圧を基準電圧として
増幅雑音電圧の２値化を行うことができる。本実施例に
おいては、基準電圧として非常に安定している接地電圧
を用いている。すなわち、結合コンデンサ１９を用い、
増幅雑音出力の直流成分をカットした交流成分を比較回
路２１に入力している（図２（ｃ）参照）。これによ
り、接地電圧（０Ｖ）を閾値とした２値化を行うことが
できる。この構成においては、温度変化によってツェナ
電圧が変化しても、直流成分が増減するのみで２値化に
は全く影響は生じない。従って、比較回路２１の入力端
には０Ｖを中心にしたpeak-to-peak電圧が１Ｖ程度の増
幅雑音電圧の交流成分が入力され、接地電圧である０Ｖ
を閾値とした２値化が行われる。
【００１４】比較回路２１の出力は、レベル変換回路２
３に入力され、後段のサンプリング回路２５の論理電圧
レベルに変換される。レベル変換回路２３の出力は、周
期性のないランダムな矩形波である（図２（ｄ）参
照）。この矩形波は、サンプリング回路２５に供給され
る。サンプリング回路２５は、入力矩形波の周波数に対
してある程度低い（数分の１程度以下の）一定周波数で
入力矩形波のサンプリングを行い、０及び１のビットか
らなる系列を得る。入力矩形波には周期性がなく、また
サンプリングのタイミングは入力矩形波の周波数とは独
立であるので、得られたビット系列は、０，１の各々の
発生確率が等しければ、真正乱数系列であることが期待
できる。
３に入力され、後段のサンプリング回路２５の論理電圧
レベルに変換される。レベル変換回路２３の出力は、周
期性のないランダムな矩形波である（図２（ｄ）参
照）。この矩形波は、サンプリング回路２５に供給され
る。サンプリング回路２５は、入力矩形波の周波数に対
してある程度低い（数分の１程度以下の）一定周波数で
入力矩形波のサンプリングを行い、０及び１のビットか
らなる系列を得る。入力矩形波には周期性がなく、また
サンプリングのタイミングは入力矩形波の周波数とは独
立であるので、得られたビット系列は、０，１の各々の
発生確率が等しければ、真正乱数系列であることが期待
できる。
【００１５】サンプリング回路２５において得られた
０，１からなる真正乱数の系列は、外部インタフェース
（図示していない）、例えばＲＳ−２３２Ｃインタフェ
ースなどを介して外部機器へ供給される。尚、サンプリ
ング周波数は、外部機器が必要とするビットレートに設
定する必要がある。上記したように、本発明によれば、
半導体接合に降伏電圧程度の逆バイアス電圧を印加した
とき生じる雑音を乱数の発生源とすることにより、２値
の真性乱数を容易に生成することが可能である。また、
上記した回路は容易にＩＣ化が可能であり、極めて小型
の乱数生成装置を実現することができる。
０，１からなる真正乱数の系列は、外部インタフェース
（図示していない）、例えばＲＳ−２３２Ｃインタフェ
ースなどを介して外部機器へ供給される。尚、サンプリ
ング周波数は、外部機器が必要とするビットレートに設
定する必要がある。上記したように、本発明によれば、
半導体接合に降伏電圧程度の逆バイアス電圧を印加した
とき生じる雑音を乱数の発生源とすることにより、２値
の真性乱数を容易に生成することが可能である。また、
上記した回路は容易にＩＣ化が可能であり、極めて小型
の乱数生成装置を実現することができる。
【００１６】従って、本装置を、例えばパーソナルコン
ピュータ等に「真性乱数発生エンジン」として組み込む
ことにより、デジタル署名アルゴリズムを用いた署名生
成のための「真性乱数（物理乱数）」を提供することが
できる。すなわち、従来用いられてきた擬似乱数を用い
た場合に比べはるかにセキュリティ確度の高い通信を行
うことが可能となる。
ピュータ等に「真性乱数発生エンジン」として組み込む
ことにより、デジタル署名アルゴリズムを用いた署名生
成のための「真性乱数（物理乱数）」を提供することが
できる。すなわち、従来用いられてきた擬似乱数を用い
た場合に比べはるかにセキュリティ確度の高い通信を行
うことが可能となる。
【００１７】図３は、本発明による第２の実施例である
乱数生成装置の構成を示している。本実施例が第１の実
施例と異なる点は、得られた乱数系列の０及び１の各々
の発生確率が等しくなるように制御する制御部３１を設
けていることにある。すなわち、制御部３１は、サンプ
リング回路２５の出力を得て、この出力のうちハイレベ
ル電圧、ローレベル電圧の各々の持続時間の累積値が互
いに等しくなるように比較回路２１に与える基準電圧Ｖ
refを制御している。
乱数生成装置の構成を示している。本実施例が第１の実
施例と異なる点は、得られた乱数系列の０及び１の各々
の発生確率が等しくなるように制御する制御部３１を設
けていることにある。すなわち、制御部３１は、サンプ
リング回路２５の出力を得て、この出力のうちハイレベ
ル電圧、ローレベル電圧の各々の持続時間の累積値が互
いに等しくなるように比較回路２１に与える基準電圧Ｖ
refを制御している。
【００１８】従って、制御部３１を設けて基準電圧Ｖre
fを制御することにより、最終的に得られる乱数系列の
０及び１の発生確率を等しくすることができ、より真性
乱数に近い２値乱数系列を得ることができる。図４は、
本発明による第３の実施例である乱数生成装置の構成を
示している。本実施例が第１及び第２の実施例と異なる
点は、サンプリング回路２５において得られた乱数系列
の０及び１の各々の発生確率が等しくなるように平滑化
処理をなす平滑部３５をサンプリング回路２５の後段に
設けていることにある。
fを制御することにより、最終的に得られる乱数系列の
０及び１の発生確率を等しくすることができ、より真性
乱数に近い２値乱数系列を得ることができる。図４は、
本発明による第３の実施例である乱数生成装置の構成を
示している。本実施例が第１及び第２の実施例と異なる
点は、サンプリング回路２５において得られた乱数系列
の０及び１の各々の発生確率が等しくなるように平滑化
処理をなす平滑部３５をサンプリング回路２５の後段に
設けていることにある。
【００１９】平滑化は、インバランスな０，１の系列
を、ｘ1，ｘ2，ｘ3，…としたとき、
を、ｘ1，ｘ2，ｘ3，…としたとき、
【００２０】
【数１】
【００２１】を用いて行うことができる。ここで、
【００２２】
【外１】
【００２３】は２を法とする和（排他的論理和）を表す
演算である。これにより得られるｙの系列はバランス性
が改善されることが示される。すなわち、ｘ1，ｘ2，ｘ
3，…の系列中の０の発生確率をｐ，１の発生確率をｑ
＝１−ｐとし、ｙに関して０の出現確率をＰ，１の出現
確率をＱ＝１−Ｐとすると、ｙのインバランスは、 Ｐ−Ｑ＝（ｐ−ｑ）n で与えられる。ここで、ｎは平滑化におけるブロックサ
イズである。ｎを大きくとれば、インバランス性は指数
関数的に小さくなる。
演算である。これにより得られるｙの系列はバランス性
が改善されることが示される。すなわち、ｘ1，ｘ2，ｘ
3，…の系列中の０の発生確率をｐ，１の発生確率をｑ
＝１−ｐとし、ｙに関して０の出現確率をＰ，１の出現
確率をＱ＝１−Ｐとすると、ｙのインバランスは、 Ｐ−Ｑ＝（ｐ−ｑ）n で与えられる。ここで、ｎは平滑化におけるブロックサ
イズである。ｎを大きくとれば、インバランス性は指数
関数的に小さくなる。
【００２４】尚、図４においては平滑部３５をハードウ
エアの構成として説明したが、実際はコンピュータのソ
フトウエアで容易に実現可能であり、コンピュータ側で
必要な程度（ブロックの大きさ）で行えば十分である。
以上の処理を行うことによって、より真正乱数に近い
０，１の系列を得ることができる。尚、上記実施例にお
いては、雑音発生源としてツェナーダイオードを用いた
場合を例に説明したが、これに限らず、例えば異種導電
型の半導体接合を用い、その降伏電流を雑音発生源とし
て用いてもよい。
エアの構成として説明したが、実際はコンピュータのソ
フトウエアで容易に実現可能であり、コンピュータ側で
必要な程度（ブロックの大きさ）で行えば十分である。
以上の処理を行うことによって、より真正乱数に近い
０，１の系列を得ることができる。尚、上記実施例にお
いては、雑音発生源としてツェナーダイオードを用いた
場合を例に説明したが、これに限らず、例えば異種導電
型の半導体接合を用い、その降伏電流を雑音発生源とし
て用いてもよい。
【００２５】
【発明の効果】以上詳細に説明したように、本発明によ
れば、半導体接合の降伏電流を雑音発生源として用いる
ことにより、暗号理論的に安全な２値乱数を容易に生成
することが可能で、かつ小型化に適した乱数生成装置を
実現することができる。
れば、半導体接合の降伏電流を雑音発生源として用いる
ことにより、暗号理論的に安全な２値乱数を容易に生成
することが可能で、かつ小型化に適した乱数生成装置を
実現することができる。
【図１】本発明による第１の実施例である乱数生成装置
の構成を示す図である。
の構成を示す図である。
【図２】図１に示した乱数生成装置の動作を説明する図
である。
である。
【図３】本発明による第２の実施例である乱数生成装置
の構成を示す図である。
の構成を示す図である。
【図４】本発明による第３の実施例である乱数生成装置
の構成を示す図である。
の構成を示す図である。
５ 雑音発生回路 ８ ツェナーダイオード １１ 抵抗器 １５ 増幅回路 １７ ローパスフィルタ ２１ 比較回路 ２３ レベル変換回路 ２５ サンプリング回路 ３１ 制御部 ３５ 平滑部
Claims (5)
- 【請求項１】 接合を含む半導体素子と、降伏電流が生
じる程の逆バイアス電圧を前記接合に印加する逆バイア
ス印加手段と、前記接合を含む電流路に生ずる雑音信号
をサンプリングして得られるデジタル信号を乱数として
出力するデジタル化回路と、からなることを特徴とする
乱数生成装置。 - 【請求項２】 前記雑音信号の増幅信号を得る増幅回路
と、 前記増幅信号を所定の基準電圧と比較して２値化信号を
得る比較回路と、 前記２値化信号をサンプリングして、０及び１からなる
サンプリング値系列を得るサンプリング回路と、を有す
ることを特徴とする請求項１記載の乱数生成装置。 - 【請求項３】 前記半導体素子は、ツェナーダイオード
であることを特徴とする請求項１又は２記載の乱数生成
装置。 - 【請求項４】 前記サンプリング値系列における０及び
１の各々の発生確率が略等しくなるように前記基準電圧
を制御する制御手段を有することを特徴とする請求項２
又は３記載の乱数生成装置。 - 【請求項５】 前記サンプリング値系列における０及び
１の発生確率が略等しくなるように前記サンプリング値
系列を平滑化する手段を有することを特徴とする請求項
２又は３記載の乱数生成装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10232823A JP2000066592A (ja) | 1998-08-19 | 1998-08-19 | 乱数生成装置 |
| US09/377,041 US6571263B1 (en) | 1998-08-19 | 1999-08-19 | Random number generating apparatus |
| EP99306535A EP0981081A3 (en) | 1998-08-19 | 1999-08-19 | Random number generating apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10232823A JP2000066592A (ja) | 1998-08-19 | 1998-08-19 | 乱数生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000066592A true JP2000066592A (ja) | 2000-03-03 |
Family
ID=16945347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10232823A Pending JP2000066592A (ja) | 1998-08-19 | 1998-08-19 | 乱数生成装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6571263B1 (ja) |
| EP (1) | EP0981081A3 (ja) |
| JP (1) | JP2000066592A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002037260A1 (fr) * | 2000-10-24 | 2002-05-10 | Hmi Co., Ltd. | Generateur de nombres aleatoires |
| JP2003069557A (ja) * | 2001-08-24 | 2003-03-07 | Nagano Fujitsu Component Kk | 暗号化方法、通信システム、送信装置、データ入力装置 |
| JP2004163889A (ja) * | 2002-07-01 | 2004-06-10 | Mitsubishi Electric Information Technology Centre Europa Bv | 入力信号の統計的特性を解析する装置、並びに入力信号を解析する集積回路および方法 |
| JP2006079098A (ja) * | 2004-09-09 | 2006-03-23 | Samsung Electronics Co Ltd | 低電力ランダムビット生成器及び乱数生成器 |
| KR100737651B1 (ko) * | 2005-02-03 | 2007-07-09 | 산요덴키가부시키가이샤 | 난수 생성 회로 |
| JP2008507768A (ja) * | 2004-07-23 | 2008-03-13 | クゥアルコム・インコーポレイテッド | 乱数発生器のための方法および装置 |
| US7349935B2 (en) | 2001-04-24 | 2008-03-25 | Sangikyo Corporation | Random number generation apparatus |
| JP2018092174A (ja) * | 2017-12-22 | 2018-06-14 | 株式会社メガチップス | 乱数生成装置、記憶装置及び情報処理システム |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000057290A1 (fr) * | 1999-03-19 | 2000-09-28 | Hitachi, Ltd. | Processeur d'informations |
| FR2806555A1 (fr) * | 2000-03-17 | 2001-09-21 | St Microelectronics Sa | Generateur de nombres pseudo-aleatoires |
| JP3507886B2 (ja) * | 2000-07-24 | 2004-03-15 | 新潟大学長 | 乱数発生方法 |
| US7310604B1 (en) * | 2000-10-23 | 2007-12-18 | Analog Devices, Inc. | Statistical sound event modeling system and methods |
| DE10103071A1 (de) * | 2001-01-24 | 2002-08-08 | Infineon Technologies Ag | Zufallszahlengenerator und Verfahren zum Erzeugen einer Zufallszahl |
| DE10117362A1 (de) * | 2001-04-06 | 2002-10-17 | Infineon Technologies Ag | Zufallszahlengenerator und Verfahren zum Erzeugen einer Zufallszahl |
| DE10128573A1 (de) * | 2001-06-13 | 2003-01-02 | Infineon Technologies Ag | Verhindern der unerwünschten externen Erfassung von Operationen in integrierten Digitalschaltungen |
| JP3604674B2 (ja) * | 2001-09-26 | 2004-12-22 | 株式会社東芝 | 乱数生成回路 |
| ITVA20010033A1 (it) * | 2001-10-12 | 2003-04-12 | St Microelectronics Srl | Circuito di generazione di una sequenza casuale di bit. |
| US6931425B2 (en) * | 2002-03-08 | 2005-08-16 | Seagate Technology Llc | Method and apparatus for generating random numbers based on filter coefficients of an adaptive filter |
| DE10219135B4 (de) * | 2002-04-29 | 2004-03-04 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Erzeugen einer Zufallszahl |
| US7007060B2 (en) * | 2002-05-08 | 2006-02-28 | Agilent Technologies, Inc. | Random bit stream generation by amplification of thermal noise in a CMOS process |
| DE10223252C1 (de) * | 2002-05-22 | 2003-06-18 | Frank Bergmann | Zufallssignalgenerator |
| US6771104B2 (en) | 2002-07-25 | 2004-08-03 | Koninklijke Philips Electronics N.V. | Switching electronic circuit for random number generation |
| US7124155B2 (en) | 2002-07-25 | 2006-10-17 | Koninklijke Philips Electronics N.V. | Latching electronic circuit for random number generation |
| US7047262B2 (en) | 2002-08-21 | 2006-05-16 | Koninklijke Philips Electronics N.V. | Entropy estimation and decimation for improving the randomness of true random number generation |
| WO2004031941A1 (ja) * | 2002-09-30 | 2004-04-15 | Fdk Corporation | 物理乱数の一様化手法と物理乱数発生装置 |
| US20050055392A1 (en) * | 2002-11-06 | 2005-03-10 | Niigata University | Method for generating random number and random number generator |
| FR2847998B1 (fr) * | 2002-11-29 | 2005-01-21 | Thales Sa | Generateur d'alea numerique reposant sur un compresseur arithmetique |
| JP3696209B2 (ja) * | 2003-01-29 | 2005-09-14 | 株式会社東芝 | シード生成回路、乱数生成回路、半導体集積回路、ｉｃカード及び情報端末機器 |
| US8229108B2 (en) * | 2003-08-15 | 2012-07-24 | Broadcom Corporation | Pseudo-random number generation based on periodic sampling of one or more linear feedback shift registers |
| US7810011B2 (en) | 2003-08-22 | 2010-10-05 | North-West University | Hardware generator for uniform and Gaussian deviates employing analog and digital correction circuits |
| US7502468B2 (en) * | 2003-09-02 | 2009-03-10 | Ncipher Corporation Ltd. | Method and system for generating a cryptographically random number stream |
| DE60309703T2 (de) | 2003-09-04 | 2007-10-11 | Infineon Technologies Ag | Vorrichtung zur Erzeugung eines Takt-Signals mit Jitter und zum Erzeugen von Zufallsbits |
| US7167882B2 (en) | 2003-09-10 | 2007-01-23 | Seagate Technology Llc | True random number generation |
| JP3803664B2 (ja) * | 2003-09-30 | 2006-08-02 | 株式会社東芝 | 乱数生成回路、半導体集積回路、ｉｃカード及び情報端末機器 |
| US7224305B2 (en) * | 2004-06-08 | 2007-05-29 | Telefonaktiebolaget L M Ericsson (Publ) | Analog-to-digital modulation |
| KR20070042511A (ko) * | 2004-06-14 | 2007-04-23 | 디 유니버시티 오브 노스 캐롤라이나 앳 그린스보로 | 디지털 콘텐트 보안 시스템 및 방법 |
| US20060010182A1 (en) * | 2004-07-06 | 2006-01-12 | Altepeter Joseph B | Quantum random number generator |
| KR100725978B1 (ko) * | 2005-07-06 | 2007-06-08 | 삼성전자주식회사 | 열 잡음을 이용한 저전력 무작위 비트 생성기 및 생성 방법 |
| US7688976B2 (en) * | 2005-07-14 | 2010-03-30 | Tara Chand Singhal | Random wave envelope derived random numbers and their use in generating transient keys in communication security application part I |
| US7330328B2 (en) * | 2006-02-17 | 2008-02-12 | Seagate Technology Llc | Random number generation using back electromotive force (BEMF) values |
| EP2052319A1 (en) * | 2006-07-31 | 2009-04-29 | Koninklijke Philips Electronics N.V. | Device and method for generating a random bit string |
| JP2008052545A (ja) * | 2006-08-25 | 2008-03-06 | Seiko Instruments Inc | 乱数発生回路 |
| US20080304664A1 (en) * | 2007-06-07 | 2008-12-11 | Shanmugathasan Suthaharan | System and a method for securing information |
| CN103460219B (zh) * | 2011-04-11 | 2016-03-16 | 惠普发展公司，有限责任合伙企业 | 批量串行化 |
| KR101564954B1 (ko) * | 2012-10-08 | 2015-11-02 | 에스케이 텔레콤주식회사 | 광원과 단일광자검출기를 이용한 난수 생성 방법 및 장치 |
| KR101721176B1 (ko) * | 2012-10-24 | 2017-03-29 | 에스케이 텔레콤주식회사 | 난수 생성시 신호원에 의한 편향을 제거하는 방법 및 장치 |
| US9477443B1 (en) * | 2013-06-06 | 2016-10-25 | Tectrolabs L.L.C. | Method and apparatus of entropy source with multiple hardware random noise sources and continuous self-diagnostic logic |
| KR20160061316A (ko) * | 2013-09-27 | 2016-05-31 | 인텔 코포레이션 | 전압 제어된 나노-자기 난수 발생기 |
| EP3140818B1 (en) * | 2014-05-09 | 2020-02-19 | Quantum Numbers Corp. | Method for generating random numbers and associated random number generator |
| US9547476B2 (en) | 2014-10-15 | 2017-01-17 | The United States Of America, As Represented By The Secretary Of The Army | Semiconductor-junction-derived random number generation with triggering mechanism |
| US9640247B2 (en) * | 2015-01-14 | 2017-05-02 | Qualcomm Incorporated | Methods and apparatuses for generating random numbers based on bit cell settling time |
| US10168996B1 (en) | 2018-01-15 | 2019-01-01 | Quantum Numbers Corp. | Method and system for generating a random bit sample |
| KR102483374B1 (ko) | 2018-05-11 | 2022-12-30 | 한국전자통신연구원 | 양자 난수 생성 장치 및 방법 |
| US10983757B2 (en) * | 2019-02-25 | 2021-04-20 | United States Of America As Represented By The Secretary Of The Navy | Nanomaterial-based true random number generator |
| FR3110307B1 (fr) * | 2020-05-12 | 2023-08-11 | Commissariat Energie Atomique | Circuit générateur de nombres aléatoires |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3790768A (en) * | 1972-09-28 | 1974-02-05 | Prayfel Inc | Random number generator |
| FR2390044B1 (ja) * | 1977-05-06 | 1981-11-27 | Aerospatiale | |
| FR2390047B1 (ja) * | 1977-05-06 | 1982-09-17 | Aerospatiale | |
| US4339697A (en) * | 1980-05-13 | 1982-07-13 | Westinghouse Electric Corp. | Propulsion motor control apparatus and method |
| US4355366A (en) * | 1980-11-28 | 1982-10-19 | Ncr Corporation | Circuitry for minimizing auto-correlation and bias in a random number generator |
| US4799259A (en) * | 1986-04-10 | 1989-01-17 | Rockwell International Corporation | Monolithic random digital noise generator |
| US4853884A (en) * | 1987-09-11 | 1989-08-01 | Motorola, Inc. | Random number generator with digital feedback |
| JP2980576B2 (ja) * | 1997-09-12 | 1999-11-22 | 株式会社東芝 | 物理乱数発生装置及び方法並びに物理乱数記録媒体 |
| US6070178A (en) * | 1999-02-17 | 2000-05-30 | Starium Ltd | Generating random numbers from random signals without being affected by any interfering signals |
-
1998
- 1998-08-19 JP JP10232823A patent/JP2000066592A/ja active Pending
-
1999
- 1999-08-19 US US09/377,041 patent/US6571263B1/en not_active Expired - Fee Related
- 1999-08-19 EP EP99306535A patent/EP0981081A3/en not_active Ceased
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002037260A1 (fr) * | 2000-10-24 | 2002-05-10 | Hmi Co., Ltd. | Generateur de nombres aleatoires |
| US7124157B2 (en) | 2000-10-24 | 2006-10-17 | Hmi Co., Ltd. | Random number generator |
| US7349935B2 (en) | 2001-04-24 | 2008-03-25 | Sangikyo Corporation | Random number generation apparatus |
| JP2003069557A (ja) * | 2001-08-24 | 2003-03-07 | Nagano Fujitsu Component Kk | 暗号化方法、通信システム、送信装置、データ入力装置 |
| JP2004163889A (ja) * | 2002-07-01 | 2004-06-10 | Mitsubishi Electric Information Technology Centre Europa Bv | 入力信号の統計的特性を解析する装置、並びに入力信号を解析する集積回路および方法 |
| JP4612286B2 (ja) * | 2002-07-01 | 2011-01-12 | ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ | 入力信号の統計的特性を解析する装置、並びに入力信号を解析する集積回路および方法 |
| JP2008507768A (ja) * | 2004-07-23 | 2008-03-13 | クゥアルコム・インコーポレイテッド | 乱数発生器のための方法および装置 |
| JP2006079098A (ja) * | 2004-09-09 | 2006-03-23 | Samsung Electronics Co Ltd | 低電力ランダムビット生成器及び乱数生成器 |
| KR100737651B1 (ko) * | 2005-02-03 | 2007-07-09 | 산요덴키가부시키가이샤 | 난수 생성 회로 |
| JP2018092174A (ja) * | 2017-12-22 | 2018-06-14 | 株式会社メガチップス | 乱数生成装置、記憶装置及び情報処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0981081A3 (en) | 2002-05-08 |
| US6571263B1 (en) | 2003-05-27 |
| EP0981081A2 (en) | 2000-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000066592A (ja) | 乱数生成装置 | |
| US6195669B1 (en) | Physical random number generator, method of generating physical random numbers and physical random number storing medium | |
| US7904494B2 (en) | Random number generator with random sampling | |
| Addabbo et al. | A feedback strategy to improve the entropy of a chaos-based random bit generator | |
| US4853884A (en) | Random number generator with digital feedback | |
| Lee et al. | TRNG (True Random Number Generator) method using visible spectrum for secure communication on 5G network | |
| Kinniment et al. | Design of an on-chip random number generator using metastability | |
| US20030090306A1 (en) | Thermal noise random pulse generator and random number generator | |
| JP2009545769A5 (ja) | ||
| US9430192B2 (en) | Method and system for generating random numbers | |
| KR100725978B1 (ko) | 열 잡음을 이용한 저전력 무작위 비트 생성기 및 생성 방법 | |
| US7266575B2 (en) | Random number generator which can generate a random number based on an uniform distribution | |
| EP1320026A1 (en) | Method for generating a random number sequence and a relative random bit generator | |
| JP2021510892A (ja) | ランダムビットサンプルを発生させるための方法及びシステム | |
| Park et al. | QEC: A quantum entropy chip and its applications | |
| Dal Bosco et al. | Random number generation from intermittent optical chaos | |
| US5224165A (en) | High speed word generator | |
| JP3447976B2 (ja) | 故障判断機能を備えた乱数生成装置 | |
| US7139397B2 (en) | Hybrid architecture for realizing a random numbers generator | |
| JP3604658B2 (ja) | 乱数生成回路 | |
| FR2914076A1 (fr) | Generateur de signaux aleatoires et generateur de nombres aleatoires | |
| EP3051411B1 (en) | Hardware non-deterministic random byte generator | |
| JP2001344094A (ja) | 乱数発生回路 | |
| Paul et al. | Nonlinear Parameter Modulation for Low-Cost Enhancement of Chaotic Entropy | |
| Bucci et al. | A high speed truly IC random number source for smart card microcontrollers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040702 |