JP2000002610A - Semiconductor pressure sensor and its manufacture - Google Patents

Semiconductor pressure sensor and its manufacture

Info

Publication number
JP2000002610A
JP2000002610A JP17136498A JP17136498A JP2000002610A JP 2000002610 A JP2000002610 A JP 2000002610A JP 17136498 A JP17136498 A JP 17136498A JP 17136498 A JP17136498 A JP 17136498A JP 2000002610 A JP2000002610 A JP 2000002610A
Authority
JP
Japan
Prior art keywords
cavity
small opening
plane
small
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17136498A
Other languages
Japanese (ja)
Inventor
Masakazu Terada
雅一 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP17136498A priority Critical patent/JP2000002610A/en
Publication of JP2000002610A publication Critical patent/JP2000002610A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enable a semiconductor pressure sensor to be manufactured at a low cost while abolishing a glass seating in the constitution of forming a reference pressure chamber in a single-crystal silicon substrate in a sealed state. SOLUTION: After a small opening part 19 is formed at a predetermined location in an insulating film 18 formed on the back surface of an Si substrate 12, an alkali anisotropic etching is performed. As etching speed on a (111) surface is extremely slow in the alkali anisotropic etching, small cavities in a shape surrounding the small opening part 19 along the (111) surface are formed in a connected state, and an edge part appears, and etching the edge part on a (311) surface, small cavities with the (111) surface as a wall surface are formed again. Finally, a cavity 17 corresponding to an envelope surrounding the overall small opening part 19 with the (111) surface is formed, and an Si diaphragm 13 for detecting pressure is formed on the opposite side. Then by sealing the small opening part 19 with a thin film 20, a reference pressure chamber 21 is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体基板に形成
された空洞を密閉することにより基準圧力室が形成され
た半導体圧力センサ及びその製造方法に関する。
The present invention relates to a semiconductor pressure sensor in which a reference pressure chamber is formed by sealing a cavity formed in a semiconductor substrate, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来の一般的な半導体圧力センサの構造
としては、単結晶シリコン基板(以下、Si基板)の裏
面からアルカリ溶液により局部的にアルカリ異方性エッ
チングを行って空洞を形成することにより、薄肉のシリ
コンダイアフラムを形成し、そのダイアフラムの応力集
中部にピエゾ抵抗素子など感圧素子を配置する一方で、
裏面側をガラス台座と陽極接合を行い、空洞を真空で封
じ込めることにより圧力基準室を形成する構造となって
いる。
2. Description of the Related Art A conventional general semiconductor pressure sensor has a structure in which a cavity is formed by locally performing alkali anisotropic etching with an alkaline solution from the back surface of a single crystal silicon substrate (hereinafter, Si substrate). Thereby, a thin silicon diaphragm is formed, and a pressure sensitive element such as a piezoresistive element is arranged in a stress concentration portion of the diaphragm,
The rear surface side is anodically bonded to the glass pedestal, and the cavity is sealed in vacuum to form a pressure reference chamber.

【0003】[0003]

【発明が解決しようとする課題】図14はこの種の圧力
センサの一例の断面構造を模式的に示している。つま
り、Si基板1の裏面をアルカリ異方性エッチングによ
り空洞2を形成し、表面に形成されたダイアフラム3に
拡散によりピエゾ抵抗素子4を形成し、絶縁層5の開口
部5aを通じてピエゾ抵抗素子4に至るAL電極6を形
成する。斯様なSi基板1を厚さ0.5〜3mm程度の
厚さのガラスを台座7として陽極接合することにより基
準圧力室8を形成してから、ダイシングカットによりセ
ンサチップ9として分離するようにしている。
FIG. 14 schematically shows a cross-sectional structure of an example of this type of pressure sensor. That is, a cavity 2 is formed on the back surface of the Si substrate 1 by alkali anisotropic etching, a piezoresistive element 4 is formed by diffusion in a diaphragm 3 formed on the front surface, and the piezoresistive element 4 is formed through an opening 5 a of the insulating layer 5. Is formed. A reference pressure chamber 8 is formed by anodically bonding such a Si substrate 1 with a glass having a thickness of about 0.5 to 3 mm as a pedestal 7 and then separated as a sensor chip 9 by dicing cut. ing.

【0004】しかしながら、ガラス台座7は一般的には
パイレックスガラスを用いており、Si基板1と陽極接
合を行うため表面の平坦度は高く、鏡面研磨が施された
まま非常に清浄度の高い洗浄により表面の異物を極力抑
えることが要求される。このため、コスト的に高くなる
という問題がある。また、陽極接合を行った後、ダイシ
ングカット装置によりチップに切断する際も加工性が悪
く加工コストがかかるなど全体の加工費も大きくなって
しまう。
However, the glass pedestal 7 is generally made of Pyrex glass, has a high surface flatness for performing anodic bonding with the Si substrate 1, and has a very high degree of cleanliness while being mirror-polished. Therefore, it is required to minimize foreign substances on the surface. Therefore, there is a problem that the cost is increased. Also, after the anodic bonding, when cutting into chips by a dicing cut device, the overall processing cost is increased, such as poor workability and high processing cost.

【0005】以上のようにセンサチップのコストのう
ち、ガラス台座7は大きな比率を占めており、低コスト
化を進めるにはこのガラス台座7を廃止することが重要
な課題である。
As described above, the glass pedestal 7 occupies a large proportion of the cost of the sensor chip, and it is important to eliminate the glass pedestal 7 in order to reduce costs.

【0006】本発明は上記事情に鑑みてなされたもの
で、その目的は、単結晶シリコン基板に基準圧力室を密
閉状態で形成する構成において、ガラス台座を廃止して
低コストで製作することができる半導体圧力センサ及び
その製造方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a structure in which a reference pressure chamber is formed in a single crystal silicon substrate in a hermetically sealed state, thereby eliminating the glass pedestal and manufacturing at low cost. It is an object of the present invention to provide a semiconductor pressure sensor and a manufacturing method thereof.

【0007】[0007]

【課題を解決するための手段】請求項1乃至3の発明に
よれば、ダイアフラムに圧力が印加されると、ダイアフ
ラムが印加圧力と基準圧力室内の圧力との差に応じて撓
み変形するので、そのダイアフラムの変形に基づいて印
加圧力を検出することができる。
According to the first to third aspects of the present invention, when pressure is applied to the diaphragm, the diaphragm bends and deforms in accordance with the difference between the applied pressure and the pressure in the reference pressure chamber. The applied pressure can be detected based on the deformation of the diaphragm.

【0008】ここで、基準圧力室は、単結晶シリコン基
板の裏面に設けられた絶縁膜の小開口部を通じたエッチ
ングにより形成された空洞を、絶縁膜に形成された薄膜
により小開口部を封止することにより形成されているの
で、ガラス台座を用いることなく実現することができ
る。
Here, the reference pressure chamber seals a cavity formed by etching through a small opening of the insulating film provided on the back surface of the single crystal silicon substrate, and seals the small opening with a thin film formed on the insulating film. Since it is formed by stopping, it can be realized without using a glass pedestal.

【0009】この場合、ダイアフラムは単結晶シリコン
基板自身から形成されて均質であるので、温度変化が生
じた場合であっても、ダイアフラムに熱応力が発生する
ことはなく、ダイアフラムに歪みが生じることはない。
これにより、ダイアフラムに印加される圧力を正確に検
出することができる。
In this case, since the diaphragm is formed from the single crystal silicon substrate itself and is homogeneous, even when a temperature change occurs, no thermal stress is generated in the diaphragm, and distortion is generated in the diaphragm. There is no.
Thus, the pressure applied to the diaphragm can be accurately detected.

【0010】請求項4の発明によれば、表面の面方位が
(100)の単結晶シリコン基板の裏面に絶縁膜を形成
してから、絶縁膜の所定領域に小開口部を形成し、その
小開口部を介してアルカリ異方性エッチングを施す。こ
のとき、エッジ部が出現し、そのエッジ部がエッチング
レートの早い面でエッチングされる。この場合、単結晶
シリコン基板では(111)面のエッチングレートが極
端に遅いので、最終的に(111)面を壁面とする空洞
を形成することができる。
According to the fourth aspect of the present invention, after forming an insulating film on the back surface of the single crystal silicon substrate having a surface orientation of (100), a small opening is formed in a predetermined region of the insulating film. An alkali anisotropic etching is performed through the small opening. At this time, an edge portion appears, and the edge portion is etched on a surface having a high etching rate. In this case, since the etching rate of the (111) plane is extremely slow in the single crystal silicon substrate, a cavity having the (111) plane as a wall surface can be finally formed.

【0011】また、エッチングの深さ方向では(10
0)面のままエッチングが進行し底部のSi厚さが所望
するダイアフラム厚になる時点でエッチングを終了させ
れば良い。また、Si基板にSOI基板を用いれば裏面
からエッチングが進み埋め込み酸化膜が現れた時点でエ
ッチングがストップするためエッチング時間の管理を行
わなくても自動的に空洞の形状が完成する。もしくはS
i基板にエピタキシャル基板を用い電気化学ストップエ
ッチングを用いれば裏面のエピ層にてエッチングが自動
的にストップするため、エッチング時間管理が不要とな
る。そして、前記絶縁膜に形成した薄膜により前記小開
口部を封止して空洞を密閉することにより基準圧力室を
密閉状態で形成することができる。
In the depth direction of the etching, (10
The etching may be terminated when the etching proceeds on the 0) surface and the Si thickness at the bottom becomes a desired diaphragm thickness. If an SOI substrate is used as the Si substrate, etching proceeds from the back surface and stops when the buried oxide film appears, so that the shape of the cavity is automatically completed without managing the etching time. Or S
If electrochemical stop etching is used with an epitaxial substrate as the i-substrate, the etching is automatically stopped at the epi layer on the back surface, so that it is not necessary to manage the etching time. Then, the reference pressure chamber can be formed in a closed state by sealing the small opening and sealing the cavity with the thin film formed on the insulating film.

【0012】請求項5の発明によれば、小開口部は所定
領域に複数形成されており、小開口部を通じたエッチン
グ液の注入により、(111)面で包囲された小空洞が
形成されると、小空洞同士が連通するようになる。この
とき、小空洞同士が連通した部位にエッジ部が出現する
ので、そのエッジ部がエッチングレートの早い面でエッ
チングされるようになる。そして、このようにエッチン
グが進行する結果、小空洞は段階的に大きくなり、最終
的には小開口部全体を(111)面に沿った方向で包囲
する包絡領域に対応した空洞が形成されることになる。
According to the fifth aspect of the present invention, a plurality of small openings are formed in a predetermined region, and a small cavity surrounded by the (111) plane is formed by injecting an etching solution through the small openings. Then, the small cavities communicate with each other. At this time, since an edge portion appears at a portion where the small cavities communicate with each other, the edge portion is etched on a surface having a high etching rate. As a result of the progress of the etching as described above, the small cavities gradually increase in size, and finally cavities corresponding to the envelope region surrounding the entire small opening in the direction along the (111) plane are formed. Will be.

【0013】請求項6の発明によれば、小開口部はエッ
ジ部を有する連続したスリット状に形成されており、小
開口部を通じたエッチング液の注入により、連続したス
リット状の小空洞が形成される。このとき、エッジ部が
出現するので、そのエッジ部がエッチングレートの早い
面でエッチングされるようになり、最終的には小開口部
全体を(111)面に沿った方向で包囲する包絡領域に
対応した空洞が形成されることになる。
According to the sixth aspect of the present invention, the small opening is formed in a continuous slit shape having an edge, and a continuous slit-shaped small cavity is formed by injecting the etching solution through the small opening. Is done. At this time, since an edge portion appears, the edge portion is etched on a surface having a high etching rate, and finally, the entire small opening becomes an envelope region surrounding the entire small opening in a direction along the (111) plane. A corresponding cavity will be formed.

【0014】請求項7の発明によれば、薄膜を真空雰囲
気環境で形成したので、基準圧力室を必要十分な真空度
で密閉することができる。
According to the seventh aspect of the present invention, since the thin film is formed in a vacuum atmosphere, the reference pressure chamber can be hermetically sealed at a necessary and sufficient degree of vacuum.

【0015】[0015]

【発明の実施の形態】(第1の実施の形態)以下、本発
明を圧力センサに適用した第1の実施の形態を図1乃至
図8を参照して説明する。図1は半導体圧力センサのセ
ンサチップの断面構造を模式的に示している。この図1
において、半導体圧力センサ11における単結晶シリコ
ン基板(以下、Si基板)12の表面にはダイアフラム
13が設けられており、そのダイアフラム13の応力集
中部に拡散によりピエゾ抵抗素子14(図2参照)が形
成されている。Si基板12の表面は酸化膜15で被覆
されていると共に、酸化膜15上にAL電極16(図2
参照)が形成され、そのAL電極16が酸化膜15に形
成された開口部15aを通じてピエゾ抵抗素子14と電
気的に導通している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A first embodiment in which the present invention is applied to a pressure sensor will be described below with reference to FIGS. FIG. 1 schematically shows a cross-sectional structure of a sensor chip of a semiconductor pressure sensor. This figure 1
In the semiconductor pressure sensor 11, a diaphragm 13 is provided on a surface of a single crystal silicon substrate (hereinafter, Si substrate) 12 in a semiconductor pressure sensor 11, and a piezoresistive element 14 (see FIG. 2) is diffused into a stress concentration portion of the diaphragm 13. Is formed. The surface of the Si substrate 12 is covered with an oxide film 15 and an AL electrode 16 (see FIG.
The AL electrode 16 is electrically connected to the piezoresistive element 14 through the opening 15a formed in the oxide film 15.

【0016】また、Si基板12の裏面にはエッチング
によりダイアフラム13形成用の空洞17が形成されて
おり、その空洞17が絶縁膜18により被覆されている
と共に、当該絶縁膜18に形成された小開口部19が薄
膜20により封止されることにより基準圧力室21が密
閉状態で形成されている。
A cavity 17 for forming the diaphragm 13 is formed on the back surface of the Si substrate 12 by etching, and the cavity 17 is covered with an insulating film 18 and formed in the insulating film 18. The reference pressure chamber 21 is formed in a sealed state by sealing the opening 19 with the thin film 20.

【0017】図3には上記構成の半導体圧力センサ11
の製造方法が示されており、以下に順に説明する。 (a)まず、Si基板12(ウエハの状態)を用意す
る。この場合、Si基板12の面方位は(100)で表
面の構造は後で電気化学ストップエッチングを行う場合
はエピタキシャル層を成長させたエピタキシャル基板、
或いはSOI(Silicon On Insulator)基板を用いれば
埋め込み酸化膜でストップエッチングを行うことにより
厚さ精度のよいダイアフラムを形成することができる。
FIG. 3 shows a semiconductor pressure sensor 11 having the above configuration.
Is shown, and will be described in order below. (A) First, an Si substrate 12 (wafer state) is prepared. In this case, the plane orientation of the Si substrate 12 is (100) and the surface structure is an epitaxial substrate on which an epitaxial layer is grown when electrochemical stop etching is performed later.
Alternatively, if an SOI (Silicon On Insulator) substrate is used, a diaphragm with high thickness accuracy can be formed by performing stop etching with a buried oxide film.

【0018】(b)最初に熱酸化によりSi基板12の
表面に酸化膜15を成長させる。この後、ホトエッチン
グ、イオン注入工程、アニール処理を行うことによりp
型不純物(ボロン)拡散層によりピエゾ抵抗素子14を
形成する。
(B) First, an oxide film 15 is grown on the surface of the Si substrate 12 by thermal oxidation. Thereafter, by performing photoetching, ion implantation and annealing, p
The piezoresistive element 14 is formed by a type impurity (boron) diffusion layer.

【0019】(c)酸化膜15においてAL電極16と
のコンタクト用の開口部15aを形成し、AL電極16
をスパッタによる膜成長とホトエッチングにより形成す
る。この後、バックポリッシュによって裏面側を所望の
厚さ(一般的には300〜400μm)に鏡面研磨を行
う。
(C) An opening 15a for contact with the AL electrode 16 is formed in the oxide film 15 so that the AL electrode 16
Is formed by film growth by sputtering and photoetching. Thereafter, the back surface is mirror-polished to a desired thickness (generally 300 to 400 μm) by back polishing.

【0020】(d)Si基板12の裏面にアルカリエッ
チングのマスクとなる絶縁膜18を形成する。この絶縁
膜18はプラズマCVDによる窒化膜若しくは酸化膜を
用い、後のエッチング時に膜が割れないように膜質は低
応力で厚さは1〜10μm程度のものが必要である。
(D) An insulating film 18 serving as a mask for alkali etching is formed on the back surface of the Si substrate 12. The insulating film 18 uses a nitride film or an oxide film formed by plasma CVD, and needs to have a low stress and a thickness of about 1 to 10 μm so that the film is not cracked during subsequent etching.

【0021】(e)次に、ダイアフラム13を形成する
ためのパターンをホトエッチングにより絶縁膜18に形
成する。このパターン形状は図4に示すように大きさ数
μm角の小開口部19をX字状に配列したものである。
この場合、小開口部19は空洞17の対角線上に位置す
るように形成されている。
(E) Next, a pattern for forming the diaphragm 13 is formed on the insulating film 18 by photoetching. This pattern is formed by arranging small openings 19 having a size of several μm square in an X shape as shown in FIG.
In this case, the small opening 19 is formed so as to be located on a diagonal line of the cavity 17.

【0022】(f)次に、アルカリ溶液により小開口部
19を通じて異方性エッチングを行う。ここで、アルカ
リ異方性エッチングについて説明する。アルカリ溶液に
よるSi単結晶の異方性エッチングでは(111)面が
極端にエッチングレートが遅く(100)面に比べ数十
分の1以下であると共に、他の結晶面と比較しても極端
に遅い。
(F) Next, anisotropic etching is performed through the small opening 19 with an alkaline solution. Here, the alkali anisotropic etching will be described. In the anisotropic etching of a Si single crystal using an alkali solution, the etching rate of the (111) plane is extremely slow, which is several tens or less of that of the (100) plane, and extremely extremely compared with other crystal planes. slow.

【0023】従って、図5に示すような小開口部19を
通じてSi基板12のエッチングを行うと、エッチング
が進行した状態では(111)面を壁面とする小空洞2
2(図5中に点線で示す)が形成される。この場合、小
開口部19に対応した小空洞22が形成された状態で
は、小空洞22同士が連通するようになり、図6に示す
ように小空洞22同士が連通する部位に(111)面を
壁面とするエッジ部が出現するようになる。ここで、
(111)面を壁面とするエッジ部に対してアルカリ異
方性エッチングが進行すると、図7に示すように最もエ
ッチングレートの速い面(ここでは(311)面)が出
現するため、エッチングは(311)面で進行する。
Therefore, when the Si substrate 12 is etched through the small opening 19 as shown in FIG. 5, the small cavity 2 having the (111) plane as a wall surface in the state where the etching has progressed.
2 (shown by a dotted line in FIG. 5) is formed. In this case, when the small cavities 22 corresponding to the small openings 19 are formed, the small cavities 22 communicate with each other. As shown in FIG. An edge portion having a wall surface appears. here,
When the alkali anisotropic etching proceeds on the edge portion having the (111) plane as the wall surface, a plane having the highest etching rate (here, the (311) plane) appears as shown in FIG. 311) The plane proceeds.

【0024】そして、(311)面が小空洞22の壁面
を形成する(111)面までエッチングされると、エッ
チングレートが極端に遅くなり、これ以上エッチングは
進まなくなる(実際にはエッチングはゆっくり進行する
ものの、停止しているとみなすことができる)。この結
果、小空洞22の位置に対応してさらに大きな小空洞が
形成されると共に、エッジ部が再び出現するようにな
る。
When the (311) plane is etched to the (111) plane which forms the wall surface of the small cavity 22, the etching rate becomes extremely slow, and the etching does not proceed any more (actually, the etching progresses slowly). But can be considered stopped). As a result, a larger small cavity is formed corresponding to the position of the small cavity 22, and the edge portion appears again.

【0025】従って、以上のようにエッチングが段階的
に進行する結果、図4に示すように小開口部19がX字
状に配列されている場合には、小開口部19全体を(1
11)面に沿った方向で包囲した包絡領域A(図4中に
二点鎖線で示す領域)に対応して空洞17(図8参照)
が形成されることになる。
Therefore, as a result of the etching stepwise progressing as described above, if the small openings 19 are arranged in an X shape as shown in FIG.
11) The cavity 17 (see FIG. 8) corresponding to the envelope region A (the region indicated by the two-dot chain line in FIG. 4) surrounded in the direction along the plane.
Is formed.

【0026】上述のようにしてアルカリ異方性エッチン
グが終了すると、Si基板12の反対面(表面)のSi
の残り部分がダイアフラム13となる。また、エピタキ
シャル基板を用いた場合には、電気化学ストップエッチ
ングによりエピタキシャル厚さに相当する厚さのダイア
フラムを形成することができる。また、SOI基板を用
いた場合は、埋め込み酸化膜でエッチングが停止し、S
OI厚さのダイアフラムを形成することができる。
When the alkali anisotropic etching is completed as described above, the Si on the opposite surface (surface) of the Si substrate 12 is
Is the diaphragm 13. When an epitaxial substrate is used, a diaphragm having a thickness corresponding to the epitaxial thickness can be formed by electrochemical stop etching. When an SOI substrate is used, the etching stops at the buried oxide film, and
A diaphragm of OI thickness can be formed.

【0027】(g)上述のようにしてエッチングが終了
した後は、Si基板12の洗浄を十分に行い乾燥させた
後、さらに裏面に薄膜20を形成することにより小開口
部19を埋める。この薄膜20は下地と同様のプラズマ
CVD膜により窒化膜、または酸化膜、またはアモルフ
ァスSiなどの膜や、減圧CVDによるポリシリコン、
アモルファスSi若しくはスパッタや蒸着による薄膜で
も可能である。薄膜20の膜厚は小開口部19を完全に
埋めることが可能な厚さであること及び薄膜20の機械
的強度が確保されればよい。これにより、空洞17の内
部はプラズマCVD時の真空度で封止される。一般的な
プラズマCVDまたは減圧CVDの成膜時の圧力は50
0Pa以下であり、基準圧力室として十分な真空度を確
保することができる。
(G) After the etching is completed as described above, the Si substrate 12 is sufficiently washed and dried, and then the small opening 19 is filled by forming a thin film 20 on the back surface. The thin film 20 is made of a nitride film, an oxide film, a film of amorphous Si or the like by the same plasma CVD film as the base, polysilicon by low pressure CVD,
It is also possible to use amorphous Si or a thin film formed by sputtering or vapor deposition. The film thickness of the thin film 20 may be a thickness that can completely fill the small opening 19 and the mechanical strength of the thin film 20 may be ensured. As a result, the interior of the cavity 17 is sealed with the degree of vacuum during plasma CVD. The pressure during film formation by general plasma CVD or low pressure CVD is 50
0 Pa or less, and a sufficient degree of vacuum can be secured as a reference pressure chamber.

【0028】上記製造方法によれば、表面の面包囲が
(100)面のSi基板12の裏面に形成した絶縁膜1
8に複数の小開口部19を形成すると共に、それらの小
開口部19全体を(111)面に沿った方向で包囲した
包絡領域が空洞17の形成位置に対応するように形成し
た上で、小開口部19を通じてアルカリ異方性エッチン
グを行うようにしたので、(111)面を壁面とする空
洞17を形成することができると共に、その小開口部1
9を薄膜20で封止することにより基準圧力室21を密
閉状態で形成することができる。従って、従来技術のよ
うにガラス台座を用いる必要がないので、圧力センサを
低コストで製作することができる。
According to the above-described manufacturing method, the insulating film 1 formed on the back surface of the Si substrate 12 whose front surface is surrounded by the (100) plane
8, a plurality of small openings 19 are formed, and the entire small openings 19 are formed so that an envelope region surrounding the entire small opening 19 in a direction along the (111) plane corresponds to the formation position of the cavity 17. Since the alkali anisotropic etching is performed through the small opening 19, the cavity 17 having the (111) plane as the wall surface can be formed, and the small opening 1 can be formed.
By sealing 9 with thin film 20, reference pressure chamber 21 can be formed in a sealed state. Therefore, there is no need to use a glass pedestal as in the prior art, so that the pressure sensor can be manufactured at low cost.

【0029】この場合、半導体圧力センサの構造として
絶縁膜18をダイアフラムとして利用することも考えら
れるが、絶縁膜18に形成された小開口部19には薄膜
20の異種物質が充填されることになり、温度変化に対
してダイアフラムの歪みが発生し、半導体加速度センサ
としての特性悪化が予想される。
In this case, it is conceivable to use the insulating film 18 as a diaphragm for the structure of the semiconductor pressure sensor. However, the small opening 19 formed in the insulating film 18 is filled with a foreign substance of the thin film 20. That is, the diaphragm is distorted due to the temperature change, and the characteristics of the semiconductor acceleration sensor are expected to deteriorate.

【0030】これに対して、上記実施の形態によれば、
ダイアフラム13はSi基板自身から形成されて均質で
あるので、温度変化が生じた場合であっても、ダイアフ
ラム13に熱応力が発生することはなく、ダイアフラム
13に歪みが生じることはない。これにより、ダイアフ
ラム13に印加される圧力を正確に検出することができ
る。
On the other hand, according to the above embodiment,
Since the diaphragm 13 is formed from the Si substrate itself and is homogeneous, even when a temperature change occurs, no thermal stress occurs in the diaphragm 13 and no distortion occurs in the diaphragm 13. Thereby, the pressure applied to the diaphragm 13 can be accurately detected.

【0031】また、薄膜20をプラズマCVDや減圧C
VD等により形成することにより空洞17の封止を極め
て低圧力の雰囲気で行うことができるので、基準圧力室
21を必要十分な真空度で封止でき、以て全体の工程を
簡単化することができる。
The thin film 20 is formed by plasma CVD or reduced pressure C.
Since the cavity 17 can be sealed in an extremely low-pressure atmosphere by being formed by VD or the like, the reference pressure chamber 21 can be sealed with a necessary and sufficient degree of vacuum, thereby simplifying the entire process. Can be.

【0032】尚、小開口部19を、図9に示すように空
洞17の形成領域全体に均一に散在するように形成する
ようにしてもよい。この場合、小開口部19は空洞17
に対応した領域全体に散在して形成されているので、空
洞17の形成時間を短縮することができる。要するに、
小開口部19全体を(111)面に沿った方向で包囲し
た包絡領域A(図9中に示す二点鎖線領域)が空洞17
の形成位置に対応しておればよい。
The small openings 19 may be formed so as to be uniformly scattered over the entire area where the cavities 17 are formed as shown in FIG. In this case, the small opening 19 is
Are formed in a scattered manner over the entire region corresponding to the above, so that the formation time of the cavity 17 can be shortened. in short,
An envelope area A (a two-dot chain line area shown in FIG. 9) surrounding the entire small opening 19 in a direction along the (111) plane is a cavity 17.
It is only necessary to correspond to the formation position.

【0033】(第2の実施の形態)図10は本発明の第
2の実施の形態を示している。この第2の実施の形態
は、小開口部をエッジ部を有する連続したスリット状に
形成したことを特徴とする。即ち、小開口部23は、空
洞17に対応した所定領域に対応してL字のスリット状
に形成されている。このような形状の小開口部23を通
じてアルカリ異方性エッチングを行った場合は、スリッ
ト形状に対応して(111)面で包囲されたスリット状
の小空洞(図示せず)が形成される。この場合、小空洞
においては(111)面を壁面とするエッジ部が出現す
るので、そのエッジ部に対してエッチングが進行したと
きは、(311)面でエッチングが進行し、(111)
面で到達したところでエッチングが停止する。これによ
り、(111)面を壁面とする空洞17を形成すること
ができるので、小開口部23を薄膜20で封止すること
により基準圧力室21を密閉状態で形成することができ
る。
(Second Embodiment) FIG. 10 shows a second embodiment of the present invention. The second embodiment is characterized in that the small opening is formed in a continuous slit shape having an edge portion. That is, the small opening 23 is formed in an L-shaped slit shape corresponding to a predetermined area corresponding to the cavity 17. When the alkali anisotropic etching is performed through the small opening 23 having such a shape, a slit-shaped small cavity (not shown) surrounded by the (111) plane is formed corresponding to the slit shape. In this case, in the small cavity, an edge portion having the (111) plane as a wall surface appears. When the etching proceeds to the edge portion, the etching proceeds on the (311) plane, and the (111) plane is etched.
Etching stops when it reaches the surface. Thus, the cavity 17 having the (111) plane as the wall surface can be formed, and the reference pressure chamber 21 can be formed in a sealed state by sealing the small opening 23 with the thin film 20.

【0034】この第2の実施の形態によれば、小開口部
23を連続したスリット状に形成することにより、アル
カリ異方性エッチングにより空洞17を短時間で形成す
ることができると共に、プラズマCVDによる薄膜20
の成膜により基準圧力室21を形成することができるの
で、第1の実施の形態と同様に、圧力センサを低コスト
で製作することができる。
According to the second embodiment, by forming the small openings 23 in a continuous slit shape, the cavities 17 can be formed in a short time by alkali anisotropic etching, and plasma CVD can be performed. Thin film 20
Since the reference pressure chamber 21 can be formed by the film formation, the pressure sensor can be manufactured at low cost as in the first embodiment.

【0035】尚、小開口部23のスリット形状として
は、図11に示すようなコ字形状、図12に示すような
十字形状、図13に示すようなX字形状であってもよ
い。要するに、小開口部23全体を(111)面に沿っ
て包囲する包絡領域Aが空洞17の形成位置に対応して
おればよい。
The slit shape of the small opening 23 may be a U shape as shown in FIG. 11, a cross shape as shown in FIG. 12, or an X shape as shown in FIG. In short, it is only necessary that the envelope region A surrounding the entire small opening 23 along the (111) plane corresponds to the position where the cavity 17 is formed.

【0036】本発明は、上記実施の形態にのみ限定され
るものではなく、次のように変形または拡張できる。エ
ッチングの底部にストッパとなる層があれば、底部が平
面状のダイアフラムとなり、最終的に逆台形状の空洞が
形成されることになる。
The present invention is not limited to the above embodiment, but can be modified or expanded as follows. If there is a layer serving as a stopper at the bottom of the etching, the bottom becomes a planar diaphragm, and finally an inverted trapezoidal cavity is formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態におけるセンサチッ
プを断面にして示す模式図
FIG. 1 is a schematic view showing a cross section of a sensor chip according to a first embodiment of the present invention.

【図2】センサチップの平面図FIG. 2 is a plan view of a sensor chip.

【図3】センサチップの製作手順を示す図FIG. 3 is a diagram showing a procedure for manufacturing a sensor chip.

【図4】小開口部を示すSi基板の裏面図FIG. 4 is a rear view of the Si substrate showing a small opening.

【図5】小開口部に対応した小空洞が形成された状態を
示すSi基板の拡大図
FIG. 5 is an enlarged view of a Si substrate showing a state in which a small cavity corresponding to a small opening is formed.

【図6】(111)面を壁面とする空洞のエッジ部を示
す斜視図
FIG. 6 is a perspective view showing an edge portion of a cavity having a (111) plane as a wall surface.

【図7】(311)面でエッチングが進行する状態を示
す図6相当図
FIG. 7 is a view corresponding to FIG. 6, showing a state where etching progresses on the (311) plane.

【図8】センサチップの断面図FIG. 8 is a sectional view of a sensor chip.

【図9】変形の実施の形態を示す図4相当図FIG. 9 is a view corresponding to FIG. 4, showing an embodiment of a modification;

【図10】本発明の第2の変形の形態を示すSi基板の
裏面図
FIG. 10 is a rear view of a Si substrate showing a second modification of the present invention.

【図11】変形の実施の形態を示す図10相当図FIG. 11 is a diagram corresponding to FIG. 10 showing an embodiment of a modification;

【図12】変形の実施の形態を示す図10相当図FIG. 12 is a diagram corresponding to FIG. 10 showing an embodiment of a modification;

【図13】変形の実施の形態を示す図10相当図FIG. 13 is a diagram corresponding to FIG. 10 showing an embodiment of a modification;

【図14】従来例におけるSiチップを断面にして示す
模式図
FIG. 14 is a schematic diagram showing a cross section of a conventional Si chip.

【符号の説明】[Explanation of symbols]

11は半導体圧力センサ、12は単結晶シリコン基板、
13はダイアフラム、17は空洞、18は絶縁膜、19
は小開口部、20は薄膜、21基準圧力室、22は小空
洞、23は小開口部である。
11 is a semiconductor pressure sensor, 12 is a single crystal silicon substrate,
13 is a diaphragm, 17 is a cavity, 18 is an insulating film, 19
Is a small opening, 20 is a thin film, 21 is a reference pressure chamber, 22 is a small cavity, and 23 is a small opening.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 表面の面方位が(100)面の単結晶シ
リコン基板と、 この単結晶シリコン基板の表面に設けられた(100)
面からなるダイアフラムと、 前記単結晶シリコン基板の裏面に設けられた絶縁膜と、 前記単結晶シリコン基板の裏面に前記ダイアフラムに対
応して陥没状に形成された(111)面を壁面とする空
洞と、 前記絶縁膜に前記空洞をエッチングにより形成するため
に設けられたエッチング液注入用の小開口部と、 前記絶縁膜上に設けられ前記小開口部を封止して前記空
洞を密閉することにより基準圧力室を形成する薄膜とを
備えたことを特徴とする半導体圧力センサ。
1. A single crystal silicon substrate having a (100) plane orientation and a (100) surface provided on the surface of the single crystal silicon substrate.
A diaphragm made of a surface, an insulating film provided on the back surface of the single crystal silicon substrate, and a cavity having a (111) plane as a wall surface formed in a depression on the back surface of the single crystal silicon substrate corresponding to the diaphragm And a small opening for injecting an etchant provided for forming the cavity in the insulating film by etching; and sealing the small opening provided on the insulating film to seal the cavity. And a thin film forming a reference pressure chamber according to (1).
【請求項2】 前記小開口部は前記空洞に対応した領域
に複数形成されていると共に、前記小開口部全体を(1
11)面に沿った方向で包囲する包絡領域が前記空洞の
形成領域に対応して設定されていることを特徴とする請
求項1記載の半導体圧力センサ。
2. The small opening is formed in a plurality in a region corresponding to the cavity, and the entire small opening is (1).
11) The semiconductor pressure sensor according to claim 1, wherein an envelope region surrounding in a direction along the plane is set corresponding to a region where the cavity is formed.
【請求項3】 前記小開口部は連続したスリット状に形
成されていると共に、前記小開口部全体を(111)面
に沿った方向で包囲する包絡領域が前記空洞の形成領域
に対応して設定されていることを特徴とする請求項1記
載の半導体圧力センサ。
3. The small opening is formed in a continuous slit shape, and an envelope region surrounding the entire small opening in a direction along a (111) plane corresponds to a formation region of the cavity. The semiconductor pressure sensor according to claim 1, wherein the pressure is set.
【請求項4】 表面の面方位が(100)の単結晶シリ
コン基板の裏面に絶縁膜を形成する工程と、 前記絶縁膜の所定領域に小開口部を形成し、その小開口
部を介してアルカリ異方性エッチングを施すことにより
出現したエッジ部がエッチングレートの早い面でエッチ
ングされることにより最終的に(111)面を壁面とす
る空洞を形成する工程と、 前記絶縁膜に形成した薄膜により前記小開口部を封止し
て前記空洞を密閉することにより基準圧力室を形成する
工程とを実行することを特徴とする半導体圧力センサの
製造方法。
4. A step of forming an insulating film on the back surface of a single crystal silicon substrate having a surface orientation of (100), forming a small opening in a predetermined region of the insulating film, and forming the small opening through the small opening. A step of forming a cavity having a (111) plane as a wall surface by etching an edge portion generated by performing alkali anisotropic etching on a surface having a high etching rate; and forming a thin film on the insulating film. Forming a reference pressure chamber by sealing the small opening and sealing the cavity.
【請求項5】 前記小開口部は前記所定領域に複数形成
されていると共に、前記小開口部全体を(111)面に
沿った方向で包囲する包絡領域が前記空洞の形成領域に
対応して設定され、 前記小開口部を通じてアルカリ異方性エッチングにより
(111)面を壁面として形成される小空洞同士が連通
して形成される小空洞のエッジ部がエッチングレートの
早い面でエッチングされることを繰返すことにより最終
的に(111)面を壁面とする空洞及び前記単結晶シリ
コン基板の表面に(100)面からなるダイアフラムを
形成することを特徴とする請求項4記載の半導体圧力セ
ンサの製造方法。
5. A plurality of the small openings are formed in the predetermined region, and an envelope region surrounding the entire small opening in a direction along a (111) plane corresponds to a formation region of the cavity. An edge portion of a small cavity formed by communicating small cavities formed with the (111) plane as a wall surface by alkali anisotropic etching through the small opening is etched at a surface having a high etching rate. 5. The manufacturing of the semiconductor pressure sensor according to claim 4, wherein a cavity having a (111) plane as a wall surface and a diaphragm having a (100) plane are finally formed on the surface of the single crystal silicon substrate by repeating the above steps. Method.
【請求項6】 前記小開口部はエッジ部を有する連続し
たスリット状に形成されていると共に、前記小開口部全
体を(111)面に沿った方向で包囲する包絡領域が前
記空洞の形成領域に対応して設定され、 前記小開口部を通じてアルカリ異方性エッチングにより
形成される連続したスリット状の小空洞のエッジ部がエ
ッチングレートの早い面でエッチングされることにより
最終的に(111)面を壁面とする空洞及び前記単結晶
シリコン基板の表面に(100)面からなるダイアフラ
ムを形成することを特徴とする請求項4記載の半導体圧
力センサの製造方法。
6. The small opening portion is formed in a continuous slit shape having an edge portion, and the envelope region surrounding the entire small opening portion in a direction along a (111) plane is the cavity forming region. The edge of a continuous slit-shaped small cavity formed by alkali anisotropic etching through the small opening is etched at a surface having a high etching rate, and finally the (111) surface is formed. 5. The method for manufacturing a semiconductor pressure sensor according to claim 4, wherein a diaphragm having a (100) plane is formed on a cavity having a wall as a wall and a surface of the single crystal silicon substrate.
【請求項7】 前記薄膜は真空雰囲気環境で形成されて
いることを特徴とする請求項4乃至6の何れかに記載の
半導体圧力センサの製造方法。
7. The method according to claim 4, wherein said thin film is formed in a vacuum atmosphere environment.
JP17136498A 1998-06-18 1998-06-18 Semiconductor pressure sensor and its manufacture Pending JP2000002610A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17136498A JP2000002610A (en) 1998-06-18 1998-06-18 Semiconductor pressure sensor and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17136498A JP2000002610A (en) 1998-06-18 1998-06-18 Semiconductor pressure sensor and its manufacture

Publications (1)

Publication Number Publication Date
JP2000002610A true JP2000002610A (en) 2000-01-07

Family

ID=15921821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17136498A Pending JP2000002610A (en) 1998-06-18 1998-06-18 Semiconductor pressure sensor and its manufacture

Country Status (1)

Country Link
JP (1) JP2000002610A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003322576A (en) * 2002-04-10 2003-11-14 Hewlett Packard Co <Hp> Pressure sensor and pressure system and method of manufacturing pressure sensor
JP2014215158A (en) * 2013-04-25 2014-11-17 ミツミ電機株式会社 Physical quantity detection element and physical quantity detection device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003322576A (en) * 2002-04-10 2003-11-14 Hewlett Packard Co <Hp> Pressure sensor and pressure system and method of manufacturing pressure sensor
JP2014215158A (en) * 2013-04-25 2014-11-17 ミツミ電機株式会社 Physical quantity detection element and physical quantity detection device

Similar Documents

Publication Publication Date Title
US7111518B1 (en) Extremely low cost pressure sensor realized using deep reactive ion etching
JP3506932B2 (en) Semiconductor pressure sensor and method of manufacturing the same
JP2004260187A (en) Pressure sensor device and its manufacturing method
WO2007058010A1 (en) Semiconductor pressure sensor and its fabrication method
US5946549A (en) Method for manufacturing sensor using semiconductor
JP4168497B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP2976929B2 (en) Method for manufacturing semiconductor device
JPS60138434A (en) Manufacture of semiconductor electrostatic capacity type pressure sensor
JP2000155030A (en) Manufacture of angular velocity sensor
JPH11298009A (en) Manufacture of semiconductor pressure sensor
JP2000002610A (en) Semiconductor pressure sensor and its manufacture
JPH0797643B2 (en) Method for manufacturing pressure transducer
JP2009139340A (en) Pressure sensor, its manufacturing method, semiconductor device, and electronic apparatus
JP3290047B2 (en) Acceleration sensor and method of manufacturing the same
JPH06302834A (en) Manufacture of thin-film structure
JP3055508B2 (en) Manufacturing method of pressure detector
JPH0555357A (en) Manufacture of semiconductor device
JPH06318713A (en) Manufacture of thin film structure and thin film structure
JPH06221945A (en) Semiconductor pressure sensor and manufacture thereof
JP2006003102A (en) Semiconductor pressure sensor and its manufacturing method
JP2864723B2 (en) Pressure detector and method of manufacturing the same
JPH11135806A (en) Semiconductor pressure sensor and its manufacture
JP5884999B2 (en) Manufacturing method of pressure sensor
JPH11214368A (en) Wafer planarizing method and its device
JP2726861B2 (en) Manufacturing method of semiconductor pressure sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040713

A977 Report on retrieval

Effective date: 20051014

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060307