JPH11135806A - Semiconductor pressure sensor and its manufacture - Google Patents

Semiconductor pressure sensor and its manufacture

Info

Publication number
JPH11135806A
JPH11135806A JP29567897A JP29567897A JPH11135806A JP H11135806 A JPH11135806 A JP H11135806A JP 29567897 A JP29567897 A JP 29567897A JP 29567897 A JP29567897 A JP 29567897A JP H11135806 A JPH11135806 A JP H11135806A
Authority
JP
Japan
Prior art keywords
silicon substrate
crystal silicon
hole
pressure sensor
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29567897A
Other languages
Japanese (ja)
Inventor
Masakazu Terada
雅一 寺田
Kenichi Yokoyama
賢一 横山
Yasunari Sugito
泰成 杉戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP29567897A priority Critical patent/JPH11135806A/en
Publication of JPH11135806A publication Critical patent/JPH11135806A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)
  • Weting (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor pressure sensor in which a recessed part can be formed simply and with good accuracy on the surface of a single-crystal silicon substrate, and to provide its manufacturing method. SOLUTION: A single-crystal silicon substrate, whose surface plane direction is a (100) plane is used as a single-crystal silicon substrate 1. A recessed part 3 is formed on the surface of the single-crystal silicon substrate 1. A diaphragm formation film is arranged on the surface of the single-crystal silicon substrate 1 so as to close the opening part of the recessed part 3. A through-hole 4 for etchant injection which is used to form the recessed part 3 is formed in the diaphragm formation film. The through-hole 4 is a slender cross shape which is extended to <110> directions of the single-crystal silicon substrate 1. In an etching operation to form the recessed part 3, a (111) plane is hard to be etched in the single-crystal substrate 1 on the (100) plane. As a result, in the <110> directions on the single-crystal silicon substrate 1, the etching operation is stopped by the (111) plane in end parts of the through-hole 4 for etchant injection.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体圧力セン
サおよびその製造方法に関するものである。
The present invention relates to a semiconductor pressure sensor and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来、半導体圧力センサにおいてダイヤ
フラムとその下の凹部(キャビティ)を形成する一つの
方法が、特公平5−54708号公報に提案されてい
る。これは、エッチングマスクとなる膜に微少な穴を開
け、フッ硝酸やアルカリ溶液等のエッチング液に浸漬
し、穴部からエッチング液が注入されることによりその
下のシリコン基板を空洞状にエッチングし、凹部(キャ
ビティ)とするものである。
2. Description of the Related Art Conventionally, one method of forming a diaphragm and a concave portion (cavity) thereunder in a semiconductor pressure sensor has been proposed in Japanese Patent Publication No. 5-54708. This involves making a small hole in the film that will serve as an etching mask, immersing it in an etchant such as hydrofluoric nitric acid or an alkaline solution, and injecting the etchant through the hole to etch the underlying silicon substrate into a hollow shape. , Concave portions (cavities).

【0003】[0003]

【発明が解決しようとする課題】しかしながら、エッチ
ングされた領域の寸法はエッチング時間により拡がって
ゆくため、コントロールすることが難しく、ばらついて
しまうという問題があった。
However, since the size of the etched region expands with the etching time, there is a problem that it is difficult to control and the size of the region varies.

【0004】そこで、この発明の目的は、単結晶シリコ
ン基板の表面に簡単に精度よく凹部を形成することがで
きる半導体圧力センサおよびその製造方法を提供するこ
とにある。
An object of the present invention is to provide a semiconductor pressure sensor capable of easily and accurately forming a concave portion on the surface of a single crystal silicon substrate, and a method of manufacturing the same.

【0005】[0005]

【課題を解決するための手段】請求項1に記載の半導体
圧力センサは、単結晶シリコン基板として、表面の面方
位が(100)面の単結晶シリコン基板を用いるととも
に、エッチング液注入用透孔を、単結晶シリコン基板の
<110>方向または<100>方向に連続的または断
続的に延びる細長い透孔としたことを特徴としている。
According to a first aspect of the present invention, there is provided a semiconductor pressure sensor, wherein a single crystal silicon substrate having a (100) plane orientation is used as a single crystal silicon substrate and a through hole for injecting an etchant. Is an elongated through hole extending continuously or intermittently in the <110> direction or the <100> direction of the single crystal silicon substrate.

【0006】このような構成とすると、凹部形成のため
のエッチングの際に、(100)面の単結晶シリコン基
板においては(111)面がエッチングされにくいの
で、単結晶シリコン基板の<110>方向においては細
長いエッチング液注入用透孔の端部において(111)
面でエッチングがストップする。よって、従来、問題と
なっていた凹部のエッチング形状寸法精度を確保するこ
とができる。つまり、従来構造においては凹部の開口部
の形状に対し相似形のエッチング液注入用透孔を形成し
ていたのでエッチング時間に比例して凹部の開口部も大
きくなってしまうが、本発明ではエッチング時間にかか
わらず所望の凹部を得ることができる。
With such a configuration, the (111) plane is hardly etched on the (100) plane single crystal silicon substrate during the etching for forming the concave portion. At the end of the elongated hole for etching liquid injection, (111)
Etching stops on the surface. Therefore, the etching shape dimensional accuracy of the concave portion, which has conventionally been a problem, can be ensured. That is, in the conventional structure, the etching liquid injection through-hole having a similar shape to the shape of the opening of the concave portion is formed, so that the opening of the concave portion becomes larger in proportion to the etching time. A desired recess can be obtained regardless of time.

【0007】ここで、請求項2の記載のように、単結晶
シリコン基板の<110>方向に延びる細長い透孔は、
十字状をなすものとしたり、請求項3の記載のように、
単結晶シリコン基板の<100>方向に延びる細長い透
孔は、X字状をなすものとすると、実用上好ましいもの
となる。
Here, as described in claim 2, the elongated through hole extending in the <110> direction of the single crystal silicon substrate is:
It may be a cross, or as described in claim 3,
It is practically preferable that the elongated through-hole extending in the <100> direction of the single crystal silicon substrate has an X-shape.

【0008】請求項4に記載の発明によれば、表面の面
方位が(100)面の単結晶シリコン基板の上に、ダイ
ヤフラム形成膜が配置され、ダイヤフラム形成膜に、単
結晶シリコン基板の<110>方向または<100>方
向に連続的または断続的に延びる細長い透孔が形成され
る。そして、ダイヤフラム形成膜の透孔を通した異方性
エッチング液の注入により単結晶シリコン基板の表面が
エッチングされて凹部が形成される。
According to the fourth aspect of the present invention, the diaphragm forming film is disposed on the single crystal silicon substrate having the (100) plane orientation of the surface, and the diaphragm forming film is formed on the single crystal silicon substrate. An elongated through hole extending continuously or intermittently in the 110> direction or the <100> direction is formed. Then, the surface of the single crystal silicon substrate is etched by injection of an anisotropic etching solution through the through-holes of the diaphragm forming film to form a concave portion.

【0009】このとき、(100)面の単結晶シリコン
基板においては(111)面がエッチングされにくいの
で、単結晶シリコン基板の<110>方向においては細
長いエッチング液注入用透孔の端部において(111)
面でエッチングがストップする。よって、従来、問題と
なっていた凹部のエッチング形状寸法精度を確保するこ
とができる。つまり、従来方法においては凹部の開口部
の形状に対し相似形のエッチング液注入用透孔を形成し
ていたのでエッチング時間に比例して凹部の開口部も大
きくなってしまうが、本発明ではエッチング時間にかか
わらず所望の凹部を得ることができる。
At this time, since the (111) plane is difficult to be etched in the (100) plane single crystal silicon substrate, the (110) plane of the single crystal silicon substrate has (E) at the end of the elongated etching solution injection through-hole in the <110> direction. 111)
Etching stops on the surface. Therefore, the etching shape dimensional accuracy of the concave portion, which has conventionally been a problem, can be ensured. That is, in the conventional method, since the etching liquid injection through hole has a similar shape to the shape of the opening of the recess, the opening of the recess becomes larger in proportion to the etching time. A desired recess can be obtained regardless of time.

【0010】その後、ダイヤフラム形成膜の透孔が塞が
れる。ここで、請求項5の記載のように、単結晶シリコ
ン基板の<110>方向に延びる細長い透孔は、十字状
をなすものとしたり、請求項6の記載のように、単結晶
シリコン基板の<100>方向に延びる細長い透孔は、
X字状をなすものとすると、実用上好ましいものとな
る。
Thereafter, the through holes of the diaphragm forming film are closed. Here, the elongated through-hole extending in the <110> direction of the single-crystal silicon substrate may have a cross shape, as described in claim 5, or as described in claim 6, The elongated through-hole extending in the <100> direction
An X-shape is preferable for practical use.

【0011】[0011]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(第1の実施の形態)以下、この発明を具体化した実施
の形態を図面に従って説明する。
(First Embodiment) An embodiment of the present invention will be described below with reference to the drawings.

【0012】図1には、本実施形態における半導体圧力
センサの平面図を示し、図2は図1のA−A断面図であ
る。本圧力センサは、図2に示すように、ダイヤフラム
をプラズマ窒化シリコン膜2にて形成している。なお、
図1は図2のプラズマ窒化シリコン膜2、埋め戻し膜1
0等の無い状態でのシリコン基板1の平面図である。
FIG. 1 is a plan view of a semiconductor pressure sensor according to the present embodiment, and FIG. 2 is a sectional view taken along line AA of FIG. In this pressure sensor, as shown in FIG. 2, a diaphragm is formed of a plasma silicon nitride film 2. In addition,
FIG. 1 shows the plasma silicon nitride film 2 and the backfill film 1 of FIG.
It is a top view of the silicon substrate 1 in a state where there is no 0 etc.

【0013】図1,2において、表面が(100)面方
位の単結晶シリコン基板1の上面には、プラズマ窒化シ
リコン膜2が形成され、その膜厚は数百nm〜数μmで
ある。また、単結晶シリコン基板1の表面には凹部(キ
ャビティ)3が形成され、この凹部(キャビティ)3は
図3に示すように逆四角錐状をなしている。そして、凹
部3の開口部がプラズマ窒化シリコン膜(ダイヤフラム
形成膜)2にて塞がれている。凹部3の開口部における
プラズマ窒化シリコン膜2にはエッチング液注入用透孔
4が形成され、凹部3はエッチング液注入用透孔4を通
してエッチング液が注入され基板1をエッチングするこ
とにより形成したものである。
In FIGS. 1 and 2, a plasma silicon nitride film 2 is formed on the upper surface of a single crystal silicon substrate 1 having a (100) plane orientation and has a thickness of several hundred nm to several μm. In addition, a concave portion (cavity) 3 is formed on the surface of the single crystal silicon substrate 1, and the concave portion (cavity) 3 has an inverted quadrangular pyramid shape as shown in FIG. The opening of the recess 3 is closed by the plasma silicon nitride film (diaphragm forming film) 2. An etching solution injection hole 4 is formed in the plasma silicon nitride film 2 at the opening of the recess 3, and the recess 3 is formed by etching the substrate 1 when an etching solution is injected through the etching solution injection hole 4. It is.

【0014】図1,3に示すように、エッチング液注入
用透孔4は、単結晶シリコン基板1の<110>方向に
連続的に延びる十字状の細長い透孔である。また、細長
い透孔4の幅Wは1〜数μmであり、十字の長辺の長さ
Lは、数十〜数百μmが適当であり、この長さLが後に
形成される凹部3の開口部の長辺に相当する。
As shown in FIGS. 1 and 3, the etching solution injection hole 4 is a cross-shaped elongated hole extending continuously in the <110> direction of the single crystal silicon substrate 1. Also, the width W of the elongated through hole 4 is 1 to several μm, and the length L of the long side of the cross is suitably several tens to several hundred μm. It corresponds to the long side of the opening.

【0015】図1,2に示すように、凹部3の開口部に
おけるプラズマ窒化シリコン膜2の上にはゲージ5a,
5b,5c,5dが配置され、ゲージ5a〜5dは単結
晶シリコンやポリシリコン等よりなる。ゲージ5a〜5
dはダイヤフラムとしてのプラズマ窒化シリコン膜2に
加わる歪みの変化を抵抗値の変化にして取り出すことが
できるようになっている。各ゲージ5a〜5dは両端に
は電極6,7、8,9が形成されており、各々配線接続
されブリッジ回路を構成している。プラズマ窒化シリコ
ン膜2の上には埋め戻し膜10が形成され、この埋め戻
し膜10にて透孔4が塞がれている。埋め戻し膜10に
は、窒化シリコン膜(SiN膜)、酸化シリコン膜(S
iO2 膜)、ポリシリコン膜等を使用する。埋め戻し膜
10の膜厚は埋め戻す透孔4が数μmの大きさのためこ
れを封止できるだけの厚さがあればよい。
As shown in FIGS. 1 and 2, a gauge 5 a,
5b, 5c and 5d are arranged, and the gauges 5a to 5d are made of single crystal silicon, polysilicon or the like. Gauge 5a-5
As for d, a change in strain applied to the plasma silicon nitride film 2 as a diaphragm can be extracted as a change in resistance value. Electrodes 6, 7, 8, and 9 are formed at both ends of each of the gauges 5a to 5d, and are connected to each other to form a bridge circuit. A backfill film 10 is formed on the plasma silicon nitride film 2, and the through holes 4 are closed by the backfill film 10. The backfill film 10 includes a silicon nitride film (SiN film) and a silicon oxide film (S
iO 2 film), a polysilicon film, or the like. Since the through hole 4 to be backfilled has a size of several μm, the thickness of the backfill film 10 only needs to be large enough to seal it.

【0016】なお、ダイヤフラム形成膜としては、プラ
ズマ窒化シリコン膜2の他に、LP−CVDによる窒化
シリコン膜(SiN膜)やプラズマ酸化シリコン膜(S
iO 2 膜)等も同様に用いることができる。
The diaphragm forming film is made of plastic.
In addition to the silicon nitride film 2, nitridation by LP-CVD
Silicon film (SiN film) or plasma silicon oxide film (S
iO TwoAnd the like can be used in the same manner.

【0017】次に、このように構成した半導体圧力セン
サの製造方法を、図4〜図6を用いて説明する。まず、
図4に示すように、(100)面方位の単結晶シリコン
基板1を用意し、その表面にプラズマCVDにより窒化
シリコン膜2を形成する。
Next, a method for manufacturing the semiconductor pressure sensor thus configured will be described with reference to FIGS. First,
As shown in FIG. 4, a (100) oriented single crystal silicon substrate 1 is prepared, and a silicon nitride film 2 is formed on the surface thereof by plasma CVD.

【0018】そして、図5に示すように、このプラズマ
窒化シリコン膜2の上の所定領域に、ゲージ5a,5
b,5c,5dを配置するとともに電極6,7、8,9
を配置し、さらに、ゲージ5a〜5dを耐エッチング膜
(図示略)にて覆う。その後、プラズマ窒化シリコン膜
2をホトエッチングにより図7に示すようにパターンニ
ングし下地の単結晶シリコン基板1をエッチングするた
めの穴開けを行う。その結果、十字の透孔4が形成され
る。
As shown in FIG. 5, gauges 5a, 5a are provided in predetermined regions on the plasma silicon nitride film 2.
b, 5c, 5d and electrodes 6, 7, 8, 9
And further, the gauges 5a to 5d are covered with an etching resistant film (not shown). After that, the plasma silicon nitride film 2 is patterned by photoetching as shown in FIG. 7, and a hole for etching the underlying single crystal silicon substrate 1 is formed. As a result, a cross-shaped through hole 4 is formed.

【0019】このようにプラズマ窒化シリコン膜2に十
字の透孔4を形成した後、図6に示すように、アルカリ
溶液(異方性エッチング液)により透孔4を通して下地
の単結晶シリコン基板1の異方性エッチングを行う。エ
ッチング液は、KOHもしくはTMAH等を用いる。エ
ッチングは、図8(図7の領域Z1でのエッチング進行
説明図)に示すように、窒化シリコン膜2の透孔4の最
外側P3,P4とシリコン基板1の(111)面が交差
する箇所P1まで進行し、この面で構成される逆四角錐
が形成されたところでエッチングはストップする。この
ため、エッチング時間を管理しなくても自動的にダイヤ
フラムと凹部3(キャビティ)が精度良く形成されるこ
とになる。
After the cross holes 4 are formed in the plasma silicon nitride film 2 as described above, as shown in FIG. 6, the base single crystal silicon substrate 1 is passed through the holes 4 with an alkali solution (anisotropic etching solution). Is performed. As an etching solution, KOH or TMAH is used. As shown in FIG. 8 (an explanatory diagram of the progress of etching in the region Z1 in FIG. 7), the outermost portions P3 and P4 of the through holes 4 in the silicon nitride film 2 intersect with the (111) plane of the silicon substrate 1. The etching proceeds to P1, and the etching stops when the inverted quadrangular pyramid formed by this surface is formed. For this reason, the diaphragm and the concave portion 3 (cavity) are automatically formed with high precision without controlling the etching time.

【0020】より詳しく、エッチング液注入用透孔4の
形状と、これによるエッチングの進み方について説明す
る。面方位が(100)の単結晶シリコン基板1を用い
るとともに<110>方向に延びる十字状の透孔4を設
け、透孔4から下地のシリコン基板1の表面をアルカリ
溶液にて異方性エッチを行うと、図8、図9に示すよう
に、十字状の透孔4の交差部P2では(511)面等の
エッチレートの速い面が現れP2からP1に向かってサ
イドエッチが進行して行く。しかし、十字状の透孔4の
端部P3,P4においては(111)面が現れエッチレ
ートが非常に遅いため実質的にエッチングがストップす
る。前記交差部P2のサイドエッチはこの(111)面
の延長線上のP1点に達するまで進み、最終的に4つの
(111)面で囲まれた逆四角錐形状でエッチングがス
トップすることになる。この状態でエッチングを続けて
も形状の変化はほとんどない。このように、エッチング
時間を管理することなく一定形状の凹部(空洞)3が得
られることになる。
More specifically, the shape of the etching solution injection hole 4 and the manner in which the etching proceeds by this will be described. A single-crystal silicon substrate 1 having a plane orientation of (100) is used and a cross-shaped through hole 4 extending in the <110> direction is provided. The surface of the underlying silicon substrate 1 is anisotropically etched from the through hole 4 with an alkaline solution. Then, as shown in FIGS. 8 and 9, at the intersection P2 of the cross-shaped through-hole 4, a surface having a high etch rate such as the (511) surface appears, and the side etch proceeds from P2 to P1. go. However, at the end portions P3 and P4 of the cross-shaped through hole 4, the (111) plane appears and the etching rate is very slow, so that the etching is substantially stopped. The side etching of the intersection P2 proceeds until reaching the point P1 on the extension of the (111) plane, and the etching is finally stopped in an inverted quadrangular pyramid shape surrounded by four (111) planes. Even if etching is continued in this state, there is almost no change in shape. As described above, the concave portion (cavity) 3 having a fixed shape can be obtained without controlling the etching time.

【0021】製造方法の説明に戻り、凹部3の形成のた
めのエッチングが完了した後、基板1をエッチング液か
ら取り出し、純水に浸漬し洗浄を行う。十分洗浄し乾燥
を行った後、図2に示すように、プラズマ窒化シリコン
膜2の上に埋め戻し用の膜10をプラズマCVD等の方
法で堆積する。この埋め戻しを真空雰囲気下で行うと、
凹部3内(キャビティ)が真空となり、圧力基準室が形
成される。
Returning to the description of the manufacturing method, after the etching for forming the concave portion 3 is completed, the substrate 1 is taken out of the etching solution, immersed in pure water and washed. After sufficient cleaning and drying, a film 10 for backfilling is deposited on the plasma silicon nitride film 2 by a method such as plasma CVD as shown in FIG. When this backfill is performed in a vacuum atmosphere,
The interior of the recess 3 (cavity) is evacuated, and a pressure reference chamber is formed.

【0022】このように本実施の形態は、下記の特徴を
有する。 (イ)半導体圧力センサの構造として、図1,2に示す
ように、単結晶シリコン基板1として、表面の面方位が
(100)面の単結晶シリコン基板を用いるとともに、
エッチング液注入用透孔を、単結晶シリコン基板1の<
110>方向に連続的に延びる細長い十字状透孔4とし
た。よって、凹部3の形成のためのエッチングの際に、
(100)面の単結晶シリコン基板1においては(11
1)面がエッチングされにくいので、単結晶シリコン基
板1の<110>方向においては細長いエッチング液注
入用透孔4の端部P3,P4において(111)面でエ
ッチングがストップする。よって、従来、問題となって
いた凹部のエッチング形状寸法精度を確保することがで
きる。
As described above, this embodiment has the following features. (A) As a structure of a semiconductor pressure sensor, as shown in FIGS. 1 and 2, a single crystal silicon substrate having a (100) plane orientation is used as a single crystal silicon substrate 1.
The holes for etching solution injection are formed in the single crystal silicon substrate
110> The elongated cross-shaped through hole 4 continuously extending in the direction. Therefore, at the time of etching for forming the concave portion 3,
In the (100) plane single crystal silicon substrate 1, (11)
1) Since the surface is hardly etched, the etching stops at the (111) plane at the ends P3 and P4 of the elongated etching solution injection holes 4 in the <110> direction of the single crystal silicon substrate 1. Therefore, the etching shape dimensional accuracy of the concave portion, which has conventionally been a problem, can be ensured.

【0023】つまり、図4に示すように、表面の面方位
が(100)面の単結晶シリコン基板1の上に、プラズ
マ窒化シリコン膜(ダイヤフラム形成膜)2を配置し、
図5に示すように、プラズマ窒化シリコン膜2に、単結
晶シリコン基板1の<110>方向に連続的に延びる細
長い十字状透孔4を形成し、図6に示すように、プラズ
マ窒化シリコン膜2の透孔4を通した異方性エッチング
液の注入により単結晶シリコン基板1の表面をエッチン
グして凹部3を形成し、図2に示すように、プラズマ窒
化シリコン膜2の透孔4を塞いだ。よって、(100)
面の単結晶シリコン基板1においては(111)面がエ
ッチングされにくいので、単結晶シリコン基板1の<1
10>方向においてはエッチング液注入用透孔4の端部
P3,P4において(111)面でエッチングがストッ
プする。よって、従来、問題となっていた凹部3のエッ
チング形状寸法精度を確保することができる。
That is, as shown in FIG. 4, a plasma silicon nitride film (diaphragm forming film) 2 is disposed on a single crystal silicon substrate 1 having a (100) plane orientation.
As shown in FIG. 5, an elongated cross-shaped through hole 4 extending continuously in the <110> direction of the single crystal silicon substrate 1 is formed in the plasma silicon nitride film 2, and as shown in FIG. The surface of the single crystal silicon substrate 1 is etched by injecting an anisotropic etching solution through the through holes 4 of FIG. 2 to form the recesses 3, and the through holes 4 of the plasma silicon nitride film 2 are formed as shown in FIG. Blocked. Therefore, (100)
Since the (111) plane is hardly etched in the single-crystal silicon substrate 1, the <1
In the 10> direction, the etching stops at the (111) plane at the ends P3 and P4 of the etching solution injection hole 4. Therefore, the etching shape dimensional accuracy of the concave portion 3 which has conventionally been a problem can be ensured.

【0024】これまでの説明においてはエッチング液注
入用透孔として<110>方向に延びる十字状透孔4を
用いたが、これ以外にも、例えば、図10に示すように
<100>方向に延びるX字状の透孔15としてもよ
い。この場合、図3に示すようにX字透孔15の長辺が
凹部3の開口部(四角形)における対角線長に相当す
る。
In the description so far, the cross-shaped through hole 4 extending in the <110> direction has been used as the etching solution injection through hole, but other than this, for example, as shown in FIG. The X-shaped through hole 15 may be extended. In this case, as shown in FIG. 3, the long side of the X-shaped through hole 15 corresponds to the diagonal length of the opening (square) of the recess 3.

【0025】あるいは、図11に示すように<110>
方向に延びるコ字状の透孔16としたり、図12に示す
ように<110>方向に延びるL字状の透孔17として
もよい。
Alternatively, as shown in FIG.
It may be a U-shaped through hole 16 extending in the direction, or an L-shaped through hole 17 extending in the <110> direction as shown in FIG.

【0026】また、エッチング液注入用透孔として十字
透孔4やX字透孔15やコ字透孔16やL字透孔17を
用いる場合においては、プラズマ窒化シリコン膜2に細
長い透孔4,15,16,17を形成するため、後に下
地の単結晶シリコン基板1の表面をエッチングした時に
プラズマ窒化シリコン膜2が梁状(庇状)に張り出し、
その際、プラズマ窒化シリコン膜2の膜内応力が解放さ
れるため、膜2が反り易い。膜2が反ると、最後に膜1
0を堆積し透孔4,15,16,17の埋め戻しにより
凹部(キャビティ)3の真空封止を行う処理が困難にな
りやすい。そこで、この不具合を解消するすべく、図1
3に示すような透孔18を用いてもよい。つまり、エッ
チング液注入用透孔を、連続的に延びる透孔ではなく、
四角形の透孔18を多数並べることにより単結晶シリコ
ン基板1の<100>方向(または<110>方向)に
断続的に延びる細長い透孔としてもよい。即ち、単結晶
シリコン基板1の<100>方向(または<110>方
向)に延びる細長い透孔は、線以外にも点(四角形の透
孔18)の連続としてもよい。より具体的には、四角形
の透孔18は一辺が数μm(例えば2〜3μm)であ
り、ピッチPを数μm(例えば2〜3μm)で配置す
る。すると、エッチングの際には、図14に示すよう
に、各透孔18を介したエッチング液の注入により(1
11)面による逆四角錐がそれぞれ形成され繋がってい
く。このようにプラズマ窒化シリコン膜2が透孔で分割
されることがなく、従って平坦な状態で下地シリコンの
エッチングを行うことができる。 (第2の実施の形態)次に、第2の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
In the case where the cross hole 4, the X-shaped hole 15, the U-shaped hole 16, or the L-shaped hole 17 are used as the holes for injecting the etching solution, the elongated holes 4 are formed in the plasma silicon nitride film 2. , 15, 16 and 17, when the surface of the underlying single crystal silicon substrate 1 is later etched, the plasma silicon nitride film 2 projects in a beam shape (eave shape),
At this time, since the intra-film stress of the plasma silicon nitride film 2 is released, the film 2 is easily warped. When the membrane 2 warps, finally the membrane 1
The process of vacuum-sealing the concave portion (cavity) 3 by depositing 0 and backfilling the through holes 4, 15, 16, 17 tends to be difficult. In order to solve this problem, FIG.
A through hole 18 as shown in FIG. In other words, the etching solution injection hole is not a continuous hole,
By arranging a large number of rectangular through-holes 18, the single-crystal silicon substrate 1 may be formed as an elongated through-hole extending intermittently in the <100> direction (or the <110> direction). That is, the elongated through-holes extending in the <100> direction (or the <110> direction) of the single-crystal silicon substrate 1 may be a series of points (square-shaped through-holes 18) other than lines. More specifically, one side of the rectangular through hole 18 is several μm (for example, 2 to 3 μm), and the pitch P is arranged at several μm (for example, 2 to 3 μm). Then, at the time of etching, as shown in FIG.
11) Inverted quadrangular pyramids are formed and connected to each other. As described above, the plasma silicon nitride film 2 is not divided by the through holes, and therefore, the underlying silicon can be etched in a flat state. (Second Embodiment) Next, a second embodiment will be described with reference to the first embodiment.
The following description focuses on the differences from this embodiment.

【0027】図15には、本実施形態における半導体圧
力センサの断面図を示す。本センサは、SOI基板を用
いている。図15において、表面の面方位が(100)
面の単結晶シリコン基板20の上には絶縁膜21を介し
てシリコン層(ダイヤフラム形成膜)22が形成され、
シリコン層22の上には酸化シリコン膜23が形成され
ている。絶縁膜21には酸化シリコン膜が用いられ、膜
厚は後の単結晶シリコン基板20のエッチング時にマス
クとして耐えるだけの膜厚があればよく、例えば、0.
5μm程度以上となっている。酸化シリコン膜23の厚
さは1μm程度である。また、シリコン層22の膜厚は
ダイヤフラムとして必要な厚さ、例えば5μm程度であ
る。さらに、単結晶シリコン基板20には凹部24が形
成されている。絶縁膜21とシリコン層22と酸化シリ
コン膜23との積層体にはエッチング液注入用透孔25
が形成され、この透孔25は図1,10,11,12,
13のような形状をなすものである。透孔25内におけ
るシリコン層22の表面は酸化膜26にて覆われ、酸化
膜26の膜厚は0.5〜1μm程度である。また、シリ
コン層22の表層部にはピエゾゲージ抵抗となるボロン
拡散層28,29が形成されている。透孔25は埋め戻
し膜27に塞がれている。
FIG. 15 is a sectional view of a semiconductor pressure sensor according to this embodiment. This sensor uses an SOI substrate. In FIG. 15, the plane orientation of the surface is (100).
A silicon layer (diaphragm forming film) 22 is formed on a single-crystal silicon substrate 20 with an insulating film 21 interposed therebetween.
On the silicon layer 22, a silicon oxide film 23 is formed. A silicon oxide film is used for the insulating film 21. The thickness of the insulating film 21 may be such that it can withstand as a mask when the single crystal silicon substrate 20 is etched later.
It is about 5 μm or more. The thickness of the silicon oxide film 23 is about 1 μm. The thickness of the silicon layer 22 is a thickness necessary for the diaphragm, for example, about 5 μm. Further, a recess 24 is formed in the single crystal silicon substrate 20. The laminated body of the insulating film 21, the silicon layer 22, and the silicon oxide film 23 has a through hole 25 for injecting an etching solution.
Are formed, and the through-hole 25 is formed as shown in FIGS.
13 is formed. The surface of the silicon layer 22 in the through hole 25 is covered with an oxide film 26, and the thickness of the oxide film 26 is about 0.5 to 1 μm. Further, boron diffusion layers 28 and 29 serving as piezo gauge resistors are formed in the surface layer of the silicon layer 22. The through-hole 25 is closed by the backfill film 27.

【0028】次に、このように構成した半導体圧力セン
サの製造方法を説明する。まず、図16に示すように、
SOI基板を用意する。つまり、単結晶シリコン基板2
0の上に絶縁膜21を介してシリコン層22を形成す
る。そして、シリコン層22の表層部に不純物拡散によ
るボロン拡散層28,29を形成する。さらに、図17
に示すように、熱酸化もしくはCVD等の方法によりシ
リコン層22の表面に酸化シリコン膜23を形成する。
Next, a method of manufacturing the semiconductor pressure sensor thus configured will be described. First, as shown in FIG.
An SOI substrate is prepared. That is, the single crystal silicon substrate 2
A silicon layer 22 is formed on the substrate 0 with an insulating film 21 interposed therebetween. Then, boron diffusion layers 28 and 29 are formed in the surface layer of the silicon layer 22 by impurity diffusion. Further, FIG.
As shown in FIG. 5, a silicon oxide film 23 is formed on the surface of the silicon layer 22 by a method such as thermal oxidation or CVD.

【0029】引き続き、図18に示すように、ダイヤフ
ラム形成用の前記実施形態と同様の透孔パターンのホト
エッチングを行い、酸化膜23とシリコン層22に対し
透孔25を形成する。この場合のエッチングは幅より深
さが深いため垂直な断面が得られるようなドライエッチ
ングを用いる。
Subsequently, as shown in FIG. 18, photo-etching of the same through-hole pattern as in the above-described embodiment for forming a diaphragm is performed to form through-holes 25 in the oxide film 23 and the silicon layer 22. In this case, dry etching is used to obtain a vertical cross section because the depth is deeper than the width.

【0030】そして、図19に示すように、CVD等に
より透孔25でのシリコン層22の表面に酸化膜30を
配置する。さらに、図20に示すように、異方性ドライ
エッチにより透孔25の側壁の酸化膜26は残し、底部
の酸化膜21,30のみ除去する。この時、表面の酸化
膜30,23もエッチングされるが最初に形成した酸化
膜23の膜厚分は残る。これにより、単結晶シリコン基
板20上に酸化膜21,23,26で覆われたシリコン
層22のエッチングマスクが形成される。
Then, as shown in FIG. 19, an oxide film 30 is disposed on the surface of the silicon layer 22 at the through hole 25 by CVD or the like. Further, as shown in FIG. 20, the oxide film 26 on the side wall of the through hole 25 is left by anisotropic dry etching, and only the oxide films 21 and 30 at the bottom are removed. At this time, the oxide films 30 and 23 on the surface are also etched, but the thickness of the oxide film 23 formed first remains. Thus, an etching mask for silicon layer 22 covered with oxide films 21, 23, 26 is formed on single crystal silicon substrate 20.

【0031】その後、図21に示すように、基板20を
KOH、TMAH等のアルカリ溶液に浸漬する。する
と、透孔25より単結晶シリコン基板20のエッチング
が進行し、十字型等の透孔25の最外周にて(111)
面が現れエッチングがストップし逆四角錐形状の凹部2
4が形成される。
Thereafter, as shown in FIG. 21, the substrate 20 is immersed in an alkaline solution such as KOH or TMAH. Then, the etching of the single crystal silicon substrate 20 proceeds from the through hole 25, and (111) is formed at the outermost periphery of the through hole 25 such as a cross.
Surface appears, etching stops, inverted quadrangular pyramid shaped recess 2
4 are formed.

【0032】この後、水洗を十分行い乾燥させる。さら
に、図15に示すように、これを真空中にてCVD等の
方法により膜27を形成して、透孔25を埋め込む。こ
のようにして真空封止されたキャビティ(24)が形成
される。
Thereafter, the substrate is sufficiently washed with water and dried. Further, as shown in FIG. 15, a film 27 is formed in a vacuum or the like by a method such as CVD, and the through hole 25 is buried. In this way, a vacuum-sealed cavity (24) is formed.

【0033】なお、ピエゾゲージ抵抗となるボロン拡散
層28,29は、凹部24の形成のためのエッチングの
前に形成したが、エッチングの後に行うことも可能であ
る。また、ゲージ抵抗はダイヤフラム(凹部24の開口
部)のエッジ部に配置することが必要であるが、このパ
ターンの位置合わせは前記透孔パターン25からダイヤ
フラムエッジ(凹部24の開口部の端部)位置が決まる
ため、これに合わせることで精度良く行うことができ
る。 (第3の実施の形態)次に、第3の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
Although the boron diffusion layers 28 and 29 serving as the piezo gauge resistance are formed before the etching for forming the recess 24, they can be performed after the etching. Further, it is necessary to arrange the gauge resistor at the edge of the diaphragm (the opening of the concave portion 24). The alignment of this pattern is performed by using the through-hole pattern 25 from the diaphragm edge (the end of the opening of the concave portion 24). Since the position is determined, it can be performed with high accuracy by matching the position. (Third Embodiment) Next, a third embodiment will be described with reference to the first embodiment.
The following description focuses on the differences from this embodiment.

【0034】図22には、本実施形態における半導体圧
力センサの断面図を示す。本センサは、エピタキシャル
層を具備したウエハ(エピウエハ)を用いている。図2
2において、表面の面方位が(100)面のP型単結晶
シリコン基板40の上にはN型エピタキシャル層(ダイ
ヤフラム形成膜)41が形成され、エピタキシャル層4
1の上には酸化シリコン膜42が形成されている。エピ
タキシャル層41がダイヤフラムとなるため、エピタキ
シャル層41の厚さはダイヤフラムとして必要な厚さ、
例えば5μmとなっている。単結晶シリコン基板40に
は凹部43が形成されている。また、N型エピタキシャ
ル層41と酸化シリコン膜42の積層体にはエッチング
液注入用透孔44が形成されるとともに、透孔44にお
けるエピタキシャル層41の表面は酸化膜45にて覆わ
れている。エピタキシャル層41の表層部にはピエゾゲ
ージ抵抗(不純物拡散層)47,48が形成されてい
る。透孔44は埋め戻し膜46にて塞がれている。
FIG. 22 is a sectional view of a semiconductor pressure sensor according to this embodiment. This sensor uses a wafer (epiwafer) having an epitaxial layer. FIG.
2, an N-type epitaxial layer (diaphragm forming film) 41 is formed on a P-type single crystal silicon substrate 40 having a (100) plane orientation, and an epitaxial layer 4 is formed.
A silicon oxide film 42 is formed on 1. Since the epitaxial layer 41 is a diaphragm, the thickness of the epitaxial layer 41 is the thickness required for the diaphragm,
For example, it is 5 μm. A concave portion 43 is formed in the single crystal silicon substrate 40. In addition, an etching solution injection hole 44 is formed in the laminate of the N-type epitaxial layer 41 and the silicon oxide film 42, and the surface of the epitaxial layer 41 in the hole 44 is covered with the oxide film 45. Piezo gauge resistors (impurity diffusion layers) 47 and 48 are formed on the surface of the epitaxial layer 41. The through holes 44 are closed by the backfill film 46.

【0035】次に、このように構成した半導体圧力セン
サの製造方法を説明する。まず、図23に示すように、
エピウェハを用意する。つまり、P型単結晶シリコン基
板40の上にN型エピタキシャル層41を成長させる。
さらに、エピタキシャル層41にピエゾゲージ抵抗(不
純物拡散層)47,48を形成する。
Next, a method of manufacturing the semiconductor pressure sensor having the above-described structure will be described. First, as shown in FIG.
An epi-wafer is prepared. That is, the N-type epitaxial layer 41 is grown on the P-type single crystal silicon substrate 40.
Further, piezo gauge resistors (impurity diffusion layers) 47 and 48 are formed on the epitaxial layer 41.

【0036】そして、図24に示すように、N型エピタ
キシャル層41の表面に、CVD等の方法により酸化シ
リコン膜42を0.5〜1μm形成する。さらに、図2
5に示すように、酸化シリコン膜42に対し、前記実施
形態と同様の十字型等の透孔パターンをホトエッチング
により形成する。引き続き、この酸化膜42の透孔パタ
ーンをマスクとして下地のエピタキシャル層41を異方
性ドライエッチにより垂直にP型単結晶シリコン基板4
0に達するまでエッチングする。
Then, as shown in FIG. 24, a silicon oxide film 42 is formed on the surface of the N-type epitaxial layer 41 by 0.5 to 1 μm by a method such as CVD. Further, FIG.
As shown in FIG. 5, a cross-shaped through-hole pattern similar to that of the above-described embodiment is formed on the silicon oxide film 42 by photoetching. Subsequently, the underlying epitaxial layer 41 is vertically anisotropically dry-etched using the through-hole pattern of the oxide film 42 as a mask.
Etch until it reaches zero.

【0037】その後、図26に示すように、CVD等の
方法で酸化膜49を厚さ0.5〜1μm程度形成する。
酸化膜49はTEOS膜等のステップカバー性の良いも
のが望ましい。
Thereafter, as shown in FIG. 26, an oxide film 49 is formed to a thickness of about 0.5 to 1 μm by a method such as CVD.
It is desirable that the oxide film 49 has good step coverage such as a TEOS film.

【0038】さらに、図27に示すように、異方性ドラ
イエッチにより酸化膜49をエッチングする。エッチン
グは透孔44の底部の酸化膜49が除去されるまで行
う。これにより透孔44の側壁とエピタキシャル層41
の表面は酸化膜45,42でマスキングされた状態とな
る。
Further, as shown in FIG. 27, oxide film 49 is etched by anisotropic dry etching. The etching is performed until the oxide film 49 at the bottom of the through hole 44 is removed. Thereby, the side wall of the through hole 44 and the epitaxial layer 41
Is masked by the oxide films 45 and 42.

【0039】そして、図28に示すように、白金製対向
電極50および基板40をアルカリ溶液に浸漬して電気
化学ストップエッチングにより凹部43を形成する。エ
ッチング液としては、KOH、TMAH等を用いる。ま
た、N型エピタキシャル層41に正電位を加えることに
よりエピ層41はエッチングされずP型シリコン基板4
0のみがエッチングされる。これにより、前記実施形態
と同様にエピ層41の十字型等の透孔パターンで決まる
逆四角錐の凹部43(キャビティ)が形成される。
Then, as shown in FIG. 28, the recess 43 is formed by immersing the platinum counter electrode 50 and the substrate 40 in an alkaline solution and performing electrochemical stop etching. KOH, TMAH, or the like is used as an etchant. When a positive potential is applied to the N-type epitaxial layer 41, the epitaxial layer 41 is not etched and the P-type silicon substrate 4 is not etched.
Only 0 is etched. As a result, a concave portion 43 (cavity) of an inverted quadrangular pyramid determined by a cross-shaped or similar through-hole pattern of the epi layer 41 is formed in the same manner as in the above embodiment.

【0040】その後、図22に示すように、透孔44を
膜46で埋め戻す。 (第4の実施の形態)次に、第4の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
Thereafter, as shown in FIG. 22, the through holes 44 are back-filled with the film 46. (Fourth Embodiment) Next, a fourth embodiment will be described with reference to the first embodiment.
The following description focuses on the differences from this embodiment.

【0041】図29には、本実施形態における半導体圧
力センサの断面図を示す。本センサは、SOIウエハを
用いて電気化学エッチングを行うことにより凹部66を
形成している。図15のSOI構造を用いた場合におい
てはシリコン層22の厚さがダイヤフラム厚となるが、
本実施形態は、図29に示すように、ダイヤフラム厚を
SOIのシリコン層62の厚さより薄くしたい場合に好
適なものである。本例では、シリコン層62の厚さが1
5μm、ダイヤフラムとなる活性シリコン層(N型拡散
層)65の厚さが4μmとなっている。
FIG. 29 is a sectional view of a semiconductor pressure sensor according to this embodiment. In this sensor, the concave portion 66 is formed by performing electrochemical etching using an SOI wafer. When the SOI structure of FIG. 15 is used, the thickness of the silicon layer 22 becomes the diaphragm thickness,
This embodiment is suitable for a case where the thickness of the diaphragm is desired to be smaller than the thickness of the silicon layer 62 of SOI as shown in FIG. In this example, the thickness of the silicon layer 62 is 1
The active silicon layer (N-type diffusion layer) 65 serving as a diaphragm has a thickness of 4 μm.

【0042】図29において、単結晶シリコン基板60
の上には、絶縁膜61を介して表面の面方位が(10
0)面のシリコン層(単結晶シリコン基板)62が形成
され、シリコン層62の上には酸化シリコン膜63が形
成されている。シリコン層62の表層部にはP型不純物
拡散層64が形成され、この拡散層64の深さは5μm
以上あればよい。このP型不純物拡散層64の表層部に
はN型拡散層(ダイヤフラム形成膜)65が形成されて
いる。シリコン層62におけるP型不純物拡散層64の
一部領域が除去され凹部66が形成されている。N型拡
散層65および酸化シリコン膜63の積層体にはエッチ
ング液注入用透孔67が形成されている。透孔67は膜
68にて塞がれている。また、N型拡散層65にはピエ
ゾ抵抗層(図示略)が形成されている。
In FIG. 29, a single crystal silicon substrate 60
Above, the plane orientation of the surface is (10
A silicon layer (single crystal silicon substrate) 62 of the 0) plane is formed, and a silicon oxide film 63 is formed on the silicon layer 62. A P-type impurity diffusion layer 64 is formed on the surface of silicon layer 62, and the depth of diffusion layer 64 is 5 μm.
I just need more. An N-type diffusion layer (diaphragm forming film) 65 is formed on the surface of the P-type impurity diffusion layer 64. Part of the P-type impurity diffusion layer 64 in the silicon layer 62 is removed to form a recess 66. An etching solution injection hole 67 is formed in the stacked body of the N-type diffusion layer 65 and the silicon oxide film 63. The through hole 67 is closed by the film 68. Further, a piezoresistive layer (not shown) is formed on the N-type diffusion layer 65.

【0043】次に、このように構成した半導体圧力セン
サの製造方法を説明する。まず、図30に示すように、
SOI基板を用意する。つまり、単結晶シリコン基板6
0の上に絶縁膜61を介して単結晶のシリコン層62を
形成する。
Next, a method for manufacturing the semiconductor pressure sensor thus configured will be described. First, as shown in FIG.
An SOI substrate is prepared. That is, the single crystal silicon substrate 6
A single-crystal silicon layer 62 is formed on the substrate 0 via an insulating film 61.

【0044】そして、図31に示すように、通常の酸
化、ホトエッチ、イオン注入、熱拡散といった工程を行
うことにより、表面のダイヤフラムを形成する領域より
も一回り外側までの領域にP型不純物拡散層64を形成
する。
Then, as shown in FIG. 31, by carrying out ordinary processes such as oxidation, photoetching, ion implantation, and thermal diffusion, the P-type impurity diffusion is performed to a region which is slightly outside the region on the surface where the diaphragm is formed. A layer 64 is formed.

【0045】さらに、図32に示すように、シリコン層
62におけるP型不純物拡散層64の内側の領域に同様
の工程を用いてN型拡散層65を形成する。N型拡散層
65の拡散深さは4μmであるが、正確には後の電気化
学エッチングの際にN型層65でストップエッチングを
行うがストップする厚さが拡散深さと電圧印加による空
乏層深さの和となるため、ダイヤフラム厚を4μmとす
る場合には4μmに対し空乏層厚分だけ薄くする必要が
ある。
Further, as shown in FIG. 32, an N-type diffusion layer 65 is formed in a region inside the P-type impurity diffusion layer 64 in the silicon layer 62 by using a similar process. Although the diffusion depth of the N-type diffusion layer 65 is 4 μm, to be precise, stop etching is performed in the N-type layer 65 at the time of the subsequent electrochemical etching. When the diaphragm thickness is 4 μm, it is necessary to make the thickness of the diaphragm 4 μm smaller by the depletion layer thickness.

【0046】引き続き、図33に示すように、シリコン
層62の表面に、CVD等の方法により酸化シリコン膜
63を形成する。酸化シリコン膜63に対し、前記実施
形態と同様の十字等の透孔パターンをホトエッチングに
より形成する。さらに、この酸化膜63のパターンをマ
スクとしてN型拡散層65を異方性ドライエッチにより
垂直にP型不純物拡散層64に達するまでエッチングす
る。また、透孔67の側壁を酸化膜で覆う。
Subsequently, as shown in FIG. 33, a silicon oxide film 63 is formed on the surface of the silicon layer 62 by a method such as CVD. In the silicon oxide film 63, a through-hole pattern such as a cross as in the above embodiment is formed by photoetching. Further, using the pattern of the oxide film 63 as a mask, the N-type diffusion layer 65 is etched vertically to the P-type impurity diffusion layer 64 by anisotropic dry etching. Further, the side wall of the through hole 67 is covered with an oxide film.

【0047】引き続き、図34に示すように、白金製対
向電極69および基板60をアルカリ溶液に浸漬して電
気化学ストップエッチングにより凹部66を形成する。
エッチング液としてはKOH、TMAH等を用いる。ま
た、N型拡散層65に正電位を加えることによりN型拡
散層65はエッチングされずP型不純物拡散層64及び
その下のシリコン層62のみがエッチングされる。これ
により前記実施形態と同様に十字状等の透孔パターンで
決まる逆四角錐の凹部66(キャビティ)が形成され
る。
Subsequently, as shown in FIG. 34, the concave portion 66 is formed by immersing the platinum counter electrode 69 and the substrate 60 in an alkaline solution by electrochemical stop etching.
KOH, TMAH, or the like is used as an etchant. When a positive potential is applied to the N-type diffusion layer 65, the N-type diffusion layer 65 is not etched, and only the P-type impurity diffusion layer 64 and the underlying silicon layer 62 are etched. As a result, an inverted quadrangular pyramid recess 66 (cavity) determined by a cross-shaped or similar through-hole pattern is formed in the same manner as in the above embodiment.

【0048】このように、電気化学エッチングの際には
N型拡散層65のみに電圧を印加することにより、その
下のSOIのP型不純物拡散層64がエッチングされ逆
台形の凹部66(キャビティ)が形成される。
As described above, by applying a voltage only to the N-type diffusion layer 65 at the time of electrochemical etching, the P-type impurity diffusion layer 64 of SOI thereunder is etched to form an inverted trapezoidal concave portion 66 (cavity). Is formed.

【0049】その後、図29に示すように、透孔67を
膜68で埋め戻す。
Thereafter, as shown in FIG. 29, the through holes 67 are back-filled with the film 68.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 第1の実施の形態における半導体圧力センサ
の平面図。
FIG. 1 is a plan view of a semiconductor pressure sensor according to a first embodiment.

【図2】 図1のA−A断面図。FIG. 2 is a sectional view taken along line AA of FIG.

【図3】 凹部を示す斜視図。FIG. 3 is a perspective view showing a concave portion.

【図4】 半導体圧力センサの製造工程を説明するため
の断面図。
FIG. 4 is a sectional view for explaining a manufacturing process of the semiconductor pressure sensor.

【図5】 半導体圧力センサの製造工程を説明するため
の断面図。
FIG. 5 is a cross-sectional view for explaining a manufacturing process of the semiconductor pressure sensor.

【図6】 半導体圧力センサの製造工程を説明するため
の断面図。
FIG. 6 is a cross-sectional view for explaining a manufacturing process of the semiconductor pressure sensor.

【図7】 マスクパターンを示す平面図。FIG. 7 is a plan view showing a mask pattern.

【図8】 エッチングを説明するための図。FIG. 8 is a diagram illustrating etching.

【図9】 エッチングを説明するための図。FIG. 9 is a diagram illustrating etching.

【図10】 別例のマスクパターンを示す平面図。FIG. 10 is a plan view showing another example of a mask pattern.

【図11】 他の別例のマスクパターンを示す平面図。FIG. 11 is a plan view showing another example of a mask pattern.

【図12】 他の別例のマスクパターンを示す平面図。FIG. 12 is a plan view showing another example of a mask pattern.

【図13】 他の別例のマスクパターンを示す平面図。FIG. 13 is a plan view showing another example of a mask pattern.

【図14】 エッチングを説明するための図。FIG. 14 is a diagram illustrating etching.

【図15】 第2の実施の形態における半導体圧力セン
サの断面図。
FIG. 15 is a sectional view of a semiconductor pressure sensor according to a second embodiment.

【図16】 半導体圧力センサの製造工程を説明するた
めの断面図。
FIG. 16 is a cross-sectional view for explaining a manufacturing process of the semiconductor pressure sensor.

【図17】 半導体圧力センサの製造工程を説明するた
めの断面図。
FIG. 17 is a cross-sectional view for explaining a manufacturing process of the semiconductor pressure sensor.

【図18】 半導体圧力センサの製造工程を説明するた
めの断面図。
FIG. 18 is a sectional view for explaining a manufacturing process of the semiconductor pressure sensor.

【図19】 半導体圧力センサの製造工程を説明するた
めの断面図。
FIG. 19 is a sectional view for explaining the manufacturing process of the semiconductor pressure sensor.

【図20】 半導体圧力センサの製造工程を説明するた
めの断面図。
FIG. 20 is a sectional view for explaining the manufacturing process of the semiconductor pressure sensor.

【図21】 半導体圧力センサの製造工程を説明するた
めの断面図。
FIG. 21 is a cross-sectional view for explaining a manufacturing process of the semiconductor pressure sensor.

【図22】 第3の実施の形態における半導体圧力セン
サの断面図。
FIG. 22 is a sectional view of a semiconductor pressure sensor according to a third embodiment.

【図23】 半導体圧力センサの製造工程を説明するた
めの断面図。
FIG. 23 is a cross-sectional view for explaining a manufacturing process of the semiconductor pressure sensor.

【図24】 半導体圧力センサの製造工程を説明するた
めの断面図。
FIG. 24 is a cross-sectional view for explaining a manufacturing process of the semiconductor pressure sensor.

【図25】 半導体圧力センサの製造工程を説明するた
めの断面図。
FIG. 25 is a sectional view for explaining the manufacturing process of the semiconductor pressure sensor.

【図26】 半導体圧力センサの製造工程を説明するた
めの断面図。
FIG. 26 is a cross-sectional view for explaining a manufacturing process of the semiconductor pressure sensor.

【図27】 半導体圧力センサの製造工程を説明するた
めの断面図。
FIG. 27 is a cross-sectional view for explaining a manufacturing process of the semiconductor pressure sensor.

【図28】 半導体圧力センサの製造工程を説明するた
めの断面図。
FIG. 28 is a cross-sectional view for explaining a manufacturing process of the semiconductor pressure sensor.

【図29】 第4の実施の形態における半導体圧力セン
サの断面図。
FIG. 29 is a sectional view of a semiconductor pressure sensor according to a fourth embodiment.

【図30】 半導体圧力センサの製造工程を説明するた
めの断面図。
FIG. 30 is a sectional view for explaining the manufacturing process of the semiconductor pressure sensor.

【図31】 半導体圧力センサの製造工程を説明するた
めの断面図。
FIG. 31 is a cross-sectional view for explaining a manufacturing process of the semiconductor pressure sensor.

【図32】 半導体圧力センサの製造工程を説明するた
めの断面図。
FIG. 32 is a cross-sectional view for explaining a manufacturing process of the semiconductor pressure sensor.

【図33】 半導体圧力センサの製造工程を説明するた
めの断面図。
FIG. 33 is a cross-sectional view for explaining the manufacturing process of the semiconductor pressure sensor.

【図34】 半導体圧力センサの製造工程を説明するた
めの断面図。
FIG. 34 is a cross-sectional view for explaining a manufacturing process of the semiconductor pressure sensor.

【符号の説明】[Explanation of symbols]

1…単結晶シリコン基板、2…プラズマ窒化シリコン
膜、3…凹部、4…透孔、20…単結晶シリコン基板、
21…絶縁膜、22…シリコン層、23…酸化シリコン
膜、24…凹部、25…透孔、40…単結晶シリコン基
板、41…エピタキシャル層、42…酸化シリコン膜、
43…凹部、44…透孔、62…単結晶シリコン層、6
3…酸化シリコン層、65…拡散層、66…凹部、67
…透孔
DESCRIPTION OF SYMBOLS 1 ... Single crystal silicon substrate, 2 ... Plasma silicon nitride film, 3 ... Depression, 4 ... Through-hole, 20 ... Single crystal silicon substrate,
Reference numeral 21: insulating film, 22: silicon layer, 23: silicon oxide film, 24: concave portion, 25: through hole, 40: single crystal silicon substrate, 41: epitaxial layer, 42: silicon oxide film,
43: concave portion, 44: through hole, 62: single crystal silicon layer, 6
3: silicon oxide layer, 65: diffusion layer, 66: recess, 67
… Through hole

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 単結晶シリコン基板と、 前記単結晶シリコン基板の表面に形成された凹部と、 前記凹部の開口部を塞ぐように単結晶シリコン基板の表
面に形成されたダイヤフラム形成膜と、 前記ダイヤフラム形成膜に形成され、前記凹部を形成す
るためのエッチング液注入用透孔と、を備えた半導体圧
力センサであって、 前記単結晶シリコン基板として、表面の面方位が(10
0)面の単結晶シリコン基板を用いるとともに、前記エ
ッチング液注入用透孔を、単結晶シリコン基板の<11
0>方向または<100>方向に連続的または断続的に
延びる細長い透孔としたことを特徴とする半導体圧力セ
ンサ。
A single-crystal silicon substrate; a recess formed on the surface of the single-crystal silicon substrate; a diaphragm-forming film formed on the surface of the single-crystal silicon substrate so as to cover an opening of the recess; A semiconductor pressure sensor comprising: a diaphragm forming film; and a through hole for injecting an etchant for forming the concave portion, wherein the single crystal silicon substrate has a surface orientation of (10).
In addition to using a single-crystal silicon substrate having a 0) plane, the through-hole for injecting the etching solution is formed with a <11
A semiconductor pressure sensor having an elongated through hole extending continuously or intermittently in a 0> direction or a <100> direction.
【請求項2】 単結晶シリコン基板の<110>方向に
延びる細長い透孔は、十字状をなすものである請求項1
に記載の半導体圧力センサ。
2. The elongated through-hole extending in the <110> direction of the single-crystal silicon substrate has a cross shape.
4. The semiconductor pressure sensor according to 1.
【請求項3】 単結晶シリコン基板の<100>方向に
延びる細長い透孔は、X字状をなすものである請求項1
に記載の半導体圧力センサ。
3. An elongated through-hole extending in the <100> direction of the single-crystal silicon substrate has an X-shape.
4. The semiconductor pressure sensor according to 1.
【請求項4】 表面の面方位が(100)面の単結晶シ
リコン基板の上に、ダイヤフラム形成膜を配置する工程
と、 前記ダイヤフラム形成膜に単結晶シリコン基板の<11
0>方向または<100>方向に連続的または断続的に
延びる細長い透孔を形成する工程と、 前記ダイヤフラム形成膜の透孔を通した異方性エッチン
グ液の注入により前記単結晶シリコン基板の表面をエッ
チングして凹部を形成する工程と、 前記ダイヤフラム形成膜の透孔を塞ぐ工程と、を備えた
ことを特徴とする半導体圧力センサの製造方法。
4. A step of arranging a diaphragm-forming film on a single-crystal silicon substrate having a (100) plane orientation on the surface;
Forming a long and thin through-hole extending continuously or intermittently in the 0> direction or the <100>direction; and injecting an anisotropic etching solution through the through-hole of the diaphragm-forming film to form a surface of the single-crystal silicon substrate. Forming a concave portion by etching the film, and closing a through hole of the diaphragm forming film.
【請求項5】 単結晶シリコン基板の<110>方向に
延びる細長い透孔は、十字状をなすものである請求項4
に記載の半導体圧力センサの製造方法。
5. An elongated through hole extending in a <110> direction of a single crystal silicon substrate has a cross shape.
3. The method for manufacturing a semiconductor pressure sensor according to claim 1.
【請求項6】 単結晶シリコン基板の<100>方向に
延びる細長い透孔は、X字状をなすものである請求項4
に記載の半導体圧力センサの製造方法。
6. The elongated through-hole extending in the <100> direction of the single-crystal silicon substrate has an X-shape.
3. The method for manufacturing a semiconductor pressure sensor according to claim 1.
JP29567897A 1997-10-28 1997-10-28 Semiconductor pressure sensor and its manufacture Pending JPH11135806A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29567897A JPH11135806A (en) 1997-10-28 1997-10-28 Semiconductor pressure sensor and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29567897A JPH11135806A (en) 1997-10-28 1997-10-28 Semiconductor pressure sensor and its manufacture

Publications (1)

Publication Number Publication Date
JPH11135806A true JPH11135806A (en) 1999-05-21

Family

ID=17823779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29567897A Pending JPH11135806A (en) 1997-10-28 1997-10-28 Semiconductor pressure sensor and its manufacture

Country Status (1)

Country Link
JP (1) JPH11135806A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1593949A1 (en) * 2004-05-03 2005-11-09 VTI Technologies Oy Method of manufacturing a capacitive pressure sensor and a capacitive pressure sensor
JP2006084469A (en) * 2004-09-14 2006-03-30 Robert Bosch Gmbh Micromachining-type component and manufacturing method thereof
JP2009200474A (en) * 2008-01-04 2009-09-03 Honeywell Internatl Inc Method for manufacturing single soi wafer acceleration meter
JP2011237364A (en) * 2010-05-13 2011-11-24 Mitsubishi Electric Corp Semiconductor pressure sensor
WO2011148973A1 (en) * 2010-05-25 2011-12-01 ローム株式会社 Pressure sensor and method for manufacturing pressure sensor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1593949A1 (en) * 2004-05-03 2005-11-09 VTI Technologies Oy Method of manufacturing a capacitive pressure sensor and a capacitive pressure sensor
US7252007B2 (en) 2004-05-03 2007-08-07 Vti Technologies Oy Method for the manufacturing of a capacitive pressure sensor, and a capacitive pressure sensor
JP2006084469A (en) * 2004-09-14 2006-03-30 Robert Bosch Gmbh Micromachining-type component and manufacturing method thereof
JP2009200474A (en) * 2008-01-04 2009-09-03 Honeywell Internatl Inc Method for manufacturing single soi wafer acceleration meter
JP2011237364A (en) * 2010-05-13 2011-11-24 Mitsubishi Electric Corp Semiconductor pressure sensor
US8710600B2 (en) 2010-05-13 2014-04-29 Mitsubishi Electric Corporation Semiconductor pressure sensor
WO2011148973A1 (en) * 2010-05-25 2011-12-01 ローム株式会社 Pressure sensor and method for manufacturing pressure sensor
JPWO2011148973A1 (en) * 2010-05-25 2013-07-25 ローム株式会社 Pressure sensor and pressure sensor manufacturing method
US8829630B2 (en) 2010-05-25 2014-09-09 Rohm Co., Ltd. Pressure sensor and method for manufacturing pressure sensor
JP5838156B2 (en) * 2010-05-25 2015-12-24 ローム株式会社 Pressure sensor and pressure sensor manufacturing method

Similar Documents

Publication Publication Date Title
US5332469A (en) Capacitive surface micromachined differential pressure sensor
US5834333A (en) Transducer having a resonating silicon beam and method for forming same
JP4296728B2 (en) Capacitance type pressure sensor, method for manufacturing the same, and sensor structure used for capacitance type pressure sensor
KR100964971B1 (en) Micro piezoresistive pressure sensor and manufacturing method thereof
JPH09506470A (en) Cavity structure manufacturing method
JP3506932B2 (en) Semiconductor pressure sensor and method of manufacturing the same
JPH0837314A (en) Silicon diagram and manufacture of silicon pressure sensor
US6021675A (en) Resonating structure and method for forming the resonating structure
US6389902B2 (en) Micromechanical sensor and method for its production
JP2005062196A (en) Micromechanics sensor and its manufacturing method
JP2005504644A (en) Method for forming cavity structure in SOI substrate and cavity structure formed in SOI substrate
WO2020177339A1 (en) Pressure sensor and manufacturing method therefor
KR20170002947A (en) Pressure sensor element and method for manufacturing same
JP4168497B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
EP0219543B1 (en) Sealed cavity semiconductor pressure transducers and method
JPH11135806A (en) Semiconductor pressure sensor and its manufacture
US20170023426A1 (en) Membrane-Based Sensor and Method for Robust Manufacture of a Membrane-Based Sensor
KR20000028948A (en) Method for manufacturing an angular rate sensor
CN210559358U (en) Pressure sensor
JPH0481868B2 (en)
CN111559734B (en) Manufacturing method of multi-frequency CMUT device and multi-frequency CMUT device
JPH01136378A (en) Manufacture of pressure transducer
JP2997962B2 (en) Method of manufacturing single crystal semiconductor substrate for semiconductor sensor and semiconductor sensor
JPWO2003015183A1 (en) Method for manufacturing thin film structure
JPS6267880A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20051109

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060314